JP3904446B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP3904446B2 JP3904446B2 JP2001387296A JP2001387296A JP3904446B2 JP 3904446 B2 JP3904446 B2 JP 3904446B2 JP 2001387296 A JP2001387296 A JP 2001387296A JP 2001387296 A JP2001387296 A JP 2001387296A JP 3904446 B2 JP3904446 B2 JP 3904446B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supply terminal
- voltage supply
- semiconductor integrated
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号を増幅して出力する半導体集積回路装置に関するものである。特に、高周波成分を含む入力信号を増幅して出力する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
入力信号を増幅して出力する従来の半導体集積回路であって、光ディスク用ピックアップ装置等に用いられ、光信号を入力してその光信号を増幅して出力する従来の半導体集積回路装置の構成を図５に示す。
【０００３】
従来の半導体集積回路装置２１は、電圧供給端子５、電圧供給端子６、フォトダイオード８、アンプ９、変換回路１５、及び出力端子１１を備えている。なお、アンプ９は一定の駆動電圧を供給したときに流入出する駆動電流が一定となるアンプである。
【０００４】
フォトダイオード８のカソードはアンプ９の入力側に接続され、アンプ９の出力側は変換回路１５の入力側であるＮＰＮ型トランジスタＱ２のベース及びダイオードＤ１のアノードに接続される。また、変換回路１５の出力側であるトランジスタＱ２のエミッタ及びＰＮＰ型トランジスタＱ３のエミッタは出力端子１１に接続される。
【０００５】
ダイオードＤ１のカソードにダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードにトランジスタＱ３のベース及び定電流源１６の一端が接続される。
【０００６】
また、電圧供給端子５はアンプ９の駆動電圧入力側（正極）及びトランジスタＱ２のコレクタに接続され、電圧供給端子６はフォトダイオード８のアノード、アンプ９の駆動電圧入力側（負極）、定電流源１６の他端、及びトランジスタＱ３のコレクタに接続される。
【０００７】
そして、出力端子１１は出力負荷である外部コンデンサＣ１の一端に、電圧供給端子５は外部電源１２の正極側に、電圧供給端子６は外部電源１２の負極側にそれぞれ接続される。外部コンデンサＣ１の他端は接地されている。なお、外部電源１２と従来の半導体集積回路装置２１の電圧供給端子５及び６とは通常ワイヤボンディングによって接続されるため、電圧供給端子５と外部電源１２の正極側との間に寄生インダクタＬ１、外部供給端子６と外部電源１２の負極側との間に寄生インダクタＬ２がそれぞれ存在する。
【０００８】
このような構成の従来の半導体集積回路装置２１の動作について説明する。外部電源１２は電圧供給端子５及び６を介してアンプ９及び変換回路１５に駆動電圧を供給する。アンプ９及び変換回路１５は駆動電圧によって動作状態となる。
【０００９】
入力信号である光信号はフォトダイオード８によって光電流に変換され、その光電流がアンプ９によって電圧に変換されるとともに増幅され、その増幅された電圧信号が変換回路１５によって電力増幅されて出力端子１１を介して外部コンデンサＣ１に出力される。
【００１０】
変換回路１５に入力される電圧信号が増加するときは、半導体集積回路装置２１の出力電流は出力端子１１から外部コンデンサＣ１に向かって流れる。また、変換回路１５に入力される電圧信号が減少するときは、半導体集積回路装置２１の出力電流は外部コンデンサＣ１から出力端子１１に向かって流れる。
【００１１】
ここで、出力端子１１から外部コンデンサＣ１に出力される出力電圧ＶOが（１）式で表される正弦波であるとする。ただし、Ａは振幅、ωは角速度である。
ＶO＝Ａ×sinωt…（１）
また、従来の半導体集積回路装置２１の出力電流ＩOは外部コンデンサＣ１を流れるので、（２）式のようになる。ただし、Ｃは外部コンデンサＣ１の容量である
ＩO＝Ｃ×d（ＶO）／dt
ＩO＝Ｃ×Ａ×ω×cosωt…（２）
【００１２】
cosωtが正のとき、すなわち変換回路１５に入力される電圧信号が増加するときは出力電流ＩOによって電圧供給端子５の電圧ＶCCが変動する。出力電流ＩOによる電圧ＶCCの変動成分ΔＶCCは（３）式で表される。ただし、Ｌは寄生インダクタＬ１のインダクタンスとする。なお、周波数ｆはω＝２πｆの関係を満たしている。
ΔＶCC＝Ｌ×d(ＩO)／dt
ΔＶCC＝−Ｌ×Ｃ×Ａ×（２πｆ）2×sinωt…（３）
【００１３】
また、cosωtが負のとき、すなわち変換回路１５に入力される電圧信号が減少するときは出力電流ＩOによって電圧供給端子６の電圧ＶEEが変動する。出力電流ＩOによる電圧ＶEEの変動成分ΔＶEEは（４）式で表される。ただし、Ｌは寄生インダクタＬ２のインダクタンスとする。なお、周波数ｆはω＝２πｆの関係を満たしている。
ΔＶEE＝Ｌ×d(ＩO)／dt
ΔＶEE＝−Ｌ×Ｃ×Ａ×（２πｆ）2×sinωt…（４）
【００１４】
次に、出力電流ＩOによる電圧ＶCCの変動成分ΔＶCCや出力電流ＩOによる電圧ＶEEの変動成分ΔＶEEがアンプ９に及ぼす影響について説明する。アンプ９の一実施態様を図７に示す。アンプ９は、抵抗Ｒ５、抵抗Ｒ６、ＮＰＮ型トランジスタＱ５、ＮＰＮ型トランジスタＱ６、及び定電流源２３を備えている。
【００１５】
トランジスタＱ５のエミッタとトランジスタＱ６のエミッタとが共通接続され、定電流源２３を介して電圧供給端子６（図５参照）に接続される。トランジスタＱ５のベースはフォトダイオード８のカソード（図５参照）に接続され、トランジスタＱ６のベースは抵抗Ｒ６を介して電圧供給端子６（図５参照）に接続される。トランジスタＱ６のコレクタは抵抗Ｒ５の一端及び変換回路１５（図５参照）の入力側に接続される。そして、トランジスタＱ５のコレクタと抵抗Ｒ５の他端とが電圧供給端子５（図５参照）に共通接続される。さらに、トランジスタＱ５のコレクタ−ベース間に寄生容量Ｃ３が存在する。トランジスタＱ６のベース電流は小さいので、駆動電圧を一定としたとき流入出する駆動電流は定電流源２３の出力電流と等しいと考えてよい。
【００１６】
出力電流ＩOによる電圧ＶCCの変動成分ΔＶCCによって、寄生容量Ｃ３に変位電流が流れ、フォトダイオード８の光電流ＩPに乗畳される。また、出力電流ＩOによる電圧ＶEEの変動成分ΔＶEEによって、フォトダイオード８のバイアス電圧が変動し、フォトダイオード８の光電流ＩPが変動する。これにより、出力電流ＩOの変動が大きくなり、出力電流ＩOによる電圧ＶCCの変動成分ΔＶCC及び出力電流ＩOによる電圧ＶEEの変動成分ΔＶEEが大きくなる。従って、フォトダイオード８の光電流ＩPに乗畳される変位電流や光電流ＩPの変動成分がさらに大きくなる。
【００１７】
光ディスク用ピックアップ装置に用いた場合、読み取り／書き込み速度が遅いときは光電流ＩPの周波数が低いため、（３）式、（４）式中の周波数ｆが小さい。したがって、光電流ＩPに乗畳される変位電流や光電流ＩPの変動成分も小さくなり、出力安定性に影響を及ぼすことはなかった。
【００１８】
【発明が解決しようとする課題】
ところが、読み取り／書き込み速度を大きくすると、光信号の周波数が高くなり、それに伴って上述した（３）式、（４）式中の周波数ｆも高くなる。そうすると光電流ＩPに乗畳される変位電流や光電流ＩPの変動成分が増大し、出力の発振を引き起こすおそれがあった。
【００１９】
この問題点を解決する半導体集積回路装置の構成を図６に示す。なお、図５と同一の部分には同一の符号を付し説明を省略する。図６に示す半導体集積回路装置２２は四つの電圧供給端子５’、５’’、６’、及び６’’を備える。
【００２０】
アンプ９の駆動電圧入力側（正極）は電圧供給端子５’及び寄生インダクタＬ３を介して外部電源１２の正極側に接続され、アンプ９の駆動電圧入力側（負極）及びフォトダイオード８のアノードは電圧供給端子６’及び寄生インダクタＬ４を介して外部電源１２の負極側に接続される。また、変換回路１５の駆動電圧入力側（正極）すなわちトランジスタＱ２のコレクタは電圧供給端子５’’及び寄生インダクタＬ５を介して外部電源１２の正極側に接続され、変換回路１５の駆動電圧入力側（負極）すなわちトランジスタＱ３のコレクタ及び定電流源１６は電圧供給端子６’’及び寄生インダクタＬ６を介して外部電源１２の負極側に接続される。
【００２１】
このような構成にすることによって、電圧供給端子５’及び電圧供給端子６’の電圧が変動しないようにすることができる。これにより、出力電流ＩOの変動にかかわらずアンプ９の駆動電圧を一定にすることができる。
【００２２】
しかしながら、このような構成にすることによって電圧供給端子の数が増え、半導体集積回路装置のチップサイズが大きくなってしまうという問題があった。
【００２３】
本発明は、上記の問題点に鑑み、出力電流の変動による出力の発振を電圧供給端子数を増加させずに防ぐことができる半導体集積回路装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体集積回路装置においては、外部電源から所定の電圧がそれぞれ供給される第一の電圧供給端子及び第二の電圧供給端子と、光強度に応じた光電流を出力する前記第二の電圧供給端子にアノードを接続する受光素子と、前記光電流を入力信号とし増幅して出力する増幅手段であって一定の駆動電圧を供給したときに流入出する駆動電流がともに一定である増幅手段と、前記増幅手段の出力信号を変換して出力する変換手段であって一定の駆動電圧を供給したときに流入出する駆動電流のいずれか一方のみが前記増幅手段の出力信号に応じて変動する変換手段と、前記変換手段の出力信号を外部に出力する出力端子と、を備える場合は、前記第一の電圧供給端子に接続されている側の駆動電流が変動するとき前記第一の電圧供給端子及び前記第二の電圧供給端子をそれぞれ前記変換手段に直接接続して前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を駆動電圧として前記変換手段に供給し、前記第二の電圧供給端子を前記増幅手段に直接接続するとともに、前記第一の電圧供給端子の電圧を安定化して前記増幅手段に供給する電圧安定化手段を備え、前記第二の電圧供給端子と前記電圧安定化手段の出力側との間の電圧を前記増幅手段の駆動電圧とする。
【００２５】
また、外部電源から所定の電圧がそれぞれ供給される第一の電圧供給端子及び第二の電圧供給端子と、受光強度に応じた光電流を出力する前記第二の電圧供給端子にアノードを接続する受光素子と、前記光電流を入力信号とし増幅して出力する増幅手段であって一定の駆動電圧を供給したときに流入出する駆動電流がともに一定である増幅手段と、前記増幅手段の出力信号を変換して出力する変換手段であって一定の駆動電圧を供給したときに流入出する駆動電流がともに前記増幅手段の出力信号に応じて変動する変換手段と、前記変換手段の出力信号を外部に出力する出力端子と、を備える場合は、前記第一の電圧供給端子及び前記第二の電圧供給端子をそれぞれ前記変換手段に直接接続して前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を駆動電圧として前記変換手段に供給するとともに、前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を安定化したのちに駆動電圧として前記増幅手段に供給する電圧安定化手段を備えるようにする。
【００２６】
また、前記電圧安定化手段がローパスフィルタであってもよく、定電圧回路であってもよい。
【００２８】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。第一実施形態の半導体集積回路装置の構成を図１に示す。なお、図５と同一の部分には同一の符号を付し説明を省略する。
【００２９】
変換回路１０はエミッタフォロア回路である。アンプ９の出力側は変換回路１０の入力側であるＮＰＮ型トランジスタＱ１のベースに接続される。また、変換回路１０の出力側であるトランジスタＱ１のエミッタ及び定電流源１３の一端は出力端子１１に接続される。
【００３０】
また、電圧供給端子５は、変換回路１０の駆動電圧入力側（正極）であるトランジスタＱ１のコレクタには直接接続されるが、アンプ９の駆動電圧入力側（正極）には電圧安定化回路７を介して接続される。
【００３１】
そして、電圧供給端子６はアンプ９の駆動電圧入力側（負極）と変換回路１０の駆動電圧入力側（負極）である定電流源１３の他端とに直接接続される。
【００３２】
電圧安定化回路７は抵抗Ｒ１及びコンデンサＣ２からなるローパスフィルタ回路である。抵抗Ｒ１の一端は、電圧供給端子５に接続される。抵抗Ｒ１の他端は、アンプ９の駆動電圧入力側（正極）及びコンデンサＣ２の一端に接続される。コンデンサＣ２の他端は、電圧供給端子６に接続される。
【００３３】
電圧供給端子５の電圧ＶCCは、出力端子１１から外部コンデンサＣ１に向かって流れる出力電流ＩOの変動に応じて変動する。ローパスフィルタ回路である電圧安定化回路７は、電圧供給端子５から電圧ＶCCを入力し、アンプ９の駆動電圧入力側（正極）に電圧ＶCC’を出力する。
【００３４】
抵抗Ｒ１とコンデンサＣ２に流れる電流をＩ1とすると、電圧ＶCCの変動成分ΔＶCCと電圧ＶCC’の変動成分ΔＶCC’との関係は以下のようになる。ただし、抵抗Ｒ１の抵抗値をＲ1、コンデンサＣ２の容量をＣ2とする。そうすると、コンデンサＣ２のインピーダンスは１／（ｊ×ω×Ｃ2）になる。なお、ｊは虚数を表している。
ΔＶCC−ΔＶCC’＝Ｉ1×Ｒ1…（５）
ΔＶCC’＝｛１／（ｊ×ω×Ｃ2）｝×Ｉ1…（６）
（５）式、（６）式より、
ΔＶCC’＝｛１／（ｊ×ω×Ｃ2×Ｒ1＋１）｝×ΔＶCC…（７）
となる。
さらに、周波数ｆはω＝２πｆの関係を満たすので（７）式より、
ΔＶCC’＝｛１／（ｊ×２×π×ｆ×Ｃ2×Ｒ1＋１）｝×ΔＶCC…（８）
となる。
【００３５】
（８）式中の周波数ｆは、電圧ＶCCの変動成分ΔＶCCの周波数と同一であるので、電圧ＶCCの変動成分ΔＶCCの周波数が大きいほど、アンプ９の駆動電圧入力側（正極）に印加される電圧ＶCC’の変動成分ΔＶCC’が小さくなる。
【００３６】
例えば、（８）式において、Ｒ1＝１００[Ω]、Ｃ2＝４０[pF]の場合について説明する。ａ＝２×π×ｆ×Ｃ2×Ｒ1とおくと、（８）式より
ΔＶCC’＝[１／(ｊ×ａ＋１)]×ΔＶCC
ΔＶCC’＝[１／(ｊ×ａ＋１)]×[(ｊ×ａ−１)／(ｊ×ａ−１)]×ΔＶCC
ΔＶCC’＝[[−ａ／(ａ2＋１)]×ｊ＋[１／(ａ2＋１)]]×ΔＶCC…（９）
ここで、ベクトル成分（[−ａ／(ａ2＋１)]，[１／(ａ2＋１)]）の大きさｋは以下の（１０）式で表させる。
ｋ＝√[[−ａ／(ａ2＋１)]2＋[１／(ａ2＋１)]2]
ｋ＝√｛１／(ａ2＋１)｝…（１０）
したがって、（９）式、（１０）式より、
│ΔＶCC’│＝√｛１／(ａ2＋１)｝×│ΔＶCC│…（１１）
が成り立つ。ここで、（１１）式に上述したＲ1＝１００[Ω]、Ｃ2＝４０[pF]、ａ＝２×π×ｆ×Ｃ2×Ｒ1を代入すると、
│ΔＶCC’│＝√[１／[(２．５×１０-8×ｆ)2＋１｝]×│ΔＶCC│
となるので、ｆ＝８０[MHz]のときは、電圧ＶCC’の変動成分ΔＶCC’は電圧ＶCCの変動成分ΔＶCCの約１／２の大きさとなる。
【００３７】
変換回路１０の駆動電圧入力側（負極）から流出される電流は、定電流源１３の出力電流であるため一定である。そして、フォトダイオード８の光電流やコンデンサＣ２を流れる電流は十分小さい。したがって、寄生インダクタンスＬ２を流れる電流は一定と考えてよく、電圧供給端子６の電圧ＶEEは変動しない。
【００３８】
このように、アンプ９の駆動電圧入力側（正極）とアンプ９の駆動電圧入力側（負極）との間の電圧、すなわちアンプ９の駆動電圧の変動を低減することができるので、出力の発振を未然に防ぐことができる。また、電圧供給端子の数を増加させなくてよいので、小型化を図ることができる。
【００３９】
なお、第一実施形態の半導体集積回路装置では抵抗Ｒ１に電流が流れることによって電圧降下（ＶCC−ＶCC’）が生じるので、これを考慮して回路設計を行う必要がある。
【００４０】
次に本発明に係る第二実施形態の半導体集積回路装置について説明する。第二実施形態の半導体集積回路装置の構成を図２に示す。なお、図５と同一の部分には同一の符号を付し説明を省略する。
【００４１】
電圧供給端子５は、変換回路１５の駆動電圧入力側（正極）であるトランジスタＱ２のコレクタには直接接続されるが、アンプ９の駆動電圧入力側（正極）には電圧安定化回路１４を介して接続される。また、電圧供給端子６は、変換回路１５の駆動電圧入力側（負極）であるトランジスタＱ３のコレクタ及び定電流源１６には直接接続されるが、アンプ９の駆動電圧入力側（負極）には電圧安定化回路１４を介して接続される。
【００４２】
電圧安定化回路１４は抵抗Ｒ２、抵抗Ｒ３及びコンデンサＣ３からなるローパスフィルタ回路である。抵抗Ｒ２の一端は、電圧供給端子５に接続される。抵抗Ｒ２の他端は、アンプ９の駆動電圧入力側（正極）及びコンデンサＣ３の一端に接続される。また、抵抗Ｒ３の一端は、電圧供給端子６に接続される。抵抗Ｒ３の他端は、アンプ９の駆動電圧入力側（負極）及びコンデンサＣ３の他端に接続される。
【００４３】
変換回路１５はプッシュプル回路であり、変換回路１５の駆動電圧入力側（正極）に流入する電流と変換回路１５の駆動電圧入力側（負極）から流出する電流とがともに変動する。そして、電圧供給端子５の電圧ＶCCは変換回路１５の駆動電圧入力側（正極）に流入する電流の変動に応じて変動し、電圧供給端子６の電圧ＶEEは変換回路１５の駆動電圧入力側（負極）から流出する電流の変動に応じて変動する。
【００４４】
電圧安定化回路１４は、電圧供給端子５から電圧ＶCCを入力し、抵抗Ｒ２及びコンデンサＣ３からなるローパスフィルタ回路によってアンプ９の駆動電圧入力側（正極）に電圧ＶCC’を出力する。
【００４５】
抵抗Ｒ２とコンデンサＣ３に流れる電流をＩ2とすると、電圧ＶCCの変動成分ΔＶCCと電圧ＶCC’の変動成分ΔＶCC’との関係は以下のようになる。ただし、抵抗Ｒ２の抵抗値をＲ2、コンデンサＣ３の容量をＣ3とする。そうすると、コンデンサＣ３のインピーダンスは１／（ｊ×ω×Ｃ3）になる。なお、ｊは虚数を表している。
ΔＶCC−ΔＶCC’＝Ｉ2×Ｒ2…（１２）
ΔＶCC’＝｛１／（ｊ×ω×Ｃ3）｝×Ｉ2…（１３）
（１２）式、（１３）式より、
ΔＶCC’＝｛１／（ｊ×ω×Ｃ3×Ｒ2＋１）｝×ΔＶCC…（１４）
となる。
さらに、周波数ｆはω＝２πｆの関係を満たすので（１４）式より、
ΔＶCC’＝｛１／（ｊ×２×π×ｆ×Ｃ3×Ｒ2＋１）｝×ΔＶCC…（１５）
となる。
【００４６】
（１５）式中の周波数ｆは、電圧ＶCCの変動成分ΔＶCCの周波数と同一であるので、電圧ＶCCの変動成分ΔＶCCの周波数が大きいほど、アンプ９の駆動電圧入力側（正極）に印加される電圧ＶCC’の変動成分ΔＶCC’が小さくなる。
【００４７】
また、電圧安定化回路１４は、電圧供給端子６から電圧ＶEEを入力し、抵抗Ｒ３及びコンデンサＣ３からなるローパスフィルタ回路によってアンプ９の駆動電圧入力側（負極）に電圧ＶEE’を出力する。
【００４８】
抵抗Ｒ３とコンデンサＣ２に流れる電流をＩ3とすると、電圧ＶEEの変動成分ΔＶEEと電圧ＶEE’の変動成分ΔＶEE’との関係は以下のようになる。ただし、抵抗Ｒ３の抵抗値をＲ3、コンデンサＣ３の容量をＣ3とする。そうすると、コンデンサＣ３のインピーダンスは１／（ｊ×ω×Ｃ3）になる。なお、ｊは虚数を表している。
ΔＶEE−ΔＶEE’＝Ｉ3×Ｒ3…（１６）
ΔＶEE’＝｛１／（ｊ×ω×Ｃ3）｝×Ｉ3…（１７）
（１６）式、（１７）式より、
ΔＶEE’＝｛１／（ｊ×ω×Ｃ3×Ｒ3＋１）｝×ΔＶEE…（１８）
となる。
さらに、周波数ｆはω＝２πｆの関係を満たすので（１８）式より、
ΔＶEE’＝｛１／（ｊ×２×π×ｆ×Ｃ3×Ｒ3＋１）｝×ΔＶEE…（１９）
となる。
【００４９】
（１９）式中の周波数ｆは、電圧ＶEEの変動成分ΔＶEEの周波数と同一であるので、電圧ＶEEの変動成分ΔＶEEの周波数が大きいほど、アンプ９の駆動電圧入力側（負極）に印加される電圧ＶEE’の変動成分ΔＶEE’が小さくなる。
【００５０】
なお、フォトダイオード８の光電流やコンデンサＣ３を流れる電流は十分小さいので、これらの電流が寄生インダクタンスＬ１、Ｌ２を流れることによる電圧供給端子５、６の電圧変動は考慮しなくてよい。
【００５１】
このように、アンプ９の駆動電圧入力側（正極）とアンプ９の駆動電圧入力側（負極）との間の電圧、すなわちアンプ９の駆動電圧の変動を低減することができるので、出力の発振を未然に防ぐことができる。また、電圧供給端子の数を増加させなくてよいので、小型化を図ることができる。
【００５２】
なお、第二実施形態の半導体集積回路装置では抵抗Ｒ２に電流が流れることによって電圧降下（ＶCC−ＶCC’）が生じ、抵抗Ｒ３に電流が流れることによって電圧降下（ＶEE−ＶEE’）が生じ生じるので、これを考慮して回路設計を行う必要がある。また、電圧安定化回路に抵抗Ｒ２、抵抗Ｒ３のいずれか一方のみを設ける構成としてもアンプ９の駆動電圧の変動を低減することができる。しかしながら、このような構成では電圧ＶCC’、ＶEE’のいずれか一方しか変動を低減できない。したがって、変換回路がプッシュプル回路の場合は、第二実施形態の半導体集積回路装置のように電圧安定化回路に抵抗Ｒ２、抵抗Ｒ３の双方ともを設ける構成にすることが望ましい。
【００５３】
次に本発明に係る第三実施形態の半導体集積回路装置について説明する。第三実施形態の半導体集積回路装置の構成を図３に示す。なお、図５と同一の部分には同一の符号を付し説明を省略する。
【００５４】
電圧供給端子５は、変換回路１５の駆動電圧入力側（正極）であるトランジスタＱ２のコレクタには直接接続されるが、アンプ９の駆動電圧入力側（正極）には電圧安定化回路１７を介して接続される。また、電圧供給端子６は、変換回路１５の駆動電圧入力側（負極）であるトランジスタＱ３のコレクタ及び定電流源１６には直接接続されるが、アンプ９の駆動電圧入力側（負極）には電圧安定化回路１７を介して接続される。
【００５５】
電圧安定化回路１７は抵抗Ｒ４、ダイオードＤ３〜Ｄ６、及びＮＰＮ型トランジスタＱ４からなる定電圧回路である。抵抗Ｒ４の一端及びトランジスタＱ４のコレクタは、電圧供給端子５に接続される。抵抗Ｒ２の他端は、ダイオードＤ３のアノード及びトランジスタＱ４のベースに接続される。ダイオードＤ３〜Ｄ６は同一方向に順に直列接続され、ダイオードＤ６のカソードが電圧供給端子６に接続される。また、トランジスタＱ４のエミッタがアンプ９の駆動電圧入力側（正極）に接続される。
【００５６】
変換回路１５はプッシュプル回路であり、変換回路１５の駆動電圧入力側（正極）に流入する電流と変換回路１５の駆動電圧入力側（負極）から流出する電流とがともに変動する。そして、電圧供給端子５の電圧ＶCCは変換回路１５の駆動電圧入力側（正極）に流入する電流の変動に応じて変動し、電圧供給端子６の電圧ＶEEは変換回路１５の駆動電圧入力側（負極）から流出する電流の変動に応じて変動する。
【００５７】
電圧安定化回路１７は、電圧供給端子５から電圧ＶCCを入力し、ダイオードＤ３〜Ｄ６に順バイアス電圧を印加するとともに、トランジスタＱ４をオン状態にする。トランジスタＱ４のベース電位は、電圧ＶEEにダイオードＤ３〜Ｄ６のＰＮ接合電圧の合計を加えた値となる。そして、トランジスタＱ４のベース電位からトランジスタＱ４のベース−エミッタ間電圧を引いたものがアンプ９の駆動電圧入力側（正極）の電圧になるので、アンプ９の駆動電圧入力側（正極）の電圧ＶCC’は（５）式で表される。ただし、ＶD3、ＶD4、ＶD5、ＶD6はそれぞれダイオードＤ３のＰＮ接合電圧、ダイオードＤ４のＰＮ接合電圧、ダイオードＤ５のＰＮ接合電圧、ダイオードＤ６のＰＮ接合電圧であり、ＶBEはトランジスタＱ４のベース−エミッタ間電圧である。
ＶCC’＝ＶEE＋ＶD3＋ＶD4＋ＶD5＋ＶD6−ＶBE …（５）
【００５８】
例えば、ＶD3＝ＶD4＝ＶD5＝ＶD6＝ＶBE＝０．７[V]とすると、ＶCC’＝ＶEE＋２．１[V]となる。したがって、アンプ９の駆動電圧入力側（正極）とアンプ９の駆動電圧入力側（負極）との間の電圧、すなわちアンプ９の駆動電圧を２．１[V]にすることができる。これにより、出力の発振を未然に防ぐことができる。また、電圧供給端子の数を増加させなくてよいので、小型化を図ることができる。
【００５９】
なお、フォトダイオード８の光電流は十分小さいので、この電流が寄生インダクタンスＬ２を流れることによる電圧供給端子６の電圧変動は考慮しなくてよい。
【００６０】
なお、第三実施形態の半導体集積回路装置では抵抗Ｒ４に電流が流れることによる電圧降下及びトランジスタＱ４のベース−エミッタ間の電圧降下が生じるので、これを考慮して回路設計を行う必要がある。また、電圧安定化回路をローパスフィルタ回路にした場合に比べて回路規模が大きくなってしまうことも考慮して回路設計を行う必要がある。
【００６１】
次に本発明に係る第四実施形態の半導体集積回路装置について説明する。第四実施形態の半導体集積回路装置の構成を図４に示す。なお、図５と同一の部分には同一の符号を付し説明を省略する。
【００６２】
第四実施形態の半導体集積回路装置は二つのアンプ９及び９’を備える。アンプ９はフォトダイオード８が出力する光電流を電圧に変換するとともに増幅してアンプ９’に出力する。アンプ９’は入力した信号を増幅して変換回路２０に出力する。変換回路２０は入力した信号を変換して出力端子１１に出力する。
【００６３】
変換回路２０の駆動電圧入力側（正極）は電圧供給端子５に直接接続され、変換回路２０の駆動電圧入力側（負極）は電圧供給端子６に直接接続される。また、アンプ９の駆動電圧入力側（正極）は電圧安定化回路１８を介して電圧供給端子５に接続され、アンプ９の駆動電圧入力側（負極）及びフォトダイオードのアノードは電圧安定化回路１８を介して電圧供給端子６に接続される。また、アンプ９’の駆動電圧入力側（正極）は電圧安定化回路１９を介して電圧供給端子５に接続され、アンプ９’の駆動電圧入力側（負極）は電圧安定化回路１９を介して電圧供給端子６に接続される。
【００６４】
電圧安定化回路１８はアンプ９の駆動電圧の変動を低減し、電圧安定化回路１９はアンプ９’の駆動電圧の変動を低減する。このようにアンプ毎に駆動電圧の安定化を行う構成にすることで、アンプ毎に電圧安定化回路の方式や電圧安定化回路内に設けられる素子の定数を最適化することができる。
【００６５】
例えば、電圧安定化回路１８を定電圧回路にすることで、アンプ９が全周波数領域で出力発振するおそれを未然に防止し、電圧安定化回路１９を使用周波数領域より大きい周波数成分を除去するように抵抗の抵抗値とコンデンサの容量が設定されたローパスフィルタ回路にすることで、アンプ９’が使用周波数領域で出力発振するおそれを未然に防止することができる。
【００６６】
【発明の効果】
本発明によると、第一の電圧供給端子に接続されている側の駆動電流が変動とき第一の電圧供給端子及び第二の電圧供給端子をそれぞれ変換手段に直接接続して第一の電圧供給端子と第二の電圧供給端子との間の電圧を駆動電圧として変換手段に供給し、第二の電圧供給端子を増幅手段に直接接続するとともに、第一の電圧供給端子の電圧を安定化して増幅手段に供給する電圧安定化手段を備え、第二の電圧供給端子と電圧安定化手段の出力側との間の電圧を前記増幅手段の駆動電圧とするので、増幅手段の駆動電圧の変動を低減することができる。これにより、出力の発振を未然に防ぐことができる。また、電圧供給端子の数を増加させなくてよいので、小型化を図ることができる。さらに、受光強度に応じた光電流を出力する第二の電圧供給端子にアノードを接続する受光素子を備え、その光電流を増幅手段の入力信号としているので、光ピックアップ装置等に用いることができる。これにより、光ピックアップ装置の読み取り／書き込み速度を向上させても出力の発振が起こらない。また、光ピックアップ装置の小型化を図ることができる。
【００６７】
また、本発明によると、第一の電圧供給端子及び第二の電圧供給端子をそれぞれ変換手段に直接接続して第一の電圧供給端子と第二の電圧供給端子との間の電圧を駆動電圧として変換手段に供給するとともに、第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を安定化したのちに駆動電圧として増幅手段に供給する電圧安定化手段を備えるので、増幅手段の駆動電圧の変動を低減することができる。これにより、出力の発振を未然に防ぐことができる。また、電圧供給端子の数を増加させなくてよいので、小型化を図ることができる。さらに、受光強度に応じた光電流を出力する第二の電圧供給端子にアノードを接続する受光素子を備え、その光電流を増幅手段の入力信号としているので、光ピックアップ装置等に用いることができる。これにより、光ピックアップ装置の読み取り／書き込み速度を向上させても出力の発振が起こらない。また、光ピックアップ装置の小型化を図ることができる。
【００６９】
また、本発明によると、電圧安定化手段をローパスフィルタとするので、電圧安定化手段の回路規模を小さくすることができる。
【００７０】
また、本発明によると、電圧安定化手段を定電圧回路とするので、全周波数領域において増幅手段の駆動電圧を一定にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る第一実施形態の半導体集積回路装置の構成を示す図である。
【図２】 本発明に係る第二実施形態の半導体集積回路装置の構成を示す図である。
【図３】 本発明に係る第三実施形態の半導体集積回路装置の構成を示す図である。
【図４】 本発明に係る第四実施形態の半導体集積回路装置の構成を示す図である。
【図５】 従来の半導体集積回路装置の構成を示す図である。
【図６】 従来の半導体集積回路装置の他の構成を示す図である。
【図７】 図５の半導体集積回路装置が備えるアンプの一実施態様を示す図である。
【符号の説明】
１〜４ 半導体集積回路装置
５、６ 電圧供給端子
８ フォトダイオード
９、９’ アンプ
１０、１５、２０ 変換回路
１１ 出力端子
１２ 外部電源
７、１４、１７、１８、１９ 電圧安定化回路
Ｃ１ 外部コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device that amplifies and outputs an input signal. In particular, the present invention relates to a semiconductor integrated circuit device that amplifies and outputs an input signal containing a high frequency component.
[0002]
[Prior art]
A conventional semiconductor integrated circuit that amplifies and outputs an input signal, and is used in an optical disk pickup device or the like, and has a configuration of a conventional semiconductor integrated circuit device that inputs an optical signal and amplifies and outputs the optical signal. As shown in FIG.
[0003]
The conventional semiconductor
[0004]
The cathode of the photodiode 8 is connected to the input side of the amplifier 9, and the output side of the amplifier 9 is connected to the base of the NPN transistor Q 2 that is the input side of the
[0005]
The anode of the diode D2 is connected to the cathode of the diode D1, and the base of the transistor Q3 and one end of the constant
[0006]
The
[0007]
The
[0008]
The operation of the conventional semiconductor integrated
[0009]
An optical signal that is an input signal is converted into a photocurrent by the photodiode 8, the photocurrent is converted into a voltage by the amplifier 9 and amplified, and the amplified voltage signal is power amplified by the
[0010]
When the voltage signal input to the
[0011]
Here, the output voltage V output from the
VO= A x sin ωt (1)
Further, the output current I of the conventional semiconductor
IO= C x d (VO) / Dt
IO= C x A x ω x cos ωt (2)
[0012]
When cosωt is positive, that is, when the voltage signal input to the
ΔVCC= L × d (IO) / Dt
ΔVCC= −L × C × A × (2πf)2× sinωt… （３）
[0013]
When cosωt is negative, that is, when the voltage signal input to the
ΔVEE= L × d (IO) / Dt
ΔVEE= −L × C × A × (2πf)2× sinωt… (4)
[0014]
Next, the output current IOVoltage VCCFluctuation component ΔVCCOutput current IOVoltage VEEFluctuation component ΔVEEA description will be given of the influence of the noise on the amplifier 9. One embodiment of the amplifier 9 is shown in FIG. The amplifier 9 includes a resistor R5, a resistor R6, an NPN transistor Q5, an NPN transistor Q6, and a constant
[0015]
The emitter of the transistor Q5 and the emitter of the transistor Q6 are connected in common and connected to the voltage supply terminal 6 (see FIG. 5) via the constant
[0016]
Output current IOVoltage VCCFluctuation component ΔVCCAs a result, a displacement current flows through the parasitic capacitance C3, and the photocurrent I of the photodiode 8PIs laid on. Also, the output current IOVoltage VEEFluctuation component ΔVEEAs a result, the bias voltage of the photodiode 8 changes, and the photocurrent I of the photodiode 8 changes.PFluctuates. As a result, the output current IOOf the output current IOVoltage VCCFluctuation component ΔVCCAnd output current IOVoltage VEEFluctuation component ΔVEEBecomes larger. Therefore, the photocurrent I of the photodiode 8PDisplacement current or photocurrent IPThe fluctuation component is further increased.
[0017]
When used in an optical disk pickup device, when the reading / writing speed is slow, the photocurrent IPTherefore, the frequency f in the equations (3) and (4) is small. Therefore, the photocurrent IPDisplacement current or photocurrent IPThe fluctuation component was also reduced, and the output stability was not affected.
[0018]
[Problems to be solved by the invention]
However, when the reading / writing speed is increased, the frequency of the optical signal is increased, and accordingly, the frequency f in the above-described equations (3) and (4) is also increased. Then photocurrent IPDisplacement current or photocurrent IPThere is a risk that the fluctuation component of the output increases and causes oscillation of the output.
[0019]
FIG. 6 shows the configuration of a semiconductor integrated circuit device that solves this problem. In addition, the same code | symbol is attached | subjected to the part same as FIG. 5, and description is abbreviate | omitted. The semiconductor integrated
[0020]
The drive voltage input side (positive electrode) of the amplifier 9 is connected to the positive electrode side of the
[0021]
By adopting such a configuration, it is possible to prevent the voltage at the
[0022]
However, such a configuration increases the number of voltage supply terminals and increases the chip size of the semiconductor integrated circuit device.
[0023]
In view of the above problems, an object of the present invention is to provide a semiconductor integrated circuit device that can prevent output oscillation due to fluctuations in output current without increasing the number of voltage supply terminals.
[0024]
[Means for Solving the Problems]
To achieve the above object, in the semiconductor integrated circuit device according to the present invention, a first voltage supply terminal and a second voltage supply terminal to which a predetermined voltage is supplied from an external power source,A light receiving element that connects the anode to the second voltage supply terminal that outputs a photocurrent according to the light intensity, and the photocurrent as an input signal.An amplifying means for amplifying and outputting, an amplifying means having a constant driving current flowing in and out when a constant driving voltage is supplied, and a converting means for converting and outputting the output signal of the amplifying means Only one of the drive currents flowing in and out when supplying a constant drive voltage varies according to the output signal of the amplification means, an output terminal for outputting the output signal of the conversion means to the outside, When the drive current on the side connected to the first voltage supply terminal fluctuates, the first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion means, respectively. A voltage between the first voltage supply terminal and the second voltage supply terminal is supplied to the conversion means as a drive voltage, and the second voltage supply terminal is directly connected to the amplification means, and the first One power Voltage stabilizing means for stabilizing the voltage of the supply terminal and supplying the voltage to the amplifying means, and the voltage between the second voltage supply terminal and the output side of the voltage stabilizing means is the driving voltage of the amplifying means. To do.
[0025]
A first voltage supply terminal and a second voltage supply terminal to which a predetermined voltage is supplied from an external power source;A light receiving element that connects an anode to the second voltage supply terminal that outputs a photocurrent according to the received light intensity, and the photocurrent as an input signal.An amplifying means for amplifying and outputting, an amplifying means having a constant driving current flowing in and out when a constant driving voltage is supplied, and a converting means for converting and outputting the output signal of the amplifying means. When the drive current that flows in and out when a constant drive voltage is supplied includes a conversion unit that varies according to the output signal of the amplification unit, and an output terminal that outputs the output signal of the conversion unit to the outside The first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion means, and the voltage between the first voltage supply terminal and the second voltage supply terminal is used as a drive voltage. Supplying to the conversion means, and stabilizing the voltage between the first voltage supply terminal and the second voltage supply terminal, and then providing a voltage stabilization means for supplying the amplification means as a drive voltage. To.
[0026]
Also,The voltage stabilizing means may be a low-pass filter or a constant voltage circuit.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to the drawings. The configuration of the semiconductor integrated circuit device of the first embodiment is shown in FIG. In addition, the same code | symbol is attached | subjected to the part same as FIG. 5, and description is abbreviate | omitted.
[0029]
The conversion circuit 10 is an emitter follower circuit. The output side of the amplifier 9 is connected to the base of an NPN transistor Q1, which is the input side of the conversion circuit 10. The emitter of the transistor Q1 on the output side of the conversion circuit 10 and one end of the constant current source 13 are connected to the
[0030]
The
[0031]
The
[0032]
The voltage stabilizing circuit 7 is a low-pass filter circuit including a resistor R1 and a capacitor C2. One end of the resistor R1 is connected to the
[0033]
Voltage V of
[0034]
The current flowing through the resistor R1 and the capacitor C2 is I1Then the voltage VCCFluctuation component ΔVCCAnd voltage VCC'Varying component ΔVCCThe relationship with 'is as follows. However, the resistance value of the resistor R1 is R1, The capacitance of the capacitor C2 is C2And Then, the impedance of the capacitor C2 is 1 / (j × ω × C2)become. J represents an imaginary number.
ΔVCC-ΔVCC'= I1× R1... (5)
ΔVCC′ = {1 / (j × ω × C2)} × I1... (6)
From Equation (5) and Equation (6),
ΔVCC′ = {1 / (j × ω × C2× R1+1)} × ΔVCC... (7)
It becomes.
Furthermore, since the frequency f satisfies the relationship of ω = 2πf, from the equation (7),
ΔVCC'= {1 / (j × 2 × π × f × C2× R1+1)} × ΔVCC... (8)
It becomes.
[0035]
(8) The frequency f in the equation is the voltage VCCFluctuation component ΔVCCVoltage VCCFluctuation component ΔVCCThe voltage V applied to the drive voltage input side (positive electrode) of the amplifier 9 increases as the frequency ofCC'Varying component ΔVCC'Becomes smaller.
[0036]
For example, in equation (8), R1= 100 [Ω], C2= 40 [pF] will be described. a = 2 × π × f × C2× R1From the equation (8)
ΔVCC'= [1 / (j × a + 1)] × ΔVCC
ΔVCC'= [1 / (j × a + 1)] × [(j × a−1) / (j × a−1)] × ΔVCC
ΔVCC′ = [[− A / (a2+1)] × j + [1 / (a2+1)]] × ΔVCC... (9)
Here, the vector component ([-a / (a2+1)], [1 / (a2The size k of +1)]) is expressed by the following equation (10).
k = √ [[-a / (a2+1)]2+ [1 / (a2+1)]2]
k = √ {1 / (a2+1)} ... (10)
Therefore, from Equation (9) and Equation (10),
│ΔVCC’│ = √ {1 / (a2+1)} × │ΔVCC│… (11)
Holds. Here, R described above in the equation (11)1= 100 [Ω], C2= 40 [pF], a = 2 × π × f × C2× R1Substituting
│ΔVCC’│ = √ [1 / [(2.5 × 10-8× f)2+1}] × │ΔVCC│
Therefore, when f = 80 [MHz], the voltage VCC'Varying component ΔVCC'Is the voltage VCCFluctuation component ΔVCCIs about half the size of
[0037]
The current flowing out from the drive voltage input side (negative electrode) of the conversion circuit 10 is constant because it is the output current of the constant current source 13. The photocurrent of the photodiode 8 and the current flowing through the capacitor C2 are sufficiently small. Therefore, the current flowing through the parasitic inductance L2 may be considered constant, and the voltage V of the
[0038]
In this way, fluctuations in the voltage between the drive voltage input side (positive electrode) of the amplifier 9 and the drive voltage input side (negative electrode) of the amplifier 9, that is, the drive voltage of the amplifier 9, can be reduced. Can be prevented in advance. Further, since the number of voltage supply terminals does not need to be increased, the size can be reduced.
[0039]
In the semiconductor integrated circuit device of the first embodiment, a voltage drop (VCC-VCC') Occurs, it is necessary to design the circuit in consideration of this.
[0040]
Next, a semiconductor integrated circuit device according to a second embodiment of the present invention will be described. The configuration of the semiconductor integrated circuit device of the second embodiment is shown in FIG. In addition, the same code | symbol is attached | subjected to the part same as FIG. 5, and description is abbreviate | omitted.
[0041]
The
[0042]
The voltage stabilization circuit 14 is a low-pass filter circuit including a resistor R2, a resistor R3, and a capacitor C3. One end of the resistor R2 is connected to the
[0043]
The
[0044]
The voltage stabilizing circuit 14 is supplied from the
[0045]
The current flowing through the resistor R2 and the capacitor C3 is I2Then the voltage VCCFluctuation component ΔVCCAnd voltage VCC'Varying component ΔVCCThe relationship with 'is as follows. However, the resistance value of the resistor R2 is R2, The capacitance of the capacitor C3 is CThreeAnd Then, the impedance of the capacitor C3 is 1 / (j × ω × CThree)become. J represents an imaginary number.
ΔVCC-ΔVCC'= I2× R2(12)
ΔVCC′ = {1 / (j × ω × CThree)} × I2... (13)
From equations (12) and (13),
ΔVCC′ = {1 / (j × ω × CThree× R2+1)} × ΔVCC... (14)
It becomes.
Furthermore, since the frequency f satisfies the relationship of ω = 2πf, from the equation (14),
ΔVCC'= {1 / (j × 2 × π × f × CThree× R2+1)} × ΔVCC... (15)
It becomes.
[0046]
(15) The frequency f in the equation is the voltage VCCFluctuation component ΔVCCVoltage VCCFluctuation component ΔVCCThe voltage V applied to the drive voltage input side (positive electrode) of the amplifier 9 increases as the frequency ofCC'Varying component ΔVCC'Becomes smaller.
[0047]
The voltage stabilizing circuit 14 is connected to the
[0048]
The current flowing through the resistor R3 and the capacitor C2 is IThreeThen the voltage VEEFluctuation component ΔVEEAnd voltage VEE'Varying component ΔVEEThe relationship with 'is as follows. However, the resistance value of the resistor R3 is RThree, The capacitance of the capacitor C3 is CThreeAnd Then, the impedance of the capacitor C3 is 1 / (j × ω × CThree)become. J represents an imaginary number.
ΔVEE-ΔVEE'= IThree× RThree... (16)
ΔVEE′ = {1 / (j × ω × CThree)} × IThree... (17)
From equations (16) and (17),
ΔVEE′ = {1 / (j × ω × CThree× RThree+1)} × ΔVEE... (18)
It becomes.
Furthermore, since the frequency f satisfies the relationship of ω = 2πf, from the equation (18),
ΔVEE'= {1 / (j × 2 × π × f × CThree× RThree+1)} × ΔVEE... (19)
It becomes.
[0049]
(19) The frequency f in the equation is the voltage VEEFluctuation component ΔVEEVoltage VEEFluctuation component ΔVEEThe voltage V applied to the drive voltage input side (negative electrode) of the amplifier 9 increases as the frequency ofEE'Varying component ΔVEE'Becomes smaller.
[0050]
Note that since the photocurrent of the photodiode 8 and the current flowing through the capacitor C3 are sufficiently small, voltage fluctuations at the
[0051]
In this way, fluctuations in the voltage between the drive voltage input side (positive electrode) of the amplifier 9 and the drive voltage input side (negative electrode) of the amplifier 9, that is, the drive voltage of the amplifier 9, can be reduced. Can be prevented in advance. Further, since the number of voltage supply terminals does not need to be increased, the size can be reduced.
[0052]
In the semiconductor integrated circuit device according to the second embodiment, a voltage drop (VCC-VCC′) Occurs, and a voltage drop (VEE-VEE') Occurs, and it is necessary to design the circuit in consideration of this. Further, even when only one of the resistor R2 and the resistor R3 is provided in the voltage stabilization circuit, the fluctuation of the driving voltage of the amplifier 9 can be reduced. However, in such a configuration, the voltage VCC', VEEOnly one of 'can reduce the fluctuation. Therefore, when the conversion circuit is a push-pull circuit, it is desirable that the voltage stabilizing circuit is provided with both the resistors R2 and R3 as in the semiconductor integrated circuit device of the second embodiment.
[0053]
Next, a semiconductor integrated circuit device according to a third embodiment of the present invention will be described. The configuration of the semiconductor integrated circuit device of the third embodiment is shown in FIG. In addition, the same code | symbol is attached | subjected to the part same as FIG. 5, and description is abbreviate | omitted.
[0054]
The
[0055]
The
[0056]
The
[0057]
The
VCC'= VEE+ VD3+ VD4+ VD5+ VD6-VBE ... (5)
[0058]
For example, VD3= VD4= VD5= VD6= VBE= 0.7 [V], VCC'= VEE+2.1 [V]. Therefore, the voltage between the drive voltage input side (positive electrode) of the amplifier 9 and the drive voltage input side (negative electrode) of the amplifier 9, that is, the drive voltage of the amplifier 9 can be set to 2.1 [V]. Thereby, output oscillation can be prevented in advance. Further, since the number of voltage supply terminals does not need to be increased, the size can be reduced.
[0059]
Since the photocurrent of the photodiode 8 is sufficiently small, it is not necessary to consider the voltage fluctuation of the
[0060]
In the semiconductor integrated circuit device according to the third embodiment, a voltage drop due to the current flowing through the resistor R4 and a voltage drop between the base and the emitter of the transistor Q4 occur, and it is necessary to design the circuit in consideration of this. In addition, it is necessary to design the circuit in consideration of the fact that the circuit scale becomes larger than when the voltage stabilizing circuit is a low-pass filter circuit.
[0061]
Next, a semiconductor integrated circuit device according to a fourth embodiment of the present invention will be described. The configuration of the semiconductor integrated circuit device of the fourth embodiment is shown in FIG. In addition, the same code | symbol is attached | subjected to the part same as FIG. 5, and description is abbreviate | omitted.
[0062]
The semiconductor integrated circuit device of the fourth embodiment includes two amplifiers 9 and 9 '. The amplifier 9 converts the photocurrent output from the photodiode 8 into a voltage, amplifies it, and outputs it to the amplifier 9 '. The amplifier 9 ′ amplifies the input signal and outputs it to the conversion circuit 20. The conversion circuit 20 converts the input signal and outputs it to the
[0063]
The drive voltage input side (positive electrode) of the conversion circuit 20 is directly connected to the
[0064]
The voltage stabilization circuit 18 reduces fluctuations in the driving voltage of the amplifier 9, and the voltage stabilization circuit 19 reduces fluctuations in the driving voltage of the amplifier 9 '. By adopting a configuration in which the drive voltage is stabilized for each amplifier as described above, the method of the voltage stabilization circuit and the constants of elements provided in the voltage stabilization circuit can be optimized for each amplifier.
[0065]
For example, by making the voltage stabilizing circuit 18 a constant voltage circuit, it is possible to prevent the amplifier 9 from oscillating output in the entire frequency region, and to remove the frequency component larger than the operating frequency region in the voltage stabilizing circuit 19. By using a low-pass filter circuit in which the resistance value of the resistor and the capacitance of the capacitor are set, it is possible to prevent the amplifier 9 ′ from oscillating output in the operating frequency region.
[0066]
【The invention's effect】
According to the present invention, when the drive current on the side connected to the first voltage supply terminal fluctuates, the first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion means, respectively. The voltage between the terminal and the second voltage supply terminal is supplied to the conversion means as a drive voltage, the second voltage supply terminal is directly connected to the amplification means, and the voltage of the first voltage supply terminal is stabilized. A voltage stabilizing means for supplying to the amplifying means is provided, and the voltage between the second voltage supply terminal and the output side of the voltage stabilizing means is used as the driving voltage for the amplifying means. Can be reduced. Thereby, output oscillation can be prevented in advance. Further, since the number of voltage supply terminals does not need to be increased, the size can be reduced.Furthermore, since a light receiving element that connects the anode to a second voltage supply terminal that outputs a photocurrent according to the received light intensity is provided and the photocurrent is used as an input signal of the amplifying means, it can be used for an optical pickup device or the like. . As a result, output oscillation does not occur even if the reading / writing speed of the optical pickup device is improved. In addition, the optical pickup device can be reduced in size.
[0067]
Further, according to the present invention, the first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion means, respectively, and the voltage between the first voltage supply terminal and the second voltage supply terminal is changed to the drive voltage. And a voltage stabilization means for supplying the drive voltage to the amplification means after stabilizing the voltage between the first voltage supply terminal and the second voltage supply terminal. The fluctuation of the driving voltage of the means can be reduced. Thereby, output oscillation can be prevented in advance. Further, since the number of voltage supply terminals does not need to be increased, the size can be reduced.Furthermore, since a light receiving element that connects the anode to a second voltage supply terminal that outputs a photocurrent according to the received light intensity is provided and the photocurrent is used as an input signal of the amplifying means, it can be used for an optical pickup device or the like. . As a result, output oscillation does not occur even if the reading / writing speed of the optical pickup device is improved. In addition, the optical pickup device can be reduced in size.
[0069]
Further, according to the present invention, since the voltage stabilizing means is a low pass filter, the circuit scale of the voltage stabilizing means can be reduced.
[0070]
According to the present invention, since the voltage stabilizing means is a constant voltage circuit, the driving voltage of the amplifying means can be made constant in the entire frequency region.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a semiconductor integrated circuit device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a configuration of a semiconductor integrated circuit device according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a configuration of a semiconductor integrated circuit device according to a third embodiment of the present invention.
FIG. 4 is a diagram showing a configuration of a semiconductor integrated circuit device according to a fourth embodiment of the present invention.
FIG. 5 is a diagram showing a configuration of a conventional semiconductor integrated circuit device.
FIG. 6 is a diagram showing another configuration of a conventional semiconductor integrated circuit device.
7 is a diagram showing an embodiment of an amplifier provided in the semiconductor integrated circuit device of FIG. 5. FIG.
[Explanation of symbols]
1-4 Semiconductor integrated circuit device
5, 6 Voltage supply terminal
8 Photodiode
9, 9 'amplifier
10, 15, 20 Conversion circuit
11 Output terminal
12 External power supply
7, 14, 17, 18, 19 Voltage stabilization circuit
C1 External capacitor
Claims (4)
前記第一の電圧供給端子に接続されている側の駆動電流が変動するとき前記第一の電圧供給端子及び前記第二の電圧供給端子をそれぞれ前記変換手段に直接接続して前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を駆動電圧として前記変換手段に供給し、前記第二の電圧供給端子を前記増幅手段に直接接続するとともに、
前記第一の電圧供給端子の電圧を安定化して前記増幅手段に供給する電圧安定化手段を備え、
前記第二の電圧供給端子と前記電圧安定化手段の出力側との間の電圧を前記増幅手段の駆動電圧とすることを特徴とする半導体集積回路装置。A first voltage supply terminal and a second voltage supply terminal to which a predetermined voltage is supplied from an external power source, respectively, and a light receiving element that connects an anode to the second voltage supply terminal that outputs a photocurrent according to the received light intensity An amplifying means for amplifying and outputting the photocurrent as an input signal, the driving current flowing in and out when a constant driving voltage is supplied, and the output signal of the amplifying means being converted Conversion means that outputs only one of the drive currents flowing in and out when a constant drive voltage is supplied, and the output signal of the conversion means A semiconductor integrated circuit device comprising: an output terminal for outputting to the outside;
When the drive current on the side connected to the first voltage supply terminal fluctuates, the first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion means, respectively, and the first voltage is supplied. Supplying the voltage between the supply terminal and the second voltage supply terminal to the conversion means as a drive voltage, and directly connecting the second voltage supply terminal to the amplification means,
Voltage stabilizing means for stabilizing the voltage of the first voltage supply terminal and supplying it to the amplifying means;
A semiconductor integrated circuit device characterized in that a voltage between the second voltage supply terminal and the output side of the voltage stabilizing means is used as a driving voltage for the amplifying means.
前記第一の電圧供給端子及び前記第二の電圧供給端子をそれぞれ前記変換手段に直接接続して前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を駆動電圧として前記変換手段に供給するとともに、
前記第一の電圧供給端子と前記第二の電圧供給端子との間の電圧を安定化したのちに駆動電圧として前記増幅手段に供給する電圧安定化手段を備えることを特徴とする半導体集積回路装置。A first voltage supply terminal and a second voltage supply terminal to which a predetermined voltage is supplied from an external power source, respectively, and a light receiving element that connects an anode to the second voltage supply terminal that outputs a photocurrent according to the received light intensity An amplifying means for amplifying and outputting the photocurrent as an input signal, the driving current flowing in and out when a constant driving voltage is supplied, and the output signal of the amplifying means being converted And a conversion means that outputs and outputs a drive current that flows in and out when a constant drive voltage is supplied, and outputs the output signal of the conversion means to the outside A semiconductor integrated circuit device comprising:
The first voltage supply terminal and the second voltage supply terminal are directly connected to the conversion unit, respectively, and the voltage between the first voltage supply terminal and the second voltage supply terminal is used as a drive voltage. While supplying to the conversion means,
A semiconductor integrated circuit device comprising voltage stabilizing means for stabilizing the voltage between the first voltage supply terminal and the second voltage supply terminal and then supplying the voltage to the amplifying means as a drive voltage. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387296A JP3904446B2 (en) | 2001-12-20 | 2001-12-20 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387296A JP3904446B2 (en) | 2001-12-20 | 2001-12-20 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188654A JP2003188654A (en) | 2003-07-04 |
| JP3904446B2 true JP3904446B2 (en) | 2007-04-11 |
Family
ID=27596177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387296A Expired - Fee Related JP3904446B2 (en) | 2001-12-20 | 2001-12-20 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904446B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265631B2 (en) * | 2005-03-12 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Transimpedance amplifier with signal amplification circuit that performs power signal regulation |
-
2001
- 2001-12-20 JP JP2001387296A patent/JP3904446B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188654A (en) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| JP4287190B2 (en) | High frequency amplifier circuit | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| KR100269007B1 (en) | Amplifier circuit | |
| US20080240735A1 (en) | Symmetrical Optical Receiver | |
| JPH10290127A (en) | Current/voltage conversion ic and photoelectric conversion ic | |
| US7102437B2 (en) | Integrated circuit device | |
| JP3904446B2 (en) | Semiconductor integrated circuit device | |
| JPS6184913A (en) | High-pass circuit device | |
| US8035072B2 (en) | Optical semiconductor device and infrared data communication apparatus eliminating low frequency component | |
| JPH11284444A (en) | Preamplifier circuit and preamplification method therefor | |
| WO2003009466A1 (en) | Preamplification circuit | |
| JPH1154738A (en) | Photodetector/amplifier device | |
| JP3922906B2 (en) | Wideband differential amplifier circuit | |
| JP3091047B2 (en) | Optical signal amplifier circuit | |
| JP2765257B2 (en) | Amplifier circuit | |
| JPH06177663A (en) | Optic/electric conversion transistor circuit | |
| US6593814B2 (en) | Amplifier circuit with protective device | |
| JP3654737B2 (en) | Photoelectric conversion IC | |
| JPH04369907A (en) | High frequency amplifier circuit | |
| US5986511A (en) | Frequency dependent impedance | |
| JP4078858B2 (en) | Optical amplifier circuit | |
| JP3565258B2 (en) | Ripple filter circuit and amplifier using the same | |
| JP2004328061A (en) | Optical amplifier circuit | |
| JP2546912B2 (en) | AC amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |