JP3903602B2

JP3903602B2 - Reproduction data identification device

Info

Publication number: JP3903602B2
Application number: JP19833398A
Authority: JP
Inventors: 忠昭吉中; 雅明原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-07-14
Filing date: 1998-07-14
Publication date: 2007-04-11
Anticipated expiration: 2018-07-14
Also published as: JP2000030377A

Description

【０００１】
【発明の属する技術分野】
本発明は、再生データ識別装置に関し、特にビデオテープレコーダ、光ディスク装置のビタビ復号に適用可能な再生データ識別装置に関する。
【０００２】
【従来の技術】
＜ＰＲＭＬに関する一般的説明＞
ディジタルＶＴＲ、ハードディスク、光ディスクなどのディジタル・マス・ストレージの分野では、近年、ＰＲＭＬと呼ばれる再生等化・検出方式が盛んに検討されている。これはPartial Response Maximum Liklihoodの略であり、多値になるが狭い帯域での記録再生が可能になるパーシヤル・レスポンス方式と、状態推移の尤度を再帰的に計算することでビット毎の識別に比べて良好なエラーレートが得られる最尤復号方式を組み合わせたものである。最尤復号方式の代表的なアルゴリズムがビタビ復号（Viterbi decoding）であり、これを実現した復号器のことを一般にビタビ復号器（Viterbi decoder ）と呼ぶ。
【０００３】
ＰＲＭＬを適用するための記録変調符号はなんでもよいのだが、以下の説明では、本発明で前提としている最小反転幅が２以上となる（すなわち１Ｔが存在しない）記録変調符号に限定することにする。最小反転幅が２となる記録変調符号としては、Miller Square 符号や８−１４変換符号、およびＲＬＬ（Run Length Limited）（１，７）とＮＲＺＩの組合せなどがあり、ディジタルＶＴＲや光ディスク・ドライブなどで多く用いられているものである。
【０００４】
符号間干渉長を３〜４としたときのビタビ復号のためのトレリス線図（Trellis diagram ）を図８に、種々の等化特性に対する基準振幅レベルを図９に示す。もっとも簡単なビタビ復号は、ＰＲ（１，１）などを等化特性として用いた４状態のビタビ復号器である。
【０００５】
基準振幅レベルは、本来は６値であるが、ＰＲ（１，１）であれば３値、ＰＲ（１，２，１）であれば４値に縮退する。１クロック分の遅延演算子Ｄを用いると（１＋Ｄ）と表すことができる。ＰＲ（１，１）に、さらに（１＋Ｄ）したものがＰＲ（１，２，１）であり、これにさらに（１＋Ｄ）すればＰＲ（１，３，３，１）になる。また、ＰＲ（１，１）に（１−Ｄ）（１＋Ｄ）すればＰＲ（１，１，−１，−１）となり、これをさらに（１＋Ｄ）すれば（１，２，０，−２，−１）となる。
【０００６】
図９で「演算」と書いた項は、ＰＲ（１，１）から所望の等化特性を得るために必要な演算を示している。一般に、ビタビ復号器のビット識別性能は、符号間干渉長を大きくすることで向上する。
【０００７】
＜ビタビ復号器ハードウェア化の問題点＞
ビタビ復号器をハードウェア化して実際のディジタル記録再生システムに適用する場合、識別性能と回路規模および動作速度のいずれかを犠牲にしなければならない。図１０に符号間干渉長と回路規模の関係を示した。ここでＢＭＣはブランチ・メトリックを計算する回路であり、基準振幅レベルの数だけ必要である。ただし、厳密に等化することを前提に基準振幅レベルを固定にする場合には図９に示したように基準振幅レベルが縮退して数が減るので、ＢＭＣの数も減少する。
【０００８】
次のＡＣＳは加算、比較、選択を行う回路であり、基本的には基準振幅レベルの数だけ加算回路が、状態の数だけ比較器が必要になるが、基準振幅レベルの縮退や禁止された状態推移があれば少なくなる。ここでは比較・選択回路の数を示している。最後のＰＭＵは、それぞれの状態の識別結果の履歴を記憶する回路であり、状態の数だけ必要になる。このように、符号間干渉長が１ビット長くなると回路規模はほぼ２倍に増加する。さらにビタビ復号器をハードウェア化する場合の問題点として、１クロック以内に加算、比較、選択を行わなければならないＡＣＳ回路がクリチカル・パスとなって動作速度を制限するという点がある。この問題を解決するために、数タイム・スロット分の演算をまとめて行う並列処理回路としてビタビ復号器を実現することが可能である。しかしながら、２タイム・スロット分の演算をまとめて行う２並列処理にすれば、符号間干渉長が１ビット長くなったのとほぼ同じハード・ウェア量になり、３タイム・スロット分の演算をまとめて行う３並列処理にすれば、符号間干渉長が２ビット長くなったのとほぼ同じハード・ウェア量になる。したがって、ＰＲ（１，１）やＰＲ（１，２，１）の４状態ビタビ復号器が２並列化して１０状態ビタビ復号器と同等な回路規模にして２倍のデータ・レートに対応させるところまでが現実的な実用範囲であった。
【０００９】
＜従来例としてのパス制限型ビタビ復号＞
以上のような、ビタビ復号器の問題点を解決するための発明として、発明者は特願平９−２２４５３６およびこれを拡張した方法をすでに提案している。この方法では、最初にＰＲ（１，１）などのように記録データの反転と再生信号のゼロ・クロスが一致するような等化特性を用いて、ゼロ・クロスする識別点位相において２値識別し、実際の記録データの反転タイミングに対して１／２クロック進んでいるかまたは１／２クロック遅れたタイミングで反転検出する。その後の実際の復号には、ＰＲ（１，１）そのままや、これに（１＋Ｄ）したＰＲ（１，２，１）などのように４状態となる等化特性、またはＰＲ（１，１）に（１−Ｄ）（１＋Ｄ）の演算を施したＰＲ（１，１，−１，−１）などの等化特性を用いる。仮識別によって状態推移のパスは最大で４本に制限されるので、本来なら６状態のビタビ復号器を用いないといけないところを、２状態で実現することが可能になる。この仮識別によって状態推移のパスを制限するビタビ復号法を「パス制限型ビタビ復号」と呼ぶことにして、以下、本発明の基礎となる従来技術として説明する。
【００１０】
＜仮識別によるパス制限＞
図２にＰＲ（１，１）等化された再生信号を仮識別する際の識別点位相を示す。通常のｂｉｔ−ｂｙ−ｂｉｔの識別ではもっともアイが大きく開いたところを識別点位相として２値識別するが、パスを制限するためにはゼロ・クロスする識別点位相において２値に仮識別する。通常の識別点位相で検出される反転は、仮識別によって検出された反転よりも１／２クロックだけ進んでいる（ａｄｖａｎｃｅ）か遅れている（ｂｅｈｉｎｄ）かのいずれかとなる。パスを制限するための仮識別では、そのどちらかであればよいので、通常の識別点位相で２値識別した場合と比べて位相マージンが２倍に広がったことになる。
【００１１】
仮識別によって状態推移のパスは最大で、以下の４本に制限される。
ａａ：前後にある仮識別の反転を１／２クロック進めたパス
（ａｄｖａｎｃｅ−ａｄｖａｎｃｅ）
ａｂ：前にある仮識別の反転を１／２クロック進め、後ろにある仮識別の反転を１／２クロック遅らせたパス
（ａｄｖａｎｃｅ−ｂｅｈｉｎｄ）
ｂａ：前にある仮識別の反転を１／２クロック遅らせ、後ろにある仮識別の反転を１／２クロック進めたパス
（ｂｅｈｉｎｄ−ａｄｖａｎｃｅ）
ｂｂ：前後にある仮識別の反転を１／２クロック遅らせたパス
（ｂｅｈｉｎｄ−ｂｅｈｉｎｄ）
【００１２】
符号間干渉長が３と４の場合の記録データ、仮識別結果と状態推移の関係について、図１２に符号間干渉長が３の場合、図１３に符号間干渉長が４の場合として示す。仮識別で検出された反転で分岐［Ｂ１〜Ｂ９］したパスが、符号間干渉長分の３、４クロックだけ後にマージするので、ここでメトリックを比較［Ｃ１〜Ｃ７］して生き残るパスを選択することになる。仮想的に２つの状態、
Ｓａ：ＡｄｖａｎｃｅｄＳｔａｔｅ
Ｓｂ：ＢｅｈｉｎｄＳｔａｔｅ
を考えた場合の状態推移についても合わせて示した。仮識別の結果が２Ｔになる場合には、パスｂａは存在しない。また、仮識別の結果が１Ｔになる場合には、ｂｂとａａは１Ｔ、ｂａは０Ｔとなるので、２Ｔとなるパスａｂだけが存在することになるが、取扱いを容易にするために２Ｔに変換してパスｂａだけを無くしている。ここで、ａ＊はａａとａｂが一致している場合であり、ｂ＊はｂａとｂｂが一致している場合である。図１４に、仮識別結果の組合せと基準振幅レベルの関係について示す。
【００１３】
＜パス制限型ビタビ復号の回路構成＞
この識別方式の回路構成を図１５に示す。以下の５つのブロックによって構成されている。
１１）仮識別器ＰＲＤ：ＰＲｅ−Ｄｅｔｅｃｔｏｒ
１２）制限されたパスの選択器ＬＰＳ：ＬｉｍｉｔｅｄＰａｔｈＳｅｌｅｃｔｏｒ
１３）ブランチ・メトリック・計算回路ＢＭＣ：ＢｒａｎｃｈＭｅｔｒｉｃＣａｌｃｕｌａｔｏｒ
１４）加算、比較、選択回路ＡＣＳ：Ａｄｄ，Ｃｏｍｐａｒｅ，Ｓｅｌｅｃｔ
１５）パス・メモリ回路ＰＭＵ：ＰａｔｈＭｅｍｏｒｙＵｎｉｔ
【００１４】
最初のＰＲＤ１１は、最新の再生信号データＩＮと仮識別のしきい値ＴＨを比較して、
ＰＲＤ＝ＩＮ＞ＴＨ
という２値識別をするところである。仮織別した結果に１Ｔが含まれている場合、図１２および図１３で示したように前の反転をひとつ前にずらして２Ｔにする。また、ＰＲ（１，１）に等化されてサンプリングされた再生信号データを例えばＥＰＲ４の等化特性にするために、（１＋Ｄ）（１−Ｄ）してその結果をＯＵＴとして出力する。
【００１５】
次のＬＰＳ１２は、図１４で示したように、仮識別結果に基づいて基準振幅レベルを出力する回路である。比較タイミング信号Ｃｍｐは反転が放出された後、符号間干渉長の分だけ遅らせて出す信号で、ＡＣＳ回路１４においてメトリックの比較・選択をさせるための信号である。ＰＲＤＡ、ＰＲＤＢはＰＭＵの初期値となる仮識別結果であり、ＰＲＤＡはＰＲＤＢよりも１クロックだけ遅れた仮識別結果である。基準振幅レベルの数だけ必要であったＢＭＣ１３は、パスが最大で４本に制限された結果、次の４つのブランチ・メトリックを計算すれば良いことになる。
ＢＭａａ＝（Ｚ−Ｃａａ）＾２
ＢＭａｂ＝（Ｚ−Ｃａｂ）＾２
ＢＭｂａ＝（Ｚ−Ｃｂａ）＾２
ＢＭｂｂ＝（Ｚ−Ｃｂｂ）＾２
ここで、＾２は２乗を表す。
【００１６】
次のＡＣＳ回路１４は、回路構成が複雑なので図１６に基づいて説明する。まず、
ＭＡａａ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭａａ
ＭＡａｂ＝ＤＭＡａｂ＊！Ｃｍｐ＋ＢＭａｂ
ＭＡｂａ＝ＤＭＡｂａ＊！Ｃｍｐ＋ＢＭｂａ
ＭＡｂｂ＝ＤＭＡｂｂ＊！Ｃｍｐ＋ＢＭｂｂ
に基づいて、メトリックを比較する必要の無いＣｍｐ＝０の間は、ブランチ・メトリックを累積し続け、Ｃｍｐ＝１となったときには、いったんＢＭａａ〜ＢＭｂｂをそのままＭＡａａ〜ＭＡｂｂとした後に再び加算し続ける。
【００１７】
ここでＤＭＡａａ〜ＤＭＡｂｂは、累積されたブランチ・メトリックＭＡａａ〜ＭＡｂｂを１クロック遅らせたものである。また、＊は乗算演算子、！は論理否定演算子である。累積されたブランチ・メトリックとパス・メトリックＤＭＴａ、ＤＭＴｂは、
ＭＭａａ＝ＤＭＴａ＋ＤＭＡａａ
ＭＭａｂ＝ＤＭＴａ＋ＤＭＡａｂ
ＭＭｂａ＝ＤＭＴｂ＋ＤＭＡｂａ
ＭＭｂｂ＝ＤＭＴｂ＋ＤＭＡｂｂ
で加算されたのちラッチされて、ＤＭＡａａ〜ＤＭＡｂｂとなり、
ＳＥＬａ＝ＤＭＭａａ＞ＤＭＭｂａ
ＳＥＬｂ＝ＤＭＭａｂ＞ＤＭＭｂｂ
という比較をされ、この結果にもとづいてパス・メトリックを選択するのは、

で示すように、Ｃｍｐを１クロック遅らせたＤＣｍｐ＝１になったときだけである。パス制限型ビタビ復号のＡＣＳ回路１４において重要なのは、状態数が２に制限されたことで回路規模が大幅に削減されるだけでなく、１クロック以内に処理しなければいけなかった加算、比較、選択を、加算と比較、選択に分けて２クロックで処理すれば良いことである。減算した結果の符号だけを使うのが比較なので、加算と比較、選択はほぼ同じ処理時間を必要とする。したがって、通常のビタビ復号器と比べて、２倍の速度で動作する回路を構成することが可能になる。
【００１８】
最後のパス・メモリ・ユニットＰＭＵ１５は、２状態の場合の通常のパス・メモリ・ユニットとほとんど同じであり、ＰＭａ［０］＝ＰＲＤＡ、ＰＭｂ［０］＝ＰＲＤＢを初期値とし、

で示すように、ＤＣｍｐ＝０の場合はシリアル・シフトを行い、ＤＣｍｐ＝１の場合に限ってＳＥＬａ、ＳＥＬｂに基づいてシリアル・シフトまたはパラレル・ロードを行うものである。
【００１９】
＜パス制限型ビタビ復号の問題点＞
パス制限型ビタビ復号は、伝達特性が微分系となる磁気記録再生系において、強力な識別性能を持つＥＰＲ４ＭＬやＥＥＰＲ４ＭＬのビタビ復号器を容易に実現するための技術として考えられたものであり、ここまで説明したように符号間干渉長が４のＥＰＲ４に対してはハードウェアとして実現可能であることがわかっており、前述の特願平９−２２４５３６においても説明されている。しかしながら、これを符号間干渉長が５のＥＥＰＲ４に適用した場合については、具体的に検討されていなかった。
【００２０】
符号間干渉長が５の場合の、仮識別によって制限されたトレリス線図を図１７に示す。仮識別で検出された反転で分岐［Ｂ１〜Ｂ９］したパスが、符号間干渉長分の５クロックだけ後にマージするので、ここでメトリックを比較［Ｃ１〜Ｃ７］して生き残るパスを選択することができればよい。ところが、Ｂ５以降のように２Ｔが連続した場合、分岐から５クロック後のＣ５でパスがマージする前に、新たな分岐Ｂ７によりパスａａからパスｎａｂが発生してしまい、これまで説明したパス制限型ビタビ復号器ではパスｎａｂのブランチ・メトリックを処理できないという問題が発生することがわかった。本発明は、この問題を解決するために考えられたものであり、符号間干渉長が５の場合にもほとんど回路規模を増大させることなく、マージする前に分岐するパスを処理してパス制限型ビタビ復号器を実現する方法を提供するものである。
【００２１】
【発明が解決しようとする課題】
上述のごとく、従来のパス制限型ビタビ復号再生データ識別装置では符号間干渉長が５の場合でハードウェアとして実用化されたものはなかった。
【００２２】
本発明は、この点を解決して、比較的簡単な方法で、符号間干渉長が５の場合にもほとんど回路規模を増大させることなく、識別性能、処理速度を向上できるパス制限型ビタビ復号を実行する再生データ識別装置の提供を課題とする。
【００２３】
【課題を解決するための手段】
上記課題を達成するため、本発明は、最小反転幅が２以上の、すなわち１Ｔが存在しない記録変調符号を用いて記録再生されるディジタル記録再生システムの再生側に用いられる再生データ識別装置において、記録データの反転と再生信号のゼロ・クロスが一致するような等化特性に等化された再生信号ＩＮを、ＰＲＤ＝ＩＮ＞ＴＨに基づいて、ゼロ・クロスする識別点位相で仮識別のしきい値ＴＨと比較することによって１、０の仮識別結果ＰＲＤを得るとともに、仮識別した結果に１Ｔが含まれている場合には前の反転をひとつ前にずらして２Ｔにする仮識別器ＰＲＤ（PRe −Detector）と、最新の６ビット分の仮識別結果の組合せによって、比較タイミングを示す信号Ｃｍｐと、２Ｔが連続したことを検出した信号Ｃ２ｔを出力するとともに、５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する制限されたパスの選択器ＬＰＳ（Limited Path Selector ）と、前記５通りの基準振幅ベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂと前記仮識別器出力の再生信号Ｚの差を２乗して、５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを計算するブランチ・メトリック計算回路ＢＭＣ（Branch Metric Calculator）と、前記５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂと、前記比較タイミング信号Ｃｍｐおよび前記連続２Ｔ検出信号Ｃ２ｔにより、Ｃｍｐ＝０のあいだ累積してＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂとしたブランチ・メトリックと２つの状態Ｓａ、Ｓｂのパス・メトリックＤＭＴａ、ＤＭＴｂを加算してＣｍｐ＝１で比較して、選択信号ＳＥＬａ、ＳＥＬｂを出すとともにパス・メトリックを選択して更新する加算、比較、選択回路ＡＣＳ（Add 、Compare 、Select）と、選択信号ＳＥＬａ、ＳＥＬｂと比較タイミング信号Ｃｍｐにしたがってシリアル・シフトまたはパラレル・ロードを行い、なおかつ、仮識別結果ＰＲＤＡを初期値ＰＭａ［０］とし、ＰＲＤＡを１クロック遅らせたＰＲＤＢを初期値ＰＭｂ［０］とするパス・メモリ回路ＰＭＵ（Path Memory Unit）とを具備して構成され、仮識別によって状態推移のパスを制限したのちにビタビ復号を行うことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明にかかる再生データ識別装置を添付図面を参照にして詳細に説明する。
本発明の再生データ識別装置であるパス制限型ビタビ復号器の一実施の形態のブロック図を図１に示す。
【００２５】
図１を、図１５のブロック図と比較すると仮識別器ＰＲＤ１１とパスメモリ回路ＰＭＵ１５は全く同じものである。制限されたパスの選択器ＬＰＳ１２では、５つめの基準振幅レベルとしてＣｎａｂを出力するとともに、２Ｔの連続を検出したときにＣ２ｔ＝１になるＣ２ｔを出力している。図２に、符号間干渉長が５の場合の仮識別結果（ＰＲＤ）の組合せと基準振幅レベルＣの関係を示す。また、ブランチ・メトリック計算回路ＢＭＣ１３では、５つめのブランチ・メトリックとして、
ＢＭｎａｂ＝（Ｚ−Ｃｎａｂ）＾２
を計算する回路が付加されるだけである。
【００２６】
ＰＲＤ１１では、等化特性をＰＲ（１，１）あるいは、ＰＲ（１，３，３，１）とし、ゼロクロスする識別点位相でサンプリングされた再生信号データを２値化する。
また、ＰＲＤ１１で等化特性をＰＲ（１，２，１）としてアイの開口が最も大きい識別点位相でサンプリングされた再生信号データに（１＋Ｄ）の演算処理をしてＰＲ（１，３，３，１）の等化特性とした後に２値化する。
【００２７】
また、ＰＲＤ１１で（１＋Ｄ）や（１−Ｄ）などのＰＲ演算処理をして、仮識別で用いた等化特性とことなる等化特性を使って以後の制限されたパスの選択器ＬＰＳ、ブランチ・メトリック計算回路ＢＭＣ、加算、比較、選択回路ＡＣＳおよびパス・メモリ回路ＰＭＵによる本識別を行う。例えば、ＰＲ（１，１）に、（１＋Ｄ）したものがＰＲ（１，２，１）であり、これにさらに（１＋Ｄ）すればＰＲ（１，３，３，１）になる。また、ＰＲ（１，１）に（１−Ｄ）（１＋Ｄ）すればＰＲ（１，１，−１，−１）となり、これをさらに（１＋Ｄ）すれば（１，２，０，−２，−１）となる。
これらにより、基準振幅レベルを縮退し振幅の識別マージンを向上して入力信号を識別することができると共に、符号間干渉長を長くした等化特性を使うことで識別性能を向上することができる。
【００２８】
ＬＰＳ１２で、図２に示した最新の６ビツト分の仮識別結果の組み合わせから５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する方法として、ＲＯＭテーブルを用いることができる。これにより比較的簡単に短い演算時間で必要とする基準振幅レベルをＰＲＤで演算された結果の等化特性に合わせて選択出力することができる。
【００２９】
また、ＬＰＳ１２で５通りの基準振幅レベルを選択出力する方法として、演算による方法がある。この方法では、状態推移番号ｊに対応する基準振幅レベルをＣ［ｊ］、仮識別器ＰＲＤ１１による仮識別結果を０〜５クロックだけ遅らせた信号をｐ０〜ｐ５としたときに、
Ｓａａ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ１＋ｐ０
Ｓｂｂ＝１６＊ｐ５＋８＊ｐ４＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓｎａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ２＋ｐ１
で算出される状態推移番号と、

で検出される連続２Ｔ検出信号にしたがって、

で選択される５通りの基準振幅レベルＣａａ、Ｃｂｂ、Ｃｂａ、Ｃａｂ、Ｃｎａｂを出力する。ここで、＊は乗算演算子、！は論理否定演算子、＆＆は論理積演算子、＝＝は等値演算子、｜はビツト和演算子、＆はビツト積演算子である。
【００３０】
これにより、ＬＰＳ１２で選択される基準振幅レベルをＰＲＤにおいて演算された結果の等化特性に合わせて設定された値にするとともに、等化誤差や特性変動に対して、識別結果に応じて追従していくことも容易に実行することができる。
【００３１】
図３および図４に本発明によるパス制限型ビタビ復号器の加算、比較、選択回路ＡＣＳ１４を示す。図１６のＡＣＳ１４に対して追加された回路は、図３の破線で囲んだ部分である。
【００３２】
加算、比較、選択回路ＡＣＳ１４は、メトリックを比較する必要の無いＣｍｐ＝０の間はブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを累積し続け、Ｃｍｐ＝１となったときには累積したブランチ・メトリックをクリアする
ＭＡａａ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭａａ
ＭＡａｂ＝ＤＭＡａｂ＊！Ｃｍｐ＋ＢＭａｂ
ＭＡｂａ＝ＤＭＡｂａ＊！Ｃｍｐ＋ＢＭｂａ
ＭＡｂｂ＝ＤＭＡｂｂ＊！Ｃｍｐ＋ＢＭｂｂ
ＭＡｎａｂ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭｎａｂ
という計算を行う加算器と、この累積されたブランチ・メトリックＭＡａａ、ＭＡａｂ、ＭＡｂａ、ＭＡｂｂ、ＭＡｎａｂを１クロック遅らせたＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂ、ＤＭＡｎａｂとパス・メトリックＤＭＴａ、ＤＭＴｂ、ＤＭＴａｂとを、
ＭＭａａ＝ＤＭＴａ＋ＤＭＡａａ
ＭＭａｂ＝ＤＭＴａｂ＋ＤＭＡａｂ
ＭＭｂａ＝ＤＭＴｂ＋ＤＭＡｂａ
ＭＭｂｂ＝ＤＭＴｂ＋ＤＭＡｂｂ
ＭＭｎａｂ＝ＤＭＴａ＋ＤＭＡｎａｂ
で加算した後にラッチしてＤＭＭａａ、ＤＭＭａｂ、ＤＭＭｂａ、ＤＭＭｂｂ、ＤＭＭｎａｂとする加算器と、
２Ｔが連続してＣ２ｔ＝０の場合ではＤＭＭｎａｂを１クロック遅らせたＤＭＴｎａｂを選択し、そうでない場合にはＤＭＴａを選択してＤＭＴａｂとする選択器と、
ＳＥＬａ＝ＤＭＭａａ＞ＤＭＭｂａ
ＳＥＬｂ＝ＤＭＭａｂ＞ＤＭＭｂｂ
という比較をして、選択信号ＳＥＬａ、ＳＥＬｂを出力する比較器と、
この選択信号ＳＥＬａ、ＳＥＬｂとＣｍｐを１クロックだけ遅らせたＤＣｍｐに基づいて、

でパス・メトリックを選択してからラッチしてＤＭＴａ、ＤＭＴｂとする選択器によって構成される。
【００３３】
以下、追加された回路を中心に動作を説明する。まず、状態ＳａのＡＣＳ回路である図３では、
ＭＡｎａｂ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭｎａｂ
に基づいて、ＢＭａａを累積したＤＭＡａａとＢＭｎａｂを加算する。これをラッチして１クロック遅らせたＤＭＡｎａｂは、
ＭＭｎａｂ＝ＤＭＡｎａｂ＋ＤＭＴａ
に基づいて、状態Ｓａのパス・メトリックと加算され、タイミングをＤＭＴａと合わせるために２回ラッチされてＤＭＴｎａｂになる。そして、Ｃ２ｔ＝０のときはＤＭＴａを、Ｃ２ｔ＝１のときはＤＭＴｎａｂ選択して、ＤＭＴａｂとして出力する。
【００３４】
図４の状態ＳｂのＡＣＳ回路１４では、図１６と異なっているのは、
ＭＭａｂ＝ＤＭＡａｂ＋ＤＭＴａ
でパス・メトリックとブランチ・メトリックを加えていたところを、
ＭＭａｂ＝ＤＭＡａｂ＋ＤＭＴａｂ
に変更されている破線で囲んだところである。
以上のような構成にすることによって、２Ｔが連続した場合にのみ発生するパスｎａｂのブランチ・メトリックＢＭｎａｂを正しく処理することが可能になる。
【００３５】
本発明を用いることによって、以下のようなメリットがある。
（１）特にディジタルＶＴＲやハード・ディスク・ドライブなどのように伝達特性が微分系となる磁気記録再生系において、強力な識別性能を持つことが良く知られているＥＥＰＲ４などの符号間干渉長が５の等化特性を用いて、従来型のビタビ復号器と比較すれば大幅に回路規模を削減し、なおかつ約２倍の動作性能を有するパス制限型ビタビ復号器を実現することができる。
（２）符号間干渉長が３、４の場合と比べてほとんど回路規模を増大させることなく、符号間干渉長が５の等化特性を用いたパス制限型ビタビ復号器を実現することができる。
【００３６】
本発明の具体的な効果を調べるために、最小反転幅が２の疑似ランダムな記録データをデータレートを変えて記録再生し、等化後の再生信号を計算機に取り込んでシミュレーションした実験システムの構成を図５に示す。この構成はベータカムＳＸ２０、実験基板３０、発振器４０、ディジタルオシロ５０、ワークステーション６０で構成されている。
ここで用いたディジタルＶＴＲはベータカムＳＸ２０であり、ヘッド、テープともに、それほど短波長記録用に設計されたものではない。ベータカムＳＸ２０の相対速度は１９．１２ｍ／ｓ、デタレートは５１．６８Ｍｂｐｓ、最短記録波長０．７４４μｍである。これに対して、識別性能を比較するための実験では、図６のようなデータレートで記録再生した。ｃｏｄｅとしたのは実際に記録されたデータレートと最短記録波長であり、ｕｓｅｒとしたのはＮＲＺ換算したときのデータレートと最短記録波長である。
【００３７】
１２０ＭｂｐｓでＰＲ（１，１）の特性に近づくように調整されたアナログ等化器の出力を、ＰＬＬクロックで８ビットにＡＤ変換して、総ビット数４０００００の再生信号データを計算機（ワークステーション）６０に取り込んだ。計算機（ワークステーション）６０上で、ＬＭＳアルゴリズムによって最適化された１５タップのトランスバーサル・フィルターを通してから、所望の等化特性にした後、本発明の再生データ識別装置通りに構成したプログラムを使って復号した場合の結果を図７に示す。
ＰＲ（１，１）を（１−Ｄ）（１＋Ｄ）した符号間干渉長４のＥＥＰＲ４に対して、（１−Ｄ）（１＋Ｄ）＾２したＥＥＰＲ４や１−Ｄ＾３したＰＲ（１，１，０，−１，−１）などの符号間干渉長５の等化特性を用いることで、ほぼ１桁のエラーレート改善効果が得られることがわかる。なお、同じ等化特性を使って従来型の多状態ビタビ復号器で識別した場合の結果は、完全に一致するわけではないがグラフ上では区別出来ない程度の差しかないので、省略している。
【００３８】
【発明の効果】
以上説明したように本発明の請求項１の発明は、最小反転幅が２以上の、すなわち１Ｔが存在しない記録変調符号を用いて記録再生されるディジタル記録再生システムの再生に用いられる再生データ識別装置において、記録データの反転と再生信号のゼロ・クロスが一致するような等化特性に等化された再生信号ＩＮを、ＰＲＤ＝ＩＮ＞ＴＨに基づいて、ゼロ・クロスする識別点位相で仮識別のしきい値ＴＨと比較することによって１、０の仮識別結果ＰＲＤを得るとともに、仮識別した結果に１Ｔが含まれている場合には前の反転をひとつ前にずらして２Ｔにする仮識別器ＰＲＤ（PRe −Detector）と、最新の６ビット分の仮識別結果の組合せによって、比較タイミングを示す信号Ｃｍｐと、２Ｔが連続したことを検出した停号Ｃ２ｔを出力するとともに、５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する制限されたパスの選択器ＬＰＳ（Limited Path Selector ）と、基準振幅ベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂと仮識別器出力の再生信号Ｚの差を２乗して、５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを計算するブランチ・メトリック計算回路ＢＭＣ（Branch Metric Calculator）と、５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂと、比較タイミング信号Ｃｍｐおよび連続２Ｔ検出信号Ｃ２ｔにより、Ｃｍｐ＝０のあいだ累積してＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂとしたブランチ・メトリックと２つの状態Ｓａ、Ｓｂのパス・メトリックＤＭＴａ、ＤＭＴｂを加算してＣｍｐ＝１で比較して、選択信号ＳＬＥａ、ＳＬＥｂを出すとともにパス・メトリックを選択して更新する加算、比較、選択回路ＡＣＳ（Add 、Compare 、Select）と、選択信号ＳＬＥａ、ＳＬＥｂと比較タイミング信号Ｃｍｐにしたがってシリアル・シフトまたはパラレル・ロードを行い、なおかつ、仮識別結果ＰＲＤＡを初期値ＰＭａ［０］とし、ＰＲＤＡを１クロック遅らせたＰＲＤＢを初期値ＰＭｂ［０］とするパス・メモリー回路ＰＭＵ（Path Memory Unit）とを具備して構成され、仮識別によって状態推移のパスを制限したのちにビタビ復号を行うことを特徴とする。
これにより、符号間干渉長が３、４の場合と比べてほとんど回路規模を増大させることがない比較的簡易な構成で、符号間干渉長が５の等化特性を用いたパス制限型ビタビ復号器を実現することができる。
【００３９】
本発明の請求項２の発明は、加算、比較、選択回路ＡＣＳが、メトリックを比較する必要の無いＣｍｐ＝０の間はブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを累積し続け、Ｃｍｐ＝１となったときには累積したブランチ・メトリックをクリアする計算を行う加算群と、この累積されたブランチ・メトリックＭＡａａ、ＭＡａｂ、ＭＡｂａ、ＭＡｂｂ、ＭＡｎａｂを１クロック遅らせたＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂ、ＤＭＡｎａｂとパス・メトリックＤＭＴａ、ＤＭＴｂ、ＤＭＴａｂとを、加算した後にラッチしてＤＭＭａａ、ＤＭＭａｂ、ＤＭＭｂａ、ＤＭＭｂｂ、ＤＭＭｎａｂとする加算器と、２Ｔが連続してＣ２ｔ＝０の場合ではＤＭＭｎａｂを１クロック遅らせたＤＭＴｎａｂを選択し、そうでない場合にはＤＭＴａを選択してＤＭＴａｂとする選択器と、ＳＥＬａ＝ＤＭＭａａ＞ＤＭＭｂａ、ＳＥＬｂ＝ＤＭＭａｂ＞ＤＭＭｂｂという比較をして、選択信号ＳＥＬａ、ＳＥＬｂを出力する比較器と、この選択信号ＳＥＬａ、ＳＥＬｂとＣｍｐを１クロックだけ遅らせたＤＣｍｐに基づいて、パス・メトリックを選択してからラッチしてＤＭＴａ、ＤＭＴｂとする選択器によって構成されることを特徴とする。
これにより、加算、比較、選択回路ＡＣＳを簡易な構成で実現することができる。
【００４０】
本発明の請求項３の発明は、仮識別器ＰＲＤにおいて、等化特性をＰＲ（１，１）とし、ゼロ・クロスする識別点位相でサンプリングされた再生信号データを２値化することを特徴とする。
本発明の請求項４の発明は、仮識別器ＰＲＤにおいて、等化特性をＰＲ（１，３，３，１）とし、ゼロ・クロスする織別点位相でサンプリングされた再生盾号データを２値化することを特徴とする。
本発明の請求項５の発明は、仮識別器ＰＲＤにおいて、等化特性をＰＲ（１，２，１）としてアイの開口がもっとも大きい識別点位相でサンプリングされた再生信号データを（１＋Ｄ）してＰＲ（１，３，３，１）の等化特性とした後で２値化することを特徴とする。
本発明の請求項６の発明は、仮識別器ＰＲＤにおいて、（１＋Ｄ）や（１−Ｄ）などのＰＲ演算を行うことで、例えばＰＲ（１，２，１）やＰＲ（１，１，−１，−１）、ＰＲ（１，２，０，−２，−１）などのように、仮識別で用いた等化特性と異なる等化特性を使ってＬＰＳ〜ＰＭＵでの本識別を行うことを特徴とする。
これらにより、基準振幅レベルを縮退し振幅の識別マージンを向上して入力信号を識別することができると共に、符号間干渉長を長くした等化特性を使うことで識別性能を向上することができる。
【００４１】
本発明の請求項７の発明は、制限されたパスの選択器ＬＰＳにおいて、最新の６ビット分の仮識別結果の組合せによって前記５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する方法として、ＲＯＭテーブルを用いることを特徴とする。
これにより、比較的簡単に短い演算時間で必要とする基準振幅レベルをＰＲＤで演算された結果の等化特性に合わせて選択出力することができる。
【００４２】
本発明の請求項８の発明は、制限されたパスの選択器ＬＰＳにおいて、最新の６ビット分の仮識別結果の組合せによって基準振幅レベルを選択して出力する方法として、状態推移番号ｊに対応する基準振幅レベルをＣ［ｊ］、仮識別器ＰＲＤによる仮識別結果を０〜５クロックだけ遅らせた信号をｐ０〜ｐ５としたときに、
Ｓａａ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ１＋ｐ０
Ｓｂｂ＝１６＊ｐ５＋８＊ｐ４＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓｎａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ２＋ｐ１
で算出される状態推移番号と、Ｃ２ｔ＝ｐ５！＝ｐ４＆＆ｐ４＝＝ｐ３＆＆ｐ３！＝ｐ２＆＆ｐ２＝＝ｐ１＆＆ｐ１！＝ｐ０；
で検出される連続２Ｔ検出信号にしたがって、Ｃａａ＝Ｃ［Ｓａａ］；Ｃｂｂ＝Ｃ［Ｓｂｂ］；Ｃｂａ＝Ｃ［（Ｓａａ｜Ｓｂｂ）＊ｐ５＋（Ｓａａ＆Ｓｂｂ）＊！ｐ５］；Ｃａｂ＝Ｃ［（Ｓａａ＆Ｓｂｂ）＊ｐ５＋（Ｓａａ｜Ｓｂｂ）＊！ｐ５）＊！Ｃ２ｔ＋Ｓａｂ＊！Ｃ２ｔ］；Ｃｎａｂ＝Ｃ［Ｓｎａｂ］；で選択される５通りの基準振幅レベルＣａａ、Ｃｂｂ、Ｃｂａ、Ｃａｂ、Ｃｎａｂを出力することを特徴とする。
本発明の請求項９の発明は、制限されたパスの選択器ＬＰＳにおいて、選択される基準振幅レベルが、仮識別器ＰＲＤにおいて演算された結果の等化特性に合わせて設定された値であることを特徴とする。
本発明の請求項１０の発明は、制限されたパスの選択器ＬＰＳにおいて、選択される基準振幅レベルが、仮識別器ＰＲＤにおいて演算された結果の等化特性に合わせて設定された値であるとともに、等化誤差や特性変動に対して、識別結果に応じて追従していくことを特徴とする。
これらにより、ＬＰＳ１２で選択される基準振幅レベルをＰＲＤにおいて演算された結果の等化特性に合わせて設定された値にするとともに、等化誤差や特性変動に対して、識別結果に応じて追従していくことも容易に実行することができる。
したがって、これらの発明により、伝達特性が微分系となる磁気記録再生系において、強力な識別性能を持つＥＥＰＲ４などの符号間干渉長が５の等化特性を用いて、符号間干渉長が３、４の場合と比べてほとんど回路規模を増大させることなく、かつ約２倍に動作するパス制限型ビタビ復号器を実現することができる。
【図面の簡単な説明】
【図１】本発明の再生データ識別装置の一実施の形態のブロック図。
【図２】符号間干渉長が５の場合の仮識別結果の組合せと基準振幅レベルの関係を示す図表。
【図３】図１の実施の形態の状態ａの加算、比較、選択回路ＡＣＳのブロック図。
【図４】図１の実施の形態の状態ｂの加算、比較、選択回路ＡＣＳのブロック図。
【図５】実験システムの構成を示すブロック図。
【図６】実験システムで用いた記録データレートと最短記録波長。
【図７】実験システムで本発明の再生データ識別装置通りに構成したプログラムを使って復号した場合の結果を示す図。
【図８】ビタビ復号のトレリス線図の一例。
【図９】ビタビ復号の基準振幅レベルを示す図表。
【図１０】符号間干渉長と回路規模の関係を示す図表。
【図１１】ＰＲ（１，１）等化による仮識別の識別点位相を示す説明図。
【図１２】仮識別によってパスを制限された符号間干渉長３の場合のトレリス線図。
【図１３】仮識別によってパスを制限された符号間干渉長４の場合のトレリス線図。
【図１４】符号間干渉長３または４の場合の仮識別結果の組合せと基準振幅レベルの関係を示す図表。
【図１５】従来のパス制限型ビタビ復号器のブロック図。
【図１６】図１５の従来例での加算、比較、選択回路ＡＣＳのブロック図。
【図１７】仮識別によってパスを制限された符号間干渉長５の場合のビタビ復号のトレリス線図。
【符号の説明】
１１…仮識別器ＰＲＤ、１２…制限されたパスの選択器ＬＰＳ、１３…ブランチ・メトリック計算回路ＢＭＣ、１４…加算、比較、選択回路ＡＣＳ、１５…パス・メモリ回路ＰＭＵ、２０…ベータカムＳＸ、３０…実験基板、４０…発振器、５０…ディジタルオシロ、６０…ワークステーション。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reproduction data identification device, and more particularly to a reproduction data identification device applicable to Viterbi decoding of a video tape recorder and an optical disk device.
[0002]
[Prior art]
<General description of PRML>
In the field of digital mass storage such as digital VTRs, hard disks, and optical disks, a reproduction equalization / detection method called PRML has been actively studied in recent years. This is an abbreviation for Partial Response Maximum Liklihood, which is a multi-valued personal response method that allows recording and playback in a narrow band, and recursively calculating the likelihood of state transitions for bit-by-bit identification. This is a combination of maximum likelihood decoding methods that can provide a better error rate. A typical algorithm of the maximum likelihood decoding method is Viterbi decoding, and a decoder that realizes this is generally called a Viterbi decoder.
[0003]
Any recording modulation code for applying PRML may be used, but in the following description, the recording inversion code is limited to a recording modulation code in which the minimum inversion width assumed in the present invention is 2 or more (that is, 1T does not exist). . Recording modulation codes with a minimum inversion width of 2 include Miller Square codes, 8-14 conversion codes, and RLL (Run Length Limited) (1, 7) and NRZI combinations, such as digital VTRs and optical disk drives. Is often used.
[0004]
FIG. 8 shows a trellis diagram for Viterbi decoding when the intersymbol interference length is 3 to 4, and FIG. 9 shows reference amplitude levels for various equalization characteristics. The simplest Viterbi decoding is a four-state Viterbi decoder using PR (1, 1) or the like as an equalization characteristic.
[0005]
The reference amplitude level is originally 6 values, but degenerates to 3 values if PR (1, 1) and to 4 values if PR (1, 2, 1). When the delay operator D for one clock is used, it can be expressed as (1 + D). PR (1, 1) plus (1 + D) is PR (1, 2, 1), and further (1 + D) results in PR (1, 3, 3, 1). If PR (1,1) is (1−D) (1 + D), PR (1,1, −1, −1) is obtained, and if this is further (1 + D), (1,2,0, −2) is obtained. , -1).
[0006]
The term “operation” in FIG. 9 indicates an operation necessary to obtain a desired equalization characteristic from PR (1, 1). In general, the bit identification performance of the Viterbi decoder is improved by increasing the intersymbol interference length.
[0007]
<Problem of Viterbi decoder hardware>
When the Viterbi decoder is implemented in hardware and applied to an actual digital recording / reproducing system, one of the identification performance, the circuit scale, and the operation speed must be sacrificed. FIG. 10 shows the relationship between the intersymbol interference length and the circuit scale. Here, the BMC is a circuit for calculating a branch metric, and is required by the number of reference amplitude levels. However, when the reference amplitude level is fixed on the assumption that equalization is strictly performed, the number of BMCs is reduced because the reference amplitude level is degenerated and the number is reduced as shown in FIG.
[0008]
The next ACS is a circuit that performs addition, comparison, and selection. Basically, an addition circuit is required for the number of reference amplitude levels, and comparators are required for the number of states. There will be less if there is a state transition. Here, the number of comparison / selection circuits is shown. The last PMU is a circuit that stores a history of identification results of each state, and is required by the number of states. As described above, when the intersymbol interference length is increased by 1 bit, the circuit scale is almost doubled. Further, when the Viterbi decoder is implemented as hardware, there is a point that an ACS circuit that must perform addition, comparison, and selection within one clock becomes a critical path and limits the operation speed. In order to solve this problem, it is possible to realize a Viterbi decoder as a parallel processing circuit that collectively performs operations for several time slots. However, if 2 parallel processing is performed to perform the operations for 2 time slots together, the hardware amount is almost the same as the intersymbol interference length is increased by 1 bit, and the operations for 3 time slots are combined. If the parallel processing is performed in this way, the hardware amount is almost the same as that when the intersymbol interference length is increased by 2 bits. Therefore, the PR (1, 1) and PR (1, 2, 1) 4-state Viterbi decoders are parallelized so that the circuit scale is equivalent to that of the 10-state Viterbi decoder and the data rate is doubled. Up to was the practical range of practical use.
[0009]
<Path-Limited Viterbi Decoding as Conventional Example>
As an invention for solving the problems of the Viterbi decoder as described above, the inventor has already proposed Japanese Patent Application No. 9-224536 and an extended method thereof. In this method, first, binary identification is performed at an identification point phase where zero crossing is performed, using an equalization characteristic such as PR (1, 1) where the inversion of recorded data and the zero crossing of the reproduction signal coincide. Then, the inversion is detected at a timing that is 1/2 clock advance or delayed by 1/2 clock with respect to the actual recording data inversion timing. In actual decoding thereafter, PR (1, 1) is used as it is, or equalization characteristics that are four states such as PR (1, 2, 1) (1 + D) or PR (1, 1) An equalization characteristic such as PR (1, 1, -1, -1) obtained by performing an operation of (1-D) (1 + D) is used. Since the number of state transition paths is limited to a maximum of four by provisional identification, it is possible to realize in two states what would otherwise be required to use a six-state Viterbi decoder. This Viterbi decoding method that restricts the path of state transition by temporary identification will be referred to as “path-limited Viterbi decoding” and will be described below as the prior art that forms the basis of the present invention.
[0010]
<Path restriction by temporary identification>
FIG. 2 shows the discrimination point phase when the PR (1, 1) equalized reproduction signal is temporarily identified. In the normal bit-by-bit identification, the most widely opened eye is binary identified as an identification point phase, but in order to limit the path, it is temporarily identified as binary at the identification point phase where it crosses zero. The inversion detected in the normal discrimination point phase is either advanced (advance) or delayed (behind) by 1/2 clock from the inversion detected by the provisional discrimination. In the provisional identification for restricting the path, either one of them may be used, so that the phase margin is doubled as compared with the case where binary identification is performed at the normal identification point phase.
[0011]
Due to the provisional identification, the state transition paths are limited to the following four at maximum.
aa: A path in which the inversion of the temporary identification before and after is advanced by 1/2 clock
(Advance-advance)
ab: path in which the inversion of the preceding temporary identification is advanced by 1/2 clock and the inversion of the subsequent temporary identification is delayed by 1/2 clock
(Advance-behind)
ba: a path in which the inversion of the preceding temporary identification is delayed by 1/2 clock and the inversion of the subsequent temporary identification is advanced by 1/2 clock
(Behind-advance)
bb: Path in which inversion of temporary identification before and after is delayed by 1/2 clock
(Behind-behind)
[0012]
FIG. 12 shows the case where the intersymbol interference length is 4 and FIG. 13 shows the relationship between the recorded data when the intersymbol interference length is 3 and 4, the temporary identification result and the state transition. Since the paths branched by inversion [B1 to B9] detected by the tentative identification merge after 3 or 4 clocks corresponding to the intersymbol interference length, the metric is compared here [C1 to C7] and the surviving path is selected. Will do. Virtually two states,
Sa: Advanced State
Sb: Behind State
The state transition when considering the above is also shown. When the provisional identification result is 2T, the path ba does not exist. When the result of the temporary identification is 1T, bb and aa are 1T, and ba is 0T. Therefore, only a path ab of 2T exists, but in order to facilitate handling, 2T is used. Only the path ba is lost by conversion. Here, a * is a case where aa and ab match, and b * is a case where ba and bb match. FIG. 14 shows the relationship between the combination of temporary identification results and the reference amplitude level.
[0013]
<Circuit configuration of path-limited Viterbi decoding>
The circuit configuration of this identification method is shown in FIG. It consists of the following five blocks.
11) Temporary identifier PRD: PRE-Detector
12) Restricted path selector LPS: Limited Path Selector
13) Branch / metric / calculation circuit BMC: Branch Metric Calculator
14) Addition, comparison, selection circuit ACS: Add, Compare, Select
15) Path memory circuit PMU: Path Memory Unit
[0014]
The first PRD 11 compares the latest reproduction signal data IN with the temporary identification threshold TH,
PRD = IN> TH
This is where binary identification is performed. When 1T is included in the result of temporary weaving, the previous inversion is shifted forward to 2T as shown in FIGS. 12 and 13. Further, in order to make the reproduction signal data equalized to PR (1, 1) and sampled, for example, to have the equalization characteristic of EPR4, (1 + D) (1-D) is output and the result is output as OUT.
[0015]
The next LPS 12 is a circuit that outputs a reference amplitude level based on the provisional identification result, as shown in FIG. The comparison timing signal Cmp is a signal that is delayed by an amount corresponding to the intersymbol interference length after the inversion is released, and is a signal for the ACS circuit 14 to compare and select a metric. PRDA and PRDB are temporary identification results that are the initial values of the PMU, and PRDA is a temporary identification result that is delayed by one clock from PRDB. The BMC 13 required for the number of reference amplitude levels is only required to calculate the following four branch metrics as a result of the path being limited to four at the maximum.
BMaa = (Z-Caa) ^ 2
BMab = (Z-Cab) ^ 2
BMba = (Z-Cba) ^ 2
BMbb = (Z-Cbb) ^ 2
Here, ^ 2 represents the square.
[0016]
The next ACS circuit 14 has a complicated circuit configuration and will be described with reference to FIG. First,
MAaa = DMAaa *! Cmp + BMaa
MAab = DMAab *! Cmp + BMab
MAba = DMAba *! Cmp + BMba
MAbb = DMAbb *! Cmp + BMbb
Based on the above, branch metrics continue to be accumulated during Cmp = 0 when no metrics need to be compared, and once Cmp = 1, BMaa to BMbb are once changed to MAaa to MAbb and then added again. .
[0017]
Here, DMAaa to DMAbb are the accumulated branch metrics MAaa to MAbb delayed by one clock. * Is the multiplication operator! Is a logical negation operator. The accumulated branch metric and path metric DMTa, DMTb are:
MMaa = DMTa + DMAaa
MMab = DMTa + DMAab
MMba = DMTb + DMAba
MMbb = DMTb + DMAbb
Is added and latched to become DMAaa to DMAbb,
SELa = DMMaa> DMMba
SELb = DMMab> DMMbb
To select the path metric based on this result,

As shown in FIG. 6, only when Cmp is delayed by 1 clock and DCmp = 1. What is important in the ACS circuit 14 of the path-limited Viterbi decoding is that not only the circuit scale is greatly reduced by limiting the number of states to 2, but also addition, comparison, which must be processed within one clock, The selection is divided into addition, comparison, and selection, and may be processed in two clocks. Since comparison uses only the sign of the result of subtraction, addition, comparison, and selection require substantially the same processing time. Therefore, it is possible to configure a circuit that operates twice as fast as a normal Viterbi decoder.
[0018]
The last path memory unit PMU15 is almost the same as a normal path memory unit in the case of two states, and PMa [0] = PRDA, PMb [0] = PRDB are set as initial values,

As shown in FIG. 8, serial shift is performed when DCmp = 0, and serial shift or parallel load is performed based on SELa and SELb only when DCmp = 1.
[0019]
<Problems of path-limited Viterbi decoding>
The path-limited Viterbi decoding is considered as a technique for easily realizing an EPR4ML or EEPR4ML Viterbi decoder having a strong discrimination performance in a magnetic recording / reproducing system having a differential transfer characteristic. As described above, it is known that the EPR4 having an intersymbol interference length of 4 can be realized as hardware, and is described in the aforementioned Japanese Patent Application No. 9-224536. However, a case where this is applied to EEPR4 having an intersymbol interference length of 5 has not been specifically studied.
[0020]
FIG. 17 shows a trellis diagram limited by provisional identification when the intersymbol interference length is 5. In FIG. Since the paths branched by inversion [B1 to B9] detected by the tentative identification are merged after only 5 clocks corresponding to the intersymbol interference length, the metric is compared [C1 to C7] and the surviving path is selected. If you can. However, when 2T continues as in B5 or later, the path nab is generated from the path aa by the new branch B7 before the paths are merged at C5 after 5 clocks from the branch, and the path restriction described so far. It has been found that the type Viterbi decoder has a problem that the branch metric of the path nab cannot be processed. The present invention has been conceived in order to solve this problem. Even when the intersymbol interference length is 5, the path branching is processed by processing a branching path before merging without almost increasing the circuit scale. A method for realizing a type Viterbi decoder is provided.
[0021]
[Problems to be solved by the invention]
As described above, no conventional path-limited Viterbi decoding / reproducing data identification device has been put to practical use as hardware when the intersymbol interference length is 5.
[0022]
The present invention solves this point and uses a relatively simple method to improve the identification performance and the processing speed without increasing the circuit scale even when the intersymbol interference length is 5. An object of the present invention is to provide a reproduction data identification device that executes the above.
[0023]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a reproduction data identification apparatus used on the reproduction side of a digital recording / reproducing system in which recording / reproduction is performed using a recording modulation code having a minimum inversion width of 2 or more, that is, 1T does not exist. Based on PRD = IN> TH, the reproduction signal IN equalized so that the inversion of the recorded data coincides with the zero cross of the reproduction signal is tentatively identified at the discrimination point phase at which zero crossing occurs. A temporary identification result PRD of 1 and 0 is obtained by comparing with the threshold value TH, and if the result of temporary identification contains 1T, the temporary inversion PRD is shifted to the previous one to make 2T. (PRe-Detector) and a signal Cmp indicating the comparison timing and a signal C2t that detects that 2T is continuous are output by a combination of the latest 6-bit provisional identification result. Further, a limited path selector LPS (Limited Path Selector) for selecting and outputting five reference amplitude levels Caa, Cab, Cba, Cbb, Cnab, and the five reference amplitude bells Caa, Cab, Cba. , Cbb, Cnab and a branch metric calculation circuit BMC (Branch Metric Calculator) for calculating five types of branch metrics BMaa, BMab, BMba, BMbb, BMnb by squaring the difference between the reproduced signal Z of the temporary discriminator output ) And the five branch metrics BMaa, BMab, BMba, BMbb, BMnb, the comparison timing signal Cmp, and the continuous 2T detection signal C2t, and accumulated during Cmp = 0, DMAaa, DMAab, DMAba, DMAbb Branch metrics and two states Sa and Sb The path metrics DMTa and DMTb are added and compared at Cmp = 1, the selection signals SELa and SELb are output, and the path metric is selected and updated. An addition, comparison and selection circuit ACS (Add, Compare, Select) , Serial shift or parallel load is performed according to the selection signals SELa and SELb and the comparison timing signal Cmp, and the temporary identification result PRDA is set to the initial value PMa [0], and PRDB obtained by delaying PRDA by one clock is set to the initial value PMb [ 0] and a path memory circuit PMU (Path Memory Unit). Viterbi decoding is performed after restricting the state transition path by provisional identification.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a reproduction data identification apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 shows a block diagram of an embodiment of a path-limited Viterbi decoder that is a reproduction data identification device of the present invention.
[0025]
Comparing FIG. 1 with the block diagram of FIG. 15, the temporary discriminator PRD11 and the path memory circuit PMU15 are exactly the same. The limited path selector LPS12 outputs Cnab as the fifth reference amplitude level, and outputs C2t at which C2t = 1 when 2T continuation is detected. FIG. 2 shows the relationship between the combination of the provisional identification result (PRD) when the intersymbol interference length is 5 and the reference amplitude level C. In the branch metric calculation circuit BMC13, as the fifth branch metric,
BMnab = (Z-Cnab) ^ 2
Only a circuit for calculating is added.
[0026]
In the PRD 11, the equalization characteristic is set to PR (1, 1) or PR (1, 3, 3, 1), and the reproduced signal data sampled at the discrimination point phase that crosses zero is binarized.
In addition, the reproduction signal data sampled at the discrimination point phase where the eye opening is the largest with the equalization characteristic PR (1, 2, 1) in the PRD 11 is subjected to (1 + D) arithmetic processing and PR (1, 3, 3 , 1) and then binarization.
[0027]
Further, the PRD 11 performs PR calculation processing such as (1 + D) and (1-D) and uses the equalization characteristic that is different from the equalization characteristic used in the provisional identification, and a selector LPS for a limited path after that, This identification is performed by the branch metric calculation circuit BMC, addition, comparison, selection circuit ACS, and path memory circuit PMU. For example, PR (1, 1) plus (1 + D) is PR (1, 2, 1), and further (1 + D) results in PR (1, 3, 3, 1). If PR (1,1) is (1−D) (1 + D), PR (1,1, −1, −1) is obtained, and if this is further (1 + D), (1,2,0, −2) is obtained. , -1).
Accordingly, it is possible to identify the input signal by degenerating the reference amplitude level and improving the amplitude identification margin, and it is possible to improve the identification performance by using the equalization characteristic in which the intersymbol interference length is increased.
[0028]
As a method of selecting and outputting five reference amplitude levels Caa, Cab, Cba, Cbb, and Cnab from the combination of the latest 6-bit provisional identification results shown in FIG. it can. As a result, the reference amplitude level required in a short calculation time can be selected and output relatively easily in accordance with the equalization characteristic of the result calculated by the PRD.
[0029]
As a method for selectively outputting five reference amplitude levels by the LPS 12, there is a method by calculation. In this method, when the reference amplitude level corresponding to the state transition number j is C [j], and the signal obtained by delaying the temporary discrimination result by the temporary discriminator PRD11 by 0 to 5 clocks is p0 to p5,
Saa = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p1 + p0
Sbb = 16 * p5 + 8 * p4 + 4 * p3 + 2 * p2 + p1
Sab = 16 * p4 + 8 * p3 + 4 * p3 + 2 * p2 + p1
Snab = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p2 + p1
State transition number calculated in

According to the continuous 2T detection signal detected in

The five reference amplitude levels Caa, Cbb, Cba, Cab, and Cnab selected in (1) are output. Where * is the multiplication operator! Is a logical negation operator, && is a logical product operator, == is an equality operator, | is a bit sum operator, and & is a bit product operator.
[0030]
As a result, the reference amplitude level selected by the LPS 12 is set to a value set according to the equalization characteristic of the result calculated in the PRD, and the equalization error and characteristic variation are followed according to the identification result. It can also be easily performed.
[0031]
FIG. 3 and FIG. 4 show the addition, comparison and selection circuit ACS14 of the path limited Viterbi decoder according to the present invention. A circuit added to the ACS 14 in FIG. 16 is a portion surrounded by a broken line in FIG.
[0032]
The addition, comparison and selection circuit ACS14 keeps accumulating the branch metrics BMaa, BMab, BMba, BMbb, and BMmb while Cmp = 0 without the need to compare the metrics. Clear metrics
MAaa = DMAaa *! Cmp + BMaa
MAab = DMAab *! Cmp + BMab
MAba = DMAba *! Cmp + BMba
MAbb = DMAbb *! Cmp + BMbb
MAnab = DMAaa *! Cmp + BMnab
An adder that performs the calculation, and the accumulated branch metrics MAaa, MAab, MAba, MAbb, MAnab, delayed by one clock, DMAaa, DMAab, DMAba, DMAbb, DMAnab and path metrics DMTa, DMTb, DMTab,
MMaa = DMTa + DMAaa
MMab = DMTab + DMAab
MMba = DMTb + DMAba
MMbb = DMTb + DMAbb
MMnab = DMTa + DMAnab
An adder that latches and adds DMMaa, DMMab, DMMba, DMMbb, DMMnb,
When 2T is continuously C2t = 0, a DMTnab obtained by delaying DMMnab by one clock is selected; otherwise, a selector that selects DMTa and sets it as DMTab;
SELa = DMMaa> DMMba
SELb = DMMab> DMMbb
A comparator that outputs selection signals SELa and SELb,
Based on DCmp obtained by delaying the selection signals SELa, SELb and Cmp by one clock,

The path metric is selected by the latch, and latched to select DMTa and DMTb.
[0033]
Hereinafter, the operation will be described focusing on the added circuit. First, in FIG. 3, which is the ACS circuit in the state Sa,
MAnab = DMAaa *! Cmp + BMnab
Based on, DMAaa obtained by accumulating BMaa and BMnab are added. DMAnab, which latches this and delays it by 1 clock,
MMnab = DMAnab + DMTa
Is added to the state metric path metric and latched twice to match DMTna to DMTnab. When C2t = 0, DMTa is selected, and when C2t = 1, DMTnab is selected and output as DMTab.
[0034]
The ACS circuit 14 in the state Sb in FIG. 4 is different from that in FIG.
MMab = DMAab + DMTa
Where we added the path metric and branch metric,
MMab = DMAab + DMTab
The area is surrounded by a broken line.
With the above configuration, it is possible to correctly process the branch metric BMnab of the path nab that occurs only when 2T continues.
[0035]
By using the present invention, there are the following merits.
(1) Especially in a magnetic recording / reproducing system whose transfer characteristic is a differential system such as a digital VTR or a hard disk drive, the intersymbol interference length such as EEPR4 well known to have a strong discrimination performance is By using the equalization characteristic of 5, it is possible to realize a path-limited Viterbi decoder having a circuit size significantly reduced as compared with a conventional Viterbi decoder and having about twice the operation performance.
(2) A path-limited Viterbi decoder using an equalization characteristic with an intersymbol interference length of 5 can be realized without substantially increasing the circuit scale as compared with the cases of the intersymbol interference lengths of 3 and 4. .
[0036]
In order to investigate a specific effect of the present invention, the configuration of an experimental system in which pseudo-random recording data having a minimum inversion width of 2 is recorded and reproduced at different data rates, and the equalized reproduction signal is taken into a computer and simulated. Is shown in FIG. This configuration includes a beta cam SX20, an experimental substrate 30, an oscillator 40, a digital oscilloscope 50, and a workstation 60.
The digital VTR used here is a Betacam SX20, and neither the head nor the tape is designed for recording at a short wavelength. The relative speed of the Betacam SX20 is 19.12 m / s, the data rate is 51.68 Mbps, and the shortest recording wavelength is 0.744 μm. In contrast, in an experiment for comparing the discrimination performance, recording / reproduction was performed at a data rate as shown in FIG. The code is the actually recorded data rate and the shortest recording wavelength, and the user is the data rate and the shortest recording wavelength when converted to NRZ.
[0037]
The analog equalizer output adjusted to approach the characteristics of PR (1, 1) at 120 Mbps is AD-converted to 8 bits with the PLL clock, and the reproduction signal data with a total number of bits of 400,000 is calculated by a computer (workstation) 60. On a computer (workstation) 60, after passing through a 15-tap transversal filter optimized by the LMS algorithm to obtain a desired equalization characteristic, a program configured in accordance with the reproduction data identification device of the present invention is used. The result of decoding is shown in FIG.
With respect to EEPR4 with an intersymbol interference length 4 of PR (1,1) of (1-D) (1 + D), EEPR4 of (1-D) (1 + D) ^ 2 or PR (1,1 of D ^ 3) It can be seen that an error rate improvement effect of almost one digit can be obtained by using the equalization characteristic of the intersymbol interference length 5 such as (1, 0, -1, -1). It should be noted that the result of discrimination by a conventional multi-state Viterbi decoder using the same equalization characteristic is not completely coincident but is omitted because it is indistinguishable on the graph.
[0038]
【The invention's effect】
As described above, according to the first aspect of the present invention, reproduction data identification for use in reproduction of a digital recording / reproduction system in which recording / reproduction is performed using a recording modulation code having a minimum inversion width of 2 or more, that is, 1T does not exist. In the apparatus, the reproduction signal IN equalized to the equalization characteristic in which the inversion of the recording data and the zero cross of the reproduction signal coincide with each other is temporarily detected at the discrimination point phase where the zero crossing is performed based on PRD = IN> TH. A temporary identification result PRD of 1 and 0 is obtained by comparing with the threshold value TH for identification, and if the result of provisional identification includes 1T, the previous inversion is shifted forward by one to make it 2T. A combination of a discriminator PRD (PRe-Detector) and the latest 6-bit provisional discrimination result outputs a signal Cmp indicating comparison timing and a stop C2t that detects that 2T is continuous. And a limited path selector LPS (Limited Path Selector) for selecting and outputting five reference amplitude levels Caa, Cab, Cba, Cbb, Cnab, and reference amplitude bells Caa, Cab, Cba, Cbb, Branch metric calculation circuit BMC (Branch Metric Calculator) for calculating five different branch metrics BMaa, BMab, BMba, BMbb, and BMnb by squaring the difference between Cnab and the reproduced signal Z of the provisional discriminator output, and 5 The branch metrics BMaa, BMab, BMbb, BMnb, and the branch metric of 2 and 2 are accumulated during Cmp = 0 by the comparison timing signal Cmp and the continuous 2T detection signal C2t to become DMAaa, DMAab, DMAba, DMAbb. Path metric D of two states Sa, Sb Ta, DMTb are added and compared at Cmp = 1 to output selection signals SLEa, SLEb, and an addition, comparison, selection circuit ACS (Add, Compare, Select) for selecting and updating a path metric, and a selection signal Serial shift or parallel load is performed according to SLEa and SLEb and the comparison timing signal Cmp, and the temporary identification result PRDA is set to the initial value PMa [0], and PRDB delayed by one clock is set to the initial value PMb [0]. And a path memory unit PMU (Path Memory Unit) that performs Viterbi decoding after restricting the path of state transition by provisional identification.
Thus, a path-limited Viterbi decoding using an equalization characteristic with an intersymbol interference length of 5 with a relatively simple configuration that hardly increases the circuit scale as compared with the case of the intersymbol interference length of 3 and 4 Can be realized.
[0039]
According to the second aspect of the present invention, the addition, comparison and selection circuit ACS keeps accumulating the branch metrics BMaa, BMab, BMba, BMbb, and BMnb while Cmp = 0 without the need to compare the metrics. A group of additions that perform calculations for clearing the accumulated branch metric when = 1, and DMAaa, DMAab, DMAba, DMAbb, which are delayed by one clock of the accumulated branch metrics MAaa, MAab, MAba, MAbb, MAnab, Adds DMAnab and path metrics DMTa, DMTb, and DMTab and then latches them into DMMaa, DMMab, DMMba, DMMbb, DMMnb, and delays DMMnab by 1 clock when 2T is continuously C2t = 0 DMTnab A selector that selects DMTa to select DMTab if not, a comparator that compares SELa = DMMaa> DMMba, SELb = DMMab> DMMbb, and outputs selection signals SELa, SELb; Based on DCmp obtained by delaying selection signals SELa, SELb and Cmp by one clock, the path metric is selected and then latched to select DMTa and DMTb.
Thereby, the addition, comparison and selection circuit ACS can be realized with a simple configuration.
[0040]
The invention of claim 3 of the present invention is characterized in that, in the temporary discriminator PRD, the equalization characteristic is set to PR (1, 1), and the reproduced signal data sampled at the discrimination point phase crossing zero is binarized. And
According to the invention of claim 4 of the present invention, in the temporary discriminator PRD, the equalization characteristic is PR (1, 3, 3, 1), and the reproduction shield data sampled at the weaving point phase that crosses zero is 2 It is characterized by value.
According to the fifth aspect of the present invention, in the temporary discriminator PRD, the reproduction signal data sampled at the discrimination point phase with the largest eye opening is set to (1 + D) with the equalization characteristic PR (1, 2, 1). Then, binarization is performed after the equalization characteristic of PR (1, 3, 3, 1) is obtained.
The invention of claim 6 of the present invention performs PR operations such as (1 + D) and (1-D) in the temporary discriminator PRD, for example, PR (1, 2, 1) and PR (1, 1, −1, −1), PR (1, 2, 0, −2, −1), etc., and using the equalization characteristic different from the equalization characteristic used in the temporary identification, the main identification in the LPS to PMU is performed. It is characterized by performing.
Accordingly, it is possible to identify the input signal by degenerating the reference amplitude level and improving the amplitude identification margin, and it is possible to improve the identification performance by using the equalization characteristic in which the intersymbol interference length is increased.
[0041]
According to the seventh aspect of the present invention, the five reference amplitude levels Caa, Cab, Cba, Cbb, and Cnab are selected by a combination of the latest 6-bit provisional identification results in the limited path selector LPS. In this case, a ROM table is used as the output method.
Thereby, it is possible to select and output the reference amplitude level required in a short calculation time relatively easily according to the equalization characteristic of the result calculated by the PRD.
[0042]
The invention according to claim 8 of the present invention corresponds to the state transition number j as a method of selecting and outputting the reference amplitude level by the combination of the latest temporary identification results for 6 bits in the limited path selector LPS. The reference amplitude level to be performed is C [j], and the signal obtained by delaying the temporary discrimination result by the temporary discriminator PRD by 0 to 5 clocks is p0 to p5.
Saa = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p1 + p0
Sbb = 16 * p5 + 8 * p4 + 4 * p3 + 2 * p2 + p1
Sab = 16 * p4 + 8 * p3 + 4 * p3 + 2 * p2 + p1
Snab = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p2 + p1
The state transition number calculated in step C2t = p5! = P4 && p4 == p3 && p3! = P2 && p2 == p1 && p1! = P0;
In accordance with the continuous 2T detection signal detected in step Ca = C [Saa]; Cbb = C [Sbb]; Cba = C [(Saa | Sbb) * p5 + (Saa & Sbb) *! p = 5]; Cab = C [(Saa & Sbb) * p5 + (Saa | Sbb) *! p5) *! C2t + Sab *! C2t]; Cnab = C [Snab]; and five reference amplitude levels Caa, Cbb, Cba, Cab, Cnab are output.
According to the ninth aspect of the present invention, in the limited path selector LPS, the selected reference amplitude level is a value set in accordance with the equalization characteristic of the result calculated in the temporary discriminator PRD. It is characterized by that.
According to the tenth aspect of the present invention, in the limited path selector LPS, the selected reference amplitude level is a value set in accordance with the equalization characteristic of the result calculated in the temporary discriminator PRD. At the same time, it is characterized by following equalization errors and characteristic fluctuations according to the identification result.
As a result, the reference amplitude level selected by the LPS 12 is set to a value set in accordance with the equalization characteristic of the result calculated in the PRD, and the equalization error and characteristic variation are followed according to the identification result. It can also be easily performed.
Therefore, according to these inventions, in the magnetic recording / reproducing system in which the transfer characteristic is a differential system, the intersymbol interference length is 3, using the equalization characteristic of the intersymbol interference length 5 such as EEPR4 having strong discrimination performance, As compared with the case of 4, it is possible to realize a path-limited Viterbi decoder operating almost twice as much as the circuit scale is not increased.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of a reproduction data identification device of the present invention.
FIG. 2 is a table showing a relationship between a combination of temporary identification results and a reference amplitude level when the intersymbol interference length is 5. FIG.
3 is a block diagram of an addition, comparison and selection circuit ACS in the state a of the embodiment of FIG.
4 is a block diagram of a state b addition, comparison and selection circuit ACS according to the embodiment of FIG. 1;
FIG. 5 is a block diagram showing a configuration of an experimental system.
FIG. 6 shows the recording data rate and the shortest recording wavelength used in the experimental system.
FIG. 7 is a diagram showing a result when decoding is performed using a program configured according to the reproduction data identification device of the present invention in the experimental system.
FIG. 8 is an example of a trellis diagram of Viterbi decoding.
FIG. 9 is a chart showing reference amplitude levels for Viterbi decoding.
FIG. 10 is a chart showing the relationship between intersymbol interference length and circuit scale.
FIG. 11 is an explanatory diagram showing an identification point phase for provisional identification by PR (1, 1) equalization.
FIG. 12 is a trellis diagram in the case of intersymbol interference length 3 in which the path is limited by temporary identification.
FIG. 13 is a trellis diagram in the case of intersymbol interference length 4 in which the path is limited by temporary identification.
FIG. 14 is a chart showing a relationship between a combination of temporary identification results and a reference amplitude level when the intersymbol interference length is 3 or 4;
FIG. 15 is a block diagram of a conventional path-limited Viterbi decoder.
16 is a block diagram of an addition, comparison and selection circuit ACS in the conventional example of FIG.
FIG. 17 is a trellis diagram of Viterbi decoding in the case of intersymbol interference length 5 in which the path is limited by temporary identification.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Temporary discriminator PRD, 12 ... Restricted path selector LPS, 13 ... Branch metric calculation circuit BMC, 14 ... Addition, comparison, selection circuit ACS, 15 ... Path memory circuit PMU, 20 ... Betacam SX, 30 ... Experimental board, 40 ... Oscillator, 50 ... Digital oscilloscope, 60 ... Workstation.

Claims

最小反転幅が２以上の、すなわち１Ｔが存在しない記録変調符号を用いて記録再生されるディジタル記録再生システムの再生側に用いられる再生データ識別装置において、
記録データの反転と再生信号のゼロ・クロスが一致するような等化特性に等化された再生信号ＩＮを、
ＰＲＤ＝ＩＮ＞ＴＨ
に基づいて、ゼロ・クロスする識別点位相で仮識別のしきい値ＴＨと比較することによって１、０の仮識別結果ＰＲＤを得るとともに、仮識別した結果に１Ｔが含まれている場合には前の反転をひとつ前にずらして２Ｔにする仮識別器と、
最新の６ビット分の仮識別結果の組合せによって、比較タイミングを示す信号Ｃｍｐと、２Ｔが連続したことを検出した停号Ｃ２ｔを出力するとともに、５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する制限されたパスの選択器と、
前記５通りの基準振幅ベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂと前記仮識別器出力の再生信号Ｚの差を２乗して、５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを計算するブランチ・メトリック計算回路と、
前記５通りのブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂと、前記比較タイミング信号Ｃｍｐおよび前記連続２Ｔ検出信号Ｃ２ｔにより、Ｃｍｐ＝０のあいだ累積してＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂとしたブランチ・メトリックと２つの状態Ｓａ、Ｓｂのパス・メトリックＤＭＴａ、ＤＭＴｂを加算してＣｍｐ＝１で比較して、選択信号ＳＥＬａ、ＳＥＬｂを出すとともにパス・メトリックを選択して更新する加算、比較、選択回路ＡＣＳと、
選択信号ＳＥＬａ、ＳＥＬｂと比較タイミング信号Ｃｍｐにしたがってシリアル・シフトまたはパラレル・ロードを行い、なおかつ、仮識別結果ＰＲＤＡを初期値ＰＭａ［０］とし、ＰＲＤＡを１クロック遅らせたＰＲＤＢを初期値ＰＭｂ［０］とするパス・メモリ回路と
を具備して構成され、仮識別によって状態推移のパスを制限したのちにビタビ復号を行うことを特徴とする再生データ識別装置。In a reproduction data identification device used on the reproduction side of a digital recording / reproduction system having a minimum inversion width of 2 or more, that is, recording / reproduction using a recording modulation code in which 1T does not exist,
A reproduction signal IN equalized with equalization characteristics such that the inversion of the recorded data and the zero cross of the reproduction signal match,
PRD = IN> TH
Based on the above, a temporary discrimination result PRD of 1 and 0 is obtained by comparing with the threshold TH of the temporary discrimination at the discrimination point phase that crosses zero, and 1T is included in the temporarily identified result A temporary discriminator that shifts the previous inversion one step forward to 2T;
A combination of the latest 6-bit provisional identification results outputs a signal Cmp indicating the comparison timing and a stop signal C2t that detects that 2T continues, and five reference amplitude levels Caa, Cab, Cba, and Cbb. , A limited path selector for selecting and outputting Cnab;
The difference between the five reference amplitude bells Caa, Cab, Cba, Cbb, Cnab and the reproduction signal Z of the provisional discriminator output is squared to obtain five branch metrics BMaa, BMab, BMba, BMbb, BMnb. A branch metric calculation circuit to calculate,
The five branch metrics BMaa, BMab, BMba, BMbb, BMnb, and the comparison timing signal Cmp and the continuous 2T detection signal C2t are used to accumulate DMAaa, DMAab, DMAba, DMAbb during Cmp = 0. Addition, comparison, and selection of path metrics of two states Sa and Sb by adding metric DMTa and DMTb and comparing them at Cmp = 1 to issue selection signals SELa and SELb and selecting and updating path metrics A circuit ACS;
Serial shift or parallel load is performed in accordance with the selection signals SELa, SELb and the comparison timing signal Cmp, and the temporary identification result PRDA is set to the initial value PMa [0], and PRDB delayed by one clock is set to the initial value PMb [0]. And a path memory circuit configured to perform Viterbi decoding after restricting the state transition path by provisional identification.

前記加算、比較、選択回路は、メトリックを比較する必要の無いＣｍｐ＝０の間は前記ブランチ・メトリックＢＭａａ、ＢＭａｂ、ＢＭｂａ、ＢＭｂｂ、ＢＭｎａｂを累積し続け、Ｃｍｐ＝１となったときには累積したブランチ・メトリックをクリアする
ＭＡａａ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭａａ
ＭＡａｂ＝ＤＭＡａｂ＊！Ｃｍｐ＋ＢＭａｂ
ＭＡｂａ＝ＤＭＡｂａ＊！Ｃｍｐ＋ＢＭｂａ
ＭＡｂｂ＝ＤＭＡｂｂ＊！Ｃｍｐ＋ＢＭｂｂ
ＭＡｎａｂ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭｎａｂ
という計算を行う加算群と、この累積されたブランチ・メトリックＭＡａａ、ＭＡａｂ、ＭＡｂａ、ＭＡｂｂ、ＭＡｎａｂを１クロック遅らせたＤＭＡａａ、ＤＭＡａｂ、ＤＭＡｂａ、ＤＭＡｂｂ、ＤＭＡｎａｂとパス・メトリックＤＭＴａ、ＤＭＴｂ、ＤＭＴａｂとを、
ＭＭａａ＝ＤＭＴａ＋ＤＭＡａａ
ＭＭａｂ＝ＤＭＴａｂ＋ＤＭＡａｂ
ＭＭｂａ＝ＤＭＴｂ＋ＤＭＡｂａ
ＭＭｂｂ＝ＤＭＴｂ＋ＤＭＡｂｂ
ＭＭｎａｂ＝ＤＭＴａ＋ＤＭＡｎａｂ
で加算した後にラッチしてＤＭＭａａ、ＤＭＭａｂ、ＤＭＭｂａ、ＤＭＭｂｂ、ＤＭＭｎａｂとする加算器と、
２Ｔが連続してＣ２ｔ＝０の場合ではＤＭＭｎａｂを１クロック遅らせたＤＭＴｎａｂを選択し、そうでない場合にはＤＭＴａを選択してＤＭＴａｂとする選択器と、
ＳＥＬａ＝ＤＭＭａａ＞ＤＭＭｂａ
ＳＥＬｂ＝ＤＭＭａｂ＞ＤＭＭｂｂ
という比較をして、選択信号ＳＥＬａ、ＳＥＬｂを出力する比較器と、
この選択信号ＳＥＬａ、ＳＥＬｂとＣｍｐを１クロックだけ遅らせたＤＣｍｐに基づいて、

でパス・メトリックを選択してからラッチしてＤＭＴａ、ＤＭＴｂとする選択器を具備することを特徴とする請求項１に記載の再生データ識別装置。The adder / compare / select circuit keeps accumulating the branch metrics BMaa, BMab, BMba, BMbb, and BMnb while Cmp = 0 without the need to compare metrics, and the accumulated branch when Cmp = 1.・ MAaa = DMAaa * to clear the metric! Cmp + BMaa
MAab = DMAab *! Cmp + BMab
MAba = DMAba *! Cmp + BMba
MAbb = DMAbb *! Cmp + BMbb
MAnab = DMAaa *! Cmp + BMnab
And the accumulated branch metrics MAaa, MAab, MAba, MAbb, MAnab delayed by one clock, DMAaa, DMAab, DMAba, DMAbb, DMAnab and path metrics DMTa, DMTb, DMTab.
MMaa = DMTa + DMAaa
MMab = DMTab + DMAab
MMba = DMTb + DMAba
MMbb = DMTb + DMAbb
MMnab = DMTa + DMAnab
An adder that latches and adds DMMaa, DMMab, DMMba, DMMbb, DMMnb,
When 2T is continuously C2t = 0, a DMTnab obtained by delaying DMMnab by one clock is selected; otherwise, a selector that selects DMTa and sets it as DMTab;
SELa = DMMaa> DMMba
SELb = DMMab> DMMbb
A comparator that outputs selection signals SELa and SELb,
Based on DCmp obtained by delaying the selection signals SELa, SELb and Cmp by one clock,

2. The reproduction data identification apparatus according to claim 1, further comprising a selector that selects and selects DMTa and DMTb after selecting a path metric.

前記仮識別器において、等化特性をＰＲ（１，１）とし、ゼロ・クロスする識別点位相でサンプリングされた再生信号データを２値化することを特徴とする請求項１に記載の再生データ識別装置。2. The reproduction data according to claim 1, wherein the provisional discriminator binarizes reproduction signal data sampled at an identification point phase that crosses zero with an equalization characteristic of PR (1, 1). Identification device.

前記仮識別器において、等化特性をＰＲ（１，３，３，１）とし、ゼロ・クロスする織別点位相でサンプリングされた再生信号データを２値化することを特徴とする請求項１に記載の再生データ識別装置。2. The provisional discriminator, wherein equalization characteristics are set to PR (1, 3, 3, 1), and reproduction signal data sampled at a weaving point phase that crosses zero is binarized. The reproduction data identification device described in 1.

前記仮識別器において、等化特性をＰＲ（１，２，１）としてアイの開口がもっとも大きい識別点位相でサンプリングされた再生信号データを（１＋Ｄ）してＰＲ（１，３，３，１）の等化特性とした後で２値化することを特徴とする請求項１に記載の再生データ識別装置。In the temporary discriminator, the reproduction signal data sampled at the discrimination point phase having the largest eye opening with the equalization characteristic PR (1, 2, 1) is (1 + D) and PR (1, 3, 3, 1 2. The reproduction data identification apparatus according to claim 1, wherein binarization is performed after the equalization characteristics are set.

前記仮識別器において、（１＋Ｄ）や（１−Ｄ）などのＰＲ演算を行うことで、例えばＰＲ（１，２，１）やＰＲ（１，１，−１，−１）、ＰＲ（１，２，０，−２，−１）などのように、仮識別で用いた等化特性と異なる等化特性を使って前記制限されたパスの選択器、前記ブランチ・メトリック計算回路、前記加算、比較、選択回路および前記パス・メモリ回路での本識別を行うことを特徴とする請求項１に記載の再生データ識別装置。For example, PR (1, 2, 1), PR (1, 1, -1, -1), PR (1) can be obtained by performing PR operations such as (1 + D) and (1-D) in the temporary classifier. , 2, 0, -2, -1), etc., using the equalization characteristic different from the equalization characteristic used in the temporary identification, the limited path selector, the branch metric calculation circuit, and the addition 2. The reproduction data identification apparatus according to claim 1, wherein the comparison is performed by the comparison / selection circuit and the path memory circuit.

前記制限されたパスの選択器において、最新の６ビット分の仮識別結果の組合せによって前記５通りの基準振幅レベルＣａａ、Ｃａｂ、Ｃｂａ、Ｃｂｂ、Ｃｎａｂを選択して出力する方法として、ＲＯＭテーブルを用いることを特徴とする請求項１に記載の再生データ識別装置。As a method of selecting and outputting the five reference amplitude levels Caa, Cab, Cba, Cbb, and Cnab according to the combination of the latest 6-bit temporary identification results in the limited path selector, a ROM table is used. The reproduction data identification apparatus according to claim 1, wherein the reproduction data identification apparatus is used.

前記制限されたパスの選択器において、最新の６ビット分の仮識別結果の組合せによって基準振幅レベルを選択して出力する方法として、状態推移番号ｊに対応する基準振幅レベルをＣ［ｊ］、前記仮識別器ＰＲＤによる仮識別結果を０〜５クロックだけ遅らせた信号をｐ０〜ｐ５としたときに、
Ｓａａ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ１＋ｐ０
Ｓｂｂ＝１６＊ｐ５＋８＊ｐ４＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ３＋２＊ｐ２＋ｐ１
Ｓｎａｂ＝１６＊ｐ４＋８＊ｐ３＋４＊ｐ２＋２＊ｐ２＋ｐ１
で算出される状態推移番号と、

で検出される連続２Ｔ検出信号にしたがって、

で選択される５通りの基準振幅レベルＣａａ、Ｃｂｂ、Ｃｂａ、Ｃａｂ、Ｃｎａｂを出力することを特徴とする請求項１に記載の再生データ識別装置。In the limited path selector, as a method of selecting and outputting a reference amplitude level according to the combination of the latest temporary identification results for 6 bits, the reference amplitude level corresponding to the state transition number j is set to C [j], When a signal obtained by delaying the temporary discrimination result by the temporary discriminator PRD by 0 to 5 clocks is defined as p0 to p5,
Saa = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p1 + p0
Sbb = 16 * p5 + 8 * p4 + 4 * p3 + 2 * p2 + p1
Sab = 16 * p4 + 8 * p3 + 4 * p3 + 2 * p2 + p1
Snab = 16 * p4 + 8 * p3 + 4 * p2 + 2 * p2 + p1
State transition number calculated in

According to the continuous 2T detection signal detected in

5. The reproduction data identification device according to claim 1, wherein the five reference amplitude levels Caa, Cbb, Cba, Cab, and Cnab selected in (1) are output.

前記制限されたパスの選択器において、選択される基準振幅レベルが、前記仮識別器において演算された結果の等化特性に合わせて設定された値であることを特徴とする請求項１に記載の再生データ識別装置。The selected reference amplitude level in the restricted path selector is a value set in accordance with an equalization characteristic of a result calculated in the temporary discriminator. Reproduction data identification device.

前記制限されたパスの選択器において、選択される基準振幅レベルが、前記仮識別器において演算された結果の等化特性に合わせて設定された値であるとともに、等化誤差や特性変動に対して、識別結果に応じて追従していくことを特徴とする請求項１に記載の再生データ識別装置。In the restricted path selector, the selected reference amplitude level is a value set in accordance with the equalization characteristic of the result calculated in the temporary discriminator, and against an equalization error and characteristic variation. The reproduction data identification device according to claim 1, wherein the reproduction data is followed according to the identification result.