JP3902321B2 - Manufacturing method of bonded substrates - Google Patents
Manufacturing method of bonded substrates Download PDFInfo
- Publication number
- JP3902321B2 JP3902321B2 JP05626598A JP5626598A JP3902321B2 JP 3902321 B2 JP3902321 B2 JP 3902321B2 JP 05626598 A JP05626598 A JP 05626598A JP 5626598 A JP5626598 A JP 5626598A JP 3902321 B2 JP3902321 B2 JP 3902321B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- cleaning
- manufacturing
- heat treatment
- bonded substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は張り合わせ基板の製造方法、特にパワー素子、複合素子などに使用される張り合わせ基板の製造方法に関する。
【０００２】
【従来の技術】
一般に、シリコンウェーハ同士を張り合わせるには、ＯＨ基を持った表面が必要とされている。ウェーハ表面をこのように制御・形成するには、ＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ １）洗浄液を用いて洗浄して表面に自然酸化膜を形成する。または、この後、表面のｃｏｎｃ．ＨＦ処理を行い、表面にＳｉ−Ｆ結合をいったん生じさせ、その後純水リンスによりＦをＯＨ基に置換していた（特開平５−１９８５４９号公報）。
したがって、張り合わせ強化熱処理は、ＯＨ基により終端されたシリコン面（張り合わせ面）に対して行われる。よって、この熱処理時、Ｈ２Ｏが張り合わせ界面から抜け出る際に凝集してウェーハ外周部にボイドが発生し易くなり、良品基板の収率が悪くなっていた。
【０００３】
そこで、これを回避するために、張り合わせ基板を２時間近くも１２００℃程度の高温の雰囲気中に晒しておかなければならなかった。
具体的には、上記ＳＣ１洗浄処理したシリコンウェーハの鏡面同士を室温のクリーンルーム内にて重ね合わせて密着させる。そして、この重ね合わされて一体化した張り合わせ基板を、１２００℃程度で２時間保持する。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の張り合わせ基板の製造方法にあっては、重ね合わせ後の熱処理を１１００℃を越える高温度で行っていたため、以下の不具合が生じていた。
すなわち、近時、デバイスプロセスにあっては低温化の要請が高まっている。例えば誘電体分離基板、選択研磨を施した基板、ＶＤＭＯＳ用の基板などをこの張り合わせの方法を用いて作製することがあった。このようなパターン付きウェーハを張り合わせるとき、上記高温熱処理ではパターンの伸縮量が大きくなっていたという不具合があった。
また、このような高温熱処理では、張り合わせ基板の活性層部分にＯＳＦ（Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）を発生させるおそれがあった。
【０００５】
【発明の目的】
そこで、この発明の目的は、低温熱処理により張り合わせ基板を作製する方法を提供するものである。また、この発明の目的は、過度の熱ストレス、例えばパターンずれなどが生じていない張り合わせ基板を製造することである。また、この発明の目的は、汚染およびＯＳＦが生じない張り合わせ基板を提供することである。さらに、この発明は、ボイド発生が少ない張り合わせ基板を提供することを、その目的としている。また、短時間の熱処理で張り合わせ基板を作製可能とすることを、その目的としている。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、第１のシリコンウェーハと第２のシリコンウェーハとを準備する工程と、これらの第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる工程と、この重ね合わせたシリコンウェーハ同士を８８０〜１１００℃で２０〜１２０分間熱処理することにより、張り合わせ基板を製造する工程とを含む張り合わせ基板の製造方法である。
この温度条件としたのは、８８０℃未満ではボイド発生率が増大するからである。また、１１００℃を超えると、加熱温度が高すぎて、パターンずれなどの過度の熱ストレス、炉からの汚染、ＯＳＦが発生し易くなるからである。
好ましい熱処理時間は２０〜１２０分間であり、２０分間未満では熱処理時間が短か過ぎてシリコンウェーハの張り合わせ界面にボイドが発生し易くなる。また、１２０分間を超えるとＯＳＦの発生が多くなる。
また、ここでいう希ＨＦ洗浄とは、一般的なシリコンウェーハのＨＦ洗浄よりも低濃度のＨＦ（フッ酸）を用いた洗浄を意味する。すなわち、希ＨＦ洗浄に使用される洗浄液は、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となるものである。Ｘの値をこの範囲としたのは、Ｘが５０未満では、ウェーハ表面のＳｉ−Ｆ結合のＦがＯＨ基に置換した場合に、ＯＨ基の比率が高くなりすぎて、ウェーハ外周部でのボイド発生率が増大するからである。また、Ｘが４００を越えると、自然酸化膜の除去に時間がかかりすぎるからである。
【０００７】
請求項２に記載の発明は、第１のシリコンウェーハと第２のシリコンウェーハとの間に絶縁膜を介在させたＳＯＩ基板を張り合わせにより製造する張り合わせ基板の製造方法において、第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、第１のシリコンウェーハと第２のシリコンウェーハとを、それらの間に絶縁膜を介在させて重ね合わせる工程と、重ね合わせた後、８８０〜１１００℃の温度で、２０〜１２０分間の条件で熱処理することにより、張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法である。
これらの温度条件、熱処理時間については請求項１に記載の発明の場合と同じ理由による。
【０００８】
請求項３に記載の発明は、鏡面研磨されたポリシリコン層を表面に有する第１のシリコンウェーハを準備する工程と、第２のシリコンウェーハを準備する工程と、これらの第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、第１のシリコンウェーハのポリシリコン層を第２のシリコンウェーハの表面に重ね合わせる工程と、重ね合わせた後、これらを８８０〜１１００℃で、２０〜１２０分間熱処理することにより張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法である。
ここでいうポリシリコン層を表面に有する第１のシリコンウェーハには、活性層用ウェーハの場合と、支持基板用ウェーハの場合の両方を含む。なお、第１のシリコンウェーハと第２のシリコンウェーハの両方が、ポリシリコン層を有するものであってもこの発明の効果が得られる。
また、上記温度条件、熱処理時間とした理由は、請求項１に記載の発明の場合と同じである。
【０００９】
請求項４に記載の発明は、表面にポリシリコン層を有する第１のシリコンウェーハを準備する工程と、表面に絶縁膜を有する第２のシリコンウェーハを準備する工程と、これらの第１のシリコンウェーハのポリシリコン層表面および第２のシリコンウェーハの絶縁膜表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用してそれぞれ希ＨＦ洗浄を施す工程と、第１のシリコンウェーハのポリシリコン層と第２のシリコンウェーハの絶縁膜とを重ね合わせる工程と、重ね合わせた後、これらを８８０〜１１００℃で、２０〜１２０分間熱処理することにより張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法である。
これらの温度条件、熱処理時間の限定は、請求項１に記載の発明の場合と同じ理由による。
【００１０】
請求項５に記載の発明は、上記第１のシリコンウェーハはパターン形成層をポリシリコン層で被覆している請求項３または請求項４に記載の張り合わせ基板の製造方法である。
【００１１】
請求項６に記載の発明は、上記熱処理は、酸素雰囲気または窒素ガス雰囲気で行う請求項１〜請求項５のいずれか１項に記載の張り合わせ基板の製造方法である。
【００１２】
【作用】
請求項１に記載の発明では、まず、第１のシリコンウェーハ（ＰＷ：鏡面ウェーハ）および第２のシリコンウェーハ（ＰＷ）を準備する。これらのシリコンウェーハは、いずれも少なくともＳＣ１液中に浸して洗浄を行い、最後に希ＨＦ洗浄を施しておく。
希ＨＦ洗浄することにより、まずＨＦ分子がウェーハ表面のＳｉ−Ｏ結合と反応して、Ｓｉ−Ｆ結合を形成する。このＳｉ−Ｆ結合は分極しているので、ＨＦの攻撃を受け易く、これによりウェーハ表面のＳｉはＳｉＦ４として脱離してＳｉ表面はＨ基により終端される。
希ＨＦ洗浄に使用される洗浄液は、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００としたものである。第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる前に、これらのシリコンウェーハの表面に上記範囲のＨＦ洗浄液を用いた希ＨＦ洗浄を施しておく。この結果、通常のＨＦ洗浄に比べて、シリコンウェーハの張り合わせ面のＯＨ基の密度が小さくなり、よって張り合わせ熱処理後の張り合わせ界面に発生するＨ ２ Ｏの量が少なくなる。これにより、張り合わせ基板の周辺部へのボイドの発生率をより低減することができる。
次に、これらの第１のシリコンウェーハと第２のシリコンウェーハとを例えば室温にて重ね合わせる。これらのシリコンウェーハの鏡面同士を密着させるものである。
そして、この重ね合わせたウェーハを８８０〜１１００℃の温度で２０〜１２０分間熱処理する。この結果、ボイドが発生していない張り合わせ基板を作製することができる。Ｈ２が張り合わせ界面から容易に離脱することができるからである。これは、Ｈ２は体積が非常に小さいからである。
この低温熱処理の結果、張り合わせ基板において、過度の熱ストレス、汚染が起き難く、ＯＳＦも発生しにくい。
【００１３】
請求項２に記載の発明では、第１のシリコンウェーハと第２のシリコンウェーハとの間に絶縁膜を介在させて重ね合わせるものとする。
すなわち、まず、これらのシリコンウェーハには、ＳＣ１、希ＨＦの各洗浄を施しておく。希ＨＦ洗浄に使用される洗浄液は、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００としたものである。第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる前に、これらのシリコンウェーハの表面に上記範囲のＨＦ洗浄液を用いた希ＨＦ洗浄を施しておく。この結果、通常のＨＦ洗浄に比べて、シリコンウェーハの張り合わせ面のＯＨ基の密度が小さくなり、よって張り合わせ熱処理後の張り合わせ界面に発生するＨ ２ Ｏの量が少なくなる。これにより、張り合わせ基板の周辺部へのボイドの発生率をより低減することができる。
そして、これらのシリコンウェーハ（表面は鏡面）を絶縁膜を介在させて重ね合わせた状態で、８８０〜１１００℃の温度で、２０〜１２０分間の条件で熱処理する。この結果、張り合わせによるＳＯＩ基板を製造することができる。
【００１４】
請求項３に記載の発明では、まず、表面を鏡面研磨したポリシリコン層をその表面に有する第１のシリコンウェーハを準備する。また、表面が鏡面研磨された第２のシリコンウェーハを準備する。
そして、これらのシリコンウェーハの表面（鏡面）には、それぞれＳＣ１洗浄後希ＨＦ洗浄を施しておく。希ＨＦ洗浄に使用される洗浄液は、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００としたものである。第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる前に、これらのシリコンウェーハの表面に上記範囲のＨＦ洗浄液を用いた希ＨＦ洗浄を施しておく。この結果、通常のＨＦ洗浄に比べて、シリコンウェーハの張り合わせ面のＯＨ基の密度が小さくなり、よって張り合わせ熱処理後の張り合わせ界面に発生するＨ ２ Ｏの量が少なくなる。これにより、張り合わせ基板の周辺部へのボイドの発生率をより低減することができる。
次に、この第１のシリコンウェーハのポリシリコン層を第２のシリコンウェーハの表面に重ね合わせ、密着させる。鏡面同士を密着させるものである。この重ね合わせは、例えばクリーンルーム内の室温で行う。
そして、重ね合わせた後、これを８８０〜１１００℃で、２０〜１２０分間熱処理する。この結果、ポリシリコン層をシリコン層とシリコン層との間に介在させた張り合わせ基板を作製することができる。２０分間未満の熱処理では、接合した界面にボイド（未接合部）が発生するからである。１２０分を越えると、ポリシリコン層の伸縮量が大きくなり過ぎるからである。
【００１５】
請求項４に記載の発明では、まず、ポリシリコン層を有する第１のシリコンウェーハを準備する。また、表面に絶縁膜を有する第２のシリコンウェーハを準備する。そして、これらのシリコンウェーハの表面には、つまりポリシリコン層表面および絶縁膜表面にそれぞれ希ＨＦ洗浄を施しておく。
希ＨＦ洗浄に使用される洗浄液は、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００としたものである。第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる前に、これらのシリコンウェーハの表面に上記範囲のＨＦ洗浄液を用いた希ＨＦ洗浄を施しておく。この結果、通常のＨＦ洗浄に比べて、シリコンウェーハの張り合わせ面のＯＨ基の密度が小さくなり、よって張り合わせ熱処理後の張り合わせ界面に発生するＨ ２ Ｏの量が少なくなる。これにより、張り合わせ基板の周辺部へのボイドの発生率をより低減することができる。
次に、この第１のシリコンウェーハのポリシリコン層の表面と第２のシリコンウェーハの絶縁層表面同士を重ね合わせ、例えば室温で密着させる。そして、重ね合わせた後、これらを８８０〜１１００℃で、２０〜１２０分間熱処理する。
希ＨＦ洗浄によりウェーハ表面がＨ基で終端されているので、張り合わせ熱処理によりその界面にＨ２が生じる。ところが、Ｈ２は体積が非常に小さく、熱処理の時間が比較的短くても張り合わせ界面から抜け出やすい。この結果、ウェーハ外周部にボイドが発生しにくく、かつ、汚染やＯＳＦも起きにくい、ポリシリコン層を有する張り合わせ基板を、良好な生産性により作製することができる。
【００１６】
請求項５に記載の発明では、上記第１のシリコンウェーハにパターン層を形成しておく。このパターン層をポリシリコン層で被覆し、ポリシリコン層表面を鏡面研磨しておく。この第１のシリコンウェーハを第２のシリコンウェーハと重ね合わせ、熱処理する。熱処理温度は８８０〜１１００℃と比較的低温であり、しかも、熱処理時間も２０〜１２０分間と比較的短いので、パターンずれなどの過度の熱ストレスが少ない、パターン形成層をシリコン層間に介在させた張り合わせ基板を作製することができる。
【００１７】
請求項６に記載の発明では、上記熱処理は、酸素雰囲気または窒素ガス雰囲気で行うものとする。ドライＯ２雰囲気でもよく、ウェットＯ２雰囲気でもよい。または、Ｎ２ガス雰囲気での加熱でもよい。
【００１８】
【発明の実施の形態】
以下この発明の実施例を図面を参照して説明する。図１はこの発明の第１実施例に係る張り合わせ基板の製造方法を示すフローシートである。図２は第１実施例に係る張り合わせ基板のボイド発生率を示すグラフである。
【００１９】
この第１実施例では、シリコンウェーハ同士（シリコン面同士）を直接張り合わせるものとする。図１において示すように、この場合、２枚の鏡面研磨シリコンウェーハ（活性層用Ａ板，支持層用Ｂ板）１１，１２には、ともに、ＳＣ１洗後、希ＨＦ洗浄（ＨＦ：Ｈ２Ｏ＝１：５０〜４００）を施しておく。
希ＨＦ洗浄により、ＨＦ分子がウェーハ表面のＳｉ−Ｏ結合と反応し、Ｓｉ−Ｆ結合となる。このＳｉ−Ｆ結合は分極しているのでＨＦの攻撃を受け易く、これによりウェーハ表面のＳｉはＳｉＦ４ となって脱離し、ウェーハ表面はＨ基により終端される。
そして、これらの鏡面同士を重ね合わせた室温での張り合わせ後、張り合わせ基板１３に対して張り合わせ熱処理を施す。この熱処理温度は８８０〜１１００℃で、時間は１２０分とする。熱処理はＮ２ガス雰囲気で行った。
【００２０】
この際、希ＨＦ洗浄によりシリコンウェーハ表面がＨ基で終端されているので、張り合わせ熱処理により張り合わせ界面にはＨ２が生じる。Ｈ２は体積が非常に小さい。よって、この張り合わせ界面で生じたＨ２は、熱処理時間が比較的短くても、その張り合わせ界面から抜け出やすい。
さらにこの後、超音波照射によるボイド検査を行い、また、面取り、Ａ板の研削・研磨によりＡ板を所定厚さとし、洗浄することとなる。
【００２１】
図２には張り合わせ熱処理温度とボイド発生率との関係を示している。このグラフに示すように、８８０℃以上の熱処理ではボイド発生率が低減された。このボイド発生率は上記超音波照射による検査（超音波探傷法）に基づいている。
また、熱処理温度は比較的低温寄りの温度（８８０〜１１００℃）に設定されているので、１２０分間という比較的短時間の熱処理であっても、張り合わせ基板の汚染（熱処理炉からの重金属汚染など）が起きにくい。また、ＯＳＦが発生しにくい。このＯＳＦの測定は公知の方法で行った。すなわち、セコエッチング等の選択的なエッチング後、顕微鏡観察する測定方法により行った。
【００２２】
図３にはこの発明の第２実施例を示す。この実施例では、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板作製の手順を示す。使用するシリコンウェーハは、活性層用のＡ板、支持用のＢ板のいずれか一方の鏡面に所定厚さの酸化膜を被着しておくものとする。Ａ板またはＢ板の表面に所定厚さのＳｉＯ２膜を形成し、これらを重ね合わせることにより、張り合わせＳＯＩ基板を作製する。
これらのシリコンウェーハは、ともに、ＳＣｌ洗浄、リンス、希ＨＦ洗浄（ＨＦ：Ｈ２Ｏ＝１：５０〜４００）、純水リンスを経て、重ね合わされる。または、活性層用の酸化膜を有するシリコンウェーハでは、ＳＣｌ洗浄を施しておくこともできる。このＳＣ１洗浄で酸化膜上のパーティクルを除去しておくことができるからである。
張り合わせは、室温で行い、その後の熱処理は、８８０〜１１００℃で、２０〜１２０分間行うものとする。熱処理後の活性層の研削・研磨等は上記実施例と同様とする。
この実施例にあっても上記実施例と同様にボイド発生が少ないＳＯＩ基板を作製することができる。
【００２３】
図４にはこの発明の第３実施例を示す。この第３実施例では間にポリシリコン膜を介在させたシリコンウェーハ同士の張り合わせを示す。まず、活性層用の第１のシリコンウェーハ（Ａ板）と、ポリシリコン膜を被着した第２のシリコンウェーハ（Ｂ板）とを準備する。この第１のシリコンウェーハは一面に鏡面研磨を施したＣＺウェーハとする。また、第２のシリコンウェーハは、例えばＣＶＤにより所定厚さのポリシリコン膜を鏡面ウェーハに被着しておく。
次に、これらの第１のシリコンウェーハと第２のシリコンウェーハとを、まず、ＳＣ１液で洗浄し、リンス後、希ＨＦ液で洗浄する。この希ＨＦ洗浄液は、ＨＦ：Ｈ２Ｏ＝１：（５０〜４００）とする。また、この洗浄時間はＳｉＯxをウェーハ表面から除去することができるまでとする。そして、この後、純水による流水リンスを行った。その後の乾燥はスピンドライで行った。
【００２４】
次いで、この乾燥後３０分以内に、このウェーハを用いて室温で所定条件下に重ね合わせて接着した。第１のシリコンウェーハと第２のシリコンウェーハとを張り合わせるものである。なお、この張り合わせは室温で行う。
そして、この張り合わせた基板を熱処理する。例えば８８０〜１１００℃、２０〜１２０分間、ドライＯ２雰囲気で加熱する。
そして、この張り合わせ基板について、例えば超音波測定などで張り合わせ界面にボイドが存在しないかを、検査・確認した。
この実施例にあっても上記各実施例と同様にボイド発生が低減された張り合わせ基板を得ることができる。
【００２５】
図５はこの発明の第４実施例を示している。この実施例では、ウェーハ表面にパターンを形成し、これをポリシリコン層２１で被覆したＡ板２２（ポリシリコン層表面は鏡面研磨しておく）を、Ｂ板２３に張り合わせる。ＳＣ１洗浄、リンス、希ＨＦ洗浄、リンスの後、室温で重ね合わせるものとする。鏡面同士を重ね合わせるものである。
さらに、８８０〜１１００℃で１２０分間の熱処理を施した後、公知の方法（超音波、ＩＲなど）でボイド検査を行った。
【００２６】
図６はこの発明の第４実施例に係る張り合わせ基板でのパターン伸縮率を示すグラフである。このグラフからわかるように、１１００℃を越えた熱処理では伸縮率が上昇する。測定は公知の方法で行った。
【００２７】
【発明の効果】
この発明によれば、以下の効果を有する。
（１）張り合わせ基板に大きな熱ストレスが生じることがない。
（２）パターンずれなどが生じていない張り合わせ基板を製造することができる。
（３）張り合わせ基板の汚染も低減される。
（４）ＯＳＦが生じない張り合わせ基板を作製することができる。
（５）張り合わせ基板の張り合わせ界面の濃度プロファイルを急峻に変化させることができる。
（６）張り合わせ基板のウェーハ外周部でのボイドの発生を防止することができる。
（７）熱処理時間も短縮することができる。
（８）生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例に係る張り合わせ基板の製造方法を示すフローシートである。
【図２】 この発明の第１実施例に係る張り合わせ基板のボイド発生率、ＯＳＦ発生率を示すグラフである。
【図３】 この発明の第２実施例に係る張り合わせ基板の製造方法を示すフローシートである。
【図４】 この発明の第３実施例に係る張り合わせ基板の製造方法を示すフローシートである。
【図５】 この発明の第４実施例に係る張り合わせ基板の製造方法を示すフローシートである。
【図６】 この発明の第４実施例に係る張り合わせ基板でのパターンの伸縮率を示すグラフである。
【符号の説明】
１１ 第１のシリコンウェーハ、
１２ 第２のシリコンウェーハ、
１３ 張り合わせ基板、
２１ ポリシリコン膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a bonded substrate, and more particularly to a method for manufacturing a bonded substrate used for a power element, a composite element, or the like.
[0002]
[Prior art]
Generally, in order to bond silicon wafers together, a surface having an OH group is required. In order to control and form the wafer surface in this way, a natural oxide film is formed on the surface by cleaning with SC1 (Standard Cleaning 1) cleaning liquid. Alternatively, after this, the surface conc. HF treatment was performed to once generate Si—F bonds on the surface, and then F was replaced with OH groups by pure water rinsing (Japanese Patent Laid-Open No. 5-198549).
Therefore, the bonding strengthening heat treatment is performed on the silicon surface (bonding surface) terminated by the OH group. Therefore, during this heat treatment, H 2 O aggregates as it escapes from the bonding interface, and voids are likely to be generated on the outer periphery of the wafer, resulting in a poor yield of non-defective substrates.
[0003]
Therefore, in order to avoid this, the laminated substrate had to be exposed to a high temperature atmosphere of about 1200 ° C. for almost 2 hours.
Specifically, the mirror surfaces of the silicon wafer subjected to the SC1 cleaning process are overlapped and adhered in a clean room at room temperature. Then, this laminated and integrated bonded substrate is held at about 1200 ° C. for 2 hours.
[0004]
[Problems to be solved by the invention]
However, in such a conventional method for manufacturing a laminated substrate, the heat treatment after the superposition is performed at a high temperature exceeding 1100 ° C., and thus the following problems occur.
That is, recently, there is an increasing demand for lower temperatures in device processes. For example, a dielectric separation substrate, a substrate subjected to selective polishing, a substrate for VDMOS, and the like may be manufactured using this bonding method. When bonding such wafers with patterns, there was a problem that the amount of expansion and contraction of the pattern was large in the high temperature heat treatment.
Further, such high-temperature heat treatment may generate OSF (Oxidation Induced Stacking Fault) in the active layer portion of the bonded substrate.
[0005]
OBJECT OF THE INVENTION
Accordingly, an object of the present invention is to provide a method for producing a bonded substrate by low-temperature heat treatment. Another object of the present invention is to manufacture a bonded substrate in which excessive thermal stress, for example, pattern displacement does not occur. Another object of the present invention is to provide a laminated substrate that is free from contamination and OSF. Furthermore, an object of the present invention is to provide a bonded substrate that generates less voids. Another object of the present invention is to make it possible to manufacture a bonded substrate by a short heat treatment.
[0006]
[Means for Solving the Problems]
According to the first aspect of the present invention, there is provided a step of preparing a first silicon wafer and a second silicon wafer, and HF: H 2 O on each surface of the first silicon wafer and the second silicon wafer. = 1: When X , the step of performing dilute HF cleaning using a cleaning liquid satisfying 50 ≦ X ≦ 400 , the step of superposing the first silicon wafer and the second silicon wafer, and the superposition And a step of manufacturing a bonded substrate by heat-treating silicon wafers at 880 to 1100 ° C. for 20 to 120 minutes.
The reason for this temperature condition is that the void generation rate increases below 880 ° C. Further, when the temperature exceeds 1100 ° C., the heating temperature is too high, and excessive thermal stress such as pattern shift, furnace contamination, and OSF are likely to occur.
A preferable heat treatment time is 20 to 120 minutes. If it is less than 20 minutes, the heat treatment time is too short and voids are likely to occur at the bonded interface of the silicon wafer. Further, if it exceeds 120 minutes, the generation of OSF increases.
The dilute HF cleaning referred to here means cleaning using HF (hydrofluoric acid) having a lower concentration than HF cleaning of a general silicon wafer. That is, the cleaning liquid used for the diluted HF cleaning satisfies 50 ≦ X ≦ 400 when HF: H 2 O = 1: X. The value of X was set within this range because when X is less than 50, when the Si-F bond F on the wafer surface is substituted with OH groups, the ratio of OH groups becomes too high, and the wafer outer peripheral portion This is because the void generation rate increases. Further, if X exceeds 400, it takes too much time to remove the natural oxide film.
[0007]
According to a second aspect of the present invention, there is provided a bonded substrate manufacturing method in which an SOI substrate in which an insulating film is interposed between a first silicon wafer and a second silicon wafer is manufactured by bonding. A step of performing dilute HF cleaning on each surface of the second silicon wafer using a cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X; The process of superimposing two silicon wafers with an insulating film interposed therebetween, and, after superimposing, heat-treating at a temperature of 880 to 1100 ° C. for 20 to 120 minutes, A method for manufacturing a bonded substrate board.
About these temperature conditions and heat processing time, it is based on the same reason as the case of the invention of
[0008]
The invention according to
The 1st silicon wafer which has a polysilicon layer on the surface here includes both the case of the wafer for active layers, and the case of the wafer for support substrates. Even if both the first silicon wafer and the second silicon wafer have a polysilicon layer, the effect of the present invention can be obtained.
The reason for the temperature conditions and the heat treatment time is the same as in the case of the invention described in
[0009]
According to a fourth aspect of the present invention, there are provided a step of preparing a first silicon wafer having a polysilicon layer on the surface, a step of preparing a second silicon wafer having an insulating film on the surface, and the first silicon A step of performing dilute HF cleaning on the surface of the polysilicon layer of the wafer and the surface of the insulating film of the second silicon wafer by using a cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X. And a step of superposing the polysilicon layer of the first silicon wafer and the insulating film of the second silicon wafer, and after superposing them, heat-treating them at 880 to 1100 ° C. for 20 to 120 minutes to bond the substrates together A method for manufacturing a bonded substrate board.
These temperature conditions and heat treatment time are limited for the same reason as in the first aspect of the present invention.
[0010]
A fifth aspect of the present invention is the method for manufacturing a bonded substrate according to the third or fourth aspect, wherein the first silicon wafer has a pattern forming layer covered with a polysilicon layer.
[0011]
The invention described in claim 6 is the method for manufacturing a bonded substrate according to any one of
[0012]
[Action]
In the first aspect of the invention, first, a first silicon wafer (PW: mirror surface wafer) and a second silicon wafer (PW) are prepared. All of these silicon wafers are cleaned by immersing them in at least SC1 solution, and finally diluted HF cleaning is performed.
By washing with diluted HF, first, HF molecules react with Si—O bonds on the wafer surface to form Si—F bonds. Since this Si-F bond is polarized, it is susceptible to attack by HF, whereby Si on the wafer surface is desorbed as SiF 4 and the Si surface is terminated by H groups.
The cleaning liquid used for the diluted HF cleaning is 50 ≦ X ≦ 400 , where HF: H 2 O = 1: X. Before superimposing the first silicon wafer and the second silicon wafer, the surfaces of these silicon wafers are subjected to dilute HF cleaning using an HF cleaning solution in the above range. As a result, compared with normal HF cleaning, the density of OH groups on the bonding surface of the silicon wafer is reduced, and thus the amount of H 2 O generated at the bonding interface after the bonding heat treatment is reduced. Thereby, the incidence rate of the void to the peripheral part of a bonding board | substrate can be reduced more.
Next, these first silicon wafer and second silicon wafer are superposed at, for example, room temperature. The mirror surfaces of these silicon wafers are brought into close contact with each other.
Then, this superposed wafer is heat-treated at a temperature of 880 to 1100 ° C. for 20 to 120 minutes. As a result, a bonded substrate in which no void is generated can be manufactured. This is because H 2 can be easily detached from the bonding interface. This is because H 2 has a very small volume.
As a result of this low-temperature heat treatment, excessive thermal stress and contamination hardly occur in the bonded substrate, and OSF hardly occurs.
[0013]
In the second aspect of the invention, the first silicon wafer and the second silicon wafer are overlapped with an insulating film interposed therebetween.
That is, first, these silicon wafers are cleaned with SC1 and dilute HF. The cleaning liquid used for the diluted HF cleaning is 50 ≦ X ≦ 400 , where HF: H 2 O = 1: X. Before superimposing the first silicon wafer and the second silicon wafer, the surfaces of these silicon wafers are subjected to dilute HF cleaning using an HF cleaning solution in the above range. As a result, compared with normal HF cleaning, the density of OH groups on the bonding surface of the silicon wafer is reduced, and thus the amount of H 2 O generated at the bonding interface after the bonding heat treatment is reduced. Thereby, the incidence rate of the void to the peripheral part of a bonding board | substrate can be reduced more.
And these silicon wafers (the surface is a mirror surface) are heat-treated at a temperature of 880 to 1100 ° C. for 20 to 120 minutes with the insulating film interposed therebetween. As a result, an SOI substrate by bonding can be manufactured.
[0014]
In the invention described in
The surfaces (mirror surfaces) of these silicon wafers are each diluted with HF after SC1 cleaning. The cleaning liquid used for the diluted HF cleaning is 50 ≦ X ≦ 400 , where HF: H 2 O = 1: X. Before superimposing the first silicon wafer and the second silicon wafer, the surfaces of these silicon wafers are subjected to dilute HF cleaning using an HF cleaning solution in the above range. As a result, compared with normal HF cleaning, the density of OH groups on the bonding surface of the silicon wafer is reduced, and thus the amount of H 2 O generated at the bonding interface after the bonding heat treatment is reduced. Thereby, the incidence rate of the void to the peripheral part of a bonding board | substrate can be reduced more.
Next, the polysilicon layer of the first silicon wafer is overlaid and adhered to the surface of the second silicon wafer. The mirror surfaces are brought into close contact with each other. This superposition is performed, for example, at room temperature in a clean room.
And after superimposing, this is heat-processed at 880-1100 degreeC for 20-120 minutes. As a result, a bonded substrate in which the polysilicon layer is interposed between the silicon layer and the silicon layer can be manufactured. This is because voids (unbonded portions) are generated at the bonded interface in the heat treatment for less than 20 minutes. This is because if it exceeds 120 minutes, the amount of expansion and contraction of the polysilicon layer becomes too large.
[0015]
In the invention described in claim 4, first, a first silicon wafer having a polysilicon layer is prepared. In addition, a second silicon wafer having an insulating film on the surface is prepared. Then, dilute HF cleaning is performed on the surfaces of these silicon wafers, that is, the polysilicon layer surface and the insulating film surface, respectively.
The cleaning liquid used for the diluted HF cleaning is 50 ≦ X ≦ 400 , where HF: H 2 O = 1: X. Before superimposing the first silicon wafer and the second silicon wafer, the surfaces of these silicon wafers are subjected to dilute HF cleaning using an HF cleaning solution in the above range. As a result, compared with normal HF cleaning, the density of OH groups on the bonding surface of the silicon wafer is reduced, and thus the amount of H 2 O generated at the bonding interface after the bonding heat treatment is reduced. Thereby, the incidence rate of the void to the peripheral part of a bonding board | substrate can be reduced more.
Next, the surface of the polysilicon layer of the first silicon wafer and the surface of the insulating layer of the second silicon wafer are superposed and brought into close contact, for example, at room temperature. And after superimposing, these are heat-processed at 880-1100 degreeC for 20-120 minutes.
Since the wafer surface is terminated with an H group by dilute HF cleaning, H 2 is generated at the interface by the bonding heat treatment. However, H 2 has a very small volume and easily escapes from the bonded interface even if the heat treatment time is relatively short. As a result, a bonded substrate having a polysilicon layer, which is less likely to generate voids in the outer peripheral portion of the wafer and hardly causes contamination or OSF, can be manufactured with good productivity.
[0016]
In a fifth aspect of the present invention, a pattern layer is formed on the first silicon wafer. The pattern layer is covered with a polysilicon layer, and the surface of the polysilicon layer is mirror-polished. This first silicon wafer is superposed on the second silicon wafer and heat treated. The heat treatment temperature is 880 to 1100 ° C., which is relatively low, and the heat treatment time is also relatively short, 20 to 120 minutes. Therefore, there is little excessive thermal stress such as pattern displacement, and a pattern forming layer is interposed between silicon layers. A laminated substrate can be manufactured.
[0017]
In the invention described in claim 6, the heat treatment is performed in an oxygen atmosphere or a nitrogen gas atmosphere. A dry O 2 atmosphere or a wet O 2 atmosphere may be used. Alternatively, heating in an N 2 gas atmosphere may be used.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flow sheet showing a method for manufacturing a laminated substrate according to a first embodiment of the present invention. FIG. 2 is a graph showing the void generation rate of the laminated substrate according to the first example.
[0019]
In the first embodiment, silicon wafers (silicon surfaces) are directly bonded to each other. As shown in FIG. 1, in this case, the two mirror-polished silicon wafers (active layer A plate, support layer B plate) 11 and 12 are both washed with SC1 and diluted with HF (HF: H 2). O = 1: 50 to 400).
By dilute HF cleaning, HF molecules react with Si—O bonds on the wafer surface to form Si—F bonds. Since this Si-F bond is polarized, it is susceptible to attack by HF, whereby Si on the wafer surface is desorbed as SiF 4 and the wafer surface is terminated by H groups.
Then, after bonding these mirror surfaces at room temperature, a bonding heat treatment is performed on the bonded substrate 13. The heat treatment temperature is 880 to 1100 ° C., and the time is 120 minutes. The heat treatment was performed in an N 2 gas atmosphere.
[0020]
At this time, since the surface of the silicon wafer is terminated with H groups by the diluted HF cleaning, H 2 is generated at the bonding interface by the bonding heat treatment. H 2 has a very small volume. Therefore, H 2 generated at the bonding interface is likely to escape from the bonding interface even if the heat treatment time is relatively short.
After this, a void inspection is performed by ultrasonic irradiation, and the A plate is made to have a predetermined thickness by chamfering, grinding and polishing of the A plate, and then cleaned.
[0021]
FIG. 2 shows the relationship between the bonding heat treatment temperature and the void generation rate. As shown in this graph, the void generation rate was reduced by heat treatment at 880 ° C. or higher. This void generation rate is based on the inspection by the ultrasonic irradiation (ultrasonic flaw detection method).
Further, since the heat treatment temperature is set at a relatively low temperature (880 to 1100 ° C.), even if the heat treatment is performed for a relatively short time of 120 minutes, contamination of the bonded substrates (contamination of heavy metals from the heat treatment furnace, etc.) ) Is unlikely to occur. In addition, OSF hardly occurs. This OSF measurement was performed by a known method. In other words, after selective etching such as secco etching, the measurement was performed by a microscope.
[0022]
FIG. 3 shows a second embodiment of the present invention. In this embodiment, a procedure for manufacturing an SOI (Silicon On Insulator) substrate is shown. The silicon wafer to be used has an oxide film of a predetermined thickness deposited on the mirror surface of either the active layer A plate or the supporting B plate. A SiO 2 film having a predetermined thickness is formed on the surface of the A plate or the B plate, and these are laminated to produce a bonded SOI substrate.
Both of these silicon wafers are superposed through SCl cleaning, rinsing, diluted HF cleaning (HF: H 2 O = 1: 50 to 400), and pure water rinsing. Alternatively, a silicon wafer having an oxide film for the active layer can be subjected to SCl cleaning. This is because particles on the oxide film can be removed by this SC1 cleaning.
The lamination is performed at room temperature, and the subsequent heat treatment is performed at 880 to 1100 ° C. for 20 to 120 minutes. The grinding and polishing of the active layer after the heat treatment is the same as in the above embodiment.
Even in this embodiment, an SOI substrate with less generation of voids can be manufactured as in the above embodiment.
[0023]
FIG. 4 shows a third embodiment of the present invention. In the third embodiment, bonding of silicon wafers with a polysilicon film interposed therebetween is shown. First, a first silicon wafer (A plate) for an active layer and a second silicon wafer (B plate) coated with a polysilicon film are prepared. The first silicon wafer is a CZ wafer having one surface subjected to mirror polishing. In addition, the second silicon wafer is formed by depositing a polysilicon film having a predetermined thickness on the mirror wafer by, for example, CVD.
Next, the first silicon wafer and the second silicon wafer are first cleaned with SC1 solution, rinsed, and then washed with dilute HF solution. The dilute HF cleaning solution is HF: H 2 O = 1: (50 to 400). This cleaning time is set until SiOx can be removed from the wafer surface. Then, running water rinsing with pure water was performed. Subsequent drying was performed by spin drying.
[0024]
Then, within 30 minutes after the drying, the wafer was used to overlap and adhere under a predetermined condition at room temperature. The first silicon wafer and the second silicon wafer are bonded together. This bonding is performed at room temperature.
Then, the bonded substrates are heat treated. For example, heating is performed in a dry O 2 atmosphere at 880 to 1100 ° C. for 20 to 120 minutes.
Then, this bonded substrate was inspected / confirmed by the ultrasonic measurement or the like for the presence of voids at the bonded interface.
Even in this embodiment, a bonded substrate with reduced void generation can be obtained as in the above embodiments.
[0025]
FIG. 5 shows a fourth embodiment of the present invention. In this embodiment, a pattern is formed on the wafer surface and an A plate 22 (polysilicon layer surface is mirror-polished) covered with the polysilicon layer 21 is bonded to the B plate 23. After SC1 cleaning, rinsing, dilute HF cleaning, and rinsing, superimpose at room temperature. The mirror surfaces overlap each other.
Furthermore, after performing a heat treatment at 880 to 1100 ° C. for 120 minutes, a void inspection was performed by a known method (ultrasonic wave, IR, etc.).
[0026]
FIG. 6 is a graph showing the pattern expansion / contraction rate in the laminated substrate according to the fourth embodiment of the present invention. As can be seen from this graph, the expansion / contraction rate increases when the heat treatment exceeds 1100 ° C. The measurement was performed by a known method.
[0027]
【The invention's effect】
The present invention has the following effects.
(1) A large thermal stress does not occur on the bonded substrate.
(2) A bonded substrate in which no pattern deviation or the like occurs can be manufactured.
(3) Contamination of the laminated substrate is also reduced.
(4) A bonded substrate that does not generate OSF can be manufactured.
(5) The concentration profile of the bonded interface of the bonded substrate can be changed abruptly.
(6) Generation of voids at the wafer outer periphery of the bonded substrate can be prevented.
(7) The heat treatment time can also be shortened.
(8) Productivity can be improved.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a laminated substrate according to a first embodiment of the present invention.
FIG. 2 is a graph showing a void generation rate and an OSF generation rate of a laminated substrate according to the first embodiment of the present invention.
FIG. 3 is a flow sheet showing a method for manufacturing a laminated substrate according to a second embodiment of the present invention.
FIG. 4 is a flow sheet showing a method for manufacturing a laminated substrate according to a third embodiment of the present invention.
FIG. 5 is a flow sheet showing a method for manufacturing a laminated substrate according to a fourth embodiment of the present invention.
FIG. 6 is a graph showing the expansion / contraction rate of a pattern on a laminated substrate according to a fourth embodiment of the present invention.
[Explanation of symbols]
11 First silicon wafer,
12 second silicon wafer,
13 Laminated substrates,
21 Polysilicon film.
Claims (6)
これらの第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、
第１のシリコンウェーハと第２のシリコンウェーハとを重ね合わせる工程と、
この重ね合わせたシリコンウェーハ同士を８８０〜１１００℃で２０〜１２０分間熱処理することにより、張り合わせ基板を製造する工程とを含む張り合わせ基板の製造方法。Preparing a first silicon wafer and a second silicon wafer;
A step of subjecting each surface of the first silicon wafer and the second silicon wafer to dilute HF cleaning using a cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X ; ,
Superposing the first silicon wafer and the second silicon wafer;
A method of manufacturing a bonded substrate, comprising: a step of manufacturing a bonded substrate by heat-treating the stacked silicon wafers at 880 to 1100 ° C. for 20 to 120 minutes.
第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、
第１のシリコンウェーハと第２のシリコンウェーハとを、それらの間に絶縁膜を介在させて重ね合わせる工程と、
重ね合わせた後、８８０〜１１００℃の温度で、２０〜１２０分間の条件で熱処理することにより、張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法。In a method for manufacturing a bonded substrate in which an SOI substrate having an insulating film interposed between a first silicon wafer and a second silicon wafer is manufactured by bonding,
A step of performing dilute HF cleaning on each surface of the first silicon wafer and the second silicon wafer using a cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X ;
A step of superimposing the first silicon wafer and the second silicon wafer with an insulating film interposed therebetween, and
And a step of manufacturing a bonded substrate by performing a heat treatment at a temperature of 880 to 1100 ° C. for 20 to 120 minutes after superposition.
第２のシリコンウェーハを準備する工程と、
これらの第１のシリコンウェーハおよび第２のシリコンウェーハの各表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用して希ＨＦ洗浄を施す工程と、
第１のシリコンウェーハのポリシリコン層を第２のシリコンウェーハの表面に重ね合わせる工程と、
重ね合わせた後、これらを８８０〜１１００℃で、２０〜１２０分間熱処理することにより張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法。Providing a first silicon wafer having a mirror-polished polysilicon layer on the surface;
Preparing a second silicon wafer;
A step of subjecting each surface of the first silicon wafer and the second silicon wafer to dilute HF cleaning using a cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X ; ,
Overlaying the polysilicon layer of the first silicon wafer on the surface of the second silicon wafer;
And a step of manufacturing a bonded substrate by subjecting these to heat treatment at 880 to 1100 ° C. for 20 to 120 minutes.
表面に絶縁膜を有する第２のシリコンウェーハを準備する工程と、
これらの第１のシリコンウェーハのポリシリコン層表面および第２のシリコンウェーハの絶縁膜表面に、ＨＦ：Ｈ ２ Ｏ＝１：Ｘとしたとき、５０≦Ｘ≦４００となる洗浄液を使用してそれぞれ希ＨＦ洗浄を施す工程と、
第１のシリコンウェーハのポリシリコン層と第２のシリコンウェーハの絶縁膜とを重ね合わせる工程と、
重ね合わせた後、これらを８８０〜１１００℃で、２０〜１２０分間熱処理することにより張り合わせ基板を製造する工程とを備えた張り合わせ基板の製造方法。Preparing a first silicon wafer having a polysilicon layer on the surface;
Preparing a second silicon wafer having an insulating film on the surface;
A cleaning liquid satisfying 50 ≦ X ≦ 400 when HF: H 2 O = 1: X is used on the polysilicon layer surface of the first silicon wafer and the insulating film surface of the second silicon wafer, respectively. A step of performing dilute HF cleaning;
Overlaying the polysilicon layer of the first silicon wafer and the insulating film of the second silicon wafer;
And a step of manufacturing a bonded substrate by subjecting these to heat treatment at 880 to 1100 ° C. for 20 to 120 minutes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05626598A JP3902321B2 (en) | 1997-02-27 | 1998-02-20 | Manufacturing method of bonded substrates |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-61863 | 1997-02-27 | ||
| JP6186397 | 1997-02-27 | ||
| JP05626598A JP3902321B2 (en) | 1997-02-27 | 1998-02-20 | Manufacturing method of bonded substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303089A JPH10303089A (en) | 1998-11-13 |
| JP3902321B2 true JP3902321B2 (en) | 2007-04-04 |
Family
ID=26397218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05626598A Expired - Lifetime JP3902321B2 (en) | 1997-02-27 | 1998-02-20 | Manufacturing method of bonded substrates |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3902321B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3948156B2 (en) * | 1999-03-30 | 2007-07-25 | 株式会社Ｓｕｍｃｏ | Manufacturing method of bonded substrates |
| JP2000315634A (en) * | 1999-04-30 | 2000-11-14 | Mitsubishi Materials Silicon Corp | Silicon wafer for bonding and manufacture of bonded substrate |
| JP4581349B2 (en) * | 2003-08-29 | 2010-11-17 | 株式会社Ｓｕｍｃｏ | Manufacturing method of bonded SOI wafer |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| JP5338069B2 (en) * | 2007-12-18 | 2013-11-13 | セイコーエプソン株式会社 | Joining method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162630A (en) * | 1990-10-25 | 1992-06-08 | Mitsubishi Materials Shilicon Corp | Semiconductor substrate |
| JP3175323B2 (en) * | 1991-08-26 | 2001-06-11 | 株式会社デンソー | Semiconductor substrate manufacturing method |
| JP3287524B2 (en) * | 1995-03-13 | 2002-06-04 | 三菱マテリアル株式会社 | Method for manufacturing SOI substrate |
-
1998
- 1998-02-20 JP JP05626598A patent/JP3902321B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303089A (en) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635200B2 (en) | Manufacturing method of SOI wafer | |
| JP2856030B2 (en) | Method for manufacturing bonded wafer | |
| JP3900741B2 (en) | Manufacturing method of SOI wafer | |
| JPH04119626A (en) | Manufacture of junction wafer | |
| JPH1197379A (en) | Semiconductor substrate and its manufacture | |
| JPH08181210A (en) | Manufacture of semiconductor device | |
| JP2008153545A (en) | MANUFACTURING METHOD OF STRAINED Si SUBSTRATE | |
| JPH0391227A (en) | Adhering method for semiconductor substrate | |
| JP3902321B2 (en) | Manufacturing method of bonded substrates | |
| JPH07297377A (en) | Semiconductor device and manufacture thereof | |
| JPH1140786A (en) | Semiconductor substrate and its manufacture | |
| JPH11354761A (en) | Soi substrate and its production | |
| WO2013026277A1 (en) | Preparation method of multilayer semiconductor substrate | |
| JPH05235007A (en) | Manufacture of semiconductor substrate | |
| JPH0964319A (en) | Soi substrate and its manufacture | |
| WO2000001009A1 (en) | Dielectric separation wafer and production method thereof | |
| JP3611142B2 (en) | Bonded wafer and manufacturing method thereof | |
| JPH05275300A (en) | Method of joining semiconductor wafers | |
| JP4581349B2 (en) | Manufacturing method of bonded SOI wafer | |
| JP4239324B2 (en) | Manufacturing method of bonded SOI wafer | |
| JP3986581B2 (en) | Manufacturing method of bonded semiconductor wafer | |
| JP2000315635A (en) | Silicon wafer for bonding and manufacture of bonded substrate using the same | |
| JP4750065B2 (en) | Manufacturing method of bonded semiconductor wafer | |
| JP2000315634A (en) | Silicon wafer for bonding and manufacture of bonded substrate | |
| JPH07245382A (en) | Manufacture of composite element and lamination substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |