JP3898546B2

JP3898546B2 - 画像走査変換方法及び装置

Info

Publication number: JP3898546B2
Application number: JP2002089779A
Authority: JP
Inventors: 知也児玉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2007-03-28
Anticipated expiration: 2022-03-27
Also published as: US7113222B2; JP2003289511A; US20030184676A1

Description

【０００１】
【発明の属する技術分野】
本発明は、インターレース画像をプログレッシブ画像に変換する画像走査変換方法及び装置に関する。
【０００２】
【従来の技術】
コンピュータの性能の向上に伴い、コンピュータディスプレイ上でテレビジョンやビデオなどの画像を再生する機会が高まっている。一般的なテレビジョン信号やビデオ信号はインターレース画像信号であるのに対して、コンピュータの画像信号はプログレッシブ画像信号であることから、このような画像再生アプリケーションでは、インターレース画像信号をプログレッシブ画像信号に変換する、ＩＰ変換と呼ばれる手法が用いられる。
【０００３】
インターレース画像信号とプログレッシブ画像信号とは、次のような点で異なる。まず、インターレース画像信号は図４に示されるように、垂直方向に互いに異なるオフセットを持つ１ラインおきの画素データをそれぞれ有する２つのフィールド、すなわち奇数番目のライン（奇数ラインという）の画素データからなるトップフィールドと、偶数番目のライン（偶数ラインという）の画素データからなるボトムフィールドによって１フレームが構成され、トップフィールド、ボトムフィールドの順で画素データが順次入力される。
【０００４】
これに対して、プログレッシブ画像信号は図５に示されるように、１フレームの全ライン・全画素の画素データが画素順次で入力される。また、インターレース画像信号ではそれぞれのフィールドが表す画像のタイムスタンプがずれているのに対し、プログレッシブ画像信号では１フレームを構成する画像のタイムスタンプは一意である。このため、同一解像度かつ同一フレームレートのインターレース画像信号とプログレッシブ画像信号とでは、インターレース画像信号の方が時間解像度が高く、プログレッシブ画像信号の方が空間解像度が高い、という性質の違いがある。
【０００５】
ＩＰ変換を行う場合、インターレース画像信号の一方のフィールドにしか存在しないラインの画素データを特定の処理によって補間することが必要となる。この補間処理の一般的な方法では、図６に従来のＩＰ変換の手法を示すように、インターレース画像信号の現フィールドと２フィールド遅延させたフィールドとの間で垂直方向の位置が同一の画素データ同士の差分をとり、その差分の絶対値を算出することで、画素毎に動領域か静止領域かを判別する。動領域においては、現フィールドの画像と１フィールド遅延させた画像との間に動きによる変化が生じているため、現フィールドから画素を内挿する。静止領域においては、１フィールド遅延させた画像から画素を補間する。このような方法により、静止領域の空間解像度を損なわずに画素補間を行い、インターレース画像信号からプログレッシブ画像信号への変換が可能となる。
【０００６】
このようなＩＰ変換は、テレビジョン受像機や画像再生機器などの民生用ＡＶ機器などにおいては、ＮＴＳＣ信号のような６０フィールド／秒のインターレース画像信号から６０フレーム／秒のプログレッシブ画像信号を作成することにより、空間解像度を向上させるために用いられる。一方、コンピュータのモニタ上にインターレース画像を表示させる際には、６０フィールド／秒のインターレース画像信号から３０フレーム／秒のプログレッシブ画像信号を作成し、インターレースによる画面のちらつきを押さえる目的でＩＰ変換が行われる場合もある。これは、コンピュータのバス上を流れる画像データの量を増加させないため、特にソフトウェアによるＭＰＥＧ復号化などの動画像処理において良く用いられている。
【０００７】
【発明が解決しようとする課題】
上述した従来のＩＰ変換の手法に従って６０フィールド／秒のインターレース画像信号から３０フレーム／秒のプログレッシブ画像信号を作成する場合、プログレッシブ画像信号においてインターレース画像信号の一方のフィールドに対応するラインは、常に原画像であるインターレース画像信号の画素データがそのまま用いられる。一方、プログレッシブ画像信号においてインターレース画像信号の他方のフィールドに対応するラインは、静止領域では原画像の画素データが用いられるが、動領域では補間処理によって画素データが作成されるために、空間解像度が損なわれるという問題が発生する。
【０００８】
例えば、図６の例ではプログレッシブ画像信号において、インターレース画像信号のトップフィールドに対応する奇数ラインは、原画像の画素データが用いられる。一方、インターレース画像信号のボトムフィールドに対応する偶数ラインは、動領域と判定された場合、そのラインを挟む上下の画素の画素値によって補間される。最も簡単な補間処理では、上下の画素の画素値の平均値をとるが、このような補間処理では補間画素の空間解像度が低下し、ぼけが発生する。このようにプログレッシブ画像信号において、原画像の画素で構成されるラインと補間画素で構成される空間解像度が損なわれたラインとが互い違いに配置されると、コーミングと呼ばれる歪が発生し、十分な品質が得られない。
【０００９】
さらに、６０フィールド／秒のインターレース画像信号から３０フレーム／秒のプログレッシブ画像信号を作成した場合、動領域においては一方のフィールドの画素データが捨てられることになる。このようにして作成されるプログレッシブ画像信号を表示した場合においては、例えば物体が水平に移動した場合、解像度の高い物体が飛び飛びに表示されるために、コマ送りのような動きに知覚され、不自然さを感じさせてしまう。
【００１０】
本発明は、このような従来の問題点を解消し、品質の高いプログレッシブ画像を得る画像走査変換方法及び装置を提供することを目的とする。
【００１１】
本発明のより具体的な目的は、コーミングによる画質劣化を防止することにある。さらに、走査変換によって発生する動きの不自然さを抑制することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するため、本発明では奇数ラインの画素データからなる第１フィールド及び偶数ラインの画素データからなる第２フィールドにより構成されるインターレース画像信号を１フレームが奇数ライン及び偶数ラインの画素データからなるプログレッシブ画像信号に変換する際、インターレース画像信号の第１または第２フィールドの画素毎に静止領域か動領域かの判定を行う。静止領域と判定された画素については、第１フィールドまたは第２フィールドの画素データをそのままプログレッシブ画像信号の画素データとして出力する。一方、動領域と判定された画素については、プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して第１及び第２フィールドの画素データより空間解像度及び時間解像度が制限された画素データをプログレッシブ画像信号の画素データとして出力する。
【００１３】
このように静止領域については、インターレース画像信号の時間的に連続する二つのフィールドの画素データをそのまま合成することにより高い解像度を維持し、動領域については全てのラインの空間解像度を制限することによって、コーミングによる画質劣化が抑制される。さらに、動領域については時間解像度を制限することにより、例えば６０フィールド／秒から３０フレーム／秒へのＩＰ変換においても、特に水平方向に移動する物体について動きの不自然さの少ないプログレッシブ画像が得られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に従う画像走査変換装置（ＩＰ変換装置）の構成を示すブロック図である。入力端子１０には、インターレース画像信号が入力される。インターレース画像信号は、第１フィールドメモリ１１によって１フィールド期間遅延され、また第１ラインメモリ１２によって１ライン期間遅延される。第１フィールドメモリ１１の出力信号は、第２ラインメモリ１３に入力され、さらに１ライン期間遅延される。
【００１５】
第１補間器１４は、第１フィールドメモリ１１の出力信号と第２ラインメモリ１３の出力信号を入力として、ボトムフィールドの画素データを推定する。第２補間器１５は、入力端子１０からのインターレース画像信号と第１ラインメモリ１２及び第２ラインメモリ１３の出力信号から、プログレッシブ画像信号の奇数ラインに対する補間画素データを作成する。第３補間器１６は、入力端子１０からのインターレース画像信号と第１補間器１４の出力信号から、プログレッシブ画像信号の偶数ラインに対する補間画素データを作成する。
【００１６】
静／動判定器１７は、入力端子１０からのインターレース画像信号と第１補間器１４の出力信号を用いてボトムフィールドの各画素について動き検出を行い、ボトムフィールドの各画素が動領域か静止領域かを判定する。静／動判定器１７の判定結果は制御回路２０に入力され、制御回路２０によって第１及び第２セレクタ１８，１９及び２３が制御される。
【００１７】
第１セレクタ１８は、静／動判定器１７によってボトムフィールドの画素が静止領域と判定されたときには第２ラインメモリ１３の出力信号をプログレッシブ画像信号の奇数ラインの画素データとして選択し、動領域と判定されたときには第１補間器１５の出力信号をプログレッシブ画像信号の奇数ラインの画素データとして選択する。第２セレクタ１９は、静／動判定器１７によってボトムフィールドの画素が静止領域と判定されたときには入力端子１０からのインターレース画像信号をプログレッシブ画像信号の偶数ラインの画素データとして選択し、動領域と判定されたときには第２補間器１６の出力信号をプログレッシブ画像信号の偶数ラインの画素データとして選択する。
【００１８】
セレクタ１８，１９によって選択されたプログレッシブ画像信号の奇数ライン及び偶数ラインの画素データは、それぞれ第２及び第３フィールドメモリ２１，２２に入力される。第２及び第３フィールドメモリ２１，２２の出力信号は、第３セレクタ２３に入力される。第３セレクタ２３は、制御回路２０によって第２及び第３フィールドメモリ２１，２２の出力信号を１ライン毎に選択するように制御される。第３セレクタ２３の出力信号はプログレッシブ画像信号であり、出力端子２４へ出力される。
【００１９】
次に、図２を参照して本実施形態のＩＰ変換装置の動作を説明する。
ここでは、第１フィールドメモリ１１にインターレース画像信号におけるトップフィールド１の１フィールド分の画素データが保存されており、入力端子１０にインターレース画像信号のボトムフィールド２の画素データが入力されているタイミングでの動作について述べる。
【００２０】
第１フィールドメモリ１１にボトムフィールド２の画素データが保存され、入力端子１０にインターレース画像信号のトップフィールド２の画素データが入力されているているタイミングでは、図１の第２及び第３フィールドメモリ２１，２２と第３セレクタ２３以外の要素は動作を行わないものとする。
【００２１】
本実施形態のＩＰ変換装置から出力されるプログレッシブ画像信号は、基本的には第２フィールドメモリ２１の出力信号をインターレース画像信号のトップフィールドに対応する奇数番目のライン、第３フィールドメモリ２２の出力をインターレース画像信号のボトムフィールドに対応する偶数番目のラインとして交互に出力することによって得られる。本実施形態では、このプログレッシブ画像信号出力動作について、動き検出に基づく静／動判定器１７によって動き適応処理を行うことで高画質化を図っている。
【００２２】
より詳しくは、静／動判定器１７によって静止領域と判定された画素に対応して、本実施形態では入力端子１０からのボトムフィールド２の画素データをそのままプログレッシブ画像信号の画素データとして出力し、動領域と判定された画素に対応して、プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して空間解像度及び時間解像度が制限された画素データをプログレッシブ画像信号の画素データとして出力する。以下、この動作を詳しく述べる。
【００２３】
図２に示すように、インターレース画像信号のうちのトップフィールド１の画素データをp0(h,v)、ボトムフィールド２の画素データをp1(h,v)でそれぞれ表すものとする。ただし、h,vはそれぞれ水平座標及び垂直座標を表す。トップフィールド１及びボトムフィールド２の画像の画素データは、空間的には図４に示したように垂直方向に互いに１画素ずつずれた位置に配置されている。
【００２４】
第１フィールドメモリ１１から読み出されるトップフィールド１の画素データは、第２ラインメモリ１３によって１ライン期間だけ遅延される。第２ラインメモリ１３から出力される画素データをp0(h,v)とすると、これより１ライン期間後のデータである第１フィールドメモリ１１から出力される画素データはp0(h,v+1)で表される。
【００２５】
第１補間器１４では、第２ラインメモリ１３及び第１フィールドメモリ１１からそれぞれ出力される画素データp0(h,v)，p0(h,v+1)に基づき、ボトムフィールド２の画素データp1(h,v)が推定される。この推定結果の画素データp1′(h,v)は、次式のように画素データp0(h,v)，p0(h,v+1)の平均値として求められる。
【００２６】
【数１】

【００２７】
静／動判定器１７では、第１補間器１４によって推定されたボトムフィールド２の画素データp1′(h,v)と、入力端子１０からのインターレース画像信号の実際のボトムフィールド２の画素データp1(h,v)との差分絶対値｜p1(h,v)−p1′(h,v)｜が計算され、この差分絶対値の大きさに応じて、実際のボトムフィールドの画素データp1(h,v)が動領域に属するか静止領域に属するかの判定が例えば次式に従って行われる。
【００２８】
【数２】

【００２９】
ここで、thは閾値（定数）とする。すなわち、静／動判定器１７では差分絶対値｜p1(h,v)−p1′(h,v)｜が閾値thに満たなければ、ボトムフィールド２の画素データp1(h,v)は静止領域と判定され、閾値th以上であれば動領域と判定される。
【００３０】
プログレッシブ画像信号の偶数ラインの画素データは、以下のようにして作成される。
まず、静／動判定器１７によりボトムフィールド２の画素データp1(h,v)が静止領域に属すると判定された場合、第２セレクタ１９では該ボトムフィールド２の画素データp1(h,v)がそのまま偶数ラインの画素データとして選択される。一方、静／動判定器１７によって画素データp1(h,v)が動領域に属すると判定された場合には、第２セレクタ１９では第３補間器１６から出力される補間画素データp1″(h,v)が偶数ラインの画素データとして選択される。第２セレクタ１９によって選択された偶数ラインの画素データは、第３フィールドメモリ２２に格納される。
【００３１】
第３補間器１６では、入力端子１０からのインターレース画像信号に含まれる実際のボトムフィールド２の画素データp1(h,v)と、第１補間器１４によって推定されたボトムフィールド２の画素データp1′(h,v)から、プログレッシブ画像信号の偶数ラインに対する補間画素データp1″(h,v)が作られる。この第３補間器１６での補間処理は、次式で与えられる。
【００３２】
【数３】

【００３３】
ここで、画素データp1′(h,v)は式（１）に示したようにトップフィールド１の隣接する２画素の画素データp0(h,v)，p0(h,v+1)の平均値、すなわちトップフィールド１のフィルタ内内挿により予測される画素データであるから、空間解像度が制限されている。式（３）の補間画素データp1″(h,v)は、トップフィールド１の画素データp0(h,v)，p0(h,v+1)から推定された画素データp1′(h,v)と実際のボトムフィールド２の画素データp1(h,v)との平均値、すなわち画素データp1′(h,v)と実際のボトムフィールド２の画素データp1(h,v)とを線形的に合成することにより得られたものであるから、時間解像度が制限されている。これらのことから、補間画素データp1″(h,v)は空間解像度及び時間解像度が共に制限された画素データであるということができる。
【００３４】
一方、プログレッシブ画像信号の奇数ラインの画素データは、以下のようにして作成される。静／動判定器１７の判定結果は、本実施形態では上述したプログレッシブ画像信号の偶数ラインの画素データを作成するためのボトムフィールド側の処理のみでなく、奇数ラインの画素データを作成するためのトップフィールド側の処理にも用いられる。
【００３５】
すなわち、静／動判定器１７によってボトムフィールド２の画素データp1(h,v)が静止領域に属すると判定された場合、第１セレクタ１８では第２ラインメモリ１３から出力されるトップフィールド１の画素データp0(h,v)が奇数ラインの画素データとして選択される。静／動判定器１７により画素データp1(h,v)が動領域に属すると判定された場合には、第１セレクタ１８では第２補間器１５から出力される補間画素データp0′(h,v)が奇数ラインの画素データとして選択される。第１セレクタ１８によって選択された奇数ラインの画素データは、第２フィールドメモリ２１に格納される。
【００３６】
ここで、入力端子１０からのインターレース画像信号のトップフィールド１の画素データをp1(h,v)とすると、第１ラインメモリ１１から出力される画素データはp1(h,v-1)で表される。第２ラインメモリ１３からは、前述したようにボトムフィールド２の画素データp0(h,v)が出力される。
【００３７】
第２補間器１５では、第２ラインメモリ１３から出力されるトップフィールド１の画素データp0(h,v)と、入力端子１０及び第１ラインメモリ１２から供給されるボトムフィールド２の画素データp1(h,v)，p1(h,v-1)から、次式の補間処理によりプログレッシブ画像信号の奇数ラインに対する補間画素データp0′(h,v)が作成される。
【００３８】
【数４】

【００３９】
式（４）は、第３補間器１６での補間処理を表す式（３）に対して、トップフィールドとボトムフィールドを反転させたような処理であることが分かる。従って、式（４）の補間画素データp0′(h,v)は、原画像である画素データp0(h,v)に対して空間解像度及び時間解像度を共に制限した画素データであるということができる。
【００４０】
このようにして、第２及び第３フィールドメモリ２１，２２にはプログレッシブ画像信号の奇数ライン及び偶数ラインの画素データが格納される。この後、制御回路２０からの制御に基づき第２セレクタ２３によって第２及び第３フィールドメモリ２１，２２から１ライン分ずつ交互に画素データが読み出されることにより、出力端子２４にプログレッシブ画像信号が出力される。
【００４１】
このように本実施形態によれば、静止領域の空間解像度を高めつつ、動領域では奇数ラインも偶数ラインも同じ空間解像度を持つプログレッシブ画像を得ることができるため、コーミングの発生を抑制できる。さらに、動領域では時間解像度を低下させる処理が行われるため、６０フィールド／秒のインターレース画像から３０フレーム／秒のプログレッシブ画像へのＩＰ変換によっても動きの不自然さを感じさせないプログレッシブ画像を得ることができる。
【００４２】
（第２の実施形態）
図３に、本発明の第２の実施形態に係るＩＰ変換装置の構成を示す。図１と同一部分に同一符号を付して説明すると、本実施形態では動き検出に基づく静／動判定をトップフィールドとボトムフィールドとで個別に行う点が第１の実施形態と異なる。このために本実施形態では、図１に示した第２補間器１５に代えて第４補間器２５及び第５補間器２６が設けられ、さらに静／動判定器２７が追加されている。
【００４３】
第４補間器２５では、入力端子１０及び第１ラインメモリ１２から供給されるボトムフィールド２の画素データp1(h,v)，p1(h,v-1)に基づき、トップフィールド１の画素データp0(h,v)が推定される。推定結果の画素データp0′(h,v)は、次式のように画素データp1(h,v)，p1(h,v-1)の平均値として求められる。
【００４４】
【数５】

【００４５】
新たに追加された静／動判定器２７では、第４補間器２５によって推定されたトップフィールド１の画素データp0′(h,v)と、第１ラインメモリ１３からの実際のトップフィールド１の画素データp0(h,v)との差分絶対値｜p0(h,v)−p0′(h,v)｜が計算され、この差分絶対値の大きさに応じて、実際のトップフィールド１の画素データp0(h,v)が動領域に属するか静止領域に属するかの判定が例えば次式に従って行われる。
【００４６】
【数６】

【００４７】
すなわち、静／動判定器２７では差分絶対値｜p0(h,v)−p0′(h,v)｜が閾値thに満たなければ、トップフィールド１の画素データp0(h,v)は静止領域と判定され、閾値th以上であれば動領域と判定される。
【００４８】
第５補間器２６では、第２ラインメモリ１３から出力されるトップフィールド１の画素データp0(h,v)と、第４補間器２５から出力されるトップフィールド１の推定された画素データp0′(h,v)から、次式の補間処理によりプログレッシブ画像信号の奇数ラインに対する補間画素データp0″(h,v)が作成される。
【００４９】
【数７】

【００５０】
ここで、画素データp0′(h,v)は式（５）に示したようにボトムフィールド２の隣接する２画素の画素データp1(h,v)，p1(h,v-1)の平均値であるから、空間解像度が制限されている。一方、式（７）の補間画素データp0″(h,v)は、ボトムフィールド２の画素データp1(h,v)，p1(h,v-1)から推定された画素データp0′(h,v)と実際のトップフィールド１の画素データp0(h,v)との平均値であるから、時間解像度が制限されている。これらのことから、補間画素データp0″(h,v)は空間解像度及び時間解像度が共に制限された画素データということになる。
【００５１】
このように本実施形態によると、インターレース画像信号のトップフィールドとボトムフィールドに対する処理は全く対称となる。これによりフレームの全画素について動き検出による静／動判定を行い、それに基づいてより精度の高い補間画素データを生成することができる。
【００５２】
上述の各実施形態では、ＩＰ変換処理をハードウェアの装置により行う例について説明したが、コンピュータを用いてソフトウェアにより同様のＩＰ変換を行うこともできる。特に、本発明に基づくＩＰ変換処理は画素毎に独立した処理となるため、ＳＩＭＤ(Single Instruction Multiple Data)型のプロセッサでＩＰ変換を行う場合には、複数画素の画素データを同時に処理することで高速処理を実現することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば静止領域については高い解像度を維持しつつ、動領域について全てのラインの空間解像度及び時間解像度を制限することによって、コーミングによる画質劣化を抑制し、さらに６０フィールド／秒から３０フレーム／秒へのＩＰ変換によって発生する動きの不自然さを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る画像走査変換装置の構成を示すブロック図
【図２】同実施形態におけるＩＰ変換の様子を模式的に示す図
【図３】本発明の第２の実施形態に係る画像走査変換装置の構成を示すブロック図
【図４】インターレース画像信号の説明図
【図５】プログレッシブ画像信号の説明図
【図６】従来のＩＰ変換の説明図
【符号の説明】
１０…インターレース画像信号入力端子
１１，２１，２２…フィールドメモリ
１２，１３…ラインメモリ
１４，１５，１６，２５，２６…補間器
１７，２７…静／動判定器
１８，１９，２３…セレクタ
２０…制御回路

Claims

奇数ラインの画素データからなる第１フィールド及び偶数ラインの画素データからなる第２フィールドにより構成される６０フィールド／秒のインターレース画像信号を１フレームが奇数ライン及び偶数ラインの画素データからなる３０フレーム／秒のプログレッシブ画像信号に変換する画像走査変換方法において、
前記インターレース画像信号の第１または第２フィールドの画素毎に静止領域か動領域かの判定を行う判定ステップと、
前記インターレース画像信号の前記静止領域と判定された第１画素に対応して、前記プログレッシブ画像信号の奇数ラインに対しては前記第１フィールドの画素データをそのまま出力し、前記プログレッシブ画像信号の偶数ラインに対しては前記第２フィールドの画素データをそれぞれ前記プログレッシブ画像信号の画素データとして出力する第１の出力ステップと、
前記インターレース画像信号の前記動領域と判定された第２画素に対応して、前記第１又は第２フィールドの一方の実際に存在する該第２画素と同一ライン上の画素データを、当該画素データと前記第１又は第２フィールドの他方のフィールドからフィールド内内挿により予測される該第２画素と同一ライン上の画素データとを線形的に合成した画素データに置き換えることにより、前記プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して前記空間解像度及び時間解像度が制限された画素データを前記プログレッシブ画像信号の画素データとして出力する第２の出力ステップと
を具備する画像走査変換方法。
前記判定ステップ、第１及び第２の出力ステップの処理をＳＩＭＤ型プロセッサを用いて前記インターレース画像信号の第１または第２フィールドの複数画素について同時に行う請求項１記載の画像走査変換方法。
奇数ラインの画素データからなる第１フィールド及び偶数ラインの画素データからなる第２フィールドにより構成される６０フィールド／秒のインターレース画像信号を１フレームが奇数ライン及び偶数ラインの画素データからなる３０フレーム／秒のプログレッシブ画像信号に変換する画像走査変換装置において、
前記インターレース画像信号の第１または第２フィールドの画素毎に静止領域か動領域かの判定を行う手段と、
前記インターレース画像信号の前記静止領域と判定された第１画素に対応して、前記プログレッシブ画像信号の奇数ラインに対しては前記第１フィールドの画素データをそのまま出力し、前記プログレッシブ画像信号の偶数ラインに対しては前記第２フィールドの画素データをそれぞれ前記プログレッシブ画像信号の画素データとして出力する手段と、
前記インターレース画像信号の前記動領域と判定された第２画素に対応して、前記第又は第２フィールドの一方の実際に存在する該第２画素と同一ライン上の画素データを、当該画素データと前記第１又は第２フィールドの他方のフィールドからフィールド内内挿により予測される該第２画素と同一ライン上の画素データとを線形的に合成した画素データに置き換えることにより、前記プログレッシブ画像信号の奇数ライン及び偶数ラインの両方に対して前記空間解像度及び時間解像度が制限された画素データを前記プログレッシブ画像信号の画素データとして出力する手段と
を具備する画像走査変換装置。