JP3895884B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3895884B2 JP3895884B2 JP08178699A JP8178699A JP3895884B2 JP 3895884 B2 JP3895884 B2 JP 3895884B2 JP 08178699 A JP08178699 A JP 08178699A JP 8178699 A JP8178699 A JP 8178699A JP 3895884 B2 JP3895884 B2 JP 3895884B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- back surface
- semiconductor device
- external connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に半導体チップ裏面側を取り出し電極の１つとする２又は３端子素子における、小型化したパッケージに関する。
【０００２】
【従来の技術】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。リード端子が樹脂の外側に突出すること、トランスファーモールド金型の精度の問題などにより、外形寸法の縮小化には限界が見えていた。
【０００３】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図４（Ａ）を参照して、半導体ウェハ１に各種拡散などの前処理を施して多数の半導体チップ２を形成し、図４（Ｂ）に示すように半導体ウェハ１の上部を樹脂層３で被覆すると共に樹脂層３表面に外部接続用の電極４を導出し、その後半導体ウェハ１のダイシングラインに沿って半導体チップ１を分割して、図４（Ｃ）に示したような完成品としたものである。
【０００４】
樹脂層３は半導体チップ１の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１の側壁にはシリコン基板が露出する。電極４は樹脂層３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである（例えば、特開平９−６４０４９号）。
【０００６】
【発明が解決しようとする課題】
しかしながら、基板をコレクタとするバイポーラ型トランジスタや、基板を共通ドレインとするパワーＭＯＳＦＥＴ装置等の３端子型の半導体素子や、基板をアノード又はカソードの一方とする２端子素子等の、半導体基板の裏面側を取り出し電極の一つとして動作電流を半導体チップの厚み方向に流す素子では、前記コレクタやドレイン等を半導体チップの表面側に導出する手段がなく、この為にウェハスケールでのＣＳＰ装置を実現することが困難である欠点があった。
【０００７】
他の手法として、半導体チップをプリント基板上に直接実装するベアボンド実装も行われてはいるが、上記の問題は同様であるし、更にはベアチップであることの取り扱いの難しさが加わるという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は上述した従来の欠点に鑑みて成されたものであり、半導体チップを搭載する基板と、前記半導体チップの表面側に形成した第１の外部接続端子と、前記第１の外部接続端子とその高さを合致させるように、前記基板に形成した第２の外部接続端子とを具備し、
前記半導体基板の裏面側の電極を前記基板と前記第２の外部接続端子を介して前記半導体基板の表面側に導出し、
前記第１と第２の外部接続端子を対向接着可能なように構成したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を、ＮＰＮトランジスタを例にして詳細に説明する。
【００１０】
図１は、本発明の半導体装置を示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。これらの図に於いて、１１はＮＰＮトランジスタを形成した半導体チップを示す。この半導体チップ１１は、裏面側にＮ＋型高濃度層を有し、表面側にＮ型の低濃度層を形成したもので、Ｎ型半導体基板の両面にＮ＋層を拡散した後にウェハを研磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキシャル層を形成したものを用いる。そして、前記Ｎ型の低濃度層の表面に選択的にボロン等のＰ型不純物を選択拡散してベース領域を形成し、さらにベース領域表面にリン等のＮ型不純物を選択拡散してエミッタ領域等を形成したものである。前記Ｎ＋高濃度層／Ｎ型低濃度層がコレクタとなる。
【００１１】
半導体チップ１１の表面はシリコン酸化膜、シリコン窒化膜等の絶縁膜１２によって被覆されており、その開口部に前記ベース・エミッタ領域と電気的に接続されたアルミパッド１３が露出する。このアルミパッド１３に対して半田バンプや半田ボール等の導電材料を接着して第１の外部接続端子１４としている。第１の外部接続端子１４の先端部は、半導体チップ１１の表面から０．０１〜０．３ｍｍ程度突出する。
【００１２】
半導体チップ１１は、半田、金などの導電性のプリフォーム剤１５によって平板状の基板１６に接着されている。基板１６は、鉄あるいは銅系の合金素材からなり、０．１〜０．３ｍｍ程度の板厚で１辺が０．８〜２．０ｍｍ程度の大きさを持つ。半導体チップ１１のチップサイズが０．５〜１．５ｍｍ程度であり、搭載する半導体チップ１１の大きさよりは若干大きい程度のものとする。
【００１３】
基板１１の１側辺は半導体チップ１１側にＬ字型に折り曲げられ、その先端部は第１の外部接続端子１４の高さと同程度の高さまで達して、第２の外部接続端子１７を形成する。第２の外部接続端子１７は、基板１６に対して一体化したものでも、基板１６とは別個に形成したものを基板１６上に接着固定したものでも良い。そして、第２の外部接続端子１７は半導体チップ１１の裏面側の領域を導出する端子となる。第２の外部接続端子１７と半導体チップ１１とが併置されるので、基板１６の大きさは、主として半導体チップ１１と第２の外部接続端子１７との間隔をどこまで縮小できるかによってその最小寸法が決定される。
【００１４】
半導体チップ１１の周辺部は樹脂封止されておらず、所謂ベアボンドに近い状態で供給する形となる。場合により封止するときは、半導体チップ１１の周辺部だけを樹脂のポッティング手法等により部分的に被覆し、第１の外部接続端子１４だけが露出するような形態とする。
【００１５】
図２は、斯かる半導体装置を、リードフレームを用いて生産する方法を示したものである。即ち図２（Ａ）に示したように、複数個の基板１６を接続部１８によって１本の共通細条１９に接続したリードフレームを準備し、図２（Ｂ）に示したように、各々の基板１６上に第１の外部接続端子１４を形成した半導体チップ１１をダイボンドし、そして接続部１８をダイシングソー、レーザーなどの手法で切断することにより個々の半導体装置を製造する。基板１６に対して第２の外部接続端子１７を一体化する場合は、リードフレームを打ち抜きまたはエッチングによって加工した後にスタンピング加工等で基板１６の一側辺を折り曲げることで形成する。別個に形成した部材を後から固着する場合は、半導体チップ１１をダイボンドする前あるいは後に、前記部材を固着する工程を行う。
【００１６】
図３は、斯かる装置を実装する際の状態を示す為の図である。供給時には図３（Ａ）の様に基板１６が上を向いて第１と第２の外部接続端子１４、１７が下方を向くようにして供給され、機種名などの標印は上を向いた基板１６の平坦面に印字する。そして図３（Ｂ）に示したように、基板１６の裏面側（半導体チップ１１を搭載した面に対して反対側の面）の端部を角錐吸着コレット２０に接触させるようにして、これを吸着・保持する。実装は、角錐吸着コレット２０で搬送した半導体装置を実装基板２１上に移送し、その表面に形成した配線２２に対して第１と第２の外部接続端子１４、１７を半田２３等により対向接着することで行われる。基板１６の裏面側で装置全体を吸着させるので、半導体チップ１１の大きさのばらつきによらず、搬送工程を安定化出来る。第１の外部接続端子１４は各々ベースとコレクタの電極、第２の外部接続端子１７はコレクタ端子となる。半導体チップ１１の表面（活性部分）をプリント基板上に対向接着するので、熱的にも電気的にも抵抗を小さくできる。また、基板１６は、搬送時と実装後に半導体チップ１１の保護板として機能する。
【００１７】
以上に説明した本発明の半導体装置は、半導体チップ１６よりは若干大きい程度の基板１６を用いるので、全体として実装面積の小さな半導体装置を得ることが出来るものである。そして、半導体チップ１１の裏面側の電極を第２の外部接続端子１７を介して導出したので、前記裏面側の電極の電気抵抗、熱抵抗を共に減じることが出来るものである。これはＮＰＮトランジスタにあってはコレクタ抵抗の増大を抑制し、パワーＭＯＳＦＥＴにあってはドレイン抵抗（オン抵抗ｒｄｓ）の増大を抑制するという効果をもたらす。更に、半導体チップ１１表面側の電極を第１の外部接続端子１４によって対向接着するので、これらの電気抵抗、熱抵抗をも減じることが出来る。
【００１８】
また、基板１６を用いることにより、ベアチップで提供するよりはその取り扱い性に優れ、基板１６に対して半導体チップ１１の保護板としての機能と、吸着コレット２０の吸着保持面としての機能と、裏面電極の取り出し電極としての機能を同時に持たせることが出来るものである。
【００１９】
更に、半導体チップ１１の樹脂封止を廃止することが可能であるので、材料費を抑えると共に半導体素子の故障と暴走電流による装置の発火、発煙などの事故を防止できる。
【００２０】
なお、半導体素子としてはバイポーラ型トランジスタ、パワーＭＯＳＦＥＴ装置などの３端子型の場合は、第１の外部接続端子１４として２つ必要であるが、ダイオード素子などの２端子素子である場合は、１つの第１の外部接続端子１４を配置すれば良いことは言うまでもない。
【００２１】
【発明の効果】
以上に説明したように、本発明によれば、実装面積がチップサイズに極めて近似する半導体装置得られる利点を有する。しかも、基板１６と第２の外部接続端子１７により半導体チップ１１の裏面側電極を低抵抗で導出できる利点を有するものである。更に、樹脂封止を廃止すれば、故障時の発煙・発火を防止できる利点を有するものである。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【図４】従来例を説明するための図である。
【発明の属する技術分野】
本発明は半導体装置に関し、特に半導体チップ裏面側を取り出し電極の１つとする２又は３端子素子における、小型化したパッケージに関する。
【０００２】
【従来の技術】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。リード端子が樹脂の外側に突出すること、トランスファーモールド金型の精度の問題などにより、外形寸法の縮小化には限界が見えていた。
【０００３】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図４（Ａ）を参照して、半導体ウェハ１に各種拡散などの前処理を施して多数の半導体チップ２を形成し、図４（Ｂ）に示すように半導体ウェハ１の上部を樹脂層３で被覆すると共に樹脂層３表面に外部接続用の電極４を導出し、その後半導体ウェハ１のダイシングラインに沿って半導体チップ１を分割して、図４（Ｃ）に示したような完成品としたものである。
【０００４】
樹脂層３は半導体チップ１の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１の側壁にはシリコン基板が露出する。電極４は樹脂層３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである（例えば、特開平９−６４０４９号）。
【０００６】
【発明が解決しようとする課題】
しかしながら、基板をコレクタとするバイポーラ型トランジスタや、基板を共通ドレインとするパワーＭＯＳＦＥＴ装置等の３端子型の半導体素子や、基板をアノード又はカソードの一方とする２端子素子等の、半導体基板の裏面側を取り出し電極の一つとして動作電流を半導体チップの厚み方向に流す素子では、前記コレクタやドレイン等を半導体チップの表面側に導出する手段がなく、この為にウェハスケールでのＣＳＰ装置を実現することが困難である欠点があった。
【０００７】
他の手法として、半導体チップをプリント基板上に直接実装するベアボンド実装も行われてはいるが、上記の問題は同様であるし、更にはベアチップであることの取り扱いの難しさが加わるという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は上述した従来の欠点に鑑みて成されたものであり、半導体チップを搭載する基板と、前記半導体チップの表面側に形成した第１の外部接続端子と、前記第１の外部接続端子とその高さを合致させるように、前記基板に形成した第２の外部接続端子とを具備し、
前記半導体基板の裏面側の電極を前記基板と前記第２の外部接続端子を介して前記半導体基板の表面側に導出し、
前記第１と第２の外部接続端子を対向接着可能なように構成したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を、ＮＰＮトランジスタを例にして詳細に説明する。
【００１０】
図１は、本発明の半導体装置を示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。これらの図に於いて、１１はＮＰＮトランジスタを形成した半導体チップを示す。この半導体チップ１１は、裏面側にＮ＋型高濃度層を有し、表面側にＮ型の低濃度層を形成したもので、Ｎ型半導体基板の両面にＮ＋層を拡散した後にウェハを研磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキシャル層を形成したものを用いる。そして、前記Ｎ型の低濃度層の表面に選択的にボロン等のＰ型不純物を選択拡散してベース領域を形成し、さらにベース領域表面にリン等のＮ型不純物を選択拡散してエミッタ領域等を形成したものである。前記Ｎ＋高濃度層／Ｎ型低濃度層がコレクタとなる。
【００１１】
半導体チップ１１の表面はシリコン酸化膜、シリコン窒化膜等の絶縁膜１２によって被覆されており、その開口部に前記ベース・エミッタ領域と電気的に接続されたアルミパッド１３が露出する。このアルミパッド１３に対して半田バンプや半田ボール等の導電材料を接着して第１の外部接続端子１４としている。第１の外部接続端子１４の先端部は、半導体チップ１１の表面から０．０１〜０．３ｍｍ程度突出する。
【００１２】
半導体チップ１１は、半田、金などの導電性のプリフォーム剤１５によって平板状の基板１６に接着されている。基板１６は、鉄あるいは銅系の合金素材からなり、０．１〜０．３ｍｍ程度の板厚で１辺が０．８〜２．０ｍｍ程度の大きさを持つ。半導体チップ１１のチップサイズが０．５〜１．５ｍｍ程度であり、搭載する半導体チップ１１の大きさよりは若干大きい程度のものとする。
【００１３】
基板１１の１側辺は半導体チップ１１側にＬ字型に折り曲げられ、その先端部は第１の外部接続端子１４の高さと同程度の高さまで達して、第２の外部接続端子１７を形成する。第２の外部接続端子１７は、基板１６に対して一体化したものでも、基板１６とは別個に形成したものを基板１６上に接着固定したものでも良い。そして、第２の外部接続端子１７は半導体チップ１１の裏面側の領域を導出する端子となる。第２の外部接続端子１７と半導体チップ１１とが併置されるので、基板１６の大きさは、主として半導体チップ１１と第２の外部接続端子１７との間隔をどこまで縮小できるかによってその最小寸法が決定される。
【００１４】
半導体チップ１１の周辺部は樹脂封止されておらず、所謂ベアボンドに近い状態で供給する形となる。場合により封止するときは、半導体チップ１１の周辺部だけを樹脂のポッティング手法等により部分的に被覆し、第１の外部接続端子１４だけが露出するような形態とする。
【００１５】
図２は、斯かる半導体装置を、リードフレームを用いて生産する方法を示したものである。即ち図２（Ａ）に示したように、複数個の基板１６を接続部１８によって１本の共通細条１９に接続したリードフレームを準備し、図２（Ｂ）に示したように、各々の基板１６上に第１の外部接続端子１４を形成した半導体チップ１１をダイボンドし、そして接続部１８をダイシングソー、レーザーなどの手法で切断することにより個々の半導体装置を製造する。基板１６に対して第２の外部接続端子１７を一体化する場合は、リードフレームを打ち抜きまたはエッチングによって加工した後にスタンピング加工等で基板１６の一側辺を折り曲げることで形成する。別個に形成した部材を後から固着する場合は、半導体チップ１１をダイボンドする前あるいは後に、前記部材を固着する工程を行う。
【００１６】
図３は、斯かる装置を実装する際の状態を示す為の図である。供給時には図３（Ａ）の様に基板１６が上を向いて第１と第２の外部接続端子１４、１７が下方を向くようにして供給され、機種名などの標印は上を向いた基板１６の平坦面に印字する。そして図３（Ｂ）に示したように、基板１６の裏面側（半導体チップ１１を搭載した面に対して反対側の面）の端部を角錐吸着コレット２０に接触させるようにして、これを吸着・保持する。実装は、角錐吸着コレット２０で搬送した半導体装置を実装基板２１上に移送し、その表面に形成した配線２２に対して第１と第２の外部接続端子１４、１７を半田２３等により対向接着することで行われる。基板１６の裏面側で装置全体を吸着させるので、半導体チップ１１の大きさのばらつきによらず、搬送工程を安定化出来る。第１の外部接続端子１４は各々ベースとコレクタの電極、第２の外部接続端子１７はコレクタ端子となる。半導体チップ１１の表面（活性部分）をプリント基板上に対向接着するので、熱的にも電気的にも抵抗を小さくできる。また、基板１６は、搬送時と実装後に半導体チップ１１の保護板として機能する。
【００１７】
以上に説明した本発明の半導体装置は、半導体チップ１６よりは若干大きい程度の基板１６を用いるので、全体として実装面積の小さな半導体装置を得ることが出来るものである。そして、半導体チップ１１の裏面側の電極を第２の外部接続端子１７を介して導出したので、前記裏面側の電極の電気抵抗、熱抵抗を共に減じることが出来るものである。これはＮＰＮトランジスタにあってはコレクタ抵抗の増大を抑制し、パワーＭＯＳＦＥＴにあってはドレイン抵抗（オン抵抗ｒｄｓ）の増大を抑制するという効果をもたらす。更に、半導体チップ１１表面側の電極を第１の外部接続端子１４によって対向接着するので、これらの電気抵抗、熱抵抗をも減じることが出来る。
【００１８】
また、基板１６を用いることにより、ベアチップで提供するよりはその取り扱い性に優れ、基板１６に対して半導体チップ１１の保護板としての機能と、吸着コレット２０の吸着保持面としての機能と、裏面電極の取り出し電極としての機能を同時に持たせることが出来るものである。
【００１９】
更に、半導体チップ１１の樹脂封止を廃止することが可能であるので、材料費を抑えると共に半導体素子の故障と暴走電流による装置の発火、発煙などの事故を防止できる。
【００２０】
なお、半導体素子としてはバイポーラ型トランジスタ、パワーＭＯＳＦＥＴ装置などの３端子型の場合は、第１の外部接続端子１４として２つ必要であるが、ダイオード素子などの２端子素子である場合は、１つの第１の外部接続端子１４を配置すれば良いことは言うまでもない。
【００２１】
【発明の効果】
以上に説明したように、本発明によれば、実装面積がチップサイズに極めて近似する半導体装置得られる利点を有する。しかも、基板１６と第２の外部接続端子１７により半導体チップ１１の裏面側電極を低抵抗で導出できる利点を有するものである。更に、樹脂封止を廃止すれば、故障時の発煙・発火を防止できる利点を有するものである。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【図４】従来例を説明するための図である。
Claims (18)
- 裏面も含めて３端子型の半導体素子である半導体チップと、
前記半導体チップ裏面が電気的に固着される搭載部と前記搭載部の周囲から上方に延在する延在部とを備えた導電手段とを有し、
前記導電手段が前記半導体チップ裏面の導出電極として用いられ、前記導電手段を構成する前記延在部が、半導体チップの表面電極が設けられる側に位置する事を特徴とした半導体装置。 - 裏面も含めて３端子型の半導体素子であり、表面に外部接続端子を有する半導体チップと、
前記半導体チップ裏面が電気的に固着される搭載部と前記搭載部の周囲から一体で上方に延在する延在部とを備えた導電板とを有し、
前記導電板が前記半導体チップ裏面の導出電極および放熱手段として用いられ、前記導電板を構成する前記延在部の端部が、半導体チップの外部接続端子と実質同一面に位置する事を特徴とした半導体装置。 - 前記半導体チップの周辺部に封止用の樹脂が設けられる請求項１または請求項２に記載の半導体装置。
- 前記延在部は、前記半導体チップの周囲から離間して設けられる請求項１または請求項２に記載の半導体装置
- 前記導電手段の裏面形状が平面的に見てその外形寸法として決定される請求項１に記載の半導体装置。
- 前記導電板の裏面形状が平面的に見てその外形寸法として決定される請求項２に記載の半導体装置。
- 前記導電手段の裏面は、吸着・保持または機種名の印字のため、実質平坦に形成される請求項１に記載の半導体装置。
- 前記導電板の裏面は、吸着・保持または機種名の印字のため、実質平坦に形成される請求項２に記載の半導体装置。
- 前記延在部と前記搭載部は、Ｌ字型に折り曲げられる請求項1または請求項２に記載の半導体装置。
- 前記延在部が設けられる前記導電手段の一側辺と対向する他側辺に、共通細条の一側辺と一体で成る接続部が設けられ、前記接続部が切断されることで、前記延在部と前記搭載部が一体で成る前記導電手段と成る事を特徴とした請求項１に記載の半導体装置。
- 前記延在部が設けられる前記導電板の一側辺と対向する他側辺に、共通細条の一側辺と一体で成る接続部が設けられ、前記接続部が切断されることで、前記延在部と前記搭載部が一体で成る前記導電板と成る事を特徴とした請求項２に記載の半導体装置。
- 裏面も含めて３端子型の半導体素子である半導体チップを搭載する基板と、前記半導体チップの表面側に形成した第１の外部接続端子と、前記第１の外部接続端子とその高さを合致させるように、前記基板と一体で形成した第２の外部接続端子とを具備し、
前記半導体チップの裏面側の電極を前記基板と前記第２の外部接続端子を介して前記半導体チップの表面側に導出し、前記第１と第２の外部接続端子を実装面に対して対向して実装可能なように構成したことを特徴とする半導体装置。 - 前記基板と前記第２の外部接続端子とが一体化してＬ字型に折り曲げられていることを特徴とする請求項１２記載の半導体装置。
- 前記基板の裏面側の形状が平面視での外形寸法を決定することを特徴とする請求項１２記載の半導体装置。
- 前記半導体チップが露出していることを特徴とする請求項１２記載の半導体装置。
- バイポーラ型トランジスタまたはＭＯＳＦＥＴである半導体チップと、
前記半導体チップ裏面が電気的に固着される搭載部と前記搭載部の周囲から上方に延在する延在部とを備えた導電手段とを有し、
前記導電手段が前記半導体チップ裏面の導出電極として用いられ、前記導電手段を構成する前記延在部が、半導体チップの表面電極が設けられる側に位置する事を特徴とした半導体装置。 - バイポーラ型トランジスタまたはＭＯＳＦＥＴであり、表面に外部接続端子を有する半導体チップと、
前記半導体チップ裏面が電気的に固着される搭載部と前記搭載部の周囲から一体で上方に延在する延在部とを備えた導電板とを有し、
前記導電板が前記半導体チップ裏面の導出電極および放熱手段として用いられ、前記導電板を構成する前記延在部の端部が、半導体チップの外部接続端子と実質同一面に位置する事を特徴とした半導体装置。 - バイポーラ型トランジスタまたはＭＯＳＦＥＴである半導体チップを搭載する基板と、前記半導体チップの表面側に形成した第１の外部接続端子と、前記第１の外部接続端子とその高さを合致させるように、前記基板と一体で形成した第２の外部接続端子とを具備し、
前記半導体チップの裏面側の電極を前記基板と前記第２の外部接続端子を介して前記半導体チップの表面側に導出し、前記第１と第２の外部接続端子を実装面に対して対向して実装可能なように構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08178699A JP3895884B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08178699A JP3895884B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004285690A Division JP4017625B2 (ja) | 2004-09-30 | 2004-09-30 | 半導体装置の製造方法 |
| JP2006311131A Division JP2007073987A (ja) | 2006-11-17 | 2006-11-17 | 半導体モジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000277542A JP2000277542A (ja) | 2000-10-06 |
| JP2000277542A5 JP2000277542A5 (ja) | 2005-06-23 |
| JP3895884B2 true JP3895884B2 (ja) | 2007-03-22 |
Family
ID=13756181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08178699A Expired - Lifetime JP3895884B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3895884B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595547B1 (en) | 2005-06-13 | 2009-09-29 | Vishay-Siliconix | Semiconductor die package including cup-shaped leadframe |
| US6744124B1 (en) * | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
| JP2002252318A (ja) | 2001-02-27 | 2002-09-06 | Nec Kansai Ltd | チップ型半導体装置 |
| JP3942500B2 (ja) | 2002-07-02 | 2007-07-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP3853263B2 (ja) * | 2002-07-08 | 2006-12-06 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| DE10249205B3 (de) * | 2002-10-22 | 2004-08-05 | Siemens Ag | Leistungsbauelementanordnung zur mechatronischen Integration von Leistungsbauelementen |
| DE10249206B3 (de) * | 2002-10-22 | 2004-07-01 | Siemens Ag | Verfahren zum Zusammenbau eines Leistungsbauelements |
| US6841865B2 (en) * | 2002-11-22 | 2005-01-11 | International Rectifier Corporation | Semiconductor device having clips for connecting to external elements |
| JP4222092B2 (ja) | 2003-05-07 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | 半導体ウェハ、半導体装置および半導体装置の製造方法 |
| US20070215997A1 (en) * | 2006-03-17 | 2007-09-20 | Martin Standing | Chip-scale package |
| EP4044226A1 (en) * | 2021-02-16 | 2022-08-17 | Nexperia B.V. | A semiconductor device and a method of manufacturing of a semiconductor device |
-
1999
- 1999-03-25 JP JP08178699A patent/JP3895884B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277542A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| US7663212B2 (en) | Electronic component having exposed surfaces | |
| US3839660A (en) | Power semiconductor device package | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| US20060220214A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN110620045B (zh) | 用于半导体器件的引线框架组件 | |
| JP3895884B2 (ja) | 半導体装置 | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
| JP4017625B2 (ja) | 半導体装置の製造方法 | |
| JPH11191562A (ja) | 半導体装置の製造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP2007073987A (ja) | 半導体モジュール | |
| JP3744771B2 (ja) | 半導体装置の製造方法 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JP3945929B2 (ja) | 半導体装置の製造方法 | |
| JP3981324B2 (ja) | 双方向ツェナーダイオード | |
| JP3717597B2 (ja) | 半導体装置 | |
| JP2007027654A (ja) | 半導体装置 | |
| JP2000277463A (ja) | 半導体装置 | |
| JP4165952B2 (ja) | 半導体装置 | |
| JP3500016B2 (ja) | 半導体装置及びその製造方法 | |
| JP3744772B2 (ja) | 半導体装置の製造方法 | |
| JP3639390B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |