JP3894969B2

JP3894969B2 - Method for manufacturing semiconductor device

Info

Publication number: JP3894969B2
Application number: JP27474695A
Authority: JP
Inventors: 舜平山崎; 久大谷; 昭治宮永; 聡寺本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1994-09-30
Filing date: 1995-09-28
Publication date: 2007-03-22
Anticipated expiration: 2015-09-28
Also published as: JPH08213317A

Description

【０００１】
【産業上の利用分野】
本明細書で開示する発明は、薄膜トランジスタ等の半導体装置およびその作製方法に関する。
【０００２】
【従来の技術】
近年、液晶デバイスに薄膜トランジスタを用いる構成が注目されている。これは、アクティブマトリクス型の液晶表示装置といわれるもので、マトリクス状に配置された数百万以上の各画素に薄膜トランジスタをそれぞれ配置し、各画素に保持する電荷を薄膜トランジスタによって制御することを特徴とする。このアクティブマトリクス型の液晶表示装置は、高速度で微細な表示が可能であるので、携帯型のワードプロセッサーやコンピュータのディスプレーに利用されている。
【０００３】
一般に、アクティブマトリクス型の液晶表示装置において、各画素に配置される薄膜トランジスタをプラズマＣＶＤ法で形成された非晶質珪素膜で構成し、これら非晶質珪素の薄膜トランジスタを駆動するための周辺回路を外付けのＩＣで構成している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来例では、周辺駆動回路を外付けのＩＣで構成しているため、装置の小型化、軽量化を図ることが困難である。周辺駆動回路を外付けのＩＣで構成しているのは、非晶質珪素膜を用いた薄膜トランジスタでは、その動作速度の遅さから周辺駆動回路に必要とされる動作を行わすことができないからである。さらに、周辺駆動回路は一般にＣＭＯＳ回路で構成されるが、非晶質珪素膜で構成したＰチャネル型の薄膜トランジスタは、その特性がＮチャネル型に比較して極めて低いので、ＣＭＯＳ回路が構成できないことも原因の一つである。
【０００５】
アクティブマトリクス型の液晶表示装置に非晶質珪素膜を用いた薄膜トランジスタが利用されているのは、ガラス基板の耐熱性の問題があるからである。一般に液晶表示装置は、基板として透光性を有するものを用いる必要があるので、基板の材質が限定されてしまう。一般に、透光性を有し、安価で、かつ大面積なものが得られるという条件を満足する材料はガラスしかない。
【０００６】
しかしながら、ガラス基板は６００℃以上の温度で加熱すると、反りや縮みが顕著になるので、基板温度が６００℃以上になるプロセスを採用することができない。例えば、アクティブマトリクス型の液晶ディスプレーの基板として一般的に利用されているコーニング７０５９ガラス基板は、ガラス歪点が５９３℃であり、その温度以上で加熱処理を加えると、基板の反りや縮みが大きくなり、実用にならない。
【０００７】
非晶質珪素膜はプラズマＣＶＤ法で容易に大面積に、かつ低温（４００℃以下）で成膜することができる。従って、従来の技術においては、ガラス基板を用いた場合、使用される薄膜トランジスタの半導体部分は非晶質珪素膜で構成されることなってしまう。
【０００８】
また、一部で基板として石英基板を用いたアクティブマトリクス型の液晶表示装置も知られている。この場合、８００℃あるいは９００℃以上の温度で加熱処理を行うことができるので、結晶性珪素薄膜を用いて薄膜トランジスタを作製することができる。
非晶質珪素膜で構成された薄膜トランジスタと比較して、結晶性珪素膜で構成された薄膜トランジスタは桁違いの高速動作をさせることができる。また、結晶性珪素膜で構成された薄膜トランジスタは、ＣＭＯＳ回路を作製することができるため、周辺駆動回路をも同一基板（この場合は石英基板）上に配置させることができる。
従って、石英基板を使用することにより、液晶表示装置の性能を向上することが可能になり、より微細な表示、高速な表示が可能になる。また、液晶表示装置全体を小型化、軽量化することも可能になる
しかしながら、石英基板はガラス基板の価格の１０倍以上もする大変高価なものであり、経済性の観点から採用することができない。
【０００９】
本発明の目的は、上述の問題点を解消して、ガラス基板に作製された結晶性珪素膜を有する薄膜トランジスタ等の半導体装置の作製方法を提供することにある。即ち、６００℃以下の温度で結晶性珪素膜をガラス基板上に形成し、この結晶性珪素膜を用いて薄膜トランジスタを得る技術を提供することにある。
また、安定した動作を行う薄膜トランジスタ等の半導体装置を提供することを他の目的とする。
【００１０】
【課題を解決するための手段】
上述の問題点を解消するために、本発明に係る半導体装置の作製方法の構成は、
絶縁表面を有する基板上に非晶質の領域と結晶性を有する領域とを有する珪素膜を形成する工程と、
加熱処理を施す工程と、
を有し、
前記結晶性を有する領域には、珪素の結晶化を助長する金属元素が含まれており、
前記加熱処理によって、前記金属元素を前記結晶性を有する領域から非晶質の領域に拡散させることを特徴とする。
【００１１】
上記構成において、絶縁表面を有する基板としては、ガラス基板、石英基板、絶縁膜が形成されたガラス基板や石英基板を挙げることができる。特に本明細書で開示する発明は、基板としてガラス基板を用いた場合に有用である。
【００１２】
「非晶質の領域と結晶性を有する領域とを有する珪素膜を形成する工程」には、珪素の結晶化を助長する金属元素を選択的に非晶質珪素膜に導入し、４５０〜６００℃程度の加熱温度で加熱処理を加える工程を挙げることができる。この場合、金属元素が導入された領域または金属元素が導入された領域とその周辺を選択的に結晶化させることができる。この加熱温度の上限は基板の耐熱温度、即ち歪点で制限される。例えば、ガラス基板を使用した場合には、加熱温度は５５０℃程度の温度とすることが、ガラス基板の耐熱性や生産性の面から適当である。また、石英基板等の１０００℃以上の温度にも耐え得るような材料を基板に用いた場合には、この加熱温度も耐熱温度に伴って高くすることができる。
【００１３】
珪素の結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を用いることができる。これらの金属元素の中で特にその効果が顕著に得られるのはニッケル（Ｎｉ）である。
【００１４】
金属元素を非晶質珪素膜に導入するには、金属元素の薄膜をスパッタ法やＣＶＤ法や蒸着法で非晶質珪素膜上に物理的に形成する方法と、金属元素を含んだ溶液を非晶質珪素膜上に塗布する方法とを挙げることができる。
物理的な形成方法は、極薄い膜を均一に形成することが困難である。そのため、金属元素が非晶質珪素膜上に均一に接することができないので、結晶成長の際に金属元素が偏在し易い。他方、溶液を用いる方法は金属元素の濃度を容易に制御することができ、かつ金属元素を非晶質珪素膜の表面に均一に接して保持させることができる。
従って、金属元素を非晶質珪素膜に導入する方法としては、物理的に金属膜を形成する方法よりも、溶液を用いる方法がより好適である。
【００１５】
加熱処理により珪素を結晶化させるためには、金属元素は１×１０¹⁶ｃｍ^-3以上の濃度で非晶質珪素膜中に含ませることが必要である。しかし、非晶質珪素膜中に、金属元素を５×１０¹⁹ｃｍ^-3以上の濃度で含ませた場合には、膜中にシリサイドが形成されてしまうので好ましくない。
このため、本発明は、「加熱処理によって、前記結晶性を有する領域から前記金属元素を非晶質の領域に拡散させる（或いは吸い取らせる）」ことによって、結晶性を有する領域の金属元素濃度を１×１０¹⁶ｃｍ^-3以下とする。
【００１６】
金属元素を拡散させるためには、加熱温度は４００℃以上（上限は基板の耐熱温度、ガラス基板であれば歪点で制限される）であればよい。
この加熱処理は非晶質の領域が結晶化しない温度（一般的に４５０℃以下）で行う方法と、非晶質の領域が結晶化する温度（一般的に４５０℃以上、好ましくは５００℃以上）で行う方法とに二分できる。
【００１７】
非晶質の領域を結晶化させずに加熱処理を行うことで、結晶性の領域中の金属元素を非晶質の領域に拡散させる効果、或いは吸い出させる効果を得ることができる。例えは、加熱温度は４００〜４５０℃とし、その加熱時間は５分〜１０時間程度とすればよい。
時間をかけて加熱処理を加えることで、結晶性領域中の金属元素の濃度を金属元素が拡散していった非晶質領域の金属元素の濃度よりも低くすることができる。これは非晶質状態では不対結合手が多量に存在しているためである。換言すると、非晶質珪素膜中には金属元素と結合しやすい状態で珪素の原子が存在しているためである。この作用は非晶質珪素膜中の欠陥密度を人為的に多くした場合に、より顕著に得ることができる。なお、この作用を非晶質領域による金属元素の吸い出し効果と見ることもできる
【００１８】
他方、非晶質の領域の結晶化が進行する温度で加熱処理をした場合には、非晶質珪素膜が結晶化した時点で金属元素の拡散が見かけ状停止して、結晶成長の先端部分に金属元素が集中して存在する。
本発明は、真性半導体とすべき領域外まで結晶成長の先端部が移動するように加熱処理をして、真性半導体とすべき領域中には金属元素の集中した部分が存在しないようにする。
【００１９】
本発明に係る半導体装置の構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とを有する活性層と、
該活性層上に形成されたゲイト絶縁膜と、
該ゲイト絶縁膜上に形成されたゲイト電極と、
を有し、
前記活性層中には珪素の結晶化を助長する金属元素が含まれており、
前記チャネル形成領域中の前記金属元素の平均濃度は、前記ソース領域およびドレイン領域中における金属元素の平均濃度に比較して同程度またはそれより低いことを特徴とする。
【００２０】
上記構成を有する半導体装置は、活性層において、少なくともチャネル形成領域を金属元素の作用によって形成した結晶性珪素領域とし、その周囲、例えばソース／ドレイン領域やその一部を非晶質珪素領域とする。この状態で、加熱処理を加えることによって、結晶性珪素領域中の金属元素を非晶質領域に吸い出させている（拡散させている。）。
具体的には、チャネル形成領域中の金属元素の濃度を1 × 10 ¹⁶cm^-3以下とすることができると同時に、ソース領域とドレイン領域中における金属元素の濃度を1 × 10 ¹⁶cm^-3〜5×10¹⁹cm^-3とすることができる。なお本明細書中における不純物の濃度はＳＩＭＳ（２次イオン分析方法）で計測された値の最小値で定義されている。
【００２１】
【実施例】
〔実施例１〕
図１〜図５に基づいて、本実施例を説明する。
図１〜３は薄膜トランジスタの作製工程を説明する上面図であり、図４、図５は作製工程毎の薄膜トランジスタの断面図である。
図４（Ａ）に示すように、ガラス基板４０１上に、下地膜として酸化珪素膜４０２を３０００Åの厚さにスパッタ法で成膜する。その上に非晶質珪素膜４０３をプラズマＣＶＤ法または減圧熱ＣＶＤ法で５００Åの厚さに成膜する。
【００２２】
ＵＶ酸化法によって、非晶質珪素膜４０３の表面に図示しない極薄い酸化膜を形成する。ＵＶ酸化法とは、酸素雰囲気または酸化性雰囲気中において、ＵＶ光を照射することによって、酸化膜を形成する方法である。ここで酸化膜を形成するのは、後の工程で非晶質珪素膜４０３上に塗布される溶液の濡れ性を向上させるためである。次に、フォトレジストを用いてマスク４０４を形成する。レジストのマスク４０４は紙面に垂直な方向に長手方向を有する矩形状の開口部４０５を有する。
この状態で珪素の結晶化を助長する金属元素であるニッケルを含んだ溶液を塗布する。ここではニッケル酢酸塩溶液をスピンコート法を用いて塗布する。この結果、図示しない酸化膜を介して、レジストのマスク４０４の開口部４０５において、非晶質珪素膜４０３の表面にニッケルが接して保持された状態が実現される。（図４（Ａ））
【００２３】
次にレジストのマスク４０４を取り除き、加熱処理を施す。加熱温度は４５０℃〜６００℃の範囲とすればよい。ガラス基板を用いる場合には、ガラス基板の縮みや変形を防ぐために、この加熱処理の温度をガラス基板の歪点以下の温度とすることが好ましい。本実施例では、加熱温度を５５０℃とし、加熱時間を４時間とする。
【００２４】
図４（Ｂ）に示す状態を上面から見た様子を図１（Ａ）に示す。図１（Ａ）のＡ−Ａ’で切った断面図が図４（Ｂ）に相当する。
図１（Ａ）に示すように、点線で示す非晶質の領域１００において、レジストのマスク４０５の開口部４０５に、ニッケル元素が接して保持されている。５５０℃、４時間の加熱処理が施されると、矢印１０２に沿って基板４０１に平行な方向に結晶が成長して、その結晶成長距離を数１０μｍ〜１００μｍ以上にとすることができる。（図４（Ｂ））
【００２５】
結晶成長を行わせた後、結晶化された珪素膜を図１（Ｂ）示すような形状にパターニングして、島状領域１０５を形成する。図１（Ｂ）をＢ−Ｂ’で切った断面図が図４（Ｃ）に相当する。島状領域１０５は薄膜トランジスタの活性層の元になる。図１（Ａ）に示すように矢印１０２に沿って選択的に結晶成長が進行したため、領域１０３は結晶化された領域であり、領域１０４は非晶質（アモルファス）のままの領域である。
【００２６】
次に、図４（Ｄ）に示すように、ゲイト絶縁膜として機能する酸化珪素膜４０６を１０００Åの厚さにプラズマＣＶＤ法で成膜する。さらにアルミニウムを主成分とする膜を６０００Åの厚さに成膜して、図２（Ａ）に示すような形状にパターニングして、ゲイト電極４０７を形成する。なお、図２（Ａ）のＡ−Ａ’で切った断面図が図４（Ｄ）に相当する。
【００２７】
次に、電解溶液中において、ゲイト電極４０７を陽極酸化して、ゲイト電極４０７の周囲に酸化物層４０８を形成する。この酸化物層４０８の厚さは２０００Å程度とする。この酸化物層４０８の厚さで後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。
【００２８】
次に、ソース／ドレイン領域を形成するために不純物イオンを島状領域１０５に注入する。本実施例ではリンイオンを注入する。
図４（Ｄ）に示めすように、斜線で示す領域２０２において、ゲイト電極４０７の直下の領域には不純物イオンが注入されず、チャネル形成領域となり、陽極酸化物層４０８の直下の領域には、リンイオンが低濃度に注入されるため、オフセットゲイト領域となる。また、結晶化された領域２０２は不純物イオンによって結晶性が殆ど損なわれない。他方、領域２０３には不純物イオンが高濃度に注入され、不純物イオンが衝突した衝撃により殆ど非晶質化される。非晶質化された領域２０３は、後に、ソース／ドレイン領域となる。
また結晶化された領域２０２とその近傍の領域は、図１（Ｂ）に示す結晶化された領域１０３に対応するため、結晶化を助長するために用いられたニッケル元素が存在している。領域２０２中のニッケル濃度は、ニッケルが最初に導入された開口部４０５におけるニッケル濃度と比較して、１桁程度低くなっている。他方、非晶質化された領域２０３は領域１０４に対応しており、殆どニッケル元素は含まれていない。
【００２９】
次に、図２（Ｂ）に示すように、非晶質珪素が結晶化しない温度、４００〜４５０℃で加熱処理する。ここでは４５０℃の温度で２時間の加熱処理を行う。すると、矢印２０４で示すように、結晶化された領域２０２に含まれているニッケル元素が非晶質化された領域２０３に拡散していく。非晶質化された領域２０３はニッケルをトラップする欠陥を多量に有しているため、ニッケルが結晶化された領域２０２から非晶質化された領域２０３に拡散して（吸い出されて）、最終的に、結晶化された領域２０２のニッケル濃度を１／２以下とすることができる。
この加熱処理工程は４５０℃以上の温度で行うことはできない。なぜなら、４５０℃以上の温度で加熱した場合には、アルミニウムを主成分とするゲイト電極４０７からアルミニウムが拡散してしまう現象が顕著になるためである。
【００３０】
次に、図５（Ｂ）に示すように、レーザー光を照射して、不純物イオンの注入によって非晶質化された領域２０３を結晶化すると共に、注入された不純物イオンを活性化する。この結果、ソース領域５０１、ドレイン領域５０２、チャネル形成領域５０３、オフセットゲイト領域５００がそれぞれ形成される。
【００３１】
そして図５（Ｃ）に示すように、層間絶縁膜として酸化珪素膜５０４を７０００Åの厚さに成膜する。さらにコンタクトホールの形成を行った後、ソース電極５０５とドレイン電極５０６の形成を行う。最後に３５０℃の水素雰囲気中において熱処理を１時間加えることにより、薄膜トランジスタを完成させる。（図５（Ｃ））
【００３２】
本実施例では、ニッケル元素の触媒作用により、珪素膜を結晶化させるようにしたため、低温で、且つ短時間で、結晶性の優れた珪素膜を得ることができる。さらに、チャネル形成領域中のニッケル元素をソース／ドレイン領域に拡散させるようにしているため、薄膜トランジスタの特性を損ねることがない。従って、高速動作が可能な結晶性の薄膜トランジスタを得ることができる。
【００３３】
なお、本実施例では、チャネル形成領域５０３中のニッケル元素をソース／ドレイン領域５０１、５０２に拡散させるようにしたが、ニッケルを拡散させる領域はなるべく大きな面積とするとよい。これにより、より多くのニッケル元素を拡散させることができる。この場合には、図２（Ｂ）に示すように、領域２０３の断面積をできるだけ広くしておき、加熱処理により、非晶質化された領域２０３にニッケルが拡散させた後に、図３に示すように、領域２０３をソース／ドレイン領域３０１、３０２の形状にパターニングすればよい。なお、この場合には、珪素膜をエッチングする前に、ゲイト膜として機能している酸化珪素膜４０６を所定の形状にパタ−ニングする必要がある。
【００３４】
〔実施例２〕
本実施例は、実施例１に示す構成において、ゲイト電極４０７を珪素または珪素と金属とのシリサイドで構成した場合の例である。この場合、図５（Ａ）における工程で、加熱処理温度を非晶質珪素が結晶化する温度、即ち４５０℃以上で行うことができる。しかし、この温度はガラス基板の歪点以下の温度とすることが必要であり、例えば５５０℃で加熱すればよい。
５５０℃で加熱すると、図２（Ｂ）に示す非晶質化された領域２０３が結晶化されると共に、その結晶成長の進行方向に沿って、結晶性を有する領域２０２中のニッケル元素が拡散する。
本実施例では、真性半導体とすべきチャネル形成領域外まで結晶成長の先端部が移動するように加熱処理をして、チャネル形成領域中に金属元素の集中した部分が存在しないようにする。従って、ニッケル元素は結晶成長の終点、即ち、結晶化された領域２０３の端部に偏在することになる。
【００３５】
そのため、図３に示すように、ニッケルが偏在している領域を除去するように、パターニングして、ソース／ドレイン領域３０１、３０２を形成するとよい。なお、この場合には、珪素膜をエッチングする前に、ゲイト膜として機能している酸化珪素膜２０４を所定の形状にパタ−ニングする必要がある。
後の工程は、実施例１に示した工程と同様な工程を経て、薄膜トランジスタを完成させる。
【００３６】
〔実施例３〕
本実施例は、珪素の結晶化を助長する金属元素が導入された領域を加熱により結晶成長させて、その領域を用いて薄膜トランジスタを作製する例である。本実施例で示す薄膜トランジスタの作製工程が実施例１に示す薄膜トランジスタの作製工程と異なるのは、金属元素が導入される領域と結晶化が行われる領域との関係、さらには結晶化の形態が異なる点である。
【００３７】
図６に本実施例に示す薄膜トランジスタを作製するに工程を部分的に示す。本実施例においては、まず、図６（Ａ）に示す斜線の領域６０１にニッケル元素を導入する。ニッケル元素の導入方法は、実施例１に示すものと同様に、ニッケル酢酸塩溶液を塗布する方法を採用すればよい。しかし、実施例１と比較して、ニッケル酢酸塩溶液中のニッケル濃度は１桁以上小さくしておくことが必要である。これは、実施例１と同様のニッケル濃度のニッケル酢酸塩溶液を用いると、加熱処理によって結晶化させる際に、基板に平行な方向に結晶成長が行われてしまうからである。
【００３８】
領域６０１を結晶化させるには、５５０℃、４時間の加熱処理を行えばよい。こうして、領域６０１を結晶化させた後に、図６（Ｂ）に示すように領域６０１をパターニングして、ニッケルが導入され、結晶化された領域が薄膜トランジスタの活性層のチャネル形成の領域１０３になるようにする。後の工程は実施例１に示したものと同様である。
【００３９】
〔実施例４〕
本実施例は、実施例１に示す工程において、選択的にニッケル元素の導入を行わないで、非晶質珪素膜の全面にニッケル元素を導入することを特徴とする。
本実施例においては、図１（Ａ）及び図４（Ａ）に示す工程において、何らマスク（図４の４０４で示される）を形成しない状態で、非晶質珪素膜４０３の全面にニッケル酢酸塩溶液を塗布する。
【００４０】
この状態で、５５０℃、４時間加熱して、非晶質珪素膜４０３を結晶化させる。結晶化された珪素膜をパターニングして、図１（Ｂ）、図４（Ｃ）に示すように島状領域１０５を形成する。
島状領域１０５全域において、ニッケルの濃度が均一になる。従って、実施例１のような、ニッケル濃度の高い領域からニッケルを含有していない（測定限界以下、あるいは極めて低いレベルという意味）領域へのニッケル元素の拡散作用は期待することができない。
【００４１】
そのため、本実施例では、ニッケル元素を拡散させる領域を意図的に非晶質化させて、その後に、加熱処理をして、チャネル形成領域内のニッケル元素を非晶質化させた領域に拡散させるようにしている。
【００４２】
そこで、図４（Ｄ）に示すように、ソース／ドレイン領域の形成を行うために、不純物イオンを注入して、ソース／ドレイン領域となる領域２０３を非晶質化し、チャネル形成領域となる領域２０２を非晶質化しないようにする。
図５（Ａ）、図２（Ｂ）に示すように加熱処理を行うと、領域２０２から非晶質化している領域２０３へとニッケル元素が移動する。これは、非晶質珪素膜中の方が結晶性珪素膜中の方より、ニッケルをトラップするための欠陥や不対結合手が多数存在しており、加熱処理を加えることによって、これらの非晶質珪素膜中の欠陥や不対結合手に、ニッケル元素が徐々にトラップされていくからである。即ち、見かけ上は領域２０２からイオン注入によって非晶質化した領域２０３にニッケル元素が吸い出されていく現象、或いは拡散していく現象が観察される。この加熱処理は、例えば４００〜４５０℃の温度で４時間行えばよい。
【００４３】
後の工程は、実施例１に示した工程と同様な工程により、薄膜トランジスタを完成させる。
【００４４】
〔実施例５〕
実施例４では、ニッケル元素を拡散させる領域２０３を、非晶質化させるために、導電性を付与するイオンを加速しながら領域２０３に注入するようにしたが、例えば、珪素の半導体としての特性を損なわないようなイオンを注入して、領域２０３を非晶質化するようにしてもよい。例えば、Ｓｉイオンや、Ｇｅイオンを注入することができる。
【００４５】
【発明の効果】
本明細書に開示する発明は、ニッケル元素の触媒作用により、珪素膜を結晶化させるようにしたため、ガラス基板が耐え得る温度である６００℃、好ましくは５５０℃以下のプロセス温度で結晶性珪素膜を用いた薄膜トランジスタを得ることができる。またチャネル形成領域中の金属元素の濃度を下げることができるので、特性の安定した、高速動作が可能な結晶性の薄膜トランジスタを得ることができる。
従って、液晶表示装置の基板にガラス基板を使用しても、結晶性の薄膜トランジスタにより、画素マトリクス部と、周辺回路を同一基板上に形成することができるため、装置を小型化、軽量化することができる。また、装置の性能を向上することができる。
【００４６】
本明細書で開示する発明は、薄膜トランジスタのみならず、その他の結晶性を有する薄膜珪素を用いたデバイスに利用することができる。
【図面の簡単な説明】
【図１】薄膜トランジスタの作製工程を説明する上面図である。
【図２】薄膜トランジスタの作製工程を説明する上面図である。
【図３】薄膜トランジスタの作製工程を説明する上面図である。
【図４】薄膜トランジスタの作製工程を説明する断面図である。
【図５】薄膜トランジスタの作製工程を説明する断面図である。
【図６】薄膜トランジスタの作製工程を説明する上面図である。
【符号の説明】
１０５島状領域
２０２結晶化された領域
２０３非晶質化された領域
３０１、５０１ソース領域
３０２、５０２ドレイン領域
４０１ガラス基板
４０２酸化珪素膜（下地膜）
４０３非晶質珪素膜
４０４レジストマスク
４０７ゲイト電極
４０８酸化物層
５００オフセットゲイト領域
５０３チャネル形成領域[0001]
[Industrial application fields]
The invention disclosed in this specification relates to a semiconductor device such as a thin film transistor and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, a configuration using a thin film transistor in a liquid crystal device has been attracting attention. This is called an active matrix type liquid crystal display device, characterized in that a thin film transistor is arranged in each of millions or more of pixels arranged in a matrix, and the electric charge held in each pixel is controlled by the thin film transistor. To do. Since this active matrix type liquid crystal display device is capable of fine display at high speed, it is used for portable word processors and computer displays.
[0003]
In general, in an active matrix liquid crystal display device, a thin film transistor disposed in each pixel is composed of an amorphous silicon film formed by a plasma CVD method, and a peripheral circuit for driving these amorphous silicon thin film transistors is provided. It consists of an external IC.
[0004]
[Problems to be solved by the invention]
However, in the conventional example, since the peripheral drive circuit is composed of an external IC, it is difficult to reduce the size and weight of the device. The reason why the peripheral drive circuit is composed of an external IC is that a thin film transistor using an amorphous silicon film cannot perform an operation required for the peripheral drive circuit because of its slow operation speed. It is. Further, the peripheral drive circuit is generally composed of a CMOS circuit, but the characteristics of a P-channel type thin film transistor composed of an amorphous silicon film are extremely low compared to an N-channel type, so that a CMOS circuit cannot be constructed. Is one of the causes.
[0005]
The reason why a thin film transistor using an amorphous silicon film is used in an active matrix liquid crystal display device is that there is a problem of heat resistance of the glass substrate. In general, since a liquid crystal display device needs to use a light-transmitting substrate, the material of the substrate is limited. In general, glass is the only material that satisfies the condition that it has translucency, is inexpensive, and has a large area.
[0006]
However, when a glass substrate is heated at a temperature of 600 ° C. or higher, warping and shrinkage become remarkable, and thus a process in which the substrate temperature is 600 ° C. or higher cannot be employed. For example, a Corning 7059 glass substrate, which is generally used as a substrate for an active matrix liquid crystal display, has a glass strain point of 593 ° C., and if heat treatment is applied above that temperature, the substrate warps or shrinks greatly. It will not be practical.
[0007]
The amorphous silicon film can be easily formed in a large area and at a low temperature (400 ° C. or lower) by plasma CVD. Therefore, in the prior art, when a glass substrate is used, the semiconductor portion of the thin film transistor used is composed of an amorphous silicon film.
[0008]
An active matrix type liquid crystal display device using a quartz substrate as a part of the substrate is also known. In this case, since heat treatment can be performed at a temperature of 800 ° C. or 900 ° C. or higher, a thin film transistor can be manufactured using a crystalline silicon thin film.
Compared with a thin film transistor formed of an amorphous silicon film, a thin film transistor formed of a crystalline silicon film can operate at an order of magnitude higher. In addition, since a thin film transistor formed using a crystalline silicon film can manufacture a CMOS circuit, a peripheral driver circuit can also be disposed on the same substrate (in this case, a quartz substrate).
Therefore, by using the quartz substrate, it is possible to improve the performance of the liquid crystal display device, and it becomes possible to display finer and faster. In addition, it is possible to reduce the size and weight of the entire liquid crystal display device. However, the quartz substrate is very expensive, more than 10 times the price of the glass substrate, and cannot be adopted from the viewpoint of economy. .
[0009]
An object of the present invention is to solve the above problems and provide a method for manufacturing a semiconductor device such as a thin film transistor having a crystalline silicon film formed over a glass substrate. That is, the present invention provides a technique for forming a crystalline silicon film on a glass substrate at a temperature of 600 ° C. or lower and obtaining a thin film transistor using the crystalline silicon film.
It is another object of the present invention to provide a semiconductor device such as a thin film transistor that performs stable operation.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, the structure of the method for manufacturing a semiconductor device according to the present invention is as follows.
Forming a silicon film having an amorphous region and a crystalline region over a substrate having an insulating surface;
Applying heat treatment;
Have
The region having crystallinity contains a metal element that promotes crystallization of silicon,
By the heat treatment, the metal element is diffused from the crystalline region to an amorphous region.
[0011]
In the above structure, examples of the substrate having an insulating surface include a glass substrate, a quartz substrate, a glass substrate on which an insulating film is formed, and a quartz substrate. In particular, the invention disclosed in this specification is useful when a glass substrate is used as the substrate.
[0012]
In the “step of forming a silicon film having an amorphous region and a crystalline region”, a metal element that promotes crystallization of silicon is selectively introduced into the amorphous silicon film, and 450 to 600 is added. A step of applying a heat treatment at a heating temperature of about ° C. can be mentioned. In this case, the region into which the metal element is introduced or the region into which the metal element is introduced and its periphery can be selectively crystallized. The upper limit of the heating temperature is limited by the heat resistant temperature of the substrate, that is, the strain point. For example, when a glass substrate is used, the heating temperature is suitably about 550 ° C. from the viewpoint of heat resistance and productivity of the glass substrate. In addition, when a material that can withstand a temperature of 1000 ° C. or higher, such as a quartz substrate, is used for the substrate, the heating temperature can be increased with the heat resistant temperature.
[0013]
As the metal element for promoting the crystallization of silicon, one or more kinds of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used. Among these metal elements, nickel (Ni) has a particularly remarkable effect.
[0014]
In order to introduce a metal element into an amorphous silicon film, a thin film of the metal element is physically formed on the amorphous silicon film by sputtering, CVD, or vapor deposition, and a solution containing the metal element is used. And a method of coating on an amorphous silicon film.
In the physical formation method, it is difficult to form an extremely thin film uniformly. For this reason, the metal element cannot uniformly contact the amorphous silicon film, and therefore the metal element is likely to be unevenly distributed during crystal growth. On the other hand, the method using a solution can easily control the concentration of the metal element, and can hold the metal element in contact with the surface of the amorphous silicon film uniformly.
Therefore, as a method of introducing the metal element into the amorphous silicon film, a method using a solution is more preferable than a method of physically forming the metal film.
[0015]
In order to crystallize silicon by heat treatment, the metal element needs to be contained in the amorphous silicon film at a concentration of 1 × 10 ¹⁶ cm ⁻³ or more. However, it is not preferable that a metal element is contained in the amorphous silicon film at a concentration of 5 × 10 ¹⁹ cm ⁻³ or more because silicide is formed in the film.
For this reason, the present invention provides the metal element concentration in the crystalline region by “diffusing (or absorbing) the metallic element from the crystalline region into the amorphous region by heat treatment”. 1 × 10 ¹⁶ cm ⁻³ or less.
[0016]
In order to diffuse the metal element, the heating temperature may be 400 ° C. or more (the upper limit is the heat resistant temperature of the substrate, and if it is a glass substrate, it is limited by the strain point).
This heat treatment is performed at a temperature at which the amorphous region does not crystallize (generally 450 ° C. or lower) and at a temperature at which the amorphous region crystallizes (generally 450 ° C. or higher, preferably 500 ° C. or higher). ).
[0017]
By performing the heat treatment without crystallizing the amorphous region, an effect of diffusing or sucking out the metal element in the crystalline region into the amorphous region can be obtained. For example, the heating temperature may be 400 to 450 ° C., and the heating time may be about 5 minutes to 10 hours.
By applying heat treatment over time, the concentration of the metal element in the crystalline region can be made lower than the concentration of the metal element in the amorphous region into which the metal element has diffused. This is because a large amount of unpaired bonds are present in the amorphous state. In other words, this is because silicon atoms exist in the amorphous silicon film in a state of being easily bonded to the metal element. This effect can be obtained more remarkably when the defect density in the amorphous silicon film is artificially increased. This action can also be regarded as a metal element sucking effect by the amorphous region.
On the other hand, when the heat treatment is performed at a temperature at which crystallization of the amorphous region proceeds, the diffusion of the metal element apparently stops when the amorphous silicon film crystallizes, and the tip of the crystal growth Metal elements are concentrated in the area.
In the present invention, heat treatment is performed so that the tip of crystal growth moves out of the region that should be an intrinsic semiconductor, so that the portion where the metal element is concentrated does not exist in the region that should be an intrinsic semiconductor.
[0019]
The configuration of the semiconductor device according to the present invention is as follows.
An active layer having at least a source region, a drain region, and a channel formation region;
A gate insulating film formed on the active layer;
A gate electrode formed on the gate insulating film;
Have
The active layer contains a metal element that promotes crystallization of silicon,
The average concentration of the metal element in the channel formation region is approximately equal to or lower than the average concentration of the metal element in the source region and the drain region.
[0020]
In the semiconductor device having the above structure, in the active layer, at least a channel formation region is a crystalline silicon region formed by the action of a metal element, and its periphery, for example, a source / drain region or a part thereof is an amorphous silicon region. . In this state, by applying heat treatment, the metal element in the crystalline silicon region is sucked out (diffused) into the amorphous region.
Specifically, the concentration of the metal element in the channel formation region can be 1 × 10 ¹⁶ cm ⁻³ or less, and at the same time, the concentration of the metal element in the source region and the drain region can be reduced to 1 × 10 ¹⁶ cm ^−3. It can be ˜5 × 10 ¹⁹ cm ⁻³ . In the present specification, the impurity concentration is defined as the minimum value measured by SIMS (secondary ion analysis method).
[0021]
【Example】
[Example 1]
A present Example is described based on FIGS.
1 to 3 are top views illustrating a manufacturing process of a thin film transistor, and FIGS. 4 and 5 are cross-sectional views of the thin film transistor for each manufacturing process.
As shown in FIG. 4A, a silicon oxide film 402 is formed as a base film with a thickness of 3000 mm on a glass substrate 401 by a sputtering method. An amorphous silicon film 403 is formed thereon with a thickness of 500 mm by plasma CVD or low pressure thermal CVD.
[0022]
An ultrathin oxide film (not shown) is formed on the surface of the amorphous silicon film 403 by UV oxidation. The UV oxidation method is a method for forming an oxide film by irradiating UV light in an oxygen atmosphere or an oxidizing atmosphere. Here, the oxide film is formed in order to improve the wettability of the solution applied on the amorphous silicon film 403 in a later step. Next, a mask 404 is formed using a photoresist. The resist mask 404 has a rectangular opening 405 having a longitudinal direction in a direction perpendicular to the paper surface.
In this state, a solution containing nickel, which is a metal element that promotes crystallization of silicon, is applied. Here, a nickel acetate solution is applied using a spin coating method. As a result, a state is realized in which nickel is held in contact with the surface of the amorphous silicon film 403 in the opening 405 of the resist mask 404 through an oxide film (not shown). (Fig. 4 (A))
[0023]
Next, the resist mask 404 is removed and heat treatment is performed. The heating temperature may be in the range of 450 ° C to 600 ° C. In the case of using a glass substrate, it is preferable to set the temperature of the heat treatment to a temperature equal to or lower than the strain point of the glass substrate in order to prevent shrinkage or deformation of the glass substrate. In this embodiment, the heating temperature is 550 ° C., and the heating time is 4 hours.
[0024]
FIG. 1A shows a state where the state shown in FIG. 4B is viewed from above. A cross-sectional view taken along line AA ′ in FIG. 1A corresponds to FIG.
As shown in FIG. 1A, nickel element is held in contact with an opening 405 of a resist mask 405 in an amorphous region 100 indicated by a dotted line. When heat treatment is performed at 550 ° C. for 4 hours, a crystal grows in the direction parallel to the substrate 401 along the arrow 102, and the crystal growth distance can be several tens μm to 100 μm or more. (Fig. 4 (B))
[0025]
After the crystal growth is performed, the crystallized silicon film is patterned into a shape as shown in FIG. A cross-sectional view taken along line BB ′ in FIG. 1B corresponds to FIG. The island region 105 is a source of the active layer of the thin film transistor. As shown in FIG. 1A, since crystal growth has progressed selectively along the arrow 102, the region 103 is a crystallized region, and the region 104 is an amorphous region.
[0026]
Next, as shown in FIG. 4D, a silicon oxide film 406 functioning as a gate insulating film is formed to a thickness of 1000 mm by plasma CVD. Further, a film containing aluminum as a main component is formed to a thickness of 6000 mm and patterned into a shape as shown in FIG. Note that a cross-sectional view taken along line AA ′ in FIG. 2A corresponds to FIG.
[0027]
Next, the gate electrode 407 is anodized in the electrolytic solution to form an oxide layer 408 around the gate electrode 407. The thickness of this oxide layer 408 is about 2000 mm. With the thickness of the oxide layer 408, an offset gate region can be formed in a subsequent impurity ion implantation step.
[0028]
Next, impurity ions are implanted into the island region 105 to form source / drain regions. In this embodiment, phosphorus ions are implanted.
As shown in FIG. 4D, in the region 202 indicated by hatching, impurity ions are not implanted into the region immediately below the gate electrode 407, but become a channel formation region, and the region immediately below the anodic oxide layer 408 Since phosphorus ions are implanted at a low concentration, an offset gate region is formed. Further, the crystallinity of the crystallized region 202 is hardly impaired by impurity ions. On the other hand, impurity ions are implanted into the region 203 at a high concentration, and the region 203 is almost made amorphous by the impact of collision of the impurity ions. The amorphous region 203 will later become a source / drain region.
In addition, since the crystallized region 202 and a region in the vicinity thereof correspond to the crystallized region 103 illustrated in FIG. 1B, there is nickel element used to promote crystallization. The nickel concentration in region 202 is about an order of magnitude lower than the nickel concentration in opening 405 where nickel was first introduced. On the other hand, the amorphized region 203 corresponds to the region 104 and hardly contains nickel element.
[0029]
Next, as shown in FIG. 2B, heat treatment is performed at a temperature at which amorphous silicon does not crystallize at 400 to 450 ° C. Here, heat treatment is performed at a temperature of 450 ° C. for 2 hours. Then, as indicated by an arrow 204, nickel element contained in the crystallized region 202 diffuses into the amorphous region 203. Since the amorphized region 203 has a large number of defects that trap nickel, nickel is diffused (sucked out) from the crystallized region 202 to the amorphized region 203. Finally, the nickel concentration of the crystallized region 202 can be reduced to ½ or less.
This heat treatment process cannot be performed at a temperature of 450 ° C. or higher. This is because, when heated at a temperature of 450 ° C. or higher, the phenomenon that aluminum diffuses from the gate electrode 407 mainly composed of aluminum becomes remarkable.
[0030]
Next, as shown in FIG. 5B, laser light is irradiated to crystallize the region 203 made amorphous by the implantation of impurity ions, and the implanted impurity ions are activated. As a result, a source region 501, a drain region 502, a channel formation region 503, and an offset gate region 500 are formed.
[0031]
Then, as shown in FIG. 5C, a silicon oxide film 504 is formed to a thickness of 7000 mm as an interlayer insulating film. Further, after forming contact holes, a source electrode 505 and a drain electrode 506 are formed. Finally, a heat treatment is applied in a hydrogen atmosphere at 350 ° C. for 1 hour to complete the thin film transistor. (Fig. 5 (C))
[0032]
In this embodiment, since the silicon film is crystallized by the catalytic action of nickel element, a silicon film having excellent crystallinity can be obtained at a low temperature and in a short time. Further, since the nickel element in the channel formation region is diffused into the source / drain regions, the characteristics of the thin film transistor are not impaired. Accordingly, a crystalline thin film transistor capable of high speed operation can be obtained.
[0033]
In this embodiment, the nickel element in the channel formation region 503 is diffused in the source / drain regions 501 and 502, but the region in which nickel is diffused is preferably as large as possible. Thereby, more nickel elements can be diffused. In this case, as shown in FIG. 2B, the cross-sectional area of the region 203 is made as wide as possible, and after nickel is diffused into the amorphous region 203 by heat treatment, As shown, the region 203 may be patterned into the shape of the source / drain regions 301 and 302. In this case, it is necessary to pattern the silicon oxide film 406 functioning as a gate film into a predetermined shape before etching the silicon film.
[0034]
[Example 2]
This embodiment is an example in which the gate electrode 407 is made of silicon or silicide of silicon and metal in the configuration shown in the first embodiment. In this case, in the step in FIG. 5A, the heat treatment can be performed at a temperature at which amorphous silicon is crystallized, that is, 450 ° C. or higher. However, this temperature is required to be equal to or lower than the strain point of the glass substrate, and may be heated at, for example, 550 ° C.
When heated at 550 ° C., the amorphized region 203 shown in FIG. 2B is crystallized, and the nickel element in the crystalline region 202 diffuses along the progress direction of the crystal growth. To do.
In this embodiment, heat treatment is performed so that the tip of crystal growth moves to the outside of the channel formation region that should be an intrinsic semiconductor, so that a portion where metal elements are concentrated does not exist in the channel formation region. Therefore, the nickel element is unevenly distributed at the end of crystal growth, that is, at the end of the crystallized region 203.
[0035]
Therefore, as shown in FIG. 3, it is preferable to form source / drain regions 301 and 302 by patterning so as to remove a region where nickel is unevenly distributed. In this case, it is necessary to pattern the silicon oxide film 204 functioning as a gate film into a predetermined shape before etching the silicon film.
Subsequent steps complete the thin film transistor through steps similar to those shown in the first embodiment.
[0036]
Example 3
In this example, a region into which a metal element that promotes crystallization of silicon is introduced is crystal-grown by heating, and a thin film transistor is manufactured using the region. The manufacturing process of the thin film transistor described in this embodiment is different from the manufacturing process of the thin film transistor described in Embodiment 1 in that the relationship between the region where the metal element is introduced and the region where crystallization is performed, and the crystallization mode are different. Is a point.
[0037]
FIG. 6 partially shows a process for manufacturing the thin film transistor described in this embodiment. In this embodiment, first, nickel element is introduced into the hatched region 601 shown in FIG. As a method for introducing nickel element, a method of applying a nickel acetate solution may be adopted as in the case of the first embodiment. However, compared to Example 1, the nickel concentration in the nickel acetate solution needs to be reduced by one digit or more. This is because when a nickel acetate solution having the same nickel concentration as in Example 1 is used, crystal growth is performed in a direction parallel to the substrate when crystallization is performed by heat treatment.
[0038]
In order to crystallize the region 601, heat treatment may be performed at 550 ° C. for 4 hours. After the region 601 is crystallized in this manner, the region 601 is patterned as shown in FIG. 6B, nickel is introduced, and the crystallized region becomes the channel formation region 103 of the active layer of the thin film transistor. Like that. The subsequent steps are the same as those shown in Example 1.
[0039]
Example 4
The present embodiment is characterized in that nickel element is introduced into the entire surface of the amorphous silicon film without selectively introducing nickel element in the process shown in the first embodiment.
In this embodiment, nickel acetate is not formed on the entire surface of the amorphous silicon film 403 in the state shown in FIGS. 1A and 4A without forming any mask (indicated by 404 in FIG. 4). Apply salt solution.
[0040]
In this state, the amorphous silicon film 403 is crystallized by heating at 550 ° C. for 4 hours. The crystallized silicon film is patterned to form island regions 105 as shown in FIGS. 1B and 4C.
The nickel concentration is uniform throughout the island region 105. Accordingly, it is not possible to expect the diffusion action of nickel element from the region having a high nickel concentration to the region not containing nickel (meaning that it is below the measurement limit or very low level) as in Example 1.
[0041]
Therefore, in this embodiment, the region where the nickel element is diffused is intentionally amorphized, and then heat-treated to diffuse the nickel element in the channel formation region into the amorphized region. I try to let them.
[0042]
Therefore, as shown in FIG. 4D, in order to form the source / drain regions, impurity ions are implanted to make the region 203 to be the source / drain regions amorphous, and to be the channel formation region. 202 is not made amorphous.
When heat treatment is performed as shown in FIGS. 5A and 2B, nickel element moves from the region 202 to the amorphous region 203. This is because there are more defects and dangling bonds for trapping nickel in the amorphous silicon film than in the crystalline silicon film. This is because nickel elements are gradually trapped by defects and dangling bonds in the crystalline silicon film. That is, a phenomenon in which nickel element is sucked out or diffused from the region 202 into the region 203 that has been made amorphous by ion implantation is observed. This heat treatment may be performed at a temperature of 400 to 450 ° C. for 4 hours, for example.
[0043]
In the subsequent process, the thin film transistor is completed by a process similar to the process shown in the first embodiment.
[0044]
Example 5
In Example 4, in order to make the region 203 in which nickel element is diffused amorphous, ions for imparting conductivity are implanted into the region 203 while accelerating. However, for example, characteristics of silicon as a semiconductor The region 203 may be made amorphous by implanting ions that do not impair the above. For example, Si ions or Ge ions can be implanted.
[0045]
【The invention's effect】
In the invention disclosed in this specification, since the silicon film is crystallized by the catalytic action of nickel element, the crystalline silicon film is processed at a process temperature of 600 ° C., preferably 550 ° C. or less, which is a temperature that the glass substrate can withstand. A thin film transistor using can be obtained. Further, since the concentration of the metal element in the channel formation region can be reduced, a crystalline thin film transistor with stable characteristics and capable of high speed operation can be obtained.
Therefore, even if a glass substrate is used as the substrate of the liquid crystal display device, the pixel matrix portion and the peripheral circuit can be formed on the same substrate by the crystalline thin film transistor, so that the device can be reduced in size and weight. Can do. In addition, the performance of the apparatus can be improved.
[0046]
The invention disclosed in this specification can be used not only for thin film transistors but also for other devices using thin film silicon having crystallinity.
[Brief description of the drawings]
FIG. 1 is a top view illustrating a manufacturing process of a thin film transistor.
FIG. 2 is a top view illustrating a manufacturing process of a thin film transistor.
FIG. 3 is a top view illustrating a manufacturing process of a thin film transistor.
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a thin film transistor.
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a thin film transistor.
FIG. 6 is a top view illustrating a manufacturing process of a thin film transistor.
[Explanation of symbols]
105 Island-shaped region 202 Crystallized region 203 Amorphized region 301, 501 Source region 302, 502 Drain region 401 Glass substrate 402 Silicon oxide film (underlying film)
403 Amorphous silicon film 404 Resist mask 407 Gate electrode 408 Oxide layer 500 Offset gate region 503 Channel formation region

Claims

絶縁表面を有する基板上に非晶質珪素膜を形成し、
珪素の結晶化を助長する金属元素を前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、
前記珪素膜に対して、前記金属元素が拡散し且つ前記非晶質の領域が結晶化しない温度で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に拡散させることを特徴とする半導体装置の作製方法。Forming an amorphous silicon film over a substrate having an insulating surface;
A crystalline silicon film is formed by introducing a metal element that promotes crystallization of silicon into the amorphous silicon film and performing heat treatment.
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
A heat treatment is performed on the silicon film at a temperature at which the metal element diffuses and the amorphous region does not crystallize, so that the metal element is removed from the crystalline region from the amorphous region. A method for manufacturing a semiconductor device, characterized by diffusing into a region.

絶縁表面を有する基板上に非晶質珪素膜を形成し、Forming an amorphous silicon film over a substrate having an insulating surface;
珪素の結晶化を助長する金属元素を前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、A crystalline silicon film is formed by introducing a metal element that promotes crystallization of silicon into the amorphous silicon film and performing heat treatment.
前記結晶性珪素膜上にゲイト絶縁膜を形成し、Forming a gate insulating film on the crystalline silicon film;
前記ゲイト絶縁膜上にゲイト電極を形成し、Forming a gate electrode on the gate insulating film;
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
前記珪素膜に対して４００〜４５０℃で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に拡散させることを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the silicon element is diffused from the crystalline region to the amorphous region by performing heat treatment on the silicon film at 400 to 450 ° C.

絶縁表面を有する基板上に非晶質珪素膜を形成し、
珪素の結晶化を助長する金属元素を前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、
前記珪素膜に対して、前記金属元素が拡散し且つ前記非晶質の領域が結晶化しない温度で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に吸い出させることを特徴とする半導体装置の作製方法。Forming an amorphous silicon film over a substrate having an insulating surface;
A crystalline silicon film is formed by introducing a metal element that promotes crystallization of silicon into the amorphous silicon film and performing heat treatment.
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
A heat treatment is performed on the silicon film at a temperature at which the metal element diffuses and the amorphous region does not crystallize, so that the metal element is removed from the crystalline region from the amorphous region. A method for manufacturing a semiconductor device, wherein the region is sucked out.

絶縁表面を有する基板上に非晶質珪素膜を形成し、Forming an amorphous silicon film over a substrate having an insulating surface;
珪素の結晶化を助長する金属元素を前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、A crystalline silicon film is formed by introducing a metal element that promotes crystallization of silicon into the amorphous silicon film and performing heat treatment.
前記結晶性珪素膜上にゲイト絶縁膜を形成し、Forming a gate insulating film on the crystalline silicon film;
前記ゲイト絶縁膜上にゲイト電極を形成し、Forming a gate electrode on the gate insulating film;
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
前記珪素膜に対して４００〜４５０℃で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に吸い出させることを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the silicon element is sucked from the crystalline region to the amorphous region by performing heat treatment on the silicon film at 400 to 450 ° C. .

絶縁表面を有する基板上に非晶質珪素膜を形成し、
珪素の結晶化を助長する金属元素を選択的に前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、
前記珪素膜に対して、前記金属元素が拡散し且つ前記非晶質の領域が結晶化しない温度で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に拡散させることを特徴とする半導体装置の作製方法。Forming an amorphous silicon film over a substrate having an insulating surface;
A metal element that promotes crystallization of silicon is selectively introduced into the amorphous silicon film and subjected to heat treatment to form a crystalline silicon film,
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
A heat treatment is performed on the silicon film at a temperature at which the metal element diffuses and the amorphous region does not crystallize, so that the metal element is removed from the crystalline region from the amorphous region. A method for manufacturing a semiconductor device, characterized by diffusing into a region.

絶縁表面を有する基板上に非晶質珪素膜を形成し、Forming an amorphous silicon film over a substrate having an insulating surface;
珪素の結晶化を助長する金属元素を選択的に前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、A metal element that promotes crystallization of silicon is selectively introduced into the amorphous silicon film and subjected to heat treatment to form a crystalline silicon film,
前記結晶性珪素膜上にゲイト絶縁膜を形成し、Forming a gate insulating film on the crystalline silicon film;
前記ゲイト絶縁膜上にゲイト電極を形成し、Forming a gate electrode on the gate insulating film;
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
前記珪素膜に対して４００〜４５０℃で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に拡散させることを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the silicon element is diffused from the crystalline region to the amorphous region by performing heat treatment on the silicon film at 400 to 450 ° C.

絶縁表面を有する基板上に非晶質珪素膜を形成し、
珪素の結晶化を助長する金属元素を選択的に前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、
前記珪素膜に対して、前記金属元素が拡散し且つ前記非晶質の領域が結晶化しない温度で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に吸い出させることを特徴とする半導体装置の作製方法。Forming an amorphous silicon film over a substrate having an insulating surface;
A metal element that promotes crystallization of silicon is selectively introduced into the amorphous silicon film and subjected to heat treatment to form a crystalline silicon film,
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
A heat treatment is performed on the silicon film at a temperature at which the metal element diffuses and the amorphous region does not crystallize, so that the metal element is removed from the crystalline region from the amorphous region. A method for manufacturing a semiconductor device, wherein the region is sucked out.

絶縁表面を有する基板上に非晶質珪素膜を形成し、Forming an amorphous silicon film over a substrate having an insulating surface;
珪素の結晶化を助長する金属元素を選択的に前記非晶質珪素膜に導入し、加熱処理することによって、結晶性珪素膜を形成し、A metal element that promotes crystallization of silicon is selectively introduced into the amorphous silicon film and subjected to heat treatment to form a crystalline silicon film,
前記結晶性珪素膜上にゲイト絶縁膜を形成し、Forming a gate insulating film on the crystalline silicon film;
前記ゲイト絶縁膜上にゲイト電極を形成し、Forming a gate electrode on the gate insulating film;
前記結晶性珪素膜に不純物イオンを注入することによって、非晶質の領域と結晶性を有する領域と、を有する珪素膜を形成し、By implanting impurity ions into the crystalline silicon film, a silicon film having an amorphous region and a crystalline region is formed,
前記珪素膜に対して４００〜４５０℃で加熱処理を行うことによって、前記金属元素を、前記結晶性を有する領域から前記非晶質の領域に吸い出させることを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the silicon element is sucked from the crystalline region to the amorphous region by performing heat treatment on the silicon film at 400 to 450 ° C. .

請求項５乃至請求項８のいずれか一において、前記非晶質珪素膜上の一部にマスクを形成することによって、珪素の結晶化を助長する前記金属元素を選択的に前記非晶質珪素膜に導入することを特徴とする半導体装置の作製方法。In any one of claims 5 to 8, wherein by forming a mask on a portion of the amorphous silicon film, selectively the amorphous silicon to the metal element for promoting crystallization of silicon A method for manufacturing a semiconductor device, which is introduced into a film.

請求項１乃至請求項９のいずれか一において、前記結晶性を有する領域は、前記基板に平行な方向に結晶成長した領域で構成されていることを特徴とする半導体装置の作製方法。In any one of claims 1 to 9, areas having a crystallinity, a method for manufacturing a semiconductor device characterized by being constituted by a region of crystal growth in the direction parallel to the substrate.

請求項１乃至請求項１０のいずれか一において、前記金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素が用いられることを特徴とする半導体装置の作製方法。In any one of claims 1 to 10, Fe as the metal element, Co, Ni, Ru, Rh , Pd, Os, Ir, Pt, Cu, is one or more kinds of elements selected from Au using A method for manufacturing a semiconductor device.