JP3894077B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3894077B2
JP3894077B2 JP2002259838A JP2002259838A JP3894077B2 JP 3894077 B2 JP3894077 B2 JP 3894077B2 JP 2002259838 A JP2002259838 A JP 2002259838A JP 2002259838 A JP2002259838 A JP 2002259838A JP 3894077 B2 JP3894077 B2 JP 3894077B2
Authority
JP
Japan
Prior art keywords
die bond
bond material
heat sink
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002259838A
Other languages
Japanese (ja)
Other versions
JP2004103642A (en
Inventor
直仁 水野
嘉治 原田
匡宏 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002259838A priority Critical patent/JP3894077B2/en
Publication of JP2004103642A publication Critical patent/JP2004103642A/en
Application granted granted Critical
Publication of JP3894077B2 publication Critical patent/JP3894077B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ヒートシンクやリードフレーム等の金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置に関し、特に、はんだを介して回路基板等の被実装基板に実装される半導体装置に関する。
【０００２】
【従来の技術】
この種の半導体装置は、ヒートシンクやリードフレーム等の金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなるものである（例えば、特許文献１参照。）。
【０００３】
図１１は、この種の一般的な半導体装置として基材にヒートシンクを用いた樹脂封止型半導体装置を示す概略断面図である。このものは、金属製の基材としてのヒートシンク１０と、このヒートシンク１０の一面上に導電性接着剤等のダイボンド材２０を介して接着された半導体チップ３０と、この半導体チップ３０とボンディングワイヤ５０により電気的に接続されたリードフレーム４０とを備え、これらのものを樹脂６０で封止してなるものである。
【０００４】
この装置は、次のようにして製造される。ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツール（図示せず）に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【０００５】
続いて、半導体チップ３０とリードフレーム４０とをワイヤボンディングして結線する。これを、金型内にセットし、樹脂６０を注入、充填することにより、ヒートシンク１０、半導体チップ３０、ボンディングワイヤ５０およびリードフレーム４０の一部が樹脂６０で封止され、図１１に示す装置ができあがる。
【０００６】
【特許文献１】
特開平３−２３７７３３号公報
【０００７】
【発明が解決しようとする課題】
ところで、上記半導体装置は、リードフレーム４０を介して回路基板等の被実装基板上にはんだ実装されるが、その実装のときには、はんだをリフローさせるため、そのリフロー温度がそのまま半導体装置に加わる。そのため、ダイボンド材２０とヒートシンク１０との間で剥離が発生するという問題がある。
【０００８】
本発明者らの検討では、特に、ヒートシンクの大きな半導体装置、例えば矩形板状をなすヒートシンクにおいて平面サイズが１０ｍｍ×１０ｍｍ以上、矩形板状をなす半導体シリコンチップにおいて平面サイズが４ｍｍ×４ｍｍ以上といった大きな半導体装置において、上記剥離の問題が顕著に現れた。
【０００９】
その原因の一つとして、ダイボンド材２０の厚さが、その粘度や接着時の条件（圧力、温度等）によって大きくばらつくため、ダイボンド材２０の厚さを一定以上に確保するのが難しいことが挙げられる。
【００１０】
ダイボンド材２０が薄くなると、上記リフロー時において半導体チップ３０とヒートシンク１０との熱膨張係数の差によりダイボンド材２０に生じる応力を緩和することが難しくなり、それによって当該応力が大きくなって上記剥離が発生しやすくなると考えられる。そのため、ダイボンド材２０の厚さを一定以上に確保することが望まれる。
【００１１】
なお、この剥離の問題は、上記した樹脂封止型半導体装置以外にも、樹脂で封止されていない半導体装置であっても発生すると考えられる。つまり、金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置であって、はんだ実装されるものであれば、共通して発生すると考えられる。
【００１２】
本発明は上記問題に鑑み、金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置において、適切にダイボンド材の厚さを一定以上に確保できるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、金属製の基材（１０、４１）と、この基材の一面上にダイボンド材（２０）を介して接着された半導体チップ（３０）とを備える半導体装置において、基材の一面における半導体チップの配置領域には、当該一面上に突出しダイボンド材の厚さを規定する複数個の突起部（１１、４２）が形成されていることを特徴とする。
【００１４】
それによれば、基材の一面における半導体チップの配置領域に、当該一面上に突出する複数個の突起部が形成されているため、基材の一面上にダイボンド材を配し、その上から半導体チップを搭載したときに、半導体チップは突起部に当たって止まる。
【００１５】
そのため、半導体チップと基材の一面との距離は、当該突起部の高さによって規定され、この規定された距離が実質的にダイボンド材の厚さとなる。このように、本発明によれば、突起部によってダイボンド材の厚さを確実に規定することができるため、適切にダイボンド材の厚さを一定以上に確保することができる。
【００１６】
また、請求項１に記載の発明では、突起部（１１、４２）の高さをｔ（単位：μｍ）、ダイボンド材（２０）のガラス転移温度以上における熱膨張係数をα２（単位：℃ -1 ）、ダイボンド材のガラス転移温度以上におけるヤング率をＥ２（単位：Ｐａ）としたとき、次の数式２に示される関係を満足するように、突起部の高さｔが設定されていることを特徴とする。
【００１７】
【数２】
ｔ≧４×１０-18×（α２・Ｅ２）4.3587
このように突起部の高さｔを設定することにより、ダイボンド材の厚さを、ダイボンド材に発生する応力をダイボンド材が剥離しない大きさ以下に抑制可能な厚さとすることが、確実に実現でき、好ましい。
【００２１】
また、請求項２に記載の発明では、基材（１０、４１）および半導体チップ（３０）は、樹脂（６０）にて包み込むように封止されていることを特徴とする。上記各発明は、このような樹脂封止型半導体装置にも適用可能である。
【００２２】
また、請求項３に記載の発明では、基材（１０、４１）は、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものであることを特徴とする。
【００２３】
また、請求項４に記載の発明では、半導体チップ（３０）は、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものであることを特徴とする。
【００２４】
請求項１、請求項２に記載の半導体装置は、この請求項３や請求項４の発明のように、ヒートシンクや半導体シリコンチップが大型化したものに適用して有効である。
【００３２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３３】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態において互いに同一の部分には、図中、同一符号を付してある。
【００３４】
（第１実施形態）
図１は本発明の実施形態に係る樹脂封止型半導体装置としての半導体装置Ｓ１の概略断面構成を示す図である。
【００３５】
この半導体装置Ｓ１は、金属製の基材としてのヒートシンク１０を有する。このヒートシンク１０は銅やアルミニウム等の放熱性に優れた金属からなり、例えば熱膨張係数αが１８ｐｐｍ・℃-1以下、ヤング率Ｅが１２０ＧＰａ以下程度のものを採用できる。本例では、ヒートシンク１０は銅からなり、その場合、熱膨張係数αは１７ｐｐｍ・℃-1、ヤング率Ｅは１２０ＧＰａ程度である。
【００３６】
また、ヒートシンク１０は、放熱性を向上させるためにサイズを大きくして放熱面積を大きくしたものにできる。そのような場合、具体的には、ヒートシンク１０は平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを採用することができる。なお、ヒートシンク１０の側面には、樹脂６０と噛み合って樹脂６０との密着性を向上させるための引っかかり部（コイニング）１０ａが形成されている。
【００３７】
このヒートシンク１０の一面上には、ダイボンド材２０を介して半導体チップ３０が搭載され、接着されている。半導体チップ３０はシリコン半導体からなるもので、例えば矩形板状のＩＣチップである。このチップ３０は、上記した大型化したヒートシンク１０を採用する場合には、平面サイズが４ｍｍ×４ｍｍ以上であるものにできる。
【００３８】
ダイボンド材２０は、例えばエポキシ系樹脂に導電性のフィラー（例えば銀フィラー等）を含有してなる導電性接着剤や、絶縁性の樹脂や無機物からなる接着剤等を採用することができる。
【００３９】
このダイボンド材２０は、ヒートシンク１０と半導体チップ３０との接着固定する。また、ダイボンド材２０はあまり薄いと、ヒートシンク１０と半導体チップ３０との間に加わる応力を緩和する機能が不十分となることから、ある一定以上の厚さを有することが好ましい。
【００４０】
ここで、ダイボンド材２０の厚さを一定以上且つ均一に確保するため、ヒートシンク（基材）１０の一面における半導体チップ３０の配置領域には、当該一面上に突出する複数個の突起部１１が形成されている。ヒートシンク１０の一面上にダイボンド材２０を配し、その上から半導体チップ３０を搭載したときに、半導体チップ３０は突起部に当たって止まる。
【００４１】
そのため、半導体チップ３０とヒートシンク１０の一面との距離は、当該突起部１１の高さによって規定され、この規定された距離が実質的にダイボンド材２０の厚さとなるのである。つまり、ダイボンド材２０の厚さは突起部１１をスペーサとして規定され、実質的に突起部１１の高さｔがダイボンド材２０の厚さとなる。
【００４２】
なお、突起部１１を複数個としたのは、ダイボンド材２０の厚さを面内で均一とするためである。突起部１１が１個であると、半導体チップ３０に当たったときに半導体チップ３０を支持する点が１点であり、チップ３０が傾いてダイボンド材２０の厚さが部分的に不均一となる。
【００４３】
このようなヒートシンク１０は、例えば、プレス型を用いたプレス加工により容易に形成することができる。そのプレス加工の方法の一例を図２に示す。公知のプレス加工等により引っかかり部１０ａを有する矩形板状のヒートシンク１０を形成する（図２（ａ）参照）。
【００４４】
そして、図２（ｂ）に示すように、このものを、ヒートシンク１０の一面側に突起部１１に対応した凹部１１ａを有する第１の型Ｋ１、ヒートシンク１０の他面側に突起部１１に対応した凸部１１ｂを有する第２の型Ｋ２を用いて挟み込むようにプレス加工する。これにより、突起部１１を有するヒートシンク１０ができあがる。
【００４５】
そして、このようなプレス加工によって形成された一面側に突起部１１を有するヒートシンク１０においては、他面側に当該突起部１１に対応する形状を有する凹部１２が形成された形となる。
【００４６】
さらに、ヒートシンク１０における突起部１１の高さｔについては、ダイボンド材２０のガラス転移温度（Ｔｇ点）以上における熱膨張係数をα２、ダイボンド材２０のガラス転移温度以上におけるヤング率をＥ２としたとき、次の数式３に示される関係を満足するように、突起部１１の高さｔが設定されていることが好ましい。
【００４７】
【数３】
ｔ≧４×１０-18×（α２・Ｅ２）4.3587
このような突起部１１の高さｔを導出した根拠については後述するが、当該高さｔを上記数式３の関係とすることにより、ダイボンド材２０の厚さを、ダイボンド材２０に発生する応力をダイボンド材２０が剥離しない大きさ以下に抑制可能な厚さとすることが、確実に実現できる。
【００４８】
ここで、周知のことではあるが、ガラス転移温度を有する物質に関しては一般に、図３に示すような、温度と膨張量ΔＬとの関係となり、ガラス転移温度すなわちＴｇ点において膨張量ΔＬの温度に対する傾き、すなわち熱膨張係数が変化する。Ｔｇ点以下の熱膨張係数α１に対して、Ｔｇ点以上の熱膨張係数α２は大きくなる。この熱膨張係数と同じことがヤング率にも言える。
【００４９】
また、図１に示すように、ヒートシンク１０および半導体シリコンチップ３０の周囲には、リードフレーム４０が配置されている。このリードフレーム４０は銅や４２アロイ等の通常のリードフレーム材料を用いて形成されたもので、半導体シリコンチップ３０とは、金やアルミ等のボンディングワイヤ５０により結線され電気的に接続されている。
【００５０】
そして、これらヒートシンク１０、半導体シリコンチップ３０、リードフレーム４０およびボンディングワイヤ５０は、樹脂６０にて包み込まれるように封止されている。この樹脂６０の封止形態は、通常の樹脂封止型半導体装置の形態であり、ヒートシンク１０の他面およびリードフレーム４０の一部（アウターリード）を露出させた形で封止を行っている。
【００５１】
この樹脂６０は、例えばエポキシ系樹脂等の通常のモールド樹脂を採用することができ、そのＴｇ点以上の熱膨張係数α２は３０ｐｐｍ・℃-1以下、ヤング率Ｅ２は１０００ＭＰａ以下程度のものを採用できる。本例では、樹脂６０はエポキシ樹脂からなり、その場合、熱膨張係数α２は３０ｐｐｍ・℃-1、ヤング率Ｅ２は１０００ＭＰａ程度である。
【００５２】
このような半導体装置Ｓ１の製造方法について図４を参照して述べる。突起部１１が形成されたヒートシンク１０とリードフレーム４０とをかしめ固定する。そして、図４に示すように、ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させる。
【００５３】
それにより、半導体チップ３０の下面がヒートシンク１０の突起部１１の先端に当たって止まり、上記したようにダイボンド材２０の厚さが規定される。その後、ダイボンド材２０を硬化させるなどにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【００５４】
次に、ワイヤボンディングを行い、半導体チップ３０とリードフレーム４０とをボンディングワイヤ５０にて結線する。その後、このものを樹脂の成形型内へセットし、樹脂６０を注入、充填、硬化させることにより、半導体装置Ｓ１ができあがる。
【００５５】
このようにして製造された半導体装置Ｓ１は、例えば、半導体シリコンチップ３０として発熱度合の大きいパワー素子を有するものを用い、放熱性を必要とするパワーパッケージとして適用することができる。
【００５６】
そして、本半導体装置Ｓ１は、リードフレーム４０のアウターリードを介して、配線基板等の被実装基板上にはんだ実装される。この実装においては、はんだをリフローさせることで実装が行われるが、鉛を含まない鉛フリーはんだの場合、リフロー温度は２４０℃以上となる。
【００５７】
ところで、本実施形態では、ヒートシンク１０の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部１１が形成されていることを主たる特徴としている。そのため、突起部１１によってダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００５８】
また、この突起部１１はヒートシンク１０にプレス加工することで容易に形成できるため、製造コストの上昇等を抑えることができる。また、突起部１１の高さｔを上記数式３の関係とすることで、ダイボンド材２０に発生する応力をダイボンド材２０が剥離しない大きさ以下に抑制することができる。
【００５９】
ここで、上記数式３を導出した根拠を述べる。上述したように、ダイボンド材２０が薄くなると、はんだリフロー時において半導体チップ３０とヒートシンク１０との熱膨張係数の差によりダイボンド材２０に生じる応力を緩和することが難しくなり、それによって当該応力が大きくなってダイボンド材２０の剥離が発生しやすくなる。
【００６０】
そこで、ダイボンド材２０の厚さとダイボンド材２０に加わる応力との関係をＦＥＭ解析により解析することとした。図５は、そのＦＥＭ応力解析結果を示す図である。ここで、半導体装置Ｓ１の各部構成は上記例のものとした。
【００６１】
すなわち、ヒートシンク１０は平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなす銅製のもの、半導体チップ３０は平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすシリコンチップ、樹脂６０はエポキシ樹脂からなるものとした。また、リフロー温度は２４５℃とした。
【００６２】
また、本発明者らは、はんだリフロー時には、ダイボンド材２０がガラス転移温度以上になることから、ダイボンド材２０の応力緩和に関する特性として、ガラス転移温度以上の熱膨張係数α２とガラス転移温度以上のヤング率Ｅ２に着目し、これらの積α２・Ｅ２を変えた場合についても同様にＦＥＭ解析を行った。
【００６３】
つまり、図５では、ダイボンド材２０における上記積α２・Ｅ２（単位：Ｐａ・℃-1）を変えたときの、ダイボンド材２０の厚さ（単位：μｍ）とダイボンド材２０に印加される応力（単位：ＭＰａ）との関係を示している。ダイボンド材２０が厚くなるにつれて、ダイボンド材２０に加わる応力が小さくなることがわかる。
【００６４】
ここで、本発明者らの検討によれば、応力においては、１０ＭＰａ以下が実用上ダイボンド材２０とヒートシンク１０との剥離が生じないレベルの値、すなわち許容応力値である。そこで、図５から、ダイボンド材２０における各積α２・Ｅ２の値について当該応力が１０ＭＰａとなるときのダイボンド材２０の厚さｄを求めた。
【００６５】
図６は、ダイボンド材２０に加わる応力が１０ＭＰａとなるときの積α２・Ｅ２とダイボンド材２０の厚さｄとの関係を示す図である。当該関係は図６中の曲線Ｌにて示されている。
【００６６】
そして、ダイボンド材２０に加わる応力が１０ＭＰａ以下となる領域は、図６においては、斜線ハッチングで示す曲線Ｌの上側の領域Ｒである。この領域Ｒは次の数式４にて示される。
【００６７】
【数４】
ｄ≧４×１０-18×（α２・Ｅ２）4.3587
なお、数式４中の不等号「≧」が等号「＝」となったときが曲線Ｌであり、このとき、ｄはα２・Ｅ２の４．３５８７乗を４倍し更に１０の−１８乗をかけたものになる。
【００６８】
ここで、ダイボンド材２０の厚さｄは、実質的にヒートシンク１０の突起部１１の高さｔであることから、この数式４にてｄをｔに置き換えることにより、上記数式３が求められる。
【００６９】
そして、上記数式３を満足する突起部１１の高さｔとすれば、様々の特性α２やＥ２を有するダイボンド材２０に対しても、ダイボンド材２０に加わる応力を１０ＭＰａ以下とすることができ、ダイボンド材２０のヒートシンク１０からの剥離を防止できる。以上が、上記数式３を導出した根拠である。
【００７０】
なお、ダイボンド材２０の積α２・Ｅ２を変えることは、例えば、導電性接着剤の場合、従来のエポキシ樹脂に対して異なる樹脂（シリコーン樹脂等）を加えたり、あるいはエポキシ樹脂を異なる樹脂に置き換えたり、または、フィラーの量を調整したりすることにより、実現可能である。
【００７１】
以上述べてきたように、本実施形態によれば、金属製のヒートシンク１０と、このヒートシンク１０の一面側にダイボンド材２０を介して接着された半導体チップ３０とを備える半導体装置Ｓ１において、ヒートシンク１０の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部１１を形成したことを特徴としている。
【００７２】
それにより、突起部１１によってダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００７３】
なお、「課題」の欄にて上述したが、本発明者らの検討によれば、例えば、平面サイズが１０ｍｍ×１０ｍｍ以上にまで大型化した矩形板状のヒートシンク１０や、このように大型化したヒートシンク１０に伴って平面サイズが４ｍｍ×４ｍｍ以上である矩形板状の半導体シリコンチップ３０を有する大きな半導体装置において、上記剥離の問題が顕著に現れる。
【００７４】
そのため、上記した本実施形態の効果は、これらのヒートシンク１０が大型化した半導体装置に特に有効である。また、本発明は上記樹脂封止型半導体装置以外にも、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば適用可能である。
【００７５】
ここで、本実施形態の変形例を図７に示す。図７は、上記図１に示した半導体装置Ｓ１において、ヒートシンク１０を基材としてのリードフレーム４０のチップ搭載部（アイランド部）４１に置き換えたものである。この突起部１１もリードフレーム４０のチップ搭載部４１にプレス加工することで容易に形成することができる。
【００７６】
この場合も、チップ搭載部４１の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部４２を形成することにより、上記した本実施形態の効果を発揮できることは明らかである。
【００７７】
（第２実施形態）
図８は本発明の第２実施形態に係る半導体装置Ｓ２の概略断面図である。本実施形態の半導体装置Ｓ２は、ヒートシンク１０の一面における半導体チップ３０の配置領域以外の領域に、当該一面上に突出した複数個の突起部１３を形成した点が上記第１実施形態と異なる。
【００７８】
この半導体装置Ｓ２における半導体チップ３０の搭載方法を図９に示す。本実施形態においても、ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【００７９】
ここで、図９に示すように、本実施形態では、この半導体チップ３０を下降させるときに、ダイマウントツールＤ１の下面が突起部１３に当たって半導体チップ３０の下降が停止する。そして、この下降が停止された半導体チップ３０とヒートシンク１０の一面との距離に基づいて、ダイボンド材２０の厚さが規定される。
【００８０】
つまり、突起部１３とダイマウントツールＤ１とが当たったときに規定される半導体チップ３０とヒートシンク１０の一面との距離が、実質的にダイボンド材２０の厚さとなる。そのため、本実施形態によっても、ダイボンド材２０の厚さを確実に規定できるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００８１】
なお、本実施形態の場合、突起部１３はダイマウントツールＤ１と当たることでダイボンド材２０の厚さを規定するようにしているため、突起部１３の高さは上記第１実施形態の突起部の高さよりも大きいものとなる。つまり、本実施形態の突起部１３の高さは、ダイボンド材２０の厚さよりも大きいものとなる。
【００８２】
なお、このヒートシンク１０に対する突起部１３の形成は上記第１実施形態と同様、プレス加工にて行うことができる。そのため、本ヒートシンク１０においても、その他面側に突起部１３に対応した形状を有する凹部１４が形成された形となっている。また、本実施形態においても、突起部１３はリードフレームのチップ搭載部に形成して良い。
【００８３】
（第３実施形態）
図１０は、本発明の第３実施形態に係る半導体装置の製造方法を示す概略断面図である。
【００８４】
本製造方法は、金属製のヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着するようにした半導体装置の製造方法である。
【００８５】
そして、図１０に示すように、ダイマウントツールＤ１としては、半導体チップ３０の上面に接触した状態で半導体チップ３０を保持するものである。例えば、ダイマウントツールＤ１には、チップ３０を吸引して保持する吸引孔３１が形成されている。
【００８６】
さらに、このツールＤ１には、半導体チップ３０を保持する部位の周辺部に半導体チップ３０の上面よりも下方に突出する突起部３２が形成されている。この突起部３２の突出高さｔ’は、半導体チップ３０の厚さとダイボンド材２０の厚さとの合計とする。
【００８７】
それにより、半導体チップ３０を下降させるときに、ダイマウントツールＤ１の突起部３２がヒートシンク１０の一面に当たって半導体チップ３０の下降が停止するようになっており、この下降が停止された半導体チップ３０とヒートシンク１０の一面との距離に基づいて、ダイボンド材２０の厚さを規定するようにしている。
【００８８】
このように、本実施形態の製造方法によれば、ダイマウントツールＤ１に形成された突起部３２とヒートシンク１０の一面とが当たった時点で、半導体チップ３０とヒートシンク１０の一面との距離が規定され、この規定された距離が実質的にダイボンド材２０の厚さとなる。
【００８９】
そのため、本実施形態によっても、ダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材の厚さ２０を一定以上に確保することができる。また、本製造方法では、基材であるヒートシンク１０は加工不要である。さらに、本実施形態においても、基材としてリードフレームのチップ搭載部を用いて良い。
【００９０】
また、本実施形態においても、ヒートシンク１０上に半導体チップ３０を搭載した後は、上記実施形態と同様、半導体チップ３０とリードフレームとのワイヤボンディングによる結線、樹脂封止を行い、樹脂封止型半導体装置を形成することができることは明らかである。また、樹脂封止しなくても良いことも言うまでもない。
【００９１】
また、本実施形態の製造方法においても、ヒートシンクやリードフレームのチップ搭載部等の基材として、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを用いたり、半導体チップ３０として、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものを用いることができる。そして、このような大型化した半導体装置に適用して有効なことは上記実施形態と同様である。
【００９２】
また、本実施形態の製造方法によって製造された半導体装置は、被実装基板に対して、リフロー温度が２４０℃以上のはんだを用いて実装されるものにできることも、上記実施形態と同様である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の概略断面図である。
【図２】ヒートシンクの突起部形成方法を示す図である。
【図３】ガラス転移温度を有する物質における温度と膨張量ΔＬとの一般的な関係を示す図である。
【図４】上記第１実施形態における半導体チップの搭載方法を示す図である。
【図５】ダイボンド材における積α２・Ｅ２を変えたときの、ダイボンド材の厚さとダイボンド材に印加される応力との関係を示す図である。
【図６】ダイボンド材に加わる応力が１０ＭＰａとなるときの積α２・Ｅ２とダイボンド材の厚さｄとの関係を示す図である。
【図７】上記第１実施形態の変形例としての半導体装置の概略断面図である。
【図８】本発明の第２実施形態に係る半導体装置の概略断面図である。
【図９】上記第２実施形態における半導体チップの搭載方法を示す図である。
【図１０】本発明の第３実施形態に係る半導体装置の製造方法を示す概略断面図である。
【図１１】従来の一般的な半導体装置の概略断面図である。
【符号の説明】
１０…ヒートシンク、１１、１３、３２、４２…突起部、
２０…ダイボンド材、３０…半導体チップ、
４１…リードフレームのチップ搭載部、６０…樹脂、
Ｄ１…ダイマウントツール。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which a semiconductor chip is bonded to one side of a metal base material such as a heat sink or a lead frame via a die bond material, and in particular, mounted on a mounted substrate such as a circuit board via solder. The present invention relates to a semiconductor device.
[0002]
[Prior art]
In this type of semiconductor device, a semiconductor chip is bonded to one side of a metal base material such as a heat sink or a lead frame via a die bond material (see, for example, Patent Document 1).
[0003]
FIG. 11 is a schematic cross-sectional view showing a resin-encapsulated semiconductor device using a heat sink as a base material as a general semiconductor device of this type. This includes a heat sink 10 as a metal base, a semiconductor chip 30 bonded on one surface of the heat sink 10 via a die bonding material 20 such as a conductive adhesive, and the semiconductor chip 30 and a bonding wire 50. And a lead frame 40 electrically connected to each other, and these are sealed with a resin 60.
[0004]
This device is manufactured as follows. The die bond material 20 is disposed on one surface of the heat sink 10, and the semiconductor chip 30 held by the die mount tool (not shown) is lowered from above the one surface, so that the die bond material 20 is interposed on the one surface of the heat sink 10. The semiconductor chip 30 is bonded.
[0005]
Subsequently, the semiconductor chip 30 and the lead frame 40 are connected by wire bonding. By setting this in a mold and injecting and filling the resin 60, the heat sink 10, the semiconductor chip 30, the bonding wire 50 and a part of the lead frame 40 are sealed with the resin 60, and the apparatus shown in FIG. Is completed.
[0006]
[Patent Document 1]
JP-A-3-237733
[0007]
[Problems to be solved by the invention]
By the way, the semiconductor device is solder-mounted on a substrate to be mounted such as a circuit board via the lead frame 40. When the semiconductor device is mounted, the reflow temperature is directly applied to the semiconductor device in order to reflow the solder. Therefore, there is a problem that peeling occurs between the die bond material 20 and the heat sink 10.
[0008]
In the study by the present inventors, in particular, a semiconductor device having a large heat sink, for example, a rectangular plate-shaped heat sink has a planar size of 10 mm × 10 mm or more, and a rectangular silicon semiconductor chip has a large planar size of 4 mm × 4 mm or more. In the semiconductor device, the above problem of peeling appeared remarkably.
[0009]
One of the causes is that it is difficult to ensure the thickness of the die bond material 20 above a certain level because the thickness of the die bond material 20 varies greatly depending on the viscosity and bonding conditions (pressure, temperature, etc.). Can be mentioned.
[0010]
When the die bond material 20 becomes thin, it becomes difficult to relieve the stress generated in the die bond material 20 due to the difference in thermal expansion coefficient between the semiconductor chip 30 and the heat sink 10 during the reflow, thereby increasing the stress and causing the peeling. This is likely to occur. Therefore, it is desirable to ensure the thickness of the die bond material 20 to a certain level or more.
[0011]
In addition, it is considered that this peeling problem occurs even in a semiconductor device not sealed with resin other than the above-described resin-sealed semiconductor device. That is, it is considered that the semiconductor device is generated in common if it is a semiconductor device in which a semiconductor chip is bonded to one surface side of a metal base material via a die bonding material and is mounted by soldering.
[0012]
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a semiconductor device in which a semiconductor chip is bonded to one surface side of a metal base material via a die bond material so that the thickness of the die bond material can be appropriately secured to a certain level or more. With the goal.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a metal substrate (10, 41) and a semiconductor chip (30) bonded to one surface of the substrate via a die bond material (20). ), A plurality of protrusions (11, 42) that protrude on the one surface and define the thickness of the die bond material are formed in the semiconductor chip arrangement region on one surface of the base material. It is characterized by.
[0014]
According to this, since a plurality of protrusions projecting on the one surface are formed in the semiconductor chip arrangement region on one surface of the base material, the die bond material is arranged on the one surface of the base material, and the semiconductor is formed thereon. When the chip is mounted, the semiconductor chip hits the protrusion and stops.
[0015]
Therefore, the distance between the semiconductor chip and the one surface of the base material is defined by the height of the protrusion, and the defined distance is substantially the thickness of the die bond material. As described above, according to the present invention, the thickness of the die bond material can be reliably defined by the protrusions, so that the thickness of the die bond material can be appropriately ensured to be a certain level or more.
[0016]
  Claims1In the invention described in (1), the height of the protrusions (11, 42) is set to t.(Unit: μm)The coefficient of thermal expansion of the die bond material (20) above the glass transition temperature is α2.(Unit: ° C -1 )The Young's modulus above the glass transition temperature of the die bond material is E2(Unit: Pa)In this case, the height t of the protrusion is set so as to satisfy the relationship expressed by the following formula 2.
[0017]
[Expression 2]
t ≧ 4 × 10-18× (α2 ・ E2)4.3587
By setting the protrusion height t in this way, the thickness of the die bond material can be surely reduced to a thickness that can suppress the stress generated in the die bond material to a level that does not cause the die bond material to peel off. It is possible and preferable.
[0021]
  Claims2The base material (10, 41) and the semiconductor chip (30) are sealed so as to be wrapped with the resin (60). Each of the above inventions can also be applied to such a resin-encapsulated semiconductor device.
[0022]
  Claims3In the invention described in item 1, the base material (10, 41) is a rectangular plate having a planar size of 10 mm × 10 mm or more.
[0023]
  Claims4The semiconductor chip (30) is characterized in that it has a rectangular plate shape with a planar size of 4 mm × 4 mm or more.
[0024]
  Claim1, Claims2The semiconductor device described in claim 13And claims4The invention is effective when applied to an enlarged heat sink or semiconductor silicon chip.
[0032]
In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. In the following embodiments, the same parts are denoted by the same reference numerals in the drawings.
[0034]
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S1 as a resin-encapsulated semiconductor device according to an embodiment of the present invention.
[0035]
The semiconductor device S1 includes a heat sink 10 as a metal base material. The heat sink 10 is made of a metal having excellent heat dissipation properties such as copper and aluminum. For example, the thermal expansion coefficient α is 18 ppm · ° C.-1Hereinafter, those having a Young's modulus E of about 120 GPa or less can be employed. In this example, the heat sink 10 is made of copper, and in this case, the thermal expansion coefficient α is 17 ppm · ° C.-1The Young's modulus E is about 120 GPa.
[0036]
Further, the heat sink 10 can be increased in size to increase the heat dissipation area in order to improve heat dissipation. In such a case, specifically, the heat sink 10 may be a rectangular plate having a planar size of 10 mm × 10 mm or more. Note that a catching portion (coining) 10 a is formed on the side surface of the heat sink 10 to mesh with the resin 60 and improve the adhesion with the resin 60.
[0037]
A semiconductor chip 30 is mounted on and bonded to one surface of the heat sink 10 via a die bond material 20. The semiconductor chip 30 is made of a silicon semiconductor and is, for example, a rectangular plate-shaped IC chip. The chip 30 can have a planar size of 4 mm × 4 mm or more when the above-described enlarged heat sink 10 is employed.
[0038]
The die bond material 20 can employ, for example, a conductive adhesive containing a conductive filler (for example, a silver filler) in an epoxy resin, an adhesive made of an insulating resin or an inorganic material, and the like.
[0039]
The die bond material 20 is bonded and fixed between the heat sink 10 and the semiconductor chip 30. Further, if the die bond material 20 is too thin, the function of relieving the stress applied between the heat sink 10 and the semiconductor chip 30 becomes insufficient, and therefore it is preferable that the die bond material 20 has a certain thickness or more.
[0040]
Here, in order to ensure the thickness of the die bond material 20 to be equal to or greater than a certain level, a plurality of protrusions 11 protruding on the one surface are provided in the arrangement region of the semiconductor chip 30 on one surface of the heat sink (base material) 10. Is formed. When the die bond material 20 is disposed on one surface of the heat sink 10 and the semiconductor chip 30 is mounted thereon, the semiconductor chip 30 hits against the protrusion and stops.
[0041]
Therefore, the distance between the semiconductor chip 30 and one surface of the heat sink 10 is defined by the height of the protrusion 11, and this defined distance substantially becomes the thickness of the die bond material 20. That is, the thickness of the die bond material 20 is defined by using the protrusion 11 as a spacer, and the height t of the protrusion 11 is substantially the thickness of the die bond material 20.
[0042]
The plurality of protrusions 11 are provided in order to make the thickness of the die bond material 20 uniform in the plane. When the number of the protrusions 11 is one, the point that supports the semiconductor chip 30 when it hits the semiconductor chip 30 is one point, and the chip 30 is inclined so that the thickness of the die bond material 20 becomes partially non-uniform. .
[0043]
Such a heat sink 10 can be easily formed by, for example, press working using a press die. An example of the press working method is shown in FIG. A rectangular plate-shaped heat sink 10 having a catching portion 10a is formed by a known press process or the like (see FIG. 2A).
[0044]
Then, as shown in FIG. 2B, this corresponds to the first mold K1 having a recess 11a corresponding to the protrusion 11 on one surface side of the heat sink 10, and corresponds to the protrusion 11 on the other surface side of the heat sink 10. The second mold K2 having the convex portions 11b is pressed so as to be sandwiched. Thereby, the heat sink 10 having the protrusions 11 is completed.
[0045]
And in the heat sink 10 which has the projection part 11 in the one surface side formed by such press work, it becomes the form by which the recessed part 12 which has a shape corresponding to the said projection part 11 was formed in the other surface side.
[0046]
Furthermore, regarding the height t of the protrusion 11 in the heat sink 10, when the coefficient of thermal expansion above the glass transition temperature (Tg point) of the die bond material 20 is α2, and the Young's modulus above the glass transition temperature of the die bond material 20 is E2. The height t of the protrusion 11 is preferably set so as to satisfy the relationship represented by the following mathematical formula 3.
[0047]
[Equation 3]
t ≧ 4 × 10-18× (α2 ・ E2)4.3587
The grounds for deriving the height t of the protrusion 11 will be described later, but the thickness t of the die bond material 20 is set to the stress generated in the die bond material 20 by setting the height t to the relationship of the above mathematical formula 3. It is possible to reliably realize a thickness that can be suppressed to a size that does not cause the die bond material 20 to peel off.
[0048]
Here, as is well known, a substance having a glass transition temperature generally has a relationship between a temperature and an expansion amount ΔL as shown in FIG. 3, and the glass transition temperature, that is, the temperature of the expansion amount ΔL at the Tg point. The slope, that is, the thermal expansion coefficient changes. The thermal expansion coefficient α2 above the Tg point is larger than the thermal expansion coefficient α1 below the Tg point. The same as the coefficient of thermal expansion can be said for the Young's modulus.
[0049]
As shown in FIG. 1, a lead frame 40 is disposed around the heat sink 10 and the semiconductor silicon chip 30. The lead frame 40 is formed using a normal lead frame material such as copper or 42 alloy, and is connected to and electrically connected to the semiconductor silicon chip 30 by a bonding wire 50 such as gold or aluminum. .
[0050]
The heat sink 10, the semiconductor silicon chip 30, the lead frame 40, and the bonding wire 50 are sealed so as to be wrapped with a resin 60. The sealing form of the resin 60 is a form of a normal resin sealing type semiconductor device, and sealing is performed with the other surface of the heat sink 10 and a part of the lead frame 40 (outer leads) exposed. .
[0051]
As this resin 60, for example, an ordinary mold resin such as an epoxy resin can be adopted, and the thermal expansion coefficient α2 above its Tg point is 30 ppm · ° C.-1Hereinafter, a Young's modulus E2 of about 1000 MPa or less can be adopted. In this example, the resin 60 is made of an epoxy resin, in which case the thermal expansion coefficient α2 is 30 ppm · ° C.-1The Young's modulus E2 is about 1000 MPa.
[0052]
A method for manufacturing such a semiconductor device S1 will be described with reference to FIG. The heat sink 10 on which the protrusions 11 are formed and the lead frame 40 are caulked and fixed. And as shown in FIG. 4, the die-bonding material 20 is arrange | positioned to one surface of the heat sink 10, and the semiconductor chip 30 hold | maintained at the die-mount tool D1 is lowered | hung from the said one surface.
[0053]
Thereby, the lower surface of the semiconductor chip 30 comes into contact with the tip of the protrusion 11 of the heat sink 10 and stops, and the thickness of the die bond material 20 is defined as described above. Thereafter, the semiconductor chip 30 is bonded to the one surface of the heat sink 10 via the die bond material 20 by curing the die bond material 20 or the like.
[0054]
Next, wire bonding is performed, and the semiconductor chip 30 and the lead frame 40 are connected by the bonding wire 50. After that, this is set in a resin mold, and the resin 60 is injected, filled, and cured, thereby completing the semiconductor device S1.
[0055]
The semiconductor device S1 manufactured in this way can be applied as a power package that requires heat dissipation by using, for example, a semiconductor silicon chip 30 having a power element with a high degree of heat generation.
[0056]
The semiconductor device S1 is solder-mounted on a substrate to be mounted such as a wiring board through the outer leads of the lead frame 40. In this mounting, mounting is performed by reflowing the solder. However, in the case of lead-free solder that does not contain lead, the reflow temperature is 240 ° C. or higher.
[0057]
By the way, the main feature of the present embodiment is that a plurality of protrusions 11 that protrude on the one surface and define the thickness of the die bond material 20 are formed in the arrangement region of the semiconductor chip 30 on one surface of the heat sink 10. Yes. Therefore, since the thickness of the die-bonding material 20 can be reliably defined by the protrusions 11, the thickness of the die-bonding material 20 can be appropriately secured at a certain level or more.
[0058]
Moreover, since this projection part 11 can be easily formed by pressing the heat sink 10, an increase in manufacturing cost and the like can be suppressed. Moreover, the stress which generate | occur | produces in the die-bonding material 20 can be suppressed below to the magnitude | size which the die-bonding material 20 does not peel by making the height t of the projection part 11 into the relationship of the said Numerical formula 3.
[0059]
Here, the grounds for deriving Equation 3 will be described. As described above, when the die bond material 20 becomes thin, it becomes difficult to relieve the stress generated in the die bond material 20 due to the difference in thermal expansion coefficient between the semiconductor chip 30 and the heat sink 10 during solder reflow, thereby increasing the stress. It becomes easy to generate | occur | produce peeling of the die-bonding material 20.
[0060]
Therefore, the relationship between the thickness of the die bond material 20 and the stress applied to the die bond material 20 is analyzed by FEM analysis. FIG. 5 is a diagram showing the FEM stress analysis result. Here, each part structure of semiconductor device S1 was made into the said example.
[0061]
That is, the heat sink 10 is made of copper having a rectangular plate shape with a planar size of 10 mm × 10 mm or more, the semiconductor chip 30 is a silicon chip having a rectangular plate shape with a planar size of 4 mm × 4 mm or more, and the resin 60 is made of epoxy resin. It was supposed to be. The reflow temperature was 245 ° C.
[0062]
Moreover, since the die-bonding material 20 becomes more than a glass transition temperature at the time of solder reflow, the present inventors have a thermal expansion coefficient α2 that is equal to or higher than the glass transition temperature and a temperature that is equal to or higher than the glass transition temperature. Focusing on the Young's modulus E2, the FEM analysis was similarly performed when these products α2 · E2 were changed.
[0063]
That is, in FIG. 5, the product α2 · E2 (unit: Pa · ° C.) of the die bond material 20 is used.-1The relationship between the thickness (unit: μm) of the die bond material 20 and the stress (unit: MPa) applied to the die bond material 20 is shown. It can be seen that the stress applied to the die bond material 20 decreases as the die bond material 20 becomes thicker.
[0064]
Here, according to the study by the present inventors, in the stress, 10 MPa or less is a value of a level at which separation between the die bond material 20 and the heat sink 10 does not occur practically, that is, an allowable stress value. Therefore, from FIG. 5, the thickness d of the die bond material 20 when the stress is 10 MPa is obtained for each value of the product α 2 · E 2 in the die bond material 20.
[0065]
FIG. 6 is a diagram showing the relationship between the product α2 · E2 and the thickness d of the die bond material 20 when the stress applied to the die bond material 20 is 10 MPa. This relationship is shown by a curve L in FIG.
[0066]
And the area | region where the stress added to the die-bonding material 20 becomes 10 Mpa or less is the area | region R above the curve L shown by oblique hatching in FIG. This region R is expressed by the following Equation 4.
[0067]
[Expression 4]
d ≧ 4 × 10-18× (α2 ・ E2)4.3587
In addition, when the inequality sign “≧” in the equation 4 becomes the equal sign “=”, the curve L is obtained. At this time, d is multiplied by α2 · E2 to the power of 4.3587 and further multiplied by 10 −18. It will be something that has been multiplied.
[0068]
Here, since the thickness d of the die-bonding material 20 is substantially the height t of the protrusion 11 of the heat sink 10, the above Equation 3 is obtained by substituting d with t in Equation 4.
[0069]
And, if the height t of the protrusion 11 satisfying the above mathematical formula 3, the stress applied to the die bond material 20 can be 10 MPa or less even for the die bond material 20 having various characteristics α2 and E2. Peeling of the die bond material 20 from the heat sink 10 can be prevented. The above is the basis for deriving the above Equation 3.
[0070]
For example, in the case of a conductive adhesive, a different resin (silicone resin, etc.) is added to the conventional epoxy resin, or the epoxy resin is replaced with a different resin. Or by adjusting the amount of filler.
[0071]
As described above, according to the present embodiment, in the semiconductor device S1 including the metal heat sink 10 and the semiconductor chip 30 bonded to one surface side of the heat sink 10 via the die bond material 20, the heat sink 10 A plurality of protrusions 11 that protrude on the one surface and define the thickness of the die bond material 20 are formed in the region where the semiconductor chip 30 is disposed on the one surface.
[0072]
Thereby, since the thickness of the die-bonding material 20 can be reliably defined by the protrusions 11, the thickness of the die-bonding material 20 can be appropriately ensured to be a certain level or more.
[0073]
As described above in the “Problems” column, according to the study by the present inventors, for example, the rectangular heat sink 10 whose planar size is increased to 10 mm × 10 mm or more, or the size of the heat sink 10 is increased as described above. In the large semiconductor device having the rectangular silicon semiconductor silicon chip 30 having a planar size of 4 mm × 4 mm or more along with the heat sink 10, the above problem of peeling appears remarkably.
[0074]
Therefore, the effect of the present embodiment described above is particularly effective for a semiconductor device in which these heat sinks 10 are enlarged. In addition to the resin-encapsulated semiconductor device, the present invention is a semiconductor device in which a semiconductor silicon chip is bonded to one surface side of a metal heat sink via a die bond material, and is mounted by soldering. If applicable.
[0075]
Here, the modification of this embodiment is shown in FIG. FIG. 7 shows the semiconductor device S1 shown in FIG. 1 in which the heat sink 10 is replaced with a chip mounting portion (island portion) 41 of a lead frame 40 as a base material. This protrusion 11 can also be easily formed by pressing the chip mounting portion 41 of the lead frame 40.
[0076]
Also in this case, in the arrangement region of the semiconductor chip 30 on one surface of the chip mounting portion 41, a plurality of protruding portions 42 that protrude on the one surface and define the thickness of the die bond material 20 are formed, thereby the above-described embodiment. It is clear that the effect of can be demonstrated.
[0077]
(Second Embodiment)
FIG. 8 is a schematic cross-sectional view of a semiconductor device S2 according to the second embodiment of the present invention. The semiconductor device S2 of this embodiment is different from the first embodiment in that a plurality of protrusions 13 protruding on the one surface are formed in a region other than the region where the semiconductor chip 30 is disposed on one surface of the heat sink 10.
[0078]
A method of mounting the semiconductor chip 30 in the semiconductor device S2 is shown in FIG. Also in the present embodiment, the die bond material 20 is disposed on one surface of the heat sink 10, and the semiconductor chip 30 held by the die mount tool D <b> 1 is lowered from above the one surface, whereby the die bond material 20 is disposed on the one surface of the heat sink 10. Then, the semiconductor chip 30 is bonded.
[0079]
Here, as shown in FIG. 9, in this embodiment, when the semiconductor chip 30 is lowered, the lower surface of the die mount tool D <b> 1 hits the protruding portion 13 and the lowering of the semiconductor chip 30 is stopped. Then, the thickness of the die bond material 20 is defined based on the distance between the semiconductor chip 30 that has stopped descending and one surface of the heat sink 10.
[0080]
That is, the distance between the semiconductor chip 30 and one surface of the heat sink 10 that is defined when the protrusion 13 and the die mount tool D1 come into contact with each other is substantially the thickness of the die bond material 20. Therefore, also according to the present embodiment, the thickness of the die bond material 20 can be reliably defined, so that the thickness of the die bond material 20 can be appropriately secured to a certain level or more.
[0081]
In the case of the present embodiment, the protrusion 13 defines the thickness of the die bond material 20 by abutting against the die mount tool D1, and therefore the height of the protrusion 13 is the protrusion of the first embodiment. It will be larger than the height. That is, the height of the protrusion 13 of the present embodiment is larger than the thickness of the die bond material 20.
[0082]
In addition, the formation of the protrusion 13 on the heat sink 10 can be performed by pressing as in the first embodiment. Therefore, also in this heat sink 10, the recessed part 14 which has a shape corresponding to the projection part 13 is formed in the other surface side. Also in this embodiment, the protrusion 13 may be formed on the chip mounting portion of the lead frame.
[0083]
(Third embodiment)
FIG. 10 is a schematic cross-sectional view showing the method for manufacturing a semiconductor device according to the third embodiment of the present invention.
[0084]
This manufacturing method arrange | positions the die-bonding material 20 on one surface of the metal heat sink 10, and lowers | hangs the semiconductor chip 30 hold | maintained at the die-mount tool D1 from the said one surface, A die-bonding material on one surface of the heat sink 10 is carried out. 20 is a method of manufacturing a semiconductor device in which a semiconductor chip 30 is bonded via 20.
[0085]
As shown in FIG. 10, the die mount tool D <b> 1 holds the semiconductor chip 30 in contact with the upper surface of the semiconductor chip 30. For example, a suction hole 31 for sucking and holding the chip 30 is formed in the die mount tool D1.
[0086]
Further, the tool D1 is formed with a protrusion 32 that protrudes downward from the upper surface of the semiconductor chip 30 at the periphery of the portion that holds the semiconductor chip 30. The protrusion height t ′ of the protrusion 32 is the sum of the thickness of the semiconductor chip 30 and the thickness of the die bond material 20.
[0087]
Accordingly, when the semiconductor chip 30 is lowered, the protrusion 32 of the die mount tool D1 hits one surface of the heat sink 10 so that the lowering of the semiconductor chip 30 is stopped. The thickness of the die bond material 20 is defined based on the distance from one surface of the heat sink 10.
[0088]
As described above, according to the manufacturing method of the present embodiment, the distance between the semiconductor chip 30 and one surface of the heat sink 10 is defined when the protrusion 32 formed on the die mount tool D1 and one surface of the heat sink 10 contact each other. The specified distance is substantially the thickness of the die bond material 20.
[0089]
Therefore, according to the present embodiment, the thickness of the die bond material 20 can be reliably defined, so that the thickness 20 of the die bond material can be appropriately secured to a certain level or more. Moreover, in this manufacturing method, the heat sink 10 which is a base material does not require processing. Furthermore, also in this embodiment, a chip mounting portion of a lead frame may be used as a base material.
[0090]
Also in this embodiment, after mounting the semiconductor chip 30 on the heat sink 10, as in the above embodiment, the semiconductor chip 30 and the lead frame are connected by wire bonding and resin sealing, and the resin sealing type Obviously, a semiconductor device can be formed. It goes without saying that resin sealing is not necessary.
[0091]
Also in the manufacturing method of the present embodiment, a substrate having a planar size of 10 mm × 10 mm or more is used as a base material such as a heat sink or a chip mounting portion of a lead frame, or a planar surface is used as the semiconductor chip 30. A rectangular plate having a size of 4 mm × 4 mm or more can be used. And it is the same as that of the said embodiment that it is effective when applied to such a large-sized semiconductor device.
[0092]
In addition, the semiconductor device manufactured by the manufacturing method of the present embodiment can be mounted on a substrate to be mounted using solder having a reflow temperature of 240 ° C. or higher, as in the above embodiment.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a method for forming a protrusion of a heat sink.
FIG. 3 is a diagram showing a general relationship between a temperature and an expansion amount ΔL in a substance having a glass transition temperature.
FIG. 4 is a diagram showing a semiconductor chip mounting method in the first embodiment.
FIG. 5 is a diagram showing the relationship between the thickness of the die bond material and the stress applied to the die bond material when the product α2 · E2 in the die bond material is changed.
FIG. 6 is a diagram showing a relationship between a product α2 · E2 and a thickness d of the die bond material when a stress applied to the die bond material is 10 MPa.
FIG. 7 is a schematic cross-sectional view of a semiconductor device as a modification of the first embodiment.
FIG. 8 is a schematic cross-sectional view of a semiconductor device according to a second embodiment of the present invention.
FIG. 9 is a diagram showing a method for mounting a semiconductor chip in the second embodiment.
FIG. 10 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to a third embodiment of the invention.
FIG. 11 is a schematic cross-sectional view of a conventional general semiconductor device.
[Explanation of symbols]
10 ... heat sink, 11, 13, 32, 42 ... projection,
20 ... die bond material, 30 ... semiconductor chip,
41 ... chip mounting part of lead frame, 60 ... resin,
D1 ... Die mount tool.

Claims (4)

金属製の基材（１０、４１）と、
この基材の一面上にダイボンド材（２０）を介して接着された半導体チップ（３０）とを備える半導体装置において、
前記基材の一面における前記半導体チップの配置領域には、当該一面上に突出し前記ダイボンド材の厚さを規定する複数個の突起部（１１、４２）が形成されており、
前記突起部の高さをｔ（単位：μｍ）、前記ダイボンド材のガラス転移温度以上における熱膨張係数をα２（単位：℃ -1 ）、前記ダイボンド材のガラス転移温度以上におけるヤング率をＥ２（単位：Ｐａ）としたとき、次の数式１
Figure 0003894077
 に示される関係を満足するように、前記突起部の高さｔが設定されていることを特徴とする半導体装置。A metal substrate (10, 41);
In a semiconductor device comprising a semiconductor chip (30) bonded via a die-bonding material (20) on one surface of the base material,
A plurality of protrusions (11, 42) that protrude on the one surface and define the thickness of the die bond material are formed in the semiconductor chip arrangement region on the one surface of the base material ,
The height of the protrusion is t (unit: μm), the thermal expansion coefficient is α2 (unit: ° C. −1 ) at the glass transition temperature or higher of the die bond material, and the Young's modulus at the glass transition temperature of the die bond material is E2 ( When the unit is Pa), the following formula 1
Figure 0003894077
 A height t of the protrusion is set so as to satisfy the relationship shown in FIG . 前記基材（１０、４１）および前記半導体チップ（３０）は、樹脂（６０）にて包み込むように封止されていることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1 , wherein the base material (10, 41) and the semiconductor chip (30) are sealed so as to be wrapped with a resin (60). 前記基材（１０、４１）は、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものであることを特徴とする請求項１または２に記載の半導体装置。It said substrate (10,41), the semiconductor device according to claim 1 or 2, wherein the planar size in which a rectangular plate shape is 10 mm × 10 mm or more. 前記半導体チップ（３０）は、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものであることを特徴とする請求項３に記載の半導体装置。The semiconductor device according to claim 3 , wherein the semiconductor chip (30) has a rectangular plate shape with a planar size of 4 mm x 4 mm or more.
JP2002259838A 2002-09-05 2002-09-05 Semiconductor device Expired - Fee Related JP3894077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002259838A JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002259838A JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2004103642A JP2004103642A (en) 2004-04-02
JP3894077B2 true JP3894077B2 (en) 2007-03-14

Family

ID=32260723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259838A Expired - Fee Related JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3894077B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323471C (en) * 2004-05-20 2007-06-27 中国科学院半导体研究所 Heat sink having inclined waveguide structure for semiconductor optical amplifier packaging
JP5051021B2 (en) * 2008-06-23 2012-10-17 株式会社デンソー Electronic component manufacturing apparatus and manufacturing method
JP5131148B2 (en) * 2008-10-24 2013-01-30 株式会社デンソー Semiconductor device
WO2015079808A1 (en) * 2013-11-29 2015-06-04 シャープ株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2004103642A (en) 2004-04-02

Similar Documents

Publication Publication Date Title
US7164210B2 (en) Semiconductor package with heat sink and method for fabricating same
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP3285815B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
CN1091301C (en) Semiconductor device
US20100164078A1 (en) Package assembly for semiconductor devices
CN101118895A (en) Semiconductor element with embedded heat sink
JP2008227131A (en) Semiconductor device and its manufacturing method
JP2004048024A (en) Semiconductor integrated circuit device and its manufacturing method
JP2007250887A (en) Laminated type semiconductor device
US20180122728A1 (en) Semiconductor packages and methods for forming same
KR20120031132A (en) High bond line thickness for semiconductor devices
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
TWI332694B (en) Chip package structure and process for fabricating the same
JP3894077B2 (en) Semiconductor device
JP4515810B2 (en) Semiconductor device and manufacturing method thereof
JP2002093982A (en) Semiconductor device and manufacturing method therefor
EP2608257A1 (en) Semiconductor device and method for manufacturing same
JP2004103641A (en) Semiconductor device
JP3314574B2 (en) Method for manufacturing semiconductor device
JP4207791B2 (en) Semiconductor device
JPH0451582A (en) Hybrid integrated circuit device
JP4695672B2 (en) Semiconductor device
KR100499328B1 (en) Flip Chip Packaging Method using Dam
JP5017228B2 (en) Semiconductor device
JP2004247347A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees