JP3891862B2

JP3891862B2 - Semiconductor device characteristic inspection method

Info

Publication number: JP3891862B2
Application number: JP2002061376A
Authority: JP
Inventors: 幸治加賀
Original assignee: 日本インター株式会社
Priority date: 2002-03-07
Filing date: 2002-03-07
Publication date: 2007-03-14
Anticipated expiration: 2022-03-07
Also published as: JP2003262656A

Description

【０００１】
【発明の属する技術分野】
本発明は、被測定素子としての半導体素子に逆方向の電流を通電してその時の逆方向耐電圧を測定する半導体素子の特性検査方法に関するするものである。
【０００２】
【従来の技術】
従来のこの種の半導体素子の特性検査方法として、例えば特公平７−１１５５８号に記載された方法がある。
この特性検査方法は、ダイオードの逆方向電圧波形の変化、例えば、逆方向ドリフト波形、ループ波形等の異常を呈する不良品、及びダイオードの順方向電圧降下波形の変化、例えば順方向ドリフト波形、順方向電圧降下波形のふらつき等を呈する不良品を高速に検索でき、また、第１回目の測定後に特性変化してしまうような不良品を第２回目の測定で確実に検出できるようにした合計２回の検査を行なう検査方法である。
【０００３】
上記の特性検査方法の具体的な測定シーケンスを図３に示す。すなわち、ここでは、被測定素子としてダイオードを例にするが、被検査ダイオードの検査測定においては、逆方向耐電圧波形１の第１回目の測定と、順方向電圧降下波形２の第１回目の測定と、順方向電圧降下波形２０の第２回目の測定と、逆方向耐電圧波形１０の第２回目の測定とが、行なわれる。
【０００４】
また、本発明者が先に改良技術として提案した特願２００１−１１６３２９号に示されているように、逆方向耐電圧波形測定では、図４に示すように、第１回目に逆電流ＩＲ１が通電される期間が、例えば逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、第２回目に逆電流ＩＲ２が通電される期間が、例えば逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、各ステップにおいて逆方向耐電圧（ＶＲ）値が測定されている。
【０００５】
次に、上記半導体素子の特性検査方法を実施するための回路を図５に示す。
すなわち、この特性試験回路は、電流制御用スイッチング素子Ｑに所定の電圧を供給する直流電源Ｅと、Ｄ／ＡコンバータＣＮ１で設定した電流で動作し、前記スイッチング素子Ｑに所定の電流を供給する順方向定電流アンプ回路ＡＭＰと、該定電流アンプ回路ＡＭＰからの電流により前記スイッチング素子Ｑがオンした時に所定の電流が供給される被測定素子ＤＵＴと、該被測定素子ＤＵＴに流れる電流を検出し、前記順方向定電流アンプ回路ＡＭＰにフィードバックさせ、前記Ｄ／Ａコンバータで設定した定電流が被測定素子ＤＵＴに通電されるようにした電流検出抵抗ＲＳと、当該通電時における被測定素子ＤＵＴの順方向電圧を測定するＡ／ＤコンバータＣＮ２とを備えている。
【０００６】
上記のように構成された特性試験回路を利用して逆方向耐電圧を測定する場合、ＤＵＴのＡＦ／ＫＦ電極間に、図６に示すような波形の逆電流ＩＲが印加される。すなわち、図６に示すように、逆電流ＩＲの通電期間が、逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、図４に示したように、逆電流が第１回目及び第２回目の合計２回通電され、各ステップにおいて逆方向耐電圧が測定される。なお、実際には、図３の測定シーケンスで示したように第１回目に逆方向耐電圧波形を測定する後と、第２回目に逆方向耐電圧波形を測定する前とに順方向電圧降下波形の測定を行なうが、これは、以下の本発明を説明する上で要旨外となるため、その説明は省略する。
【０００７】
そこで、本来であれば図６に示したように、逆方向耐電圧波形が時間ｔ１〜ｔ４間において平坦な波形となる筈であるが、ある条件下においては、図７のような波形を示してしまう場合があることが分かってきた。すなわち、図７に示す逆方向耐電圧波形（ＶＲ）では、時間ｔ＝２〜６ｍｓに凹み（Ｈｅ）が生じている。本来であれば、プレテスト（ＰＩＲ）後の逆方向耐電圧波形に凹み（Ｈｅ）を生じることなく図７に破線で示したように水平のまま、つまり電圧が略一定となる筈である。
【０００８】
上記のように逆方向耐電圧波形に凹み（Ｈｅ）を生じているということは、被測定素子（ＤＵＴ）に対して正規の逆方向電圧が印加されていないことを意味し、そのため正しい測定が行なわれていなことになる。
このようになってしまう原因を調査したところ、図８中に示したように、ＤＵＴの特性には大別して２種類のカーブ・トレーサ波形を示すものがあることが分かった。
【０００９】
すなわち、図８は縦軸に逆方向電流（ＩＲ）を、横軸に逆方向電圧（ＶＲ）を採ったＤＵＴのカーブ・トレーサ波形であるが、図中のＡタイプのような波形を示すものは、逆方向漏れ電流（ＩＲ）が少なめで、かつ、急峻（ハード）なブレークダウン波形を示すものである。一方、図中のＢタイプのような波形を示すものは、逆方向漏れ電流（ＩＲ）が印加逆電圧（ＶＲ）の上昇と共に徐々に上昇し、かつ緩やかなブレークダウン波形を示すものである。
【００１０】
上記Ａタイプ、Ｂタイプの特徴の差が何によって発生しているかを、さらに詳細に調査したところ、その原因は測定対象の素子構造そのものに起因していることが分かった。
以下に、図９及び図１０を用いてその原因を説明する。
【００１１】
図９に半導体素子の断面構造を、また、図１０にその半導体素子における縦方向の不純物濃度分布を示した。
今、ここで説明を簡単にするために通常のＰＮ接合ダイオードを例にとって説明する。
まず、図８で示したＡタイプとＢタイプの差は、どのようなものかを示せば、図９中のＸ１−Ｘ’１及びＸ２−Ｘ’２ラインの部分の差として示すことができる。
【００１２】
すなわち、図１０中では、Ｘ１ラインは両タイプにおいて共通と仮定して、Ｘ２Ａ及びＸ２Ｂラインの部分の差に相当する。
すなわち、Ａタイプは図９中のＸ１−Ｘ’１ラインと、図１０中のＸ２Ａラインに、Ｂタイプは図９中のＸ１−Ｘ’１ラインと、図１０中のＸ２Ｂラインがそれぞれ相当している。
【００１３】
上記のＡタイプは、Ｎ↑＋基板上にＮ↑−型のエピタキシャル層を積層したＮ↑−エピタキシャル型の素材ウェーハから、また、Ｂタイプは、Ｎ↑−型の単結晶ウェーハの裏面からＮ↑＋型の不純物を深く拡散した素材ウェーハからスタートしている。
なお、ウェーハの表面からＰ型の拡散を行い、図９中のＰＮ接合を形成する工程を初め、これに続く以降の工程はＡタイプ及びＢタイプ共に共通であるという仮定で論を進める。
【００１４】
上記のＡタイプ及びＢタイプに、図６及び図７に示したような測定試験のための逆方向電流ステップを経て逆方向電圧が印加されたとした時の空乏層ＤＬの延びが図９中に示されている。
しかし、問題はＡタイプとＢタイプによるその時の空乏層ＤＬの延び方の違いである。
【００１５】
空乏層ＤＬは、Ｎ↑−型の濃度が低ければ低いほど（濃度の平方根の逆数）延び易いことは周知である。
したがって、Ａタイプのものでは、空乏層ＤＬはＮ↑−型の濃度が低く一定であるので、Ｘ１−Ｘ’１ラインまでは逆方向電圧の印加と共に一気に延び、該Ｘ１−Ｘ’１ラインに到達した後は、さらに逆方向電圧を印加すると、Ｎ↑−型の濃度が急激に上昇する濃度傾斜層中で延びようとするが、不純物濃度が高いためにそれ以上延びることができなくなる。
すると、ＰＮ接合面のバルク内部の最大電界強度もまた一気に上昇するため、急激なブレークダウンが起こる。この様子を図１０中の不純物濃度分布曲線Ａで示す。
【００１６】
一方、ＢタイプではＡタイプと状況が異なっていて、ある逆方向印加電圧が印加された時に空乏層ＤＬの延び方が、最初のうち、すなわち、Ｘ１−Ｘ’１ラインに達するまではＡタイプと同じように延びる。
その後さらに印加電圧が上昇し続けると、図１０中に示した不純物濃度分布の緩い傾斜カーブ（Ｘ１−Ｘ２Ｂの間）の間では、不純物濃度が高濃度の時は延びにくくなるという上記の理由により徐々に延びにくくなるものの、その後も緩慢に延び続けるという延び方を示した後に、やがてブレークダウンに至る。この様子を図１０中の不純物濃度分布曲線Ｂで示す。
【００１７】
結果として、Ｂタイプの波形は、Ａタイプのものに比べて逆方向漏れ電流（ＩＲ）が、低い逆方向電圧（ＶＲ）の時から既に大きくなっていて、当該ＶＲの増大と共に、さらにＩＲが増大し、その後はソフトな曲線を描いた後にブレークダウンをしている。
なお、後に詳述するが、この逆方向漏れ電流（ＩＲ）の大きさの違いが図７中に示した凹み（Ｈｅ）の原因となっている。
【００１８】
それでは次に、何故、逆方向漏れ電流（ＩＲ）が大きい場合に、凹み（Ｈｅ）の原因となるかを、図１１を用いて説明する。
図１１は、ＤＵＴの等価回路図を示している。
図において、逆バイアス状態にあるＤＵＴは、図９に示したような空乏層ＤＬを有している。
【００１９】
すなわち、ＤＵＴの内部にはコンデンサが形成されていて、この空乏層コンデンサが図中のＣＤに相当している。また、ＤＵＴは図８に示したＲＤ＝ΔＶＲ／ΔＩＲを有していることも明らかである。
以上によりＤＵＴの内部構成部分は、ＣＤとＲＤとの並列接続の等価回路によって表現することができる。
【００２０】
今、図１１中のＤＵＴに供給されるテスト用の電流成分をＣＤ側に供給されるものと、ＲＤ側に供給されるものとに分け、それぞれＩＲＣＤ、ＩＲＲＤと定義して考察する。
そこで、ＤＵＴに図６及び図７中に示すプレテスト電源パルス（ＰＩＲ）が印加されると、コンデンサＣＤはテスト用の電流成分ＩＲＣＤにより充電される。その時のアノードＡーカソードＫ両電極間電圧をＶＡＫとすると、ＶＡＫは図１２に示すように、時間ｔ１〜ｔ２にかけて急速に立ち上がり、ｔ２以後は破線ＤＬ１のように水平に維持される筈である。
【００２１】
ところが、実際のＶＡＫ波形は実線ＣＬ１で示したように、時間ｔ３以後は徐々にＶＡＫ電圧が下降することになる。このＶＡＫ電圧が下降してしまうことの理由は、図１１中の抵抗ＲＤ中を流れるＩＲＲＤ成分の寄与にある。
つまり、プレテスト電流パルス（ＰＩＲ）によって空乏層コンデンサＣＤがＩＲＣＤで充電されると同時に、抵抗ＲＤを通じてＩＲＲＤの放電が行なわれているのである。
【００２２】
再び図１２に戻って説明すると、ＶＡＫの下降カーブは、時間ｔ３においてプレテスト電流パルス（ＰＩＲ）の印加が停止したと同時に顕著に見られることになる。
なお、周辺回路を含めたＣ，Ｒの値を厳密には考慮する必要があるが、主として、このカーブは、その形状がＤＵＴの持つＣＤとＲＤによって決定される時定数τ＝ＣＤ・ＲＤに支配されて下降する。
【００２３】
すなわち、ＲＤの値が小さければＩＲＲＤの値も大きくなり、放電が強く起こり、時定数τも小さくなるのでＶＡＫの下降が激しくなる。そして、プレテスト電流パルス（ＰＩＲ）以後、何等テスト用パルス電流が印加されなければ、ＶＡＫは時間と共に下降の一途を辿ることになる。しかし、時間ｔ４において、分割ステップにおけるステップＳ１の僅かな電流パルスでも印加されれば、一点鎖線ＤＬ２に示すようには下降せずに、上記ステップ１の僅かな電流パルスに相応してＣＬ２で示したような上昇カーブになると考えられる。
【００２４】
上記のような考察の結果、図７中に示したＶＲの凹み（Ｈｅ）は、上記空乏層コンデンサＣＤ中に貯えられた電荷が抵抗ＲＤを介して放電され、プレテスト電流パルス（ＰＩＲ）の停止後に該ＲＤを通るＩＲＲＤがかなり影響度を有する程度に大きすぎて、時定数τをあまりにも小さくさせてしまうような場合に顕著に起こることが分かる。
【００２５】
したがって、Ａタイプの場合はＲＤがより大きく、Ｂタイプの場合はＲＤがより小さくなっているために、前者のＡタイプでは、図６に示すような略平坦な逆方向耐電圧テスト波形を示し、後者のＢタイプでは、図７に示すような問題のある凹み（Ｈｅ）を有する逆方向耐電圧テスト波形となる。
【００２６】
問題のある上記ＶＲの凹み（Ｈｅ）をなくす上では、放電の影響を最小限に抑え、ＶＲが一定に維持され続ける（図１２のｔ３以降）ための追加的充電量をＤＵＴ自体の素子構造、定格電圧、定格電流等に応じて設定することができる新規な測定方法の出現が期待されるところである。
【００２７】
【発明が解決しようとする課題】
従来の半導体素子の特性検査方法は、上記のようにして行なわれるため、以下のような解決すべき課題があった。
（１）Ｂタイプのように、いわゆるソフトブレークダウン特性の逆方向耐電圧波形を示すＤＵＴの特性を測定する際、ステップ状のテスト電流パルス（電流優先モード）を与えても、ＤＵＴの両端電極間には正規の逆方向電圧が印加されない場合がある。
【００２８】
（２）例えば、Ｓ１〜Ｓ６の各ステップに分割し、かつ、各ステップ毎に０．６ｍｓの逆方向電流を通電する図６に示したような従来条件では、ピークのＳ６ステップにおいてさえも正規の逆方向耐電圧ＶＲに達しないばかりか、Ｓ１〜Ｓ６の同一条件下における下降ステップにおいてもＶＲの低下現象が見られることが明らかである。
【００２９】
（３）上記の凹み（Ｈｅ）現象は、ＤＵＴの等価抵抗（ＲＤ）の値がより小さく、かつ、該ＲＤを介して放電電流成分（ＩＲＲＤ）の大きさがより大きい場合に発生し易いことは分かったものの、如何にすれば上記の凹み（Ｈｅ）のようなＶＲ低下現象を抑制することができるかについての明快な解決方法が未だ見出せない。
【００３０】
本発明は上記のような各課題を解決するためになされたもので、
▲１▼逆方向耐電圧波形の凹み（Ｈｅ）現象が避けられないＢタイプのものでも、ＡタイプのＤＵＴの測定条件に近い測定条件が得られるような測定方法を提供すること、
▲２▼より精度の高い逆方向耐電圧測定を行なうことによって、検査本来の目的であるところの検査精度を向上させ、逆方向耐電圧不足等の不良品の素子の混入を防止すること、
▲３▼より高精度の測定方法を探究するとはいえ、大きな投資負担を強いることなく、極力安価でかつ簡単な手段で測定が実現できること、
▲４▼ソフトブレークダウン波形形状、定格電圧、電流等、種々のデバイスの特徴にも適用可能な汎用性を有すること、
等を満たす新規な半導体素子の特性検査方法を提供することを目的とするものである。
【００３１】
【課題を解決するための手段】
請求項１に記載の発明によれば、半導体素子に逆方向電流を通電し、半導体素子にかかる逆方向耐電圧を測定する半導体素子の特性検査方法において、半導体素子に逆方向電流を通電する期間を複数のステップに分割すると共に、半導体素子に通電される逆方向電流値が上昇し、次いで、下降するように各ステップにおける逆方向電流値を設定し、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さを変更することを特徴とする半導体素子の特性検査方法が提供される。
【００３２】
請求項２に記載の発明によれば、逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分が、予め定められた値以下になるまで、各ステップの長さを長くすることを特徴とする請求項１に記載の半導体素子の特性検査方法が提供される。
【００３３】
請求項１に記載の半導体素子の特性検査方法では、半導体素子に逆方向電流を通電する期間が複数のステップに分割され、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さが変更される。例えば急峻度が緩慢ないわゆるソフト波形を示す場合には、Ｓ１〜Ｓ６ステップの長さが０．６ｍｓから２ｍｓ（１Ａ型素子でＶＲ選別基準が７００Ｖ以上のものを対象）に変更される。その結果、Ｓ５ステップにおいて、逆方向耐電圧波形ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向電圧波形ＶＲとなり、正確な測定条件下において、高精度な逆方向耐電圧の測定が可能となる。
【００３４】
請求項１に記載の半導体素子の特性検査方法では、逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分（ＶＲループ）が、例えば１５Ｖ（１Ａ型素子でＶＲ選別基準が７００Ｖ以上のものを対象）のような予め定められた値以下になるまで、各ステップの長さが長くされる。その結果、逆方向電圧波形ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向電圧波形ＶＲとなり、上記と同様に正確な測定条件下において、高精度な逆方向耐電圧の測定が可能となる。
【００３５】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。図１は、図８に示したＢタイプのＤＵＴにおけるＩＲ，ＶＲ測定波形を示した図である。Ｓ１〜Ｓ６ステップにおける逆方向電流（ＩＲ）の値は、各々１μＡ，２μＡ，３μＡ，５μＡ，７μＡ，１０μＡとなっている。本発明において、まず、Ｓ１ステップの長さを従来の条件である０．６ｍｓから１．８ｍｓにと長くし、また、Ｓ２ステップ以後のステップの長さを１．２ｍｓとする。すると、従来の図７中に示した波形に比べて、図１においてはＳ５ステップにおいて、ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向耐電圧（ＶＲ）となっていることが分かる。
【００３６】
一方、下降ステップ（Ｓ６〜Ｓ１）においては、Ｓ６〜Ｓ４ステップまでの間はＶＲ波形の凹み（Ｈｅ）が見られず、Ｓ３ステップに入って初めてＶＲの凹み（Ｈｅ）が観察される。これらの測定結果の詳細を表１に示す。
【００３７】
【表１】

【００３８】
上記の表１中、「（１）ＶＲ判定点４」とあるのは、Ｓ４ステップにおけるＶＲ値を読み取ることを意味している。この時、読み取ったＶＲ値がＧ１〜Ｇ６（７００〜９１０Ｖ以上）の耐圧グレードに分類される訳であるが、その下の「（２）ＶＲドリフト２５Ｖ」というのが、第１回目のＶＲテスト（以下、ＶＲテスト１と略記する。）と、第２回目のＶＲテスト（以下、ＶＲテスト２と略記する。）における測定ＶＲ値の差であり、「（３）ＶＲソフト３５Ｖ」というのが波形の傾きを判定する部分である。
【００３９】
次の「（４）ＶＲループ１５Ｖ」というのが本発明の要旨に最も関係する部分であるので、次にこれについて詳述する。図１に再び戻り、Ｓ１〜Ｓ６〜Ｓ１（ＶＲテスト１）及びＳ１〜Ｓ６〜Ｓ１（ＶＲテスト２）におけるＶＲの測定値を表２に示す。
【００４０】
【表２】

【００４１】
上記表２中の「ＩＲ４」に注目すると、ＩＲ上昇時と下降時のＶＲの差がＶＲテスト１では（８１７−７９４）Ｖ＝２３Ｖ、また、ＶＲテスト２では（８１７−７９２）Ｖ＝２５Ｖとなっている。この値の２３Ｖ、２５Ｖは図１中のＶＲの凹み（Ｈｅ）の許容量を、表１の「（４）ＶＲループ」＝１５Ｖ以下と定めたにも拘らず、その値がＶＲテスト１、ＶＲテスト２のいずれの場合も許容量をそれぞれ超えているということを示している。
【００４２】
すなわち、この測定条件（Ｓ１＝１．８ｍｓ、Ｓ２〜Ｓ６＝１．２ｍｓ）では「（４）ＶＲループ」（ΔＶＲ＠ＩＲ４）≦１５Ｖの判定条件を満足できないことが分かる。そして、この「（４）ＶＲループ」１５Ｖ以下という条件を設定することでＶＲ波形の凹み（Ｈｅ）を判定することが可能であることの理由は、前述の図１中における上昇ステップではＳ５ステップで初めて回復し、下降ステップではＳ４ステップでは正常な、あるいは正規のＶＲが得られ、Ｓ３ステップで初めてＶＲ波形の凹み（Ｈｅ）が始まるからである。
【００４３】
すなわち、同じＩＲ値に対して下降ステップの方が、上昇ステップよりもＶＲ波形が凹みにくいという傾向があるが故に、このＶＲループの所定値（Ｖ）設定によるＶＲ波形における凹み度の良否判定が可能な訳である。要するに本発明の要旨は、ＤＵＴの個々のＶＲ波形の特徴に対応して、そのブレークダウン波形がソフトであればある程、Ｓ１〜Ｓ６ステップの時間を長くして、「（４）ＶＲループ」の所定値（Ｖ）、例えば１５Ｖ以下の設定条件を満足するような測定条件（Ｓ１〜Ｓ６）を設定することである。
【００４４】
次に、上記の結果に基づき、さらに測定条件を変えた例を示す。図２はＢタイプのＤＵＴの他の測定条件例であるが、この例の場合、Ｓ１〜Ｓ６ステップの設定時間を更に長くし、各ステップ（Ｓ１〜Ｓ６〜Ｓ１）とも２ｍｓとしたものである。図２の場合は、ＶＲループ（ＩＲ１〜ＩＲ６の最大値、ＶＲテスト１及びＶＲテスト２）のすべてを満たす条件である。上記の場合のＳ１〜Ｓ６〜Ｓ１（ＶＲテスト１）及びＳ１〜Ｓ６〜Ｓ１（ＶＲテスト２）におけるＶＲの測定値を表３に示す。
【００４５】
【表３】

【００４６】
上記の場合、ＶＲループの最大値は１Ｖであり、したがって予め設定したＶＲループ１５Ｖ以下という測定条件を満たしていることになる。
【００４７】
以上のような手順で設定しては試行的に測定し、ＶＲループ１５Ｖ以下という条件が満たされるまで、Ｓ１〜Ｓ６ステップの時間を徐々に長くするという試験条件出しのための作業を繰り返す。各ＤＵＴ毎に行なったその時の試験条件をファイル化し、それを保存する。これで、１つのＤＵＴに関する試験条件が完成する。以上の作業は、実際には所定の設計を施したアプリケーションソフトを使用し、パーソナルコンピュータ（ＰＣ）の画面を利用して行なわれる。
【００４８】
【発明の効果】
本発明は、以上のように構成したので概略以下のような効果を奏する。
（１）逆方向耐電圧波形の凹み現象が避けられないＢタイプのものでもＡタイプのＤＵＴの測定条件に近い測定条件が得られ、結果的に高精度の逆方向耐電圧測定が可能となる。
（２）より精度の高い逆方向耐電圧測定を行なうことによって、検査本来の目的であるところの検査精度を向上させ、逆方向耐電圧不足等の不良品の素子の混入を防止することができる。
（３）高精度の測定方法でありながら大きな投資負担を強いることなく、極力安価でかつ簡単な手段で検査・測定が実現できる。
（４）ソフトブレークダウン波形形状、定格電圧、電流等、種々のデバイスの特徴にも適用可能な汎用性を有する。
【図面の簡単な説明】
【図１】本発明の第１の測定条件例を示し、かかる条件下でのＢタイプのＤＵＴの測定波形を示す図である。
【図２】本発明の第２の条件設定例を示し、かかる条件下でのＢタイプのＤＵＴの測定波形を示す図である。
【図３】従来のこの種の半導体素子の特性検査方法のシーケンス図である。
【図４】上記従来の半導体素子の特性検査方法の改良技術を示すシーケンス図である。
【図５】本発明の測定方法を実施するための回路図である。
【図６】逆方向耐電圧波形で凹みのない測定波形例を示すグラフである。
【図７】逆方向耐電圧波形で凹みのある測定波形例を示すグラフである。
【図８】Ａタイプ及びＢタイプのＤＵＴの逆方向電圧（ＶＲ）―逆方向電流（ＩＲ）特性を示すカーブ・トレーサ波形図である。
【図９】Ａタイプ及びＢタイプの素子構造を説明するための断面図である。
【図１０】図９におけるＹ―Ｙ’線に沿う不純物濃度分布を示す図である。
【図１１】ＤＵＴの等価回路図である。
【図１２】プレテスト直後の逆方向電流・逆方向電圧波形を示す図である。
【符号の説明】
ＤＵＴ被測定素子
ＩＲ逆方向電流
ＰＩＲプレテスト逆方向電流
ＶＲ逆方向電圧
Ｓ１〜Ｓ６テスト電流通電ステップ
Ｈｅ逆方向耐電圧波形の凹み
ＤＬ空乏層
ＣＤ空乏層コンデンサ
ＲＤ抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention is intended to relate to characteristic inspection method of a semiconductor device for measuring the reverse withstand voltage at that time by energizing a reverse current to the semiconductor element as an element to be measured.
[0002]
[Prior art]
As a conventional characteristic inspection method for this type of semiconductor element, for example, there is a method described in Japanese Patent Publication No. 7-11558.
This characteristic inspection method includes a change in the reverse voltage waveform of the diode, for example, a defective product exhibiting an abnormality such as a reverse drift waveform and a loop waveform, and a change in the forward voltage drop waveform of the diode, for example, the forward drift waveform, the forward waveform. A total of 2 products that can quickly search for defective products that exhibit fluctuations in the directional voltage drop waveform, etc., and that can reliably detect defective products whose characteristics change after the first measurement in the second measurement. This is an inspection method for performing inspections once.
[0003]
A specific measurement sequence of the above characteristic inspection method is shown in FIG. That is, here, a diode is taken as an example of the element to be measured, but in the test measurement of the diode to be tested, the first measurement of the reverse withstand voltage waveform 1 and the first measurement of the forward voltage drop waveform 2 are performed. measurement, and the second measurement of the forward voltage drop waveform 20, and the second measurement of the reverse withstand voltage waveform 10 is performed.
[0004]
Further, as the present inventor is shown in Japanese Patent Application No. 2001-116329 proposed as an improvement technique above, in reverse withstand voltage waveform measurements, as shown in Figure 4, the first time to reverse current The period during which IR1 is energized is divided into, for example, 6 steps when the reverse current value increases and 6 steps when the reverse current value decreases, and the period during which the reverse current IR2 is energized for the second time is, for example, reverse It is divided into 6 steps when the current value increases and 6 steps when the reverse current value decreases, and the reverse withstand voltage (VR) value is measured at each step .
[0005]
Next, FIG. 5 shows a circuit for carrying out the characteristic inspection method for the semiconductor element.
That is, this characteristic test circuit operates with a DC power source E that supplies a predetermined voltage to the current control switching element Q and a current set by the D / A converter CN1, and supplies a predetermined current to the switching element Q. A forward constant current amplifier circuit AMP, a device under test DUT to which a predetermined current is supplied when the switching device Q is turned on by a current from the constant current amplifier circuit AMP, and a current flowing through the device under test DUT are detected. A current detection resistor RS that is fed back to the forward constant current amplifier circuit AMP so that the constant current set by the D / A converter is energized to the device under test DUT, and the device under test DUT during the energization And an A / D converter CN2 for measuring the forward voltage.
[0006]
When the reverse withstand voltage is measured using the characteristic test circuit configured as described above, a reverse current IR having a waveform as shown in FIG. 6 is applied between the AF / KF electrodes of the DUT. That is, as is shown in Fig 6, the energization period of the reverse current IR, 6 steps at elevated reverse current values, and is divided into six steps during descent of the reverse current, as shown in FIG. 4 , reverse current is energized first round and second round of a total of 2 times, reverse withstand voltage is measured at each step. Incidentally, in practice, the after measuring the reverse withstand voltage waveform in the first round as shown in the measurement sequence in Fig. 3, the forward voltage drop and before measuring the reverse withstand voltage waveform to a second Although the waveform is measured, this is out of the scope of the description of the present invention below, and the description thereof is omitted.
[0007]
Therefore, originally, as shown in FIG. 6, the reverse withstand voltage waveform should be a flat waveform between times t1 and t4. Under certain conditions, the waveform shown in FIG. It has been found that there are cases where That is, in the reverse withstand voltage waveform (VR), recessed in time between t = 2~6ms (He) is generated as shown in FIG. Originally, the reverse withstand voltage waveform after the pretest (PIR) should remain horizontal as shown by the broken line in FIG. 7 without generating a dent (He), that is, the voltage should be substantially constant.
[0008]
The occurrence of a dent (He) in the reverse withstand voltage waveform as described above means that a normal reverse voltage is not applied to the device under test (DUT). It will not be done.
As a result of investigating the cause of this, as shown in FIG. 8, it was found that there are two types of DUT characteristics that show two types of curve tracer waveforms.
[0009]
That is, FIG. 8 shows a DUT curve tracer waveform with the reverse current (IR) on the vertical axis and the reverse voltage (VR) on the horizontal axis, but shows a waveform like the A type in the figure. Shows a steep (hard) breakdown waveform with less reverse leakage current (IR). On the other hand, a waveform such as the B type in the figure shows that the reverse leakage current (IR) gradually rises as the applied reverse voltage (VR) rises and shows a gradual breakdown waveform.
[0010]
When the difference in characteristics between the A type and the B type was examined in more detail, it was found that the cause was caused by the element structure itself to be measured.
Hereinafter, the cause will be described with reference to FIGS.
[0011]
FIG. 9 shows a cross-sectional structure of the semiconductor element, and FIG. 10 shows an impurity concentration distribution in the vertical direction of the semiconductor element.
Now, in order to simplify the description, a normal PN junction diode will be described as an example.
First, if the difference between the A type and the B type shown in FIG. 8 is shown, it can be shown as the difference between the X1-X′1 and X2-X′2 line portions in FIG. .
[0012]
That is, in FIG. 10, the X1 line is assumed to be common to both types, and corresponds to the difference between the X2A and X2B line portions.
That is, the A type corresponds to the X1-X'1 line in FIG. 9 and the X2A line in FIG. 10, and the B type corresponds to the X1-X'1 line in FIG. 9 and the X2B line in FIG. ing.
[0013]
The above A type is N ↑ + from an N ↑ − epitaxial material wafer in which an N ↑ − type epitaxial layer is stacked on a substrate, and the B type is N ↑ − from the back surface of an N ↑ − type single crystal wafer. ↑ Started with material wafers with deep diffusion of + -type impurities.
The discussion proceeds on the assumption that the P-type diffusion is performed from the surface of the wafer to form the PN junction in FIG. 9, and the subsequent processes are common to both the A type and the B type.
[0014]
The extension of the depletion layer DL when the reverse voltage is applied to the A type and the B type through the reverse current step for the measurement test as shown in FIGS. 6 and 7 is shown in FIG. It is shown.
However, the problem is the difference in the extension of the depletion layer DL at that time between the A type and the B type.
[0015]
It is well known that the depletion layer DL tends to extend as the N ↑ − type concentration is lower (the reciprocal of the square root of the concentration).
Therefore, in the A type, the depletion layer DL has a low N ↑ -type concentration and is constant, and therefore extends to the X1-X′1 line at the same time as the reverse voltage is applied. After reaching, when a reverse voltage is further applied, the N ↑ − type concentration tends to extend in the concentration gradient layer where the concentration rises rapidly. However, since the impurity concentration is high, it cannot extend further.
Then, since the maximum electric field strength inside the bulk of the PN junction surface also increases at a stretch, a sudden breakdown occurs. This state is shown by an impurity concentration distribution curve A in FIG.
[0016]
On the other hand, the situation of the B type is different from that of the A type. When a certain reverse direction applied voltage is applied, the extension of the depletion layer DL is first, that is, until the X1-X′1 line is reached. Extends in the same way.
After that, if the applied voltage continues to rise further, between the gentle slope curves (between X1 and X2B) of the impurity concentration distribution shown in FIG. Although it becomes difficult to extend gradually, it shows a way of extending slowly thereafter, and then it breaks down. This state is shown by an impurity concentration distribution curve B in FIG.
[0017]
As a result, in the B type waveform, the reverse leakage current (IR) has already increased from the time of the low reverse voltage (VR) as compared with the A type, and as the VR increases, the IR further increases. After that, it breaks down after drawing a soft curve.
As will be described in detail later, the difference in the magnitude of the reverse leakage current (IR) causes the recess (He) shown in FIG.
[0018]
Next, why the dent (He) is caused when the reverse leakage current (IR) is large will be described with reference to FIG.
FIG. 11 shows an equivalent circuit diagram of the DUT.
In the figure, the DUT in the reverse bias state has a depletion layer DL as shown in FIG.
[0019]
That is, a capacitor is formed inside the DUT, and this depletion layer capacitor corresponds to the CD in the figure. It is also clear that the DUT has RD = ΔVR / ΔIR shown in FIG.
As described above, the internal components of the DUT can be expressed by an equivalent circuit of parallel connection of CD and RD.
[0020]
Now, the test current components supplied to the DUT in FIG. 11 are divided into those supplied to the CD side and those supplied to the RD side, and are defined as IRCD and IRRD, respectively.
Therefore, when the pretest power supply pulse (PIR) shown in FIGS. 6 and 7 is applied to the DUT, the capacitor CD is charged with the test current component IRCD. Assuming that the voltage between the anode A and the cathode K at that time is VAK, as shown in FIG. 12, VAK should rise rapidly from time t1 to time t2, and be maintained horizontally as indicated by a broken line DL1 after t2.
[0021]
However, in the actual VAK waveform, as indicated by the solid line CL1, the VAK voltage gradually decreases after time t3. The reason why the VAK voltage falls is the contribution of the IRRD component flowing through the resistor RD in FIG.
That is, the depletion layer capacitor CD is charged with IRCD by the pretest current pulse (PIR), and at the same time, the IRRD is discharged through the resistor RD.
[0022]
Referring back to FIG. 12 again, the VAK descending curve becomes noticeable at the same time as the application of the pretest current pulse (PIR) is stopped at time t3.
Although it is necessary to strictly consider the values of C and R including peripheral circuits, this curve mainly has a time constant τ = CD · RD determined by the CD and RD of the DUT. Controlled and descends.
[0023]
That is, if the value of RD is small, the value of IRRD also becomes large, discharge occurs strongly, and the time constant τ is also small, so that the fall of VAK becomes intense. If no test pulse current is applied after the pretest current pulse (PIR), the VAK continues to decrease with time. However, if even a slight current pulse of step S1 in the dividing step is applied at time t4, it does not descend as indicated by the alternate long and short dash line DL2, and is indicated by CL2 corresponding to the slight current pulse of step 1 above. It is thought that it becomes a rising curve like this.
[0024]
As a result of the above consideration, the VR depression (He) shown in FIG. 7 causes the charge stored in the depletion layer capacitor CD to be discharged through the resistor RD, and the pretest current pulse (PIR) It can be seen that the IRRD that passes through the RD after the stop is so large as to have a significant influence, and this occurs remarkably when the time constant τ is too small.
[0025]
Therefore, since the RD is larger for the A type and the RD is smaller for the B type, the former A type shows a substantially flat reverse withstand voltage test waveform as shown in FIG. In the latter type B, a reverse withstand voltage test waveform having a problematic recess (He) as shown in FIG. 7 is obtained.
[0026]
In order to eliminate the problematic VR depression (He), the influence of discharge is minimized, and the additional charge amount for keeping VR constant (after t3 in FIG. 12) is set to the element structure of the DUT itself. The appearance of a new measurement method that can be set according to the rated voltage, rated current, etc. is expected.
[0027]
[Problems to be solved by the invention]
Since the conventional method for inspecting the characteristics of a semiconductor device is performed as described above, there are the following problems to be solved.
(1) When measuring the characteristics of a DUT showing a reverse breakdown voltage waveform with a so-called soft breakdown characteristic like the B type, both end electrodes of the DUT can be applied even if a step-like test current pulse (current priority mode) is given. A normal reverse voltage may not be applied between them.
[0028]
(2) For example, in the conventional condition as shown in FIG. 6 in which each step of S1 to S6 is divided and a reverse current of 0.6 ms is supplied for each step, even in the peak S6 step It is clear that not only the reverse withstand voltage VR is not reached, but also a decrease phenomenon of VR is observed in the descending step under the same conditions of S1 to S6.
[0029]
(3) The above dent (He) phenomenon is likely to occur when the value of the equivalent resistance (RD) of the DUT is smaller and the magnitude of the discharge current component (IRRD) is larger via the RD. However, a clear solution for how to suppress the VR reduction phenomenon such as the dent (He) has not been found yet.
[0030]
The present invention has been made to solve the above problems,
(1) To provide a measurement method that can obtain measurement conditions close to the measurement conditions of the A type DUT even for the B type in which the dent (He) phenomenon of the reverse withstand voltage waveform is unavoidable,
(2) By improving the reverse withstand voltage measurement with higher accuracy, it is possible to improve the inspection accuracy, which is the original purpose of the inspection, and prevent the entry of defective elements such as insufficient reverse withstand voltage,
(3) Although we will seek a more accurate measurement method, it is possible to realize measurement with a simple and inexpensive means as much as possible without imposing a large investment burden.
(4) Have versatility applicable to various device features such as soft breakdown waveform shape, rated voltage, current, etc.
It is an object of the present invention to provide a novel method for inspecting characteristics of a semiconductor element that satisfies the above.
[0031]
[Means for Solving the Problems]
According to the first aspect of the present invention, in the method for inspecting characteristics of a semiconductor element in which a reverse current is applied to the semiconductor element and the reverse withstand voltage applied to the semiconductor element is measured, the period in which the reverse current is supplied to the semiconductor element. Is divided into a plurality of steps, and the reverse current value applied to the semiconductor element rises, then the reverse current value in each step is set so as to fall, and the reverse breakdown voltage waveform of the semiconductor element rises There is provided a method for inspecting characteristics of a semiconductor device, characterized in that the length of each step is changed in accordance with the steepness of the gradient.
[0032]
According to the invention described in claim 2, when the reverse current value is increased, a reverse withstand voltage value applied to the semiconductor element when a predetermined amount of reverse current is passed through the semiconductor element, The difference between the reverse withstand voltage value applied to the semiconductor element when the reverse current value is decreased and the semiconductor element is energized with the predetermined reverse current is less than or equal to a predetermined value. The method for inspecting characteristics of a semiconductor device according to claim 1, wherein the length of each step is increased until it becomes.
[0033]
In the method for inspecting characteristics of a semiconductor element according to claim 1, a period in which a reverse current is passed through the semiconductor element is divided into a plurality of steps, and each of the steps according to the steepness of the rising slope of the reverse withstand voltage waveform of the semiconductor element The length of the step is changed. For example, when a so-called soft waveform with a slow steepness is shown, the length of steps S1 to S6 is changed from 0.6 ms to 2 ms (for 1A type elements with a VR selection criterion of 700 V or more) . As a result, at S5 step, and recovery of the reverse withstand voltage waveform VR dents (the He), the normal reverse voltage waveform VR becomes, in accurate measurement conditions, can be measured with high precision reverse withstand voltage Become.
[0034]
The characteristic test method of a semiconductor device according to claim 1, comprising a time that increases the reverse current, reverse withstand applied to the semiconductor element when a reverse current is the supply of the predetermined value to the semiconductor element a is time that is lowered and the voltage value, the reverse current, the difference between the reverse withstand voltage value applied to the semiconductor element when a reverse current is supplied to the predetermined value to the semiconductor element (VR loop) is , for example, 15V (in 1A element VR selection criteria directed to more than 700 V) until the predetermined value or less, such as, the length of each step is long. As a result, the dent (He) in the reverse voltage waveform VR is restored to a normal reverse voltage waveform VR, and it is possible to measure the reverse withstand voltage with high accuracy under the exact measurement conditions as described above. .
[0035]
【Example】
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing IR and VR measurement waveforms in the B-type DUT shown in FIG. Value of S1~S6 reverse current definitive step (IR) are respectively turned 1μA, 2μA, 3μA, 5μA, 7μA, and 10 .mu.A. In the present invention, first, the length of the S1 step is increased from 0.6 ms to 1.8 ms, which is the conventional condition, and the step length after the S2 step is 1.2 ms. Then, compared to the conventional waveform shown in FIG. 7, in FIG. 1, in step S5, the VR dent (He) is recovered, and the normal reverse withstand voltage (VR) is obtained.
[0036]
On the other hand, in the descending step (S6 to S1), the VR waveform dent (He) is not observed during the steps S6 to S4, and the VR dent (He) is observed only after entering the S3 step. Details of these measurement results are shown in Table 1.
[0037]
[Table 1]

[0038]
In Table 1 above, “ (1) VR determination point 4 ” means reading the VR value in step S4. In this case, the read but VR value is necessarily to be classified in a pressure-resistant grade of G1~G6 (more than 700~910V), because "(2) VR drift 25V" beneath it, the first round of VR test (hereinafter abbreviated as VR test 1.) and, second round of VR testing a difference between the measured VR value at (hereinafter, VR test 2 abbreviated.), is that "(3) VR soft 35V" This is the part that determines the slope of the waveform.
[0039]
Since because the next "(4) VR loop 15V" is a moiety which is most related to the gist of the present invention will now be described in detail about this. Again back to FIG. 1, Table 2 shows the measurements of VR which definitive in S1～S6～S1 (VR Test 1) and S1～S6～S1 (VR Test 2).
[0040]
[Table 2]

[0041]
Focusing on “ IR4 ” in Table 2 above, the difference in VR between IR rise and fall is (817-794) V = 23V in VR test 1 and (817-792) V = 25V in VR test 2. It has become. Although these values of 23V and 25V set the permissible amount of the VR depression (He) in FIG. 1 as “(4) VR loop ” = 15 V or less in Table 1 , the values are VR test 1, Each of the VR tests 2 indicates that the allowable amount is exceeded.
[0042]
That is, it can be seen that the determination condition “(4) VR loop ” (ΔVR @ IR4) ≦ 15V cannot be satisfied under the measurement conditions (S1 = 1.8 ms, S2 to S6 = 1.2 ms). The reason why it is possible to determine the depression (He) of the VR waveform by setting the condition of “(4) VR loop ” of 15 V or less is that the ascending step in FIG. This is because the normal or normal VR is obtained in the step S4 in the descending step, and the depression (He) of the VR waveform starts in the step S3 for the first time.
[0043]
That is, since the VR waveform tends to be more difficult to dent than the ascending step with respect to the same IR value, it is possible to determine whether the dent degree in the VR waveform is good or not by setting the predetermined value (V) of the VR loop. It is possible. In short, the gist of the present invention is that, corresponding to the characteristics of each VR waveform of the DUT, the softer the breakdown waveform, the longer the time of steps S1 to S6, and the “(4) VR loop ”. Measurement conditions (S1 to S6) that satisfy a predetermined condition (V) of, for example, 15V or less.
[0044]
Next, an example in which the measurement conditions are further changed based on the above results will be shown. FIG. 2 shows another example of measurement conditions for the B type DUT. In this example, the set time of steps S1 to S6 is further increased, and each step (S1 to S6 to S1) is set to 2 ms. . In the case of FIG. 2, the conditions satisfy all of the VR loops (maximum values of IR1 to IR6, VR test 1 and VR test 2). A measurement of VR which definitive in S1～S6～S1 (VR Test 1) and S1～S6～S1 (VR Test 2) in the case of the above are shown in Table 3.
[0045]
[Table 3]

[0046]
In the above case, the maximum value of the VR loop is 1V, so that the measurement condition of VR loop 15V or less set in advance is satisfied.
[0047]
Set the procedure as described above attempts to measure, until the condition that VR loop 15V or less is satisfied, repeat the operation for the test condition finding that gradually lengthen the S1~S6 step time. The test conditions at that time performed for each DUT are filed and stored. This completes the test conditions for one DUT. The above operations are actually performed using application software having a predetermined design and using a screen of a personal computer (PC).
[0048]
【The invention's effect】
Since the present invention is configured as described above, the following effects can be obtained.
(1) Even in the B type where the dent phenomenon of the reverse withstand voltage waveform is unavoidable, measurement conditions close to the measurement conditions of the A type DUT can be obtained, and as a result, highly accurate reverse withstand voltage measurement can be performed. .
(2) By performing reverse withstand voltage measurement with higher accuracy, it is possible to improve the inspection accuracy, which is the original purpose of the inspection, and to prevent entry of defective devices such as insufficient reverse withstand voltage. .
(3) Although it is a high-precision measurement method, inspection and measurement can be realized by an inexpensive and simple means without imposing a large investment burden.
(4) It has versatility applicable to various device features such as soft breakdown waveform shape, rated voltage, and current.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first measurement condition example of the present invention and showing a measurement waveform of a B-type DUT under such conditions.
FIG. 2 is a diagram showing a second example of setting conditions of the present invention and showing a measurement waveform of a B-type DUT under such conditions.
FIG. 3 is a sequence diagram of a conventional characteristic inspection method for this type of semiconductor device.
FIG. 4 is a sequence diagram showing an improved technique of the above-described conventional semiconductor device characteristic inspection method;
FIG. 5 is a circuit diagram for carrying out the measuring method of the present invention.
FIG. 6 is a graph showing an example of a measured waveform without a dent in a reverse withstand voltage waveform;
FIG. 7 is a graph showing an example of a measurement waveform having a recess in a reverse withstand voltage waveform.
FIG. 8 is a curve tracer waveform diagram showing reverse voltage (VR) -reverse current (IR) characteristics of A type and B type DUTs.
FIG. 9 is a cross-sectional view for explaining an A-type and a B-type element structure.
10 is a diagram showing an impurity concentration distribution along the line YY ′ in FIG. 9;
FIG. 11 is an equivalent circuit diagram of a DUT.
FIG. 12 is a diagram showing a reverse current / reverse voltage waveform immediately after the pretest.
[Explanation of symbols]
DUT Device under test IR Reverse current PIR Pretest reverse current VR Reverse voltage S1 to S6 Test current energization step He Reverse withstand voltage waveform depression DL Depletion layer CD Depletion layer capacitor RD Resistance

Claims

半導体素子に逆方向電流を通電し、半導体素子にかかる逆方向耐電圧を測定する半導体素子の特性検査方法において、半導体素子に逆方向電流を通電する期間を複数のステップに分割すると共に、半導体素子に通電される逆方向電流値が上昇し、次いで、下降するように各ステップにおける逆方向電流値を設定し、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さを変更することを特徴とする半導体素子の特性検査方法。 In a method for inspecting characteristics of a semiconductor element in which a reverse current is applied to a semiconductor element and a reverse withstand voltage applied to the semiconductor element is measured, a period in which the reverse current is applied to the semiconductor element is divided into a plurality of steps, and the semiconductor element The reverse current value at each step is set so that the reverse current value that is energized increases, then decreases, and the length of each step depends on the steepness of the rising slope of the reverse withstand voltage waveform of the semiconductor element. A method for inspecting characteristics of a semiconductor device, characterized by changing the thickness.

逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分が、予め定められた値以下になるまで、各ステップの長さを長くすることを特徴とする請求項１に記載の半導体素子の特性検査方法。 When the reverse current value is increased and when the reverse current of a predetermined value is applied to the semiconductor element, the reverse withstand voltage value applied to the semiconductor element and the reverse current value are decreased. The length of each step is increased until the difference between the reverse withstand voltage value applied to the semiconductor element when the reverse current of the predetermined value is applied to the semiconductor element is equal to or less than a predetermined value. The semiconductor device characteristic inspection method according to claim 1.