JP3891743B2 - 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 - Google Patents
半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 Download PDFInfo
- Publication number
- JP3891743B2 JP3891743B2 JP26539599A JP26539599A JP3891743B2 JP 3891743 B2 JP3891743 B2 JP 3891743B2 JP 26539599 A JP26539599 A JP 26539599A JP 26539599 A JP26539599 A JP 26539599A JP 3891743 B2 JP3891743 B2 JP 3891743B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- component mounted
- base material
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、例えば非接触ICカードを製造する場合のように導電性ペーストにてなる回路パターンに設けられた接続パッドにICチップを電気的に接続する場合にて使用される、ICチップ等の電子部品を基材に実装して半導体部品実装済部品を製造する半導体部品実装済部品の製造方法、該製造方法にて製造される半導体部品実装済部品を有する半導体部品実装済完成品の製造方法、及び該半導体部品実装済完成品製造方法にて製造される半導体部品実装済完成品に関する。
【0002】
【従来の技術】
非接触ICカードを例に採り、従来の半導体部品実装済完成品の製造方法について、図20〜図27を参照しながら以下に説明する。
従来、コイルとICチップとを内蔵し、該コイルを介して外部とのデータの授与を行う非接触ICカードを製造する際において、上記コイルの形成方法としては、銅にてなる巻き線コイルを用いる方法や、銀ペースト等の導体ペーストを印刷してコイルを形成する方法や、銅箔等の金属箔をエッチングしてコイルを形成する方法等が用いられており、なかでも上記導体ペーストを印刷して回路パターン及びコイルを形成する方法が盛んになっている。
【0003】
図20〜図27は従来の非接触ICカード及びその製造方法を示す。
図20に示すように、従来の非接触ICカードは、第1基材1aに導電性ペーストにてコイルパターン2が形成され、このコイルパターン2の外周端3aに設けた接続パッド6、及びコイルパターン2の内周端3bに設けた接続パッド6のそれぞれがICチップ4の電極部と電気的に接続される構成となっている。
その製造工程は、図21に示すように、まずステップ(図内では「S」にて示す)1では、第1基材1aの表面に導電性ペーストにてコイルパターン2を含む回路パターンを印刷する。上記導電性ペーストとしては、銀ペーストが好適に使用される。上記導電性ペーストの印刷は、スクリーン印刷やオフセット印刷やグラビア印刷等によって行われ、例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介して導電性ペーストを第1基材1aに印刷し、導体厚み約30μmの回路パターンを形成する。上記第1基材1a及び後述の第2基材2bには、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネート、アクリロニトリルブタジエンスチレン等からなる厚さ0.1〜0.5mm程度の熱可塑性樹脂が用いられる。
【0004】
ステップ2では、上記印刷方法により第1基材1a上に形成した上記導電性ペーストにてなる上記回路パターンを120℃の温度で10分間加熱して上記導電性ペーストを硬化させる。
ステップ3では、図22に示すように、上記回路パターンにおける上記外周端3aや内周端3bに設けられた接続パッド6に異方導電性シート9を貼り付ける。該異方導電性シートとは、金属粒子を含有する樹脂シートであり、加熱、加圧されることで上記金属粒子と上記接続パッド6とを電気的に接続する。
ステップ4では、異方性導電シート9を100℃で5秒間加熱して接続パッド6に仮圧着する。
ステップ5では、仮圧着した異方導電性シート9に半導体素子4やコンデンサ等の部品をマウントする。半導体素子4の実装面には、図23に示すように半導体素子4上の電極パッド7にバンプ10が形成されており、図24に示すようにバンプ10と接続パッド6とが異方導電性シート9を介して電気的に接続される。尚、バンプ10は、ワイヤボンディング法やメッキ法、具体的には半田、金、銀、銅を用いたメッキ法により、半導体素子4の電極パッド7上に形成される。ステップ6では、200℃の温度で30秒間加熱して、図25に示すように異方導電性シート9を硬化して、半導体素子4を本圧着する。
【0005】
尚、第1基材1aにガラスエポキシ基板やセラミック基板を用いた一般的な半導体実装においては、このステップ6までで半導体素子の実装は完了する。
そして、ステップ7では、第1基材1aに第2基材1bを貼り合わせてラミネート処理することにより、図26に示すように、接続パッド6とバンプ10とが異方導電性ペースト9を介して電気的に接続されたICカードが得られる。図26にて、5はコイルパターン2に並列接続されるコンデンサを示す。
【0006】
【発明が解決しようとする課題】
しかし、上述した従来の半導体部品実装済完成品製造方法、及び該製造方法にて製造される、半導体部品実装済完成品としての非接触ICカードの構成では、以下の問題があった。
上記第1基材1aや第2基材1bには、一般的にポリエチレンテレフタレートや塩化亜ビニル等の安価な熱可塑性樹脂が使用されている。一方、従来の製造工程では、上記ステップ6において異方導電性シート9を介して半導体素子4を本圧着する際の温度が200℃以上と高温である為、耐熱性に劣る第1基材1aや第2基材1bが劣化し易いという問題がある。
【0007】
又、異方導電性シート9を用いて半導体素子4等の部品を第1基材1aに固定する為、異方導電性シート9の第1基材1aへの仮圧着及び本加圧工程が必要となる。よって、工程数が多くなり生産性が悪くコスト高になるという問題がある。又、異方導電性シート9の代わりに異方導電性粒子を用いた場合も同様である。
【0008】
又、上記ステップ7においてラミネート処理する際に、半導体素子4が加圧、加熱される為、図27に示すように、半導体素子4が第1基材1aに沈み込み、導電性ペーストによる回路パターン6が湾曲した形に変形してしまう。その結果、回路パターンの断線の可能性が高く、動作不良の不具合が発生する。
本発明はこのような問題点を解決するためになされたもので、高品質、高生産性で安価な、半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の第1態様である半導体部品実装済部品の製造方法は、基材に半導体部品を挿入するとともに、上記基材のパターン形成面に上記半導体部品の回路接続部を露出させ、
上記回路接続部に接触して上記半導体部品と電気的に接続される回路パターンを上記パターン形成面上に形成することで当該回路パターンへの上記半導体部品の実装を行い、
上記回路接続部は上記半導体部品の電極、該電極上に形成したバンプ、及び該バンプの部材形成面に形成した回路接続用部材であり、上記基材に上記半導体部品が挿入されたとき上記回路接続用部材は上記パターン形成面より突出した状態であり、上記回路パターンは上記回路接続用部材に接触する、
ことを特徴とする。
【0010】
又、上記基材は樹脂材にてなり、上記半導体部品の上記基材への挿入は、上記半導体部品及び上記基材を加熱しかつ上記半導体部品及び上記基材を相対的に押圧することでなされ、上記回路接続部の電気的接続面を上記基材の上記パターン形成面に露出させるようにしてもよい。
【0012】
本発明の第2態様である半導体部品実装済完成品の製造方法は、上記第1態様の半導体部品実装済部品製造方法を用いて半導体部品実装済部品を作製し、
作製された上記半導体部品実装済部品を樹脂材にて封止して半導体部品実装済完成品を製造することを特徴とする。
【0013】
本発明の第3態様である半導体部品実装済完成品は、上記第2態様の半導体部品実装済完成品の製造方法を用いて製造されることを特徴とする。
【0014】
【発明の実施の形態】
本発明の実施形態である、半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品について、図を参照しながら以下に説明する。ここで、上記半導体部品実装済完成品の製造方法は、上記半導体部品実装済部品の製造方法にて製造された半導体部品実装済部品を有する半導体部品実装済完成品を製造する方法であり、及び上記半導体部品実装済完成品は上記半導体部品実装済完成品の製造方法にて製造されたものである。尚、各図において同じ構成部分については同じ符号を付している。
【0015】
上記「課題を解決するための手段」に記載する、「基材」の機能を果たす一例として本実施形態では第1熱可塑性樹脂基材122を例に採り、又、「回路接続部」の機能を果たす一例として本実施形態では電極117、バンプ113、及び回路接続用部材118の一組を例に採る。しかしながら、上記「回路接続部」は、これに限定されるものではなく、電極117のみの場合、電極117及びバンプ113の場合をも含む概念である。
又、「半導体部品実装済完成品」の機能を果たす一例として本実施形態では非接触ICカードを例に採るが、勿論これに限定されるものではない。
又、「電極部」の機能を果たす一例として本実施形態では、電極117のみ、電極117及びバンプ113を例に採る。
【0016】
図1には、本実施形態の半導体部品実装済部品の製造方法を用いて作製された半導体部品実装済部品を備えた、半導体部品実装済完成品の一例としての非接触ICカード101を示している。該非接触ICカード101において、半導体素子114は予め第1熱可塑性樹脂基材122に埋め込まれ、該第1熱可塑性樹脂基材122のパターン形成面123に露出したバンプ113の部材形成面115に回路接続用部材118を形成する。そして、導電性ペーストにより形成した回路パターン116と回路接続用部材118とは異方導電性シート等を介さずに直接に導通を得る点で従来例と異なる。124、125は、半導体素子114及び回路パターン116を有する半導体部品実装済部品121を保護する為にラミネート処理を行う第2熱可塑性樹脂シート基材及び第3熱可塑性樹脂シート基材である。以下に、非接触ICカード101の製造手順について、図2〜図8、及び図15を参照して説明する。
【0017】
図2において、117は半導体部品に相当する半導体素子114の電極、112は半導体素子114のアクティブ面を保護するパッシベーション膜を示す。
図2及び図15に示すステップ(図15では「S」にて示す)101において半導体素子114の電極117上に、AuやCu、半田等にてなる金属ワイヤを用いたワイヤボンディング法により、バンプ113を形成する。
次に、図3及び図15に示すステップ102において、バンプ113を形成した半導体素子114をポリエチレンテレフタレート、塩化ビニル、ポリカーボネート、アクリロニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂で形成されたシート状の第1熱可塑性樹脂基材122上に一個もしくは複数個マウントする。ここで、第1熱可塑性樹脂基材122の厚みは、本実施形態の場合、後述するように少なくともバンプ113の部材形成面115を第1熱可塑性樹脂基材122から露出させる必要性から、基本的に半導体素子114の厚みとバンプ113の高さとを合わせた厚み以下であり、半導体素子114の厚み以上にすることが望ましい。例えば、半導体素子114の厚みが0.18mm、バンプ113の高さが0.04mmの場合、第1熱可塑性樹脂基材122の厚みは、0.2mmが好ましい。
【0018】
次に図4及び図15に示すステップ103において、バンプ113付の半導体素子114がマウントされた第1熱可塑性樹脂基材122を熱プレス板171、172の間に狭み、バンプ113付の半導体素子114と第1熱可塑性樹脂基材122とを加熱しながら相対的に押圧し、半導体素子114を第1熱可塑性樹脂基材122内に挿入する。該熱プレスの条件は、例えばポリエチレンテレフタレート製の第1熱可塑性樹脂基材122を用いた場合、圧力30Kg/cm2、温度120℃、プレス時間1分である。尚、上記温度、圧力は、第1熱可塑性樹脂基材122の材質により異ならせる。
【0019】
ステップ104に対応する図5は、上記プレス後における半導体素子114及び第1熱可塑性樹脂基材122の状態を示した断面図である。第1熱可塑性樹脂基材122への半導体素子114の上記挿入動作により、本実施形態では図5に示すように、バンプ113の端面、つまり上記プレスによりバンプ113が熱プレス板171に接触した面である部材形成面115を第1熱可塑性樹脂基材122のパターン形成面123に露出させた状態で、半導体素子114及びバンプ113は第1熱可塑性樹脂基材122に埋設される。
このとき、本実施形態では、薄型化を図るため、半導体素子114の上記アクティブ面に対向する裏面114aと、上記パターン形成面123に対向する第1熱可塑性樹脂基材122の裏面122aとは、図示するように同一面となるようにしているが、これに限定されるものではない。つまり、製造する半導体部品実装済部品によっては、上述した第1熱可塑性樹脂基材122の厚みや、熱プレス板171,172の押圧力等の調整により、例えば、第1熱可塑性樹脂基材122の裏面122aより半導体素子114の裏面114aを突出させてもよい。
【0020】
尚、上記部材形成面115が電気的接続面の機能を果たす一例である。又、本実施形態では、部材形成面115のみが第1熱可塑性樹脂基材122のパターン形成面123に露出しているが、例えば熱プレス板171の形状を工夫する等により、部材形成面115だけでなくバンプ113の一部又は全部をパターン形成面123より露出させてもよい。このように構成したときには、上記電気的接続面は、パターン形成面123より露出した部分の外表面に相当する。尚、図16には、バンプ113の部材形成面115及びその近傍部分をパターン形成面123より露出された場合を図示している。
【0021】
次に、図6及び図15におけるステップ105において、第1熱可塑性樹脂基材122のパターン形成面123に露出したバンプ113の部材形成面115上にAuやCu、半田等にてなる金属ワイヤを用いたワイヤボンディング法により、回路接続用部材118を形成する。
次に、図7及び図15におけるステップ106において、Ag、Cu等の導電性ペーストを用いて、回路接続用部材118に接触するように、好ましくは図示するように回路接続用部材118を埋設するようにして半導体素子114と電気的に接続される回路パターン116を、第1熱可塑性樹脂基材122のパターン形成面123上に形成する。該導電性ペーストによる回路パターン116の形成は、一般的に、スクリーン印刷やオフセット印刷やグラビア印刷等によって行われる。例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介し、導電性ペーストを印刷し、導体厚みが約30μmにてなる回路パターン116を形成する。尚、形成される回路パターン116は、本実施形態では、半導体素子114と無線にて情報の送受信を行うためのアンテナコイルの形状である。勿論、上記回路パターン116は、上記アンテナコイル形状に限定されるものではなく、製造物としての半導体部品実装済部品の機能に応じた形態に形成される。
このようにして回路パターン116への半導体素子114の実装を行う。又、該実装された図7に示す状態の構成部分を、半導体部品実装済部品121とする。
【0022】
次に、図8及び図15におけるステップ107において、上記半導体部品実装済部品121をその厚み方向から、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネート、アクリロニトリルブタジエンスチレン等の電気的絶縁性を有するシート状の第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてサンドイッチしてラミネート処理し、半導体部品実装済部品121の封止を行う。該ラミネート処理の条件は、ポリエチレンテレフタレート製の第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125を熱プレス板にてプレスする場合、圧力30Kg/cm2、温度120℃、昇圧時間1分、圧力保持時間1分である。
以上の工程を経て、図1に示すような、半導体素子114が実装されたモジュールとしての半導体部品実装済部品や、本実施形態の場合のように上記半導体部品実装済部品を有する半導体部品実装済完成品としての機能を果たす一例に相当する非接触ICカード101が完成する。
【0023】
このように本実施形態によれば、第1熱可塑性樹脂基材122に半導体素子114を予め埋め込んだ後に、カード化を実施する為、従来例における図27に示すようなカード化後における半導体素子4の基材1aへの沈み込みは発生しない。よって、回路パターン116が断線することは無く、高品質の半導体部品実装済部品及び半導体部品実装済完成品を製造することが可能になる。
さらに、異方導電性シート又は異方導電性粒子等の接合材料を用いる必要が無い為、異方導電性シート等の処理に要する工程はなく、高生産性且つ安価な半導体部品実装済部品及び半導体部品実装済完成品を提供することが可能になる。
【0024】
又、上述した実施形態では、回路接続用部材118と回路パターン116とが接触するように構成したが、若干、バンプ113との電気的接続性に劣る可能性が考えられるが、図16に示す半導体部品実装済部品126及び図17に示す非接触ICカード106のように、回路接続用部材118を設けず、バンプ113の部材形成面115及びその近傍部分にて、又は部材形成面115のみにて、回路パターン116との電気的接続を図るように構成することもできる。尚、図16は、部材形成面115及びその近傍部分にて回路パターン116と電気的接続を図るように構成した場合を図示し、図17は部材形成面115のみにて回路パターン116と電気的接続を図るように構成した場合を図示している。
又、上述したように、半導体素子114を第1熱可塑性樹脂基材122に挿入するときに使用する熱プレス板171を工夫することで、図18に示す半導体部品実装済部品127及び図19に示す非接触ICカード107のように、回路接続用部材118及びバンプ113を設けず、半導体素子114の電極117と回路パターン116とを直接に接触させるように構成することもできる。この場合、電極117の表面117aが上記電気的接続面に相当する。
【0025】
よって、半導体素子114の電極117と回路パターン116とを直接に接触させるように構成したときには、上述したステップ101〜107の処理の内、ステップ101、102、及び105は削除される。
又、上述の実施形態では、半導体素子114の供給を受けた時点からの製造工程を説明したが、既にステップ101〜104の工程が終了した物が供給可能なときには、上記ステップ105から開始可能であり、又、半導体素子114の電極117の表面117aが第1熱可塑性樹脂基材122のパターン形成面123に露出したような物が供給可能なときには、上記ステップ106から開始可能である。
【0026】
又、図9に示すようにステップ107にてパターン形成面123上に回路パターン116を形成した後、当該回路パターン116の所定の位置にコンデンサ、抵抗等の受動部品である電子部品129をマウントした、半導体部品実装済部品128を形成することもできる。そして、図10に示すように、該半導体部品実装済部品128をその厚み方向から第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてサンドイッチしてラミネート処理して、図10に示す非接触ICカード102を製造することもできる。
【0027】
又、上述した図1〜図10では、半導体素子114と回路パターン116との接続箇所のみを示しているが、図7に示す半導体部品実装済部品121の全体を示す平面図を図11に、図11に示すI−I部分の断面図を図12に示し、さらに半導体部品実装済部品121の全体を第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてラミネート処理してなる非接触ICカード101における上記I−I部分の断面図を図13に示す。
又、図14に示すように、回路パターン116の外周端130と半導体素子114の電極117の対応部分131とをジャンパー接続する為に、回路パターン116に絶縁膜132を設けた後、外周端130と上記電極対応部分131とを導電性ペーストの印刷や導電性箔133等にて電気的に接続する。これにより図示するようなジャンパーが完成する。尚、絶縁膜132の形成は、ポリエステル系の絶縁箔の接着や絶縁塗料の印刷により行う。
【0028】
尚、以上の説明において、半導体部品実装済完成品の機能を果たす一例としての非接触ICカードを製造する際に、半導体部品実装済部品121や半導体部品実装済部品128を、2つの熱可塑性樹脂基材122,125にてサンドイッチする構成を採っているが、該構成に限定されるものではない。例えば、第1熱可塑性樹脂基材122をプレート上に載置して、これを封止するようなときには第3熱可塑性樹脂基材125のみを使用すればよく、製造する半導体部品実装済部品の種類や、機能等に応じて、2つの熱可塑性樹脂基材122,125の使用を適宜工夫すればよい。
【0029】
又、上述の実施形態では、タクト向上のため、上述のように第1熱可塑性樹脂基材122の厚み調整、及び熱プレス動作の制御を行うことで、上記ステップ103にて、第1熱可塑性樹脂基材122へのバンプ113付き半導体素子114の挿入動作と、バンプ113の部材形成面115のパターン形成面123への露出動作とを同じ工程にて処理しているが、これに限定されるものではない。即ち、上記電気的接続面、例えば部材形成面115をパターン形成面123に露出させず、上記回路接続用部材118の形成時における熱にて第1熱可塑性樹脂基材122を溶融して回路接続用部材118を部材形成面115上に形成しかつ回路接続用部材118と部材形成面115との電気的接続を図るように構成してもよい。
【0030】
又、上述した実施形態では、回路パターン116は第1熱可塑性樹脂基材122のパターン形成面123上に形成したが、上記半導体部品実装済完成品の製造工程においては、以下のように構成することもできる。つまり、上記パターン形成面123に対面する上記第3熱可塑性樹脂基材125に回路パターン116を形成することもできる。
【0031】
【発明の効果】
以上詳述したように本発明の第1態様における、半導体部品実装済部品の製造方法、第2態様における、半導体部品実装済完成品の製造方法、及び第3態様の半導体部品実装済完成品によれば、半導体部品を基材に挿入後、挿入された半導体部品に対して回路パターンを形成することで実装を完成させる。よって、実装時には異方性導電シートを用いない為、従来に比べて大幅な生産性の向上とコストダウンが可能となる。又、上記基材に挿入された半導体部品に対して回路パターンを形成することから、従来発生したような半導体部品の基材への沈み込みを防ぐことができ、その結果、回路パターンの断線が無く、高品質の半導体部品実装済部品及び半導体部品実装済完成品を安定して生産することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態における半導体部品実装済完成品の断面図である。
【図2】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ101における状態を示す図である。
【図3】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ102における状態を示す図である。
【図4】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ103における状態を示す図である。
【図5】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ104における状態を示す図である。
【図6】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ105における状態を示す図である。
【図7】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ106における状態を示す図である。
【図8】 図1に示す半導体部品実装済完成品の製造過程を説明するための図であり、ステップ107における状態を示す図である。
【図9】 図1に示す半導体部品実装済完成品に備わる半導体部品実装済部品について、電子部品を回路パターン上に装着した状態を示す断面図である。
【図10】 図9に示す半導体部品実装済部品をラミネート処理した状態を示す断面図である。
【図11】 図1に示す半導体部品実装済完成品が非接触ICカードの場合であって、該非接触ICカードに備わる半導体部品実装済部品の平面図である。
【図12】 図11に示すI−I部における断面図である。
【図13】 図11における非接触ICカードの上記I−I部における断面図である。
【図14】 図11における非接触ICカードにて、ジャンパーを設けた状態を示す平面図である。
【図15】 図1に示す半導体部品実装済完成品の製造過程を示すフローチャートである。
【図16】 図7に示す半導体部品実装済部品の変形例における断面図である。
【図17】 図16に示す半導体部品実装済部品にラミネート処理を施した状態における断面図である。
【図18】 図7に示す半導体部品実装済部品のさらに別の変形例における断面図である。
【図19】 図18に示す半導体部品実装済部品にラミネート処理を施した状態における断面図である。
【図20】 従来の非接触ICカードの構造を示す斜視図である。
【図21】 従来の非接触ICカードの製造工程を示すフローチャートである。
【図22】 従来の非接触ICカードの製造工程を示す断面図である。
【図23】 従来の非接触ICカードの製造工程を示す断面図である。
【図24】 従来の非接触ICカードの製造工程を示す断面図である。
【図25】 従来の非接触ICカードの製造工程を示す断面図である。
【図26】 従来の非接触ICカードの構造を示す断面図である。
【図27】 従来の非接触ICカードにおける不具合状態を示す断面図である。
【符号の説明】
101、102…非接触ICカード、
113…バンプ、114…半導体素子、115…部材形成面、
116…回路パターン、117…電極、118…回路接続用部材、
121…半導体部品実装済部品、122…第1熱可塑性樹脂基材、
123…パターン形成面、124…第2熱可塑性樹脂基材、
125…第3熱可塑性樹脂基材、
128…半導体部品実装済部品、129…電子部品。
Claims (9)
- 基材に半導体部品を挿入するとともに、上記基材のパターン形成面に上記半導体部品の回路接続部を露出させ、
上記回路接続部に接触して上記半導体部品と電気的に接続される回路パターンを上記パターン形成面上に形成することで当該回路パターンへの上記半導体部品の実装を行い、
上記回路接続部は上記半導体部品の電極、該電極上に形成したバンプ、及び該バンプの部材形成面に形成した回路接続用部材であり、上記基材に上記半導体部品が挿入されたとき上記回路接続用部材は上記パターン形成面より突出した状態であり、上記回路パターンは上記回路接続用部材に接触する、
ことを特徴とする半導体部品実装済部品の製造方法。 - 上記基材は樹脂材にてなり、上記半導体部品の上記基材への挿入は、上記半導体部品及び上記基材を加熱しかつ上記半導体部品及び上記基材を相対的に押圧することでなされ、上記回路接続部の電気的接続面を上記基材の上記パターン形成面に露出させる、請求項1記載の半導体部品実装済部品の製造方法。
- 基材に半導体部品を挿入するとともに、上記基材のパターン形成面に上記半導体部品の回路接続部を露出させ、
上記回路接続部に接触して上記半導体部品と電気的に接続される回路パターンを上記パターン形成面上に形成することで当該回路パターンへの上記半導体部品の実装を行い、
上記回路パターンの形成後、さらに、上記回路パターン上に電子部品を装着する、
ことを特徴とする半導体部品実装済部品の製造方法。 - 上記回路パターンは、上記半導体部品と無線にて情報の送受信を行うためのアンテナコイル用形状である、請求項1から3のいずれかに記載の半導体部品実装済部品の製造方法。
- 請求項1から4のいずれかに記載の半導体部品実装済部品の製造方法にて製造された半導体部品実装済部品を樹脂材にて封止して半導体部品実装済完成品を製造する、
ことを特徴とする半導体部品実装済完成品の製造方法。 - 上記半導体部品実装済部品の上記樹脂材による封止は、上記半導体部品実装済部品の厚み方向から2つの樹脂材にて上記半導体部品実装済部品をサンドイッチしてなされる、請求項5記載の半導体部品実装済完成品の製造方法。
- 上記樹脂材は熱可塑性樹脂シートにてなり、該熱可塑性樹脂シートは加熱され上記半導体部品実装済部品へ押圧されて上記半導体部品実装済部品の上記封止を行う、請求項6記載の半導体部品実装済完成品の製造方法。
- 請求項5から7のいずれかに記載の半導体部品実装済完成品の製造方法を用いて製造されることを特徴とする半導体部品実装済完成品。
- 上記半導体部品実装済完成品は非接触ICカードである、請求項8記載の半導体部品実装済完成品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26539599A JP3891743B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26539599A JP3891743B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001093934A JP2001093934A (ja) | 2001-04-06 |
JP2001093934A5 JP2001093934A5 (ja) | 2005-05-19 |
JP3891743B2 true JP3891743B2 (ja) | 2007-03-14 |
Family
ID=17416583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26539599A Expired - Fee Related JP3891743B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3891743B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6780668B1 (en) | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
JP4186756B2 (ja) * | 2003-08-29 | 2008-11-26 | 松下電器産業株式会社 | 回路基板及びその製造方法 |
JP4666296B2 (ja) * | 2001-01-31 | 2011-04-06 | トッパン・フォームズ株式会社 | Icチップを実装したアンテナの形成方法 |
JP4228677B2 (ja) | 2002-12-06 | 2009-02-25 | パナソニック株式会社 | 回路基板 |
JP3835460B2 (ja) * | 2004-04-08 | 2006-10-18 | セイコーエプソン株式会社 | 電子部品実装体の製造方法、及び電気光学装置 |
JP4285339B2 (ja) | 2004-06-15 | 2009-06-24 | パナソニック株式会社 | 回路モジュールおよび回路モジュールの製造方法 |
KR102061342B1 (ko) * | 2012-06-13 | 2020-01-02 | 에스케이하이닉스 주식회사 | 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법 |
JP6128495B2 (ja) * | 2012-07-04 | 2017-05-17 | パナソニックIpマネジメント株式会社 | 電子部品実装構造体、icカード、cofパッケージ |
-
1999
- 1999-09-20 JP JP26539599A patent/JP3891743B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001093934A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7090482B2 (en) | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method | |
US6664645B2 (en) | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier | |
JP3916405B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
JP3891743B2 (ja) | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
JP3529657B2 (ja) | 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触icカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板 | |
US6357106B1 (en) | Method for mounting parts and making an IC card | |
JP4179736B2 (ja) | 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法 | |
JP2003142797A (ja) | 電子部品実装済完成品の製造方法及び電子部品実装済完成品 | |
JP4209574B2 (ja) | 半導体部品実装済部品の製造方法 | |
JP3916407B2 (ja) | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 | |
JP3661482B2 (ja) | 半導体装置 | |
WO2006051885A1 (ja) | インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品 | |
JP3881193B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品 | |
JP3979797B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
JP2000294931A (ja) | 多層配線基板及びその製造方法 | |
JP4614302B2 (ja) | ハイブリット型icカードおよびその製造方法 | |
JP3881195B2 (ja) | 半導体部品実装済部品の製造方法、半導体部品実装済部品、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
JPH07321438A (ja) | プリント基板回路 | |
JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 | |
JP3764213B2 (ja) | Icカード及びその製造方法 | |
JP2002259923A (ja) | 非接触icカードおよびその製造方法 | |
JPS61240512A (ja) | 異方導電性接着剤シ−トの製造方法 | |
JP2002312749A (ja) | コンビ型icカードの製造方法 | |
JP2004086852A (ja) | 非接触idカード類及びその製造方法 | |
JP2003091709A (ja) | Icカード及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |