JP3890819B2 - Heat treatment method for silicon wafer - Google Patents

Heat treatment method for silicon wafer Download PDF

Info

Publication number
JP3890819B2
JP3890819B2 JP21684399A JP21684399A JP3890819B2 JP 3890819 B2 JP3890819 B2 JP 3890819B2 JP 21684399 A JP21684399 A JP 21684399A JP 21684399 A JP21684399 A JP 21684399A JP 3890819 B2 JP3890819 B2 JP 3890819B2
Authority
JP
Japan
Prior art keywords
wafer
temperature
heat treatment
pbs
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21684399A
Other languages
Japanese (ja)
Other versions
JP2001044206A (en
Inventor
モハマッド.ビー.シャバニー
茂 奥内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP21684399A priority Critical patent/JP3890819B2/en
Publication of JP2001044206A publication Critical patent/JP2001044206A/en
Application granted granted Critical
Publication of JP3890819B2 publication Critical patent/JP3890819B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、裏面にポリシリコン層を有するシリコンウェーハの熱処理方法に関する。更に詳しくはウェーハ表面のデバイス形成領域から金属不純物を取り除くことができるシリコンウェーハの熱処理方法に関するものである。
【0002】
【従来の技術】
一般に、半導体デバイス素子の製造には、その基板としてチョクラルスキー法(以下、CZ法という。)によって育成されたシリコン単結晶インゴットから所定の板厚で切出されたシリコンウェーハが用いられている。近年の半導体デバイス素子においては、デバイスの集積度の増大が著しく、これに伴い、より一層の高品質なシリコンウェーハが要求されている。このためデバイス製造プロセスにおいて製造工程のクリーン化が進められたり、デバイスの電気的な活性領域であるシリコンウェーハの表面近傍の完全性を高める努力、即ちウェーハ表面近傍を無欠陥にする努力が図られている。このシリコンウェーハの表面近傍を無欠陥にするには、シリコンウェーハの表面近傍の酸素析出物(Bulk Micro Defect、以下、BMDという。)の密度を極力低減させることが重要となる。このBMDは熱処理によってシリコンウェーハ中に顕在化する。このBMDがウェーハ表面近傍に存在すると、デバイスの信頼性や歩留まりに悪影響を及ぼす。
【0003】
また、デバイス製造工程では、Fe、Cu、Ni等の金属不純物が混入する製造工程がいくつかある。これらの金属不純物がウェーハ表面近傍に存在するとデバイス特性が劣化したり、製品の歩留まりを低下させたりする原因となるため、金属不純物が電気的な活性領域であるウェーハ表面に取り込まれないように防止する必要がある。
そのため、BMD密度を制御し、かつ、金属不純物汚染をデバイス形成領域から取り除く技術(ゲッタリング技術)の重要性が高められている。通常、このゲッタリング技術としては内部ゲッタリング法(Intrinsic Gettering、以下、IG法という。)や、外部ゲッタリング法(Extrinsic Gettering、以下、EG法という。)などに分類される。
【0004】
IG法は高温熱処理によりウェーハ表面近傍の酸素濃度を低下させてウェーハ表面近傍にBMDのない層(Denuded Zone、以下、DZ層という。)を作るとともに、このDZ層より深い位置に高密度のBMDを生成し、このBMD欠陥を金属不純物の捕獲源とする方法である。EG法には、人工的にSiO2の砥粒をジェットノズルから空気圧によりウェーハ裏面に噴射させ、ウェーハ裏面側に機械的損傷を付けてやり、この機械的損傷から発生した結晶欠陥を金属不純物の捕獲源とする方法(Back Side Damage、以下、BSD法という。)や、シリコンウェーハの裏面側に0.5〜1.5μm程度のポリシリコン層を成長させ、このポリシリコン層を金属不純物の捕獲源とする方法(PolySilicon Back Side、以下、PBS法という。)などがある。
【0005】
上記ゲッタリング技術の中でIG法は、ゲッタリング源を作り出すために複雑で長時間の熱処理を要し、しかもNiのようなシリコン中で拡散の速い金属元素のゲッタリングには必ずしも効果的でなかった。またBSD法は、機械的損傷を与える過程で生じるシリコンダストをウェーハから完全に除去することが難しく、新たな欠陥の発生源になり得る不具合があり、また裏面の損傷を定量的に再現性よく制御することが困難な問題点もあった。このため、これらの欠点のないPBS法が見直されている。
半導体デバイスメーカーは、このPBS法でポリシリコン層を裏面に形成したシリコンウェーハ(以下、PBSウェーハという。)を熱処理することによって、デバイス製造工程で生じた金属不純物をポリシリコン層に捕獲することができる。この熱処理は、熱処理コストを低くし、かつ高温度における製造過程(熱処理)から生じる汚染の危険性を減らすために、PBSウェーハを炉内に入れ、最高温度を1000℃未満の低温にして1〜2時間保持した後、4℃/分以上の速度で800℃程度まで冷却した後、直ちに炉から取出して室温まで放冷して行われている。
【0006】
【発明が解決しようとする課題】
しかしながら、PBSウェーハの上記従来の熱処理方法では、不純物である金属が高濃度にウェーハ表面を汚染した場合や、高濃度でなくてもウェーハ中での拡散係数が小さい、Feのような金属元素を捕獲しようとする場合には、この金属不純物をポリシリコン層に確実かつ十分に捕獲することが困難な不具合があった。
本発明の目的は、デバイス製造工程において金属不純物の濃度や種類によらずにゲッタリング効果を高め、この金属不純物を確実かつ十分にポリシリコン層に捕獲するシリコンウェーハの熱処理方法を提供することにある。
本発明の別の目的は、金属不純物によるデバイス特性劣化を防ぎ、半導体装置の製品歩留まりを低下させないシリコンウェーハの熱処理方法を提供することにある。
【0007】
【課題を解決するための手段
請求項に係る発明は、裏面にポリシリコン層を有し、かつ1×10 13 atoms/cm 2 以上の濃度でFeに汚染されたシリコンウェーハを熱処理する方法において、上記シリコンウェーハを窒素又は素ガス雰囲気中の炉内に入れて、1050〜1100℃の第1温度で0.5〜2時間保持し、引続いてこのウェーハを0.5〜2℃/分の速度で700〜800℃の第2温度まで降温した後、第2温度で保持することなく、又は5時間未満保持した後、炉から取出して室温まで放冷することを特徴とするシリコンウェーハの熱処理方法である。
【0008】
請求項1に係る発明では、従来よりも熱処理の最高温度(第1温度)を高く、保持時間を長く設定する。これにより、不純物の金属がウェーハ中での拡散係数が小さい、Feであって、1012〜1013atoms/cm2の高濃度でウェーハを汚染しても、不純物の金属がウェーハ表面近傍でシリサイドを作ることなくウェーハバルク中に十分に拡散する。請求項1に係る発明では第1温度で保持した後、従来と同等の速度で冷却し、700〜800℃の第2温度で所定時間保持する。これによりウェーハバルク中に拡散していた金属がウェーハバルク中に残存することなく、ポリシリコン層に捕獲される。一方、請求項3に係る発明では第1温度で保持した後、従来より遅い速度で冷却される。この徐冷の間に、ウェーハバルク中に拡散していた金属がウェーハバルク中に残存することなく、ポリシリコン層に捕獲される。
【0009】
高温度の第1温度を1050℃にすることにより、不純物の金属がFeであって、1013atoms/cm2以上の更に高濃度でウェーハを汚染してもこの金属不純物をウェーハ裏面のポリシリコン層に捕獲することができる。
【0010】
【発明の実施の形態】
本発明のPBSウェーハは、CZ法によって育成された単結晶シリコンから所定の板厚で切出されたシリコンウェーハをラッピングし、面取り加工を施し、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハにした後、このウェーハの裏面に、CVD(Chemical Vapor Deposition)法により例えばSiH4を用いて600〜700℃の温度で厚さ0.5〜1.5μmのポリシリコン層を形成して作製される。ポリシリコン層の厚さが0.5μm未満ではゲッタリング効果に乏しく、1.5μmを越えると生産性が低下する不具合を生じる。本発明のシリコンウェーハ中の酸素濃度は、1×1018〜1.4×1018atoms/cm3(旧ASTM)に調整される。
【0011】
このPBSウェーハの役割は、活性領域のウェーハ表面に到来する金属不純物をPBSウェーハを熱処理することにより、ウェーハバルク中へ拡散させた後、ウェーハバルク中に残存させることなく、ウェーハ裏面のポリシリコン層に金属不純物を捕獲することである。
この金属不純物のウェーハバルク中への拡散及びポリシリコン層への捕獲の程度は、金属不純物の濃度及び不純物である金属のウェーハバルク中での拡散係数と、PBSウェーハの熱処理条件によって決定される。即ち、ウェーハ表面が高濃度で金属不純物により汚染された場合には、低温で熱処理すると、ウェーハバルク中に金属が十分に拡散せず、一部がウェーハ表面にケイ化物であるシリサイドを作る。またウェーハ表面が拡散係数の小さい金属の不純物により汚染された場合には、最高温度の第1温度で保持したPBSウェーハの冷却速度を速めると、この金属はウェーハバルク中でのウェーハ裏面に向う拡散速度が低下し、一部の金属はウェーハバルク中に残存しやすい。従ってこれらの場合には、ポリシリコン層による高いゲッタリング効果は期待できない。ウェーハバルク中での拡散係数の小さい金属としては、Feが挙げられる。
【0012】
金属不純物としてこのFeを例に挙げて説明すると、ウェーハ表面でのFeの濃度が1010〜1011atoms/cm2程度であれば、PBSウェーハを950℃で1時間熱処理することによりFe元素をウェーハバルク中に十分に拡散させることができる。しかしながら、このFeの濃度が更に高い1011〜1012atoms/cm2になると、950℃の熱処理ではウェーハバルク中に十分に拡散することができず、シリコン表面にFeシリサイドを形成してしまう。この濃度で、全てのFe元素をシリコン表面からウェーハバルク中に拡散するためには950℃以上の温度で熱処理する必要がある。更により高い1013atoms/cm2以上の濃度では全てのFe元素をウェーハバルク中に拡散するためには1050℃で熱処理する必要がある。
【0013】
本発明では、以上の理由から、PBSウェーハの熱処理は、汚染する金属不純物濃度に応じてその最高温度と保持時間が決められる。PBSウェーハの熱処理方法では、PBSウェーハを窒素又は素ガス雰囲気中の炉内に入れて、1050〜1100℃の第1温度で0.5〜2時間保持し、引続いてこのウェーハを0.5〜2℃/分の速度で700〜800℃の第2温度まで降温した後、第2温度で保持することなく、又は5時間未満保持した後、炉から取出して室温まで放冷する。
【0014】
この熱処理における好ましい最高温度(第1温度)は1050〜1100℃である。この最高温度が950℃未満であると金属不純物がウェーハバルク中に十分に拡散できず、1100℃を越えると拡散効果は良好となるが、装置の安全性と信頼性に問題を生じるおそれがある。また、最高温度の好ましい保持時間は1〜2時間である。この保持時間が0.5時間未満であると金属不純物の十分な拡散が得られず、2時間を越えて熱処理を行っても拡散効果の向上は見込めない。更に、最高温度で保持した後の好ましい冷却速度は第1の熱処理方法では2〜3℃/分、第2の熱処理方法では0.5〜1℃/分である。それぞれ冷却速度が下限値未満では十分なゲッタリング効果は得られるが工業的に適さない。上限値を越えると金属不純物はウェーハバルク中に残存し、十分なゲッタリング効果が得られない。
【0015】
【実施例】
次に本発明の実施例を比較例とともに説明する
<実施例
先ず、CZ法によりボロン(B)をドープして育成されたシリコン単結晶インゴットから切出されたシリコンウェーハをラッピングし、面取り加工を施し、化学エッチング処理によりウェーハ表面のダメージを除去して厚さ625μm、直径150mm、酸素濃度1.3×10 18 atoms/cm 3 ( 旧ASTM ) の鏡面シリコンウェーハを得た。このウェーハの裏面に、CVD法によりSiH 4 を用いて650℃の温度で厚さ1.5μmのポリシリコン層を形成してPBSウェーハを得た。
次いで、このウェーハ表面にスピンコート法を用いてFe濃度が2×10 12 〜2×10 13 atoms/cm 2 程度になるように強制汚染させた。このFeのゲッタリング前のウェーハ裏面をDE( one Drop Etching )法によって5%HFと5%H 2 2 の混合液を用いて清浄化した。このDE法はPBSウェーハの裏面のオリエンテーションフラットが形成された端部に上記混合液を一滴たらし、この液滴が表面張力によりウェーハ裏面全体に広がった後、オリエンテーションフラットに相対向する端部に再び液滴の形態で集めることにより、ウェーハ裏面を清浄化する方法である。
この例では、表面をFeで強制汚染して裏面を清浄化したPBSウェーハを炉内に入れ、窒素ガス雰囲気中で5℃/分の速度で第1温度(T1)の1050℃まで昇温し、そこで2時間保持した後、0.5℃/分の速度で第2温度(T2)の800℃まで降温し、直ちに炉から取出して室温まで放冷した。
<比較例
実施例と同様に表面をFeで強制汚染して裏面を清浄化したPBSウェーハを用意し、このPBSウェーハを炉内に入れ、窒素ガス雰囲気中で5℃/分の速度で第1温度(T1)の1050℃まで昇温し、そこで2時間保持した後、5℃/分の速度で第2温度(T2)の800℃まで降温し、直ちに炉から取出して室温まで放冷した。その後、再度このPBSウェーハを炉内に入れ、800℃まで昇温して2時間保持し、直ちに炉から取り出して室温まで冷却する再熱処理を行った。
<比較例
実施例と同様に表面をFeで強制汚染して裏面を清浄化したPBSウェーハを用意し、このPBSウェーハを炉内に入れ、窒素ガス雰囲気中で5℃/分の速度で第1温度(T1)の1050℃まで昇温し、そこで2時間保持した後、5℃/分の速度で第2温度(T2)の800℃まで降温し、そこで5時間保持した後、ウェーハを炉から取出して室温まで放冷した。その後、再度このPBSウェーハを炉内に入れ、800℃まで昇温して2時間保持し、直ちに炉から取り出して室温まで冷却する再熱処理を行った。
<比較評価>
実施例1及び比較例1〜のPBSウェーハの熱処理前後のFeの濃度をウェーハ表面近傍(表面から深さ6μmの範囲)と、ウェーハ裏面と、これらの両面に挟まれるウェーハバルクとにおいて測定した。ウェーハの表面近傍と裏面のFeの濃度はDSE法(Drop Sandwich Ething method)により、またバルク中はBD法(Bulk Decomposition method)を用いてグラファイトファーネス原子吸光分析計で測定した。この測定値のシリコンウェーハ中に混入している全Fe濃度に対する割合を残存%として示した。その結果を表1に示す。
【0016】
【表1】

Figure 0003890819
表1から明らかなように、比較例1〜では熱処理後にデバイス形成領域であるウェーハ表面及びウェーハバルク中にFeが高い割合で残存しており、Feがウェーハ裏面のポリシリコン層に十分に捕獲されていないことが判る。これに対して、実施例ではデバイス形成領域であるウェーハ表面のFe残存率は低い数値を示しており、またウェーハバルク中でもFe残存率は低く、ウェーハ裏面のポリシリコン層にはFeが高い割合を示していることから、効果的にポリシリコン層にFeが捕獲されていることが判る。また、比較例では再熱処理を行っているが室温まで冷却するとFeはポリシリコン層に十分に捕獲されないことが判る。
【0017】
【発明の効果】
以上述べたように、本発明によれば、1×10 13 atoms/cm 2 以上の濃度でFeに汚染されたPBSウェーハを窒素又は素ガス雰囲気中の炉内に入れて、1050〜1100℃の第1温度で0.5〜2時間保持し、引続いてこのウェーハを0.5〜2℃/分の速度で700〜800℃の第2温度まで降温した後、第2温度で保持することなく、又は5時間未満保持した後、炉から取出して室温まで放冷することにより、拡散速度の遅いFeなどの金属不純物をシリコンウェーハバルク中に十分に拡散させた後、ウェーハバルク中に残存させることなく、確実にポリシリコン層中に捕獲することができる。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a heat treatment method for a silicon wafer having a polysilicon layer on the back surface. More particularly, the present invention relates to a heat treatment method for a silicon wafer that can remove metal impurities from a device formation region on the wafer surface.
[0002]
[Prior art]
In general, in the manufacture of a semiconductor device element, a silicon wafer cut out from a silicon single crystal ingot grown by the Czochralski method (hereinafter referred to as CZ method) as a substrate is used. . In recent semiconductor device elements, the degree of integration of devices has increased remarkably, and accordingly, a higher quality silicon wafer has been required. For this reason, efforts are being made to clean the manufacturing process in the device manufacturing process, and efforts are made to improve the integrity of the surface of the silicon wafer, which is the electrically active region of the device, that is, to make the vicinity of the wafer surface defect-free. ing. In order to make the vicinity of the surface of the silicon wafer defect-free, it is important to reduce the density of oxygen precipitates (Bulk Micro Defect, hereinafter referred to as BMD) in the vicinity of the surface of the silicon wafer as much as possible. This BMD becomes apparent in the silicon wafer by the heat treatment. If this BMD exists in the vicinity of the wafer surface, it adversely affects the reliability and yield of the device.
[0003]
In the device manufacturing process, there are several manufacturing processes in which metal impurities such as Fe, Cu, and Ni are mixed. If these metal impurities are present in the vicinity of the wafer surface, the device characteristics may be deteriorated and the product yield may be reduced. Therefore, metal impurities are prevented from being taken into the wafer surface, which is an electrically active region. There is a need to.
Therefore, the importance of a technique (gettering technique) that controls the BMD density and removes metal impurity contamination from the device formation region is increased. This gettering technique is usually classified into an internal gettering method (Intrinsic Gettering, hereinafter referred to as IG method), an external gettering method (Extrinsic Gettering, hereinafter referred to as EG method), and the like.
[0004]
The IG method reduces the oxygen concentration in the vicinity of the wafer surface by high-temperature heat treatment to form a layer without BMD (Denuded Zone, hereinafter referred to as DZ layer) near the wafer surface, and a high-density BMD deeper than the DZ layer. This BMD defect is used as a metal impurity capture source. The EG method, artificially abrasive grains SiO 2 is jetted to the wafer rear surface by the air pressure from the jet nozzle, Yari with the mechanical damage to the wafer rear surface side, the crystal defects generated from the mechanical damage of metallic impurities A method of using as a capture source (Back Side Damage, hereinafter referred to as BSD method) or a polysilicon layer of about 0.5 to 1.5 μm is grown on the back side of a silicon wafer, and this polysilicon layer is captured by metal impurities. Source method (PolySilicon Back Side, hereinafter referred to as PBS method).
[0005]
Among the gettering techniques described above, the IG method requires a complicated and long heat treatment to produce a gettering source, and is not necessarily effective for gettering a metal element that diffuses quickly in silicon such as Ni. There wasn't. In addition, the BSD method has a problem that it is difficult to completely remove silicon dust generated in the process of causing mechanical damage from the wafer, which can be a source of new defects, and damage on the back surface is quantitatively reproducible. There were also problems that were difficult to control. For this reason, the PBS method without these drawbacks has been reviewed.
Semiconductor device manufacturers can capture metal impurities generated in the device manufacturing process in the polysilicon layer by heat-treating a silicon wafer (hereinafter referred to as a PBS wafer) having a polysilicon layer formed on the back surface by the PBS method. it can. This heat treatment reduces the heat treatment cost and reduces the risk of contamination resulting from the manufacturing process (heat treatment) at a high temperature, and the PBS wafer is placed in a furnace and the maximum temperature is set to a low temperature of less than 1000 ° C. After being held for 2 hours, it is cooled to about 800 ° C. at a rate of 4 ° C./min or more, then immediately removed from the furnace and allowed to cool to room temperature.
[0006]
[Problems to be solved by the invention]
However, in the above conventional heat treatment method for PBS wafers, a metal element such as Fe, which has a small diffusion coefficient in the wafer even if the impurity metal contaminates the wafer surface at a high concentration or is not high in concentration, is used. When trying to capture, there is a problem that it is difficult to reliably and sufficiently capture this metal impurity in the polysilicon layer.
An object of the present invention is to provide a heat treatment method for a silicon wafer that enhances the gettering effect regardless of the concentration and type of metal impurities in the device manufacturing process and reliably and sufficiently captures the metal impurities in the polysilicon layer. is there.
Another object of the present invention is to provide a silicon wafer heat treatment method that prevents device characteristic deterioration due to metal impurities and does not reduce the product yield of semiconductor devices.
[0007]
[Means for Solving the Problems ]
Invention provides a method of heat treating a silicon wafer have a polysilicon layer on the back surface, and was contaminated with Fe at 1 × 10 13 atoms / cm 2 or more concentration, nitrogen or water the silicon wafer according to claim 1 put the Motoga scan furnace in the atmosphere, from 1050 to 1100 first hold temperature at 0.5-2 h ° C., subsequently had to the wafer 0.5-2 ° C. / minute rate 700-800 After the temperature is lowered to the second temperature of ° C., the silicon wafer heat treatment method is characterized in that after being held at the second temperature or for less than 5 hours, the silicon wafer is taken out from the furnace and allowed to cool to room temperature.
[0008]
In the invention according to claim 1, the maximum temperature (first temperature) of the heat treatment is set higher and the holding time is set longer than before. Thus, even if the impurity metal is Fe having a small diffusion coefficient in the wafer and the wafer is contaminated at a high concentration of 10 12 to 10 13 atoms / cm 2 , the impurity metal is silicided near the wafer surface. Fully diffuses into the wafer bulk without creating In the invention according to claim 1, after being held at the first temperature, it is cooled at a speed equivalent to that of the prior art and held at a second temperature of 700 to 800 ° C. for a predetermined time. As a result, the metal diffused in the wafer bulk is captured in the polysilicon layer without remaining in the wafer bulk. On the other hand, in the invention which concerns on Claim 3, after hold | maintaining at 1st temperature, it cools at a slower speed than before. During this slow cooling, the metal diffused in the wafer bulk is trapped in the polysilicon layer without remaining in the wafer bulk.
[0009]
By the first temperature of the highest temperature of 1050 ° C., metallic impurities is a Fe, 10 13 atoms / cm 2 or more even further contaminate the wafer at a high concentration the metal impurities of the wafer backside poly It can be trapped in the silicon layer.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The PBS wafer of the present invention wraps a silicon wafer cut at a predetermined thickness from single crystal silicon grown by the CZ method, chamfers it, removes damage on the wafer surface by chemical etching, and mirrors the surface. After forming a silicon wafer, a polysilicon layer having a thickness of 0.5 to 1.5 μm is formed on the back surface of the wafer by a CVD (Chemical Vapor Deposition) method using, for example, SiH 4 at a temperature of 600 to 700 ° C. Produced. If the thickness of the polysilicon layer is less than 0.5 μm, the gettering effect is poor, and if it exceeds 1.5 μm, the productivity decreases. The oxygen concentration in the silicon wafer of the present invention is adjusted to 1 × 10 18 to 1.4 × 10 18 atoms / cm 3 (former ASTM).
[0011]
The role of this PBS wafer is to diffuse the metal impurities that arrive at the wafer surface in the active region into the wafer bulk by heat-treating the PBS wafer, and then leave it in the wafer bulk without remaining in the wafer bulk. It is to capture metal impurities.
The degree of diffusion of this metal impurity into the wafer bulk and trapping in the polysilicon layer is determined by the concentration of the metal impurity, the diffusion coefficient of the impurity metal in the wafer bulk, and the heat treatment conditions of the PBS wafer. That is, when the wafer surface is contaminated with metal impurities at a high concentration, if the heat treatment is performed at a low temperature, the metal is not sufficiently diffused into the wafer bulk, and a silicide is partially formed on the wafer surface. Also, if the wafer surface is contaminated with metal impurities with a low diffusion coefficient, if the cooling rate of the PBS wafer held at the first temperature, the highest temperature, is increased, this metal diffuses toward the wafer back surface in the wafer bulk. The speed is reduced and some metal tends to remain in the wafer bulk. Therefore, in these cases, a high gettering effect by the polysilicon layer cannot be expected. An example of the metal having a small diffusion coefficient in the wafer bulk is Fe.
[0012]
Taking this Fe as an example of a metal impurity, if the Fe concentration on the wafer surface is about 10 10 to 10 11 atoms / cm 2 , the Fe element is obtained by heat-treating the PBS wafer at 950 ° C. for 1 hour. It can be sufficiently diffused into the wafer bulk. However, when the Fe concentration becomes 10 11 to 10 12 atoms / cm 2 , the heat treatment at 950 ° C. cannot sufficiently diffuse into the wafer bulk, and Fe silicide is formed on the silicon surface. In order to diffuse all Fe elements from the silicon surface into the wafer bulk at this concentration, it is necessary to perform heat treatment at a temperature of 950 ° C. or higher. Furthermore at higher 10 13 atoms / cm 2 or more concentrations to spread all Fe element in the wafer bulk should be heat-treated at 1050 ° C..
[0013]
In the present invention, for the above reasons, the maximum temperature and holding time of the heat treatment of the PBS wafer are determined according to the concentration of contaminating metal impurities. In the heat treatment how the PBS wafers, putting PBS wafers into a furnace of nitrogen or water Motoga scan atmosphere, held from 1050 to 1100 first temperature 0.5-2 h ° C., this and subsequently After lowering the wafer to a second temperature of 700 to 800 ° C. at a rate of 0.5 to 2 ° C./min, hold the wafer at the second temperature without holding it for less than 5 hours, and then remove it from the furnace and release it to room temperature. Cool down.
[0014]
A preferable maximum temperature (first temperature) in this heat treatment is 1050 to 1100 ° C. If this maximum temperature is less than 950 ° C., metal impurities cannot be sufficiently diffused into the wafer bulk, and if it exceeds 1100 ° C., the diffusion effect is good, but there is a risk of causing problems in the safety and reliability of the apparatus. . Moreover, the preferable holding time of the maximum temperature is 1 to 2 hours. If the holding time is less than 0.5 hours, sufficient diffusion of metal impurities cannot be obtained, and even if heat treatment is performed for more than 2 hours, the improvement of the diffusion effect cannot be expected. Furthermore, the preferable cooling rate after maintaining at the maximum temperature is 2 to 3 ° C./min in the first heat treatment method and 0.5 to 1 ° C./min in the second heat treatment method. If the cooling rate is less than the lower limit, a sufficient gettering effect can be obtained, but it is not industrially suitable. If the upper limit is exceeded, metal impurities remain in the wafer bulk and a sufficient gettering effect cannot be obtained.
[0015]
【Example】
Next, examples of the present invention will be described together with comparative examples .
<Example 1 >
First, a silicon wafer cut from a silicon single crystal ingot grown by doping boron (B) by the CZ method is lapped, chamfered, and subjected to chemical etching to remove damage on the surface of the wafer. A mirror silicon wafer having a diameter of 625 μm, a diameter of 150 mm, and an oxygen concentration of 1.3 × 10 18 atoms / cm 3 ( former ASTM ) was obtained. On the back surface of this wafer, a polysilicon layer having a thickness of 1.5 μm was formed by CVD using SiH 4 at a temperature of 650 ° C. to obtain a PBS wafer.
Next, this wafer surface was forcibly contaminated using a spin coating method so that the Fe concentration was about 2 × 10 12 to 2 × 10 13 atoms / cm 2 . The wafer back surface before the gettering of Fe was cleaned by a DE ( one Drop Etching ) method using a mixed solution of 5% HF and 5% H 2 O 2 . In this DE method, one drop of the above-mentioned mixed liquid is applied to the end portion of the PBS wafer on which the orientation flat is formed, and after the droplet spreads over the entire back surface of the wafer due to surface tension, it is applied to the end portion facing the orientation flat. This is a method of cleaning the backside of the wafer by collecting it again in the form of droplets.
In this example, a PBS wafer whose surface is forcibly contaminated with Fe and whose back surface is cleaned is placed in a furnace and heated to a first temperature (T 1 ) of 1050 ° C. at a rate of 5 ° C./min in a nitrogen gas atmosphere. Then, after maintaining for 2 hours, the temperature was lowered to 800 ° C. of the second temperature (T 2 ) at a rate of 0.5 ° C./min, immediately taken out from the furnace and allowed to cool to room temperature.
<Comparative Example 1 >
As in Example 1 , a PBS wafer was prepared in which the surface was forcibly contaminated with Fe and the back surface was cleaned. The PBS wafer was placed in a furnace, and the first temperature (at a rate of 5 ° C./min in a nitrogen gas atmosphere) T 1) of the temperature was raised to 1050 ° C., where after 2 hours, the temperature was lowered at a 5 ° C. / minute rate until 800 ° C. of the second temperature (T 2), and allowed to cool to room temperature is taken out immediately from the furnace. Thereafter, the PBS wafer was again placed in the furnace, heated to 800 ° C. and held for 2 hours, and then immediately removed from the furnace and cooled to room temperature.
<Comparative example 2 >
As in Example 1 , a PBS wafer was prepared in which the surface was forcibly contaminated with Fe and the back surface was cleaned. The PBS wafer was placed in a furnace, and the first temperature (at a rate of 5 ° C./min in a nitrogen gas atmosphere) The temperature is raised to 1050 ° C. of T 1 ), held there for 2 hours, then lowered to the second temperature (T 2 ) of 800 ° C. at a rate of 5 ° C./minute, held there for 5 hours, and then the wafer is removed from the furnace The product was taken out and allowed to cool to room temperature. Thereafter, the PBS wafer was again placed in the furnace, heated to 800 ° C. and held for 2 hours, and then immediately removed from the furnace and cooled to room temperature.
<Comparison evaluation>
Example 1及 beauty Comparative Example 1-2 of PBS heat treatment concentration wafers near the surface of the front and rear of Fe wafer (a depth range of 6μm from the surface), and the wafer back surface, measured in the wafer bulk to be sandwiched between these double-sided did. The Fe concentration in the vicinity of the front surface and the back surface of the wafer was measured with a graphite furnace atomic absorption spectrometer using the DSE method (Drop Sandwich Ething method) and in the bulk using the BD method (Bulk Decomposition method). The ratio of this measured value to the total Fe concentration mixed in the silicon wafer was shown as the remaining%. The results are shown in Table 1.
[0016]
[Table 1]
Figure 0003890819
As is apparent from Table 1, in Comparative Examples 1 and 2 , Fe remains in a high ratio in the wafer surface and the wafer bulk, which are device formation regions, after heat treatment, and Fe is sufficiently trapped in the polysilicon layer on the back surface of the wafer. It turns out that it is not. On the other hand, in Example 1 , the Fe residual rate on the wafer surface, which is a device formation region, shows a low numerical value, and the Fe residual rate is low even in the wafer bulk, and the proportion of Fe in the polysilicon layer on the back surface of the wafer is high. From this, it can be seen that Fe is effectively trapped in the polysilicon layer. Further, in Comparative Examples 1 and 2 , it is understood that Fe is not sufficiently trapped in the polysilicon layer when it is cooled down to room temperature although it is reheated.
[0017]
【The invention's effect】
Above As mentioned, according to the present invention, putting PBS wafers contaminated with Fe at 1 × 10 13 atoms / cm 2 or more concentrations in the furnace of nitrogen or water Motoga scan atmosphere, from 1050 to 1100 Held at a first temperature of 0.degree. C. for 0.5-2 hours, and subsequently the wafer is cooled to a second temperature of 700-800.degree. C. at a rate of 0.5-2.degree. C./min and then held at the second temperature. Or after holding for less than 5 hours, the metal impurities such as Fe having a low diffusion rate are sufficiently diffused into the silicon wafer bulk by taking out from the furnace and allowing to cool to room temperature. It can be reliably trapped in the polysilicon layer without remaining.

Claims (1)

裏面にポリシリコン層を有し、かつ1×10 13 atoms/cm 2 以上の濃度でFeに汚染されたシリコンウェーハを熱処理する方法において、
前記シリコンウェーハを窒素又は素ガス雰囲気中の炉内に入れて、1050〜1100℃の第1温度で0.5〜2時間保持し、引続いて前記ウェーハを0.5〜2℃/分の速度で700〜800℃の第2温度まで降温した後、前記第2温度で保持することなく、又は5時間未満保持した後、前記炉から取出して室温まで放冷することを特徴とするシリコンウェーハの熱処理方法
A method for heat treating a silicon wafer have a polysilicon layer on the back surface, and was contaminated with Fe at 1 × 10 13 atoms / cm 2 or more concentration,
The silicon wafers were placed in a furnace of nitrogen or water Motoga scan atmosphere, 1050 to 1100 first hold temperature at 0.5-2 h ° C., subsequently have 0.5-2 the wafer ° C. / The temperature is lowered to a second temperature of 700 to 800 ° C. at a rate of minutes, and then held at the second temperature or after holding for less than 5 hours, and then taken out from the furnace and allowed to cool to room temperature. Heat treatment method for silicon wafers .
JP21684399A 1999-07-30 1999-07-30 Heat treatment method for silicon wafer Expired - Lifetime JP3890819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21684399A JP3890819B2 (en) 1999-07-30 1999-07-30 Heat treatment method for silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21684399A JP3890819B2 (en) 1999-07-30 1999-07-30 Heat treatment method for silicon wafer

Publications (2)

Publication Number Publication Date
JP2001044206A JP2001044206A (en) 2001-02-16
JP3890819B2 true JP3890819B2 (en) 2007-03-07

Family

ID=16694784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21684399A Expired - Lifetime JP3890819B2 (en) 1999-07-30 1999-07-30 Heat treatment method for silicon wafer

Country Status (1)

Country Link
JP (1) JP3890819B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040638A (en) * 2008-08-01 2010-02-18 Sumco Corp Method of manufacturing soi substrate
JPWO2014054121A1 (en) 2012-10-02 2016-08-25 三菱電機株式会社 Semiconductor device
CN115224155B (en) * 2022-06-09 2024-02-23 东莞南玻光伏科技有限公司 Method and system for removing impurities in silicon wafer
CN115233311A (en) * 2022-08-08 2022-10-25 兰州大学 Method for reducing dislocation density of monocrystalline silicon

Also Published As

Publication number Publication date
JP2001044206A (en) 2001-02-16

Similar Documents

Publication Publication Date Title
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
US8026145B2 (en) Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP3988307B2 (en) Silicon single crystal, silicon wafer and epitaxial wafer
US20060075960A1 (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2013058784A (en) Method for reducing metallic contamination in silicon wafer
US20100155903A1 (en) Annealed wafer and method for producing annealed wafer
JP2003502836A (en) Manufacturing method of epitaxial silicon wafer having intrinsic gettering
JP3381816B2 (en) Semiconductor substrate manufacturing method
US20020127766A1 (en) Semiconductor wafer manufacturing process
JP2004503086A (en) Method and apparatus for manufacturing a silicon wafer having a denuded area
WO2010131412A1 (en) Silicon wafer and method for producing the same
JP3890819B2 (en) Heat treatment method for silicon wafer
JP5097332B2 (en) Method for producing single crystal silicon wafer, silicon wafer of this kind and use thereof
EP0973190A2 (en) Silicon wafer and method for producing it
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP4573282B2 (en) Epitaxial silicon wafer manufacturing method
JP7207204B2 (en) Method for producing carbon-doped silicon single crystal wafer
JP4259881B2 (en) Cleaning method of silicon wafer
JPH0555233A (en) Manufacture of semiconductor device
JP2005223293A (en) Annealing method of silicon wafer, and the silicon wafer
JPH06295913A (en) Manufacture of silicon wafer and silicon wafer
JP3238957B2 (en) Silicon wafer
CN115135816A (en) Method for manufacturing semiconductor silicon wafer
JP2003100759A (en) Method for manufacturing epitaxial silicon wafer
CN115135818A (en) Method for manufacturing semiconductor silicon wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3890819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term