JP3886560B2 - 機能用法制御付き集積回路デバイス - Google Patents
機能用法制御付き集積回路デバイス Download PDFInfo
- Publication number
- JP3886560B2 JP3886560B2 JP12333096A JP12333096A JP3886560B2 JP 3886560 B2 JP3886560 B2 JP 3886560B2 JP 12333096 A JP12333096 A JP 12333096A JP 12333096 A JP12333096 A JP 12333096A JP 3886560 B2 JP3886560 B2 JP 3886560B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- block
- integrated circuit
- intermediate value
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【産業上の利用分野】
本願発明は機能の用法制御付き集積回路デバイスに関する。
【０００２】
【従来の技術】
コンピュータの機密保護の分野では、2つの要素、即ち、データアクセス制御と機能用法制御が特徴となる。これらの要素は相互に重複し且つからみ合っており−例えば、データアクセス制御はアクセス装置の用法の限定（機能用法制御）にしばしば左右され、一方、機能用法制御はしばしばパスワードの保全格納（データアクセス制御）に厳密に基づいている。
【０００３】
データアクセス制御に関しては、これは保全すべきデータを維持する概して安全な環境を設定し且つその上でデータアクセス装置の用法を制御するという形をとることができる。しかし、多くの場合、環境の保全を保証することは不可能であり且つそのような場合に保全すべきデータは改ざん（不正変更）防止パッケージ(tamper-proof package)で保持するかもしくは暗号形式で格納しなければならない。後者のアプローチは必ずしも可能でなくてもよく（マスタ暗号キーは明文で記憶の必要あり）、従って、例えば、パッケージを開けようとする何らかの試みがなされると内部に格納された重要なデータを破壊する改ざん防止パッケージの設計に多くの努力を払った。改ざん防止パッケージは少なくとも小回路基板を保持するよう設計されるが、改ざん防止の特徴はある種の"スマート・カード"チップにも備えられている。
【０００４】
さて、本願発明が関わる機能用法制御について考えれば、認可された人だけがコンピュータシステム及び他の電子機器のようなアイテムに操作上アクセスし得るということを保証するための様々な技法が知られている。例えば、コンピュータは、そのコンピュータの電源がオンされると又は（例えば、ユーザが一時的にそのコンピュータを離れる時の）パスワード保護の起動の後では、コンピュータの動作機能を復帰させる前に予め決めたパスワードを入力しなければならない。別の周知の機能用法制御技術は、自動窓口機(ATM)に関連した個人識別番号(PIN)の利用である。これらの両方の場合、ユーザは（形式はどうであれ、ATMを含む）有効なパスワードを覚えていなければならず、結果として、そのようなパスワードは、通常、短く従って極めて安全とは言えず、しばしば推測可能である。
【０００５】
代替アプローチとしては、有効パスワードを記憶する磁気層カード又は"スマート"カードのような携帯素子を用いることであり、この携帯素子は認可されたユーザが携えて当該機器を使用可能にするのに用いる。この場合、パスワードはかなり長くてもよく、従って比較的安全である。
【０００６】
前述の構成における1つの潜在的弱点は、用法制御に供される装置は、ユーザの入力パスワードの比較のため有効パスワードのコピーを記憶している必要がある（データアクセス制御問題に帰着）。パスワードが明文で格納される場合、もしその装置が非認可のユーザ（ここでは"侵入者"と呼ぶ）によって内部的に物理的にアクセスされるとそのパスワードは見破られる可能性がある。この弱点を克服する1つの方法は、その装置のパスワードの識別特性(signature)だけを格納することであり、該識別特性は、パスワードが合法的ユーザによって入力される時にその装置がそのパスワードから識別特性を容易に作ることができるが、それからパスワードを引き出せないような種類のものである。前述のアプローチでは、パスワードから識別特性を引き出すために一方向ハッシュ機能のような機能が用いられる。
【０００７】
しかし、装置の物理的構造の故に侵入者がユーザによるその入力時にパスワードをキャッチできるか（これは例えパスワードが暗号形式で装置に通されたとしても可能であろう）、又は用法制御を巧みに免れて装置の機能素子に直接アクセスできれば、前述の精巧な技術でさえ無価値なものとなってしまう。
【０００８】
装置アイテムに対して侵入者が内部的物理的アクセスに成功するという可能性を克服するのに、装置ケースを物理的に施錠することが知られている。一般的には高度に感知可能なデータを保護するという情況においてであるが、それよりも精巧なアプローチ法も知られている；例えば、暗号化／暗号解読キーを格納している暗号化／暗号解読モジュールに対して改ざん防止の囲いを設けることが知られている。内部的物理的な不正侵入に対して防御壁を設けるというようなアプローチは、効果があるとはいえ、一般に非常に費用がかかり且つ感知可能データと密接に関連づけられない機能性の保護には適用されない。
【０００９】
【発明の目的】
本願発明の目的は、非認可のユーザにとって物理的にアクセス可能であるかも知れない電子機器に適していてしかも特別の改ざん防止格納装置を使わなくてもよい機能用法制御への一般的アプローチ法を提供することにある。
【００１０】
【発明の概要】
一般的に、本発明は、電子組立体を作り上げる集積回路デバイスのレベルで機能用法制御を設定することを考察するものであり、それによって、少なくとも1つの集積回路デバイスで設定される機能性を使用するには、先ず、そのデバイスが暗号形式の適当なパスワード（"チップ・キー"）を備える必要がある。そのような機能用法制御は、各デバイスに組み込まれたもので、その機能性へのアクセスに制御を要するロック回路セルによって実行される。そのような構成では、機器アイテムへの内部的物理的アクセスをする侵入者は、保護されたデバイスの機能性のロックを開けることができず、且つ当該デバイスを切り開けば必要とされている機能性が破壊されることになるので、その機能性に直接アクセスできない。
【００１１】
より正式には、本願発明によって、デバイスに所望の機能性を与えるための機能ブロックと、デバイスの外部からの、少なくとも1つの予め決めた暗号形式のチップ・キーの処理がロック回路機構になされるまでこの機能ブロックの動作を抑止するロック回路機構とを有して成る集積回路デバイスが提供され；該ロック回路機構は、
少なくとも1つの参照値を記憶するための記憶手段と；
デバイスの外部からの入力を受信し且つその入力を暗号解読処理にかけて第一の中間値を生成する保全通信手段であって、該暗号解読処理の特徴は、前記入力が暗号形式のようなキーである時、前記第一中間値が前記チップ・キーの明文形式に一致するようなものである保全通信手段と；
第一の中間値を受信し且つそれについて一方向機能を実行して第二の中間値を生成するための手段と；
第二の中間値と記憶した参照値との一致状況を検出し、且つ少なくとも1つの前述の一致が検出し終わった時に有効信号を生成するための比較手段と；
有効信号が生成されるまで前記機能ブロックの動作を禁止する抑止手段と
を備え；
前記機能ブロックの本来の目的は、外部アイテムの制御及び／又は外部供給データの処理と出力である。
【００１２】
例として、保全通信手段は、デバイスに前記入力を渡すのに用いられる一回限りの暗号キーでDiffie-Hellman Key Exchangeアルゴリズムを実行してよい。一方向機能は、Secure Hash Algorithmによって実行されるような一方向ハッシュ機能であってよい。
【００１３】
発明の好ましい実施例では、抑止手段は機能ブロックへの所要クロック信号を遮断し、それによって後者を操作上使えなくするというよりは内部的に稼働しなくする。
【００１４】
本発明の一実施例では、記憶手段は、前記機能ブロックに関して複数の参照値を記憶し、比較手段は、各記憶参照値について一致状態を検出した後でのみ前記有効信号を生成する。
【００１５】
別の実施例では、デバイスは、ぞれぞれが記憶手段に記憶された各参照値を有する複数の機能ブロックと、各機能ブロックに対するそれぞれの抑止手段との両方を備える；この場合、比較手段が第二の中間値と記憶参照値との間で一致を検出すると、それが一致した参照値と関連した機能ブロックの抑止手段へ有効信号を供給する。
【００１６】
前述の実施例のどちらにおいても、1つの機能ブロックの動作上の有効化が、対応する抑止手段による有効信号の受信と機能ブロックの別の1つの事前の有効化との両方を条件にするよう構成することもできる。
【００１７】
本願発明は、その全てが上記形式のロック回路機構を含む同一系列の集積回路デバイスを有するという概念に及び、該ロック回路機構は、好ましくは、必要に応じ新しい集積回路デバイスに組み込めるよう標準セルとして利用できるものである。
【００１８】
このように、本願発明の別の様相によって、集積回路デバイスに組み込んでそのデバイスの機能ブロックの動作上の有効化を制御できる標準セルが提供され、該標準セルは、
少なくとも1つの参照値を記憶するための記憶手段と；
入力を受信し且つそれを暗号解読処理にかけて第一の中間値を生成する保全通信手段と；
第一の中間値を受信し且つそれについて一方向機能を実行して第二の中間値を生成するための一方向手段と；
第二の中間値と記憶した参照値との一致状態を検出し、且つ少なくとも1つの一致が検出し終わった時に有効信号を生成するための比較手段と；
を備えて成るものである。
標準セルはさらに、前記有効信号が生成されるまで機能ブロックへの、クロック信号のような、所要信号を遮断するための抑止手段を有してよく、あるいは、その抑止手段は機能ブロックそのものの回路中に作り込んでもよい。
【００１９】
それ故、本願発明は、複数の標準セルに関する構成データのライブラリを設定する処理と、集積回路デバイスの製造に際して少なくとも1つの前述のセルに関する構成データを選択・利用する処理とを包含する集積回路製造法を考察するものであり、該ライブラリは前出のパラグラフで説明した方式の標準セルに関する構成データを含む。
【００２０】
【実施例】
図1に図解方式で示した集積回路デバイス10（以後、"チップ"）は、機能ブロック12の動作の有効化を制御するロック回路機構11を有する（図1は、回路機構11と機能ブロック12とによって占められる相対的チップ面積を正確に表現しようとするものではない）。機能ブロック12は、例えば、外部供給データを圧縮／伸長するためのデータ圧縮エンジン、又はディスク駆動コントローラの部分であってよい。
【００２１】
機能ブロック12は、外部のチップ接点（明確に示されていない）を通して外部データ、アドレス及びコントロールライン13、14、15に接続する。同ブロック12は、その作動にロック回路機構11からのライン16で信号が供給されなければならないことを除けば、標準の方法で動作する。この実施例では、ライン16上の所要信号は、コントロールライン17に乗せてロック回路機構11のうちのゲート回路18へ送られる外部クロック信号である。ゲート回路がライン19上の有効信号を供給されると、外部クロック信号がブロック12へ渡されその動作を実行可能にし；ライン19に有効信号が無い場合、ブロック12は内部的に非動作である。
【００２２】
ロック回路機構11のロックを外してブロック12を実行可能にするには、前もって決めたパスワード（チップ・キー）をチップ10の外部からロック回路機構11へ供給しなければならない。このチップ・キーの機密性を確保するために2つの特異な対策が講じられる。第一は、チップ・キーを暗号形式でチップ10に渡し、その暗号化チップ・キーがロック回路機構11で解読される。この目的で、同ロック回路機構は、直列入力及び出力ライン21、22にのせて外界と通信する保全通信ブロック20を有する。ブロック20は、例えば、周知のDiffie-Hellman Key Exchangeアルゴリズムを実行し（例えば、"Network and Internetwork Security", p.342, William Stallings, Prentice Hall International,1995参照）；一回限りの暗号キーでこの公開キー・アルゴリズムを作動させることにより、繰返し攻撃に耐える機密の方法でチップ・キーをチップ20へ渡すことができる。
【００２３】
保全通信ブロック20が暗号化チップ・キーを供給されると、そのチップ・キーを解読し且つ第一中間値IV1としてそのチップ・キーを一時的に出力する。
【００２４】
チップ・キーの機密性を確保するために講じられる第二の対策は、チップ・キーのコピーが入力チップ・キーに対する比較用としてそれだけではチップ10に記憶されない、ということである。その代わりに、関連チップの正しいチップ・キーの識別特性がロック回路機構のレジスタ25に記憶され、この識別特性はチップ・キーの明文形式を一方向機能にかけることによって作られる値である。この一方向機能は、例えば、Secure Hash Algorithm SHA（前述の参考文献"Network and Internetwork Security"の276頁参照）で実行されるような一方向ハッシュ機能である。その内容が読み取られて侵入者がレジスタ25へのアクセスに成功できたとしても、レジスタ25に保持されたその識別特性からチップ・キーを決定することが計算上実行できないであろう故、このことでチップ・キーが危うくなるということはないであろう。
【００２５】
入力チップ・キーが当該特定チップ10のロックを開けるのに適切なものであるかどうかを確認するために、ロック回路機構はさらに一方向機能ブロック26を有し、これにより、チップ・キーの出力が、レジスタ25に保持されるチップ・キーの識別特性を形成するために用いる一方向機能（この場合、SHA）にブロック20からのIV1として当てられる。
【００２６】
その後、ブロック26によって得られる中間値IV2は、比較ブロック27でレジスタ25に格納された識別特性と比較され；もし一致が見られれば、比較ブロック27は、機能ブロック12の動作有効化を生じさせるべくライン19上に有効信号を出力する。いったんこの信号が発生されると、適当なIV2の値が除かれても、チップが消勢される（又は他のある種の条件が達成される）まで、それが存在し続けるという意味において、比較ブロック27は有効信号をラッチする。
【００２７】
レジスタ25に保持されるチップ・キーの識別特性は、製造時に永久的に設定するか又は、本実施例におけるように、連続して書込んでよい（この場合のレジスタは、例えば、Flash（フラッシュ）又はEEPROMメモリである）。この後者の処理を制御するために、チップ10は、データライン14とレジスタ25との間に挿入される書込み制御回路28を備える。レジスタ25に書込むために、必要となるチップ・キーの識別特性値がデータライン14に置かれ且つ書込み許可（ライト・イネイブル）信号がライン29にのせて書込み制御回路28へ渡される。加えて、書込み制御回路28は、その内容が（チップ・キーの識別特性が未だ何ら書込まれていないことを示す）全てゼロであるかもしくはロック回路機構が（例えば、比較ブロック27からのライン30上の信号の存在によって示されるような）そのロックが開けられた状態にあるかの何れかである場合のみ、レジスタ25への書込みを許可するよう構成される。
【００２８】
必要とされるチップ・キーの識別特性がいったんレジスタ25に書込まれてしまうと、それ以後のレジスタへの書込みは、書込み制御回路28に可溶連結（ライン31上に適当な外部信号が印加されると飛ばされる連結）を設けることで妨げられる。
【００２９】
典型的には、明文形式のチップ・キーは1Kビットの長さを有してよい。
【００３０】
図1ではチップ10はロック回路機構11で制御されるただ1個の機能ブロックで示されているが、多数の該ブロックは典型的には各々異なった機能性を有するものとして設けてよい。そのような構成を5個の機能ブロック12A〜12Eについて図2に示す。この場合、それぞれのゲート回路18は各機能ブロックと関連し、且つレジスタ25は、機能ブロックのうちの特定なものと関連した複数の異なったチップ・キーに対する識別特性を格納するレジスタブロック35と置き換えられる。図2では、これらの識別特性は、チップ・キーK1〜K6のハッシュに対応して、それぞれH(K1)〜H(K6)と呼ぶ。中間値IV2が与えられると、比較ブロック27は、今度は、レジスタブロック35に格納された識別特性H(K1)〜H(K6)の中から一致するものを探索し、いったん一致状態を見つけると関連機能ブロックに関して適当な作用をする。
【００３１】
図2の実施例では、機能ブロック12A、12B、12Cに関して、単一の各識別特性H(K1)、H(K2)、H(K3)がレジスタブロック35に格納され、そして信号IV2がいったん対応する値をとると、比較ブロック27は適当な機能ブロックへ有効信号を出力する。ブロック12A、12B及び12Cの機能性は、それ故、入力チップ・キーに従って選択的に許可され、このため個々のユーザにとって異なった機能性が利用できることになる。
【００３２】
ブロック12Dの有効化は、ブロック12A、B、Cに対するより以上に必要とされる。この場合、信号IV2は、ブロック12Dに関して格納した識別特性H(K4)に対応する正確な値を持たなければならないばかりでなく、ブロック12Cも最初に許可されていなければならない。これは、ブロック12Dだけに関連したゲート回路18が比較ブロック27とブロック12Cとの両方からの有効信号を受信して後者（ブロック12D）を実行可能にすることによって達成され、後者はそれ自身許可された時にだけそのような信号を供給する。この一般的構成によって、階層的アクセス方式が実施できるようになり、それによって各レベルが対応するチップ・キーを持ち、且つユーザは、それに対して彼らが正確なチップ・キーを有する階層のレベルまでの機能ブロックを実行可能にできるだけである。
【００３３】
機能ブロック12Eの有効化には、2つの暗号化チップ・キーK5、K6を（多分、直接連続して）入力する必要があり、レジスタブロック35は両チップ・キーの対応する識別特性H(K5)、H(K6)を記憶する。この場合、比較ブロック27は、チップ・キーの最初の1つについての一致を確認するとき、この事実を覚えていて且つ二番目のチップ・キーの一致を検出してから機能ブロック12Eに関連したゲート回路18へ有効信号を出力しなければならない。
【００３４】
ブロック12A-C、ブロック12D、及びブロック12Eを実行可能にするための上述の別アプローチ法は、必要に応じて任意の組合せで用いてよい、ということは明らかになるであろう。また、チップ10は、無条件で使用できるブロックのような、ロック回路機構11によって制御されない1つ以上の機能ブロックを備えてよいことも明らかになるであろう。
【００３５】
図3は、電子組立体の3個のチップ10について2通りの配置を説明するものである。明確にするため、図3においては、各チップ10のロック回路機構11への入力接続のみが示されており、この接続は1本のラインで表されている（一般的には、保全通信処理には両方向通信が必要故、図1に示すように2本になる）。再度、明確にするため、各チップは、ロック回路機構11で制御されるただ1個の主機能ブロック12を有するものとして示されている。
【００３６】
図3(a)は、3個のチップ10全てがそれらの機能性のロックを開けるのに暗号化チップ・キーを供給される配列を示しており、各チップは同一のチップ・キーの識別特性を記憶している。この配列は、チップがそれぞれ重要な機能性を含んでいるが、該機能性について認可されたユーザがそのような機能性全てへのアクセスを必要とし且つ電子組立体の機能性の選択的有効化に対する実施上の要求がない場合に適している。
【００３７】
図3(b)は、3個のチップ10全てがそれらの機能性のロックを開けるのに別々に制御される配列を示しており、各チップは異なったチップ・キーの識別特性を記憶している。そのような配列は、チップ群によって設定される機能が独立して使われ且つ異なったユーザに別々の使用許可を与える場合に適している。
【００３８】
別々のチップ・キーが別々のチップに渡されることになる場合、これは、予定してないチップへチップ・キーを渡してもそのチップのロックが開けられないことを単に意味する故、同一の通信ラインにわたって行ってよい、ということが分かるであろう。
【００３９】
本願発明について記述した実施例に対しては種々修正を施してよい。さらに、前文より明らかになるように、ロック回路機構11は種々の異なった機能を有するチップに設けることができる。従って、該ロック回路機構は、安全な機能性を有するチップを設計するのに有用なビルディング・ブロックと考えることができる。この目的のため、該ロック回路機構に関する組立データは、標準セルのライブラリに保持してよく、更にまた、必要に応じ、その全てが該ロック回路機構によって設定された保全特性を示す同一系列のチップ群の設計と製造に用いてよい。
【００４０】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００４１】
[実施態様１]
デバイスに所定の機能性を与えるための機能ブロックと、デバイスの外部から少なくとも1つの所定の暗号形式のチップ・キーがロック回路機構に供給されるまで前記機能ブロックの動作を抑止する前記ロック回路機構とを有し、
該ロック回路機構が、
少なくとも1つの参照値を記憶するための記憶手段と、
前記デバイスの外部からの入力を受信し且つ該入力を暗号解読処理にかけて第一中間値を生成する保全通信手段であって、該暗号解読処理の特徴は、前記入力が暗号形式のようなキーである時、前記第一中間値が前記チップ・キーの明文形式に一致するようなものである保全通信手段と、
前記第一中間値を受信し且つそれについて一方向機能を実行して第二中間値を生成するための手段と、
第二中間値と前記少なくとも1つの参照値との一致状況を検出し、且つ前記少なくとも1つの一致が検出された時に有効信号を生成するための比較手段と、
前記有効信号が生成されるまで前記機能ブロックの動作を禁止する抑止手段と、
を備えて成り、
前記機能ブロックの本来の目的が、外部アイテムの制御及び／又は外部供給データの処理であることを特徴とする集積回路デバイス。
【００４２】
[実施態様２]
前記有効信号が生成されるまで前記抑止手段によって前記機能ブロックが内部的に失効にされることを特徴とする実施態様1記載の集積回路デバイス。
【００４３】
[実施態様３]
前記有効信号が生成されるまで前記抑止手段が作用して前記機能ブロックへの所要クロック信号を遮断することを特徴とする実施態様2記載の集積回路デバイス。
【００４４】
[実施態様４]
複数の集積回路デバイスがその中に組み込まれ、且つ少なくとも１つの前記デバイスが実施態様1に従う電子組立体。
【００４５】
[実施態様５]
前記記憶手段が前記機能ブロックに関して複数の前記参照値を記憶し、且つ前記比較手段が前記複数の参照値について前記一致を検出した後にだけ前記有効信号を生成することを特徴とする実施態様1記載のデバイス。
【００４６】
[実施態様６]
複数の前記機能ブロックが設けられ、且つ前記記憶手段が該各機能ブロックに関してそれぞれ前記参照値を記憶し、前記ロック回路機構が前記各機能ブロック用のそれぞれの前記抑止手段及び、前記第二中間値と前記参照値との間で一致を検出すると、その一致した参照値と関連した機能ブロックの抑止手段へ前記有効信号をもたらす比較手段を有することを特徴とする実施態様1記載のデバイス。
【００４７】
[実施態様７]
1つの前記機能ブロックの動作上の有効化が、対応する抑止手段による有効信号の受信と前記機能ブロックの別の1つの事前の有効化との両方を条件にすることを特徴とする実施態様6記載のデバイス。
【００４８】
[実施態様８]
前記機能ブロックによって設定される機能性が前記デバイス間で異なる実施態様1記載の同一系列の集積回路デバイス。
【００４９】
[実施態様９]
集積回路デバイスに組み込まれてそのデバイスの機能ブロックの動作の有効化を制御する標準セルであって、
少なくとも1つの参照値を記憶するための記憶手段と、
入力を受信し且つそれを暗号解読処理にかけて第一中間値を生成する保全通信手段と、
前記第一中間値を受信し且つそれについて一方向機能を実行して第二中間値を生成するための一方向手段と、
前記第二中間値と前記少なくとも1つの参照値との一致状態を検出し、且つ少なくとも1つの前記一致が検出された時に有効信号を生成するための比較手段と、
を備えて成る標準セル。
【００５０】
[実施態様１０]
さらに、前記有効信号が生成されるまで前記機能ブロックへの所要クロック信号を遮断するための抑止手段を有する実施態様9記載の標準セル。
【００５１】
[実施態様１１]
複数の標準セルについて組立データのライブラリを設定するステップと、集積回路デバイスの製造に際し少なくとも1つの該セルに関して前記組立データを選択し且つ利用するステップとを備えて成り、前記ライブラリが実施態様9又は実施態様10による標準セルについての組立データを有することを特徴とする集積回路の製造方法。
【００５２】
【発明の効果】
以上説明したように、本発明を用いることにより、特別の改ざん防止格納装置を使わなくてもよい機能用法制御を提供することができる。
【図面の簡単な説明】
【図１】デバイスの機能ブロックの有効化を制御するためのロック回路機構を示す集積回路デバイスのブロック図である。
【図２】同じ集積回路デバイスに設けられた種々の機能ブロックを実行可能にするための様々の構成を図解する線図である。
【図３ａ】ロック回路機構を設けた3個の集積回路デバイスの第一の構成を示す図である。
【図３ｂ】ロック回路機構を設けた3個の集積回路デバイスの第二の構成を示す図である。
【符号の説明】
１０：集積回路チップ
１１：ロック回路機構
１２：機能ブロック
【産業上の利用分野】
本願発明は機能の用法制御付き集積回路デバイスに関する。
【０００２】
【従来の技術】
コンピュータの機密保護の分野では、2つの要素、即ち、データアクセス制御と機能用法制御が特徴となる。これらの要素は相互に重複し且つからみ合っており−例えば、データアクセス制御はアクセス装置の用法の限定（機能用法制御）にしばしば左右され、一方、機能用法制御はしばしばパスワードの保全格納（データアクセス制御）に厳密に基づいている。
【０００３】
データアクセス制御に関しては、これは保全すべきデータを維持する概して安全な環境を設定し且つその上でデータアクセス装置の用法を制御するという形をとることができる。しかし、多くの場合、環境の保全を保証することは不可能であり且つそのような場合に保全すべきデータは改ざん（不正変更）防止パッケージ(tamper-proof package)で保持するかもしくは暗号形式で格納しなければならない。後者のアプローチは必ずしも可能でなくてもよく（マスタ暗号キーは明文で記憶の必要あり）、従って、例えば、パッケージを開けようとする何らかの試みがなされると内部に格納された重要なデータを破壊する改ざん防止パッケージの設計に多くの努力を払った。改ざん防止パッケージは少なくとも小回路基板を保持するよう設計されるが、改ざん防止の特徴はある種の"スマート・カード"チップにも備えられている。
【０００４】
さて、本願発明が関わる機能用法制御について考えれば、認可された人だけがコンピュータシステム及び他の電子機器のようなアイテムに操作上アクセスし得るということを保証するための様々な技法が知られている。例えば、コンピュータは、そのコンピュータの電源がオンされると又は（例えば、ユーザが一時的にそのコンピュータを離れる時の）パスワード保護の起動の後では、コンピュータの動作機能を復帰させる前に予め決めたパスワードを入力しなければならない。別の周知の機能用法制御技術は、自動窓口機(ATM)に関連した個人識別番号(PIN)の利用である。これらの両方の場合、ユーザは（形式はどうであれ、ATMを含む）有効なパスワードを覚えていなければならず、結果として、そのようなパスワードは、通常、短く従って極めて安全とは言えず、しばしば推測可能である。
【０００５】
代替アプローチとしては、有効パスワードを記憶する磁気層カード又は"スマート"カードのような携帯素子を用いることであり、この携帯素子は認可されたユーザが携えて当該機器を使用可能にするのに用いる。この場合、パスワードはかなり長くてもよく、従って比較的安全である。
【０００６】
前述の構成における1つの潜在的弱点は、用法制御に供される装置は、ユーザの入力パスワードの比較のため有効パスワードのコピーを記憶している必要がある（データアクセス制御問題に帰着）。パスワードが明文で格納される場合、もしその装置が非認可のユーザ（ここでは"侵入者"と呼ぶ）によって内部的に物理的にアクセスされるとそのパスワードは見破られる可能性がある。この弱点を克服する1つの方法は、その装置のパスワードの識別特性(signature)だけを格納することであり、該識別特性は、パスワードが合法的ユーザによって入力される時にその装置がそのパスワードから識別特性を容易に作ることができるが、それからパスワードを引き出せないような種類のものである。前述のアプローチでは、パスワードから識別特性を引き出すために一方向ハッシュ機能のような機能が用いられる。
【０００７】
しかし、装置の物理的構造の故に侵入者がユーザによるその入力時にパスワードをキャッチできるか（これは例えパスワードが暗号形式で装置に通されたとしても可能であろう）、又は用法制御を巧みに免れて装置の機能素子に直接アクセスできれば、前述の精巧な技術でさえ無価値なものとなってしまう。
【０００８】
装置アイテムに対して侵入者が内部的物理的アクセスに成功するという可能性を克服するのに、装置ケースを物理的に施錠することが知られている。一般的には高度に感知可能なデータを保護するという情況においてであるが、それよりも精巧なアプローチ法も知られている；例えば、暗号化／暗号解読キーを格納している暗号化／暗号解読モジュールに対して改ざん防止の囲いを設けることが知られている。内部的物理的な不正侵入に対して防御壁を設けるというようなアプローチは、効果があるとはいえ、一般に非常に費用がかかり且つ感知可能データと密接に関連づけられない機能性の保護には適用されない。
【０００９】
【発明の目的】
本願発明の目的は、非認可のユーザにとって物理的にアクセス可能であるかも知れない電子機器に適していてしかも特別の改ざん防止格納装置を使わなくてもよい機能用法制御への一般的アプローチ法を提供することにある。
【００１０】
【発明の概要】
一般的に、本発明は、電子組立体を作り上げる集積回路デバイスのレベルで機能用法制御を設定することを考察するものであり、それによって、少なくとも1つの集積回路デバイスで設定される機能性を使用するには、先ず、そのデバイスが暗号形式の適当なパスワード（"チップ・キー"）を備える必要がある。そのような機能用法制御は、各デバイスに組み込まれたもので、その機能性へのアクセスに制御を要するロック回路セルによって実行される。そのような構成では、機器アイテムへの内部的物理的アクセスをする侵入者は、保護されたデバイスの機能性のロックを開けることができず、且つ当該デバイスを切り開けば必要とされている機能性が破壊されることになるので、その機能性に直接アクセスできない。
【００１１】
より正式には、本願発明によって、デバイスに所望の機能性を与えるための機能ブロックと、デバイスの外部からの、少なくとも1つの予め決めた暗号形式のチップ・キーの処理がロック回路機構になされるまでこの機能ブロックの動作を抑止するロック回路機構とを有して成る集積回路デバイスが提供され；該ロック回路機構は、
少なくとも1つの参照値を記憶するための記憶手段と；
デバイスの外部からの入力を受信し且つその入力を暗号解読処理にかけて第一の中間値を生成する保全通信手段であって、該暗号解読処理の特徴は、前記入力が暗号形式のようなキーである時、前記第一中間値が前記チップ・キーの明文形式に一致するようなものである保全通信手段と；
第一の中間値を受信し且つそれについて一方向機能を実行して第二の中間値を生成するための手段と；
第二の中間値と記憶した参照値との一致状況を検出し、且つ少なくとも1つの前述の一致が検出し終わった時に有効信号を生成するための比較手段と；
有効信号が生成されるまで前記機能ブロックの動作を禁止する抑止手段と
を備え；
前記機能ブロックの本来の目的は、外部アイテムの制御及び／又は外部供給データの処理と出力である。
【００１２】
例として、保全通信手段は、デバイスに前記入力を渡すのに用いられる一回限りの暗号キーでDiffie-Hellman Key Exchangeアルゴリズムを実行してよい。一方向機能は、Secure Hash Algorithmによって実行されるような一方向ハッシュ機能であってよい。
【００１３】
発明の好ましい実施例では、抑止手段は機能ブロックへの所要クロック信号を遮断し、それによって後者を操作上使えなくするというよりは内部的に稼働しなくする。
【００１４】
本発明の一実施例では、記憶手段は、前記機能ブロックに関して複数の参照値を記憶し、比較手段は、各記憶参照値について一致状態を検出した後でのみ前記有効信号を生成する。
【００１５】
別の実施例では、デバイスは、ぞれぞれが記憶手段に記憶された各参照値を有する複数の機能ブロックと、各機能ブロックに対するそれぞれの抑止手段との両方を備える；この場合、比較手段が第二の中間値と記憶参照値との間で一致を検出すると、それが一致した参照値と関連した機能ブロックの抑止手段へ有効信号を供給する。
【００１６】
前述の実施例のどちらにおいても、1つの機能ブロックの動作上の有効化が、対応する抑止手段による有効信号の受信と機能ブロックの別の1つの事前の有効化との両方を条件にするよう構成することもできる。
【００１７】
本願発明は、その全てが上記形式のロック回路機構を含む同一系列の集積回路デバイスを有するという概念に及び、該ロック回路機構は、好ましくは、必要に応じ新しい集積回路デバイスに組み込めるよう標準セルとして利用できるものである。
【００１８】
このように、本願発明の別の様相によって、集積回路デバイスに組み込んでそのデバイスの機能ブロックの動作上の有効化を制御できる標準セルが提供され、該標準セルは、
少なくとも1つの参照値を記憶するための記憶手段と；
入力を受信し且つそれを暗号解読処理にかけて第一の中間値を生成する保全通信手段と；
第一の中間値を受信し且つそれについて一方向機能を実行して第二の中間値を生成するための一方向手段と；
第二の中間値と記憶した参照値との一致状態を検出し、且つ少なくとも1つの一致が検出し終わった時に有効信号を生成するための比較手段と；
を備えて成るものである。
標準セルはさらに、前記有効信号が生成されるまで機能ブロックへの、クロック信号のような、所要信号を遮断するための抑止手段を有してよく、あるいは、その抑止手段は機能ブロックそのものの回路中に作り込んでもよい。
【００１９】
それ故、本願発明は、複数の標準セルに関する構成データのライブラリを設定する処理と、集積回路デバイスの製造に際して少なくとも1つの前述のセルに関する構成データを選択・利用する処理とを包含する集積回路製造法を考察するものであり、該ライブラリは前出のパラグラフで説明した方式の標準セルに関する構成データを含む。
【００２０】
【実施例】
図1に図解方式で示した集積回路デバイス10（以後、"チップ"）は、機能ブロック12の動作の有効化を制御するロック回路機構11を有する（図1は、回路機構11と機能ブロック12とによって占められる相対的チップ面積を正確に表現しようとするものではない）。機能ブロック12は、例えば、外部供給データを圧縮／伸長するためのデータ圧縮エンジン、又はディスク駆動コントローラの部分であってよい。
【００２１】
機能ブロック12は、外部のチップ接点（明確に示されていない）を通して外部データ、アドレス及びコントロールライン13、14、15に接続する。同ブロック12は、その作動にロック回路機構11からのライン16で信号が供給されなければならないことを除けば、標準の方法で動作する。この実施例では、ライン16上の所要信号は、コントロールライン17に乗せてロック回路機構11のうちのゲート回路18へ送られる外部クロック信号である。ゲート回路がライン19上の有効信号を供給されると、外部クロック信号がブロック12へ渡されその動作を実行可能にし；ライン19に有効信号が無い場合、ブロック12は内部的に非動作である。
【００２２】
ロック回路機構11のロックを外してブロック12を実行可能にするには、前もって決めたパスワード（チップ・キー）をチップ10の外部からロック回路機構11へ供給しなければならない。このチップ・キーの機密性を確保するために2つの特異な対策が講じられる。第一は、チップ・キーを暗号形式でチップ10に渡し、その暗号化チップ・キーがロック回路機構11で解読される。この目的で、同ロック回路機構は、直列入力及び出力ライン21、22にのせて外界と通信する保全通信ブロック20を有する。ブロック20は、例えば、周知のDiffie-Hellman Key Exchangeアルゴリズムを実行し（例えば、"Network and Internetwork Security", p.342, William Stallings, Prentice Hall International,1995参照）；一回限りの暗号キーでこの公開キー・アルゴリズムを作動させることにより、繰返し攻撃に耐える機密の方法でチップ・キーをチップ20へ渡すことができる。
【００２３】
保全通信ブロック20が暗号化チップ・キーを供給されると、そのチップ・キーを解読し且つ第一中間値IV1としてそのチップ・キーを一時的に出力する。
【００２４】
チップ・キーの機密性を確保するために講じられる第二の対策は、チップ・キーのコピーが入力チップ・キーに対する比較用としてそれだけではチップ10に記憶されない、ということである。その代わりに、関連チップの正しいチップ・キーの識別特性がロック回路機構のレジスタ25に記憶され、この識別特性はチップ・キーの明文形式を一方向機能にかけることによって作られる値である。この一方向機能は、例えば、Secure Hash Algorithm SHA（前述の参考文献"Network and Internetwork Security"の276頁参照）で実行されるような一方向ハッシュ機能である。その内容が読み取られて侵入者がレジスタ25へのアクセスに成功できたとしても、レジスタ25に保持されたその識別特性からチップ・キーを決定することが計算上実行できないであろう故、このことでチップ・キーが危うくなるということはないであろう。
【００２５】
入力チップ・キーが当該特定チップ10のロックを開けるのに適切なものであるかどうかを確認するために、ロック回路機構はさらに一方向機能ブロック26を有し、これにより、チップ・キーの出力が、レジスタ25に保持されるチップ・キーの識別特性を形成するために用いる一方向機能（この場合、SHA）にブロック20からのIV1として当てられる。
【００２６】
その後、ブロック26によって得られる中間値IV2は、比較ブロック27でレジスタ25に格納された識別特性と比較され；もし一致が見られれば、比較ブロック27は、機能ブロック12の動作有効化を生じさせるべくライン19上に有効信号を出力する。いったんこの信号が発生されると、適当なIV2の値が除かれても、チップが消勢される（又は他のある種の条件が達成される）まで、それが存在し続けるという意味において、比較ブロック27は有効信号をラッチする。
【００２７】
レジスタ25に保持されるチップ・キーの識別特性は、製造時に永久的に設定するか又は、本実施例におけるように、連続して書込んでよい（この場合のレジスタは、例えば、Flash（フラッシュ）又はEEPROMメモリである）。この後者の処理を制御するために、チップ10は、データライン14とレジスタ25との間に挿入される書込み制御回路28を備える。レジスタ25に書込むために、必要となるチップ・キーの識別特性値がデータライン14に置かれ且つ書込み許可（ライト・イネイブル）信号がライン29にのせて書込み制御回路28へ渡される。加えて、書込み制御回路28は、その内容が（チップ・キーの識別特性が未だ何ら書込まれていないことを示す）全てゼロであるかもしくはロック回路機構が（例えば、比較ブロック27からのライン30上の信号の存在によって示されるような）そのロックが開けられた状態にあるかの何れかである場合のみ、レジスタ25への書込みを許可するよう構成される。
【００２８】
必要とされるチップ・キーの識別特性がいったんレジスタ25に書込まれてしまうと、それ以後のレジスタへの書込みは、書込み制御回路28に可溶連結（ライン31上に適当な外部信号が印加されると飛ばされる連結）を設けることで妨げられる。
【００２９】
典型的には、明文形式のチップ・キーは1Kビットの長さを有してよい。
【００３０】
図1ではチップ10はロック回路機構11で制御されるただ1個の機能ブロックで示されているが、多数の該ブロックは典型的には各々異なった機能性を有するものとして設けてよい。そのような構成を5個の機能ブロック12A〜12Eについて図2に示す。この場合、それぞれのゲート回路18は各機能ブロックと関連し、且つレジスタ25は、機能ブロックのうちの特定なものと関連した複数の異なったチップ・キーに対する識別特性を格納するレジスタブロック35と置き換えられる。図2では、これらの識別特性は、チップ・キーK1〜K6のハッシュに対応して、それぞれH(K1)〜H(K6)と呼ぶ。中間値IV2が与えられると、比較ブロック27は、今度は、レジスタブロック35に格納された識別特性H(K1)〜H(K6)の中から一致するものを探索し、いったん一致状態を見つけると関連機能ブロックに関して適当な作用をする。
【００３１】
図2の実施例では、機能ブロック12A、12B、12Cに関して、単一の各識別特性H(K1)、H(K2)、H(K3)がレジスタブロック35に格納され、そして信号IV2がいったん対応する値をとると、比較ブロック27は適当な機能ブロックへ有効信号を出力する。ブロック12A、12B及び12Cの機能性は、それ故、入力チップ・キーに従って選択的に許可され、このため個々のユーザにとって異なった機能性が利用できることになる。
【００３２】
ブロック12Dの有効化は、ブロック12A、B、Cに対するより以上に必要とされる。この場合、信号IV2は、ブロック12Dに関して格納した識別特性H(K4)に対応する正確な値を持たなければならないばかりでなく、ブロック12Cも最初に許可されていなければならない。これは、ブロック12Dだけに関連したゲート回路18が比較ブロック27とブロック12Cとの両方からの有効信号を受信して後者（ブロック12D）を実行可能にすることによって達成され、後者はそれ自身許可された時にだけそのような信号を供給する。この一般的構成によって、階層的アクセス方式が実施できるようになり、それによって各レベルが対応するチップ・キーを持ち、且つユーザは、それに対して彼らが正確なチップ・キーを有する階層のレベルまでの機能ブロックを実行可能にできるだけである。
【００３３】
機能ブロック12Eの有効化には、2つの暗号化チップ・キーK5、K6を（多分、直接連続して）入力する必要があり、レジスタブロック35は両チップ・キーの対応する識別特性H(K5)、H(K6)を記憶する。この場合、比較ブロック27は、チップ・キーの最初の1つについての一致を確認するとき、この事実を覚えていて且つ二番目のチップ・キーの一致を検出してから機能ブロック12Eに関連したゲート回路18へ有効信号を出力しなければならない。
【００３４】
ブロック12A-C、ブロック12D、及びブロック12Eを実行可能にするための上述の別アプローチ法は、必要に応じて任意の組合せで用いてよい、ということは明らかになるであろう。また、チップ10は、無条件で使用できるブロックのような、ロック回路機構11によって制御されない1つ以上の機能ブロックを備えてよいことも明らかになるであろう。
【００３５】
図3は、電子組立体の3個のチップ10について2通りの配置を説明するものである。明確にするため、図3においては、各チップ10のロック回路機構11への入力接続のみが示されており、この接続は1本のラインで表されている（一般的には、保全通信処理には両方向通信が必要故、図1に示すように2本になる）。再度、明確にするため、各チップは、ロック回路機構11で制御されるただ1個の主機能ブロック12を有するものとして示されている。
【００３６】
図3(a)は、3個のチップ10全てがそれらの機能性のロックを開けるのに暗号化チップ・キーを供給される配列を示しており、各チップは同一のチップ・キーの識別特性を記憶している。この配列は、チップがそれぞれ重要な機能性を含んでいるが、該機能性について認可されたユーザがそのような機能性全てへのアクセスを必要とし且つ電子組立体の機能性の選択的有効化に対する実施上の要求がない場合に適している。
【００３７】
図3(b)は、3個のチップ10全てがそれらの機能性のロックを開けるのに別々に制御される配列を示しており、各チップは異なったチップ・キーの識別特性を記憶している。そのような配列は、チップ群によって設定される機能が独立して使われ且つ異なったユーザに別々の使用許可を与える場合に適している。
【００３８】
別々のチップ・キーが別々のチップに渡されることになる場合、これは、予定してないチップへチップ・キーを渡してもそのチップのロックが開けられないことを単に意味する故、同一の通信ラインにわたって行ってよい、ということが分かるであろう。
【００３９】
本願発明について記述した実施例に対しては種々修正を施してよい。さらに、前文より明らかになるように、ロック回路機構11は種々の異なった機能を有するチップに設けることができる。従って、該ロック回路機構は、安全な機能性を有するチップを設計するのに有用なビルディング・ブロックと考えることができる。この目的のため、該ロック回路機構に関する組立データは、標準セルのライブラリに保持してよく、更にまた、必要に応じ、その全てが該ロック回路機構によって設定された保全特性を示す同一系列のチップ群の設計と製造に用いてよい。
【００４０】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００４１】
[実施態様１]
デバイスに所定の機能性を与えるための機能ブロックと、デバイスの外部から少なくとも1つの所定の暗号形式のチップ・キーがロック回路機構に供給されるまで前記機能ブロックの動作を抑止する前記ロック回路機構とを有し、
該ロック回路機構が、
少なくとも1つの参照値を記憶するための記憶手段と、
前記デバイスの外部からの入力を受信し且つ該入力を暗号解読処理にかけて第一中間値を生成する保全通信手段であって、該暗号解読処理の特徴は、前記入力が暗号形式のようなキーである時、前記第一中間値が前記チップ・キーの明文形式に一致するようなものである保全通信手段と、
前記第一中間値を受信し且つそれについて一方向機能を実行して第二中間値を生成するための手段と、
第二中間値と前記少なくとも1つの参照値との一致状況を検出し、且つ前記少なくとも1つの一致が検出された時に有効信号を生成するための比較手段と、
前記有効信号が生成されるまで前記機能ブロックの動作を禁止する抑止手段と、
を備えて成り、
前記機能ブロックの本来の目的が、外部アイテムの制御及び／又は外部供給データの処理であることを特徴とする集積回路デバイス。
【００４２】
[実施態様２]
前記有効信号が生成されるまで前記抑止手段によって前記機能ブロックが内部的に失効にされることを特徴とする実施態様1記載の集積回路デバイス。
【００４３】
[実施態様３]
前記有効信号が生成されるまで前記抑止手段が作用して前記機能ブロックへの所要クロック信号を遮断することを特徴とする実施態様2記載の集積回路デバイス。
【００４４】
[実施態様４]
複数の集積回路デバイスがその中に組み込まれ、且つ少なくとも１つの前記デバイスが実施態様1に従う電子組立体。
【００４５】
[実施態様５]
前記記憶手段が前記機能ブロックに関して複数の前記参照値を記憶し、且つ前記比較手段が前記複数の参照値について前記一致を検出した後にだけ前記有効信号を生成することを特徴とする実施態様1記載のデバイス。
【００４６】
[実施態様６]
複数の前記機能ブロックが設けられ、且つ前記記憶手段が該各機能ブロックに関してそれぞれ前記参照値を記憶し、前記ロック回路機構が前記各機能ブロック用のそれぞれの前記抑止手段及び、前記第二中間値と前記参照値との間で一致を検出すると、その一致した参照値と関連した機能ブロックの抑止手段へ前記有効信号をもたらす比較手段を有することを特徴とする実施態様1記載のデバイス。
【００４７】
[実施態様７]
1つの前記機能ブロックの動作上の有効化が、対応する抑止手段による有効信号の受信と前記機能ブロックの別の1つの事前の有効化との両方を条件にすることを特徴とする実施態様6記載のデバイス。
【００４８】
[実施態様８]
前記機能ブロックによって設定される機能性が前記デバイス間で異なる実施態様1記載の同一系列の集積回路デバイス。
【００４９】
[実施態様９]
集積回路デバイスに組み込まれてそのデバイスの機能ブロックの動作の有効化を制御する標準セルであって、
少なくとも1つの参照値を記憶するための記憶手段と、
入力を受信し且つそれを暗号解読処理にかけて第一中間値を生成する保全通信手段と、
前記第一中間値を受信し且つそれについて一方向機能を実行して第二中間値を生成するための一方向手段と、
前記第二中間値と前記少なくとも1つの参照値との一致状態を検出し、且つ少なくとも1つの前記一致が検出された時に有効信号を生成するための比較手段と、
を備えて成る標準セル。
【００５０】
[実施態様１０]
さらに、前記有効信号が生成されるまで前記機能ブロックへの所要クロック信号を遮断するための抑止手段を有する実施態様9記載の標準セル。
【００５１】
[実施態様１１]
複数の標準セルについて組立データのライブラリを設定するステップと、集積回路デバイスの製造に際し少なくとも1つの該セルに関して前記組立データを選択し且つ利用するステップとを備えて成り、前記ライブラリが実施態様9又は実施態様10による標準セルについての組立データを有することを特徴とする集積回路の製造方法。
【００５２】
【発明の効果】
以上説明したように、本発明を用いることにより、特別の改ざん防止格納装置を使わなくてもよい機能用法制御を提供することができる。
【図面の簡単な説明】
【図１】デバイスの機能ブロックの有効化を制御するためのロック回路機構を示す集積回路デバイスのブロック図である。
【図２】同じ集積回路デバイスに設けられた種々の機能ブロックを実行可能にするための様々の構成を図解する線図である。
【図３ａ】ロック回路機構を設けた3個の集積回路デバイスの第一の構成を示す図である。
【図３ｂ】ロック回路機構を設けた3個の集積回路デバイスの第二の構成を示す図である。
【符号の説明】
１０：集積回路チップ
１１：ロック回路機構
１２：機能ブロック
Claims (1)
- 集積回路デバイスの機能ブロックの動作の有効化を制御するために該集積回路デバイスの中に実装する標準セルであって、該標準セルが、
少なくとも１つの参照値を記憶するための記憶手段と、
入力を受信し、該入力を暗号解読処理にかけて第１の中間値を生成するための保全通信手段と、
前記第１の中間値を受信し、該第１の中間値について一方向機能を実行して第２の中間値を生成するための一方向手段と、
前記第２の中間値と前記少なくとも１つの参照値との一致を検出し、少なくとも１つの前記一致が検出されると有効信号を生成する比較手段と、
前記有効信号が生成されるまで、前記機能ブロックへの必要なクロック信号を遮断するための抑止手段と、
を備えている標準セル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE95410047.5 | 1995-05-18 | ||
| EP95410047A EP0743602B1 (en) | 1995-05-18 | 1995-05-18 | Circuit device for function usage control in an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934797A JPH0934797A (ja) | 1997-02-07 |
| JP3886560B2 true JP3886560B2 (ja) | 2007-02-28 |
Family
ID=8221559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12333096A Expired - Fee Related JP3886560B2 (ja) | 1995-05-18 | 1996-05-17 | 機能用法制御付き集積回路デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5708715A (ja) |
| EP (1) | EP0743602B1 (ja) |
| JP (1) | JP3886560B2 (ja) |
| DE (1) | DE69527773T2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6567915B1 (en) * | 1998-10-23 | 2003-05-20 | Microsoft Corporation | Integrated circuit card with identity authentication table and authorization tables defining access rights based on Boolean expressions of authenticated identities |
| US6279114B1 (en) | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
| US6901457B1 (en) | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
| EP1089083A1 (en) * | 1999-09-03 | 2001-04-04 | Sony Corporation | Semiconductor circuits having scan path circuits |
| EP1087233A1 (de) * | 1999-09-23 | 2001-03-28 | Infineon Technologies AG | Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller |
| US7143294B1 (en) * | 1999-10-29 | 2006-11-28 | Broadcom Corporation | Apparatus and method for secure field upgradability with unpredictable ciphertext |
| US6668375B1 (en) | 1999-12-15 | 2003-12-23 | Pitney Bowes Inc. | Method and system for providing build-to-order software applications |
| US7005733B2 (en) * | 1999-12-30 | 2006-02-28 | Koemmerling Oliver | Anti tamper encapsulation for an integrated circuit |
| JP3734408B2 (ja) * | 2000-07-03 | 2006-01-11 | シャープ株式会社 | 半導体記憶装置 |
| US9323955B2 (en) * | 2000-12-21 | 2016-04-26 | Gemalto Sa | Method for protecting a logic or mathematical operator installed in an electronic module with a microprocessor as well as the associated embedded electronic module and the system |
| EP1227385A3 (en) * | 2001-01-24 | 2005-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| US20030053630A1 (en) * | 2001-09-20 | 2003-03-20 | International Business Machines Corporation | Method and system for key usage control in an embedded security system |
| US20030093381A1 (en) * | 2001-11-09 | 2003-05-15 | David Hohl | Systems and methods for authorization of data strings |
| WO2003075506A1 (en) * | 2002-03-07 | 2003-09-12 | Axalto Sa | Method for making safe an electronic cryptography assembly with a secret key |
| KR20050037467A (ko) * | 2002-08-30 | 2005-04-21 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 회로 모듈, 신호 처리 회로, 프로세서 집적 회로 및 회로모듈의 동작 제어 방법 |
| US20050015611A1 (en) * | 2003-06-30 | 2005-01-20 | Poisner David I. | Trusted peripheral mechanism |
| US7334261B2 (en) * | 2003-07-30 | 2008-02-19 | Xerox Corporation | Machine post-launch configuration and option upgrade with master key |
| US20050086471A1 (en) * | 2003-10-20 | 2005-04-21 | Spencer Andrew M. | Removable information storage device that includes a master encryption key and encryption keys |
| FR2865827A1 (fr) * | 2004-01-29 | 2005-08-05 | St Microelectronics Sa | Securisation du mode de test d'un circuit integre |
| US7818574B2 (en) * | 2004-09-10 | 2010-10-19 | International Business Machines Corporation | System and method for providing dynamically authorized access to functionality present on an integrated circuit chip |
| US7457960B2 (en) * | 2004-11-30 | 2008-11-25 | Analog Devices, Inc. | Programmable processor supporting secure mode |
| US8607328B1 (en) | 2005-03-04 | 2013-12-10 | David Hodges | Methods and systems for automated system support |
| US8769295B2 (en) * | 2005-08-01 | 2014-07-01 | Intel Corporation | Computing system feature activation mechanism |
| FR2897439A1 (fr) * | 2006-02-15 | 2007-08-17 | St Microelectronics Sa | Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe |
| US20080086771A1 (en) * | 2006-10-04 | 2008-04-10 | Kang Li | Apparatus, system, and method for authenticating users of digital communication devices |
| US20110010759A1 (en) * | 2009-07-09 | 2011-01-13 | Apple Inc. | Providing a customized interface for an application store |
| US8880736B2 (en) * | 2009-07-09 | 2014-11-04 | Simon Cooper | Methods and systems for archiving and restoring securely installed applications on a computing device |
| WO2011072178A1 (en) | 2009-12-09 | 2011-06-16 | Bizanga Ltd. | Probabilistic offload engine for distributed hierarchical object storage devices |
| US9311135B2 (en) | 2011-01-18 | 2016-04-12 | Scality, S.A. | Method for generating universal objects identifiers in distributed multi-purpose storage systems |
| CN102317948A (zh) * | 2011-06-23 | 2012-01-11 | 华为技术有限公司 | 芯片的安全保护方法及芯片 |
| GB2508052A (en) | 2012-11-18 | 2014-05-21 | Nds Ltd | Glitch resistant device |
| US9747471B2 (en) | 2012-12-12 | 2017-08-29 | Cisco Technology, Inc. | Secure switch between modes |
| DE102013216692A1 (de) | 2013-08-22 | 2015-02-26 | Siemens Ag Österreich | Verfahren zur Absicherung einer integrierten Schaltung gegen unberechtigte Zugriffe |
| US9996711B2 (en) * | 2015-10-30 | 2018-06-12 | Intel Corporation | Asset protection of integrated circuits during transport |
| US10534882B2 (en) * | 2016-03-29 | 2020-01-14 | Qualcomm Incorporated | Method and apparatus for configuring an integrated circuit with a requested feature set |
| US11176280B2 (en) | 2017-06-02 | 2021-11-16 | Apple Inc. | Secure circuit control to disable circuitry |
| US10747908B2 (en) | 2017-06-02 | 2020-08-18 | Apple Inc. | Secure circuit control to disable circuitry |
| US10944557B2 (en) * | 2018-04-25 | 2021-03-09 | Nxp B.V. | Secure activation of functionality in a data processing system |
| GB2609650A (en) * | 2021-08-12 | 2023-02-15 | Advanced Risc Mach Ltd | Integrated circuit device, system and method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293610A (en) * | 1989-08-04 | 1994-03-08 | Motorola, Inc. | Memory system having two-level security system for enhanced protection against unauthorized access |
| DE4190992T (ja) * | 1990-04-27 | 1993-02-18 | ||
| US5251304A (en) * | 1990-09-28 | 1993-10-05 | Motorola, Inc. | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory |
| JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5231668A (en) * | 1991-07-26 | 1993-07-27 | The United States Of America, As Represented By The Secretary Of Commerce | Digital signature algorithm |
| US5428685A (en) * | 1992-01-22 | 1995-06-27 | Fujitsu Limited | IC memory card and method of protecting data therein |
| FR2690258B1 (fr) * | 1992-04-17 | 1997-03-28 | France Telecom | Procede de controle d'acces du type autorisant l'acces a une fonction d'exploitation d'un module d'exploitation a l'aide d'un mot de controle. |
| EP0670071A1 (en) * | 1992-07-21 | 1995-09-06 | BACON, Brian | Equipment which includes electronics |
| US5444780A (en) * | 1993-07-22 | 1995-08-22 | International Business Machines Corporation | Client/server based secure timekeeping system |
| US5467396A (en) * | 1993-10-27 | 1995-11-14 | The Titan Corporation | Tamper-proof data storage |
| US5377264A (en) * | 1993-12-09 | 1994-12-27 | Pitney Bowes Inc. | Memory access protection circuit with encryption key |
| DE4411449C1 (de) * | 1994-04-01 | 1995-03-16 | Daimler Benz Ag | Fahrzeugsicherungseinrichtung mit elektronischer Nutzungsberechtigungscodierung |
| US5530753A (en) * | 1994-08-15 | 1996-06-25 | International Business Machines Corporation | Methods and apparatus for secure hardware configuration |
-
1995
- 1995-05-18 EP EP95410047A patent/EP0743602B1/en not_active Expired - Lifetime
- 1995-05-18 DE DE69527773T patent/DE69527773T2/de not_active Expired - Fee Related
-
1996
- 1996-04-30 US US08/643,066 patent/US5708715A/en not_active Expired - Lifetime
- 1996-05-17 JP JP12333096A patent/JP3886560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69527773T2 (de) | 2002-11-28 |
| JPH0934797A (ja) | 1997-02-07 |
| DE69527773D1 (de) | 2002-09-19 |
| US5708715A (en) | 1998-01-13 |
| EP0743602A1 (en) | 1996-11-20 |
| EP0743602B1 (en) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886560B2 (ja) | 機能用法制御付き集積回路デバイス | |
| US6212635B1 (en) | Network security system allowing access and modification to a security subsystem after initial installation when a master token is in place | |
| TW382681B (en) | Securely generating a computer system password by utilizing an external encryption algorithm | |
| US5982899A (en) | Method for verifying the configuration the computer system | |
| CN101673251B (zh) | 具有特许存储器的设备及其应用 | |
| TW460768B (en) | Systems and methods for protecting access to encrypted information | |
| US20070297606A1 (en) | Multiple key security and method for electronic devices | |
| US4262329A (en) | Security system for data processing | |
| US5960084A (en) | Secure method for enabling/disabling power to a computer system following two-piece user verification | |
| US5734819A (en) | Method and apparatus for validating system operation | |
| US6996547B1 (en) | Method for purchasing items over a non-secure communication channel | |
| US7103782B1 (en) | Secure memory and processing system having laser-scribed encryption key | |
| US20060101047A1 (en) | Method and system for fortifying software | |
| US20100088527A1 (en) | Memory protection system and method | |
| JPH06501324A (ja) | スマートカード妥当性検証装置および方法 | |
| JPS63127335A (ja) | 機密保護方式 | |
| WO2002027441A1 (en) | System for protecting static and dynamic data against unauthorised manipulation | |
| US5764761A (en) | Eletronic assembly with integrated circuit devices including lock circuitry | |
| JP2001513929A (ja) | 電子的なデータ処理装置およびシステム | |
| US20050005156A1 (en) | Cryptographic-key management device | |
| CN1263324A (zh) | 指纹辨识键盘装置及其辨识方法 | |
| WO2005116795A1 (ja) | 情報処理装置、耐タンパ方法、耐タンパプログラム | |
| JP2006107274A (ja) | ハッシュ関数演算システム、暗号化システムおよび不正解析・改竄防止システム | |
| JP6518798B2 (ja) | 安全な集積回路状態を管理する装置およびその方法 | |
| US20050005108A1 (en) | Cryptographically secure transactions with optical cards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060110 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |