JP3884580B2

JP3884580B2 - Hybrid integrated circuit device and electronic device incorporating the hybrid integrated circuit device

Info

Publication number: JP3884580B2
Application number: JP27579898A
Authority: JP
Inventors: 均赤嶺; 静雄近藤; 昌志丸山; 徹朗安達; 伸治森山
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1998-09-29
Filing date: 1998-09-29
Publication date: 2007-02-21
Anticipated expiration: 2018-09-29
Also published as: JP2000114723A

Description

【０００１】
【発明の属する技術分野】
本発明は導体層が多層構造になる配線基板を用いた混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置に関し、特にセルラー電話機等の移動通信機の送信部に用いる小型の高周波マイクロ波増幅装置（高周波電力増幅装置：高周波パワーモジュール）に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車電話，携帯電話等の移動通信機には高周波マイクロ波増幅装置が使用されている。
【０００３】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載し、かつ複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定または配線基板を支持する支持基板に固定され、配線基板とキャップまたは支持基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。
【０００４】
高周波パワーモジュール（高周波電力増幅用ＭＯＳ・パワーモジュール）については、日立評論社発行「日立評論」1993年第４号、同年４月25日発行、Ｐ12〜Ｐ26に記載されている。同文献には、幅２２ｍｍ，奥行き１２ｍｍ，高さ３．７ｍｍのＥ型の高周波パワーモジュールが開示されている。
【０００５】
【発明が解決しようとする課題】
高周波マイクロ波増幅装置の回路は多層配線基板に形成されている。高周波マイクロ波増幅装置の動作効率を改善するには、伝送損失の低減を図ることが重要である。
【０００６】
一般に、配線基板は、複数の絶縁層を重ね合わせた構造となり、最上層の絶縁層の上面，最下層の絶縁層の下面および各絶縁層の間に、電源ラインや信号ラインとなる導体層（配線）を設け、かつ絶縁層上下の導体層は絶縁層を貫通するように設けられた接続導体で電気的に接続された構造になっている。
【０００７】
本発明者等はＰＤＣ（Personal Digital Cellular）用の高周波パワーモジュールにおける伝送線路の損失解析を行った。この結果、最終段のトランジスタの第１基準電位（Ｖdd）となる電源ラインによる損失が最も大きいことが判明した。この場合の電源ライン（第１基準電位電源ライン）はマイクロストリップライン構成になっている。
【０００８】
図１７は高周波パワーモジュールの配線基板１の一部を示す模式図である。絶縁層２は５層となり、最下層の絶縁層２とその上の絶縁層２との間に第１基準電位（Ｖdd）となる第１基準電位電源ライン３を設け、前記最下層の絶縁層２の下面と上層の絶縁層２の上面にそれぞれ第２基準電位（たとえば、グランド電位）となる平面導体層（平面導体板）４を形成した構造になっている。最上層の絶縁層２とその下の絶縁層２との間にも平面導体層４が設けられている。
【０００９】
信号ラインは、図から外れた領域に設けられ、たとえば、最上層の絶縁層２の上面，上から２層目と３層目の絶縁層２の間および上から４層目と５層目（最下層）の絶縁層の間にそれぞれ設けられる。前記第１基準電位電源ライン３，平面導体層４および信号ライン等は導体層５で形成される。
【００１０】
第１基準電位電源ライン３が設けられる絶縁層２の厚さ、換言するならば基板の厚さ（Ｈ）は、たとえば０．１５ｍｍとなり、第１基準電位電源ライン３の幅（Ｗ）は、たとえば０．２ｍｍとなる。
【００１１】
伝送ラインとしては、前記ストリップライン以外に、図１８に示すようにストリップラインが知られている。すなわち、ストリップラインは、絶縁層２、換言するならば絶縁性の基板２の上面に導体層５が設けられた構成になっている。ここで、前記基板２の厚さをＨとし、導体層５の幅をＷとする。ストリップラインは内層の線路（配線）としてよく使用される。
【００１２】
ストリップライン（内層ライン）の場合の伝送損失計算式（特性インピーダンスＺ₀）は次式数１および数２で与えられる。
【００１３】
【数１】

【００１４】
【数２】

【００１５】
マイクロストリップライン（表層ライン）の場合の伝送損失計算式（特性インピーダンスＺ₀）は次式数３および数４で与えられる。
【００１６】
【数３】

【００１７】
【数４】

【００１８】
ここで、εeffは基板の比誘電率、ｋ＝sech（πＷ／２Ｈ）、ｋ′＝tanh（πＷ／２Ｈ）である。
【００１９】
これらの数１乃至数４を検討した結果、表層（マイクロストリップライン構造）、内層（ストリップライン構造）ともに基板を厚くすることで損失は低減される。また、第１基準電位電源ラインは内層ライン構造よりも表層ライン構造が望ましいことも判明した。
【００２０】
すなわち、電源ラインについて基板を厚くし、表層化することで電源ラインのインピーダンスを上げ、電源ラインでの損失を低減できることが判明した。
【００２１】
そこで、本発明者は最も伝送損失が大きくなる最終段トランジスタの第１基準電位（Ｖdd）の電源ライン（第１基準電位電源ライン：Ｖddライン）部分における基板部分（絶縁層）の厚さを、他の電源ライン部分や信号ライン部分よりも厚くすることによって伝送損失を低下できることに気が付き本発明をなした。
【００２２】
本発明の目的は伝送損失の小さい混成集積回路装置を提供することにある。
【００２３】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を提供することにある。
【００２４】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を組み込んだ移動通信機等の電子装置を提供することにある。
【００２５】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２７】
（１）電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有する混成集積回路装置であって、前記電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっている。前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられている。前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられている。前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上である。
【００２８】
（２）前記手段（１）の構成において、前記一部の電源ラインは前記配線基板の一面側の最上層の絶縁層に設けられた導体層および二層目以下の１乃至複数の絶縁層の上面に設けられた導体層ならびに前記絶縁層を貫通して設けられかつ前記絶縁層の上下の導体層を電気的に接続する接続導体で構成されていて、前記一部の電源ラインを構成する前記導体層の下の２層以上の各絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。
【００２９】
（３）前記手段（１）または手段（２）の構成において、前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられている。たとえば、前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられている。
【００３０】
（４）前記手段（１）乃至手段（３）のいずれかの構成において、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタおよび他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。
【００３１】
（５）実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記手段（１）乃至手段（４）のいずれかの構成になっている。前記電子装置は送信装置を構成し、たとえば移動通信機を構成している。
【００３２】
前記手段（１）によれば、（ａ）高周波マイクロ波増幅装置において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ₀は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００３３】
前記手段（２）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３４】
前記手段（３）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３５】
前記手段（４）においては、高周波マイクロ波増幅装置を構成する最終段のトランジスタは勿論として従属接続される他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、前記手段（１）乃至手段（３）のいずれかの構成になっていることから、Ｖddラインを構成するマイクロストリップラインの基板の厚さは厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３６】
前記手段（５）によれば、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれていることから、消費電力が小さい移動通信機を提供することができる。すなわち、移動通信機の電池の長寿命化が達成できる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３８】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である混成集積回路装置、すなわち高周波マイクロ波増幅装置（高周波パワーモジュール）の一部を示す模式的断面図である。
【００３９】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載するとともに、複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定され、配線基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。すなわち、この例では配線基板の下面周縁に表面実装用の外部電極端子が設けられている。なお、配線基板を支持基板で支持する構造とし、支持基板にキャップを固定する構造としてもよい。
【００４０】
図１は配線基板１の一部を模式的に示した図であり能動部品や受動部品等は省略してある。配線基板１はｎ層の絶縁層２（最上層絶縁層（第１層絶縁層）２ａ〜最下層絶縁層（第ｎ層絶縁層）２ｎ）を重ね合わせた構造からなり、印刷法や積層法によって形成されている。したがって、導体層５は、各絶縁層の上面と最下層絶縁層の下面に形成可能である。図では絶縁層２は５層となっている。
【００４１】
本実施形態１では、信号ラインを形成する信号層６は、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の上面にそれぞれ第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅとして形成されている。なお、一部においては電源ラインも形成される。
【００４２】
また、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の下面には、第１基準電位よりも電位が低い第２基準電位（たとえばグランド：ＧＮＤ）となるＧＮＤ層７（第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆ）が形成されている。
【００４３】
信号層６の下にはＧＮＤ層７が配置されていることから、シールド効果が得られる。また、シールド効果を向上させるため、前記ＧＮＤ層７は平面導体層であることが望ましい。
【００４４】
本実施形態１では、電源ラインでも特に伝送損失に影響を与えやすい一部の電源ライン、すなわち第１基準電位電源ライン３、本実施形態１では最終段トランジスタの電源ライン（Ｖddライン３）の下の領域においては、絶縁層２と絶縁層２との間に導体層５を設けない構造になっている。
【００４５】
本実施形態１では、第１基準電位電源ライン３を支持する導体層５は５層の絶縁層２で構成され、かつ最下層絶縁層２ｅの下面にはＧＮＤ層７が形成されていることから、第１基準電位電源ライン３は絶縁層（基板）が厚いマイクロストリップラインとなっている。
【００４６】
たとえば、第１基準電位電源ライン３の幅Ｗを０．２ｍｍとし、各絶縁層２の厚さを０．１５ｍｍとすると、マイクロストリップライン構成の第１基準電位電源ライン３では、基板（絶縁層）の厚さ（Ｈ）は５×０．１５ｍｍ＝０．６ｍｍと、他の部分（領域）に比較して厚くなる。
【００４７】
このように、伝送損失に悪い影響を与える第１基準電位となる電源ライン（マイクロストリップライン）の基板の厚さ（Ｈ）を大きくすることによって、前記数３の式からも分かるように特性インピーダンスＺ₀を大きくすることができる。これにより、伝送損失の低減を達成することができる。
【００４８】
つぎに、より具体的な例について説明する。
【００４９】
（実施例１）
図２乃至図１１は本発明の一実施例（実施例１）である高周波マイクロ波増幅装置（高周波パワーモジュール）に係わる図であり、図２は高周波マイクロ波増幅装置の模式的断面図、図３は高周波マイクロ波増幅装置の外観を示す斜視図である。
【００５０】
本実施例１の高周波マイクロ波増幅装置（高周波パワーモジュール）１５は、図２および図３に示すように、板状の配線基板１の一面側（主面側）にキャップ１６が重ねられ、外観的には偏平な矩形体構造になっている。
【００５１】
本実施例１の高周波パワーモジュール１５は、能動部品として、電界効果トランジスタを構成する半導体チップを回路的に多段に接続して、移動通信機（携帯電話）の高周波パワーモジュールを構成している。この例では、２個のトランジスタを従属接続した２段構成の増幅器になっている。
【００５２】
キャップ１６は金属板を矩形箱状に絞り成形して、下面周縁に沿って突出した周壁１７を有する構造となっている。前記周壁１７には切り込みが入れられて弾力的に配線基板１の側面に作用するフックアーム１８が複数設けられている。このフックアーム１８の先端内側には、これも成形によって形成された突出するフック爪１９が設けられている。このフック爪１９は配線基板１の周面に設けられた図示しない窪んだ引っ掛かり部に弾力的に引っ掛かるようになっている。この引っ掛かり部にフック爪１９を引っ掛けることによって配線基板１にキャップ１６が固定され、図３に示すような偏平な高周波パワーモジュール１５となる。
【００５３】
また、前記フックアーム１８は高周波パワーモジュール１５の裏面の外部電極端子を実装基板のランドに導電性の接合材（半田）の溶融によって固定する際、グランド用ランド部分に付着する接合材（半田）に濡れて接続されるように配置構成されている。また、この際、配線基板１の係止部、すなわち引っ掛かり部にはグランド配線（ＧＮＤ層）が設けられており、このグランド配線部分も半田に濡れるようになっている。したがって、キャップ１６は電磁シールド効果を奏することになる。
【００５４】
本実施例１では、配線基板１は図２に示すように、３層の絶縁層２（第１層絶縁層２ａ，第２層絶縁層２ｂ，第３層絶縁層２ｃ）で形成され、導体層５は信号層６として第１層配線５ａ，第３層配線５ｃ、ＧＮＤ層７として第２層配線５ｂ，第４層配線（最下層配線）５ｄが設けられている。
【００５５】
また、図２に示すように、絶縁層２の上下の導体層５は絶縁層２を貫通する接続導体１０やサーマルビィア１０ａで電気的に接続されている。配線基板１の一面側にはチップコンデンサやチップ抵抗等を構成するチップ部品１１やトランジスタ１２が固定されている。すなわち、チップ部品１１の電極部分は図示しない半田等の導電性接合体を介して信号層６に接続され、トランジスタ１２は第２層配線５ｂに半田等を介して接続されている。また、トランジスタ１２の図示しない電極と信号層６である１層配線５ａは導電性のワイヤ１３で接続されている。トランジスタ１２，ワイヤ１３等は絶縁性樹脂からなるオーバコート層１４で覆われて保護され、耐湿性向上が図られている。また、絶縁膜トランジスタ１２が固定される導体層５部分には最下層配線である第６層配線５ｆにサーマルビィア１０ａによって接続されている。このサーマルビィア１０ａはトランジスタ１２で発熱する熱を最下層配線になる第４層配線５ｄに伝達する役割を果たす。これによりトランジスタ１２の放熱が行われる。
【００５６】
本実施例１においても、図２に示すように一部の電源ライン３、すなわち最終段トランジスタの電源ライン（Ｖddライン）３は、配線基板１の最上層絶縁膜上に形成され、かつその下の絶縁層２間には導体層が設けられていない構造となっている（図２の配線基板１の右端部分参照）。これによって伝送損失の低減が図られている。
【００５７】
つぎに、配線基板１および配線基板１に搭載される電子部品等について説明する。図４は配線基板上の各部品の搭載状態を示す平面図であり、図５乃至図８は配線基板の各配線層、すなわち信号層６を構成する第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅおよびＧＮＤ層７である第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆの各パターンを示す図である。
【００５８】
本実施例１の高周波マイクロ波増幅装置は、図４の配線基板１の平面図および図９の等価回路図で示すように、トランジスタ（たとえば電界効果トランジスタ）Ｔ１，Ｔ２を従属接続して２段構成の増幅器とした構造になっている。
【００５９】
図４に示すように、配線基板１には部分的に前記配線基板１の周縁から下面に亘って外部電極端子２０が設けられている。外部電極端子２０は入力端子（Ｐin）２１，出力端子（Ｐｏut）２２，電源端子（Ｖdd）２３，ゲートバイアス端子（Ｖapc）２４，グランド端子（ＧＮＤ）２５となる。これにより、高周波パワーモジュール１５の表面実装が可能になる。
【００６０】
図９の等価回路を満足するように、図４に示すように、各部品が搭載されている。これらの図において、Ｔ１，Ｔ２はトランジスタ、Ｃ１〜Ｃ１０はチップコンデンサ、ＣＢはバイパスコンデンサ、Ｒ１〜Ｒはチップ抵抗である。また、図９において示す細長い長方形部分はマイクロストリップラインを示す。
【００６１】
配線基板１は、たとえば、ガラスセラミックスを積層させた低温焼成の配線基板からなり、配線は高導電性金属、例えば銀系金属を使用している。すなわち、外層配線はＡｇ−Ｐｔを使用し、内装配線はＡｇを使用している。低温焼成は６００℃程度となり、融点の低いＡｇの使用が可能となる。Ａｇは抵抗値が低い高導電性金属となるため、高周波特性の向上が達成できる。
【００６２】
図５乃至図８は配線基板１を構成する各絶縁層２（第１層絶縁層２ａ〜第３層絶縁層２ｃ）と、その表面に形成された導体層５（信号層６を構成する第１層配線５ａ，第３層配線５ｃと、ＧＮＤ層７を構成する第２層配線５ｂ，第４層配線（最下層配線）５ｄ）を示す図である。なお、図８は第４層配線（最下層配線）５ｄを透視して描いた図である。
【００６３】
図５に示すパターンは第１層配線５ａであり、白丸で示す部分が接続導体１０部分である。電源端子（Ｖdd）２３から連なり、ゲートバイアス端子（Ｖapc）２４側に向かって延在する線は最終段トランジスタＴ２のＶddライン３を構成し、このＶddライン３の真下となる領域の絶縁層２間には導体層５は設けられない。すなわち、図６に示す第２層配線５ｂおよび図７に示す第３層配線５ｃでは、前記Ｖddライン３の真下となる領域に導体層５は設けられていない。また、最下層の導体パターンとなる図８の第４層配線５ｄでは、前記前記Ｖddライン３の真下となる領域にはＧＮＤ層７が設けられている。
【００６４】
したがって、前記Ｖddライン３はマイクロストリップラインとなるが、マイクロストリップラインとしての基板（絶縁層）の厚さは三枚の導体層の厚さの和となり、他の部分よりも厚くなっている。
【００６５】
また、図７に示す初段トランジスタＴ１のＶddライン３ではこのような基板を厚くする構成は本実施例１では採用されていない。なお、初段トランジスタのＶddラインの伝送損失の低減を図るように前記構成を採用してもよい。また、トランジスタが３個以上多段に構成される場合でも最終段トランジスタとともに、他のトランジスタの一部または全部の第１基準電位電源ライン（Ｖddライン）を伝送損失低減のために前記構成としてもよい。
【００６６】
また、トランジスタ（Ｔ１，Ｔ２）を第２層絶縁層２ｂ上の第２層配線５ｂ上に固定する必要があることから、図５に示すように、トランジスタが搭載される領域の絶縁層２ａにはトランジスタ（Ｔ１，Ｔ２）よりも僅かに大きい形状部分がくり抜かれている。
【００６７】
図６乃至図８で示す小さな丸部分は接続導体１０やサーマルビィア１０ａを示す。
【００６８】
たとえば、積層法では、前記各絶縁層２を重ね合わせて焼成することによって配線基板１が製造される。したがって、図４に示すように、各種の電子部品を搭載するとともに、ワイヤボンディングを行うことによって図９に示す等価回路構成の高周波パワーモジュール１５が製造される。
【００６９】
本実施例１では、電界効果トランジスタを２段に組み込んで、８００〜１０００ＭＨｚ、さらには１．４〜１．７ＧＨｚの携帯電話用の高周波パワーモジュールとすることができる。
【００７０】
本実施例１の高周波パワーモジュール１５によれば、伝送損失（高周波損失：ＲＦ損失）が低減される。
【００７１】
図１０はＶddラインロス計算結果を示すグラフであり、改善前の導体損失（ｄＢ）と本実施例１による改善後の導体損失を示すものである。絶縁層２の厚さを０．１５ｍｍとし、Ｖddライン３の幅（Ｗ）を０．２ｍｍとした場合、基板（絶縁層）の厚さ（Ｈ）は０．４５ｍｍとなる。したがって、特性インピーダンスＺ₀は改善前の８０Ωから本実施例１の改善後による３０Ωとなる。この結果、Ｖddライン３の長さはスタブ形状の線路の長さとなり、この長さをλ／８〜λ／４とした場合、導体損失（ｄＢ）は改善前の０．８〜０．５ｄＢから改善後の０．３〜０．２ｄＢと低減される。
【００７２】
図１１は伝送ラインロス計算結果を示すグラフであり、横軸を特性インピーダンスＺ₀（Ω）とし、縦軸を導体損失（ｄＢ／ｃｍ）としたグラフである。改善前ではＶddライン３は内層ラインとなり、基板（絶縁層）の厚さは０．１５ｍｍである。改善後の本実施例１の場合は表層ラインとなり、基板（絶縁層）の厚さは０．４５ｍｍである。導体損失は改善前の０．２２ｄＢ／ｃｍから改善後（本実施例１）の０．１４ｄＢ／ｃｍと低減された。
【００７３】
図１２は本実施例１の高周波マイクロ波増幅装置１５を組み込んだ移動通信機（携帯電話）の一部を示す模式図、図１３は同じく携帯電話のブロック図である。携帯電話は、図１２に示すように、信号処理部４０，受信部４１，送受信切り替４２，送信部４３，電池４４，アンテナ４５を有している。前記送信部４３には高周波パワーモジュール（高周波増幅器）１５が内蔵されている。
【００７４】
信号処理部４０は、図１３に示すように、スピーカ５０およびマイクロホン５１が接続される音声処理５２と、前記音声処理５２を制御するＣＰＵ５３とを有する。
【００７５】
また、送信系では、送信部４３の高周波パワーモジュール１５に接続されかつ周波数シンセサイザー５４によって制御されるミキサー５５と、前記ミキサー５５と音声処理５２との間に組み込まれる変調機５６とを有する構成になっている。また、受信系では、受信部４１に接続されかつ前記周波数シンセサイザー５４によって制御されるミキサー５７と、前記音声処理５２とミキサー５７間に順次組み込まれる復調器５８およびＩＦ５９とを有する構成になっている。
【００７６】
このような携帯電話では、高周波パワーモジュール１５の伝送損失の低減により、動作効率が向上し、低消費電力化が達成できる。この結果、電池寿命が長くなる。また単位電池当たりの通話時間も長くなる。
【００７７】
本実施例１によれば以下の効果を奏する。
【００７８】
（１）高周波マイクロ波増幅装置１５において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン３）は、配線基板１の一面側の最上層の絶縁層２上に形成されるとともに、その下の複数層の絶縁層２間には導体層５が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層２で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ₀は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００７９】
（２）本実施例１の高周波パワーモジュール１５を組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置１５が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【００８０】
（実施形態２）
図１４は本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８１】
本実施形態２は図１で示す実施形態１の配線基板１において、前記一部の電源ライン（Ｖddライン３）は前記配線基板１の一面側の最上層の絶縁層２に設けられた導体層（第１層配線５ａ）および二層目以下の１乃至複数の絶縁層２の上面に設けられた導体層５ならびに前記絶縁層２を貫通して設けられかつ前記絶縁層２の上下の導体層５を電気的に接続する接続導体１０で構成されてる。この実施形態では、第１層配線５ａと第２層配線５ｂがＶddライン３として使用されている。
【００８２】
また、前記一部の電源ライン（Ｖddライン３）を構成する導体層５の下の２層以上の各絶縁層２間には導体層５が形成されていない構成になり、一部の電源ライン（Ｖddライン３）を支持する絶縁層の厚さが厚くなっている。なお、本実施形態では、最下層の絶縁層２の下面にのみＶddライン３に対応する領域ではＧＮＤ層７が設けられているが、配線基板１の下から数層目の絶縁層２の下面にＧＮＤ層７を形成してもよい。この場合でも、Ｖddライン３の下の複数層の絶縁層２間には信号層６やＧＮＤ層７を設けず、マイクロストリップラインの基板（絶縁層）の厚さを厚くし、伝送損失の低減を図るようにする。
【００８３】
また、Ｖddライン３はさらに複数層の導体層５で形成してもよい。
【００８４】
本実施形態２においても、前記実施形態１の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００８５】
（実施形態３）
図１５は本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８６】
本実施形態３では、内層ラインをＶddライン３として使用し、かつ数カ所の内層ラインをＶddライン３として使用した例である。この実施形態はＶddライン３の長さＬを長くできる構造であり、Ｌを長くする場合有効である。
【００８７】
（実施形態４）
図１６は本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８８】
本実施形態４は、Ｖddライン３としてのマイクロストリップラインとしては前記各実施形態と同様の構成を有するものであ。前記各実施形態では、配線基板１の厚さは全体に亘って一定であり、絶縁層２や導体層５の層数は各領域で同一である。これに対して本実施形態４では、配線基板１における絶縁層２の層数は一部で他の部分（領域）よりも多くなり、前記絶縁層２の層数が多い領域に前記一部の電源ライン（Ｖddライン３）が設けられる例である。
【００８９】
その一例が図１６で示す例である。本実施形態４では、たとえば、前記配線基板１の一面側である最上層の絶縁層２（第１層絶縁層２ａ）はその下の２層目の導体層２（第２層絶縁層２ｂ）上に部分的に設けられ、前記最上層の絶縁層２（第１層絶縁層２ａ）上には前記一部の電源ライン（Ｖddライン３）が設けられている。
【００９０】
チップ部品１１は、一般に配線基板１の一面側、すなわち、最上層の絶縁層上に固定される。チップ部品１１には所定の高さがあることから、配線基板１の一面側を被うキャップは配線基板１の一面との間に空間を有するようになる。チップ部品１１の高さによってもこの空間高さは異なるが、一般には０．５ｍｍ程度の高さの空間である。
【００９１】
したがって、本実施形態４の場合のように、従来の最上層となるチップ部品１１を搭載する絶縁層２上に部分的に厚さ０．１５ｍｍ程度の絶縁層２を設け、かつこの絶縁層２上にＶddライン３を形成しても何ら支障は発生しない。
【００９２】
本実施形態４はこのような思想によるものであり、一定の厚さの配線基板１であっても、その封止高さを変えることなくマイクロストリップラインの基板（絶縁層）の厚さを高くすることができる。
【００９３】
単に配線基板１の一部の厚さを増大させるだけの場合は、配線基板１の下面側に絶縁層２をさらに部分的に重ね合わせる構造でもよい。
【００９４】
本実施形態４においても前記各実施形態の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００９５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記各実施形態の場合では、最終段のトランジスタのＶddラインの伝送損失を低減するためにＶddライン下の絶縁層の厚さを厚くしているが、多段に従属接続される最終段トランジスタは勿論として他のトランジスタの一部または全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）も、伝送損失を低減させるべくＶddラインの下の絶縁層の厚さを厚くする前記実施形態の構造としてもよい。
【００９６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である高周波マイクロ波増幅装置および携帯電話に適用した例について説明したが、それに限定されるものではない。本発明は少なくとも混成集積回路装置には適用できるものであり、また電池を内蔵するとともに前記混成集積回路装置が組み込まれる電子装置には適用できる。
【００９７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９８】
（１）最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ₀は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００９９】
（２）前記高周波パワーモジュールを組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図２】本発明の一実施例（実施例１）である高周波マイクロ波増幅装置の模式的断面図である。
【図３】本実施例１の高周波マイクロ波増幅装置の外観を示す斜視図である。
【図４】本実施例１の高周波マイクロ波増幅装置における配線基板上の各部品の搭載状態を示す平面図である。
【図５】前記配線基板の表層導体層（第１層配線）のパターンを示す平面図である。
【図６】前記配線基板の内層導体層（第２層配線）のパターンを示す平面図である。
【図７】前記配線基板の内層導体層（第３層配線）のパターンを示す平面図である。
【図８】前記配線基板の裏面導体層（第４層配線）のパターンを示す透視図である。
【図９】本実施例１の高周波マイクロ波増幅装置の等価回路図である。
【図１０】本実施例１の高周波マイクロ波増幅装置におけるＶddラインロス計算結果を示すグラフである。
【図１１】本実施例１の高周波マイクロ波増幅装置における伝送ラインロス計算結果を示すグラフである。
【図１２】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話の一部を示す模式図である。
【図１３】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話のブロック図である。
【図１４】本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１５】本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１６】本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１７】本出願人の開発による高周波マイクロ波増幅装置の配線基板の一部を示す模式的断面図である。
【図１８】マイクロストリップラインの一部を示す模式的断面図である。
【符号の説明】
１…配線基板、２…絶縁層（基板）、３…第１基準電位電源ライン（Ｖddライン）、４…平面導体層、５…導体層、６…信号層、７…ＧＮＤ層、９…最下層配線、１０…接続導体、１０ａ…サーマルビィア、１１…チップ部品、１２…トランジスタ、１３…ワイヤ、１４…オーバコート層、１５…高周波マイクロ波増幅装置（高周波パワーモジュール）、１６…キャップ、１７…周壁、１８…フックアーム、１９…フック爪、２０…外部電極端子、２１…入力端子（Ｐin）、２２…出力端子（Ｐｏut）、２３…電源端子（Ｖdd）、２４…ゲートバイアス端子（Ｖapc）、２５…グランド端子（ＧＮＤ）、４０…信号処理部、４１…受信部、４２…送受信切り替、４３…送信部、４４…電池、４５…アンテナ、５０…スピーカ、５１…マイクロホン、５２…音声処理、５３…ＣＰＵ、５４…周波数シンセサイザー、５５…ミキサー、５６…変調機、５７…ミキサー、５８…復調器、５９…ＩＦ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a hybrid integrated circuit device using a wiring board having a multi-layered conductor layer and an electronic device incorporating the hybrid integrated circuit device, and particularly to a small high-frequency microwave used for a transmitter of a mobile communication device such as a cellular telephone. The present invention relates to a technology effective when applied to an amplifying device (high-frequency power amplifying device: high-frequency power module).
[0002]
[Prior art]
High-frequency microwave amplifiers are used in mobile communication devices such as automobile phones and mobile phones.
[0003]
A high-frequency microwave amplifier is equipped with active components such as transistors and passive components such as chip resistors and chip capacitors on one side of a multilayer wiring board, and a multi-stage amplifier is configured by connecting multiple transistors in cascade. It has a modular configuration. Further, one side of the wiring board is covered with a metal cap that plays the role of electromagnetic shielding effect. The cap is directly fixed to the wiring board or fixed to a supporting board that supports the wiring board, and a package is configured by the wiring board and the cap or the supporting board and the cap. Electrically independent external electrode terminals (electrode terminals) protrude from the package.
[0004]
The high-frequency power module (high-frequency power amplification MOS / power module) is described in “Hitachi Review” issued by Hitachi Critic Co., Ltd., No. 4 in 1993, April 25, the same year, P12 to P26. This document discloses an E-type high-frequency power module having a width of 22 mm, a depth of 12 mm, and a height of 3.7 mm.
[0005]
[Problems to be solved by the invention]
The circuit of the high frequency microwave amplifier is formed on a multilayer wiring board. In order to improve the operating efficiency of the high-frequency microwave amplifier, it is important to reduce transmission loss.
[0006]
In general, a wiring board has a structure in which a plurality of insulating layers are stacked, and a conductor layer (a power line or a signal line) between the upper surface of the uppermost insulating layer, the lower surface of the lowermost insulating layer, and each insulating layer ( Wiring) is provided, and the conductor layers above and below the insulating layer are electrically connected by connecting conductors provided so as to penetrate the insulating layer.
[0007]
The present inventors conducted transmission line loss analysis in a high frequency power module for PDC (Personal Digital Cellular). As a result, it was found that the loss due to the power supply line that becomes the first reference potential (Vdd) of the final stage transistor was the largest. In this case, the power supply line (first reference potential power supply line) has a microstrip line configuration.
[0008]
FIG. 17 is a schematic diagram showing a part of the wiring board 1 of the high-frequency power module. The insulating layer 2 has five layers, and a first reference potential power line 3 having a first reference potential (Vdd) is provided between the lowermost insulating layer 2 and the insulating layer 2 thereon, and the lowermost insulating layer In this structure, a planar conductor layer (planar conductor plate) 4 having a second reference potential (for example, ground potential) is formed on the lower surface of 2 and the upper surface of the upper insulating layer 2. A planar conductor layer 4 is also provided between the uppermost insulating layer 2 and the insulating layer 2 therebelow.
[0009]
The signal line is provided in a region outside the figure, for example, the upper surface of the uppermost insulating layer 2, between the second and third insulating layers 2 from the top, and the fourth and fifth layers from the top ( Provided between the insulating layers of the lowermost layer. The first reference potential power supply line 3, the planar conductor layer 4 and the signal line are formed by the conductor layer 5.
[0010]
The thickness of the insulating layer 2 on which the first reference potential power supply line 3 is provided, in other words, the thickness (H) of the substrate is, for example, 0.15 mm, and the width (W) of the first reference potential power supply line 3 is For example, it becomes 0.2 mm.
[0011]
As the transmission line, in addition to the strip line, a strip line is known as shown in FIG. That is, the strip line has a structure in which the conductor layer 5 is provided on the upper surface of the insulating layer 2, in other words, the insulating substrate 2. Here, the thickness of the substrate 2 is H, and the width of the conductor layer 5 is W. The stripline is often used as an inner layer line (wiring).
[0012]
Transmission loss calculation formula (characteristic impedance Z) for stripline (inner layer line) ₀ ) Is given by the following

equations

1 and 2.
[0013]
[Expression 1]

[0014]
[Expression 2]

[0015]
Transmission loss calculation formula (characteristic impedance Z) for microstrip line (surface layer line) ₀ ) Is given by the following equations (3) and (4).
[0016]
[Equation 3]

[0017]
[Expression 4]

[0018]
Here, εeff is the relative dielectric constant of the substrate, k = sech (πW / 2H), k ′ = tanh (πW / 2H).
[0019]
As a result of examining these formulas 1 to 4, the loss is reduced by increasing the thickness of the substrate in both the surface layer (microstrip line structure) and the inner layer (strip line structure). It has also been found that the first reference potential power supply line preferably has a surface layer line structure rather than an inner layer line structure.
[0020]
That is, it has been found that by increasing the thickness of the substrate for the power supply line and making it a surface layer, the impedance of the power supply line can be increased and the loss in the power supply line can be reduced.
[0021]
Therefore, the present inventor determines the thickness of the substrate portion (insulating layer) in the power supply line (first reference potential power supply line: Vdd line) portion of the first reference potential (Vdd) of the final stage transistor having the largest transmission loss. The present invention has been realized by realizing that transmission loss can be reduced by making it thicker than other power line portions and signal line portions.
[0022]
An object of the present invention is to provide a hybrid integrated circuit device with a small transmission loss.
[0023]
Another object of the present invention is to provide a high-frequency microwave amplifying device with low transmission loss.
[0024]
Another object of the present invention is to provide an electronic device such as a mobile communication device incorporating a high-frequency microwave amplifier having a small transmission loss.
[0025]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0026]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0027]
(1) A hybrid having a wiring board in which conductor layers constituting power lines and signal lines are provided in multiple layers via an insulating layer, and one or more active components and passive components incorporated on one side of the wiring substrate In the integrated circuit device, a part of the power supply lines is formed on an uppermost insulating layer on one side of the wiring board, and is below a region where the part of the power supply lines is formed. A conductor layer is not formed between two or more insulating layers in the region, and the thickness of the insulating layer supporting a part of the power supply lines is thick. A plurality of transistors are cascade-connected to the wiring board to constitute a high-frequency microwave amplifying device, and a power line (first reference potential power line: Vdd line) of the final stage transistor is the partial power line. It has become. In the wiring board, the number of multilayer insulating layers constituting the wiring board is the same in each region, and the thickness of each insulating layer is also the same. On the lower surface of the lowermost insulating layer on the other surface side of the wiring board corresponding to the region where the partial power line is provided, there is a power line or a planar conductor layer whose potential is lower than that of the partial power line. Is provided. The wiring board is covered with a conductive cap fixed to the wiring board on one side, and a plurality of external electrode terminals are provided on the wiring board. The width of the part of the power lines is about 0.2 mm, and the thickness of the insulating layer that supports the part of the power lines is about 0.45 mm or more.
[0028]
(2) In the configuration of the means (1), the part of the power supply line includes a conductor layer provided on the uppermost insulating layer on the one surface side of the wiring board and one or more insulating layers not higher than the second layer. The conductor layer provided on the upper surface and the connection conductor provided through the insulating layer and electrically connecting the upper and lower conductor layers of the insulating layer, and constituting the part of the power line The conductive layer is not formed between the two or more insulating layers below the conductive layer, and the thickness of the insulating layer supporting a part of the power supply lines is thick.
[0029]
(3) In the configuration of the means (1) or the means (2), the number of insulating layers in the wiring board is partly larger than that of the other parts, and the region is larger in the number of insulating layers. Power supply lines are provided. For example, the uppermost insulating layer on one side of the wiring board is partially provided on the second lower conductive layer, and the power supply line is provided on the uppermost insulating layer. It has been.
[0030]
(4) In any one of the means (1) to (3), a plurality of transistors are cascade-connected to the wiring board to constitute a high-frequency microwave amplifying device, and the final stage transistor and The power line (first reference potential power line: Vdd line) of some other transistors or all other transistors is the partial power line.
[0031]
(5) An electronic device having a mounting substrate, a hybrid integrated circuit device mounted on the mounting substrate, and a battery connected to a power line of the mounting substrate, wherein the hybrid integrated circuit device is the means (1). Or any one of means (4). The electronic device constitutes a transmission device, for example, a mobile communication device.
[0032]
According to the means (1), (a) the power supply line (first reference potential power supply line: Vdd line) of the final stage transistor in the high frequency microwave amplifying device is on the uppermost insulating layer on the one surface side of the wiring board. In addition, in the Vdd line of the microstrip line configuration, the substrate that supports the Vdd line is formed of a plurality of insulating layers. Therefore, the thickness (H) of the substrate increases and the characteristic impedance Z ₀ Will grow. As a result, transmission loss can be reduced, so that the operating efficiency of the high-frequency power module can be improved and low power consumption can be achieved.
[0033]
In the means (2), as in the case of the means (1), the insulating layer under the conductor layer constituting a part of the power supply line is composed of a plurality of insulating layers. The thickness of the substrate is increased, the characteristic impedance is increased, and transmission loss can be reduced.
[0034]
In the means (3), as in the case of the means (1), the insulating layer under the conductor layer constituting a part of the power supply line is composed of a plurality of insulating layers. The thickness of the substrate is increased, the characteristic impedance is increased, and transmission loss can be reduced.
[0035]
In the means (4), the power supply line (first reference potential power supply line: the first reference potential power supply line: (Vdd line) has any one of the means (1) to means (3), the thickness of the substrate of the microstrip line constituting the Vdd line is increased, and the characteristic impedance is increased. Transmission loss can be reduced.
[0036]
According to the means (5), since the high-frequency microwave amplifying device with small transmission loss and high operating efficiency is incorporated, it is possible to provide a mobile communication device with low power consumption. In other words, the battery life of the mobile communication device can be extended.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.
[0038]
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a part of a hybrid integrated circuit device, that is, a high-frequency microwave amplification device (high-frequency power module) according to an embodiment (Embodiment 1) of the present invention.
[0039]
The high-frequency microwave amplifier is equipped with active components such as transistors and passive components such as chip resistors and chip capacitors on one side of a multilayer wiring board, and multiple transistors are connected in cascade to form a multistage amplifier. It has a modular configuration. Further, one side of the wiring board is covered with a metal cap that plays the role of electromagnetic shielding effect. The cap is directly fixed to the wiring board, and a package is constituted by the wiring board and the cap. Electrically independent external electrode terminals (electrode terminals) protrude from the package. That is, in this example, external electrode terminals for surface mounting are provided on the peripheral edge of the lower surface of the wiring board. Note that a structure in which the wiring board is supported by the support substrate and a cap is fixed to the support substrate may be employed.
[0040]
FIG. 1 is a diagram schematically showing a part of the wiring board 1, and active components and passive components are omitted. The wiring substrate 1 has a structure in which n layers of insulating layers 2 (uppermost insulating layer (first insulating layer) 2a to lowermost insulating layer (nth insulating layer) 2n) are stacked, and a printing method or a laminating method. Is formed by. Therefore, the conductor layer 5 can be formed on the upper surface of each insulating layer and the lower surface of the lowermost insulating layer. In the figure, the insulating layer 2 has five layers.
[0041]
In the first embodiment, the signal layer 6 forming the signal line is an odd-numbered insulating layer 2, that is, the first insulating layer 2a, the third insulating layer 2c, the fifth insulating layer 2e (the lowermost insulating layer). ) Are formed as a first layer wiring 5a, a third layer wiring 5c, and a fifth layer wiring 5e, respectively. In some cases, a power supply line is also formed.
[0042]
In addition, the lower surface of the odd-numbered insulating layer 2, that is, the first insulating layer 2a, the third insulating layer 2c, and the fifth insulating layer 2e (lowermost insulating layer) has a potential higher than the first reference potential. A GND layer 7 (second layer wiring 5b, fourth layer wiring 5d, and sixth layer wiring (lowermost layer wiring) 5f) that becomes a low second reference potential (for example, ground: GND) is formed.
[0043]
Since the GND layer 7 is disposed under the signal layer 6, a shielding effect can be obtained. In order to improve the shielding effect, the GND layer 7 is preferably a planar conductor layer.
[0044]
In the first embodiment, a part of the power supply lines that are particularly susceptible to transmission loss even in the power supply lines, that is, the first reference potential power supply line 3, in the first embodiment, below the power supply line (Vdd line 3) of the final stage transistor. In this region, the conductor layer 5 is not provided between the insulating layer 2 and the insulating layer 2.
[0045]
In the first embodiment, the conductor layer 5 that supports the first reference potential power supply line 3 is composed of five insulating layers 2, and the GND layer 7 is formed on the lower surface of the lowermost insulating layer 2e. The first reference potential power supply line 3 is a microstrip line having a thick insulating layer (substrate).
[0046]
For example, when the width W of the first reference potential power supply line 3 is 0.2 mm and the thickness of each insulating layer 2 is 0.15 mm, the first reference potential power supply line 3 having a microstrip line configuration has a substrate (insulating layer). ) Is 5 × 0.15 mm = 0.6 mm, which is thicker than other portions (regions).
[0047]
Thus, by increasing the thickness (H) of the substrate of the power supply line (microstrip line) serving as the first reference potential that adversely affects the transmission loss, the characteristic impedance can be seen from the above equation (3). Z ₀ Can be increased. Thereby, reduction of transmission loss can be achieved.
[0048]
Next, a more specific example will be described.
[0049]
Example 1
2 to 11 are diagrams relating to a high-frequency microwave amplifying apparatus (high-frequency power module) which is an embodiment (embodiment 1) of the present invention. FIG. 2 is a schematic cross-sectional view of the high-frequency microwave amplifying apparatus. 3 is a perspective view showing the appearance of the high-frequency microwave amplifier.
[0050]
As shown in FIGS. 2 and 3, the high-frequency microwave amplifier (high-frequency power module) 15 of the first embodiment has a cap 16 overlaid on one surface side (main surface side) of the plate-like wiring substrate 1, and has an external appearance. Specifically, it has a flat rectangular structure.
[0051]
The high-frequency power module 15 according to the first embodiment configures a high-frequency power module of a mobile communication device (a mobile phone) by connecting semiconductor chips constituting a field effect transistor in multiple stages as active components. In this example, the amplifier has a two-stage configuration in which two transistors are cascade-connected.
[0052]
The cap 16 has a structure in which a metal plate is drawn into a rectangular box shape and has a peripheral wall 17 protruding along the periphery of the lower surface. The peripheral wall 17 is provided with a plurality of hook arms 18 which are cut and elastically act on the side surface of the wiring board 1. A protruding hook claw 19, which is also formed by molding, is provided inside the tip end of the hook arm 18. The hook claw 19 is elastically hooked to a recessed hook portion (not shown) provided on the peripheral surface of the wiring board 1. The cap 16 is fixed to the wiring board 1 by hooking the hook claw 19 to the hooked portion, and a flat high frequency power module 15 as shown in FIG. 3 is obtained.
[0053]
The hook arm 18 is a bonding material (solder) that adheres to the ground land portion when the external electrode terminal on the back surface of the high-frequency power module 15 is fixed to the land of the mounting board by melting the conductive bonding material (solder). It is arranged and configured to be connected to the water. At this time, a ground wiring (GND layer) is provided in the engaging portion, that is, the catching portion of the wiring board 1, and this ground wiring portion is also wetted by the solder. Therefore, the cap 16 has an electromagnetic shielding effect.
[0054]
In the first embodiment, the wiring board 1 is formed of three insulating layers 2 (first insulating layer 2a, second insulating layer 2b, third insulating layer 2c) as shown in FIG. The layer 5 is provided with a first layer wiring 5 a and a third layer wiring 5 c as the signal layer 6, and a second layer wiring 5 b and a fourth layer wiring (lowermost layer wiring) 5 d as the GND layer 7.
[0055]
As shown in FIG. 2, the upper and lower conductor layers 5 of the insulating layer 2 are electrically connected by connection conductors 10 and thermal vias 10a penetrating the insulating layer 2. A chip component 11 and a transistor 12 constituting a chip capacitor, a chip resistor, and the like are fixed to one surface side of the wiring board 1. That is, the electrode portion of the chip component 11 is connected to the signal layer 6 via a conductive joint such as solder (not shown), and the transistor 12 is connected to the second layer wiring 5b via solder or the like. In addition, an electrode (not shown) of the transistor 12 and the first-layer wiring 5 a that is the signal layer 6 are connected by a conductive wire 13. The transistor 12, the wire 13 and the like are covered and protected by an overcoat layer 14 made of an insulating resin to improve moisture resistance. Further, the conductor layer 5 portion to which the insulating film transistor 12 is fixed is connected to the sixth layer wiring 5f which is the lowermost layer wiring by the thermal via 10a. The thermal via 10a plays a role of transferring the heat generated by the transistor 12 to the fourth layer wiring 5d serving as the lowermost layer wiring. Thereby, heat dissipation of the transistor 12 is performed.
[0056]
Also in the first embodiment, as shown in FIG. 2, a part of the power supply lines 3, that is, the power supply lines (Vdd lines) 3 of the final stage transistors are formed on the uppermost insulating film of the wiring substrate 1 and below it. A conductive layer is not provided between the insulating layers 2 (see the right end portion of the wiring board 1 in FIG. 2). As a result, transmission loss is reduced.
[0057]
Next, the wiring board 1 and electronic components mounted on the wiring board 1 will be described. FIG. 4 is a plan view showing a mounting state of each component on the wiring board. FIGS. 5 to 8 are first layer wiring 5a and third layer wiring 5c constituting each wiring layer of the wiring board, that is, the signal layer 6. FIG. , 5th layer wiring 5e and the second layer wiring 5b which is the GND layer 7, the fourth layer wiring 5d, and the sixth layer wiring (lowermost layer wiring) 5f.
[0058]
As shown in the plan view of the wiring board 1 in FIG. 4 and the equivalent circuit diagram in FIG. 9, the high-frequency microwave amplifying device of the first embodiment is composed of two stages of transistors (for example, field effect transistors) T1 and T2 connected in cascade. The structure is an amplifier having a configuration.
[0059]
As shown in FIG. 4, external electrode terminals 20 are provided on the wiring board 1 partially from the periphery to the lower surface of the wiring board 1. The external electrode terminals 20 are an input terminal (Pin) 21, an output terminal (Pout) 22, a power supply terminal (Vdd) 23, a gate bias terminal (Vapc) 24, and a ground terminal (GND) 25. Thereby, surface mounting of the high frequency power module 15 becomes possible.
[0060]
Each component is mounted as shown in FIG. 4 so as to satisfy the equivalent circuit of FIG. In these drawings, T1 and T2 are transistors, C1 to C10 are chip capacitors, CB is a bypass capacitor, and R1 to R are chip resistors. Moreover, the elongate rectangular part shown in FIG. 9 shows a microstrip line.
[0061]
The wiring board 1 is made of, for example, a low-temperature fired wiring board in which glass ceramics are laminated, and the wiring uses a highly conductive metal, for example, a silver-based metal. That is, the outer layer wiring uses Ag-Pt, and the interior wiring uses Ag. Low-temperature firing is about 600 ° C., and Ag having a low melting point can be used. Since Ag is a highly conductive metal having a low resistance value, improvement in high frequency characteristics can be achieved.
[0062]
5 to 8 show each insulating layer 2 (first insulating layer 2a to third insulating layer 2c) constituting the wiring board 1, and the conductor layer 5 (first layer constituting the signal layer 6) formed on the surface thereof. FIG. 4 is a diagram showing a first layer wiring 5a, a third layer wiring 5c, and a second layer wiring 5b and a fourth layer wiring (lowermost layer wiring 5d) constituting the GND layer 7. FIG. 8 is a diagram illustrating the fourth layer wiring (lowermost layer wiring) 5d through.
[0063]
The pattern shown in FIG. 5 is the first layer wiring 5a, and the portion indicated by a white circle is the connection conductor 10 portion. The line extending from the power supply terminal (Vdd) 23 and extending toward the gate bias terminal (Vapc) 24 constitutes the Vdd line 3 of the final stage transistor T2, and the insulating layer 2 in the region directly below the Vdd line 3 No conductor layer 5 is provided between them. That is, in the second layer wiring 5b shown in FIG. 6 and the third layer wiring 5c shown in FIG. 7, the conductor layer 5 is not provided in a region immediately below the Vdd line 3. In the fourth-layer wiring 5d shown in FIG. 8 which is the lowermost conductor pattern, a GND layer 7 is provided in a region directly below the Vdd line 3.
[0064]
Therefore, the Vdd line 3 is a microstrip line, but the thickness of the substrate (insulating layer) as the microstrip line is the sum of the thicknesses of the three conductor layers, and is thicker than the other parts.
[0065]
Further, in the Vdd line 3 of the first stage transistor T1 shown in FIG. Note that the above-described configuration may be adopted so as to reduce transmission loss of the Vdd line of the first stage transistor. Even in the case where three or more transistors are configured in multiple stages, a part or all of the first reference potential power supply line (Vdd line) of the other transistors as well as the final stage transistor may be configured as described above to reduce transmission loss. .
[0066]
Further, since it is necessary to fix the transistors (T1, T2) on the second layer wiring 5b on the second layer insulating layer 2b, the insulating layer 2a in the region where the transistor is mounted is formed as shown in FIG. Is hollowed out with a slightly larger shape than the transistors (T1, T2).
[0067]
A small circle portion shown in FIGS. 6 to 8 shows the connection conductor 10 and the thermal via 10a.
[0068]
For example, in the lamination method, the wiring substrate 1 is manufactured by stacking and firing the insulating layers 2. Therefore, as shown in FIG. 4, the high frequency power module 15 having the equivalent circuit configuration shown in FIG. 9 is manufactured by mounting various electronic components and performing wire bonding.
[0069]
In the first embodiment, a field effect transistor is incorporated in two stages, and a high frequency power module for a mobile phone of 800 to 1000 MHz, or 1.4 to 1.7 GHz can be obtained.
[0070]
According to the high frequency power module 15 of the first embodiment, transmission loss (high frequency loss: RF loss) is reduced.
[0071]
FIG. 10 is a graph showing the Vdd line loss calculation result, showing the conductor loss (dB) before improvement and the conductor loss after improvement according to the first embodiment. When the thickness of the insulating layer 2 is 0.15 mm and the width (W) of the Vdd line 3 is 0.2 mm, the thickness (H) of the substrate (insulating layer) is 0.45 mm. Therefore, the characteristic impedance Z ₀ Becomes from 30Ω before the improvement of the first embodiment to 80Ω before the improvement. As a result, the length of the Vdd line 3 becomes the length of a stub-shaped line. When this length is λ / 8 to λ / 4, the conductor loss (dB) is 0.8 to 0.5 dB before improvement. From 0.3 to 0.2 dB after improvement.
[0072]
FIG. 11 is a graph showing the transmission line loss calculation results. The horizontal axis represents the characteristic impedance Z. ₀ It is a graph with (Ω) and the vertical axis representing conductor loss (dB / cm). Before improvement, the Vdd line 3 is an inner layer line, and the thickness of the substrate (insulating layer) is 0.15 mm. In the case of this Example 1 after improvement, it becomes a surface layer line, and the thickness of the substrate (insulating layer) is 0.45 mm. The conductor loss was reduced from 0.22 dB / cm before improvement to 0.14 dB / cm after improvement (Example 1).
[0073]
FIG. 12 is a schematic diagram showing a part of a mobile communication device (mobile phone) incorporating the high-frequency microwave amplifier 15 of the first embodiment, and FIG. 13 is a block diagram of the mobile phone. As shown in FIG. 12, the mobile phone includes a signal processing unit 40, a receiving unit 41, a transmission / reception switching 42, a transmitting unit 43, a battery 44, and an antenna 45. The transmitter 43 includes a high frequency power module (high frequency amplifier) 15.
[0074]
As shown in FIG. 13, the signal processing unit 40 includes an audio process 52 to which a speaker 50 and a microphone 51 are connected, and a CPU 53 that controls the audio process 52.
[0075]
The transmission system includes a mixer 55 connected to the high frequency power module 15 of the transmission unit 43 and controlled by the frequency synthesizer 54, and a modulator 56 incorporated between the mixer 55 and the audio processing 52. It has become. In addition, the receiving system includes a mixer 57 connected to the receiving unit 41 and controlled by the frequency synthesizer 54, and a demodulator 58 and an IF 59 that are sequentially incorporated between the audio processing 52 and the mixer 57. .
[0076]
In such a mobile phone, the transmission efficiency of the high-frequency power module 15 is reduced, so that the operation efficiency is improved and the power consumption can be reduced. As a result, the battery life is extended. In addition, the talk time per unit battery becomes longer.
[0077]
According to the first embodiment, the following effects can be obtained.
[0078]
(1) In the high-frequency microwave amplification device 15, the power supply line (first reference potential power supply line: Vdd line 3) of the final stage transistor is formed on the uppermost insulating layer 2 on the one surface side of the wiring substrate 1. Since the conductor layer 5 is not provided between the plurality of insulating layers 2 below, the substrate (insulating layer) that supports the Vdd line is a plurality of insulating layers in the Vdd line of the microstrip line configuration. Therefore, the thickness (H) of the substrate becomes thick and the characteristic impedance Z ₀ Will grow. As a result, transmission loss can be reduced, so that the operating efficiency of the high-frequency power module can be improved and low power consumption can be achieved.
[0079]
(2) In the mobile phone incorporating the high-frequency power module 15 of the first embodiment, the high-frequency microwave amplifying device 15 with low transmission loss and high operating efficiency is incorporated, so that power consumption is small. Therefore, the battery life of the mobile phone can be extended and the call time per unit battery can be increased.
[0080]
(Embodiment 2)
FIG. 14 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 2) of the present invention.
[0081]
In the second embodiment, in the wiring board 1 of the first embodiment shown in FIG. 1, the part of the power supply lines (Vdd lines 3) are conductor layers provided on the uppermost insulating layer 2 on the one surface side of the wiring board 1. (First-layer wiring 5a), conductor layer 5 provided on the top surface of one or more insulating layers 2 below the second layer, and conductor layers provided above and below the insulating layer 2 through the insulating layer 2 5 is constituted by a connection conductor 10 for electrically connecting 5. In this embodiment, the first layer wiring 5 a and the second layer wiring 5 b are used as the Vdd line 3.
[0082]
Further, the conductive layer 5 is not formed between the two or more insulating layers 2 below the conductive layer 5 constituting the partial power line (Vdd line 3). The insulating layer supporting (Vdd line 3) is thick. In the present embodiment, the GND layer 7 is provided only in the lower surface of the lowermost insulating layer 2 in the region corresponding to the Vdd line 3, but the lower surface of the insulating layer 2 that is several layers from the bottom of the wiring board 1 is provided. Alternatively, the GND layer 7 may be formed. Even in this case, the signal layer 6 and the GND layer 7 are not provided between the plurality of insulating layers 2 below the Vdd line 3, and the thickness of the substrate (insulating layer) of the microstrip line is increased to reduce transmission loss. Try to plan.
[0083]
Further, the Vdd line 3 may be formed of a plurality of conductor layers 5.
[0084]
Also in the second embodiment, since the insulating layer under the conductor layer constituting a part of the power supply line (Vdd line 3) is composed of a plurality of insulating layers as in the first embodiment, The thickness of the substrate of the microstrip line is increased, the characteristic impedance is increased, and transmission loss can be reduced.
[0085]
(Embodiment 3)
FIG. 15 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 3) of the present invention.
[0086]
The third embodiment is an example in which the inner layer line is used as the Vdd line 3 and several inner layer lines are used as the Vdd line 3. This embodiment has a structure in which the length L of the Vdd line 3 can be increased, and is effective when the length L is increased.
[0087]
(Embodiment 4)
FIG. 16 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 4) of the present invention.
[0088]
In the fourth embodiment, the microstrip line as the Vdd line 3 has the same configuration as that of each of the previous embodiments. In each of the embodiments, the thickness of the wiring substrate 1 is constant throughout, and the number of insulating layers 2 and conductor layers 5 is the same in each region. On the other hand, in the fourth embodiment, the number of the insulating layers 2 in the wiring board 1 is partly larger than that of other parts (regions), and the part of the insulating layer 2 is in a region where the number of the insulating layers 2 is large. In this example, a power supply line (Vdd line 3) is provided.
[0089]
One example is the example shown in FIG. In the fourth embodiment, for example, the uppermost insulating layer 2 (first insulating layer 2a) on one side of the wiring substrate 1 is the second lower conductive layer 2 (second insulating layer 2b). A part of the power supply line (Vdd line 3) is provided on the uppermost insulating layer 2 (first insulating layer 2a).
[0090]
The chip component 11 is generally fixed on one surface side of the wiring substrate 1, that is, on the uppermost insulating layer. Since the chip component 11 has a predetermined height, the cap covering the one surface side of the wiring substrate 1 has a space between the one surface of the wiring substrate 1. Although the height of the space varies depending on the height of the chip component 11, it is generally a space having a height of about 0.5 mm.
[0091]
Therefore, as in the case of the fourth embodiment, the insulating layer 2 having a thickness of about 0.15 mm is partially provided on the insulating layer 2 on which the conventional chip component 11 which is the uppermost layer is mounted, and this insulating layer 2 Even if the Vdd line 3 is formed above, no trouble occurs.
[0092]
The fourth embodiment is based on such a concept. Even if the wiring substrate 1 has a constant thickness, the thickness of the substrate (insulating layer) of the microstrip line is increased without changing the sealing height. can do.
[0093]
When the thickness of a part of the wiring substrate 1 is simply increased, the insulating layer 2 may be further partially overlapped on the lower surface side of the wiring substrate 1.
[0094]
Also in the fourth embodiment, since the insulating layer under the conductor layer constituting a part of the power supply line (Vdd line 3) is composed of a plurality of insulating layers, as in the case of each of the embodiments described above. The thickness of the stripline substrate increases, the characteristic impedance increases, and transmission loss can be reduced.
[0095]
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the scope of the invention. For example, in the case of each of the above embodiments, the thickness of the insulating layer under the Vdd line is increased in order to reduce the transmission loss of the Vdd line of the final stage transistor. In addition to the final stage transistor, the power supply line (first reference potential power supply line: Vdd line) of some or all of the other transistors is also thickened in the insulating layer below the Vdd line in order to reduce transmission loss. It is good also as a structure of the said embodiment.
[0096]
In the above description, an example in which the invention made by the present inventor is applied to a high frequency microwave amplifying apparatus and a mobile phone, which are the fields of use behind the invention, has been described, but the present invention is not limited thereto. The present invention can be applied to at least a hybrid integrated circuit device, and can also be applied to an electronic device that incorporates a battery and incorporates the hybrid integrated circuit device.
[0097]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0098]
(1) The power supply line (first reference potential power supply line: Vdd line) of the final stage transistor is formed on the uppermost insulating layer on the one surface side of the wiring board, and between a plurality of insulating layers below it. In the Vdd line having a microstrip line configuration, since the substrate (insulating layer) supporting the Vdd line is formed of a plurality of insulating layers, the thickness (H) of the substrate. Becomes thicker and characteristic impedance Z ₀ Will grow. As a result, transmission loss can be reduced, so that the operating efficiency of the high-frequency power module can be improved and low power consumption can be achieved.
[0099]
(2) In the cellular phone incorporating the high-frequency power module, since a high-frequency microwave amplifying device with low transmission loss and high operating efficiency is incorporated, the power consumption is small. Therefore, the battery life of the mobile phone can be extended and the call time per unit battery can be increased.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to an embodiment (Embodiment 1) of the present invention.
FIG. 2 is a schematic cross-sectional view of a high-frequency microwave amplification device that is an embodiment (embodiment 1) of the present invention.
FIG. 3 is a perspective view showing an appearance of the high-frequency microwave amplifying device according to the first embodiment.
4 is a plan view showing a mounting state of each component on a wiring board in the high frequency microwave amplifying device of Embodiment 1. FIG.
FIG. 5 is a plan view showing a pattern of a surface conductor layer (first layer wiring) of the wiring board;
FIG. 6 is a plan view showing a pattern of an inner conductor layer (second layer wiring) of the wiring board.
FIG. 7 is a plan view showing a pattern of an inner conductor layer (third layer wiring) of the wiring board.
FIG. 8 is a perspective view showing a pattern of a back conductor layer (fourth layer wiring) of the wiring board.
FIG. 9 is an equivalent circuit diagram of the high-frequency microwave amplifier according to the first embodiment.
FIG. 10 is a graph showing a Vdd line loss calculation result in the high frequency microwave amplifier according to the first embodiment.
FIG. 11 is a graph showing a transmission line loss calculation result in the high-frequency microwave amplification device according to the first embodiment.
FIG. 12 is a schematic diagram showing a part of a mobile phone in which the high-frequency microwave amplifying device of the first embodiment is incorporated.
FIG. 13 is a block diagram of a mobile phone incorporating the high-frequency microwave amplification device according to the first embodiment.
FIG. 14 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 2) of the present invention.
FIG. 15 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 3) of the present invention.
FIG. 16 is a schematic cross-sectional view showing a part of a high-frequency microwave amplification device according to another embodiment (Embodiment 4) of the present invention.
FIG. 17 is a schematic cross-sectional view showing a part of a wiring board of a high-frequency microwave amplification device developed by the present applicant.
FIG. 18 is a schematic cross-sectional view showing a part of a microstrip line.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wiring board, 2 ... Insulating layer (board | substrate), 3 ... 1st reference electric potential power supply line (Vdd line), 4 ... Planar conductor layer, 5 ... Conductor layer, 6 ... Signal layer, 7 ... GND layer, 9 ... Most Lower layer wiring, 10 ... Connection conductor, 10a ... Thermal via, 11 ... Chip component, 12 ... Transistor, 13 ... Wire, 14 ... Overcoat layer, 15 ... High frequency microwave amplifier (high frequency power module), 16 ... Cap, 17 ... peripheral wall, 18 ... hook arm, 19 ... hook claw, 20 ... external electrode terminal, 21 ... input terminal (Pin), 22 ... output terminal (Pout), 23 ... power supply terminal (Vdd), 24 ... gate bias terminal (Vapc) ), 25... Ground terminal (GND), 40... Signal processing unit, 41... Reception unit, 42 .. transmission / reception switching, 43... Transmission unit, 44. 52 ... audio processing, 53 ... CPU, 54 ... frequency synthesizer, 55 ... Mixer, 56 ... modulator, 57 ... Mixer, 58 ... demodulator, 59 ... IF.

Claims

電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。 Possess a wiring board the conductor layer is provided on multiple layers through an insulating layer constituting the power supply line and signal line, one or more active components to be incorporated on one side of the wiring substrate and the passive component, said wiring the substrate a plurality of transistors is a cascaded with mixed forming integrated circuit device RF microwave amplification device has been configured, the power supply line of the transistor of said cascaded final stage of the high frequency microwave amplification device some of the power lines of the formed on the uppermost insulating layer on one surface side of the wiring board, two or more insulating layers in the region beneath the part of the power supply lines are formed region A hybrid integrated circuit device characterized in that a conductor layer is not formed.

前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっていることを特徴とする請求項１に記載の混成集積回路装置。2. The hybrid integrated circuit according to claim 1, wherein in the wiring board, the number of multilayer insulating layers constituting the wiring board is the same in each region, and the thickness of each insulating layer is also the same. Circuit device.

前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられていることを特徴とする請求項１に記載の混成集積回路装置。Claim 1, wherein the number of layers of the insulating layer is made larger than other portions in some, the said part area the number of layers is large insulating layer power line is provided in the wiring substrate hybrid integrated circuit device according to.

前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられていることを特徴とする請求項３に記載の混成集積回路装置。The uppermost insulating layer on one side of the wiring board is partially provided on the second lower conductive layer, and the power supply line is provided on the uppermost insulating layer. The hybrid integrated circuit device according to claim 3 , wherein:

前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられていることを特徴とする請求項１に記載の混成集積回路装置。On the lower surface of the lowermost insulating layer on the other surface side of the wiring board corresponding to the region where the partial power line is provided, there is a power line or a planar conductor layer whose potential is lower than that of the partial power line. The hybrid integrated circuit device according to claim 1 , wherein the hybrid integrated circuit device is provided.

前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられていることを特徴とする請求項１に記載の混成集積回路装置。Wherein with the wiring board is covered with a conductive cap which is secured to one side thereof to the wiring board, according to claim 1, in the wiring board, characterized in that a plurality of external electrode terminals are provided Hybrid integrated circuit device.

前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上であることを特徴とする請求項１に記載の混成集積回路装置。The width of the part of the power line is about 0.2 mm, a hybrid of claim 1, wherein the thickness of the insulating layer supporting the power line of said portion is at least about 0.45mm Integrated circuit device.

実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記請求項１に記載の構成になっていることを特徴とする電子装置。2. An electronic device having a mounting substrate, a hybrid integrated circuit device mounted on the mounting substrate, and a battery connected to a power line of the mounting substrate, wherein the hybrid integrated circuit device is configured according to claim 1. An electronic device characterized in that

前記電子装置は送信装置を構成していることを特徴とする請求項８に記載の電子装置。The electronic device according to claim 8 , wherein the electronic device constitutes a transmission device.

前記電子装置は移動通信機を構成していることを特徴とする請求項９に記載の電子装置。The electronic device according to claim 9 , wherein the electronic device constitutes a mobile communication device.

電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタおよび他の一部のトランジスタまたは他の全てのトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。 Possess a wiring board the conductor layer is provided on multiple layers through an insulating layer constituting the power supply line and signal line, one or more active components to be incorporated on one side of the wiring substrate and the passive component, said wiring the substrate a plurality of transistors cascaded with mixed forming integrated circuit device RF microwave amplification device has been configured, the high-frequency micro of the cascaded final stage of the wave amplifier transistor and one other part of the power supply line of the power supply line of the section of the transistor or any other transistor is formed on the uppermost insulating layer on one surface side of the wiring board, wherein a portion of the power supply lines are formed regions A hybrid integrated circuit device, wherein a conductor layer is not formed between two or more insulating layers in the lower region.

前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっていることを特徴とする請求項１１に記載の混成集積回路装置。12. The hybrid integrated circuit according to claim 11, wherein in the wiring board, the number of multilayer insulating layers constituting the wiring board is the same in each region, and the thickness of each insulating layer is also the same. Circuit device.

前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられていることを特徴とする請求項１１に記載の混成集積回路装置。Claim 11, characterized in that the number of layers of the insulating layer is made larger than other portions in some, the said part area the number of layers is large insulating layer power line is provided in the wiring substrate hybrid integrated circuit device according to.

前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられていることを特徴とする請求項１３に記載の混成集積回路装置。The uppermost insulating layer on one side of the wiring board is partially provided on the second lower conductive layer, and the power supply line is provided on the uppermost insulating layer. The hybrid integrated circuit device according to claim 13 , wherein:

前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられていることを特徴とする請求項１１に記載の混成集積回路装置。On the lower surface of the lowermost insulating layer on the other surface side of the wiring board corresponding to the region where the partial power line is provided, there is a power line or a planar conductor layer whose potential is lower than that of the partial power line. The hybrid integrated circuit device according to claim 11 , wherein the hybrid integrated circuit device is provided.

前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられていることを特徴とする請求項１１に記載の混成集積回路装置。Claim 11 wherein together with the wiring board is covered with a conductive cap which is secured to one side thereof to the wiring board, the said circuit board, characterized in that a plurality of external electrode terminals are provided Hybrid integrated circuit device.

前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上であることを特徴とする請求項１１に記載の混成集積回路装置。12. The hybrid according to claim 11 , wherein a width of the part of the power supply lines is about 0.2 mm, and a thickness of the insulating layer supporting the part of the power supply lines is about 0.45 mm or more. Integrated circuit device.

実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記請求項１１に記載の構成になっていることを特徴とする電子装置。12. An electronic device having a mounting substrate, a hybrid integrated circuit device mounted on the mounting substrate, and a battery connected to a power line of the mounting substrate, wherein the hybrid integrated circuit device is configured according to claim 11 An electronic device characterized in that

前記電子装置は送信装置を構成していることを特徴とする請求項１８に記載の電子装置。The electronic device according to claim 18 , wherein the electronic device constitutes a transmission device.

前記電子装置は移動通信機を構成していることを特徴とする請求項１９に記載の電子装置。The electronic device according to claim 19 , wherein the electronic device constitutes a mobile communication device.

電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層に設けられた導体層および二層目以下の１乃至複数の絶縁層の上面に設けられた前記導体層ならびに前記絶縁層を貫通して設けられかつ前記絶縁層の上下の導体層を電気的に接続する接続導体で構成されているとともに、前記一部の電源ラインを構成する前記導体層の下の２層以上の各絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。 Possess a wiring board the conductor layer is provided on multiple layers through an insulating layer constituting the power supply line and signal line, one or more active components to be incorporated on one side of the wiring substrate and the passive component, said wiring the substrate a plurality of transistors is a cascaded with mixed forming integrated circuit device RF microwave amplification device has been configured, the power supply line of the transistor of said cascaded final stage of the high frequency microwave amplification device A part of the power line is a conductor layer provided on the uppermost insulating layer on the one surface side of the wiring board, the conductor layer provided on the upper surface of one or more second or lower insulating layers, and the The connecting conductor is provided through the insulating layer and electrically connects the upper and lower conductor layers of the insulating layer, and two or more layers below the conductor layer constituting the part of the power supply line. Hybrid integrated circuit device in the insulating layers of, characterized in that no conductive layer is formed.