JP3882459B2 - メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 - Google Patents
メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 Download PDFInfo
- Publication number
- JP3882459B2 JP3882459B2 JP2000105006A JP2000105006A JP3882459B2 JP 3882459 B2 JP3882459 B2 JP 3882459B2 JP 2000105006 A JP2000105006 A JP 2000105006A JP 2000105006 A JP2000105006 A JP 2000105006A JP 3882459 B2 JP3882459 B2 JP 3882459B2
- Authority
- JP
- Japan
- Prior art keywords
- security
- command
- memory
- block
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
この発明は、例えばオーディオデータを記録する媒体として、機器に着脱自在のメモリカードを使用するようにしたメモリ装置、データ処理装置、データ処理システムおよびデータ処理方法に関する。
【0002】
【従来の技術】
EEPROM(Electrically Erasable Programmable ROM)と呼ばれる電気的に書き換え可能な不揮発性メモリは、1ビットを2個のトランジスタで構成するために、1ビット当たりの占有面積が大きく、集積度を高くするのに限界があった。この問題を解決するために、全ビット一括消去方式により1ビットを1トランジスタで実現することが可能なフラッシュメモリが開発された。フラッシュメモリは、磁気ディスク、光ディスク等の記録媒体に代わりうるものとして期待されている。
【0003】
フラッシュメモリを機器に対して着脱自在に構成したメモリカードも知られている。このメモリカードを使用すれば、従来のCD(コンパクトディスク)、MD(ミニディスク)等のディスク状媒体に代えてメモリカードを使用するディジタルオーディオ記録/再生装置を実現することができる。
【0004】
メモリカードを記録媒体とするオーディオレコーダでは、ディジタル記録/再生を行うので、比較的高品質のデータを復元できる圧縮方式を使用している場合には、記録/再生される曲等の著作権を保護する必要がある。その方法の一つとして、暗号化技術によって、真正なメモリカード以外のメモリカードを使用不可能とする方法がある。すなわち、真正なレコーダと真正なメモリカードの組み合わせによって、暗号化を復号化することを可能とするものである。また、著作権保護に限らず、メモリカードに格納された情報の機密性が必要なために暗号化技術を採用する場合もある。
【0005】
従来のメモリカードは、それ自体に暗号化の機能を持っていなかった。従って、機密性の必要なデータをメモリカードに記録しようとする場合、セット側においてデータを暗号化し、暗号化されたデータをメモリカードに記録することが必要とされる。しかしながら、復号化のキーをメモリカード上に格納する場合には、機密性が保たれない。一方、復号化のキーをセット内にとどめた場合には、暗号化されたデータをそのセット以外に復号化することができず、メモリカードの互換性を保てない問題がある。例えば自分のセットで記録したメモリカードを他人のセットでは、復号できない。この問題を解決するために、セットおよびメモリカードの両者が暗号化の機能を持ち、相互認証を行うことによって、機密性とカードの互換性を確保することが提案されている。
【0006】
実際には、著作権保護が不要なデータをメモリカードに記録/再生することがある。例えば会話を記録するような場合には、オーディオ圧縮方式としては、復元される音声の品質が比較的悪くても、圧縮率が高いものが使用される。この場合には、著作権保護は、不要である。また、電子スチルカメラ、ビデオカメラ等で撮影した画像を記録する媒体としてメモリカードを使用する場合も、著作権保護が不要である。一般的に暗号化の機能を持つ、セキュリティ対応のメモリカードは、それを持たないメモリカード、すなわち、従来型のメモリカードに比してコストが高く、高価なものとなる。従って、著作権保護、機密性の保持の必要性に応じて、セキュリティ対応のメモリカードと、非対応のメモリカードを利用することが予想される。
【0007】
【発明が解決しようとする課題】
セットおよびメモリカードがそれぞれセキュリティ対応と、非対応の2種類存在する場合、セキュリティ対応のセットは、セキュリティ対応のメモリカードのみを使用でき、また、セキュリティ非対応のセットが非対応のメモリカードのみを使用できるのが普通である。しかしながら、互換性の点からセキュリティ対応のメモリカードを非対応のセットで使用できることが望まれる。さらに、かかる互換性を実現する時に、セキュリティ非対応のセットが既に存在している場合には、既存のセットによって使用できることが望まれる。例えば、セキュリティ非対応のハンディームービー(カメラ一体型の記録再生機)が撮影した画像をセキュリティ対応のメモリカードに記録し、メモリカードから再生できることが望まれる。この場合には、暗号化の機能が使用されない。
【0008】
従って、この発明の目的は、セキュリティ対応のメモリカードを既存のセキュリティ非対応のセットで使用することを可能とするメモリ装置、データ処理装置およびデータ処理システムを提供することにある。
【0009】
【課題を解決するための手段】
上述した課題を解決するために、この発明は、暗号化回路を有するセキュリティ対応のデータ処理装置に対して着脱自在のメモリ装置において、
セキュリティ対応のデータ処理装置から送信されるデータを記録するための不揮発性メモリと、
暗号化回路を有するセキュリティブロックと、
セキュリティ対応のデータ処理装置から送信されるコマンドが不揮発性メモリ用のメモリ制御コマンドか、セキュリティブロックのために定義されたセキュリティ用のコマンドかを判別し、セキュリティ用のコマンドと判別されたコマンドをセキュリティブロックに供給するコマンド判別分離ブロックとを備え、
メモリ制御コマンドは、セキュリティ対応のデータ処理装置、および暗号化回路を有さないセキュリティ非対応のデータ処理装置に対して共通に定義され、メモリ制御コマンドとして使用されないコードがセキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のデータ処理装置のみならず、セキュリティ非対応のデータ処理装置に対しても装着して使用可能であることを特徴とするメモリ装置である。
【0010】
この発明は、着脱自在で、不揮発性メモリと暗号化回路を有するセキュリティブロックとを含むセキュリティ対応のメモリ装置を記録媒体として使用するデータ処理装置において、
暗号化回路を有するセキュリティブロックと
メモリ装置のセキュリティブロックに供給される暗号化処理に関係するセキュリティ用のコマンドと、
メモリ装置の不揮発性メモリを制御するためのメモリ制御コマンドをメモリ装置に伝送するインタフェース手段とを備え、
メモリ制御コマンドは、セキュリティ対応のメモリ装置、および暗号化回路を有さないセキュリティ非対応のメモリ装置に対して共通に定義され、メモリ制御コマンドとして使用されないコードがセキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のメモリ装置のみならず、セキュリティ非対応のメモリ装置に対してもメモリ制御が可能であることを特徴とするセキュリティ対応のデータ処理装置である。
【0011】
この発明は、データ処理装置と、データ処理装置に対して着脱自在のメモリ装置とで構成されたデータ処理システムにおいて、
データ処理装置は、メモリ装置の認証を行うと共に、コンテンツデータの暗号化および復号化を行うセキュリティブロックを備えるセキュリティ対応のデータ処理装置であり、
メモリ装置は、
不揮発性メモリと、
セキュリティ対応のデータ処理装置のセキュリティブロックと連携して相互に認証を行うセキュリティブロックと、
セキュリティ対応のデータ処理装置とメモリ装置の間におけるデータ通信用のインタフェース手段と、
セキュリティ対応のデータ処理装置から送信されるコマンドが不揮発性メモリ用のメモリ制御コマンドか、セキュリティブロックのために定義されたセキュリティ用のコマンドかを判別し、セキュリティ用のコマンドと判別されたコマンドをセキュリティブロックに供給するコマンド判別分離ブロックとを備え、
メモリ制御コマンドは、セキュリティ対応のデータ処理装置、および暗号化回路を有さないセキュリティ非対応のデータ処理装置に対して共通に定義され、メモリ制御コマンドとして使用されないコードがセキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のデータ処理装置のみならず、セキュリティ非対応のデータ処理装置に対しても装着して使用可能である
ことを特徴とするデータ処理システムである。
【0012】
この発明では、不揮発性メモリに対する書き込み/読み出しのための第1の制御データとして使用されないコードによって、セキュリティ用の第2の制御データが構成される。従って、セキュリティ対応のデータ処理装置は、第1およびデータ2の制御データをメモリ装置に対して伝送することにより、コンテンツのセキュリティを保護できる。また、セキュリティ非対応のデータ処理装置は、第1の制御データのみをセキュリティ対応のメモリ装置に対して伝送することによって、セキュリティ非対応のメモリ装置と同様に、このメモリ装置を使用することができる。それによって、セキュリティ対応のメモリ装置の互換性を高めることができる。
【0013】
【発明の実施の形態】
以下、この発明の一実施形態について説明する。図1は、この発明の一実施形態の全体の構成を示す。この一実施形態は、記録媒体として、着脱自在のメモリカードを使用するディジタルオーディオ信号のレコーダ(記録および再生機)である。図1において、破線が囲んで示す1がセットとしてのレコーダを示し、40がレコーダに着脱自在のメモリカードを示す。なお、この発明は、ディジタルオーディオ信号以外に動画データ、静止画データ等の記録/再生に対しても適用できる。
【0014】
レコーダ1は、CPU2と、CPU2とバスで接続されたセキュリティブロックと、操作ボタン4と、表示デバイス5とを有している。セキュリティブロック3は、DES(Data Encryption Standard)の暗号化回路を含む。操作ボタン4からのユーザの操作に応じて発生した録音指令、再生指令等のデータがバスを介してCPU2に与えられる。種々の情報、レコーダ1の動作状態等が表示デバイス5によって表示される。さらに、6は、外部入出力と内部のオーディオエンコーダ/デコーダ7との間に設けられたオーディオインターフェースである。
【0015】
後述するように、メモリカード40は、フラッシュメモリ(不揮発性メモリ)42、DESの暗号化回路を含むセキュリティブロック52、通信用インターフェース、レジスタ等が1チップ上にIC化されたものである。メモリカード40は、レコーダ1に対して着脱自在とされている。なお、この一実施形態では、暗号化機能を有しないメモリカード、すなわち、セキュリティブロックを有しないメモリカードをレコーダ1が使用することが可能とされている。
【0016】
オーディオエンコーダ/デコーダ7は、ディジタルオーディオ信号を高能率符号化し、また、高能率符号化データを復号する。高能率符号化方法としては、ミニディスクで採用されているATRAC(Adaptive Transform Acoustic Coding)を改良したもの(ATRAC3と表記する)が使用できる。ATRAC3では、44.1kHzでサンプリングした1サンプル16ビットのオーディオデータを処理する。ATRAC3でオーディオデータを処理する時の最小のデータ単位がサウンドユニットSUである。1SUは、1024サンプル分(1024×16ビット×2チャンネル)を数百バイトに圧縮したものであり、時間にして約2.3m秒である。ATRAC3により約1/10にオーディオデータが圧縮される。ミニディスクにおいてそうであるように、ATRAC3の工夫された信号処理によって、圧縮/伸長処理による音質の劣化は少ない。
【0017】
MD(ミニディスク)の再生出力、チューナの出力、テープ再生出力等のアナログオーディオ信号8がA/D変換器9によりディジタルオーディオ信号へ変換され、ディジタルオーディオ信号がオーディオインターフェース6に供給される。ディジタル入力10は、MDまたはCD(コンパクトディスク)の再生出力、ディジタル放送、ネットワークで配信されたオーディオデータ等である。ディジタル入力10がオーディオインターフェース6に供給される。ディジタル入力10は、例えば光ケーブルを介して伝送される。オーディオインターフェース6では、入力選択の処理がされ、選択された入力ディジタルオーディオ信号がオーディオエンコーダ/デコーダ7に供給される。
【0018】
オーディオエンコーダ/デコーダ7からの符号化データがセキュリティブロック3において暗号化される。セキュリティブロック3は、コンテンツ(ここでは、ディジタルオーディオ信号)の著作権を保護するための備えられている。レコーダ1のセキュリティブロック3は、複数のマスターキーと機器毎にユニークなストレージキーを持つ。さらに、乱数発生回路を持ち、セキュリティブロック52を内蔵するメモリカード40が装着された時に、装着されたものが真正なものであるかを確認する認証を行い、正しく認証できれば、セッションキーを共有することができる。
【0019】
セキュリティブロック3からの暗号化されたオーディオデータがCPU2に供給される。CPU2は、着脱機構(図示しない)に装着されたメモリカード40とメモリインタフェース11を介しての通信を行い、暗号化されたデータをメモリカード40のフラッシュメモリ42に書き込む。メモリインタフェース11によって、CPU2とメモリカード40との間では、シリアル通信がなされる。
【0020】
CPU2およびメモリインタフェース11によってメモリカード40から読み出した暗号化されたオーディオデータは、セキュリティブロック3によって復号化され、オーディオエンコーダ/デコーダ7によって復号化処理を受ける。オーディオエンコーダ/デコーダ7の出力がオーディオインターフェース6を介してD/A変換器12に供給され、アナログオーディオ出力13へ変換される。また、オーディオエンコーダ/デコーダ7からのオーディオデータ、並びにセキュリティブロック3からの復号化データがインターフェース6を介してディジタル出力14および15として出力される。
【0021】
図2は、メモリカード40の構成を示す。メモリカード40は、コントロールブロック41とフラッシュメモリ42が1チップICとして構成されたものである。レコーダ1のCPU2とメモリカード40との間の双方向シリアルインタフェース(メモリインタフェース11)は、10本の線からなる。主要な4本の線は、データ伝送時にクロックを伝送するためのクロック線SCKと、ステータスを伝送するためのステータス線SBSと、データを伝送するデータ線DIO、インターラプト線INTとである。その他に電源供給用線として、2本のGND線および2本のVCC線が設けられる。2本の線Reservは、未定義の線である。
【0022】
クロック線SCKは、データに同期したクロックを伝送するための線である。ステータス線SBSは、メモリカード40のステータスを表す信号を伝送するための線である。データ線DIOは、コマンドおよび暗号化されたオーディオデータを入出力するための線である。インターラプト線INTは、メモリカード40からレコーダ1のCPU2に対しての割り込みを要求するインターラプト信号を伝送する線である。メモリカード40を装着した時にインターラプト信号が発生する。但し、この一実施形態では、かかるインターラプト信号をデータ線DIOを介して伝送するようにしているので、インターラプト線INTを接地し、使用していない。
【0023】
コントロールブロック41のシリアル/パラレル変換・パラレル/シリアル変換・インタフェースブロック(S/P,P/S,IFブロックと略す)43は、上述した複数の線を介して接続されたレコーダ1のメモリインタフェース11とコントロールブロック41とのインタフェースである。S/P,P/S,IFブロック43は、レコーダ1から受け取ったシリアルデータをパラレルデータに変換し、コントロールブロック41に取り込み、コントロールブロック41からのパラレルデータをシリアルデータに変換してレコーダ1に送る。また、S/P,P/S,IFブロック43は、データ線DIOを介して伝送されるコマンドおよびデータを受け取った時に、フラッシュメモリ42に対する通常のアクセスのためのコマンドおよびデータと、暗号化に必要なコマンドおよびデータとを分離する。
【0024】
つまり、データ線DIOを介して伝送されるフォーマットでは、最初にコマンドが伝送され、その後にデータが伝送される。S/P,P/S,IFブロック43は、コマンドのコードを見て、通常のアクセスに必要なコマンドおよびデータか、暗号化に必要なコマンドおよびデータかを判別する。この判別結果に従って、通常のアクセスに必要なコマンドをコマンドレジスタ44に格納し、データをページバッファ45およびライトレジスタ46に格納する。ライトレジスタ46と関連してエラー訂正符号化回路47が設けられている。ページバッファ45に一時的に蓄えられたデータに対して、エラー訂正符号化回路47がエラー訂正符号の冗長コードを生成する。
【0025】
コマンドレジスタ44、ページバッファ45、ライトレジスタ46およびエラー訂正符号化回路47の出力データがフラッシュメモリインタフェースおよびシーケンサ(メモリI/F,シーケンサと略す)51に供給される。メモリIF,シーケンサ51は、コントロールブロック41とフラッシュメモリ42とのインタフェースであり、両者の間のデータのやり取りを制御する。メモリIF,シーケンサ51を介してデータがフラッシュメモリ42に書き込まれる。
【0026】
フラッシュメモリ42から読み出されたデータがメモリIF,シーケンサ51を介してページバッファ45、リードレジスタ48、エラー訂正回路49に供給される。ページバッファ45に記憶されたデータがエラー訂正回路49によってエラー訂正がなされる。エラー訂正がされたページバッファ45の出力およびリードレジスタ48の出力がS/P,P/S,IFブロック43に供給され、上述したシリアルインタフェースを介してレコーダ1のCPU2に供給される。
【0027】
著作権保護のために、レコーダ1のセキュリティIC40とメモリカード40のセキュリティブロック52とによって、フラッシュメモリ42に書き込まれるコンテンツ(ATRAC3により圧縮されたオーディオデータ、以下ATRAC3データと表記する)は、暗号化される。セキュリティブロック52は、バッファメモリ53、DESの暗号化回路54、不揮発性メモリ55等を有する。
【0028】
なお、50は、メモリカード40のバージョン情報、各種の属性情報等が格納されているコンフィグレーションROMである。また、メモリカード40には、ユーザが必要に応じて操作可能な誤消去防止用のスイッチ60が備えられている。このスイッチ60が消去禁止の接続状態にある場合には、フラッシュメモリ42を消去することを指示するコマンドがレコーダ1側から送られてきても、フラッシュメモリ42の消去が禁止される。さらに、61は、メモリカード40の処理のタイミング基準となるクロックを発生する発振器である。
【0029】
メモリカード40のセキュリティブロック52は、複数の認証キーとメモリカード毎にユニークなストレージキーを持つ。不揮発性メモリ55は、暗号化に必要なキーを格納するもので、外部からは見えない。例えばストレージキーが不揮発性メモリ55に格納される。さらに、乱数発生回路を持ち、専用(ある決められたデータフォーマット等の使用が同じシステム内の意味)レコーダ1と正しく認証ができ、セッションキーを共有できる。ATRAC3データを暗号化するためのコンテンツキーは、セッションキーで暗号化されてレコーダ1とメモリカード40との間で伝送される。メモリカード40のセキュリティブロック52と同様に、レコーダ1のセキュリティブロック3もセット固有のストレージキーを有する。暗号化されたコンテンツを移動する時に、ストレージキーを使用してコンテンツキーが掛け直される。
【0030】
図3は、暗号化機能を有しない(すなわち、セキュリティ非対応)メモリカード40’を示す。図2に示し、上述したメモリカード40と比較すると、S/P,P/S,IFブロック43に対して、セキュリティブロック52が接続されていない。その他の構成に関して、メモリカード40と40’とは同一である。また、形状、サイズもメモリカード40と40’とが同一とされている。図1に示すレコーダ1は、セキュリティ対応のものであるので、メモリカードとの相互認証、キーの通信等を行う。若し、セキュリティに対応していない図3に示すメモリカード40’を装着すると、レコーダ1は、メモリカード40’がセキュリティ非対応のもので、メモリカード40’を使用できないものと決定する。
【0031】
レコーダ1がメモリカードの種類を決定する方法としては、幾つかのものを利用できる。一つの方法では、メモリカードを装着した時に、認証を行うために、キーを伝送する時に、メモリカード40’からは、正規の応答を受信できず、レコーダ1においてタイムアウトの決定がされ、その結果、メモリカードがセキュリティ非対応のものと決定できる。他の方法では、メモリカードを装着した時に、最初にレコーダ1に読み込まれるメモリカードの領域(ブート領域)中に、セキュリティ対応/非対応の識別情報を記録しておき、この識別情報に基づいてレコーダ1がメモリカードの種類を決定することができる。
【0032】
また、図1に示すレコーダ1に限らず、セキュリティ非対応のメモリカード40’を使用するようにした機器も存在する。例えばCCDカメラで撮影した画像をメモリカードに記録し、メモリカードから撮影画像を再生する機能を有する、ディジタルハンディムービーは、メモリカード40’を使用できる。かかるディジタルハンディムービーは、セキュリティ対応のメモリカード40を使用できないのが普通である。後述するように、この発明の一実施形態では、メモリカード40の互換性を高めるために、セキュリティ非対応のディジタルハンディムービーのようなセットがメモリカード40を使用した記録および再生ができるように、メモリカード40が構成されている。すなわち、上述したように、S/P,P/S,IFブロック43は、フラッシュメモリ42に対して書き込み/読み出し用のコマンドおよびデータと、セキュリティブロックに必要なコマンドおよびデータとを分離する機能を有している。
【0033】
上述したこの発明の一実施形態についてさらに詳細に説明する。図4は、メモリカードを記憶媒体とするコンピュータシステムのファイルシステム処理階層を示す。ファイルシステム処理階層としては、アプリケーション処理層が最上位であり、その下に、ファイル管理処理層、論理アドレス管理層、物理アドレス管理層、フラッシュメモリアクセスが順次おかれる。この階層構造において、ファイル管理処理層がFATファイルシステムである。物理アドレスは、フラッシュメモリの各ブロックに対して付されたもので、ブロックと物理アドレスの対応関係は、不変である。論理アドレスは、ファイル管理処理層が論理的に扱うアドレスである。
【0034】
図5は、メモリカード40におけるフラッシュメモリ42のデータの物理的構成の一例を示す。フラッシュメモリ42は、セグメントと称されるデータ単位が所定数のブロック(固定長)へ分割され、1ブロックが所定数のページ(固定長)へ分割される。フラッシュメモリ42では、ブロック単位で消去が一括して行われ、書き込みと読み出しは、ページ単位で一括して行われる。各ブロックおよび各ページは、それぞれ同一のサイズとされ、1ブロックがページ0からページmで構成される。1ブロックは、例えば8KB(Kバイト)バイトまたは16KBの容量とされ、1ページが512Bの容量とされる。フラッシュメモリ42全体では、1ブロック=8KBの場合で、4MB(512ブロック)、8MB(1024ブロック)とされ、1ブロック=16KBの場合で、16MB(1024ブロック)、32MB(2048ブロック)、64MB(4096ブロック)の容量とされる。
【0035】
1ページは、512バイトのデータ部と16バイトの冗長部とからなる。冗長部の先頭の3バイトは、データの更新に応じて書き換えられるオーバーライト部分とされる。3バイトの各バイトに、先頭から順にブロックステータス、ページステータス、更新ステータスが記録される。冗長部の残りの13バイトの内容は、原則的にデータ部の内容に応じて固定とされる。13バイトは、管理フラグ(1バイト)、論理アドレス(2バイト)、フォーマットリザーブの領域(5バイト)、分散情報ECC(2バイト)およびデータECC(3バイト)からなる。分散情報ECCは、管理フラグ、論理アドレス、フォーマットリザーブに対する誤り訂正用の冗長データであり、データECCは、512バイトのデータに対する誤り訂正用の冗長データである。
【0036】
管理フラグとして、システムフラグ(その値が1:ユーザブロック、0:ブートブロック)、変換テーブルフラグ(1:無効、0:テーブルブロック)、コピー禁止指定(1:OK、0:NG)、アクセス許可(1:free、0:リードプロテクト)の各フラグが記録される。
【0037】
先頭の二つのブロック0およびブロック1がブートブロックである。ブロック1は、ブロック0と同一のデータが書かれるバックアップ用である。ブートブロックは、カード内の有効なブロックの先頭ブロックであり、メモリカードを機器に装填した時に最初にアクセスされるブロックである。残りのブロックがユーザブロックである。ブートブロックの先頭のページ0にヘッダ、システムエントリ、ブート&アトリビュート情報が格納される。ページ1に使用禁止ブロックデータが格納される。ページ2にCIS(Card Information Structure)/IDI(Identify Drive Information)が格納される。
【0038】
図6は、ブートブロックのフォーマットを示す。ブートブロックのヘッダ(368バイト)には、ブートブロックID、フォーマットバージョン、ブートブロック内の有効なエントリ数が記録される。システムエントリ(48バイト)には、使用禁止ブロックデータの開始位置、そのデータサイズ、データ種別、CIS/IDIのデータ開始位置、そのデータサイズ、データ種別が記録される。
【0039】
図7は、ブート&アトリビュート情報(968バイト)を詳細に示す。ブート&アトリビュート情報には、メモリカードのクラス、タイプ(読み出し専用、リードおよびライト可能、両タイプのハイブリッド等)、ブロックサイズ、ブロック数、総ブロック数、セキュリティ対応か否か、カードの製造に関連したデータ(製造年月日等)等が記録される。セットは、このセキュリティ対応か否かの識別情報(1バイト)によって、装着されたメモリカードがセキュリティ対応か否かを決定できる。図7において、(*1)が付された情報は、セット側が読み出して装着時に確認する項目であり、(*2)が付された情報は、製造および品質管理上の情報を設定する項目である。
【0040】
フラッシュメモリは、データの書き換えを行うことにより絶縁膜の劣化を生じ、書き換え回数が制限される。従って、ある同一の記憶領域(ブロック)に対して繰り返し集中的にアクセスがなされることを防止する必要がある。従って、ある物理アドレスに格納されているある論理アドレスのデータを書き換える場合、フラッシュメモリのファイルシステムでは、同一のブロックに対して更新したデータを再度書き込むことはせずに、未使用のブロックに対して更新したデータを書き込むようになされる。その結果、データ更新前における論理アドレスと物理アドレスの対応関係が更新後では、変化する。このような処理(スワップ処理と称する)を行うことで、同一のブロックに対して繰り返して集中的にアクセスがされることが防止され、フラッシュメモリの寿命を延ばすことが可能となる。
【0041】
論理アドレスは、一旦ブロックに対して書き込まれたデータに付随するので、更新前のデータと更新後のデータの書き込まれるブロックが移動しても、FATからは、同一のアドレスが見えることになり、以降のアクセスを適正に行うことができる。スワップ処理により論理アドレスと物理アドレスとの対応関係が変化するので、両者の対応を示す論理−物理アドレス変換テーブルが必要となる。このテーブルを参照することによって、FATが指定した論理アドレスに対応する物理アドレスが特定され、特定された物理アドレスが示すブロックに対するアクセスが可能となる。
【0042】
論理−物理アドレス変換テーブルは、CPU2によってメモリ上に格納される。若し、RAM容量が少ない時は、フラッシュメモリ中に格納することができる。このテーブルは、概略的には、昇順に並べた論理アドレス(2バイト)に物理アドレス(2バイト)をそれぞれ対応させたテーブルである。フラッシュメモリの最大容量を128MB(8192ブロック)としているので、2バイトによって8192のアドレスを表すことができる。また、論理−物理アドレス変換テーブルは、セグメント毎に管理され、そのサイズは、フラッシュメモリの容量に応じて大きくなる。例えばフラッシュメモリの容量が8MB(2セグメント)の場合では、2個のセグメントのそれぞれに対して2ページが論理−物理アドレス変換テーブル用に使用される。論理−物理アドレス変換テーブルを、フラッシュメモリ中に格納する時には、上述した各ページの冗長部における管理フラグの所定の1ビットによって、当該ブロックが論理−物理アドレス変換テーブルが格納されているブロックか否かが指示される。
【0043】
上述したメモリカードは、ディスク状記録媒体と同様にパーソナルコンピュータのFATファイルシステムによって使用可能なものである。図5には示されてないが、フラッシュメモリ上にIPL領域、FAT領域およびルート・ディレクトリ領域が設けられる。IPL領域には、最初にレコーダのメモリにロードすべきプログラムが書かれているアドレス、並びにメモリの各種情報が書かれている。FAT領域には、ブロック(クラスタ)の関連事項が書かれている。FATには、未使用のブロック、次のブロック番号、不良ブロック、最後のブロックをそれぞれ示す値が規定される。さらに、ルートディレクトリ領域には、ディレクトリエントリ(ファイル属性、更新年月日、開始クラスタ、ファイルサイズ等)が書かれている。
【0044】
さらに、この一実施形態では、上述したメモリカード40のフォーマットで規定されるファイル管理システムとは別個に、音楽用ファイルに対して、ファイル管理情報(トラック情報管理ファイル)を規定している。トラック情報管理ファイルは、メモリカード40のユーザブロックを利用してフラッシュメモリ42上に記録される。それによって、メモリカード40上のFATが壊れても、ファイルの修復を可能とできる。
【0045】
トラック情報管理ファイルは、CPU2により作成される。例えば最初に電源をオンした時に、メモリカード40が装着されているか否かが判定され、メモリカードが装着されている時には、フラッシュメモリ42のブートブロックがCPU2に読み込まれる。ブートブロック中の識別情報によって、装着したメモリカードがセキュリティ対応か、非対応かが決定される。セキュリティ対応であると決定されると、認証動作がなされる。その他のメモリカード40から読み込まれたデータは、CPU2が管理するメモリ(図示せず)に格納される。ユーザが購入して初めて使用するメモリカードでも、出荷時にフラッシュメモリ42には、FATや、ルートディレクトリの書き込みがなされている。トラック情報管理ファイルは、録音がなされると、作成される。認証が成立すると、レコーダ1によって、暗号化されたATRAC3データファイルが記録/再生される。
【0046】
記録時には、操作ボタン4で録音ボタンを押すことによって発生した録音指令がCPU2に与えられる。そして、入力したオーディオデータがエンコーダ/デコーダ7によって圧縮され、エンコーダ/デコーダ7からのATRAC3データがセキュリティブロック3により暗号化される。CPU2が暗号化されたATRAC3データをメモリカード40のフラッシュメモリ42に記録する。この記録後にFATおよびトラック情報管理ファイルが更新される。ファイルの更新の度、具体的には、オーディオデータの記録を開始し、記録を終了する度に、CPU2が制御するメモリ(図示せず)上でFATおよびトラック情報管理ファイルが書き換えられる。そして、メモリカード40を外す時に、またはパワーをオフする時に、メモリからメモリカード40のフラッシュメモリ42上に最終的なFATおよびトラック情報管理ファイルが格納される。この場合、オーディオデータの記録を開始し、記録を終了する度に、フラッシュメモリ42上のFATおよびトラック情報管理ファイルを書き換えても良い。編集を行った場合も、トラック情報管理ファイルの内容が更新される。
【0047】
上述したこの発明の一実施形態におけるセキュリティ保護機能についてさらに説明する。最初に図8を参照してコンテンツにおけるキーの関係について説明する。メモリカード40のフラッシュメモリ42上では、図8Aに示すように、キーエリア101が設けられ、キーエリア101にコンテンツ(暗号化されたオーディオデータのトラック(曲))毎に作成されるコンテンツキーCKがメモリカードに固有のストレージキーKstmで暗号化されて格納されている。暗号化は、DESと表記され、コンテンツキーCKをストレージキーKstmで暗号化した場合には、DES(Kstm,CK)と表記される。この一実施形態では、暗号化した値は、56ビットにエラー検出用のCRC(8ビット)を加えた64ビット長でもって扱われる。
【0048】
コンテンツのトラック内にパーツデータエリア102が規定され、パーツキーPKがパーツ毎に記録される。パーツは、16Kバイトのブロック103の集合であり、各ブロックには、ブロックシードBK SEED、イニシャルベクターINVが記録されている。パーツキーPKは、コンテンツを暗号化するブロックキーBKを作成するために、コンテンツキーCKとペアで使用されるものである。すなわち、BK=DES(CK(+)PK,BK SEED)(56ビット+8ビット)である。(+)は、排他的論理和を表す。イニシャルベクターINVは、ブロックの暗号化、復号化の初期値である。
【0049】
図8Bは、レコーダ1内におけるコンテンツを示す。キーエリア111にコンテンツ毎のコンテンツキーCKが復号化され、レコーダ1に固有のストレージキーKstdで再暗号化されて保持される。すなわち、復号化は、IDES(Kstm,CK)(56ビット+8ビット)と表記され、再暗号化は、DES(Kstd,CK)(56ビット+8ビット)表記される。コンテンツを構成するパーツデータエリア112毎にブロックキーBKを作成するためのパーツキーPKが記録される。パーツを構成するブロック113のそれぞれには、ブロックシードBK SEED、イニシャルベクターINVが記録されている。メモリカード上と同様に、ブロックキーBKは、BK=DES(CK(+)PK,BK SEED)(56ビット+8ビット)である。
【0050】
図9は、録音時の暗号化の処理の流れを説明するために、簡略化したブロック図であり、図1と対応する部分には、同一符号を付して示し、暗号化の説明に特に不要な構成は、省略されている。Sekは、認証成立時にレコーダ1とメモリカード40との間で共有されるセッションキーである。また、ディジタルオーディオ入力10のソースとしてCD10’が示されている。
【0051】
メモリカード40がレコーダ1に装着されると、装着したメモリカードがセキュリティ対応のものかどうかがブート領域中の識別情報によって決定される。セキュリティ対応のものと決定されると、レコーダ1とメモリカード40との間で、相互に正規のものであるかを認証する。
【0052】
図10は、認証時のセット(レコーダ1)およびメモリカード40間の暗号化の処理を示すものである。最初のステップS1において、メモリカード40のセキュリティブロック52内の乱数発生器によって乱数Rmを発生し、メモリカード40のシリアル番号IDと共に送信する。
【0053】
レコーダ1では、ステップS2の処理を行う。すなわち、RmとIDとを受け取り、IKj=MAC(MKj,ID)の関係にしたがって、認証キーIKjを生成する。MKjは、レコーダ1のセキュリティブロック3に記憶されている複数のマスターキーMK0 〜MK31の内で選択された一つのマスターキーである。レコーダ1は、乱数Rdを発生し、認証キーでメッセージ認証子MACA (Message Authentication Code) 、すなわち、MAC(IKj,ID//Rm//Rd)を作成する。ここで、A//Bは、AとBの連結(nビットのAの後ろにmビットのBを結合して(n+m)ビットとしたもの)を示す。そして、レコーダ1が乱数Sdを発生し、Rd//Sd//MACA //jをメモリカード40へ送信する。
【0054】
メモリカード40は、ステップS3において、このデータRd//Sd//MACA //jを受け取り、jからセキュリティブロック52内の認証キーIKjを見つけ、認証キーIKjおよびRd、Rm、IDを用いてMACB を計算する。計算したMACB が受け取ったMACA と同一であれば、メモリカード40は、正しいとしてセット(レコーダ)を認める。そして、ステップS4において、メモリカード40は、MACC =MAC(IKj,Rm//Rd)を作成し、乱数Smを発生する。その後、メモリカード40は、Sm//MACC をレコーダ1に送信する。
【0055】
ステップS5において、レコーダ1は、Sm//MACC を受け取る。レコーダ1は、IKj,Rm,Rdを用いてMACD を計算する。計算したMACD が受け取ったMACC と同一であれば、レコーダ1は、正しいとしてメモリカード40を認める(すなわち、認証する)。この段階では、レコーダ1およびメモリカード40の両者が選択した認証キーIKjおよび乱数Sd、Smを有している。そして、レコーダ1は、ステップS6において、MAC(IKj,Rm//Rd)をセッションキーSekと指定する。メモリカード40側でも、MAC(IKj,Rm//Rd)をセッションキーSekと指定する。このように、正しく相互認証がなされると、セッションキーSekをレコーダ1とメモリカード40とが共有する。セッションキーは、認証が成立する度に生成される。
【0056】
図11は、レコーダ1によりオーディオファイルをメモリカード40のフラッシュメモリ42に記録する時のキーの書き込み処理を示す。なお、書き込み処理を開始するときには、セッションキーSekの生成処理が終了しており、セッションキーSekをレコーダ1とメモリカード40とが共有している。ステップS11において、レコーダ1は、コンテンツのトラックデータ毎に乱数を発生し、乱数に応じてたコンテンツキーCKを作成する。次に、ステップS12において、レコーダ1は、コンテンツキーCKをセッションキーSekで暗号化し、暗号化したDES(Sek,CK)をメモリカード40に送信する。
【0057】
メモリカード40は、ステップS13において、このデータを受け取り、セッションキーでコンテンツキーCKを復号する。すなわち、IDES(Sek,DES(Sek,CK))と復号処理が表記される。次のステップS14において、メモリカード40は、復号したコンテンツキーCKをメモリカード40のストレージキーKstmで再度、暗号化し、再暗号化したコンテンツキーDES(Kstm,CK)がレコーダ1に送信される。
【0058】
レコーダ1は、ステップS15において、再暗号化したコンテンツキーを、パーツデータエリア112を管理するキーエリア111に配置させ、再暗号化されたコンテンツキーCKおよびコンテンツがメモリカード40のフラッシュメモリに記録されるようにフォーマット化の処理を行う。コンテンツの暗号化のために、図9に示されるように、コンテンツキーCKとパーツキーPKとの排他的論理和または論理積がとられる。その結果、テンポラリーキーTMKが得られる。テンポラリーキーTMKは、セキュリティブロック3内にのみ存在し、外部からはアクセス可能ではない。各ブロック113の先頭で乱数を発生し、これをブロックシードBK SEEDとし、各パーツデータエリア112内に格納される。レコーダ1は、テンポラリーキーTMKでブロックシードBK SEEDを暗号化し、ブロックキーBKが得られる。すなわち、BK=(CK(+)PK,BK SEED)の関係が得られる。ブロックキーBKもセキュリティブロック3内にのみ存在し、セキュリティブロック3の外部からはアクセス可能ではない。
【0059】
ステップS16において、レコーダ1は、ブロックキーBKによってパーツデータエリア112内のデータをブロック毎に暗号化し、暗号化されたデータと、キーエリア111内のデータをメモリカード40に送信する。メモリカード40は、レコーダ1から受け取った暗号化されたデータおよびキーエリア111内のデータ(ヘッダデータ)をフラッシュメモリ42に記録する(ステップS17)。
【0060】
図12は、レコーダ1がメモリカード40のフラッシュメモリ42に蓄えられているオーディオトラックを再生する時の処理の流れを説明するために、簡略化したブロック図であり、図1と対応する部分には、同一符号を付して示し、暗号化および復号化の説明に特に不要な構成は、省略されている。図13は、図12と同様に、レコーダ1によりオーディオトラックをメモリカード40のフラッシュメモリ42から再生する時の復号化処理を示す。再生時でも、相互認証が成立することによって、レコーダ1とメモリカード40との間でセッションキーSekが共有される。
【0061】
ステップS21において、レコーダ1は、メモリカード40からデータ読み出すことによって、ストレージキーKstmで暗号化されたコンテンツキーCKすなわち、(DES(Kstm,CK))と、暗号化されたコンテンツ(所望のトラックのパーツデータエリア102)を得る。そして、レコーダ1は、ストレージキーKstmで暗号化されたコンテンツキーCKをメモリカード40に渡す。
【0062】
ステップS22において、メモリカード40は、ストレージキーKstmでコンテンツキーCKを復号する(IDES(Kstm,DES(Kstm,CK))。ステップS23において、メモリカード40は、復号したコンテンツキーをセッションキーSekで暗号化し、DES(Sek,CK)をレコーダ1に送る。
【0063】
レコーダ1は、ステップS24において、セッションキーSekでコンテンツキーを復号する。次のステップS25において、レコーダ1は、復号したコンテンツキーCKと、パーツキーPKと、ブロックシードBK SEEDを使用してブロックキーBKを作成する。ステップS26では、レコーダ1は、ブロック毎にブロックキーBKによって暗号化されたパーツデータエリア102をそれぞれ復号化する。復号化されたオーディオデータがオーディオエンコーダ/デコーダ7によって復号化される。
【0064】
この発明の一実施形態におけるレコーダ1とメモリカード40との間のシリアンインタフェースについてより詳細に説明する。図2に示されるように、レコーダ1とメモリカード40との間を結合する10本の線の内で、信号の送受信にとって主要なものは、クロック線SCK、ステータス線SBSおよびデータ線DIOである。
【0065】
図14は、メモリカード40からデータを読み出す時のタイミングを示す。状態0(初期状態)以外の状態において、クロック線SCKを介して伝送されるデータと同期したクロックが伝送される。レコーダ1とメモリカード40との間で、何等データの送受信がされていない状態では、ステータス線SBSがローレベルとなっている。これが状態0(初期状態)である。そして、タイミングt31において、レコーダ1がステータス線SBSをハイレベルとし、状態1となる。
【0066】
メモリカード40(S/P,P/S,IFブロック43)は、ステータス線SBSがハイレベルに切り替わったことによって、状態0から状態1へ変化したことを検出する。状態1では、データ線DIOを介してレコーダ1からメモリカード40に対して読み出しコマンドが送信され、メモリカード40が読み出しコマンドを受信する。この読み出しコマンドは、シリアルインタフェース用のTPC(Serial Protocol Command) と称されるプロトコルコマンドである。後述するように、プロトコルコマンドによって、通信の内容と後続するデータのデータ長が特定される。
【0067】
コマンドの送信が完了したタイミングt32において、ステータス線SBSがハイレベルからローレベルに切り替えられる。それによって、状態1から状態2へ遷移する。状態2では、メモリカード40が受信したコマンドで指示される処理、具体的には、読み出しコマンドで指定されたアドレスのデータをフラッシュメモリ42から読み出す処理を行う。この処理がなされている間、データ線DIOを介してビジー信号(ハイレベル)がレコーダ1に送信される。
【0068】
そして、フラッシュメモリ42からデータの読み出しが完了したタイミングt33において、ビジー信号の出力が停止され、レコーダ1に対してメモリカード40からデータを送出する準備ができたことを示すレディー信号(ローレベル)の出力が開始される。
【0069】
レコーダ1は、メモリカード40からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知り、タイミングt34において、ステータス線SBSをハイレベルに切り替える。すなわち、状態2から状態3へ遷移する。
【0070】
状態3になると、メモリカード40は、状態2においてページバッファ45に読み出したデータをデータ線DIOを介してレコーダ1に対して出力する。読み出しデータの転送が完了したタイミングt35において、レコーダ1は、クロック線SCKを介して伝送されていたクロックの供給を停止すると共に、ステータス線をハイレベルからローレベルへ切り替える。それによって、状態3から初期状態(状態0)に遷移する。
【0071】
なお、メモリカード40の内部状態に変化が生じて何らかの割り込み処理を行う必要が発生すると、メモリカード40は、タイミングt36で示すように、状態0において、割り込みを示すインターラプト信号をデータ線DIOを介してレコーダ1に供給する。レコーダ1は、状態0でメモリカード40からデータ線DIOを介して信号が供給された場合、その信号がインターラプト信号であることを認識できるように設定されている。レコーダ1がインターラプト信号を受け取ると、そのインターラプト信号に基づいて必要な処理を行う。
【0072】
図15は、メモリカード40のフラッシュメモリ42に対してデータを書き込む時のタイミングチャートである。初期状態(状態0)では、クロックSCKの伝送がされない。タイミングt41において、レコーダ1がステータス線SBSをローレベルからハイレベルに切り替える。それによって、データ線DIOを介して書き込みコマンドが伝送される状態1に遷移する。メモリカード40は、状態1において、コマンドを取得するように準備する。タイミングt41からコマンドがデータ線DIOを介してメモリカード40に伝送され、メモリカード40がこの書き込みコマンドを取得する。
【0073】
書き込みコマンドの送信が完了したタイミングt42において、レコーダ1がステータス線SBSをハイレベルからローレベルに切り替える。それによって、状態1から状態2へ遷移する。状態2では、レコーダ1が書き込みデータをデータ線DIOを介してメモリカード40に伝送する。メモリカード40では、受け取った書き込みデータがページバッファ45に蓄えられる。
【0074】
書き込みデータの伝送が終了するタイミングt43において、ステータス線SBSがローレベルからハイレベルへ切り替えられ、状態2から状態3へ遷移する。状態3において、メモリカード40は、書き込みデータをフラッシュメモリ42へ書き込む処理を行う。状態3において、メモリカード40は、データ線SBSを介してビジー信号(ハイレベル)をレコーダ1に対して送信する。レコーダ1は、書き込みコマンドを送信し、且つ現在の状態が状態3であることから、メモリカード40から送信される信号がステータス信号であると判断する。
【0075】
メモリカード40において、書き込みデータの書き込み処理が終了すると、終了したタイミングt44において、ビジー信号の出力を停止し、レディー信号(ローレベル)をレコーダ1に対して送信する。レコーダ1は、レディー信号を受信すると、書き込みコマンドに対応する書き込み処理が完了したものと判断し、クロック信号の送信を止めると共に、タイミングt45においてステータス線SBSをハイレベルからローレベルへ切り替える。それによって、状態3から状態0(初期状態)に戻る。
【0076】
さらに、状態0において、メモリカード40からデータ線DIOを介してハイレベルの信号をレコーダ1が受け取った場合には、レコーダ1がこの信号をインターラプト信号と認識する。そして、レコーダ1は、受信したインターラプト信号に基づいて必要な処理を行う。例えばメモリカード40をレコーダ1から取り外した時に、メモリカード40がインターラプト信号を発生する。
【0077】
上述した読み出し動作、書き込み動作以外においても、状態1において、コマンドが伝送され、その後の状態2において、コマンドに対応するデータが伝送される。レコーダ1とメモリカード40間のシリアルインタフェースは、上述したものに限定されず、種々のものを使用できる。
【0078】
図16は、シリアルインタフェースでデータ線DIOを介して伝送されるプロトコルコマンド(TPCコード)の一例である。プロトコルコマンドは、1バイト長であり、その値の16進表記(hを付加して示す)と、0および1の表記が示されている。また、各コマンドの意味(定義)については、セキュリティ非対応のメモリカード40’(図3参照)に関するものと、セキュリティ対応のメモリカード40(図2参照)に関するものとが示されている。また、コマンドが読み出しに関連するものか、書き込みに関連するものかを区別するために、R/Wが示されている。さらに、上述したように、コマンドの伝送が状態1でなされ、その後の状態2でデータの伝送がなされるので、コマンドに対応するデータ長(バイト数)も示されている。プロトコルコマンドTPCのそれぞれについて以下に説明する。
【0079】
TPC=2Dh:メモリカード40および40’に対して共通のコマンド、すなわち、通常のフラッシュメモリに対するアクセス用のコマンド(以下、単にメモリ制御コマンドと称する)であって、ページデータの読み出しのコマンドであり、このコマンドの後に続くデータ長は、1ページ分のデータ長(512バイト+2バイト(CRC))である。ページデータは、ページバッファ45から読み出される。
【0080】
TPC=D2hは、メモリ制御コマンドであって、ページデータの書き込みのコマンドであり、このコマンドの後に続くデータ長は、1ページ分のデータ長(512バイト+2バイト(CRC))である。ページデータは、ページバッファ45に書き込まれる。
【0081】
TPC=4Bhは、メモリ制御コマンドであって、リードレジスタ48の読み出しコマンドであり、このコマンドの後に続くデータ長は、(31バイト+2バイト(CRC))である。
【0082】
TPC=B4hは、メモリ制御コマンドであって、ライトレジスタ46の書き込みコマンドであり、このコマンドの後に続くデータ長は、(31バイト+2バイト(CRC))である。
【0083】
TPC=78hは、メモリ制御コマンドであって、リードレジスタ48中の1バイトを読み出すためのコマンドであり、このコマンドの後に続くデータ長は、(1バイト+2バイト(CRC))である。
【0084】
TPC=87hは、メモリ制御コマンドであって、コマンドレジスタ44のアクセス範囲を変えるためのコマンドであり、このコマンドの後に続くデータ長は、(4バイト+2バイト(CRC))である。
【0085】
TPC=1Ehは、メモリカード40’において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52内のステータスレジスタのデータの読み出しの命令として規定されているコマンドである。このコマンドの後に続くデータ長は、2バイト+2バイト(CRC)である。このように、セキュリティブロック52にのみ関係するコマンドをセキュリティ用コマンドと称する。
【0086】
TPC=E1hは、メモリ制御コマンドであって、コマンドレジスタ44にコマンドをセットする命令である。このコマンドの後に続くデータは、やはりコマンド(TPCより下位階層のコマンド)であるので、データ長が1バイトにCRCの2バイトを加えた3バイトである。
【0087】
TPC=3Chは、メモリカード40’において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52からセキュリティ関係のデータの読み出しの命令として規定されている、セキュリティ用コマンドである。このコマンドの後に続くデータ長は、24バイト+2バイト(CRC)である。
【0088】
TPC=C3hは、メモリカード40’において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52に対してセキュリティ関係のデータを書き込む命令として規定されている、セキュリティ用コマンドである。このコマンドの後に続くデータ長は、26バイト+2バイト(CRC)である。
【0089】
TPC=E1hの後に伝送されるコマンド(1バイト)についてより具体的に図17および図18を参照して説明する。図17は、セキュリティ非対応のメモリカード40’に対して下記のように定義されているコマンドを示す。
【0090】
E1h=AAh:ブロック読み出し命令
E1h=55h:ブロック書き込み命令
E1h=33h:ブロック読み出しまたは書き込みを途中で停止する命令
E1h=99h:ブロックの消去命令
E1h=CCh:メモリの動作停止命令
E1h=5Ah:省電力モードの命令
E1h=C3h:ページバッファのクリア命令
E1h=3Ch:メモリコントローラに対するリセット命令である。
【0091】
図18は、セキュリティ対応のメモリカード40に対して定義されているコマンドである。図18の上段に示す(AAh〜3Ch)のコマンドの定義は、図17に示されるものと同一であるので、図示が省略されている。すなわち、これらのコマンドは、メモリカード40および40’に対して共通に定義されているメモリ制御用のものである。また、図18において、60hより下側に示すコマンド(60h〜83h)は、暗号化(復号化、認証も含む)にのみ必要とされるコマンドであり、メモリカード40専用のセキュリティ用コマンドである。
【0092】
このように、メモリカード40および40’間で、共通のメモリ制御コマンドTPCと、メモリカード40に専用のセキュリティ用コマンドTPCとが規定され、また、下位階層のコマンドに関しても同様に、共通のメモリ制御コマンドとセキュリティ用コマンドとが規定されている。セキュリティ用コマンドは、メモリカード40’に関しては、未定義(未使用)のコマンドである。この一実施形態では、メモリカード40のS/P,P/S,IFブロック43がレコーダ1からシリアルインタフェースを介してコマンドを受け取った時に、受け取ったコマンドTPCが共通のメモリ制御コマンドか、セキュリティ用コマンドかを判別し、その判別結果に応じて、後に続くデータの供給先を切り替える。また、TPC=E1hのように、後に続くデータがコマンドの場合には、図18に示すコマンドの規定に従ってコマンドの供給先を切り替える。
【0093】
図19は、このようなコマンドに応答して、データの送り先を切り替える構成を概略的に示す。データ線DIOを介してレコーダ1から送信され、メモリカード40で受信されたデータが遅延回路150を介してスイッチ回路152の端子aに供給される。また、受信データが検出回路151の入力端子に供給される。検出回路151は、データ線DIO上のプロトコルコマンド(TPC)がメモリ制御コマンドか、セキュリティ用コマンドかをコマンドのコード値から検出する。この検出結果によってスイッチ回路152が制御される。遅延回路150は、検出回路151の検出に要する時間を補償するために設けられている。これらの構成要素は、S/P,P/S,IFブロック43内にハードウエアおよび/またはソフトウェアにより実現される。一実施形態では、セキュリティ用コマンドに対して、メモリ制御コマンドとしては使用されないコードを割り当てているので、検出回路151は、簡単に2種類のコマンドを識別することができる。
【0094】
検出回路151がプロトコルコマンドがメモリ制御コマンドであることを検出すると、スイッチ回路152の端子aが端子bと接続される。そして、スイッチ回路152の端子a、端子bを介してメモリ制御コマンドがフラッシュメモリ42の制御のために、ページバッファ、レジスタ等に供給される。また、メモリ制御コマンドに続くデータがページバッファ、レジスタ等に供給され、またはページバッファ、レジスタ等からのデータがスイッチ回路152の端子b、端子aを介してレコーダ1に対して伝送される。
【0095】
検出回路151がプロトコルコマンドがセキュリティ用コマンドであることを検出すると、スイッチ回路152の端子aが端子cと接続される。そして、スイッチ回路152の端子a、端子cを介してセキュリティ用コマンドがセキュリティブロック52に供給される。また、セキュリティ用コマンドに続くデータがセキュリティブロック52へ供給され、またはセキュリティブロック52からのデータがスイッチ回路152の端子a、端子cを介してレコーダ1に対して伝送される。
【0096】
さらに、プロトコルコマンド(TPC=E1h)の場合では、後に続くデータもコマンドであり、且つ通常のメモリ制御用のコマンドとセキュリティ用コマンドとの両方がありうる。検出回路151は、TPC=E1hのプロトコルコマンドを受信した場合には、その後のデータ(コマンド)がメモリ制御用コマンドか、セキュリティ用コマンドかを検出し、検出した結果に基づいてスイッチ回路152を制御する。E1h以外のプロトコルコマンドであって、その後のデータ(コマンド)がメモリ制御用コマンドとセキュリティ用コマンドとの2種類存在する場合も同様に、データの切り替えが可能である。
【0097】
上述したメモリカード40は、メモリカード自身にメモリ制御用コマンドとセキュリティ用コマンドとを識別する機能を有しているので、セキュリティに対応していない機器に装着して使用することができる。すなわち、セキュリティに対応していない機器は、セキュリティに関連した通信を行わず、メモリカード40に対して書き込み/読み出しのためのメモリ制御コマンドと、メモリ制御コマンドに関係するデータのみを送信する。メモリカード40は、上述したように、機器から受け取ったコマンドがメモリ制御コマンドであることを識別し、フラッシュメモリ42の書き込み/読み出しのために使用する。それによって、メモリカード40に対してデータを書き込んだり、メモリカード40からデータを読み出すことができる。
【0098】
この発明の一実施形態についてさらに説明する。図20は、メモリカード40に内蔵されているセキュリティブロック52の構成をより詳細に示す。このセキュリティブロック52は、不揮発性メモリ42、S/P,P/S,I/Fブロック43、ページバッファ45等と共に、1チップ上に集積回路化されている。そして、上述したように、S/P,P/S,I/Fブロック43とセキュリティブロック52とが結合される。なお、レコーダ1のセキュリティブロック3も、図20に示すセキュリティブロック52と同様に構成されている。
【0099】
図20において、110がキー保管用メモリ(不揮発性メモリ)を有するDESの暗号化回路である。暗号化回路110と関連して、レジスタ群111および記憶ユニット113が設けられる。暗号化回路110は、レジスタ群111との間でデータの授受が可能とされている。記憶ユニット113には、メモリカード40の固有の識別データID、キーデータ、乱数の発生の元になるデータSEEDが記憶されている。暗号化回路110は、例えばCBCモードで暗号化を行う。また、スイッチ回路112を通じて、ライトレジスタ114の内容がレジスタ群111へ供給され、また、レジスタ群111の内容がリードレジスタ115に格納される。
【0100】
さらに、リードレジスタ115と暗号化回路110で使用されるレジスタ群111とが接続され、暗号化の途中の演算結果がリードレジスタ115にセット可能とされている。ライトレジスタ114へ書かれるデータは、S/P(シリアルからパラレル),P/S(パラレルからシリアル)ブロック116から供給される。リードレジスタ115から読み出されたデータがS/P,P/Sブロック116を介してI/Fブロック43へ供給される。書き込みデータは、上述したシリアルインタフェースを介してレコーダ1から供給され、また、読み出しデータがシリアルインタフェースを介してレコーダ1へ供給される。
【0101】
さらに、117がコマンドレジスタ、118がステータスレジスタである。コマンドレジスタ117には、レコーダ1から送信され、メモリカード40が受信したセキュリティ用コマンド(図18中の60h〜83h)がI/Fブロック43およびS/P,P/Sブロック116を介してセットされる。コマンドレジスタ117から次に実行するコマンドが発生する。コマンドレジスタ117にセットされるコマンドとして、リードレジスタ115の内容を外部へ読み出しても支障がないコマンドがある。例えば図18中のコマンドコード(63h、67h、6Dh)がその種のコマンドである。すなわち、このコマンドによって、暗号化回路110によって作られた暗号文をレジスタ群111からリードレジスタ115にセットされる。このようにその内容が読まれても良いデータをセットするコマンドの場合のみ、リードレジスタ115がリードイネーブルとされる。図20では、スイッチ回路122のオン/オフによって、リードイネーブル/ディセーブルが表されている。
【0102】
また、ステータスレジスタ118からのステータスがS/P,P/Sブロック116およびI/Fブロック43を介してレコーダ1へ送信される。さらに、内部発生したコマンドを保持するコマンドレジスタ119が設けられる。例えばコマンドコードをインクリメントさせるインクリメントブロック120が設けられ、それによってコマンドコードが順に生成される。内部発生されるコマンドは、電源オン等の初期化時に、60hの値とされる。そして、一つのコマンドが実行される度に、コマンドコードの値が+1され、(61h、62h,63h,・・・・71h)とインクリメントされる。メモリカード40を装着した時になされる認証のために必要とされるコマンドのコードの値は、60hから開始して71hまでインクリメントする。72h〜83hのコマンドコードは、認証が成立してから後に使用されるコマンドであって、認証時のコマンドと異なり、所定の順序で発生する必要がなく、任意に繰り返し使用できる。
【0103】
二つのコマンドレジスタ117および119の値が比較回路121において比較され、比較回路121の比較結果がステータスレジスタ118にセットされる。実際にレコーダ1から受け取ったコマンド(コマンドレジスタ117の内容)と、内部発生したコマンド(コマンドレジスタ119の内容)との一致を比較回路121が検出すると、ステータスレジスタ118にセットされるステータスは、エラー無しとされる。このステータスがレコーダ1側へ伝えられ、動作が続行される。若し、比較回路121の比較結果が不一致を示すものであると、ステータスレジスタ118にセットされるステータスは、エラー有りとされる。このステータスがレコーダ1側に伝えられ、動作が停止される。また、その旨のメッセージが表示される。この場合では、リセットによって初期化される。
【0104】
さらに、レジスタ群111からのデータとライトレジスタ114からのデータとの一致を検出する比較回路123が設けられている。比較回路123の比較結果がステータスレジスタ118にセットされる。上述したのと同様に、データ同士の一致を比較回路123が検出すると、ステータスがエラー無しとされ、データ同士の不一致を比較回路123が検出すると、ステータスがエラー有りとされる。このステータスがレコーダ1側に伝えられる。
【0105】
図18に示すセキュリティ用コマンドの中で、認証処理に使用されるコマンド(60h〜71h)を図20と関連して以下により詳細に説明する。
【0106】
60h(LOAD ID CMD):メモリカードのIDをリードレジスタ115にロードする
61h(SET Rms CMD):乱数1の発生準備(適当なキーを使用し、乱数のもとのSEEDをスイッチ回路112を介してレジスタ群111にセットする
62h(MK Rms CMD):乱数1を暗号化回路110で発生し、発生した乱数1をレジスタ群111にセットする
63h(LOAD Rms CMD):発生した乱数1をリードレジスタ115にロードする。
【0107】
上述した60h〜63hの処理の間では、リードレジスタ115の内容が見られても問題がない。次のコマンド(64h)の処理が開始されるまでに、ライトレジスタ114に認証コードが書き込まれている。
【0108】
64h(LOAD AUC1D CMD):ライトレジスタ114のデータを比較回路123で比較される一方のデータとしてロードする
65h(SET AUC1M CMD):認証コード1の生成準備(リードレジスタ115からスイッチ回路112を介して乱数1をレジスタ群111にロードする。認証用キーを暗号化回路110に入れる
66h(MK AUC1M CMD):認証コード1の生成(暗号化回路110が認証コード1を生成する。生成された認証コード1がレジスタ群111に入れられる)
67h(LOAD AUC1M CMD):生成された認証コード1をレジスタ群111から比較回路123で比較される他方のデータとしてロードする
68h(CMP CMD):比較回路123で一方および他方のデータを比較する。
【0109】
コマンド65hおよびコマンド66hでリードレジスタ115に対するアクセスを許すと、コマンド68hの比較処理において、比較結果が一致するような値を外部から入れられる可能性があるので、65hおよび66hのコマンドによる処理がなされる時には、リードレジスタ115が必ずアクセス不可(スイッチ回路122がオフ)とされる。
【0110】
69h(MK AUC2M CMD):認証コード2の生成
6Ah(LOAD AUC2M CMD):生成された認証コード2をリードレジスタ115にロードする
6Bh(SET Sms CMD):乱数2の発生準備
6Ch(MK Sms CMD):乱数2の発生
6Dh(LOAD Sms CMD):発生した乱数2をリードレジスタ115にロードする。この場合では、リードレジスタ115が必ずアクセス可能(スイッチ回路122がオン)とされる必要がある。
6Eh(SET Sek CMD):セッションキーの発生準備
6Fh(MK Sek CMD):セッションキーの発生
70h(LOAD Sek CMD):セッションキーを内部に保存
71h(CLR AUC CMD):認証回路のクリア。
【0111】
この一実施形態では、認証用のコマンドは、所定の順序でのみ実行可能とされている。従って、若し、演算結果の途中結果を不正に見ることを意図して、リードレジスタ115をイネーブルとするコマンドとして、レジスタ115の内容を読み出し可能なコマンド63h,67h,6Dh等を与えたとしても、比較回路121の比較結果が不一致を示すものとなり、動作が停止される。それによって、途中の演算結果を不正に読み取られることを防止することができる。
【0112】
図18に示すセキュリティ用コマンドの中で、キー変換、改ざんチェックに使用されるコマンド(72h〜7Fh)について以下により詳細に説明する。なお、(80h〜83h)のセキュリティ用コマンドは、キーを知っている人がセキュリティブロック52内の不揮発性記憶ユニットに対してキーを書き込むためのコマンドであって、一般ユーザには、それらの意味が公開されていないものであり、本明細書でもそれらについての説明を省略する。
【0113】
72h(SET KREC CMD):記録時のキー変換準備
73h(MK KREC CMD):記録時のキー変換
74h(LOAD KREC CMD):変換後のキーをリードレジスタにロードする
75h(SET KPB CMD):再生時のキー変換準備
76h(MK KPB CMD):再生時のキー変換
77h(LOAD KPB CMD):変換後のキーをリードレジスタにロードする
78h(CLR ICV CMD):改ざんチェックコード生成回路をクリアする
79h(SET ICV CMD):改ざんチェックコードの生成の準備
7Ah(MK ICV CMD):改ざんチェックコードの生成
7Bh(LOAD ICV1 CMD):内部保存しているICV0とICV1を比較回路にロードする
7Ch(LOAD ICV2 CMD):内部保存しているICV1と計算値を比較回路にロードする
7Dh(LOAD ICV3 CMD):計算値をICV0に書き込む
7Eh(LOAD ICV4 CMD):計算値をICV1に書き込む
7Fh(CMP ICV CMD):比較回路の実行。
【0114】
なお、上述した説明では、メモリカード40内のセキュリティブロック52について説明したが、この発明は、レコーダ1内のセキュリティブロック3に対しても同様に適用できる。また、DESを使用した場合を説明したが、セキュリティのための方式としては、DESに限らず、種々の暗号化技術を採用することが可能である。
【0115】
【発明の効果】
この発明に依れば、不揮発性メモリとセキュリティブロックとを備えたメモリカードをセキュリティ対応の電子機器のみならず、セキュリティに対応していない電子機器によって使用することが可能となる。従って、セキュリティ機能を有するメモリカードの互換性を向上することができる。
【0116】
また、この発明では、電子機器とメモリカードとの通信において、使用されていなかったコードをセキュリティ用の制御データに対して割り当てることによって、既存のセキュリティ機能を有しないメモリカードに対して、影響を何等与えることなく、上位互換性を持つことができる。言い換えると、既にセキュリティ機能を有しない電子機器が存在している場合に、この電子機器がこの発明が適用されたセキュリティ機能を有するメモリカードを使用することができる。若し、この発明と異なり、電子機器とメモリカードとの間で通信されるデータに対して、新たな識別子を付加してデータの種類を区別する方法では、識別子を必要とするのみならず、従来の電子機器が対応することができない。この発明は、かかる問題を生じることなく、互換性を確保することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態の全体的構成を示すブロック図である。
【図2】この発明の一実施形態におけるセキュリティ対応のメモリカードの構成を示すブロック図である。
【図3】この発明の一実施形態におけるセキュリティ非対応のメモリカードの構成を示すブロック図である。
【図4】この発明の一実施形態におけるフラッシュメモリのファイルシステム処理階層の構成を示す略線図である。
【図5】この発明の一実施形態におけるフラッシュメモリのデータの物理的構成のフォーマットを示す略線図である。
【図6】フラッシュメモリのブートブロックの構成を示す略線図である。
【図7】フラッシュメモリのブートブロックのブートおよびアトリビュート情報の構成を示す略線図である。
【図8】この発明の一実施形態におけるコンテンツにおけるキーの関係を示す略線図である。
【図9】この発明の一実施形態における録音時の暗号化処理を説明するためのブロック図である。
【図10】この発明の一実施形態における認証処理を説明するための略線図である。
【図11】この発明の一実施形態における録音時の暗号化処理を説明するための略線図である。
【図12】この発明の一実施形態における再生時の暗号化処理を説明するためのブロック図である。
【図13】この発明の一実施形態における再生時の暗号化処理を説明するための略線図である。
【図14】この発明の一実施形態におけるレコーダとメモリカード間のインタフェースを説明するためのタイミングチャートである。
【図15】この発明の一実施形態におけるレコーダとメモリカード間のインタフェースを説明するためのタイミングチャートである。
【図16】この発明の一実施形態におけるプロトコルコマンドの一例を示す略線図である。
【図17】この発明の一実施形態におけるコマンドの一例を示す略線図である。
【図18】この発明の一実施形態におけるコマンドの一例を示す略線図である。
【図19】この発明の一実施形態の概略的ブロック図である。
【図20】この発明の一実施形態におけるセキュリティブロックのブロック図である。
【符号の説明】
1・・・レコーダ、2・・・CPU、3・・・セキュリティブロック、7・・・オーディオエンコーダ/デコーダ、11・・・メモリインタフェース、40・・・セキュリティ対応のメモリカード、40’・・・セキュリティ非対応のメモリカード、43・・・S/P,P/S,IFブロック、42・・・フラッシュメモリ、52・・・セキュリティブロック
Claims (7)
- 暗号化回路を有するセキュリティ対応のデータ処理装置に対して着脱自在のメモリ装置において、
上記セキュリティ対応のデータ処理装置から送信されるデータを記録するための不揮発性メモリと、
暗号化回路を有するセキュリティブロックと、
上記セキュリティ対応のデータ処理装置から送信されるコマンドが上記不揮発性メモリ用のメモリ制御コマンドか、上記セキュリティブロックのために定義されたセキュリティ用のコマンドかを判別し、セキュリティ用のコマンドと判別されたコマンドを上記セキュリティブロックに供給するコマンド判別分離ブロックとを備え、
上記メモリ制御コマンドは、上記セキュリティ対応のデータ処理装置、および暗号化回路を有さないセキュリティ非対応のデータ処理装置に対して共通に定義され、上記メモリ制御コマンドとして使用されないコードが上記セキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のデータ処理装置のみならず、上記セキュリティ非対応のデータ処理装置に対しても装着して使用可能であることを特徴とするメモリ装置。 - 上記セキュリティブロックは、データ処理装置から受け取ったセキュリティ用のコマンドをセットする第1のコマンドレジスタと、セキュリティブロック内部で生成したセキュリティ用のコマンドをセットする第2のコマンドレジスタと、上記第1のコマンドレジスタの値と上記第2のコマンドレジスタの値とを比較する比較回路とを有することを特徴とする請求項1記載のメモリ装置。
- 上記セキュリティブロックは、コマンドコードをインクリメントさせるインクリメントブロックを有し、該インクリメントブロックによって、上記第2のコマンドレジスタにセットされるセキュリティ用のコマンドを内部生成することを特徴とする請求項2記載のメモリ装置。
- 上記セキュリティブロックは、暗号化途中の演算結果がセットされるリードレジスタと、上記セキュリティ用のコマンドの内容によって上記リードレジスタへのアクセスを不可とするスイッチ回路を有することを特徴とする請求項1記載のメモリ装置。
- 着脱自在で、不揮発性メモリと暗号化回路を有するセキュリティブロックとを含むセキュリティ対応のメモリ装置を記録媒体として使用するデータ処理装置において、
暗号化回路を有するセキュリティブロックと
上記メモリ装置のセキュリティブロックに供給される暗号化処理に関係するセキュリティ用のコマンドと、
上記メモリ装置の不揮発性メモリを制御するためのメモリ制御コマンドを上記メモリ装置に伝送するインタフェース手段とを備え、
上記メモリ制御コマンドは、上記セキュリティ対応のメモリ装置、および暗号化回路を有さないセキュリティ非対応のメモリ装置に対して共通に定義され、上記メモリ制御コマンドとして使用されないコードが上記セキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のメモリ装置のみならず、セキュリティ非対応のメモリ装置に対してもメモリ制御が可能であることを特徴とするセキュリティ対応のデータ処理装置。 - データ処理装置と、データ処理装置に対して着脱自在のメモリ装置とで構成されたデータ処理システムにおいて、
上記データ処理装置は、メモリ装置の認証を行うと共に、コンテンツデータの暗号化および復号化を行うセキュリティブロックを備えるセキュリティ対応のデータ処理装置であり、
上記メモリ装置は、
不揮発性メモリと、
上記セキュリティ対応のデータ処理装置のセキュリティブロックと連携して相互に認証を行うセキュリティブロックと、
上記セキュリティ対応のデータ処理装置と上記メモリ装置の間におけるデータ通信用のインタフェース手段と、
上記セキュリティ対応のデータ処理装置から送信されるコマンドが上記不揮発性メモリ用のメモリ制御コマンドか、上記セキュリティブロックのために定義されたセキュリティ用のコマンドかを判別し、セキュリティ用のコマンドと判別されたコマンドを上記セキュリティブロックに供給するコマンド判別分離ブロックとを備え、
上記メモリ制御コマンドは、上記セキュリティ対応のデータ処理装置、および暗号化回路を有さないセキュリティ非対応のデータ処理装置に対して共通に定義され、上記メモリ制御コマンドとして使用されないコードが上記セキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のデータ処理装置のみならず、上記セキュリティ非対応のデータ処理装置に対しても装着して使用可能である
ことを特徴とするデータ処理システム。 - データ処理装置に対して着脱自在で、不揮発性メモリと暗号化回路を有するセキュリティブロックとを含むセキュリティ対応のメモリ装置に対して情報の書き込みまたは読み出しを行うデータ処理方法において、
暗号化されたコンテンツデータと、上記メモリ装置が備える不揮発性メモリに対する読み出し/書き込み用のメモリ制御コマンドと、上記メモリ装置が備えるセキュリティブロックのために定義された暗号化処理に関係するセキュリティ用のコマンドとを、上記データ処理装置から上記メモリ装置へ送信するステップと、
上記送信されたコマンドが上記不揮発性メモリ用のメモリ制御コマンドか、上記セキュリティブロックのために定義されたセキュリティ用のコマンドかを判別し、セキュリティ用のコマンドと判別されたコマンドを上記セキュリティブロックに供給するステップとからなり、
上記メモリ制御コマンドは、上記セキュリティ対応のメモリ装置、および暗号化回路を有さないセキュリティ非対応のメモリ装置に対して共通に定義され、上記メモリ制御コマンドとして使用されないコードが上記セキュリティ用のコマンドに対して割り当てられ、セキュリティ対応のメモリ装置のみならず、セキュリティ非対応のメモリ装置に対してもメモリ制御が可能であることを特徴とするデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000105006A JP3882459B2 (ja) | 1999-04-07 | 2000-04-06 | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-99949 | 1999-04-07 | ||
JP9994999 | 1999-04-07 | ||
JP2000105006A JP3882459B2 (ja) | 1999-04-07 | 2000-04-06 | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000357217A JP2000357217A (ja) | 2000-12-26 |
JP3882459B2 true JP3882459B2 (ja) | 2007-02-14 |
Family
ID=26441041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000105006A Expired - Lifetime JP3882459B2 (ja) | 1999-04-07 | 2000-04-06 | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3882459B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5045229B2 (ja) * | 2007-05-14 | 2012-10-10 | 富士ゼロックス株式会社 | ストレージシステム及びストレージ装置 |
IT1399916B1 (it) * | 2010-04-30 | 2013-05-09 | Balluchi | Dispositivo di memoria ad accesso di registro indicizzato |
US11144634B2 (en) * | 2016-09-28 | 2021-10-12 | Nanolock Security Inc. | Access control for integrated circuit devices |
-
2000
- 2000-04-06 JP JP2000105006A patent/JP3882459B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000357217A (ja) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6618789B1 (en) | Security memory card compatible with secure and non-secure data processing systems | |
KR100710603B1 (ko) | 메모리 카드용 보안 유닛 | |
EP1313108B1 (en) | Memory and data processing units and data processing methods | |
JP3389186B2 (ja) | 半導体メモリカード及び読み出し装置 | |
EP2357651A2 (en) | System, method, and device for playing back recorded audio, video or other content from non-volatile memory cards, compact disks or other media | |
WO2002033880A1 (fr) | Reproduction de donnees/appareil d'enregistrement/procede et procede de mise a jour d'une liste | |
JP2003233795A (ja) | 半導体メモリカード及び読み出し装置 | |
JP2001077805A (ja) | セキュリティ装置、メモリ装置、データ処理装置および方法 | |
JP3882460B2 (ja) | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 | |
JP2003044361A (ja) | データ保存再生システム、データ保存装置、データ再生装置、データ保存再生方法、プログラム、および媒体 | |
JP4300644B2 (ja) | 携帯端末 | |
JP3882459B2 (ja) | メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法 | |
JP4300643B2 (ja) | 著作権対応携帯端末、著作権非対応携帯端末 | |
JP2002218379A (ja) | 撮像装置 | |
EP1585127A2 (en) | System, method, and device for playing back recorded audio, video or other content from non-volatile memory cards, compact disks, or other media | |
JP2001060172A (ja) | 携帯端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3882459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |