JP3880762B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3880762B2 JP3880762B2 JP2000006305A JP2000006305A JP3880762B2 JP 3880762 B2 JP3880762 B2 JP 3880762B2 JP 2000006305 A JP2000006305 A JP 2000006305A JP 2000006305 A JP2000006305 A JP 2000006305A JP 3880762 B2 JP3880762 B2 JP 3880762B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible
- mounting
- substrate
- silicon chip
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、LSI,VLSI,ULSI,GI等の半導体集積回路用の半導体装置に関する。
【0002】
【従来の技術】
図1は、現在用いられている半導体パッケージ(BGA:Ball Grid Array)の一構造例を示す断面斜視図である。この半導体パッケージは、インターポーザである基板101上に、厚さ300μm、乃至450μm、若しくはそれ以上の厚さのシリコンチップ102が搭載されている。シリコンチップ102のボンディグパッド(電極)は、基板101表面上の電極とボンディングワイヤ103で接続されている。更に、基板101表面側の電極から、基板101中に形成されたスルーホールを介して、基板101の裏面側に配設された半田ボール(基板実装用端子)104と電気的に接続されている。そして、シリコンチップ102がモールド樹脂105で被包されるような形状でパッケージが成型されている。そして、半田ボール(基板実装用端子)104を介して実装基板に接続され実装体を構成する。しかしながら、図1に示す半導体パッケージの厚さは、薄いものでも1.2mm程度あり、携帯機器などの小型化、軽量化等に伴う近年のパッケージの薄型化の要求には、十分満足のいくパッケージ厚になっていなかった。そこで、半導体パッケージの厚みを一層薄くするために、パッケージの各構成材料の厚みをそれぞれ薄くすることが考えられる。しかし、単純に各構成材料の厚みを薄くしたのでは、パッケージの反りが大きくなり、製品単体としての平坦性が確保出来ないという問題があった。例えば、0.12mmのパッケージを実現する場合において、使用する各構成部品材料、例えばモールド樹脂等をそのままの物性値(ヤング率12〜25GPa程度)で使用すると、20mmの長さに対し、1.5mm程度の大きな反りが発生する。加えて、各構成材料自体の剛性が高いため、少しの変位でも樹脂割れが発生し、製品としての信頼性が確保出来ない。このような点から、従来では、パッケージ厚を極端に薄くしても、半導体パッケージとしては成立し得ないのが現状であった。
【0003】
【発明が解決しようとする課題】
本発明は、曲面に実装可能な、低剛性を有した実装信頼性の高い半導体装置を提供する。
【0004】
【課題を解決するための手段】
本発明の一態様は、主表面に複数の実装配線が形成された実装基板と、前記複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、複数の接続用パッドを表面に有し、前記フレキシブル基板の前記主表面の上方に配置されたフレキシブル半導体チップと、前記複数の接続用パッドと、前記複数の金属配線とをそれぞれ電気的に接続する接続金属と、前記フレキシブル基板と前記フレキシブル半導体チップとの間に封入された封止部材とを備え、前記実装基板は曲面状の実装基板であることを特徴としている。
【0005】
本発明の第1の特徴に係るフレキシブル・パッケージは、半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点に特徴がある。半導体チップとしては、シリコン(Si)、ゲルマニウム(Ge)の元素半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)、炭化珪素(SiC)等の化合物半導体チップでもかまわない。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという特徴を利用して、ICカード等にも適用可能である。
【0006】
本発明の第2の特徴は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半導体装置即ち実装体(module)であることである。
本発明の第2の特徴に係る実装体(module)においては、剛性を低下させるように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載している。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チップに対して相対的に縮む。しかし、本発明の第2の特徴に係る実装体においては、半導体チップの厚さが薄いため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。
【0007】
本発明の第2の特徴に係る実装体は低剛性構造であるため、実装基板を曲面で構成するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ICカード等にも適用可能である。
本発明の第3の特徴は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の第1の金属配線を主表面に有する第1のフレキシブル基板と、複数の第1の接続用パッドを表面に有し、第1のフレキシブル基板の主表面の上方に配置された第1のフレキシブル半導体チップと、複数の第1の接続用パッドと、複数の第1の金属配線とをそれぞれ電気的に接続する第1の接続金属と、第1のフレキシブル基板と第1のフレキシブル半導体チップとの間に封入された第1の封止部材と、複数の第1の金属配線のそれぞれと、電気的に接続された複数の第2の金属配線を主表面に有する第2のフレキシブル基板と、複数の第2の接続用パッドを表面に有し、第2のフレキシブル基板の主表面の上方に配置された第2のフレキシブル半導体チップと、複数の第2の接続用パッドと、複数の第2の金属配線とをそれぞれ電気的に接続する第2の接続金属と、第2のフレキシブル基板と第2のフレキシブル半導体チップとの間に封入された第2の封止部材とからなる半導体装置即ち実装体(multi chip module)であることである。
【0008】
本発明の第3の特徴によれば、薄型のフレキシブル半導体チップを搭載し且つ、フレキシブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ1枚当たりに必要とされる厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、スタック構造を構成した場合、実装体(multi chip module)全体の厚さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回避することが出来、製品としての実装信頼性を高く維持することが可能になる。
本発明の第4の特徴は、半導体チップを10μm〜150μmの厚さに薄くする工程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体(module)の製造方法であることである。
【0009】
本発明の第4の特徴に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。
【0010】
【発明の実施の形態】
本発明の一態様によれば、薄型にして低剛性化を実現し、且つパッケージの反りが小さく製品単体としての平坦性を確保することが出来る半導体パッケージを提供することである。また、本発明の他の一態様によれば、全体の厚さが薄く、しかも実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、パイプの側壁等の曲面に実装可能な、低剛性を有した実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、複数の半導体チップを厚み方向に積層し、しかも全体の厚さが薄く、実装信頼性の高い実装体を提供することである。本発明の更に他の一態様によれば、上記実装体を簡便に組み立てることが可能な実装体の製造方法を提供することである。
本発明の一態様は、主表面に複数の金属配線が形成された低剛性の基板(以下において、「フレキシブル基板」という。)と、このフレキシブル基板の上方に配置され、複数の接続用パッドを有する低剛性の半導体チップ(以下において、「フレキシブル半導体チップ」という。)と、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージであることである。本発明の他の一態様に係るフレキシブル・パッケージは、半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点に特徴がある。半導体チップとしては、シリコン(Si)、ゲルマニウム(Ge)の元素半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)、炭化珪素(SiC)等の化合物半導体チップでもかまわない。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという特徴を利用して、ICカード等にも適用可能である。本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半導体装置即ち実装体(module)であることである。本発明の更に他の一態様に係る実装体(module)においては、剛性を低下させるように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載している。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チップに対して相対的に縮む。しかし、本発明の更に他の一態様に係る実装体においては、半導体チップの厚さが薄いため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。本発明の更に他の一態様に係る実装体は低剛性構造であるため、実装基板を曲面で構成するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ICカード等にも適用可能である。本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の実装配線のそれぞれと、電気的に接続された複数の第1の金属配線を主表面に有する第1のフレキシブル基板と、複数の第1の接続用パッドを表面に有し、第1のフレキシブル基板の主表面の上方に配置された第1のフレキシブル半導体チップと、複数の第1の接続用パッドと、複数の第1の金属配線とをそれぞれ電気的に接続する第1の接続金属と、第1のフレキシブル基板と第1のフレキシブル半導体チップとの間に封入された第1の封止部材と、複数の第1の金属配線のそれぞれと、電気的に接続された複数の第2の金属配線を主表面に有する第2のフレキシブル基板と、複数の第2の接続用パッドを表面に有し、第2のフレキシブル基板の主表面の上方に配置された第2のフレキシブル半導体チップと、複数の第2の接続用パッドと、複数の第2の金属配線とをそれぞれ電気的に接続する第2の接続金属と、第2のフレキシブル基板と第2のフレキシブル半導体チップとの間に封入された第2の封止部材とからなる半導体装置即ち実装体(multi chip module)であることである。本発明の更に他の一態様は、薄型のフレキシブル半導体チップを搭載し且つ、フレキシブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ1枚当たりに必要とされる厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、スタック構造を構成した場合、実装体(multi chip module)全体の厚さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回避することが出来、製品としての実装信頼性を高く維持することが可能になる。本発明の更に他の一態様は、半導体チップを10μm〜150μmの厚さに薄くする工程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体(module)の製造方法であることである。本発明の更に他の一態様に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。(第1の実施例)図2(a)に示すように、本発明の第1実施例に係るフレキシブル・パッケージは、主表面に複数の金属配線12a,・・・・・,12j,・・・・・が形成されたフレキシブル基板11と、このフレキシブル基板11の上方に配置され、複数の接続用パッドを有するフレキシブル半導体チップ14;複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属15a,・・・・・,15j,・・・・・;及びフレキシブル基板11とフレキシブル半導体チップ14との間に封入された封止部材16とから構成されている。金属配線は、フレキシブル基板11上に、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・として構成されている。Al配線12a,・・・・・,12j,・・・・・の厚さは例えば9μmである。フレキシブル基板11は、有機基板が好ましく、本発明の第1実施例においては、ポリエチレン・テレフタレート(PET)材を用いている。フレキシブル基板(PET基板)11の厚さは、10〜50μmが好ましい。図2(a)においては、例えば38μmとしている。フレキシブル基板(PET基板)11の厚さを薄くすることにより、低剛性化図っている。また、フレキシブル半導体チップ14としては、シリコンチップ14を用いている。また、シリコンチップ14の厚さは、10μm〜150μm、例えば50μmと極力薄く形成されている(製造方法は後述する)。そして、このフレキシブル基板(PET基板)11の主表面に形成されたAl配線12a上には、接続金属として、高導電性材料である金(Au)を用いたバンプ15aが、・・・・・,Al配線12jの上には、金(Au)バンプ15jが、・・・・・が配置されている。図示を省略しているが、シリコンチップ14の表面の周辺部の、金(Au)バンプ15a,・・・・・,15j,・・・・・に対応した位置には、アルミニウム(Al)等の金属の薄膜からなる接続パッドが配置されている。そして、Al配線12aとシリコンチップ14上の対応する接続パッドが、金(Au)バンプ15aを介して接続され,・・・・・,Al配線12jとシリコンチップ14上の対応する接続パッドが、金(Au)バンプ15jを介して接続され、フリップチップ構造を構成している。金(Au)バンプ15a,・・・・・,15j,・・・・・の厚さは、例えば20μmである。そして、このバンプ接続部分を含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面は線膨脹係数α=0.01〜30ppm/℃の材料からなるアンダーフィル16によって封止されている。具体的には、封止部材として、例えば、線膨張係数α=0.1〜15ppm/℃程度のACF樹脂等からなるアンダーフィル16を用いている。
【0011】
図2(b)は、図2(a)に示したフレキシブル・パッケージを実装基板に実装して構成した本発明の第1実施例に係る実装体(module)の断面構造図である。フレキシブル基板(PET基板)11の中央部には、シリコンチップ14が収納されるキャビティ13が形成されている。PWB(printed wiring board),FPC(flexible printed circuit board)などの実装基板21の主表面には、厚さ18μm〜22μmの複数の放射状に延びる実装配線22a,・・・・・,22j,・・・・・が配置されている。そして、フレキシブル基板(PET基板)11の主表面のAl配線12aと実装基板21の実装配線22aとが、導電性接着剤23を介して互いに接続され、Al配線12jと実装配線22jとが導電性接着剤23を介して互いに接続されて、本発明の第1実施例に係る実装体が構成されている。
このような構造の本発明の第1実施例に係る実装体では、図2(b)に示すように、フレキシブル基板(PET基板)11の最高端から実装配線22の上面までが、例えば120μm程度となり、現在用いられているパッケージに無い薄さと実装信頼性を有した実装体が実現される。
【0012】
そして、フレキシブル基板(PET基板)11のAl配線12a,・・・・・,12j,・・・・・と極めて薄膜化したフレキシブルなシリコンチップ14をAuバンプ15a,・・・・・,15j,・・・・・を介してフリップチップ構造で接続した構造であるので、パッケージの反りを非常に小さくすることが可能になる。シリコンチップ14とフレキシブル基板(PET基板)11との間には、樹脂16を封入しておけば良い。また、シリコンチップ14と実装基板21の主表面との間には、ソルダー・レジスト等の樹脂を封入しておけばよい。具体的には、図1に示す実装体では、上述したように20mmの長さに対し1.5mm程度の大きな反りが発生するが、本発明の第1実施例に係る実装体の反りは、17mmの長さに対し0.15mm前後までに、反りを抑えることが可能となる。
通常の市販のウェハの厚さは、ウェハサイズにも依存するが、450μm乃至1mm程度である。例えば、6インチウェハでは、600μm乃至650μm程度の厚さを有する。ウェハサイズが大きくなるに従ってい、ウェハの厚さも厚くなる。本発明の第1実施例に係る実装体に用いるシリコンチップ14の厚さは、このような通常の市販のウェハの厚さよりも、極力薄くすることが望ましい。極めて薄くすることによりシリコンチップ14が破断するまでの、シリコンチップ14撓み量を大きくすることが出来る。つまり、シリコンチップ14の厚さを、極めて薄くし、フレキシブルにすることにより、シリコンチップ14が破断に至るまでのシリコンチップ14の撓みの曲率半経を小さくすることが可能になる。この効果を示す実験結果のグラフを図3(a)及び図3(b)に示す。
【0013】
図3(a)は、図4(b)及び図4(C)に示すような、短冊状のシリコンチップからなる試料30を用い破断実験を行った場合の、シリコンチップの厚みと撓み量の関係を示すグラグである。試料30は、幅が5mmで所定の長さを有する。一方、この破断実験には、2つの支点となるエッジを有した測定治具を用意する。2つの支点間の距離は5mmである。そして、2つの支点となるエッジ間に横たわるるように、短冊状のシリコンチップ30の長手方向を選んで配置して、2つの支点の中央部に破断圧力を加えて、撓みを測定する。
さて、シリコンウェハ31を研削により薄膜化する場合、シリコンウェハ31の裏面には、図4(a)に示すように、研削による円弧放射状の「研削紋」39が全面に発生する。研削は図4(a)に示すように、シリコンウェハ31を表面保護テープ36に貼り付けて固定してから行う。表面保護テープ36は、フラットリング35に貼り付け、この表面保護テープ36の皺などを除去した状態で、シリコンウェハ31を貼り付け固定している。
図4(b)及び図4(C)に示すような、幅が5mmの短冊状のシリコンチップの限定された面積内においては、研削紋39、より正確には、それぞれの研削紋39の接線は、ほぼ平行な複数の線の模様として近似出来る。そこで、本発明においては、試料の長辺近傍における研削紋39の接線の方向が、試料の長辺に対してなす角を「研削紋角θ」と定義する。図3(a)中の曲線P1は、図4(b)に示すような研削紋角θ≦10°のシリコンチップからなる試料に対する結果を示す。また、図3(a)の曲線P2は、図4(C)に示すような研削紋角θ≧80°である試料に対する結果を示す。図4(b)に示す研削紋角θ≦10°になるような方向に切り出した試料の方が、図4(C)に示す研削紋角θ≧80°になるような方向に切り出した試料よりも、撓み量が大きく、破断に対して強いことが分かる。
【0014】
従って、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましい。
図3(a)中の曲線P1のシリコンチップと、曲線P2のシリコンチップとは、短冊の長辺がほぼ直交関係にある。そして、図3(a)から明らかなように、ウェーハ厚が薄くなるほど、破断までの撓み量が大きくなっている。
図3(b)は、シリコンチップの厚みと曲率半経の関係を示すグラフである。図3(a)と同様に、シリコンチップの幅が5mmの場合の測定結果を示す。図3(b)中の曲線W1は、図4(b)に示す研削紋角θ≦10°の試料の結果を示し、曲線W2は図4(C)に示す研削紋角θ≧80°の試料の結果を示している。図3(b)から明らかなように、シリコンチップの厚みが薄くなるほど、シリコンチップの破断までのシリコンチップの撓み(反り)の曲率半経が小さくなり、フレキシブルになっていることが分かる。そして、研削紋角θ≦10°になるような方向に切り出した試料W1の方が、研削紋角θ≧80°になるような方向に切り出した試料W2よりも、シリコンチップの撓み曲率半経量が小さく、破断に対して強いことが分かる。図3(b)の結果からも、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましいことが分かる。
【0015】
本発明の第1実施例においては、例として、50μmの厚みのシリコンチップ14を適用している。しかし、シリコンチップ14は、10μmから150μm程度までの厚みであれば、同様の効果を得ることが出来る。特に30μmから100μm程度の厚みが好ましい。30μm以下になると、シリコンチップ14の取り扱いが困難になってくるので、工業的には、あまり合理的な厚みではなくなってくる。
図5(a)は、本発明の第1実施例の変形例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の、室温における断面構造図である。図5(a)に示すように、本発明の第1実施例の変形例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に配されたフレキシブル基板11の上にシリコンチップ14を配置して構成されている。そして、このフレキシブル基板11の主表面に形成されたAl配線12a上には、金(Au)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バンプ15jが、・・・・・が配置されている。シリコンチップ14の表面の周辺部の、金(Au)バンプ15a,・・・・・,15j,・・・・・に対応した位置には、アルミニウム(Al)等の金属の薄膜からなる接続パッドが配置されている。そして、Al配線12aとシリコンチップ14上の対応する接続パッドが、金(Au)バンプ15aを介して接続され、・・・・・,Al配線12jとシリコンチップ14上の対応する接続パッドが、金(Au)バンプ15jを介して接続され、フリップチップ構造を構成している。また、シリコンチップ14の厚さは、150μm以下の厚さに形成されている。そして、このバンプ接続部を含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダーフィル16によって封止されている。フレキシブル基板11の周辺部には、フレキシブル基板11を貫通するスルーホールが設けられ、このスルーホールを埋め込んで接続用埋込金属19a,・・・・・,19j,・・・・・が設けられている。接続用埋込金属19a,・・・・・,19j,・・・・・は、フレキシブル基板(PET基板)11の主表面のAl配線12a,・・・・・,12j,・・・・・にそれぞれ接続されている。
【0016】
一方、実装基板21の主表面には、実装配線22a,・・・・・,22d,22e,22f,22g,・・・・・,22j,・・・・・が配置されている。そして、フレキシブル基板11に埋め込まれた接続用埋込金属19a,・・・・・,19j,・・・・・と、実装配線22a,・・・・・,22d,22e,22f,22g,・・・・・,22j,・・・・・とが、半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・を介して互いに接続されている。
図5(b)及び図5(C)は、図5(a)に示す本発明の第1実施例の変形例に係る実装体の温度変化による撓みを説明するための断面図で、図5(b)は125℃の高温、図5(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11及び実装基板21等の撓みを模式的に示す。実装基板21は、線膨脹係数αMB=15〜18ppm/℃程度あり、シリコンの線膨脹係数αSI=3.5ppm/℃とは大きく異なる。しかしながら、本発明の第1実施例の変形例に係る実装体においては、シリコンチップ14の厚さが薄いため、シリコンチップ14の表面に垂直方向の変位の自由度が大きい。つまり、シリコンチップ14が、その表面に垂直方向に自在に変位可能であるため、温度変化により、実装基板21がシリコンチップ14に対して相対的に延び(125℃)若しくは縮み(−55℃)が生じても、半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・に対する応力が緩和される。従って、温度変化により半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・が破壊されにくくなり、実装信頼性が向上する。
【0017】
一方、図6(a)は、図5(a)に示した第1実施例の変形例に係る実装体の比較例の概略構造を説明するための断面図である。この比較例は、厚さ300μmの厚いシリコンチップを用いている点が、図5(a)に示した実装体と異なるが、他の構造は共通している。そして、図6(b)及び図6(C)は、図6(a)に示した比較例に係る実装体の温度変化による撓みを説明するための断面図である。即ち、図6(b)は125℃の高温、図6(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11及び実装基板21等の撓みを模式的に示す。この比較例に係る実装体においては、シリコンチップ14の厚さが厚いため、シリコンチップ14の表面に垂直方向の変位の自由度が小さく、リジッドである。このため、図5(b)及び図5(C)の場合とは異なり、シリコンチップ14は、その表面に垂直方向にほとんど変位出来ないため、温度変化により、実装基板21がシリコンチップ14に対して相対的に延び(125℃)若しくは縮み(−55℃)が生じた場合には、半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・と、接続用埋込金属19a,・・・・・,19j,・・・・・間、或いは、半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・と実装配線22a,・・・・・,22d,22e,22f,22g,・・・・・,22j,・・・・・間に大きな応力が発生する。また、半田ボール104a,・・・・・,104d,104e,104f,104g,・・・・・,104j,・・・・・自身にも大きな応力が生じ、半田ボールが破壊に至ることとなる。
【0018】
図7は、シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。シリコンチップの厚さが薄くなるに従っていTCT信頼性が増大することが分かる。そして、シリコンチップの厚さとTCT信頼性との比例関係を示す傾きがシリコンチップの厚さ150μmにおいて、大きく変化することが分かる。即ち、シリコンチップの厚さ150μm以上においては、シリコンチップの厚さが変化しても、TCT信頼性は顕著には変化しないが、シリコンチップの厚さが150μm以下においては、シリコンチップの厚さが減少するとも、TCT信頼性は顕著に向上することが分かる。即ち、図7は、シリコンチップの厚さとTCT信頼性との関係において、シリコンチップの厚さ150μmが変曲点であることが分かる。
次に、本発明の第1実施例に係る実装体(module)の製造方法について説明する。
(a)まず、所定のフォトリソグラフィー工程、CVD工程、酸化工程、イオン注入工程、エッチング工程等により、シリコンウェハ31の表面に半導体集積回路の所定のパターンを形成する。そして、PSG膜、BPSG膜、シリコン窒化膜(Si3N4膜)等のパッシベーション膜をシリコンウェハ31の表面に堆積する。つまり、シリコンウェハ31の表面には、ステップ・アンド・リピート方式で、周期的に半導体集積回路のパターンが形成されている。パターンとパターンの間がダイシングラインになっている。そして、図8(a)に示すように、半導体集積回路のパターンが形成されたシリコンウェハ31を、半導体集積回路のパターン形成面41側を上にして、ダイシング装置の作業テーブル33に所定の方式で固定する。例えば、真空チャックにより、シリコンウェハ31を吸着し固定する。そして、ダイシング用ブレード34を回転させて、本発明の第1実施例に係るフレキシブル・パッケージ用のチップ厚さ(例えば50μm)よりも、更に少なくとも5μm程度深い溝32を、ダイシングラインに沿って形成する。
【0019】
(b)次に、図8(b)に示すように、フラットリング35を表面保護テープ36に貼り付ける。そして、フラットリング35で、表面保護テープ36の皺などを除去した状態で、図8(a)において、溝32を形成したシリコンウェハ31のパターン形式面41を表面保護テープ36の接着剤側に貼り付け固定する。
(c)そして、例えばインフィード研削法を用いて、シリコンウェハ31の裏面を削る。即ち、図8(C)に示すように、フラットリング35と表面保護テープ36とで保持されたシリコンウェハ31を、研削装置の作業テーブル37に吸着固定する。そして、砥石38を押し当てながらシリコンウェハ31の裏面を研削する。この際、作業テーブル37と砥石38をそれぞれ回転させながら、シリコンウェハ31の裏面(研削面)が溝32に達するまで研削する。研削面が、溝32に達すると、シリコンウェハ31は個々のチップに分割される。この研削の深さは、完成時のシリコンチップ31の厚さ(例えば50μm)を考慮して設定される。
(d)そして、図8(d)に示すように、分割された個々のシリコンチップ14が吸着固定されているフラットリング35をダイボンディング装置に設置する。そして、ピックアップニードル等のツール40を用いて、表面保護テープ36越しにパターン形成面32に対して、下方に圧力をかける。すると、シリコンチップ14が表面保護テープ36から剥離される。このようにして、例えば50μmの厚みの薄いフレキシブルなシリコンチップ14が完成する。
【0020】
(e)次に、フレキシブル基板として、厚みが例えば38μm程度の薄い連続テープ状のPET基板11を用意する。この連続テープ状のPET基板11の主表面には、厚み9μm程度のAl薄膜を全面に堆積しておく。そして、エッチング法によりパターンニングして、図8(e)にしめすように、連続テープ状フレキシブル基板11の主表面上に、複数の放射状に延びるAl配線12a,・・・・・,12j,・・・・・のパターンを形成する。Al配線12a,・・・・・,12j,・・・・・のパターンニングは、スクリーン印刷法を用いて行いて行っても良い。このAl配線12a,・・・・・,21j,・・・・・のパターンニングにより、連続テープ状フレキシブル基板11の主表面の所定の箇所に、周期的に、PET基板11が露出した開口部10が形成される。この開口部10は、チップ搭載用の矩形の窓部である。
(f)次に、図8(f)に示すように、それぞれのチップ搭載用の開口部10に、連続用樹脂であるACF樹脂(或いはACP樹脂でも良い)16をポッティング法などにより塗布する。
(g)続いて、図8(g)に示すように、PET基板11側のAl配線12a,・・・・・,12j,・・・・・とシリコンチップ14側のAuバンプ15a,・・・・・,15j,・・・・・との位置合わせを行い、シリコンチップ14をPET基板11上に搭載する。その後、120℃程度に加熱し、連続用樹脂を溶かし、更に硬化することにより、シリコンチップ14をPET基板11上に固定する。この段階では、連続テープ状のPET基板11上に周期的に配置された開口部10に、それぞれシリコンチップ14が搭載され、複数のパッケージが連続して形成された状態にある。従って、次に、図8(h)に示すように個々のフレキシブル・パッケージに切り落とす。図8(h)においては、放射状に延びる16本のAl配線12a,12b,12c,・・・・・,12j,・・・・・,12o,12pのパターンが示されている。
【0021】
(h)一方、別途実装基板21を用意し、この実装基板21の主表面に、エッチング法若しくは、スクリーン印刷法等により、複数の放射状に延びる実装配線22a,・・・・・,22j,・・・・・をパターニングする。そして、実装配線22a,・・・・・,22j,・・・・・上に導電性接着剤23を塗布する。導電性接着剤23としては、例えばニッケル(Ni)粒子等の導電粒子層が含まれたACF樹脂やACP樹脂などを用いることが出来る。次に、Al配線12a,・・・・・,12j,・・・・・と、実装配線22a,・・・・・,22j,・・・・・との互いの位置合わせを行い、実装基板21上にフレキシブル・パッケージを搭載する。この状態で、導電性接着剤23を所定の温度まで加熱し、導電性接着剤23を溶かし、更に硬化することによりフレキシブル・パッケージを実装基板21上に固定する。これにより、図2(b)に示した本発明の第1実施例に係る薄型の実装体が完成する。
また、本発明の第1実施例に係るフレキシブル・パッケージの実装基板21への実装は、他の方法でも可能である。例えば、上のような導電性接着剤23を使用する方法の代わりに、「リード間接着法」を用いても良い。
【0022】
(i)即ち、図9(a)に示すように、PET基板11側のAl配線12d,12e,12f間のPET基板11が露出した部分に第1の接着剤50aを塗布する。
(ii)同様に、図9(b)に示すように、実装基板21側の実装配線22d,22e,22fの間の実装基板21が露出した部分に第2の接着剤50bを塗布する。第2の接着剤50bは、第1の接着剤50aと同種類の接着剤で良い。
(iii)そして、図9(C)に示すように、PET基板11側のAl配線12d,12e,12fと実装基板21側の実装配線22d,22e,22fとの位置合わせを行って、Al配線12d,12e,12fと実装配線22d,22e,22fとが接続するように、両者間に圧力を加える。これによって、PET基板11側の第1の接着剤50aと実装基板21側の第2の接着剤50b同士が接着して、Al配線12d,12e,12fと実装配線22d,22e,22fとは、それぞれ金属同士が強く接触した状態となる。一方、Al配線12d,12e,12f間のPET基板11と実装配線22d,22e,22f間の実装基板21とは、接着剤50により強く接着される。ここで、接着剤50は、第1の接着剤50aと第2の接着剤50b同士が結合し、一体となったものである。
【0023】
リード間接着法では、第1の接着剤50aと第2の接着剤50bは、導電性接着剤である必要はなく、接着力の強い種々の接着剤が選択出来る。また、低温硬化型の接着剤を用いれば、常温での実装基板21へのフレキシブル・パッケージの実装が可能となる。
本発明の第1実施例では、次のような利点を有している。
(1)シリコンチップ14を極薄にし、シリコンチップの剛性を低下させると同時に、インターポーザ11等の各構成材料の厚みも薄くし、フレキシブルにしているので、パッケージ全体を低剛性化することが出来る。これにより、変位によるパッケージ割れの発生を回避することが出来、製品としての信頼性を確保することが可能になる。
(2)インターポーザ11とシリコンチップ14との間に、線膨張係数αの低いACF樹脂等の封止部材16が封入される構造である。従って、実装体(module)組み立て時の温度履歴に起因した、実装体(module)の反りを非常に小さくすることが出来、実装体の製品単体としての平坦性を十分確保することが可能になる。
(第2の実施例)
本発明の第2実施例は、フレキシブル・パッケージを2段に積層したスタック構造の実装体(multi chip module)である。即ち、図10に示すように、種表面に複数の実装配線22a,・・・・・,22j,・・・・・が形成された実装基板21の上に、図2(b)に示したと同様な、第1及び第2のフレキシブル・パッケージをフェイスアップで縦方向に2枚積層している。実装基板21は、例えば、PWB,FPCなどから構成されている。実装基板21の主表面には、厚さ18μm〜22μmの複数の放射状に延びる実装配線22a,・・・・・,22j,・・・・・が配置されている。
【0024】
第1のフレキシブル・パッケージは、第1のフレキシブル基板112と、第1のフレキシブル基板112の主表面の上方に配置された第1のフレキシブル半導体チップ142と、第1のフレキシブル半導体チップ142と複数の第1の金属配線122a,・・・・・,122j,・・・・・とをそれぞれ電気的に接続する第1の接続金属152a,・・・・・,152j,・・・・・,及び第1のフレキシブル基板112と第1のフレキシブル半導体チップ142との間に封入された第1の封止部材162とから構成されている。ここで、第1のフレキシブル基板112は、PET材からなる。そして、第1の金属配線として、複数の放射状に延びるアルミニウム(Al)配線122a,・・・・・,122j,・・・・・を、第1のフレキシブル基板112の主表面に有している。第1のフレキシブル半導体チップは、シリコンチップ142であり、図示を省略しているが、チップの表面の周辺部に複数の第1の接続用パッドを有している。第1の接続金属としての金(Au)バンプ152a,・・・・・,152j,・・・・・は、複数の第1の金属配線122a,・・・・・,122j,・・・・・と第1のフレキシブル半導体チップ142上の複数の第1の接続用パッドとをそれぞれ電気的に接続している。つまり、第1のAl配線122a上には第1の金(Au)バンプ152aが、・・・・・、第1のAl配線122jの上には、第1の金(Au)バンプ152jが、・・・・・が配置されている。第1のAl配線122aと第1のシリコンチップ142上の対応する接続パッドが、第1の金(Au)バンプ152aを介して接続され、・・・・・、第1のAl配線122jと第1のシリコンチップ142上の対応する接続パッドが、第1の金(Au)バンプ152jを介して接続され、第1のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第1のシリコンチップ142の表面を保護するために、第1のシリコン142の表面は第1の封止部材(アンダーフィル)162によって封止されている。
【0025】
同様に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(PET基板)111と、第2のフレキシブル基板111の主表面の上方に配置された第2のフレキシブル半導体チップ141と、第2のフレキシブル半導体チップ141と複数の第2の金属配線121a,・・・・・,121j,・・・・・とをそれぞれ電気的に接続する第2の接続金属151a,・・・・・,151j,・・・・・と、第2のフレキシブル基板111と第2のフレキシブル半導体チップ141との間に封入された第2の封止部材161とから構成されている。第2のフレキシブル基板111の主表面には、複数の第2の金属配線121a,・・・・・,121j,・・・・・が形成されている。この複数の第2の金属配線121a,・・・・・,121j,・・・・・は、第1のフレキシブル・パッケージの複数の第1の金属配線122a,・・・・・,122j,・・・・・のそれぞれと電気的に接続されている。第2のフレキシブル半導体チップは、シリコンチップ141であり、複数の第2の接続用パッドを表面に有している。第2の接続金属としての金(Au)バンプ151a,・・・・・,151j,・・・・・は、第2のフレキシブル半導体チップ141上の複数の第2の接続用パッドと、複数の第2の金属配線121a,・・・・・,121j,・・・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成している。
【0026】
そして、第2のフレキシブル・パッケージは、第2のAl配線121a,・・・・・,121j,・・・・・が形成された第2のフレキシブル基板111を、第2のAl配線が外側に位置するように下側に折り返している。同様に、第1のフレキシブル・パッケージは、第1のAl配線122a,・・・・・,122j,・・・・・が形成された第1のフレキシブル基板111を、第1のAl配線が外側に位置するように下側に折り返している。そして、第1のAl配線122aと第2のAl配線121aとを互いに導電性材料(導電性接着材)60により接着し、第1のAl配線122jと第2のAl配線121jとを互いに導電性材料(導電性接着材)60により接着している。これにより、第1及び第2のフレキシブル・パッケージの、相互間の対応するAl配線間の導通がとれ、フレキシブル・パッケージの多段の積層が可能になる。
そして、第1のフレキシブル基板112の主表面の折り曲げられた部分の第1のAl配線122aと実装基板21の実装配線22aとが、導電性材料(導電性接着剤)60を介して互いに接続され、・・・・・、第1のAl配線122jと実装配線22jとが導電性材料(導電性接着材)60を介して互いに接続され、・・・・・、本発明の第2実施例に係るスタック構造のスタック構造の実装体(multi chip module)が構成されている。
【0027】
(第3の実施例)
本発明の第3実施例に係るフレキシブル・パッケージは、図11(a)の断面構造図に示すように、ビームリード(実装用リード)を有するタイプのフレキシブル・パッケージである。
具体的には、図2(b)に示したフレキシブル・パッケージ構造において、インターポーザとしてのPET基板11に置き換え、ポリイミド材からなるフレキシブル基板(ポリイミド基板)70が使用されている。ポリイミド基板70の主表面にはビームリード(銅箔)71a,・・・・・,71j,・・・・・が形成されている。ポリイミド基板70の厚さは、例えば40μmであり、ビームリード71a,・・・・・,71j,・・・・・の厚さは例えば15μmである。
また、ビームリード71a,・・・・・,71j,・・・・・の一端が、例えば50μmの極薄シリコンチップ14のAuバンプ15a,・・・・・,15j,・・・・・とフリップチップ構造で接続され、この接続部分を含むシリコンチップ14表面を保護するために、シリコンチップ14はACF樹脂等のアンダーフィル16によって封止されている。この接続部分の厚さは例えば20μmとなる。そして、ビームリード71a,・・・・・,71j,・・・・・の他端であるリード端子77a,・・・・・,77j,・・・・・は、図11(a)に示すように、実装基板21主表面上の実装用配線22a,・・・・・,22j,・・・・・に例えば錫―銀―銅からなる半田79a,・・・・・,79j,・・・・・で接合されている。
【0028】
このような構造のフレキシブル・パッケージの製造方法は、第1実施例に係る図8(e)乃至8(g)で説明した各工程において、テープ状のPET基板11の代わりにテープ状に複数個のポリイミド基板70が周期的に接続された基板が用いられている。また、Al配線12a,・・・・・,12j,・・・・・に置き換えて銅箔のビームリード71a,・・・・・,71j,・・・・・が使用されているので、若干工程が異なる。しかし、他の工程は、同様の処理でインターポーザ上にシリコンチップ14の搭載が行われる。
ポリイミド基板70が周期的に接続された連続テープから、個々のパッケージに切り落とす工程では、図11(b)に示すように、ポリイミド基板70と銅箔(ビームリード)71a,・・・・・,71j,・・・・・の2層構造のポリイミドテープにおいて、ポリイミド基板70が存在しない領域でビームリード71a,・・・・・,71j,・・・・・の切断をする。この切断により、個々のポリイミド基板70が分離され、連続テープからのフレキシブル・パッケージの切り落としが行われる。それと同時に切断されたビームリード71a,・・・・・,71j,・・・・・の端部が実装用に、所定の角度に折り曲げられて、リード端子77a,・・・・・,77j,・・・・・が形成される。これによって、個片に切断されたフレキシブル・パッケージの形状は、インターポーザ70よりビームリード71a,・・・・・,71j,・・・・・が突き出たような形状となる。
【0029】
このビームリード71a,・・・・・,71j,・・・・・の端部であるリード端子77a,・・・・・,77j,・・・・・を、それぞれ対応する実装基板21上の配線22a,・・・・・,22j,・・・・・に、半田79a,・・・・・,79j,・・・・・を用いて半田実装(OLB:アウター・リード・ボンディング)すれば、図.11Aの構造の薄型実装体(module)が完成する。
本発明の第3実施例に係るフレキシブル・パッケージでは、インターポーザ70に比較的耐熱温度の高いポリイミドを使用したので、半田リフロー(熱処理)を前提とした高温実装工程が、第1実施例と同様のパッケージ構造にて可能となる。なお、OLB実装工程のみであれば、耐熱温度が150℃以下のPET基板を使用することも可能である。
また、本発明の第3実施例に係るフレキシブル・パッケージを多段に積層したスタック構造の例を図.12に示す。即ち、主表面に複数の実装配線22a,・・・・・,22j,・・・・・が形成された実装基板21の上に、図.11Bに示したと同様な第1乃至第4のフレキシブル・パッケージをフェイスアップで縦方向に4枚積層している。実装基板21は、例えば、PWB,FPCなどから構成されている。実装配線22a,・・・・・,22j,・・・・・は、厚さ18μm〜22μmの複数の放射状のパターンとして形成されている。
【0030】
第1のフレキシブル・パッケージは、第1のフレキシブル基板704と、第1のフレキシブル基板704の主表面の上方に配置された第1のフレキシブル半導体チップ144と、第1のフレキシブル半導体チップ144と複数の第1の金属配線714a,・・・・・,714j,・・・・・とをそれぞれ電気的に接続する第1の接続金属154a,・・・・・,154j,・・・・・、及び第1のフレキシブル基板704と第1のフレキシブル半導体チップ144との間に封入された第1の封止部材164とから構成されている。ここで、第1のフレキシブル基板704は、ポリイミド材からなる。そして、第1の金属配線として、複数の放射状に延びる厚さ15μmのビームリード(銅箔)714a,・・・・・,714j,・・・・・を、第1のフレキシブル基板704の主表面に有している。第1のフレキシブル半導体チップは、シリコンチップ144であり、図示を省略しているが、チップ144の表面の周辺部に複数の第1の接続用パッドを有している。第1の接続金属としての金(Au)バンプ154a,・・・・・,154j,・・・・・は、複数の第1の金属配線714a,・・・・・,714j,・・・・・と第1のフレキシブル半導体チップ144上の複数の第1の接続用パッドとをそれぞれ電気的に接続している。つまり、第1のビームリード(銅箔)714a上には第1の金(Au)バンプ154aが、・・・・・、第1のビームリード(銅箔)714jの上には、第1の金(Au)バンプ154jが、・・・・・が配置されている。ビームリード(銅箔)714aと第1のシリコンチップ144上の対応する接続パッドが、第1の金(Au)バンプ154aを介して接続され、・・・・・、第1のビームリード(銅箔)714jと第1のシリコンチップ144上の対応する接続パッドが、第1の金(Au)バンプ154jを介して接続され、第1のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第1のシリコンチップ144の表面を保護するために、第1のシリコンチップ144の表面は第1の封止部材(アンダーフィル)164によって封止されている。
【0031】
同時に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(ポリイミド基板)703と、第2のフレキシブル基板703の主表面の上方に配置された第2のフレキシブル半導体チップ143と、第2のフレキシブル半導体チップ143と複数の第2の金属配線であるビームリード(銅箔)713a,・・・・・,713j,・・・・・とをそれぞれ電気的に接続する第2の接続金属153a,・・・・・,153j,・・・・・と、第2のフレキシブル基板703と第2のフレキシブル半導体チップ143との間に封入された第2の封止部材163とから構成されている。第2のフレキシブル基板703の主表面には、複数の第2の金属配線713a,・・・・・,713j,・・・・・が形成されている。この複数の第2のビームリード(銅箔)713a,・・・・・,713j,・・・・・は、第1のフレキシブル・パッケージの複数の第1のビームリード(銅箔)714a,・・・・・,714j,・・・・・のそれぞれと電気的に接続されている。第2のフレキシブル半導体チップは、シリコンチップ143であり、複数の第2の接続用パッドを表面に有している。第2の接続金属としての金(Au)バンプ153a,・・・・・,153j,・・・・・は、第2のフレキシブル半導体チップ143上の複数の第2の接続用パッドと、複数の第2のビームリード(銅箔)713a,・・・・・,713j,・・・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成している。
【0032】
同様に、第3のフレキシブル・パッケージは、第3のビームリード712a,・・・・・,712j,・・・・・が主表面に配された第3のフレキシブル基板(ポリイミド基板)702の上に、第3のシリコンチップ142を配置して構成されている。そして、この第3のフレキシブル基板(ポリイミド基板)702の主表面に形成された第3のビームリード712a上には、第3の金(Au)バンプ152aが、・・・・・、第3のビームリード712jの上には、第3の金(Au)バンプ152jが、・・・・・が配置されている。第3のビームリード712aと第3のシリコンチップ142上の対応する接続パッドが、第3の金(Au)バンプ152aを介して接続され、・・・・・、第3のAl配線122jと第3のシリコンチップ142上の対応する接続パッドが、第3の金(Au)バンプ152jを介して接続され、第3のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第3のシリコンチップ142の表面を保護するために、第3のシリコンチップ142の表面は第3のアンダーフィル162によって封止されている。
第4のフレキシブル・パッケージは、複数の放射状に延びるビームリード121a,・・・・・,121j,・・・・・が主表面に配されたポリイミド材からなる第4のフレキシブル基板701の上に、第4のシリコンチップ141を配置して構成されている。そして、この第4のフレキシブル基板(ポリイミド基板)701の主表面に形成された第4のビームリード711a上には、第4の金(Au)バンプ151aが、・・・・・,第4のビームリード711jの上には、第4の金(Au)バンプ151jが、・・・・・が配置されている。そして、第4のビームリード711aと第4のシリコンチップ141上の対応する接続パッドが、第4の金(Au)バンプ151aを介して接続され、第4のビームリード711jと第4のシリコンチップ141上の対応する接続パッドが、第4の金(Au)バンプ151jを介して接続され、第4のフリップチップ構造を構成している。そして、このバンプ接続部分を含む第4のシリコンチップ141の表面を保護するために、第4のアンダーフィル161によって封止されている。
【0033】
そして、第1,第2,第3及び第4のフレキシブル・パッケージのビームリード711a,712a,713a及び714aが実装配線22aに集合するように導かれ、半田79aにより固定されている。同様に、第1,第2,第3及び第4のフレキシブル・パッケージのビームリード711j,712j,713j及び714jが実装配線22jに集合するように導かれ、半田79jにより固定され、4層のスタック構造の実装体(multi chip module)が構成されている。
(第4の実施例)
図13は本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図である。本発明の第4実施例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に配されたPET材からなり、所定の曲率を有した曲面状のフレキシブル基板11の上に曲面状のシリコンチップ14を配置して構成されている。そして、この曲面状のフレキシブル基板(PET基板)11の主表面に形成されたAl配線12a上には、金(Au)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バンプ15jが、・・・・・が配置されている。そして、Al配線12a,12jとシリコンチップ14上の対応する接続パッドが、それぞれ金(Au)バンプ15a,15jを介して接続されフリップチップ構造を構成している。金(Au)バンプ15a,・・・・・,15j,・・・・・の厚さは、例えば20μmである。このバンプが接続部分を含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダーフィル16によって封止されている。アンダーフィル16としては、線膨脹係数αが低い(α=0.1〜15ppm/℃)封止接着剤(ACF樹脂)を使用している。
【0034】
曲面状のPWB,FPCなどの実装基板21の主表面には、複数の放射状に延びる実装配線22a,・・・・・,22j,・・・・・が配置されている。そして、曲面状のフレキシブル基板11の主表面のAl配線12a,12jと曲面状の実装基板21の実装配線22a,22jとが、導電性接着剤を介して互いに接続され、・・・・・,Al配線12jと実装配線22jとがそれぞれ導電性接着剤を介して互いに接続され、本発明の第4実施例に係る実装体(module)が構成されている。
図13に示す本発明の第4実施例に係る実装体(module)では、例えば第1実施例に係るフレキシブル・パッケージを曲面状の実装基板21上に実装した例と解釈することが可能である。即ち、シリコンチップ14を始め、パッケージの各構成材料の厚みを極薄化しているので剛性が低く、パッケージを積極的に湾曲させ、曲面への基板実装が可能となる。例えば、圧力センサーや温度センサー等を集積化したシリコンチップ14を内蔵した実装体を、配管や電動機の曲面81に貼り付けることが可能である。或いは、ボールペン等のペン軸部に指紋認識回路を集積化したシリコンチップ14を内蔵した実装体を取り付けることも可能である。更に、本発明の第4実施例に係る実装体は、全体の厚さが極薄化し、剛性が低いため、ICカード等に適用すれば、ICカードを湾曲させても破壊に至らないので、実用上非常に有効である。
【0035】
つまり、図13に示す曲面状の実装基板21は、定常的な形状としてだけでなく、過渡的な一形態としても存在しうると解釈すべきである。
例えば、本発明の第1乃至第4実施例に係わるフレキシブル・パッケージにおいては、シリコンチップ14,141〜144は、フレキシブル基板11,111,112,70,701〜704の主表面にフリップチップ構造で搭載されていた。しかし、シリコンチップは、フレキシブル基板の主表面に必ずしも、フリップチップ構造で搭載される必要はない。
図14(a)は、本発明の他の実施例に係るフレキシブル・パッケージの断面構造図である。本発明の他の実施例に係るフレキシブル・パッケージは、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に配されたフレキシブル基板11の上に、半導体集積回路が形成された表面を上にして、いわゆるフェイス・アップ状態でシリコンチップ14を配置して構成されている。シリコンチップ14の表面には、金属配線や接続パッド91a,・・・・・,91j,・・・・・,91k,・・・・・,91m,・・・・・が形成されている。また、シリコンチップ14を貫通してバイアホールが設けられ、このバイアホールの内部に、接続用埋込金属92a,・・・・・,92j,・・・・・が埋め込まれている。接続用埋込金属92a,・・・・・,92j,・・・・・としては、タングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、これらのシリサイド(Wsi2,TiSi2,MoSi2)等が使用可能である。バイアホールは、シリコンチップ14が薄いので簡単に開口出来る。例えば、図8(a)から8(C)に示した研削工程の前に、最終的なシリコンチップ14の厚さより深い凹部(トレンチ)をRIE法等により形成しておけば、研削工程終了時に自動的に、バイアホールが開口する。一方、フレキシブル基板11の主表面のAl配線12a,12j上には、第1実施例と同様に、金(Au)バンプ15a,15jが配置されている。こうして、金(Au)バンプ15a,15jとシリコンチップ14の表面の接続パッド91a,91jとが、それぞれ接続用埋込金属92a,92jにより、互いに接続されている。
【0036】
図14(a)においては、接続用埋込金属92a,・・・・・,92j,・・・・・と金(Au)バンプ15a,・・・・・,15j,・・・・・とが、本発明の接続金属として機能している。そして、このバンプ接続部分を含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダーフィル16によって封止されている。シリコンチップ14が薄いので、バイアホールの内部を埋め込む接続用埋込金属92a,・・・・・,92j,・・・・・として、半田を用いることも可能である。
本発明の他の更に実施例に係るフレキシブル・パッケージは図14(b)に示すように、フレキシブル基板11の上に、図14(a)と同様に、フェイス・アップ状態でシリコンチップ14を配置している。シリコンチップ14の表面には、金属配線や接続パッド91a,・・・・・,91j,・・・・・,91k,・・・・・,91m,・・・・・が形成されている。そして、フレキシブル基板11の主表面のAl配線12a,12jと、接続パッド91a,91jとが、シリコンチップ14の側面において、それぞれ半田95a,95jにより互いに接続されている。図14(b)においては、半田95a,95jが本発明の接続金属として機能している。シリコンチップ14が薄いので、このような半田95a,95jによる接続が可能となる。
【0037】
また、本発明の第1乃至第4実施例に係るフレキシブル・パッケージにおいては、シリコンチップ14,141〜144について例示したが、ガリウム砒素(GaAs)チップ等の他の半導体基板でもかまわないことは勿論である。このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な以下のクレイムによってのみ定められるものである。主表面に複数の金属配線が形成されたフレキシブル基板と、このフレキシブル基板の上方に配置され、複数の接続用パッドを有するフレキシブル半導体チップと、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気的に接続する接続金属とフレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージである。半導体チップを通常用いられている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを塔載している。更に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる。更に、主表面に複数の実装配線が形成された実装基板を用意し、この複数の実装配線のそれぞれと複数の金属配線とを電気的に接続すれば、実装信頼性の高い実装体が構成出来る。更に、複数のフレキシブル・パッケージを積層すれば、全体の厚さの薄いマルチ・チップ・モジュールを構成出来る。
【0038】
【発明の効果】
本発明によれば、曲面に実装可能な、低剛性を有した実装信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図1】現在用いられている半導体パッケージの一構造例を示す断面斜視図である。
【図2】本発明の第1実施例に係るフレキシブルパッケージの断面構造図と、本発明の第1実施例に係る実装体(module)の概略構造を説明するための断面図である。
【図3】シリコンチップの厚みと撓み量の関係を示すグラフと、シリコンチップの厚みと曲率半径の関係を示すグラフとを示す。
【図4】 シリコンチップの裏面に形成された研削紋を示す図と、研削紋角θ≦10゜の試料を説明する図と、研削紋角θ≧80゜の試料を説明する図である。
【図5】本発明の第1実施例の変形例に係る実装体(module)の概略構造を説明するための断面図と、本発明の第1実施例の変形例に係る実装体(module)の温度変化による撓みを説明するための断面図とを示す。
【図6】比較例として、厚いシリコンチップを用いた実装体(module)の概略構造を説明するための断面図と、実装体(module)の温度変化による撓みを説明するための断面図とを示す。
【図7】シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。
【図8】本発明の第1実施例に係る実装体(module)の製造方法を示す工程図である。
【図9】本発明の第1実施例に係る実装体の製造方法の変形例として、フレキシブル・パッケージのリード間接着法を説明する工程断面図である。
【図10】本発明の第2実施例に係るスタック構造の実装体(multi chip module)の断面構造図である。
【図11】本発明の第3実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図と、本発明の第3実施例に係るフレキシブル・パッケージの切り落とし工程を示す断面図を示す。
【図12】本発明の第3実施例に係る実装体(multi chip module)の断面構造図である。
【図13】本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図である。
【図14】本発明の他の実施例に係るフレキシブル・パッケージの断面構造図と、本発明の更に他の実施例に係るフレキシブル・パッケージの断面構造図とを示す。
【符号の説明】
11…PET材
12…AL配線
14…シリコンチップ
15…Auバンプ
16…アンダーフィル
21…実装基板
22…実装配線
23,60…導電性接着剤
50…接着剤
70…ポリイミド材
71…ビームリード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device for a semiconductor integrated circuit such as an LSI, VLSI, ULSI, or GI.
[0002]
[Prior art]
FIG. 1 is a cross-sectional perspective view showing an example of the structure of a semiconductor package (BGA: Ball Grid Array) currently used. In this semiconductor package, a
[0003]
[Problems to be solved by the invention]
The present invention provides a semiconductor device that can be mounted on a curved surface and has low rigidity and high mounting reliability.
[0004]
[Means for Solving the Problems]
One aspect of the present invention is a mounting substrate in which a plurality of mounting wirings are formed on a main surface, each of the plurality of mounting wirings, a flexible substrate having a plurality of electrically connected metal wirings on the main surface, A plurality of connection pads are provided on the surface, and a flexible semiconductor chip disposed above the main surface of the flexible substrate, the plurality of connection pads, and the plurality of metal wirings are electrically connected to each other. A connecting metal and a sealing member sealed between the flexible substrate and the flexible semiconductor chip are provided, and the mounting substrate is a curved mounting substrate.
[0005]
The flexible package according to the first feature of the present invention is characterized in that a flexible semiconductor chip in which the semiconductor chip is made thinner than the normally used thickness and the rigidity is lowered is mounted. The semiconductor chip may be a silicon (Si) or germanium (Ge) elemental semiconductor, or a compound semiconductor chip such as gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), or silicon carbide (SiC). . Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. In particular, if the sealing member is made of a material having a low linear expansion coefficient, it is possible to further ensure flatness during normal times and a low-rigidity structure, so that it can be mounted on a curved surface. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and having low rigidity.
[0006]
A second feature of the present invention is that a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of mounting wirings, and a flexible substrate having a plurality of electrically connected metal wirings on the main surface, A flexible semiconductor chip disposed above the main surface of the flexible substrate, a plurality of connection pads, a connection metal for electrically connecting the plurality of metal wirings, and between the flexible substrate and the flexible semiconductor chip. It is a semiconductor device, that is, a mounting module.
In the module according to the second feature of the present invention, a flexible semiconductor chip formed to be thinner than a commonly used thickness is mounted so as to reduce the rigidity. In addition, since the thickness of each component such as a flexible substrate is reduced, the entire mounting body is reduced in rigidity. Therefore, even when a stress due to a difference in expansion coefficient occurs due to a temperature history during assembly work or a temperature change as an operating environment, the stress can be relaxed. For example, since the linear expansion coefficients of the mounting substrate and the semiconductor chip are greatly different from each other, due to temperature changes, the mounting substrate extends relative to the semiconductor chip on the high temperature side, and the mounting substrate relative to the semiconductor chip on the low temperature side. Shrinks. However, in the mounting body according to the second feature of the present invention, since the thickness of the semiconductor chip is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the semiconductor chip is large. That is, since the semiconductor chip can be freely displaced in the direction perpendicular to the surface thereof, the stress is relieved. Therefore, the internal structure is not easily broken due to the temperature change, and the mounting reliability is improved. As a result, it is possible to ensure the reliability of the mounted body as a product. In addition, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warping of the mounting body can be made extremely small, and the flatness as a single product can be sufficiently secured. become.
[0007]
Since the mounting body according to the second feature of the present invention has a low-rigidity structure, it is possible to realize a configuration in which the mounting board is configured by a curved surface. Accordingly, as an application example, mounting on a curved surface such as a pipe is possible. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and flexible.
According to a third aspect of the present invention, the main surface includes a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of first wirings electrically connected to each of the plurality of mounting wirings. A first flexible substrate, a plurality of first connection pads on the surface, a first flexible semiconductor chip disposed above the main surface of the first flexible substrate, and a plurality of first connection pads A first connecting metal that electrically connects the pad and the plurality of first metal wirings; and a first sealing member sealed between the first flexible substrate and the first flexible semiconductor chip. Each having a plurality of first metal wirings, a second flexible substrate having a plurality of electrically connected second metal wirings on the main surface, and a plurality of second connection pads on the surface. On the main surface of the second flexible substrate A second flexible semiconductor chip, a plurality of second connection pads, a second connection metal that electrically connects the plurality of second metal wirings, and a second flexible substrate, That is, it is a semiconductor device, that is, a multi chip module comprising a second sealing member sealed between the second flexible semiconductor chip.
[0008]
According to the third feature of the present invention, by mounting a thin flexible semiconductor chip and reducing the thickness of each constituent material such as a flexible substrate, the thickness required for one semiconductor chip can be greatly reduced. Can be thin. Therefore, when a plurality of flexible semiconductor chips are stacked to form a stack structure, it is possible to reduce the overall thickness of the mounting body (multi chip module). In addition, since each semiconductor chip has low rigidity, package cracking due to displacement due to differences in the expansion coefficient of components and damage to internal structures can be avoided, and the mounting reliability of the product remains high. It becomes possible to do.
The fourth feature of the present invention is that a semiconductor chip is thinned to a thickness of 10 μm to 150 μm, a plurality of mounting wirings are formed on the main surface of the mounting substrate, and a plurality of metal wirings are formed on the main surface of the flexible substrate. Forming a semiconductor chip, mounting a semiconductor chip above the main surface of the flexible substrate, and aligning and electrically connecting a plurality of mounting wirings and a plurality of metal wirings, respectively. This is a method for mounting a semiconductor device, that is, a method for manufacturing a module.
[0009]
According to the mounting body manufacturing method according to the fourth aspect of the present invention, it is possible to easily manufacture a mounting body having a low overall thickness and a low rigidity and high mounting reliability.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
According to one embodiment of the present invention, it is an object of the present invention to provide a semiconductor package that can be thinned to achieve low rigidity, and can have flatness as a single product with small warpage of the package. Another aspect of the present invention is to provide a mounting body having a small overall thickness and high mounting reliability. According to still another aspect of the present invention, there is provided a mounting body having low rigidity and high mounting reliability that can be mounted on a curved surface such as a side wall of a pipe. Another aspect of the present invention is to provide a mounting body in which a plurality of semiconductor chips are stacked in the thickness direction and the overall thickness is thin and mounting reliability is high. According to still another aspect of the present invention, there is provided a method for manufacturing a mounting body that allows the mounting body to be easily assembled.
One embodiment of the present invention includes a low-rigidity board (hereinafter referred to as a “flexible board”) on which a plurality of metal wirings are formed on a main surface, and a plurality of connection pads disposed above the flexible board. Connecting metal for electrically connecting a low-rigidity semiconductor chip (hereinafter referred to as “flexible semiconductor chip”), a plurality of connection pads on the semiconductor chip, and a plurality of metal wirings on the flexible substrate. And a flexible package comprising a sealing member sealed between a flexible substrate and a flexible semiconductor chip. A flexible package according to another embodiment of the present invention is characterized in that a flexible semiconductor chip having a reduced rigidity is mounted on a semiconductor chip that is thinner than a commonly used thickness. The semiconductor chip may be a silicon (Si) or germanium (Ge) elemental semiconductor, or a compound semiconductor chip such as gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), or silicon carbide (SiC). . Further, the rigidity of the entire package is reduced by reducing the thickness of each component of the package such as a flexible substrate. For this reason, generation | occurrence | production of the package crack by displacement can be avoided. Further, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warpage of the package can be extremely reduced. For this reason, it becomes possible to ensure sufficient flatness as a single product of the flexible package. In particular, if the sealing member is made of a material having a low linear expansion coefficient, it is possible to further ensure flatness during normal times and a low-rigidity structure, so that it can be mounted on a curved surface. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and having low rigidity. Still another aspect of the present invention is a flexible substrate having a main surface having a plurality of mounting wirings formed on the main surface, a plurality of mounting wirings and a plurality of metal wirings electrically connected to each other. A flexible semiconductor chip disposed above the main surface of the flexible substrate, a plurality of connection pads, a connection metal that electrically connects the plurality of metal wirings, and the flexible substrate and the flexible semiconductor chip. That is, it is a semiconductor device, that is, a module, composed of a sealing member sealed in between. In a mounting module according to still another aspect of the present invention, a flexible semiconductor chip that is formed thinner than a commonly used thickness is mounted so as to reduce rigidity. In addition, since the thickness of each component such as a flexible substrate is reduced, the entire mounting body is reduced in rigidity. Therefore, even when a stress due to a difference in expansion coefficient occurs due to a temperature history during assembly work or a temperature change as an operating environment, the stress can be relaxed. For example, since the linear expansion coefficients of the mounting substrate and the semiconductor chip are greatly different from each other, due to temperature changes, the mounting substrate extends relative to the semiconductor chip on the high temperature side, and the mounting substrate relative to the semiconductor chip on the low temperature side. Shrinks. However, in the mounting body according to still another aspect of the present invention, since the thickness of the semiconductor chip is thin, the degree of freedom of displacement in the direction perpendicular to the surface of the semiconductor chip is large. That is, since the semiconductor chip can be freely displaced in the direction perpendicular to the surface thereof, the stress is relieved. Therefore, the internal structure is not easily broken due to the temperature change, and the mounting reliability is improved. As a result, it is possible to ensure the reliability of the mounted body as a product. In addition, since the sealing member is enclosed between the flexible substrate and the flexible semiconductor chip, the warping of the mounting body can be made extremely small, and the flatness as a single product can be sufficiently secured. become. Since the mounting body according to another aspect of the present invention has a low rigidity structure, a configuration in which the mounting substrate is configured by a curved surface can be realized. Accordingly, as an application example, mounting on a curved surface such as a pipe is possible. Further, it can be applied to an IC card or the like by utilizing the feature of being thin and flexible. According to still another aspect of the present invention, the main surface includes a mounting substrate having a plurality of mounting wirings formed on the main surface, a plurality of first wirings electrically connected to each of the plurality of mounting wirings. A first flexible substrate having a plurality of first connection pads on the surface, a first flexible semiconductor chip disposed above the main surface of the first flexible substrate, and a plurality of first connections And a first sealing metal sealed between the first flexible substrate and the first flexible semiconductor chip, and a first connection metal that electrically connects the first pad and the plurality of first metal wirings, respectively. A member, a plurality of first metal wirings, a second flexible substrate having a plurality of electrically connected second metal wirings on the main surface, and a plurality of second connection pads on the surface The main surface of the second flexible substrate A second flexible semiconductor chip disposed above, a plurality of second connection pads, a second connection metal for electrically connecting the plurality of second metal wirings, and a second flexible substrate And a second sealing member enclosed between the second flexible semiconductor chip and the second flexible semiconductor chip. That is, the semiconductor device is a multi chip module. According to still another aspect of the present invention, a thin flexible semiconductor chip is mounted and the thickness of each constituent material such as a flexible substrate is reduced, so that the thickness required for each semiconductor chip is extremely reduced. I can do it. Accordingly, when a plurality of flexible semiconductor chips are stacked to form a stack structure, it is possible to reduce the thickness of the entire mounted chip (multi chip module). In addition, since each semiconductor chip has low rigidity, package cracking due to displacement due to differences in the expansion coefficient of components and damage to internal structures can be avoided, and the mounting reliability of the product remains high. It becomes possible to do. Still another embodiment of the present invention includes a step of thinning a semiconductor chip to a thickness of 10 μm to 150 μm, a step of forming a plurality of mounting wirings on the main surface of the mounting substrate, and a plurality of metals on the main surface of the flexible substrate. From the step of forming the wiring, the step of mounting the semiconductor chip above the main surface of the flexible substrate, and the step of aligning and electrically connecting the plurality of mounting wirings and the plurality of metal wirings, respectively. This is a semiconductor device mounting method, that is, a manufacturing method of a mounting module. According to the method for manufacturing a mounting body according to still another aspect of the present invention, it is possible to easily manufacture a mounting body with a low overall thickness and low rigidity and high mounting reliability. First Embodiment As shown in FIG. 2A, a flexible package according to a first embodiment of the present invention has a plurality of
[0011]
FIG. 2B is a cross-sectional structure diagram of a mounting module according to the first embodiment of the present invention configured by mounting the flexible package shown in FIG. 2A on a mounting board. A
In the mounting body according to the first embodiment of the present invention having such a structure, as shown in FIG. 2B, from the highest end of the flexible substrate (PET substrate) 11 to the upper surface of the mounting
[0012]
Then, the
The thickness of a normal commercially available wafer depends on the wafer size, but is about 450 μm to 1 mm. For example, a 6-inch wafer has a thickness of about 600 μm to 650 μm. As the wafer size increases, the thickness of the wafer also increases. It is desirable that the thickness of the
[0013]
FIG. 3A shows the thickness and deflection amount of a silicon chip when a fracture test is performed using a
When the
In a limited area of a strip-shaped silicon chip having a width of 5 mm as shown in FIG. 4B and FIG. 4C, the grinding
[0014]
Therefore, in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °.
The silicon chip of the curve P1 and the silicon chip of the curve P2 in FIG. As is apparent from FIG. 3A, the amount of deflection until breakage increases as the wafer thickness decreases.
FIG. 3B is a graph showing the relationship between the thickness of the silicon chip and the half-curvature of curvature. Similarly to FIG. 3A, the measurement result when the width of the silicon chip is 5 mm is shown. The curve W1 in FIG. 3B shows the result of the sample with the grinding pattern angle θ ≦ 10 ° shown in FIG. 4B, and the curve W2 shows the grinding pattern angle θ ≧ 80 ° shown in FIG. 4C. Sample results are shown. As is clear from FIG. 3B, it can be seen that the thinner the thickness of the silicon chip is, the smaller the curvature half of the bending (warping) of the silicon chip until the breaking of the silicon chip is, and the more flexible the silicon chip is. Then, the sample chip W1 cut out in the direction so that the grinding pattern angle θ ≦ 10 ° has half the bending curvature of the silicon chip than the sample W2 cut out in the direction so that the grinding pattern angle θ ≧ 80 °. It can be seen that the amount is small and strong against breakage. 3B also shows that in the first embodiment of the present invention, it is preferable to use as the flexible semiconductor chip 14 a silicon chip cut out in a direction such that the grinding pattern angle θ ≦ 10 °. .
[0015]
In the first embodiment of the present invention, a
FIG. 5A is a cross-sectional structure diagram at room temperature of a flexible package according to a modified example of the first embodiment of the present invention and a mounting module using the flexible package. As shown in FIG. 5A, a flexible package according to a modification of the first embodiment of the present invention includes a plurality of radially extending aluminum (Al)
[0016]
On the other hand, mounting
5 (b) and 5 (C) are cross-sectional views for explaining the bending due to temperature change of the mounting body according to the modification of the first embodiment of the present invention shown in FIG. 5 (a). FIG. 5C schematically shows the bending of the
[0017]
On the other hand, FIG. 6A is a cross-sectional view for explaining a schematic structure of a comparative example of the mounting body according to the modification of the first embodiment shown in FIG. This comparative example is different from the mounting body shown in FIG. 5A in that a thick silicon chip having a thickness of 300 μm is used, but other structures are common. 6 (b) and 6 (C) are cross-sectional views for explaining bending due to temperature change of the mounting body according to the comparative example shown in FIG. 6 (a). That is, FIG. 6B schematically shows the bending of the
[0018]
FIG. 7 is a graph for explaining the relationship between the thickness of the silicon chip and the TCT reliability. It can be seen that TCT reliability increases as the thickness of the silicon chip decreases. It can be seen that the slope indicating the proportional relationship between the thickness of the silicon chip and the TCT reliability changes greatly when the thickness of the silicon chip is 150 μm. That is, when the thickness of the silicon chip is 150 μm or more, the TCT reliability does not change significantly even if the thickness of the silicon chip changes, but when the thickness of the silicon chip is 150 μm or less, the thickness of the silicon chip It can be seen that the TCT reliability is remarkably improved even when the value decreases. That is, FIG. 7 shows that the thickness of the silicon chip of 150 μm is the inflection point in the relationship between the thickness of the silicon chip and the TCT reliability.
Next, the manufacturing method of the mounting body (module) based on 1st Example of this invention is demonstrated.
(A) First, a predetermined pattern of a semiconductor integrated circuit is formed on the surface of the
[0019]
(B) Next, as shown in FIG. 8B, the
(C) Then, the back surface of the
(D) Then, as shown in FIG. 8D, the
[0020]
(E) Next, a thin continuous tape-
(F) Next, as shown in FIG. 8 (f), ACF resin 16 (or ACP resin) which is a continuous resin is applied to each
(G) Subsequently, as shown in FIG. 8G, Al wirings 12a,..., 12j,... On the
[0021]
(H) On the other hand, a separate mounting
Further, the flexible package according to the first embodiment of the present invention can be mounted on the mounting
[0022]
(I) That is, as shown in FIG. 9A, the
(Ii) Similarly, as shown in FIG. 9B, the
(Iii) Then, as shown in FIG. 9C, the
[0023]
In the inter-lead bonding method, the
The first embodiment of the present invention has the following advantages.
(1) The
(2) A structure in which a sealing
(Second embodiment)
The second embodiment of the present invention is a multi-chip module having a stack structure in which flexible packages are stacked in two stages. That is, as shown in FIG. 2B, on the mounting
[0024]
The first flexible package includes a first
[0025]
Similarly, the second flexible package includes a second flexible substrate (PET substrate) 111, a second
[0026]
The second flexible package is configured such that the second
The
[0027]
(Third embodiment)
The flexible package according to the third embodiment of the present invention is a type of flexible package having a beam lead (mounting lead) as shown in the cross-sectional structure diagram of FIG.
Specifically, in the flexible package structure shown in FIG. 2B, a flexible substrate (polyimide substrate) 70 made of a polyimide material is used instead of the
In addition, one end of each of the beam leads 71a,..., 71j,... Is, for example, an
[0028]
In the manufacturing method of the flexible package having such a structure, a plurality of tapes are formed in place of the tape-
In the process of cutting into individual packages from the continuous tape to which the
[0029]
The
In the flexible package according to the third embodiment of the present invention, since the polyimide having a relatively high heat resistance temperature is used for the
FIG. 12 shows an example of a stack structure in which the flexible packages according to the third embodiment of the present invention are stacked in multiple stages. That is, on the mounting
[0030]
The first flexible package includes a first
[0031]
At the same time, the second flexible package includes a second flexible substrate (polyimide substrate) 703, a second
[0032]
Similarly, the third flexible package is formed on a third flexible substrate (polyimide substrate) 702 having third beam leads 712a,..., 712j,. In addition, a
The fourth flexible package is formed on a fourth
[0033]
The beam leads 711a, 712a, 713a and 714a of the first, second, third and fourth flexible packages are guided so as to gather on the mounting
(Fourth embodiment)
FIG. 13 is a cross-sectional structure diagram of a flexible package and a mounting module using the same according to a fourth embodiment of the present invention. The flexible package according to the fourth embodiment of the present invention is made of a PET material in which a plurality of radially extending aluminum (Al)
[0034]
A plurality of radially extending mounting
The mounting body (module) according to the fourth embodiment of the present invention shown in FIG. 13 can be interpreted as, for example, an example in which the flexible package according to the first embodiment is mounted on the curved mounting
[0035]
That is, it should be construed that the curved mounting
For example, in the flexible package according to the first to fourth embodiments of the present invention, the
FIG. 14A is a sectional view of a flexible package according to another embodiment of the present invention. A flexible package according to another embodiment of the present invention includes a
[0036]
14A, embedded metal for
As shown in FIG. 14 (b), the flexible package according to another embodiment of the present invention has the
[0037]
In the flexible package according to the first to fourth embodiments of the present invention, the
[0038]
【The invention's effect】
According to the present invention, it is possible to provide a semiconductor device that can be mounted on a curved surface and has low rigidity and high mounting reliability.
[Brief description of the drawings]
FIG. 1 is a cross-sectional perspective view showing an example of the structure of a semiconductor package currently used.
FIG. 2 is a cross-sectional structure diagram of a flexible package according to a first embodiment of the present invention, and a cross-sectional view illustrating a schematic structure of a mounting body (module) according to the first embodiment of the present invention.
FIG. 3 shows a graph showing the relationship between the thickness of the silicon chip and the amount of bending, and a graph showing the relationship between the thickness of the silicon chip and the radius of curvature.
FIG. 4 is a diagram illustrating a grinding pattern formed on the back surface of a silicon chip, a diagram illustrating a sample with a grinding pattern angle θ ≦ 10 °, and a diagram illustrating a sample with a grinding pattern angle θ ≧ 80 °.
FIG. 5 is a cross-sectional view for explaining a schematic structure of a mounting body (module) according to a modification of the first embodiment of the present invention, and a mounting body (module) according to a modification of the first embodiment of the present invention; Sectional drawing for demonstrating the bending by the temperature change of FIG.
FIG. 6 is a cross-sectional view for explaining a schematic structure of a mounting body (module) using a thick silicon chip as a comparative example, and a cross-sectional view for explaining bending due to a temperature change of the mounting body (module). Show.
FIG. 7 is a graph illustrating the relationship between the thickness of a silicon chip and TCT reliability.
FIG. 8 is a process diagram showing a method of manufacturing a mounting module according to the first embodiment of the present invention.
FIG. 9 is a process cross-sectional view illustrating an inter-lead bonding method for a flexible package as a modified example of the mounting body manufacturing method according to the first embodiment of the present invention.
FIG. 10 is a cross-sectional view of a stack structure (multi chip module) according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of a flexible package according to a third embodiment of the present invention and a mounting module using the flexible package, and a cross-section showing a cut-off process of the flexible package according to the third embodiment of the present invention. The figure is shown.
FIG. 12 is a cross-sectional view of a mounting body (multi chip module) according to a third embodiment of the present invention.
FIG. 13 is a cross-sectional structure diagram of a flexible package and a mounting module using the flexible package according to a fourth embodiment of the present invention.
FIG. 14 shows a cross-sectional structure diagram of a flexible package according to another embodiment of the present invention and a cross-sectional structure diagram of a flexible package according to still another embodiment of the present invention.
[Explanation of symbols]
11 ... PET material
12 ... AL wiring
14 ... Silicon chip
15 ... Au bump
16 ... Underfill
21 ... Mounting board
22 ... Mounting wiring
23, 60 ... conductive adhesive
50 ... Adhesive
70 ... Polyimide material
71 ... Beam lead
Claims (1)
前記複数の実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブル基板と、
複数の接続用パッドを表面に有し、前記フレキシブル基板の前記主表面の上方に配置されたフレキシブル半導体チップと、
前記複数の接続用パッドと、前記複数の金属配線とをそれぞれ電気的に接続する接続金属と、
前記フレキシブル基板と前記フレキシブル半導体チップとの間に封入された封止部材とを備え、
前記実装基板は曲面状の実装基板であることを特徴とする半導体装置。A mounting board on which a plurality of mounting wirings are formed on the main surface;
Each of the plurality of mounting wirings, a flexible substrate having a plurality of electrically connected metal wirings on the main surface,
A flexible semiconductor chip having a plurality of connection pads on the surface and disposed above the main surface of the flexible substrate;
A plurality of connection pads and a connection metal that electrically connects the plurality of metal wirings;
A sealing member encapsulated between the flexible substrate and the flexible semiconductor chip;
The semiconductor device according to claim 1, wherein the mounting substrate is a curved mounting substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000006305A JP3880762B2 (en) | 1999-01-18 | 2000-01-12 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-9682 | 1999-01-18 | ||
JP968299 | 1999-01-18 | ||
JP2000006305A JP3880762B2 (en) | 1999-01-18 | 2000-01-12 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006279122A Division JP4427535B2 (en) | 1999-01-18 | 2006-10-12 | Mounting method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000277683A JP2000277683A (en) | 2000-10-06 |
JP3880762B2 true JP3880762B2 (en) | 2007-02-14 |
Family
ID=26344454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000006305A Expired - Fee Related JP3880762B2 (en) | 1999-01-18 | 2000-01-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3880762B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370116B1 (en) * | 2001-01-15 | 2003-01-30 | 앰코 테크놀로지 코리아 주식회사 | semiconductor package and manufacturing method the same |
US7444772B2 (en) | 2001-04-04 | 2008-11-04 | Pioneer Design Corporation | Flexible image display apparatus |
JP4619104B2 (en) * | 2004-12-14 | 2011-01-26 | パナソニック株式会社 | Semiconductor device |
JP2007088228A (en) * | 2005-09-22 | 2007-04-05 | Elpida Memory Inc | Stacked semiconductor device and method of manufacturing same |
EP1953819A4 (en) | 2005-11-15 | 2010-09-29 | Nec Corp | Semiconductor package, electronic parts, and electronic device |
JP2008311584A (en) * | 2007-06-18 | 2008-12-25 | Elpida Memory Inc | Mounting structure of semiconductor package |
JP2009290112A (en) * | 2008-05-30 | 2009-12-10 | Fujifilm Corp | Conductive inorganic film, method for manufacturing thereof, wiring board, and semiconductor device |
US9795038B2 (en) | 2014-09-25 | 2017-10-17 | Intel Corporation | Electronic package design that facilitates shipping the electronic package |
-
2000
- 2000-01-12 JP JP2000006305A patent/JP3880762B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000277683A (en) | 2000-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000071256A (en) | A flexible package, flexible module, multi chip module, and method for manufacturing the module | |
KR100636770B1 (en) | Semiconductor device and method for manufacturing the same | |
US7291543B2 (en) | Thin flip-chip method | |
KR100938970B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100621438B1 (en) | Stack chip package using photo sensitive polymer and manufacturing method thereof | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
US8394677B2 (en) | Method of fabricating semiconductor device | |
US20090224401A1 (en) | Semiconductor device and manufacturing method thereof | |
US20120184068A1 (en) | Method of manufacturing semiconductor device | |
WO2001015223A1 (en) | Semiconductor device and method of manufacture thereof | |
TW200303071A (en) | Manufacturing method of semiconductor device | |
JP2004165191A (en) | Semiconductor device, method of manufacturing semiconductor device, and camera system | |
KR100666919B1 (en) | Package bonding sheet, semiconductor device having the same, multi-stacking package having the same, manufacturing method of the semiconductor device, and manufacturing method of the multi-stacking package | |
JP2007188967A (en) | Substrate support, substrate treatment method, and method of manufacturing semiconductor device | |
JP2009516369A (en) | Chip assembly and method of manufacturing the chip assembly | |
JP3880762B2 (en) | Semiconductor device | |
JP2001338932A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2002270720A (en) | Semiconductor device and its manufacturing method | |
JP4427535B2 (en) | Mounting method of semiconductor device | |
JP4467551B2 (en) | Semiconductor device | |
EP2075833A2 (en) | Method of manufacturing semiconductor device | |
KR100883807B1 (en) | Semiconductor Device Package and Method of Fabricating the Same | |
JP4334397B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3618330B2 (en) | Semiconductor device and manufacturing method thereof | |
WO1999049512A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3880762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |