JP3875726B2 - Electronic circuit with complementary transconductor for filter and oscillator - Google Patents
Electronic circuit with complementary transconductor for filter and oscillator Download PDFInfo
- Publication number
- JP3875726B2 JP3875726B2 JP50673498A JP50673498A JP3875726B2 JP 3875726 B2 JP3875726 B2 JP 3875726B2 JP 50673498 A JP50673498 A JP 50673498A JP 50673498 A JP50673498 A JP 50673498A JP 3875726 B2 JP3875726 B2 JP 3875726B2
- Authority
- JP
- Japan
- Prior art keywords
- transconductor
- transistor
- coupled
- node
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 title abstract description 5
- 239000003990 capacitor Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45139—Complementary long tailed pairs having parallel inputs and being supplied in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
- H03F3/45533—Measuring at the common emitter circuit of the differential amplifier
- H03F3/45542—Controlling the common emitter circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、各々が差動電圧を受電する第１及び第２入力端子と、差動電圧に応答して差動電流を供給する第１及び第２出力端子とを有している少なくとも第１トランスコンダクタ及び第２トランスコンダクタを含む複数のトランスコンダクタを具えている電子回路に関するものである。
斯種の電子回路は“「A Micropower CMOS Continuous-Time Low-Pass Filter」、IEEE Journal of Solid-State Circuits, Vol.２４, Ｎo.３, １９８９年６月、第７３６−７４３頁”から既知である。トランスコンダクタとは、その電子回路が一般に平衡デバイスとして構成されることからして、平衡形積分フィルタとも称される、所謂トランスコンダクタ−Ｃフィルタに用いられる電圧制御電流源のことである。このタイプのフィルタに対する背景技術については、ニューヨーク所在のIEEE出版社からのY. P. Tsivides及びJ. O. Voormanにより編集された本“Integrated Continuous-Time Filters”に詳しく記載されており、この本では前記IEEEの論文が３−Ｂ．４に出ている。最も簡単なトランスコンダクタは差動トランジスタ対である。演算相互コンダクタンス増幅器（ＯＴＡ）は複雑なトランスコンダクタとみなすことができる。トランスコンダクタ−Ｃフィルタは集積化することがよくあり、この場合に目的とすることは、一方では使用するテップ面積を最小とすることにあり、他方ではフィルタの品質を高めることにある。上述した本には、直線性、帯域幅及び出力電圧スウィングの如き所定の諸特性を改善する目的で、差動対を種々変更し、改善する多くの例が開示されている。このことからして、トランスコンダクタ−Ｃフィルタに使用するのが好適なトランスコンダクタはコンパクトなもの、即ち小さなステップ面積を占めるものとする必要がある。
このようにするために、本発明によれば、冒頭にて述べた種類の電子回路において、
前記少なくとも第１トランスコンダクタ及び第２トランスコンダクタの各トランスコンダクタが：
それぞれの第１主電極が第１ノードにて互いに結合され、それぞれの第２主電極が前記第１出力端子及び前記第２出力端子にそれぞれ結合され、且つそれぞれの制御電極が前記第１入力端子及び前記第２入力端子にそれぞれ結合された第１導電形のトランジスタから成る第１差動対と；
それぞれの第１主電極が第２ノードにて互いに結合され、それぞれの第２主電極が前記第１出力端子及び前記第２出力端子に結合され、且つそれぞれの制御電極が前記第１入力端子及び前記第２入力端子にそれぞれ結合され、前記第１差動対の前記第１導電形とは反対の第２導電形のトランジスタから成る第２差動対と；
前記第１ノードに結合されて、第１バイアス電流を前記第１差動対に供給する第１電流源と；
前記第２ノードに結合されて、第２バイアス電流を前記第２差動対に供給する第２電流源と；
前記第１ノードと第２ノードとの間に直列に接続される第１導電形の第１のダイオード接続トランジスタ及び第２導電形の第２のダイオード接続トランジスタと；
前記第２トランスコンダクタの共通モード電圧に応答して少なくとも前記第１トランスコンダクタの前記第１電流源を制御する制御手段と；
を具えていることを特徴とする。
各トランスコンダクタは、使用するトランジスタの種類に応じて、入力端子に接続されるベース又はゲートと、出力端子に接続されるコレクタ又はドレインとを有している２個の相補トランジスタ対を具えている。これらの各トランジスタ対のエミッタ又はソースノードはバイアス電流源に結合される。２個のダイオード接続したトランジスタ、即ちベースがコレクタに接続されるか、又はゲートがドレインに接続される２つのトランジスタが、２つのトランジスタ対のそれぞれのノード間に直列に配置される。斯種のトランスコンダクタは本来米国特許第３，９９１，３８０号から既知である。相補トランジスタ対のトランジスタにおけるバイアス電流は互いに正確に等しくすべきである。負荷が直流電流を通すことができるものとすれば、バイアス電流の相違はこの負荷を介する方法でしか認めることができない。そうでない場合には、出力端子における直流電圧が不確定値に変動し、出力端子に結合されている他のトランスコンダクタの動作を乱すことになる。このようなことは共通モードの利得が高く、しかも差動利得が高い特殊な負荷回路を設けることによってなくすことができる。これには追加の抵抗及び／又はトランジスタを必要とし、これはフィルタの設計上の観点からして、即ち追加のチップ面積を占めることからして不所望である。前記米国特許第３，９９１，３８０号では、こうした問題を解決するのに、出力端子にて共通モード電圧を測定して、２つの相補トランジスタ対のバイアス電流源の電流を制御するようにしている。これには各個々のトランスコンダクタに多数の追加のトランジスタを必要とし、従って追加のチップ面積が必要である。しかし、各個々のトランスコンダクタに対する共通モードの問題を軽減する手段を講じると、このようなトランスコンダクタを、例えばジャイレータ回路における場合のように、交差結合トランスコンダクタを有する回路に用いる場合に不正確さをまねくことになる。
トランスコンダクタ−Ｃフィルタでは、一方のトランスコンダクタの出力端子を他方のトランスコンダクタの入力端子に結合させる。本発明によれば、各個々のトランスコンダクタの出力端子に共通モードの電圧が影響を及ぼすようにするのに前記米国特許第３，９９１，３８０号に開示されているように、各個々のトランスコンダクタ内に別個の手段を講じるのではなく、このような手段をグループに適用するのである。この場合、１個のトランスコンダクタの共通モード電圧を用いて、１個以上の他のトランスコンダクタ及び必要ならば斯かる１個のトランスコンダクタのそれぞれ２個のバイアス電流源の一方を制御するようにする。これにより多くの回路部品を節約することができ、特に複雑なフィルタ装置における不安定性をなくすことができる。
なお、前記IEEEの論文では、第２トランスコンダクタの共通モード電圧に影響を及ぼすのに第１トランスコンダクタの共通モード電圧を用いている。これは常に２つのトランスコンダクタ間で行われるだけであり、グループ単位で行われるのではない。さらに前記IEEEの論文のトランスコンダクタは全体的に異なるタイプのものであり、２つの入力差動対のうちの一方の差動対のバイアス電流源を制御するものではない。
原則として、１個のトランスコンダクタの２つのバイアス電流源のうちの一方は様々な方法にて共通モード電圧に応答して制御することができる。この目的のためのコンパクトな回路は、電流源を制御するための手段が：
第２のトランスコンダクタの第１のダイオード接続トランジスタと第のダイオード接続トランジスタとの間のノードに接続された制御電極を有している第１導電形の測定トランジスタと；
前記測定トランジスタの第１主電極に結合される入力ブランチ及び少なくとも第１トランスコンダクタ及び第２トランスコンダクタのそれぞれの第１ノードに結合される出力ブランチを有している電流ミラーとを具えていること、特に前記電流ミラーの入力ブランチが：
前記第２トランスコンダクタの前記第１のダイオード接続トランジスタと第２のダイオード接続トランジスタとの間のノードに接続された制御電極を有している第１導電形の測定トランジスタと；
前記測定トランジスタの第１主電極と直列に配置された第１導電形の他のダイオード接続トランジスタと；
前記他のダイオード接続トランジスタの制御電極及び第１主電極に並列に接続された制御電極及び第１主電極と；
前記第２トランスコンダクタの第１ノードに結合された第２主電極とを有している第１導電形のさらに別のトランジスタと；
を具えていることを特徴とする。
第２トランスコンダクタの共通モード電圧は２個のダイオード接続したトランジスタ間のノードに現われる。測定トランジスタは、この電圧を電流ミラーの入力ブランチに帰還する。入力ブランチを流れる電流は第１ノード、即ちトランスコンダクタグループの２つのエミッタ又はソースノードの一方に反映される。
複数のトランスコンダクタ、特に入力端子が互いに接続されるトランスコンダクタにおけるダイオード接続トランジスタのそれぞれのノードを相互接続することによって複雑なトランスコンダクタ−Ｃフィルタにおける構成部品をさらに節約することができる。
２つのトランスコンダクタと２つのコンデンサとにより、一方のトランスコンダクタの出力端子を他方のトランスコンダクタの入力端子に接続するか、又はその逆とすることによって発振器を形成することもできる。このような発振器としての好適例は、
前記第１及び第２トランスコンダクタの各々がさらに： それぞれの第１主電極が別のノードにて互いに結合され、それぞれの第２主電極が前記第１入力端子及び第２入力端子に結合され、且つそれぞれの制御電極が前記第２入力端子及び前記第１入力端子にそれぞれ結合された第１導電形のトランジスタから成る別の差動対と；
前記第１トランスコンダクタの前記別のノードに結合される入力ブランチと、前記第２トランスコンダクタの前記第１ノードに結合される出力ブランチとを有している電流ミラーと；
を具えていることを特徴とする。
前記別の差動対は小信号に対して減衰等化を行なうため、発振器は正確に始動し、しかも関連するトランスコンダクタの共通モード電圧供給源としても機能する。
この例の好適例としては、前記第１及び第２トランスコンダクタの各々がさらに：
第３バイアス電流供給用の第３電流源と；
前記第１入力端子と前記第３電流源との間に接続された第２導電形の第３のダイオード接続トランジスタと；
前記第２入力端子と前記第３電流源との間に接続された第２導電形の第４のダイオード接続トランジスタと；
第４バイアス電流供給用の第４電流源と；
前記第１入力端子と前記第４電流源との間に接続された第２導電形の第５のダイオード接続トランジスタと；
前記第２入力端子と前記第４電流源との間に接続された第２導電形の第６のダイオード接続トランジスタと；
を具えるようにする。
第３〜第６のダイオード接続トランジスタと、第３及び第４電流源は大きな信号を減衰させて、発信信号の振幅を制限する。
以下図面を参照して本発明を説明するに、ここに
図１は本発明によるトランスコンダクタを有する電子回路の実施例を示し；
図２はトランスコンダクタを記号表示した図１の例を示し；
図３は記号表示したトランスコンダクタを有する本発明による電子回路の実施例を含んでいる第１のトランスコンダクタ−Ｃフィルタを示し；
図４は記号表示したトランスコンダクタを有する本発明による電子回路の実施例を含んでいる第２のトランスコンダクタ−Ｃフィルタを示し；
図５は記号表示したトランスコンダクタを有する本発明による電子回路の実施例を含んでいる第３のトランスコンダクタ−Ｃフィルタを示し；
図６は２個のトランスコンダクタと２個のコンデンサとを有している発振器の基本回路図を示し；
図７は図６に示した発振器に用いる本発明による、トランスコンダクタを有する電子回路の実施例の一部を示したものである。
これらの図で同じ機能又は目的を有している部分には同じ参照記号を付して示してある。
図１は本発明による、トランスコンダクタを有する電子回路の実施例を示す。この電子回路は２つのトランスコンダクタＴＲ１及びＴＲ２を具えている。各トランスコンダクタは差動入力電圧を受電する入力端子ＩＡ及びＩＢと、差動出力電流を供給する出力端子ＯＡ及びＯＢと、第１バイアス電流を受電する第１ノードＢＡと、第２バイアス電流を受電する第２ノードＢＢと、共通モード電圧を供給する共通モード端子ＣＭとを有している。各トランスコンダクタはさらに：それぞれの第１主電極又はエミッタが第１ノードＢＡに結合され、それぞれの制御電極又はベースが入力端子ＩＡ及び入力端子ＩＢにそれぞれ結合され、且つそれぞれの第２主電極又はコレクタが出力端子ＯＡ及び出力端子ＯＢにそれぞれ結合されたトランジスタＰ１及びＰ２から成るＰＮＰトランジスタ対と；それぞれのエミッタが第２ノードＢＢに結合され、それぞれのベースが入力端子ＩＡ及び入力端子ＩＢにそれぞれ結合され、且つそれぞれのコレクタが出力端子ＯＡ及び出力端子ＯＢにそれぞれ結合されたトランジスタＮ１及びＮ２から成るＮＰＮトランジスタ対と；第１ノードＢＡと共通モード端子ＣＭとの間のダイオード接続したＰＮＰトランジスタＰ３及び共通モード端子ＣＭと第２ノードＢＢとの間の第２ダイオード接続したＮＰＮトランジスタＮ３とを具えている。トランジスタＰ３のエミッタ領域は括弧内の数字で示すように、トランジスタＰ１及びＰ２のエミッタ領域の４倍の大きさとするのが好適である。同じことがトランジスタＮ３のエミッタ領域についても云え、このトランジスタＮ３のエミッタ領域はトランジスタＮ１及びＮ２のエミッタ領域の４倍の大きさに選定するのが好適である。
トランスコンダクタＴＲ１のＮＰＮトランジスタ対Ｎ１，Ｎ２は、第２ノードＢＢと負の供給電圧との間に接続したＮＰＮ電流源トランジスタＮ４からバイアス電流を受電する。ＮＰＮトランジスタＮ５は他方のトランスコンダクタＴＲ２に対して同じような機能を果す。電流源トランジスタＮ４及びＮ５のベースは電圧源ＶＢに接続されており、これによりトランジスタＮ４及びＮ５のバイアス電流は固定される。
トランスコンダクタＴＲ１のＰＮＰトランジスタ対Ｐ１，Ｐ２は、第１ノードＢＡと正の供給電圧との間に接続したＰＮＰ電流源トランジスタＰ４からバイアス電流を受電する。同様に配置したＰＮＰトランジスタＰ５はトランスコンダクタＴＲ２の第１ノードＢＡにバイアス電流を供給する。トランスコンダクタＴＲ２の共通モード端子ＣＭは、エミッタ−ホロワとして配置したＰＮＰトランジスタＰ６のベース−エミッタ接合を経て、ダイオード接続されたＰＮＰトランジスタＰ７に結合され、このトランジスタＰ７のベース−エミッタ接合はトランジスタＰ４及びＰ５のベース−エミッタ接合と並列に配置されている。トランジスタＰ４及びＰ５／Ｐ６／Ｐ７は相俟って、入力ブランチ、即ちトランジスタＰ５／Ｐ６／Ｐ７と、出力ブランチ、即ちトランジスタＰ４とを有している簡単な電流ミラーを形成する。
トランスコンダクタＴＲ１及びＴＲ２の入力端子及び出力端子は互いに図２に示すように結合され、この図では各トランスコンダクタを入力端子ＩＡ及びＩＢと、出力端子ＯＡ及びＯＢと、共通モード端子ＣＭと、第１ノードＢＡだけで記号表示してある。トランジスタＰ４，Ｐ５，Ｐ６及びＰ７でトランスコンダクタの各ノードＢＡをバイアスすることは図示してあるが、電流源トランジスタＮ４及びＮ５で各ノードＢＢをバイアスすることは図示してない。トランスコンダクタＴＲ１の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ２の入力端子ＩＡ及びＩＢに相互接続される。トランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢは入力端子ＩＡ及びＩＢに相互接続されるため、トランスコンダクタＴＲ２はトランスコンダクタＴＲ１に加える抵抗として機能する。
トランジスタＰ１を流れる零入力電流はトランジスタＮ１にも流れる。これと同じことがトランジスタＰ２及びＮ２を流れる零入力電流についても云える。ノードＢＡ及びＢＢの双方を電流強度が一定の電流源で附勢する場合、これらの電流源が等しい電流を供給しないか、及び／又はトランジスタＰ１／Ｎ１及びトランジスタＰ２／Ｎ２が同じベース電圧に対して同等に導通しない場合には問題が生じることになる。この結果として、トランスコンダクタＴＲ１の出力端子ＯＡとＯＢとの間の電圧の共通モードの電圧成分が不確定となり、従ってトランスコンダクタＴＲ１の出力端子に結合されたトランスコンダクタＴＲ２が不所望な直流動作範囲内で作動することになる。
このようなことは、ノードＢＡ及びＢＢを附勢する電流源のうちの一方の電流源の電流を制御することによって起らないようにすることができる。例えば、図１に示すように、ノードＢＡへの電流を制御し、且つノードＢＢへの電流を固定させるようにする。トランスコンダクタＴＲ２の共通モード電圧はエミッタホロワＰ６によってトランスコンダクタＴＲ２の共通モード端子ＣＭにて測定されて、トランジスタＰ５のベースに帰還され、従ってトランジスタＰ５は、トランジスタＰ５とＰ４とによって構成される電流ミラーの入力ブランチを形成する。この際、双方のトランスコンダクタは、それぞれのノードＢＡにて電流を受電し、この電流はトランスコンダクタＴＲ２の共通モード端子ＣＭにおける共通モード電圧に依存する。この共通モード電圧は正の供給電圧から２つのダイオード電圧分を差引いた電圧値に等しい。
トランスコンダクタＴＲ１の出力端子ＯＡ及びＯＢにおける共通モード電圧が増大すると、他方のトランスコンダクタＴＲ２の入力端子ＩＡ及びＩＢの共通モード電圧が増えることになる。このために、ノードＢＡ及びＢＢ、従ってトランスコンダクタＴＲ２の共通モード端子ＣＭの電圧も増大することになる。これによりトランジスタＰ６が殆ど導通しなくなり、トランスコンダクタＴＲ１のノードＢＡが電流源トランジスタＰ４から殆ど電流を受電しなくなることにより、トランスコンダクタＴＲ１の共通モード電圧の最初の増加が相殺される。従って、トランスコンダクタＴＲ２の共通モード電圧が固定され、しかもノードＢＡを流れる関連する零入力電流は電流ミラーによってトランスコンダクタＴＲ１のノードＢＡにコピーされる。
共通モード電圧はトランスコンダクタＴＲ２の共通モード端子ＣＭから、図１に示した方法とは別の方法でトランジスタＰ５のベースに帰還させることもできる。トランジスタＰ６は、ダイオード接続されるトランジスタとし、そのエミッタがトランジスタＰ５のベースに接続されるようにすることもでき、この場合にはトランジスタＰ７を省くことができる。こうしてもトランジスタＰ５のベースとコレクタとの間の電圧差が一定となり、この場合にもトランジスタＰ５は電流ミラーの入力ブランチとして機能する。
ダイオード接続したトランジスタＰ７を用いることにより共通モード制御の整定時間が短縮する。トランスコンダクタＴＲ１の入力端子ＩＡ及びＩＢにおける直流レベルは自由に選定することができる。トランスコンダクタの構成は簡単であり、これらのトランスコンダクタは数百ＭＨｚの信号周波数にまで使用することができる。
図示のバイポーラトランジスタの代りに、ユニポーラ（ＭＯＳ）トランジスタを用いることができ、この場合にはベース−エミッタ及びコレクタをそれぞれゲート、ソース及びドレインと読み代えて、ダイオード接続のトランジスタはゲートとドレインとを相互接続して形成する。必要に応じ、電流源用のトランジスタとして選定したトランジスタはトランスコンダクタにおけるトランジスタとは別のタイプのものとすることができ、例えば電流源トランジスタにはＭＯＳトランジスタを用い、トランスコンダクタにはバイポーラトランジスタを用いるようにするか、又はその逆とすることもできる。
上述した技法は平衡トランスコンダクタ−Ｃフィルタに使用するのに極めて好適であり、その第１例を図３に示してある。この図でも図２と同じ表記法を用いている。ここでも、ＰＮＰ電流源トランジスタでトランスコンダクタのそれぞれのノードＢＡをバイアスすることを図示してある。図２と同様に、ＮＰＮ電流源トランジスタでそれぞれのノードＢＢをバイアスすることは図示してない。図３は二次の全通過フィルタが後続する一次の低域通過フィルタを示している。ここには５つのトランスコンダクタＴＲ１‥‥ＴＲ５があり、このうちのトランスコンダクタＴＲ１は相互コンダクタンス２Ｇを有し、他のトランスコンダクタは相互コンダクタンスＧを有している。トランスコンダクタＴＲ１の入力端子ＩＡ及びＩＢはフィルタ入力端子ＦＩＡ及びＦＩＢに接続され、トランスコンダクタＴＲ５の出力端子ＯＡ及びＯＢはフィルタ出力端子ＦＯＡ及びＦＯＢに接続されている。トランスコンダクタＴＲ１の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢに接続され；トランスコンダクタＴＲ２の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ３の入力端子ＩＡ及びＩＢに接続され；トランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ５の入力端子ＩＡ及びＩＢに接続されている。さらに、トランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢと入力端子ＩＡ及びＩＢとが互いに接続され、且つトランスコンダクタＴＲ５の出力端子ＯＡ及びＯＢと入力端子ＩＡ及びＩＢとが互いに接続されている。トランスコンダクタＴＲ３の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢに接続され、且つトランスコンダクタＴＲ４の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ３の入力端子ＩＢ及びＩＡに交差接続されている。キャパシタンスが２ＣａのコンデンサＣ１がトランスコンダクタＴＲ２の入力端子ＩＡとＩＢとの間に接続され；キャパシタンスが２ＣｂのコンデンサＣ３がトランスコンダクタＴＲ３の入力端子ＩＡとトランスコンダクタＴＲ４の入力端子ＩＡとの間に接続され；キャパシタンスが同じく２ＣｂのコンデンサＣ２がトランスコンダクタＴＲ３の入力端子ＩＢとトランスコンダクタＴＲ４の入力端子ＩＢとの間に接続されている。この結果、図３に示した構成の回路の伝達関数は次のようになる。
図４は本発明をトランスコンダクタ−Ｃフィルタに適用する第２例を示す。これは一次の低域通過フィルタと二次の全通過フィルタとを組合せたものである。ここには７つのトランスコンダクタＴＲ１‥‥ＴＲ７があり、このうちのトランスコンダクタＴＲ１の相互コンダクタンスは２Ｇとし、他のトランスコンダクタの相互コンダクタンスはＧとする。トランスコンダクタＴＲ１の入力端子ＩＡ及びＩＢはフィルタ入力端子ＦＩＡ及びＦＩＢに接続され、トランスコンダクタＴＲ７の出力端子ＯＡ及びＯＢはフィルタ出力端子ＦＯＡ及びＦＯＢに接続される。トランスコンダクタＴＲ１の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢに接続され；トランスコンダクタＴＲ２の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ３の入力端子ＩＡ及びＩＢに接続され；トランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ５の入力端子ＩＡ及びＩＢに接続され；トランスコンダクタＴＲ６の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ７の入力端子ＩＡ及びＩＢに接続されている。さらに、トランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢと、その入力端子ＩＡ及びＩＢとが互いに接続され、且つトランスコンダクタＴＲ７の出力端子ＯＡ及びＯＢと、その入力端子ＩＡ及びＩＢとが互いに接続されている。トランスコンダクタＴＲ３の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢに接続され、且つトランスコンダクタＴＲ４の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ３の入力端子ＩＢ及びＩＡに交差接続され；トランスコンダクタＴＲ５の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ６の入力端子ＩＡ及びＩＢに接続されると共に、トランスコンダクタＴＲ６の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ５の入力端子ＩＢ及びＩＡに交差接続されている。キャパシタンスが２ＣｃのコンデンサＣ１がトランスコンダクタＴＲ２の入力端子ＩＡとＩＢとの間に接続され；キャパシタンスが２ＣｄのコンデンサＣ３がトランスコンダクタＴＲ３の入力端子ＩＡとトランスコンダクタＴＲ４の入力端子ＩＡとの間に接続され；キャパシタンスが同じく２ＣｄのコンデンサＣ２がトランスコンダクタＴＲ３の入力端子ＩＢとトランスコンダクタＴＲ４の入力端子ＩＢとの間に接続され；キャパシタンスが２ＣｅのコンデンサＣ５がトランスコンダクタＴＲ５の入力端子ＩＡとトランスコンダクタＴＲ６の入力端子ＩＡとの間に接続され；キャパシタンスが同じく２ＣｅのコンデンサＣ４がトランスコンダクタＴＲ５の入力端子ＩＢとトランスコンダクタＴＲ６の入力端子ＩＢとの間に接続され；キャパシタンスが２ＣｆのコンデンサＣ７がトランスコンダクタＴＲ３の入力端子ＩＡとトランスコンダクタＴＲ６の入力端子ＩＡとの間に接続され；且つキャパシタンスが同じく２ＣｆのコンデンサＣ６がトランスコンダクタＴＲ３の入力端子ＩＢとトランスコンダクタＴＲ６の入力端子ＩＢとの間に接続されている。この結果、図４の構成の回路の伝達関数は次のようになる。
図５は二次低域フィルタを示す。ここには相互コンダクタンスがいずれもＧである４つのトランスコンダクタＴＲ１‥‥ＴＲ４がある。トランスコンダクタＴＲ１の入力端子ＩＡ及びＩＢはフィルタ入力端子ＦＩＡ及びＦＩＢに接続され、トランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢはフィルタ出力端子ＦＯＡ及びＦＯＢに接続される。トランスコンダクタＴＲ１の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢに接続され；トランスコンダクタＴＲ２の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ３の入力端子ＩＡ及びＩＢに接続され；トランスコンダクタＴＲ４の入力端子ＩＡ及びＩＢはトランスコンダクタＴＲ３の出力端子ＯＡ及びＯＢに接続されている。さらに、トランスコンダクタＴＲ２の出力端子ＯＡ及びＯＢと入力端子ＩＡ及びＩＢとが互いに接続されている。トランスコンダクタＴＲ４の出力端子ＯＡ及びＯＢはトランスコンダクタＴＲ３の入力端子ＩＢ及びＩＡに交差接続されている。キャパシタンスがＣｇのコンデンサＣ８がトランスコンダクタＴＲ２の入力端子ＩＡとＩＢとの間に接続され；キャパシタンスがＣｈのコンデンサＣ９がトランスコンダクタＴＲ４の入力端子ＩＡとＩＢとの間に接続されている。従って、図４の構成の回路の伝達関数は次のようになる。
上述した技法はトランスコンダクタを具えている他の回路にも使用することができる。図６は２個のトランスコンダクタＴＲＡとＴＲＢとを有する発振器を示し、これらのトランスコンダクタも図１に示したタイプのものとする。トランスコンダクタＴＲＡの出力端子ＯＡ及びＯＢはトランスコンダクタＴＲＢの入力端子ＩＡ及びＩＢに接続され、トランスコンダクタＴＲＢの出力端子ＯＡ及びＯＢはトランスコンダクタＴＲＡの入力端子ＩＢ及びＩＡに交差接続されている。さらに、コンデンサＣ１０がトランスコンダクタＴＲＡの入力端子ＩＡとＩＢとの間に接続され、コンデンサＣ１１がトランスコンダクタＴＲＢの入力端子ＩＡとＩＢとの間に接続されている。発振周波数はＧ／Ｃｏに相当し、ここにＣｏはコンデンサＣ１０及びＣ１１のキャパシタンスである。
図７は図６のトランスコンダクタＴＲＡを示す。ＰＮＰトランジスタＰ４３はノードＢＣと、入力端子ＩＡと、入力端子ＩＢにそれぞれ接続されるエミッタ、コレクタ及びベースを有している。ＰＮＰトランジスタＰ４４はノードＢＣと、入力端子ＩＢと、入力端子ＩＡにそれぞれ接続されるエミッタ、コレクタ及びベースを有している。ノードＢＣはダイオード接続したＰＮＰトランジスタＰ４１を経て正の給電端子に接続される。トランジスタＰ４１はＰＮＰトランジスタＰ４２と共に電流ミラーを形成し、トランジスタＰ４２のコレクタは他のトランスコンダクタＴＲＢ（これはトランスコンダクタＴＲＡと同一構成のものであり、図７には図示してない）のノードＢＡに接続される。従って、トランスコンダクタＴＲＢもトランジスタＰ４２と同様に、コレクタがトランスコンダクタＴＲＡのノードＢＡに接続されるトランジスタを具えている。トランジスタＰ４２のエミッタ領域は、トランジスタＰ４１のエミッタ領域よりも、例えば３倍に大きくする。入力端子ＩＡはダイオード接続したＮＰＮトランジスタＮ６を経て電流源ＣＳ１に結合され、入力端子ＩＢはダイオード接続したトランジスタＮ８を経て前記電流源ＣＳ１に結合される。トランジスタＮ６とＮ８のエミッタ領域の比は、例えば３：１とする。さらに、入力端子ＩＡはダイオード接続したＮＰＮトランジスタＮ７を経て電流源ＣＳ３に結合され、入力端子ＩＢもダイオード接続したトランジスタＮ９を経て前記電流源ＣＳ３に結合される。トランジスタＮ７とＮ９のエミッタ領域の比は、例えば１：３とする。ノードＢＢは電流源ＣＳ２に結合され、この電流源は他の電流源ＣＳ１及びＣＳ３のバイアス電流の例えば３倍の大きさのバイアス電流を供給する。トランジスタＰ４３及びＰ４４は小信号に対して減衰等化するため、発振は正確に始動する。トランジスタＮ６，Ｎ７，Ｎ８及びＮ９と、電流源ＣＳ１及びＣＳ２は相俟って大きな信号を減衰させる抵抗として配置されるトランスコンダクタを形成するため、このような信号の振幅は制限される。
この例の場合には、共通モードの電圧は端子ＣＭでなく、別のノードＢＣにて測定される。この際、トランジスタＰ４３及びＰ４４は二重の機能を果し、即ちこれらのトランジスタは減衰等化をすると共に共通モード電圧をバッファする。このように、減衰等化を果すのに特別な電流は不要である。The present invention includes at least first and second input terminals that each receive a differential voltage and first and second output terminals that supply a differential current in response to the differential voltage. The present invention relates to an electronic circuit comprising a plurality of transconductors including a transconductor and a second transconductor.
Such an electronic circuit is known from “A Micropower CMOS Continuous-Time Low-Pass Filter”, IEEE Journal of Solid-State Circuits, Vol. 24, No. 3, June 1989, pp. 736-743. A transconductor is a voltage-controlled current source used in a so-called transconductor-C filter, which is also called a balanced integral filter, because its electronic circuit is generally configured as a balanced device. The background to this type of filter is described in detail in the book “Integrated Continuous-Time Filters” edited by YP Tsivides and JO Voorman from the IEEE publisher in New York, where the IEEE paper is described. 3-B.4, the simplest transconductor is a differential transistor pair, and an operational transconductance amplifier (OTA) is a complex transconductor. Transconductor-C filters are often integrated, in which case the aim is on the one hand to minimize the step area used and on the other hand the quality of the filter. The book mentioned above discloses many examples of various modifications and improvements to the differential pair in order to improve certain characteristics such as linearity, bandwidth and output voltage swing. For this reason, a transconductor suitable for use in a transconductor-C filter should be compact, i.e. occupy a small step area.
To this end, according to the invention, in an electronic circuit of the kind mentioned at the beginning,
Each of the at least first and second transconductors is:
Each first main electrode is coupled to each other at a first node, each second main electrode is coupled to each of the first output terminal and the second output terminal, and each control electrode is coupled to the first input terminal. And a first differential pair comprising transistors of a first conductivity type respectively coupled to the second input terminal;
Each first main electrode is coupled to each other at a second node, each second main electrode is coupled to the first output terminal and the second output terminal, and each control electrode is coupled to the first input terminal and A second differential pair, each coupled to the second input terminal, comprising a transistor of a second conductivity type opposite to the first conductivity type of the first differential pair;
A first current source coupled to the first node for supplying a first bias current to the first differential pair;
A second current source coupled to the second node for supplying a second bias current to the second differential pair;
A first conductivity type first diode-connected transistor and a second conductivity type second diode-connected transistor connected in series between the first node and the second node;
Control means for controlling at least the first current source of the first transconductor in response to a common mode voltage of the second transconductor;
It is characterized by comprising.
Each transconductor comprises two complementary transistor pairs having a base or gate connected to the input terminal and a collector or drain connected to the output terminal, depending on the type of transistor used. . The emitter or source node of each of these transistor pairs is coupled to a bias current source. Two diode-connected transistors, ie two transistors whose base is connected to the collector or whose gate is connected to the drain, are arranged in series between the respective nodes of the two transistor pairs. Such a transconductor is known per se from US Pat. No. 3,991,380. The bias currents in the transistors of the complementary transistor pair should be exactly equal to each other. Assuming that the load can pass a direct current, the difference in bias current can only be recognized by the method through this load. Otherwise, the DC voltage at the output terminal will fluctuate to an indeterminate value, disturbing the operation of other transconductors coupled to the output terminal. This can be eliminated by providing a special load circuit having a high common mode gain and a high differential gain. This requires additional resistors and / or transistors, which is undesirable from a filter design standpoint, i.e. occupying additional chip area. In U.S. Pat. No. 3,991,380, to solve such a problem, a common mode voltage is measured at an output terminal to control the currents of bias current sources of two complementary transistor pairs. . This requires a large number of additional transistors on each individual transconductor, thus requiring additional chip area. However, when steps are taken to reduce the common mode problem for each individual transconductor, inaccuracies will arise when such transconductors are used in circuits having cross-coupled transconductors, such as in gyrator circuits. Will be imitated.
In the transconductor-C filter, the output terminal of one transconductor is coupled to the input terminal of the other transconductor. In accordance with the present invention, each individual transformer is disclosed as disclosed in said U.S. Pat. No. 3,991,380 to allow a common mode voltage to affect the output terminals of each individual transconductor. Rather than taking separate measures within the conductor, such measures are applied to the group. In this case, the common mode voltage of one transconductor is used to control one or more other transconductors and, if necessary, one of each of the two bias current sources of the one transconductor. To do. This saves a lot of circuit components and eliminates instabilities, especially in complex filter devices.
In the IEEE paper, the common mode voltage of the first transconductor is used to influence the common mode voltage of the second transconductor. This is always done only between two transconductors, not in groups. Further, the transconductor of the IEEE paper is of a totally different type and does not control the bias current source of one of the two input differential pairs.
In principle, one of the two bias current sources of a single transconductor can be controlled in response to the common mode voltage in various ways. A compact circuit for this purpose has means for controlling the current source:
A measuring transistor of the first conductivity type having a control electrode connected to a node between the first diode connected transistor of the second transconductor and the second diode connected transistor;
A current mirror having an input branch coupled to the first main electrode of the measurement transistor and an output branch coupled to a first node of each of the first and second transconductors. In particular, the input branch of the current mirror is:
A first conductivity type measuring transistor having a control electrode connected to a node between the first diode-connected transistor and a second diode-connected transistor of the second transconductor;
Another diode-connected transistor of the first conductivity type arranged in series with the first main electrode of the measuring transistor;
A control electrode and a first main electrode connected in parallel to the control electrode and the first main electrode of the other diode-connected transistor;
A further transistor of the first conductivity type having a second main electrode coupled to a first node of the second transconductor;
It is characterized by comprising.
The common mode voltage of the second transconductor appears at the node between the two diode-connected transistors. The measuring transistor feeds back this voltage to the input branch of the current mirror. The current flowing through the input branch is reflected on the first node, ie one of the two emitter or source nodes of the transconductor group.
Components in complex transconductor-C filters can be further saved by interconnecting the respective nodes of a plurality of transconductors, in particular diode-connected transistors in the transconductor whose input terminals are connected to each other.
An oscillator can also be formed by connecting the output terminal of one transconductor to the input terminal of the other transconductor, or vice versa, with two transconductors and two capacitors. A suitable example of such an oscillator is:
Each of the first and second transconductors further includes: a respective first main electrode coupled to each other at another node, and a respective second main electrode coupled to the first input terminal and the second input terminal; And another differential pair comprising transistors of a first conductivity type, each control electrode coupled respectively to the second input terminal and the first input terminal;
A current mirror having an input branch coupled to the other node of the first transconductor and an output branch coupled to the first node of the second transconductor;
It is characterized by comprising.
The other differential pair performs attenuation equalization on the small signal, so that the oscillator starts correctly and also functions as a common mode voltage source for the associated transconductor.
As a preferred example of this example, each of the first and second transconductors further includes:
A third current source for supplying a third bias current;
A third diode-connected transistor of the second conductivity type connected between the first input terminal and the third current source;
A fourth diode-connected transistor of the second conductivity type connected between the second input terminal and the third current source;
A fourth current source for supplying a fourth bias current;
A fifth diode-connected transistor of the second conductivity type connected between the first input terminal and the fourth current source;
A sixth diode-connected transistor of the second conductivity type connected between the second input terminal and the fourth current source;
Be prepared.
The third to sixth diode-connected transistors and the third and fourth current sources attenuate the large signal and limit the amplitude of the outgoing signal.
The present invention will be described below with reference to the drawings.
FIG. 1 shows an embodiment of an electronic circuit with a transconductor according to the invention;
FIG. 2 shows an example of FIG. 1 with the transconductor symbolized;
FIG. 3 shows a first transconductor-C filter comprising an embodiment of an electronic circuit according to the invention having a transconductor represented by a symbol;
FIG. 4 shows a second transconductor-C filter containing an embodiment of the electronic circuit according to the invention with a transconductor marked with a symbol;
FIG. 5 shows a third transconductor-C filter containing an embodiment of the electronic circuit according to the invention with a transconductor indicated by a symbol;
FIG. 6 shows a basic circuit diagram of an oscillator having two transconductors and two capacitors;
FIG. 7 shows a part of an embodiment of an electronic circuit having a transconductor according to the present invention used in the oscillator shown in FIG.
In these drawings, parts having the same function or purpose are denoted by the same reference symbols.
FIG. 1 shows an embodiment of an electronic circuit having a transconductor according to the invention. This electronic circuit comprises two transconductors TR1 and TR2. Each transconductor receives input terminals IA and IB for receiving a differential input voltage, output terminals OA and OB for supplying a differential output current, a first node BA for receiving a first bias current, and a second bias current. It has a second node BB that receives power and a common mode terminal CM that supplies a common mode voltage. Each transconductor further includes: a respective first main electrode or emitter coupled to a first node BA, a respective control electrode or base coupled to an input terminal IA and an input terminal IB, respectively, and a respective second main electrode or A PNP transistor pair consisting of transistors P1 and P2, whose collectors are coupled to output terminal OA and output terminal OB, respectively; their respective emitters are coupled to second node BB and their respective bases are connected to input terminal IA and input terminal IB, respectively. An NPN transistor pair consisting of transistors N1 and N2 coupled and whose collectors are coupled to output terminal OA and output terminal OB, respectively; diode-connected PNP transistor P3 between first node BA and common mode terminal CM And common mode terminal CM and second node And it comprises an NPN transistor N3 which second diode connected between the B. The emitter region of the transistor P3 is preferably four times as large as the emitter regions of the transistors P1 and P2, as indicated by the numbers in parentheses. The same applies to the emitter region of the transistor N3. The emitter region of the transistor N3 is preferably selected to be four times larger than the emitter regions of the transistors N1 and N2.
The NPN transistor pair N1, N2 of the transconductor TR1 receives the bias current from the NPN current source transistor N4 connected between the second node BB and the negative supply voltage. The NPN transistor N5 performs a similar function with respect to the other transconductor TR2. The bases of the current source transistors N4 and N5 are connected to the voltage source VB, whereby the bias currents of the transistors N4 and N5 are fixed.
The PNP transistor pair P1, P2 of the transconductor TR1 receives a bias current from the PNP current source transistor P4 connected between the first node BA and the positive supply voltage. Similarly arranged PNP transistor P5 supplies a bias current to first node BA of transconductor TR2. The common mode terminal CM of the transconductor TR2 is coupled to a diode-connected PNP transistor P7 via a base-emitter junction of a PNP transistor P6 arranged as an emitter-follower, and the base-emitter junction of this transistor P7 is connected to the transistors P4 and P4. It is arranged in parallel with the base-emitter junction of P5. Transistors P4 and P5 / P6 / P7 together form a simple current mirror having an input branch, ie, transistor P5 / P6 / P7, and an output branch, ie, transistor P4.
The input terminals and output terminals of the transconductors TR1 and TR2 are coupled to each other as shown in FIG. 2. In this figure, each transconductor is connected to the input terminals IA and IB, the output terminals OA and OB, the common mode terminal CM, Symbols are displayed only for one node BA. Biasing each transconductor node BA with transistors P4, P5, P6 and P7 is shown, but biasing each node BB with current source transistors N4 and N5 is not shown. Output terminals OA and OB of transconductor TR1 are interconnected to input terminals IA and IB of transconductor TR2. Since the output terminals OA and OB of the transconductor TR2 are interconnected to the input terminals IA and IB, the transconductor TR2 functions as a resistor applied to the transconductor TR1.
The quiescent current flowing through the transistor P1 also flows through the transistor N1. The same is true for the quiescent current flowing through transistors P2 and N2. If both nodes BA and BB are energized with constant current sources, then these current sources do not supply equal currents and / or transistors P1 / N1 and P2 / N2 are at the same base voltage If they do not conduct equally, problems will arise. As a result, the voltage component of the common mode of the voltage between the output terminals OA and OB of the transconductor TR1 becomes uncertain, and thus the transconductor TR2 coupled to the output terminal of the transconductor TR1 has an undesired DC operating range. Will work within.
This can be prevented by controlling the current of one of the current sources energizing nodes BA and BB. For example, as shown in FIG. 1, the current to the node BA is controlled and the current to the node BB is fixed. The common mode voltage of the transconductor TR2 is measured at the common mode terminal CM of the transconductor TR2 by the emitter follower P6 and fed back to the base of the transistor P5, so that the transistor P5 is the current mirror constituted by the transistors P5 and P4. Form an input branch. At this time, both transconductors receive current at their respective nodes BA, and this current depends on the common mode voltage at the common mode terminal CM of the transconductor TR2. This common mode voltage is equal to the positive supply voltage minus two diode voltages.
When the common mode voltage at the output terminals OA and OB of the transconductor TR1 increases, the common mode voltage at the input terminals IA and IB of the other transconductor TR2 increases. For this reason, the voltages of the nodes BA and BB, and hence the common mode terminal CM of the transconductor TR2, are also increased. Thereby, the transistor P6 becomes almost non-conductive, and the node BA of the transconductor TR1 hardly receives current from the current source transistor P4, thereby canceling the initial increase in the common mode voltage of the transconductor TR1. Thus, the common mode voltage of transconductor TR2 is fixed, and the associated quiescent current flowing through node BA is copied to node BA of transconductor TR1 by the current mirror.
The common mode voltage can be fed back from the common mode terminal CM of the transconductor TR2 to the base of the transistor P5 by a method different from the method shown in FIG. The transistor P6 may be a diode-connected transistor, and its emitter may be connected to the base of the transistor P5. In this case, the transistor P7 can be omitted. Even in this case, the voltage difference between the base and the collector of the transistor P5 becomes constant, and the transistor P5 also functions as an input branch of the current mirror in this case.
By using the diode-connected transistor P7, the settling time of the common mode control is shortened. The direct current level at the input terminals IA and IB of the transconductor TR1 can be freely selected. The configuration of transconductors is simple and these transconductors can be used up to signal frequencies of several hundred MHz.
Instead of the illustrated bipolar transistor, a unipolar (MOS) transistor can be used. In this case, the base-emitter and the collector are replaced with a gate, a source and a drain, respectively, and a diode-connected transistor has a gate and a drain. Form by interconnecting. If necessary, the transistor selected as the transistor for the current source can be of a different type from the transistor in the transconductor. For example, a MOS transistor is used for the current source transistor and a bipolar transistor is used for the transconductor. Or vice versa.
The technique described above is very suitable for use with a balanced transconductor-C filter, a first example of which is shown in FIG. This figure also uses the same notation as in FIG. Again, the PNP current source transistor is shown biasing each node BA of the transconductor. As in FIG. 2, the biasing of each node BB with an NPN current source transistor is not shown. FIG. 3 shows a first order low pass filter followed by a second order all pass filter. Here, there are five transconductors TR1 to TR5, of which the transconductor TR1 has a
FIG. 4 shows a second example in which the present invention is applied to a transconductor-C filter. This is a combination of a first order low pass filter and a second order all pass filter. Here, there are seven transconductors TR1... TR7, of which the transconductance of the transconductor TR1 is 2G, and the transconductance of the other transconductor is G. The input terminals IA and IB of the transconductor TR1 are connected to the filter input terminals FIA and FIB, and the output terminals OA and OB of the transconductor TR7 are connected to the filter output terminals FOA and FOB. The output terminals OA and OB of the transconductor TR1 are connected to the output terminals OA and OB of the transconductor TR2, the input terminals IA and IB of the transconductor TR2 are connected to the input terminals IA and IB of the transconductor TR3; Input terminals IA and IB are connected to input terminals IA and IB of transconductor TR5; input terminals IA and IB of transconductor TR6 are connected to input terminals IA and IB of transconductor TR7. Further, the output terminals OA and OB of the transconductor TR2 and the input terminals IA and IB are connected to each other, and the output terminals OA and OB of the transconductor TR7 and the input terminals IA and IB are connected to each other. . The output terminals OA and OB of the transconductor TR3 are connected to the input terminals IA and IB of the transconductor TR4, and the output terminals OA and OB of the transconductor TR4 are cross-connected to the input terminals IB and IA of the transconductor TR3; Output terminals OA and OB of TR5 are connected to input terminals IA and IB of transconductor TR6, and output terminals OA and OB of transconductor TR6 are cross-connected to input terminals IB and IA of transconductor TR5. A capacitor C1 having a capacitance of 2Cc is connected between the input terminals IA and IB of the transconductor TR2, and a capacitor C3 having a capacitance of 2Cd is connected between the input terminal IA of the transconductor TR3 and the input terminal IA of the transconductor TR4. A capacitor C2 having the same capacitance of 2Cd is connected between the input terminal IB of the transconductor TR3 and the input terminal IB of the transconductor TR4; a capacitor C5 having a capacitance of 2Ce is connected to the input terminal IA of the transconductor TR5 and the transconductor TR6. A capacitor C4 having the same capacitance of 2Ce is connected between the input terminal IB of the transconductor TR5 and the input terminal IB of the transconductor TR6; A capacitor C7 having a capacitance of 2Cf is connected between the input terminal IA of the transconductor TR3 and the input terminal IA of the transconductor TR6; and a capacitor C6 having the same capacitance of 2Cf is connected between the input terminal IB of the transconductor TR3 and the transconductor TR6. It is connected between the input terminal IB. As a result, the transfer function of the circuit having the configuration shown in FIG. 4 is as follows.
FIG. 5 shows a second order low pass filter. Here, there are four transconductors TR1... TR4 whose mutual conductance is G. The input terminals IA and IB of the transconductor TR1 are connected to the filter input terminals FIA and FIB, and the input terminals IA and IB of the transconductor TR4 are connected to the filter output terminals FOA and FOB. The output terminals OA and OB of the transconductor TR1 are connected to the output terminals OA and OB of the transconductor TR2, the input terminals IA and IB of the transconductor TR2 are connected to the input terminals IA and IB of the transconductor TR3; Input terminals IA and IB are connected to output terminals OA and OB of transconductor TR3. Further, the output terminals OA and OB of the transconductor TR2 and the input terminals IA and IB are connected to each other. The output terminals OA and OB of the transconductor TR4 are cross-connected to the input terminals IB and IA of the transconductor TR3. A capacitor C8 having a capacitance Cg is connected between the input terminals IA and IB of the transconductor TR2, and a capacitor C9 having a capacitance Ch is connected between the input terminals IA and IB of the transconductor TR4. Therefore, the transfer function of the circuit having the configuration shown in FIG. 4 is as follows.
The technique described above can also be used for other circuits comprising a transconductor. FIG. 6 shows an oscillator having two transconductors TRA and TRB, which are also of the type shown in FIG. The output terminals OA and OB of the transconductor TRA are connected to the input terminals IA and IB of the transconductor TRB, and the output terminals OA and OB of the transconductor TRB are cross-connected to the input terminals IB and IA of the transconductor TRA. Further, the capacitor C10 is connected between the input terminals IA and IB of the transconductor TRA, and the capacitor C11 is connected between the input terminals IA and IB of the transconductor TRB. The oscillation frequency corresponds to G / Co, where Co is the capacitance of capacitors C10 and C11.
FIG. 7 shows the transconductor TRA of FIG. The PNP transistor P43 has a node BC, an input terminal IA, and an emitter, a collector, and a base connected to the input terminal IB, respectively. The PNP transistor P44 has a node BC, an input terminal IB, and an emitter, a collector, and a base connected to the input terminal IA. The node BC is connected to a positive power supply terminal via a diode-connected PNP transistor P41. The transistor P41 forms a current mirror with the PNP transistor P42, and the collector of the transistor P42 is connected to a node BA of another transconductor TRB (which has the same configuration as the transconductor TRA and is not shown in FIG. 7). Connected. Accordingly, the transconductor TRB includes a transistor whose collector is connected to the node BA of the transconductor TRA, like the transistor P42. The emitter region of the transistor P42 is made, for example, three times larger than the emitter region of the transistor P41. The input terminal IA is coupled to the current source CS1 via a diode-connected NPN transistor N6, and the input terminal IB is coupled to the current source CS1 via a diode-connected transistor N8. The ratio of the emitter regions of the transistors N6 and N8 is, for example, 3: 1. Further, the input terminal IA is coupled to the current source CS3 via a diode-connected NPN transistor N7, and the input terminal IB is also coupled to the current source CS3 via a diode-connected transistor N9. The ratio of the emitter regions of the transistors N7 and N9 is, for example, 1: 3. Node BB is coupled to a current source CS2, which provides a bias current that is, for example, three times as large as the bias currents of the other current sources CS1 and CS3. Since the transistors P43 and P44 are attenuated and equalized for small signals, the oscillation starts correctly. Since the transistors N6, N7, N8 and N9 and the current sources CS1 and CS2 together form a transconductor arranged as a resistor to attenuate large signals, the amplitude of such signals is limited.
In this example, the common mode voltage is measured not at the terminal CM but at another node BC. At this time, the transistors P43 and P44 have a dual function, that is, these transistors attenuate equalize and buffer the common mode voltage. Thus, no special current is required to achieve attenuation equalization.
Claims (7)
それぞれの第１主電極が第１ノードにて互いに結合され、それぞれの第２主電極が前記第１出力端子及び前記第２出力端子にそれぞれ結合され、且つそれぞれの制御電極が前記第１入力端子及び前記第２入力端子にそれぞれ結合された第１導電形のトランジスタから成る第１差動対と；
それぞれの第１主電極が第２ノードにて互いに結合され、それぞれの第２主電極が前記第１出力端子及び前記第２出力端子に結合され、且つそれぞれの制御電極が前記第１入力端子及び前記第２入力端子にそれぞれ結合され、前記第１差動対の前記第１導電形とは反対の第２導電形のトランジスタから成る第２差動対と；
前記第１ノードに結合されて、第１バイアス電流を前記第１差動対に供給する第１電流源と；
前記第２ノードに結合されて、第２バイアス電流を前記第２差動対に供給する第２電流源と；
前記第１ノードと第２ノードとの間に直列に接続される第１導電形の第１のダイオード接続トランジスタ及び第２導電形の第２のダイオード接続トランジスタと；
前記第２トランスコンダクタの共通モード電圧に応答して少なくとも前記第１トランスコンダクタの前記第１電流源を制御する制御手段と；
を具えていることを特徴とする電子回路。At least a first transconductor and a first input terminal each having a first and a second input terminal for receiving a differential voltage and a first and a second output terminal for supplying a differential current in response to the differential voltage; In an electronic circuit comprising a plurality of transconductors including two transconductors, each of the at least first and second transconductors is:
Each first main electrode is coupled to each other at a first node, each second main electrode is coupled to each of the first output terminal and the second output terminal, and each control electrode is coupled to the first input terminal. And a first differential pair comprising transistors of a first conductivity type respectively coupled to the second input terminal;
Each first main electrode is coupled to each other at a second node, each second main electrode is coupled to the first output terminal and the second output terminal, and each control electrode is coupled to the first input terminal and A second differential pair, each coupled to the second input terminal, comprising a transistor of a second conductivity type opposite to the first conductivity type of the first differential pair;
A first current source coupled to the first node for supplying a first bias current to the first differential pair;
A second current source coupled to the second node for supplying a second bias current to the second differential pair;
A first conductivity type first diode-connected transistor and a second conductivity type second diode-connected transistor connected in series between the first node and the second node;
Control means for controlling at least the first current source of the first transconductor in response to a common mode voltage of the second transconductor;
An electronic circuit characterized by comprising:
前記第２トランスコンダクタの前記第１のダイオード接続トランジスタと第２のダイオード接続トランジスタとの間のノードに接続された制御電極を有している第１導電形の測定トランジスタと；
前記測定トランジスタの第１主電極と直列に配置された第１導電形の他のダイオード接続トランジスタと；
前記他のダイオード接続トランジスタの制御電極及び第１主電極に並列に接続された制御電極及び第１主電極と；
前記第２トランスコンダクタの第１ノードに結合された第２主電極とを有している第１導電形のさらに別のトランジスタと；
を具えていることを特徴とする請求の範囲２に記載の電子回路。The input branch of the current mirror is:
A first conductivity type measuring transistor having a control electrode connected to a node between the first diode-connected transistor and a second diode-connected transistor of the second transconductor;
Another diode-connected transistor of the first conductivity type arranged in series with the first main electrode of the measuring transistor;
A control electrode and a first main electrode connected in parallel to the control electrode and the first main electrode of the other diode-connected transistor;
A further transistor of the first conductivity type having a second main electrode coupled to a first node of the second transconductor;
The electronic circuit according to claim 2, further comprising:
それぞれの第１主電極が別のノードにて互いに結合され、それぞれの第２主電極が前記第１入力端子及び第２入力端子に結合され、且つそれぞれの制御電極が前記第２入力端子及び前記第１入力端子にそれぞれ結合された第１導電形のトランジスタから成る別の差動対と；
前記第１トランスコンダクタの前記別のノードに結合される入力ブランチと、前記第２トランスコンダクタの前記第１ノードに結合される出力ブランチとを有している電流ミラーと；
を具えていることを特徴とする請求の範囲１に記載の電子回路。Each of the first and second transconductors further includes:
Each first main electrode is coupled to each other at a different node, each second main electrode is coupled to the first input terminal and the second input terminal, and each control electrode is coupled to the second input terminal and the second input terminal. Another differential pair of transistors of a first conductivity type respectively coupled to the first input terminal;
A current mirror having an input branch coupled to the other node of the first transconductor and an output branch coupled to the first node of the second transconductor;
The electronic circuit according to claim 1, further comprising:
第３バイアス電流供給用の第３電流源と；
前記第１入力端子と前記第３電流源との間に接続された第２導電形の第３のダイオード接続トランジスタと；
前記第２入力端子と前記第３電流源との間に接続された第２導電形の第４のダイオード接続トランジスタと；
第４バイアス電流供給用の第４電流源と；
前記第１入力端子と前記第４電流源との間に接続された第２導電形の第５のダイオード接続トランジスタと；
前記第２入力端子と前記第４電流源との間に接続された第２導電形の第６のダイオード接続トランジスタと；
を具えていることを特徴とする請求の範囲５に記載の電子回路。Each of the first and second transconductors further includes:
A third current source for supplying a third bias current;
A third diode-connected transistor of the second conductivity type connected between the first input terminal and the third current source;
A fourth diode-connected transistor of the second conductivity type connected between the second input terminal and the third current source;
A fourth current source for supplying a fourth bias current;
A fifth diode-connected transistor of the second conductivity type connected between the first input terminal and the fourth current source;
A sixth diode-connected transistor of the second conductivity type connected between the second input terminal and the fourth current source;
The electronic circuit according to claim 5, comprising:
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96202091 | 1996-07-24 | ||
| EP96202091.3 | 1996-07-24 | ||
| PCT/IB1997/000708 WO1998004037A2 (en) | 1996-07-24 | 1997-06-17 | Electronic circuit comprising complementary transconductors for filters and oscillators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11513228A JPH11513228A (en) | 1999-11-09 |
| JP3875726B2 true JP3875726B2 (en) | 2007-01-31 |
Family
ID=8224222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50673498A Expired - Fee Related JP3875726B2 (en) | 1996-07-24 | 1997-06-17 | Electronic circuit with complementary transconductor for filter and oscillator |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5859566A (en) |
| EP (1) | EP0853839B1 (en) |
| JP (1) | JP3875726B2 (en) |
| KR (1) | KR100458143B1 (en) |
| AT (1) | ATE231305T1 (en) |
| DE (1) | DE69718433T2 (en) |
| MY (1) | MY132523A (en) |
| WO (1) | WO1998004037A2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194949B1 (en) * | 1998-03-04 | 2001-02-27 | Nortel Networks Limited | Driver circuit for high speed data |
| GB2379814B (en) * | 2001-07-05 | 2003-10-29 | Zarlink Semiconductor Ltd | A mixer circuit arrangement and an image-reject mixer circuit arrangement |
| US6856197B1 (en) * | 2003-07-28 | 2005-02-15 | Electronic Topologies, Inc. | Symmetrical current amplifier |
| US6963244B1 (en) * | 2003-12-12 | 2005-11-08 | Analog Devices, Inc. | Common mode linearized input stage and amplifier topology |
| US7646244B1 (en) * | 2008-07-24 | 2010-01-12 | National Semiconductor Corporation | Apparatus and method for unity gain buffer with high switching speed and low quiescent current |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3870966A (en) * | 1973-06-01 | 1975-03-11 | Rca Corp | Complementary field effect transistor differential amplifier |
| US3991380A (en) * | 1976-02-09 | 1976-11-09 | Rca Corporation | Complementary field effect transistor differential amplifier |
| DD210147A1 (en) * | 1982-08-25 | 1984-05-30 | Univ Magdeburg Tech | CMOS differential amplifier |
| CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
| JPH023156A (en) * | 1988-06-10 | 1990-01-08 | Mitsubishi Electric Corp | Differential amplifying circuit |
| US5412343A (en) * | 1992-07-30 | 1995-05-02 | U.S. Philips Corporation | Common-mode signal sensor |
| US5550510A (en) * | 1994-12-27 | 1996-08-27 | Lucent Technologies Inc. | Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range |
| US5631607A (en) * | 1995-09-06 | 1997-05-20 | Philips Electronics North America Corporation | Compact GM-control for CMOS rail-to-rail input stages by regulating the sum of the gate-source voltages constant |
-
1997
- 1997-06-17 AT AT97924199T patent/ATE231305T1/en not_active IP Right Cessation
- 1997-06-17 DE DE69718433T patent/DE69718433T2/en not_active Expired - Lifetime
- 1997-06-17 KR KR10-1998-0702148A patent/KR100458143B1/en not_active IP Right Cessation
- 1997-06-17 JP JP50673498A patent/JP3875726B2/en not_active Expired - Fee Related
- 1997-06-17 WO PCT/IB1997/000708 patent/WO1998004037A2/en active IP Right Grant
- 1997-06-17 EP EP97924199A patent/EP0853839B1/en not_active Expired - Lifetime
- 1997-07-14 US US08/891,821 patent/US5859566A/en not_active Expired - Lifetime
- 1997-07-22 MY MYPI97003311A patent/MY132523A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998004037A2 (en) | 1998-01-29 |
| DE69718433T2 (en) | 2003-10-30 |
| ATE231305T1 (en) | 2003-02-15 |
| DE69718433D1 (en) | 2003-02-20 |
| US5859566A (en) | 1999-01-12 |
| EP0853839B1 (en) | 2003-01-15 |
| MY132523A (en) | 2007-10-31 |
| KR20000064269A (en) | 2000-11-06 |
| EP0853839A2 (en) | 1998-07-22 |
| WO1998004037A3 (en) | 1998-03-05 |
| KR100458143B1 (en) | 2005-06-13 |
| JPH11513228A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272380B2 (en) | High performance operational amplifier and amplification method | |
| GB2280999A (en) | Transconductance amplifiers | |
| US5142242A (en) | Precision transconductance amplifier | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| GB1572079A (en) | Feedforward amplifier | |
| JP2724978B2 (en) | Amplifier with differential input and output | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
| EP0142081B1 (en) | Signal processing circuit | |
| US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| KR0151397B1 (en) | Ic filter and filter cell | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| US20110140782A1 (en) | Differential Gm-Boosting Circuit and Applications | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| JP3875726B2 (en) | Electronic circuit with complementary transconductor for filter and oscillator | |
| JPH11505091A (en) | Balanced double folded cascode operational amplifier | |
| EP0829955B1 (en) | Low noise amplifier structure | |
| JPH04227106A (en) | High-frequency cross-junction folded cascode circuit | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US6867649B2 (en) | Common-mode and differential-mode compensation for operational amplifier circuits | |
| US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
| JPH08250942A (en) | Trans-impedance amplifier circuit | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |