JP3872936B2 - 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 - Google Patents

磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 Download PDF

Info

Publication number
JP3872936B2
JP3872936B2 JP2000200120A JP2000200120A JP3872936B2 JP 3872936 B2 JP3872936 B2 JP 3872936B2 JP 2000200120 A JP2000200120 A JP 2000200120A JP 2000200120 A JP2000200120 A JP 2000200120A JP 3872936 B2 JP3872936 B2 JP 3872936B2
Authority
JP
Japan
Prior art keywords
wiring electrode
opening
forming
layer
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000200120A
Other languages
English (en)
Other versions
JP2002026421A (ja
Inventor
実 天野
健太郎 中島
好昭 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000200120A priority Critical patent/JP3872936B2/ja
Publication of JP2002026421A publication Critical patent/JP2002026421A/ja
Application granted granted Critical
Publication of JP3872936B2 publication Critical patent/JP3872936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高密度磁気ディスク装置における再生用磁気ヘッド,メモリ装置,及び磁界センサ等に使用される磁気抵抗効果素子の製造方法に関する。また本発明は、特に強磁性トンネル磁気抵抗効果を利用してメモリ等を構成する強磁性トンネル接合素子に関する。
【0002】
【従来の技術】
強磁性体薄膜を用いた磁気抵抗効果素子は、磁気ヘッドや磁気センサ等に用いられているが、近年その応用として、半導体基板上の磁気記録素子である磁気ランダムアクセスメモリ(以下、MRAMと略記)が提案されている。このMRAMは、高速動作,大容量,不揮発性を特徴とする次世代半導体メモリ装置として注目されている。
【0003】
磁気抵抗効果とは、強磁性体に磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。この現象を利用し、磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことにより、メモリ装置(MRAM)として動作させることができる。
【0004】
この磁気抵抗効果を示す素子として、2つの強磁性金属層の間に1層の非磁性絶縁体を挿入したサンドイッチ構造からなる強磁性トンネル接合(以下、MTJと略記)において、膜面に垂直なトンネル電流に対して示す強磁性トンネル磁気抵抗効果(以下、TMR効果と略記)を利用した強磁性トンネル接合素子(以下、TMR素子と略記)が、20%以上の磁気抵抗変化率が得られるようになったことから(J.App1.Phys.79,4724(1996))、MRAMへの応用の可能性が高まり、注目を集めている。
【0005】
ところで、MRAMにTMR素子を用いる場合、その大きさが1μmより小さい所謂サブミクロンサイズとなり、そのための微細加工が必要となる。このような微細加工方法の概略を示したのが図5である。
【0006】
まず、図5(a)に示すように、基板501上に配線電極のうちMTJ部の下側の強磁性層と接続する下部配線電極502を形成した後、MTJ部を構成する強磁性体薄膜及びトンネルバリア薄膜のトンネル磁気抵抗効果膜507(以下、この積層膜をTMR膜と略記)を成膜する。次いで、図5(b)に示すように、フォトリソグラフィ等で形状を規定するマスク509を形成し、その形状にTMR膜507をエッチングすることにより所定の形状のMTJ部を形成する。次いで、図5(c)に示すように、層間絶縁膜504の形成とMTJ部への接続孔510を開口した後、上部配線電極508の形成を行う。
【0007】
このような微細加工方法において、素子のばらつきや不良の発生といった問題を左右する重要な点は、TMR膜507のエッチングによるMTJ部の形成と、それへの微細接続孔510の開口である。
【0008】
TMR膜のエッチングには、現在のところイオンミリング法を用いるのが一般的である。イオンミリング法とは、高エネルギーで加速したArを被加工物にぶつけてその原子を飛ばすことによりエッチングを行う、いわゆる物理的なスパッタリング法である。このようなイオンミリング法を用いた場合、加工の際に被加工物質が残渣としてMTJ部の側面やマスク材の側面或いは加工装置中に再付着する。そして、この残渣の除去は極めて困難であった。
【0009】
なお、半導体分野における薄膜のエッチングには通常、ハロゲンガスを利用したRIE法やCDE法といった化学的エッチング法が用いられるが、TMR膜に用いられる強磁性材料であるFe,Ni,Co等は、そのハロゲン化物の蒸気圧が低いことから化学的エッチング法でエッチングすることが難しく、そのため物理的スパッタリング法であるイオンミリング法を用いざるを得なかった。
【0010】
また、微細なMTJ部に接続孔を開口する場合、例えばMTJ部の大きさが0.15μm×0.2μmとすると、一辺が0.15μmより小さい接続孔を開けることになり、例えばこの開口寸法を0.1μm×0.15μmとすると、位置合わせの精度が±0,025μmと非常に厳しくなる。現行の露光装置でこの合わせ精度を実現するのは非常に難しく、逆に合わせ精度を緩くすると接続孔の面積が小さくなり、その開口の加工が困難になると同時に、配線電極との接続抵抗が大きくなる。
【0011】
【発明が解決しようとする課題】
このように従来、サブミクロンサイズの微細なTMR素子を作製するには、イオンミリング法によるTMR膜の加工が必要となるが、イオンミリング法では加工の際に被加工物質が残渣としてMTJ部の側面やマスク材の側面或いは加工装置中に再付着するという問題があった。また、回路の集積度が高くなり素子がサブミクロンサイズに小さくなると、接続孔を形成することが困難になるという問題があった。
【0012】
なお、上記の問題はTMR素子に限らず、巨大磁気抵抗効果(以下、GMR効果と略記)を用いた素子(以下、GMR素子と略記)に関しても同様に言えることである。
【0013】
本発明は、このような技術的課題を解決するためになされたものであり、その目的とするところは、TMRやGMR等の磁気抵抗効果部の加工にイオンミリング法を用いず、また微細な磁気抵抗効果部であっても上部配線電極との接続を確実に取ることができ、歩留まりや再現性に優れ、安価なTMR素子やGMR素子を製造することのできる磁気抵抗効果素子の製造方法を提供することにある。
【0014】
また、本発明の他の目的は、サブミクロンサイズに小さくなっても安価に作製することのできるTMR効果を利用した強磁性トンネル接合素子を提供することにある。
【0015】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は、次のような構成を採用している。
【0018】
即ち本発明は、第1の配線電極と第2の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第1の配線電極を形成する工程と、第1の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達し、且つ上部は大きく下部は小さくその断面が順テーパ形状になった開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第1の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第1の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第2の配線電極を形成する工程とを含むことを特徴とする。
【0019】
また本発明は、第1の配線電極と第2の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第1の配線電極を形成する工程と、第1の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達する開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第1の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第1の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口をその断面が順テーパ形状となるように加工する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第2の配線電極を形成する工程とを含むことを特徴とする。
【0020】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 磁気抵抗効果部を構成する非磁性層は、絶縁体からなりトンネルバリア層として機能するものであること。
【0021】
(2) 磁気抵抗効果部は、非磁性層の絶縁体薄膜を強磁性の導電体薄膜で挟んだものであり、該磁気抵抗効果部を形成する際に、非磁性の絶縁体薄膜を強磁性の導電体薄膜よりも外側に延在させて形成すること。
【0022】
また本発明は、基板上に形成された第1の配線電極と、この第1の配線電極上に形成された開口を有するスペーサ層と、このスペーサ層上に該スペーサ層の開口の内側に一部延在するように形成された絶縁膜と、前記スペーサ層の開口内に位置する第1の配線電極上に前記絶縁膜の開口とほぼ同じ大きさに形成された、非磁性のトンネルバリア層を強磁性の導電層で挟んだ強磁性トンネル接合部と、この強磁性トンネル接合部上に形成された第2の配線電極とを具備してなる強磁性トンネル接合素子であって、前記トンネルバリア層は前記強磁性導電層よりも外側に延在するように設けられていることを特徴とする。ここで望ましくは、前記強磁性トンネル接合部は、中央部よりも周辺部の方で膜厚が薄く形成されている。
【0023】
(作用)
本発明によれば、第1の配線電極上に磁気抵抗効果部の厚さよりも厚いスペーサ層と絶縁膜を形成し、スペーサ層及び絶縁膜の双方に絶縁膜よりもスペーサ層の方が大径となる開口を形成した状態で、強磁性層及び非磁性層からなる積層構造を堆積して磁気抵抗効果部を形成することにより、磁気抵抗効果部を必要な部分にスパッタリング法等により形成することができ、その後の加工を省略することができる。
【0024】
つまり、磁気抵抗効果部をイオンミリング等のエッチングによって加工するのではなく、絶縁膜の庇を有するスペーサ膜の開口内にスパッタリング法等により形成することができ、これにより、被加工物質が残渣として側面に残ることもなく、良質の磁気抵抗効果部を作製することが可能となる。しかも、磁気抵抗効果部を作製する前に絶縁膜に開口を設けているので、絶縁膜の開口と磁気抵抗効果部はセルフアラインに形成されることになり、サブミクロンサイズになっても磁気抵抗効果部と第2の配線電極との接続を確実に行うことが可能となる。
【0025】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0026】
図1は、本発明の一実施形態に係わる強磁性トンネル接合素子の基本的な製造工程を示す断面図である。この図を参照して、本発明の基本原理と構成を説明する。
【0027】
まず、図1(a)に示すように、基板101上に下部配線電極(第1の配線電極)102を形成し、その上にスペーサ層103と絶縁膜104の2層構造を積層する。次いで、図1(b)に示すように、絶縁膜104とスペーサ層103の2層を貫くように開口部105を形成する。このとき、絶縁膜下に空隙106ができるようにスペーサ層103に横方向のエッチングを施しておく。
【0028】
次いで、図1(c)に示すように、スペーサ層103の開口部105内にTMR膜107を、例えばスパッタリング法により成膜する。このとき、スペーサ層103の厚さをTMR膜107より厚くしておくと、絶縁膜下の空隙106により、TMR膜107が開口部105内の下部配線電極102上と絶縁膜104上とは分離して成膜される。開口部105内のTMR膜107の形状は絶縁膜104の開口形状で規定され、イオンミリング法を使わずに微細なMTJ部を形成することができる。
【0029】
次いで、図1(d)に示すように、開口部105を上部配線電極材料で埋めこむ。このとき、絶縁膜104に形成した開口部105を、予め上部が大きく下部が小さくその断面が順テーパとなるようにしておくことにより、絶縁膜104上の電極材料と開口部105を埋め込んだ電極材料とが断線することなく接続することになる。その後、所定形状に上部配線電極(第2の配線電極)108を加工することにより、MTJ部上にサブミクロンの接続孔を開口することなくMTJ部から上部配線電極108を取り出すことができるようになる。この際、MTJ脇には空隙が形成される。
【0030】
なお、上部配線電極108の形成方法の別の例として、埋め込みの際にフォトレジスト等で形状を規定してリフトオフ法で電極を形成するようにしてもよい。また、順テーパ形状の開口は、上部配線電極材料の成膜よりも前に行えばよく、絶縁膜104に開口部105を形成する時に順テーパとなるようにする方法、初めは絶縁膜104に垂直な開口を形成し、これに緩やかな傾斜のサイドウォールを形成することにより順テーパ形状にする方法、絶縁膜に垂直な開口を形成しこれを通してMTJ部の形成を行った後に、開口にサイドウォールを形成する方法等が考えられる。
【0031】
次に、本発明の製造方法において用いられる材料に望ましい特性について述べる。スペーサ層102として用いる材料は、導電性でも絶縁性でも構わない。導電性の材料を用いる場合、下部配線電極102の抵抗が小さくなるという長所があり、一方絶縁性の場合は、サイドエッチング量が小さくても短絡の問題が発生しないという長所がある。スペーサ層103と絶縁膜104との組み合わせに要求されるのは、絶縁膜104に対して十分速いエッチング速度の等方性エッチャントでスペーサ層103がエッチングできるということである。
【0032】
また、スペーサ層103が下部配線電極材料と同一のものであっても構わない。但しこの場合、エッチングによって露出した下部配線電極表面の凹凸が少ないことが好ましい。スペーサ層103と下部配線電極材料とが異なる場合、スペーサ層103のエッチングに用いるエッチャントに対して下部配線電極102がエッチングされないか、又はエッチング速度がスペーサ層材料に対するそれに比べ、十分遅いことが望ましい。
【0033】
これらのことを満たす材料の組み合わせとして、例えば絶縁膜104にSiO2 、スペーサ層103にWN、下部配線電極102の最表面にWを用いることが考えられる。或いはまた、絶縁膜104にSiNx、スペーサ層103にSiO2 、下部配線電極最表面にAuを用いる組み合わせも考えられる。
【0034】
次に、本発明の一実施形態をより具体的に説明する。図2は、同実施形態に係わる強磁性トンネル接合素子のより具体的な製造工程を示す断面図である。本実施形態の強磁性トンネル接合素子はMRAMに用いるもので、半導体基板上に形成された集積回路の一部であり、素子部分は絶縁膜上に形成されており、下部配線電極が基板主面に形成された選択トランジスタと絶縁膜を貫通するプラグを介して接続されている。
【0035】
図2(a)に示すように、層間絶縁膜及びプラグの形成の終了した基板201上に、まずスパッタリング法にて下部配線電極材料であるAlを200nm,Wを20nm順次積層した後、フォトリソグラフィにて配線電極形状を規定し、CF4 を用いたRIEにて下部配線電極202の加工を行う。続いて、スペーサ層203としてWNを60nmスパッタリング法で成膜した後、熱CVD法にてSiO2 膜204を300nm成膜する。続いて、所定形状にフォトリソグラフィでパターンニングした後、CF4 を用いたRIEでエッチングすることにより、SiO2 膜204に0.6μm×0.5μmの開口部205を形成する。
【0036】
次いで、図2(b)に示すように、厚さ400nmのSiO2 膜を熱CVD法により成膜した後、CF4 を用いたRIEでエッチバックを行い、SiO2 膜204の開口部205になだらかなサイドウォール211を形成することにより、開口部205の断面を順テーパにする。このとき、開口部205の底部サイズは0.25μm×0.15μmである。
【0037】
次いで、図2(c)に示すように、CF4 /O2 を用いたCDE法によりスペーサ層203としてのWNのエッチングを行うことにより、下部電極表面を露出させると共に、SiO2 膜204の下に空隙206を形成する。このときのサイドエッチング量は約70nmである。
【0038】
次いで、図2(d)に示すように、TMR膜207を高真空スパッタリング法により積層形成する。このTMR膜207は、図3に示すように、下部電極側から順に、Ta膜301,Ir−Mn膜302,Co−Fe膜303,A12 3 膜304,Co−Fe膜305,Ni−Fe膜306,Co−Fe膜307,A12 3 膜308,Co−Fe膜309,Ir−Mn膜310,Ni−Fe膜311を積層することにより作製される。
【0039】
ここで、強磁性導電層であるCo−Fe膜303,305と非磁性絶縁層であるA12 3 膜304から1つ目の強磁性トンネル接合部350が構成され、強磁性導電層であるCo−Fe膜307,309と非磁性絶縁層であるA12 3 膜308から2つ目の強磁性トンネル接合部360が構成されることになる。また、Ta膜301は上層の結晶性を良くするためのバッファ層、Ir−Mn膜302,310はスピンの向きを固着するための層、Ni−Fe膜311は保護層として機能する。なお、固着層としてはIn−Mnの代わりに、Pt−Mnを用いてもよい。また、保護層してはNi−Feの代わりにTa,W,Ti等でも構わない。
【0040】
なお、TMR膜207の最下層であるTa膜301の成膜前には成膜前処理として、Arプラズマにより下部電極最表面を約1〜2nmエッチングしている。また、バリア層であるAl2 3 膜304,308を成膜する際には、傾斜を付けたスパッタリング法により、SiO2 膜204下の空隙領域206までAl2 3 膜304,308が広がるようにしてあるが、他の金属材料を成膜する場合は、基板に対して垂直に金属原子が飛来するようにスパッタリングしてある。これは、後述するように上下の強磁性導電層間の絶縁を確実にするためである。
【0041】
また、Al2 3 膜304,308の成膜後にはOプラズマ中にて酸化することにより、バリア層の性能向上を図っている。また、TMR膜207の厚さは50nmであり、スペーサ層203よりも薄くなっている。これにより、開口部205内の下部配線電極202上とSiO2 膜204上とにTMR膜207は分離して成膜される。即ち、開口部205内に0.25μm×0.15μmのMTJ部が形成されることになる。
【0042】
バリア層としてのAl2 3 と他の金属材料を成膜する際のスパッタ条件を変えた理由は、次の通りである。TMR膜207は中央部に比して周辺部の方が薄くなる傾向にある。周辺部で絶縁層としてのAl2 3 膜が薄くなると、上下のCo−Fe膜が短絡するおそれがある。そこで、図4に示すように、他の膜に比してAl2 3 膜を外側に広げて形成することにより、上下のCo−Fe膜間の短絡を確実に防止することができる。なお、図中の401はTa膜301,Ir−Mn膜302,Co−Fe膜303の積層膜、404はAl2 3 膜304、405はCo−Fe膜305,Ni−Fe膜306,Co−Fe膜307の積層膜、408はAl2 3 膜308、409はCo−Fe膜309,Ir−Mn膜310,Ni−Fe膜311の積層膜に対応している。
【0043】
次いで、図2(e)に示すように、上部配線電極材料であるW膜を300nm成膜することにより開口部205を埋め込む。これにより、MTJ部上のWとSiO2 膜204上のWとが接続される。続いて、フォトリソグラフィにより所定形状のフォトレジストマスクを形成し、RIEにてに上部電極208のWをエッチングした後、引き続きArを用いたイオンミリング法でSiO2 膜204上に露出しているTMR膜材料をエッチングする。これにより、強磁性トンネル接合素子が完成する。
【0044】
かくして作製された強磁性トンネル接合素子は、微細なMTJ部がイオンミリング法ではなくスパッタ法のみにより作製されていることから、MTJ部の側面に残渣が付着する等の不都合を避けることができる。また、MTJ部において、前記図4に示すように、強磁性導電膜401,405,409の外側に非磁性絶縁膜404,408がはみ出すように形成しているので、仮に中央部に比して周辺部が薄く形成される場合であっても、非磁性絶縁膜を挟む上下の強磁性導電膜同士(401と405及び405と409)が短絡するのを未然に防止することができる。また、MTJ部を作製する前に絶縁膜204に開口部205を設けているので、絶縁膜204の開口部205とMTJ部はセルフアラインに形成されることになり、サブミクロンサイズになってもMTJ部と上部配線電極208との接続を確実に行うことが可能となる。
【0045】
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、TMR膜の成膜前にサイドウォールを形成したが、TMR膜の成膜後に、同様なSiO2 成膜/エッチバックを行うことにより、サイドウォールの形成を行うことも可能である。この場合、接続孔の大きさがMTJ部よりも確実に小さくなり、また接合側壁が絶縁膜に覆われるため、MTJ部の側壁に上部配線電極材料が回り込んで短絡を起こすという問題を容易に回避することができる。
【0046】
また、実施形態ではTMR素子について説明したが、本発明はGMR素子に適用することも可能である。GMR素子に適用する場合、非磁性層の材料としては、Cu,Al,Pd,Pt,Rh,Ru,Ir,Au,又はAg等の非磁性金属や、CuPd,CuPt,CuAu,CuNi合金等を用いることができる。非磁性層の膜厚は、0.5〜20nmであるのが望ましく、特に0.8〜5nmであるのが望ましい。なお、これまでに述べた2元素以上を含む合金は必ずしも1:1の組成比に限られるものではなく、その他様々な組成比を採用することが可能となる。
【0047】
また、スペーサ層と絶縁膜の積層構造は2層以上の多層でもかまわず、さらに製造途中において層の数が適宜増減しても問題ない。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【0048】
【発明の効果】
以上詳述したように本発明によれば、スペーサ層と絶縁膜の2層構造により順テーパ形状の絶縁膜開口と絶縁膜下の空隙とを形成し、これを利用して磁気抵抗効果部を形成することにより、MTJ部の形成にイオンミリング法を用いることなく、また微細なMTJ部への配線電極の接続を自己整合的に形成することができ、磁気抵抗効果素子を歩留良く、再現性良く、且つ安価に製造することができる。
【図面の簡単な説明】
【図1】本発明に係わる強磁性トンネル接合素子の製造工程を示す断面図。
【図2】本発明の一実施形態に係わるMRAMの強磁性トンネル接合素子部の製造工程を示す断面図。
【図3】TMR膜の具体的構成例を示す断面図。
【図4】TMR膜における上下の強磁性導電層とこれらに挟まれた非磁性絶縁層の形成状態を示す断面図。
【図5】従来の強磁性トンネル接合素子の製造工程を示す断面図。
【符号の説明】
101,201…基板
102,202…下部配線電極(第1の配線電極)
103,203…スペーサ層
104,204…絶縁膜
105,205…開口部
106,206…空隙
107,207…TMR腹
108,208…上部配線電極(第2の配線電極)
211…サイドウォール
301…Ta膜
302,310…Ir−Mn膜
303,305,307,309…Co−Fe膜
304,308,404,408…Al23
306,311…Ni−Fe膜
350…第1の強磁性トンネル接合部
360…第2の強磁性トンネル接合部
401,405,409…積層膜

Claims (4)

  1. 第1の配線電極と第2の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、
    基板上に第1の配線電極を形成する工程と、第1の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達し、且つ上部は大きく下部は小さくその断面が順テーパ形状になった開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第1の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第1の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第2の配線電極を形成する工程とを含むことを特徴とする磁気抵抗効果素子の製造方法。
  2. 第1の配線電極と第2の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、
    基板上に第1の配線電極を形成する工程と、第1の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達する開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第1の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第1の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口をその断面が順テーパ形状となるように加工する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第2の配線電極を形成する工程とを含むことを特徴とする磁気抵抗効果素子の製造方法。
  3. 前記磁気抵抗効果部を構成する前記非磁性層は、絶縁体からなりトンネルバリア層として機能するものであることを特徴とする請求項1又は2記載の磁気抵抗効果素子の製造方法。
  4. 基板上に形成された第1の配線電極と、この第1の配線電極上に形成された開口を有するスペーサ層と、このスペーサ層上に該スペーサ層の開口の内側に一部延在するように形成された絶縁膜と、前記スペーサ層の開口内に位置する第1の配線電極上に前記絶縁膜の開口とほぼ同じ大きさに形成された、非磁性のトンネルバリア層を強磁性の導電層で挟んだ強磁性トンネル接合部と、この強磁性トンネル接合部上に形成された第2の配線電極とを具備してなり、
    前記トンネルバリア層は前記強磁性導電層よりも外側に延在するように設けられていることを特徴とする強磁性トンネル接合素子。
JP2000200120A 2000-06-30 2000-06-30 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 Expired - Fee Related JP3872936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000200120A JP3872936B2 (ja) 2000-06-30 2000-06-30 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000200120A JP3872936B2 (ja) 2000-06-30 2000-06-30 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子

Publications (2)

Publication Number Publication Date
JP2002026421A JP2002026421A (ja) 2002-01-25
JP3872936B2 true JP3872936B2 (ja) 2007-01-24

Family

ID=18698032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000200120A Expired - Fee Related JP3872936B2 (ja) 2000-06-30 2000-06-30 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子

Country Status (1)

Country Link
JP (1) JP3872936B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353533A (ja) * 2001-05-29 2002-12-06 Sony Corp 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッド、および磁気メモリ
JP4032695B2 (ja) 2001-10-23 2008-01-16 ソニー株式会社 磁気メモリ装置
KR100461002B1 (ko) * 2002-10-17 2004-12-09 삼성전자주식회사 언더컷 메탈 배선방법
JP2012033515A (ja) * 2008-10-31 2012-02-16 Hitachi Ltd Cpp−gmr素子、tmr素子および磁気記録再生装置。

Also Published As

Publication number Publication date
JP2002026421A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
US11189785B2 (en) Magnetoresistive stack/structure and method of manufacturing same
JP5153061B2 (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
US7358553B2 (en) System and method for reducing shorting in memory cells
US7528457B2 (en) Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US6205052B1 (en) Magnetic element with improved field response and fabricating method thereof
US6939722B2 (en) Method of forming magnetic memory
US8440330B2 (en) Memory cell with radial barrier
US10483460B2 (en) Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
EP1607980A2 (en) A novel capping structure for enhancing dR/R of the MTJ device
TW200400622A (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
JP2003534647A (ja) 絶縁ベールを備えた磁気素子およびその製造方法
JP4515031B2 (ja) 最小間隔のmram構造を作成する改善された方法
JP3872936B2 (ja) 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子
US6806127B2 (en) Method and structure for contacting an overlying electrode for a magnetoelectronics element
JP2000195251A (ja) 磁気抵抗ランダムアクセスメモリ
US7114240B2 (en) Method for fabricating giant magnetoresistive (GMR) devices
TWI312991B (en) Method for fabricating tunneling magnetoresistance device
JP2001084526A (ja) 磁気センサ
US7384567B2 (en) Method of manufacturing thin film magnetic head

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees