JP3872752B2 - Erasing method of flash memory cell - Google Patents

Erasing method of flash memory cell Download PDF

Info

Publication number
JP3872752B2
JP3872752B2 JP2002363411A JP2002363411A JP3872752B2 JP 3872752 B2 JP3872752 B2 JP 3872752B2 JP 2002363411 A JP2002363411 A JP 2002363411A JP 2002363411 A JP2002363411 A JP 2002363411A JP 3872752 B2 JP3872752 B2 JP 3872752B2
Authority
JP
Japan
Prior art keywords
flash memory
erasing
voltage
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002363411A
Other languages
Japanese (ja)
Other versions
JP2004055109A (en
Inventor
盛 文 鄭
占 壽 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004055109A publication Critical patent/JP2004055109A/en
Application granted granted Critical
Publication of JP3872752B2 publication Critical patent/JP3872752B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリセルの消去方法に関し、特に、フラッシュメモリを消去した後ディスチャージさせる方法を改良し、消去時にリカバリー過程まで同時に行うことが可能なフラッシュメモリセルの消去方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリは、消去時にしきい値電圧Ｖｔの分布を一定にするために、まずプリプログラム(pre-program)という過程を行って、消去したいセルのしきい値電圧を一定にセットした後消去を行う。その後、ポストプログラム(post-program)またはリカバリー(recovery)過程を行って、もしかしたら過消去されたかも知れないセルに対して一定のしきい値電圧に収斂するようにする過程を行う。
【０００３】
以下、通常のフラッシュメモリ消去方法を図１に基づいて説明する。図１はフラッシュメモリ素子の消去方法を説明するためのフローチャートである。図１によれば、フラッシュメモリ素子の消去方法は、まず、フラッシュメモリ素子に対する消去を行う前に、選択されたブロックのセルをプログラムし、各セルのしきい値電圧を高めるためのプリプログラム（ステップ１１）及び検証(verify)を行う（ステップ１２）。プリプログラムは、既に消去されて低いしきい値電圧を有するセルが再び消去されると、一層低いしきい値電圧に移動して大部分のセルが過消去される現象を防止するために実施することである。検証後には全体セルのしきい値電圧を調整した後、ブロック単位で消去を行う（ステップ１３）。その後、消去状態を検証し（ステップ１４）、消去が十分でなければ再び消去動作を行う一連の動作を繰り返す。全てのセルの消去が完了した後は、相対的に速い速度の消去特性を有する一部セルの過消去問題を解決するために、若干のプログラム動作でセルの漏洩電流を防ぐリカバリー（ステップ１５）及び検証を行って（ステップ１６）フラッシュメモリ素子の消去動作を完了する。ところで、ステップ１３とステップ１４による消去及び消去検証の際、最も遅い速度の消去特性を有するセルの電圧が所定（例えば２Ｖ）のしきい値電圧以下に降下しなければ、全てのセルに消去パルスが印加される。この際、速い消去特性を有すセルは過消去状態になる。このような過消去されたセルの漏洩電流が許容可能なレベル以上であれば、リカバリー過程でセルのしきい値電圧を高めることができるが、漏洩電流が許容限界以上であれば、このチップはフェールになる。このようにフラッシュメモリにおいてリカバリー過程の失敗は収率低下を誘発する最も大きい問題点になる。
【０００４】
次に、従来の技術に係るフラッシュメモリセルの消去方法をさらに詳しく説明する。
【０００５】
図２は従来の技術に係るフラッシュメモリセルの消去方法を説明するための素子の断面図であって、半導体基板２０、ソース領域２２、ドレイン領域２４、フローティングコントロールゲート２６及びコントロールゲート２８からなる。この際、説明の便宜上、基板に印加される電圧をＶｂとし、ソース、ドレイン、コントロールゲートに印加される電圧はそれぞれＶＳ、ＶＤ、Ｖｇとする。
【０００６】
まず、フラッシュメモリのセルを消去するために、Ｖｇに−８Ｖを印加し、Ｖｂには８Ｖを印加する。すると、フローティングコントロールゲート２６内のＦ−Ｎトンネリング方法で基板２０へ抜け出す。この際、ソース２２とドレイン２４はフローティング状態であり、基板がＰ型でジャンクションがＮ型であれば、基板とジャンクションは順方向バイアス状態なので、実際にはソースとドレインに約７.３Ｖが印加された状態になる。その後、消去過程が完了すると、ディスチャージ過程を経るが、まずコントロールゲートを接地させ、Ｖｇを０Ｖにディスチャージさせた後、Ｖｂバイアスも０Ｖにディスチャージさせる。
【０００７】
次に、フラッシュメモリセルの消去過程が完成すると、リカバリー過程を行うが、リカバリー時にはＶｇ、Ｖｂ及びＶＳは接地させ、ＶＤには５Ｖを印加して、過消去されたセルを一定のしきい値電圧に収斂させる。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、フラッシュメモリを消去した後ディスチャージさせる方法を改良し、消去時にリカバリー過程まで同時に行うことにより、セルのしきい値電圧を一定の電圧に収斂させるフラッシュメモリセルの消去方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るフラッシュメモリセルの消去方法は、基板、ソース、ドレイン、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートからなるフラッシュメモリセルの消去方法において、コントロールゲートに消去電圧の陰電圧を印加し、基板に消去電圧の陽電圧を印加してセルに対する消去過程を行う段階と、コントロールゲートを接地させてディスチャージさせる段階と、ソースを接地させてディスチャージさせる段階と、基板せを接地させてディスチャージ及びリカバリーを同時に行う段階とを含むことが好ましい。
【００１０】
上記目的を達成するために、本発明に係るフラッシュメモリセルの消去方法は、基板、ソース、ドレイン、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートからなるフラッシュメモリセルの消去方法において、コントロールゲートに消去電圧としての陰電圧を印加し、ソース及びドレインに消去電圧としての陽電圧を印加し、基板を接地させてセルに対する消去過程を行う段階と、コントロールゲートを接地させてディスチャージさせる段階と、ソースを接地させてソース及びドレイン電圧をソース側にディスチャージさせ、同時にセルに対するリカバリーを行う段階とを含むことが好ましい。
【００１１】
【発明の実施の形態】
以下、添付図に基づいて本発明に係る好適な実施例を詳細に説明する。これらの実施例は当技術分野で通常の知識を有する者が本発明を十分理解し得るように提供されるもので、いろいろの形に変形することができ、本発明の範囲を限定するものではない。
【００１２】
図３の（ａ）及び（ｂ）は、本発明に係るフラッシュメモリセルの消去方法を説明するための素子の断面図であって、半導体基板３０、ソース領域３２、ドレイン領域３４、フローティングコントロールゲート３６及びコントロールゲート３８からなる。この際、説明の便宜上、基板３０に印加される電圧をＶｂとし、ソース３２、ドレイン３４、コントロールゲート３８に印加される電圧をそれぞれＶＳ、ＶＤ、Ｖｇとする。
【００１３】
フラッシュメモリの消去過程は、図２に基づいて上述したように、Ｖｇに−５〜−１０Ｖ、好ましくて−８Ｖを印加し、Ｖｂには５〜１０Ｖ、好ましくは８Ｖを印加して実施する。従って、Ｖｇに−８Ｖを印加し、Ｖｂに８Ｖを印加すれば、ソースとドレインはフローティング状態になって約７.３Ｖのバイアスがかかる。消去が終わると、本発明の好適な実施例によるディスチャージを行うために、Ｖｇを接地させてコントロール電圧をまずディスチャージさせる。その後、ソースとしてディスチャージさせるために、ＶＳを接地させる。すると、図３（ａ）のようにソースが０Ｖに転換されるとき、基板がＰ型でジャンクションがＮ型であれば、基板とソース領域は順方向バイアス状態なので、矢印のような方向に電流が流れてディスチャージされる効果が発生する。次いで、基板を接地させる。すると、ＶＳとＶｂが０Ｖになる瞬間、基板とドレインは逆方向バイアス状態になって約７.３Ｖがかかっている状態になる。これは従来の技術で説明したフラッシュメモリのリカバリー過程と同一のバイアス状態になる。すなわち、Ｖｇ、Ｖｂ及びＶＳには０Ｖを印加し、ＶＤには５Ｖを印加してリカバリーを行ったのと同一のバイアス状態になる。図３（ｂ）を参照して説明すると、ＶＳとＶｂに０Ｖを印加すると、矢印方向の如く電子が移動する。従って、ドレインがディスチャージされる間に自動的にリカバリー過程が行われることになり、後で追加的なリカバリー過程を必要としない。
【００１４】
また、上述したように、ソースＶＳを接地させてソース側にまずディスチャージさせた後基板を接地させる方法と同様に、ソースＶＳと基板Ｖｂを同時に接地させ、基板の電圧をソースと基板側に同時にディスチャージさせる方法を用いることもできる。
【００１５】
以下、本発明に係るフラッシュメモリ消去方法の他の実施例について説明する。まず、セルを消去するために、コントロールゲートＶｇには−５Ｖ〜−１０Ｖ、好ましくは−８Ｖを印加し、基板Ｖｂには５〜１０Ｖ、好ましくは８Ｖを印加し、ソース及びドレインはフローティングさせる。次いで、ディスチャージを行うために、Ｖｇを接地させてコントロールゲートをまずディスチャージさせ、ドレイン電圧としてのＶＤを４.５Ｖまでディスチャージさせた後、ソースＶＳ及び基板Ｖｂを同時に接地させてディスチャージさせる。これはドレインジャンクションの漏洩が最も小さい理想的な状態でソース及び基板を接地させると、基板とドレイン間の電圧差が瞬間的に７.３Ｖ程度まで上がるので、ジャンクションに損傷を引き起こす虞があるためである。従って、ソース及び基板をディスチャージさせる前にドレイン電圧を４.５Ｖまでディスチャージさせる方法を用いると、ジャンクションの損傷を防止することができる。この際、ＶＤを４.５Ｖに維持させる時間は１０μｓ〜５００μｓであることが好ましく、ドレイン電圧が４.５Ｖになったとき、カラム当たりドレイン電流が１００μＡ以下の時までドレイン電流を維持することが好ましい。
【００１６】
次に、本発明に係るフラッシュメモリ消去方法の別の実施例について説明する。まず、フラッシュメモリセルの消去時、Ｖｇに−５〜−１０Ｖ、好ましくは−８Ｖを印加し、ＶＳ及びＶＤには５〜７Ｖを印加し、基板Ｖｂは接地させる消去方法を用いる。そして、消去が完了した後、ディスチャージ時にはＶｇをまず接地させてディスチャージさせ、ＶＳを接地させてソース及びドレイン電圧をソース側にディスチャージさせる方法を用いることもできる。
【００１７】
図４を参照して説明すると、図４は本発明に係るフラッシュメモリセルの消去方法を用いてリカバリー過程を行った後のセルのしきい値電圧の差異を説明するためのグラフである。グラフにおいて、四角形からなる点はセルに対するリカバリー過程を行う前のしきい値電圧Ｖｔの分布を示し、丸からなる点は本発明によって消去過程を行った後のしきい値電圧Ｖｔの分布を示す。即ち、本発明に係るフラッシュメモリ消去方法を用いると、セルのしきい値電圧が２.２Ｖに収斂することが分かる。また、本発明に係るフラッシュメモリ消去方法を用いると、フラッシュメモリセルが自己収斂(Self Convergent)した特性を有するので、消去しようとするセルのしきい値電圧を一定にセットする過程としてのプログラムを省略することもできる。
【００１８】
【発明の効果】
以上説明したように、本発明に係るフラッシュメモリセルの消去方法は、フラッシュメモリを消去した後ディスチャージさせる方法を変形し、消去時にリカバリー過程まで同時に行うので、別途のリカバリー過程を行うことなく、セルのしきい値電圧を一定の電圧に収斂させる効果がある。
【００１９】
以上、本発明の好適な実施例によって詳細に説明したが、本発明はこれらの実施例に限定されるものではなく、本発明の技術的思想から外れない範囲内で、当分野で通常の知識を有する者によって様々な変形が可能である。
【図面の簡単な説明】
【図１】従来の技術に係るフラッシュメモリセルの消去方法を説明するためのフローチャートである。
【図２】従来の技術に係るフラッシュメモリセルの消去方法を説明するための素子の断面図である。
【図３】図３の（ａ）及び（ｂ）は本発明に係るフラッシュメモリセルの消去方法を説明するための素子の断面図である。
【図４】本発明に係るフラッシュメモリセルの消去方法を用いてリカバリー過程を行った後のセルのしきい値電圧の差異を説明するためのグラフである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flash memory cell erasing method, and more particularly, to a flash memory cell erasing method that improves a method of discharging after erasing a flash memory and can simultaneously perform a recovery process at the time of erasing.
[0002]
[Prior art]
In general, in order to make the distribution of the threshold voltage Vt constant at the time of erasing, the flash memory first performs a process called pre-programming, and then sets the threshold voltage of the cell to be erased to be constant. Erase. Thereafter, a post-program or recovery process is performed so that a cell that may have been over-erased is converged to a certain threshold voltage.
[0003]
Hereinafter, a normal flash memory erasing method will be described with reference to FIG. FIG. 1 is a flowchart for explaining a flash memory device erasing method. Referring to FIG. 1, the flash memory device erasing method first programs a cell of a selected block before erasing the flash memory device, and preprograms (in order to increase the threshold voltage of each cell). Step 11) and verify (step 12). Pre-programming is performed to prevent a phenomenon in which most cells are over-erased by moving to a lower threshold voltage when cells having already been erased and having a low threshold voltage are erased again. That is. After the verification, the threshold voltage of all the cells is adjusted, and then erase is performed in units of blocks (step 13). Thereafter, the erase state is verified (step 14), and if the erase is not sufficient, a series of operations for performing the erase operation again is repeated. After all the cells have been erased, recovery is performed to prevent cell leakage current with a slight program operation in order to solve the problem of over-erasing of some cells having relatively fast erase characteristics (step 15). Then, verification is performed (step 16) to complete the erase operation of the flash memory device. By the way, if the voltage of the cell having the slowest erasing characteristic does not drop below a predetermined (for example, 2V) threshold voltage during erasing and erasing verification in step 13 and step 14, the erasing pulse is applied to all cells. Is applied. At this time, cells having fast erasing characteristics are over-erased. If the leakage current of such an over-erased cell is above an acceptable level, the threshold voltage of the cell can be increased during the recovery process, but if the leakage current is above an acceptable limit, this chip Become a fail. Thus, the failure of the recovery process in flash memory is the biggest problem that induces a decrease in yield.
[0004]
Next, a conventional method for erasing flash memory cells will be described in more detail.
[0005]
FIG. 2 is a cross-sectional view of a device for explaining a conventional flash memory cell erasing method, which includes a semiconductor substrate 20, a source region 22, a drain region 24, a floating control gate 26 and a control gate 28. In this case, for convenience of explanation, the voltage applied to the substrate and V b, source, drain, respectively V S is the voltage applied to the control gate, V D, and V g.
[0006]
First, in order to erase the cell of a flash memory, by applying a -8V to V g, the V b is applied to 8V. Then, it escapes to the substrate 20 by the FN tunneling method in the floating control gate 26. At this time, if the source 22 and the drain 24 are in a floating state, and the substrate is P-type and the junction is N-type, the substrate and the junction are in a forward bias state, so in fact, about 7.3 V is applied to the source and drain. It will be in the state. Then, the erase process is complete, but through the discharging process, first be ground to the control gate, after discharging the V g to 0V, V b bias also be discharged to 0V.
[0007]
Next, when the erase process of the flash memory cell is completed, a recovery process is performed. At the time of recovery, V g , V b and V S are grounded, and 5 V is applied to V D to keep the over-erased cell constant. Converge to the threshold voltage.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a method of erasing a flash memory cell that improves the method of discharging after erasing the flash memory and converges the threshold voltage of the cell to a constant voltage by simultaneously performing the recovery process at the time of erasing. There is to do.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a flash memory cell erase method according to the present invention is a flash memory cell erase method comprising a substrate, a source, a drain, a tunnel oxide film, a floating gate, a dielectric film, and a control gate. Applying a negative erase voltage to the gate and applying a positive erase voltage to the substrate to perform the erase process on the cell, discharging the control gate to ground, and discharging the source to ground And discharging and recovering at the same time by grounding the substrate.
[0010]
In order to achieve the above object, a flash memory cell erase method according to the present invention is a flash memory cell erase method comprising a substrate, a source, a drain, a tunnel oxide film, a floating gate, a dielectric film, and a control gate. Applying a negative voltage as an erasing voltage to the gate, applying a positive voltage as an erasing voltage to the source and drain, grounding the substrate and performing an erasing process on the cell, and grounding and discharging the control gate. Preferably, the method includes a step of grounding the source and discharging the source and drain voltages to the source side, and simultaneously performing recovery for the cell.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. These embodiments are provided so that those skilled in the art can fully understand the present invention, and can be modified in various forms and are not intended to limit the scope of the present invention. Absent.
[0012]
FIGS. 3A and 3B are cross-sectional views of elements for explaining the flash memory cell erasing method according to the present invention, and are a semiconductor substrate 30, a source region 32, a drain region 34, and a floating control gate. 36 and a control gate 38. In this case, for convenience of explanation, the voltage applied to the substrate 30 and V b, source 32, drain 34, V respectively the voltage applied to the control gate 38 S, V D, and V g.
[0013]
As described above with reference to FIG. 2, the flash memory erasing process is performed by applying −5 to −10 V, preferably −8 V to V g and applying 5 to 10 V, preferably 8 V to V b. To do. Thus, by applying a -8V to V g, by applying a 8V to V b, the source and drain bias of about 7.3V in a floating state takes. When erasing is complete, in order to discharge according to a preferred embodiment of the present invention, first, to discharge the control voltage by grounding the V g. Thereafter, V S is grounded in order to discharge as a source. Then, as shown in FIG. 3A, when the source is converted to 0V, if the substrate is P-type and the junction is N-type, the substrate and the source region are in the forward bias state, so that the current flows in the direction indicated by the arrow. Flows and discharges. Next, the substrate is grounded. Then, at the moment when V S and V b become 0V, the substrate and the drain are in a reverse bias state and about 7.3V is applied. This is the same bias state as the flash memory recovery process described in the prior art. That, V g, and applies 0V to V b and V S, the V D becomes the same bias state as that carried out recovery by applying 5V. Referring to FIG. 3B, when 0 V is applied to V S and V b , electrons move as indicated by the arrows. Therefore, a recovery process is automatically performed while the drain is discharged, and an additional recovery process is not required later.
[0014]
Further, as described above, the source V S and the substrate V b are grounded at the same time in the same manner as the method in which the source V S is grounded and discharged to the source side first, and then the substrate is grounded. It is also possible to use a method of simultaneously discharging to the side.
[0015]
Hereinafter, another embodiment of the flash memory erasing method according to the present invention will be described. First, in order to erase the cell, -5V to-10V to the control gate V g, preferably applied to -8 V, the substrate V b is applied 5～10V, preferably at 8V, the source and drain floating Let Then, in order to perform discharge, grounds the V g firstly discharge the control gate, after the V D as the drain voltage was discharged to 4.5V, at the same time by grounding the source V S and substrate V b Discharge Let This is because if the source and the substrate are grounded in an ideal state where the leakage of the drain junction is the smallest, the voltage difference between the substrate and the drain instantaneously rises to about 7.3 V, which may cause damage to the junction. It is. Therefore, if a method of discharging the drain voltage to 4.5 V before discharging the source and the substrate is used, damage to the junction can be prevented. At this time, the time for maintaining V D at 4.5 V is preferably 10 μs to 500 μs, and when the drain voltage becomes 4.5 V, the drain current is maintained until the drain current per column is 100 μA or less. Is preferred.
[0016]
Next, another embodiment of the flash memory erasing method according to the present invention will be described. First, at the time of erasing the flash memory cell, an erasing method is used in which −5 to −10 V, preferably −8 V is applied to V g , 5 to 7 V is applied to V S and V D , and the substrate V b is grounded. . Then, after erasing is completed, when discharging, V g is first grounded and discharged, and V S is grounded to discharge the source and drain voltages to the source side.
[0017]
Referring to FIG. 4, FIG. 4 is a graph for explaining a difference in threshold voltage of a cell after performing a recovery process using the flash memory cell erasing method according to the present invention. In the graph, square points indicate the distribution of the threshold voltage Vt before the recovery process for the cell, and circle points indicate the distribution of the threshold voltage Vt after the erase process according to the present invention. . That is, when the flash memory erasing method according to the present invention is used, the cell threshold voltage converges to 2.2V. Further, when the flash memory erasing method according to the present invention is used, since the flash memory cell has a self-convergent characteristic, a program as a process of setting the threshold voltage of the cell to be erased to be constant is performed. It can be omitted.
[0018]
【The invention's effect】
As described above, the flash memory cell erasing method according to the present invention is a modification of the method of discharging after erasing the flash memory, and the recovery process is simultaneously performed at the time of erasing, so that the cell is not subjected to a separate recovery process. This has the effect of converging the threshold voltage to a constant voltage.
[0019]
Although the present invention has been described in detail above with reference to the preferred embodiments, the present invention is not limited to these embodiments, and is not limited to the technical knowledge of the present invention without departing from the technical idea of the present invention. Various modifications can be made by those who have
[Brief description of the drawings]
FIG. 1 is a flowchart for explaining a flash memory cell erasing method according to a conventional technique;
FIG. 2 is a cross-sectional view of an element for explaining a flash memory cell erasing method according to a conventional technique.
FIGS. 3A and 3B are cross-sectional views of an element for explaining a flash memory cell erasing method according to the present invention. FIGS.
FIG. 4 is a graph for explaining a difference in threshold voltage of a cell after performing a recovery process using the flash memory cell erasing method according to the present invention;

Claims (7)

基板、ソース、ドレイン、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートからなるフラッシュメモリセルの消去方法において、
（ａ）前記コントロールゲートに消去電圧の陰電圧を印加し、前記基板に消去電圧の陽電圧を印加してセルに対する消去過程を行う段階と、
（ｂ）前記コントロールゲートを接地させてディスチャージさせる段階と、
（ｃ）前記ソースを接地させてディスチャージさせる段階と、
（ｄ）前記基板を接地させてディスチャージ及びリカバリーを同時に行う段階とを含むことを特徴とするフラッシュメモリセルの消去方法。In a method for erasing a flash memory cell comprising a substrate, source, drain, tunnel oxide film, floating gate, dielectric film and control gate,
(A) applying a negative voltage of an erase voltage to the control gate and applying a positive voltage of an erase voltage to the substrate to perform an erase process on the cell;
(B) grounding the control gate to discharge;
(C) grounding the source for discharging;
(D) A method for erasing a flash memory cell, comprising the step of grounding the substrate and simultaneously performing discharge and recovery. 前記消去電圧としての陰電圧は−５Ｖ〜−１０Ｖであり、前記消去電圧としての陽電圧は５〜１０Ｖであることを特徴とする請求項１記載のフラッシュメモリセルの消去方法。2. The method of erasing a flash memory cell according to claim 1, wherein the negative voltage as the erase voltage is -5V to -10V, and the positive voltage as the erase voltage is 5 to 10V . 前記（ｃ）段階及び（ｄ）段階において、
前記ソース及び基板を同時に接地させてソース及び基板をディスチャージさせ、同時にセルに対するリカバリーを行うことを特徴とする請求項１記載のフラッシュメモリセルの消去方法。In the steps (c) and (d),
2. The method for erasing a flash memory cell according to claim 1, wherein the source and the substrate are grounded at the same time to discharge the source and the substrate, and the cell is simultaneously recovered. 前記（ｂ）段階後に、前記ドレインバイアスを所定の電圧に降下させる段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリセルの消去方法。  2. The method of claim 1, further comprising the step of lowering the drain bias to a predetermined voltage after the step (b). 前記所定の電圧は４．５Ｖであり、前記ドレインバイアスを４．５Ｖに降下させた後、１０μｓ〜５００μｓの間維持することを特徴とする請求項４記載のフラッシュメモリセルの消去方法。  5. The method of erasing a flash memory cell according to claim 4, wherein the predetermined voltage is 4.5V, and the drain bias is lowered to 4.5V and maintained for 10 to 500 [mu] s. 基板、ソース、ドレイン、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートからなるフラッシュメモリセルの消去方法において、
（ａ）前記コントロールゲートに消去電圧としての陰電圧を印加し、前記ソース及びドレインに消去電圧としての陰電圧を印加し、前記基板を接地させてセルに対する消去過程を行う段階と、
（ｂ）前記コントロールゲートを接地させてディスチャージさせる段階と、
（ｃ）前記ソースを接地させて前記ソース及びドレイン電圧をソース側にディスチャージさせ、同時にセルに対するリカバリーを行う段階とを含むことを特徴とするフラッシュメモリセルの消去方法。In a method for erasing a flash memory cell comprising a substrate, source, drain, tunnel oxide film, floating gate, dielectric film and control gate,
(A) applying a negative voltage as an erase voltage to the control gate; applying a negative voltage as an erase voltage to the source and drain; and grounding the substrate to perform an erase process on the cell;
(B) grounding the control gate to discharge;
(C) grounding the source, discharging the source and drain voltages to the source side, and simultaneously performing recovery for the cell, and a method for erasing a flash memory cell. 前記消去電圧としての陰電圧は−５Ｖ〜−１０Ｖであり、前記消去電圧としての陽電圧は５〜７Ｖであることを特徴とする請求項６記載のフラッシュメモリセルの消去方法。  7. The method according to claim 6, wherein the negative voltage as the erase voltage is -5V to -10V, and the positive voltage as the erase voltage is 5 to 7V.
JP2002363411A 2002-07-18 2002-12-16 Erasing method of flash memory cell Expired - Fee Related JP3872752B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042165A KR20040008526A (en) 2002-07-18 2002-07-18 Erase method of flash memory cell

Publications (2)

Publication Number Publication Date
JP2004055109A JP2004055109A (en) 2004-02-19
JP3872752B2 true JP3872752B2 (en) 2007-01-24

Family

ID=30439340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002363411A Expired - Fee Related JP3872752B2 (en) 2002-07-18 2002-12-16 Erasing method of flash memory cell

Country Status (3)

Country Link
US (1) US6721208B2 (en)
JP (1) JP3872752B2 (en)
KR (1) KR20040008526A (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041859A2 (en) 2003-04-30 2005-05-12 Sirna Therapeutics, Inc. Conjugates and compositions for cellular delivery.
EP2415486B1 (en) 2001-05-18 2017-02-22 Sirna Therapeutics, Inc. Conjugates and compositions for cellular delivery
US6876582B2 (en) * 2002-05-24 2005-04-05 Hynix Semiconductor, Inc. Flash memory cell erase scheme using both source and channel regions
US6795348B2 (en) * 2002-05-29 2004-09-21 Micron Technology, Inc. Method and apparatus for erasing flash memory
US6975538B2 (en) * 2003-10-08 2005-12-13 Micron Technology, Inc. Memory block erasing in a flash memory device
US20060044899A1 (en) * 2004-08-27 2006-03-02 Ellis Robert W Method and apparatus for destroying flash memory
KR100735009B1 (en) * 2005-08-30 2007-07-03 삼성전자주식회사 Flash memory device capable of reducing erase time
JP4903432B2 (en) * 2005-12-27 2012-03-28 株式会社東芝 Nonvolatile semiconductor memory device
JP2008004236A (en) * 2006-06-26 2008-01-10 Samsung Electronics Co Ltd Erase discharge control method of nonvolatile semiconductor memory device
KR101348173B1 (en) 2007-05-25 2014-01-08 삼성전자주식회사 Flash memory device, erase and program methods, and memory system including the same
KR101401558B1 (en) 2007-08-20 2014-06-09 삼성전자주식회사 Flash memory device, program and erase methods thereof, and memory system and computer system including the same
KR101373186B1 (en) 2007-08-22 2014-03-13 삼성전자주식회사 Flash memory device and program methods thereof, and memory system and computer system including the same
US7532027B2 (en) * 2007-09-28 2009-05-12 Adtron, Inc. Deliberate destruction of integrated circuits
EP2276511A2 (en) 2008-04-15 2011-01-26 Government of the United States of America, as represented by the Secretary, Department of Health and Human Services Compositions and methods for delivering inhibitory oligonucleotides
TWI419166B (en) * 2010-01-08 2013-12-11 Yield Microelectronics Corp Low - pressure rapid erasure of nonvolatile memory
US8130551B2 (en) 2010-03-31 2012-03-06 Sandisk Technologies Inc. Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
JP2015053098A (en) * 2013-09-09 2015-03-19 株式会社東芝 Nonvolatile semiconductor storage device
US9275744B1 (en) 2015-01-29 2016-03-01 International Business Machines Corporation Method of restoring a flash memory in an integrated circuit chip package by addition of heat and an electric field

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191861B2 (en) * 1997-01-30 2001-07-23 日本電気株式会社 Nonvolatile semiconductor memory device and erasing method therefor
KR100485356B1 (en) * 1997-06-26 2005-07-25 주식회사 하이닉스반도체 Flash memory cell
JP3175665B2 (en) * 1997-10-24 2001-06-11 日本電気株式会社 Data erasing method for nonvolatile semiconductor memory device
US5978277A (en) * 1998-04-06 1999-11-02 Aplus Flash Technology, Inc. Bias condition and X-decoder circuit of flash memory array
KR100338089B1 (en) * 1999-12-27 2002-05-24 박종섭 Method for cell recovering of flash memory
JP4870876B2 (en) * 2000-04-24 2012-02-08 三星電子株式会社 Erase method for nonvolatile semiconductor memory device
JP3633853B2 (en) * 2000-06-09 2005-03-30 Ｎｅｃエレクトロニクス株式会社 Flash memory erase operation control method and flash memory erase operation control device
KR100418718B1 (en) * 2000-06-29 2004-02-14 주식회사 하이닉스반도체 Method for erasing a flash memory cell
KR100385229B1 (en) * 2000-12-14 2003-05-27 삼성전자주식회사 Nonvolatile semiconductor memory device capable of preventing program disturb due to a noise voltage induced at a string select line and program method thereof
US6614693B1 (en) * 2002-03-19 2003-09-02 Taiwan Semiconductor Manufacturing Company Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM

Also Published As

Publication number Publication date
JP2004055109A (en) 2004-02-19
US20040013002A1 (en) 2004-01-22
US6721208B2 (en) 2004-04-13
KR20040008526A (en) 2004-01-31

Similar Documents

Publication Publication Date Title
JP3872752B2 (en) Erasing method of flash memory cell
US6026026A (en) Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
EP1306856B1 (en) Fowler-Nordheim (F-N) tunneling for pre-programming in a floating gate memory device
US5751636A (en) Semiconductor memory device having data erasing mechanism
US6363013B1 (en) Auto-stopped page soft-programming method with voltage limited component
US5233562A (en) Methods of repairing field-effect memory cells in an electrically erasable and electrically programmable memory device
US6614693B1 (en) Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
US6314027B1 (en) Flash memory device capable of preventing an over-erasure of flash memory cells and erase method thereof
JP3869891B2 (en) Floating gate memory cell programming method
JP4130717B2 (en) Flash memory device having a circuit for discharging negative high voltage
US6442071B2 (en) Non-volatile semiconductor memory device with improved erase algorithm
US5838618A (en) Bi-modal erase method for eliminating cycling-induced flash EEPROM cell write/erase threshold closure
JPH0855487A (en) Converging method of threshold voltage of memory cell in flash memory array after memory cell is erased and flash memory array in which power supply is controlled so as to apply gate voltage and drain voltage for converging threshold voltage of memory cell according to said method
JP3974778B2 (en) Nonvolatile semiconductor memory device and data erasing method thereof
US6055183A (en) Erase method of flash EEPROM by using snapback characteristic
KR20140035843A (en) Non-volatile memory (nvm) with adaptive write operations
US5862078A (en) Mixed mode erase method to improve flash eeprom write/erase threshold closure
KR100672938B1 (en) Selective erase method for flash memory
US5903499A (en) Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
US5949717A (en) Method to improve flash EEPROM cell write/erase threshold voltage closure
US8264891B2 (en) Erase method and non-volatile semiconductor memory
JPH10125099A (en) Method for inspecting and regulating threshold voltage of flash eeprom and its system
JP3901677B2 (en) Driving method of nonvolatile semiconductor memory device
TWI600016B (en) System and method for programming split-gate, non-volatile memory cells

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061020

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees