JP3864477B2 - High frequency circuit - Google Patents
High frequency circuit Download PDFInfo
- Publication number
- JP3864477B2 JP3864477B2 JP02620597A JP2620597A JP3864477B2 JP 3864477 B2 JP3864477 B2 JP 3864477B2 JP 02620597 A JP02620597 A JP 02620597A JP 2620597 A JP2620597 A JP 2620597A JP 3864477 B2 JP3864477 B2 JP 3864477B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- type
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、高周波回路に関し、特に電流安定化の作用をなす所謂セルフバイアス回路を有するMMIC(Monolithic Microwave Integrated Circuit) などの高周波回路に関する。
【0002】
【従来の技術】
シリコンやガリウムヒ素などの半導体からなる電界効果トランジスタ(以下、FETと称する)あるいはバイポーラトランジスタを用いたMMICは、高周波特性に優れ且つ低雑音であることから、移動体通信に代表される高周波システムに広く利用されている。このようなシステムでは、携帯時における通信可能時間の確保がシステムの代表特性の一つとなることから、各内蔵デバイスの低消費電力化のみならず、システムとしていかに必要なときに必要なデバイスのみに電流を供給するかといった所謂パワーマネージメントが重要となる。
【0003】
これらシステムにおいて、高周波部分を受け持つMMICについて行われるパワーマネージメントとしては、これまで幾つかの方法が提案されている。それら方策の中から代表的なものを採り上げて以下に説明する。ここでは、MMICとして、図3に示すように、最も代表的且つ簡単なN型FETを用いた1段増幅器を例に採って説明するものとする。通常、正側電源電圧として正極電源電圧(接地電位以上の電圧で、通常数V)が、負側電源電圧として接地電位が用いられるのが一般的である。
【0004】
図3において、例えばマイクロ波帯のRF信号が入力される入力端子101にはコンデンサ102の一端が接続され、その他端はコイル103の一端と共にN型FET104のゲートに接続されている。このコンデンサ102およびコイル103により、入力側のインピーダンス整合回路105が構成されている。コイル103の他端は、バイパスコンデンサ106を介して接地されている。
【0005】
FET104のゲートにはさらに、抵抗107の一端が接続されている。この抵抗107の他端は、抵抗分割回路などからなるバイアス発生回路(図示せず)に接続されている。すなわち、このバイアス発生回路から発生されるバイアス電圧がDCゲートバイアス電圧Vggとして抵抗107を介してFET104のゲートに印加される。FET104のソースは接地されている。
【0006】
FET104のドレインにはコンデンサ108の一端が接続され、その他端は出力端子109に接続されている。FET104のドレインにはさらに、コイル110の一端が接続されている。このコンデンサ108およびコイル110により、出力側のインピーダンス整合回路111が構成されている。コイル110の他端は正側電源に接続されるとともに、バイパスコンデンサ112を介して接地されている。
【0007】
【発明が解決しようとする課題】
上記構成のMMICについてのパワーマネージメントとしての第1の方策は、図4に示すように、MMIC100の電源供給元が電圧制御回路120である場合において、その電圧制御回路120で発生する電源電圧Vddregを切る(この場合、0Vとする)、あるいは電圧制御回路120内で電流経路を遮断する方策である。ここで、電圧制御回路120を挿入することにより、電源電圧Vddregは元電源の電圧(通常は、内蔵する電池の電圧)から数百mV程度低下する。
【0008】
しかし、移動体通信に代表される高周波システムの特に送信側増幅器では、内蔵する電池の電圧をなるべく損なうことなく増幅器に供給することにより、増幅器の付加電力効率や高周波特性を稼ぐ(これはひいては通話時間の確保に繋がる)目的から、電圧制御回路120を増幅器の電源段に挿入しない場合がある。したがって、電圧制御回路120を電源段に挿入することによるパワーマネージメントの方策は、適用範囲が限定されることになる。
【0009】
第2の方策は、図4の電圧制御回路120の代わりに、増幅器の電源段にP型FET(もしくは、PNP型バイポーラトランジスタ)をスイッチ素子として設ける方策であり、送信側の増幅器に対して適用される最も一般的なものである。この場合の回路構成を図5に示す。
【0010】
この方策の場合、スイッチON時(このとき、MMIC100′に電流が流れる)には、P型FET121としてオン抵抗が十分に小さくなるものを選択すれば、MMIC100′に印加される電圧の降下を十分に小さくすることができる。但し、スイッチ素子としてPNP型バイポーラトランジスタ122を用いた場合には、エミッタ‐コレクタ間のターンオン電圧分の電圧の降下(通常、数百mV)が生じる。
【0011】
また、スイッチOFF時は両素子共に電流を遮断できる。但し、ここで、P型FET121はエンハンスメントモードであることを要する点に注意が必要である。これは、もしP型FET121がディプリーションモードである場合は、スイッチOFF時の電流遮断のためには、正側電源電圧よりも高い電圧をP型FET121のゲートに与える必要があるからである。
【0012】
このように、P型FETを用いたものは電気特性的には優れたものであるが、その反面一般にMMICに用いる能動素子は高周波特性に優れたN型FET(もしくは、NPN型バイポーラトランジスタ)であることから、スイッチ素子として用いるP型FET(もしくは、PNP型バイポーラトランジスタ)を同一IC内に組み込むことは、IC製造プロセスの複雑化を招き、製造コストが増加する要因となる。
【0013】
特に、ガリウムヒ素を用いたものでは、ホール移動度が電子移動度に比べて1桁以上小さいことから、上記IC製造プロセス上の問題のみならず、オン抵抗を十分小さくするのに必要なデバイスサイズが大きくなり、チップサイズおよびコストのさらなる増加を招くことから実用的ではない。したがって、本方策はほとんどの場合、スイッチ素子としてシリコンのP型MOSFETを別ICとして基板上、もしくはMMICも含めたモジュール内に設けるのであるが、移動体通信に代表される高周波システムのもう一つの重要な要求項目である小型化の観点からは実装面積の増大を招くという欠点がある。
【0014】
さて、このような電源ON/OFFとともに、幾つかのMMICに対する要請の一つとして、消費電流の安定化がある。この電流安定化にもやはり幾つかの方策が提案され、実用化されているが、そのうち最も一般的で且つ回路構成が簡単なものとして、図6に示すように、N型FET104のソースとグランドとの間に並列に接続された抵抗123およびコンデンサ124からなるセルフバイアス回路125が用いられている。
【0015】
このセルフバイアス回路125は、DCゲートバイアス電圧Vggを仮に固定した場合、FET104のソース‐ゲート間電圧Vgsが、FETしきい値電圧Vthのバラツキによる電流Iddの変化に対して抵抗(通常は抵抗だが、それに準じた特性を持つ半導体素子も当てはまる)123を介して負帰還がかかるため、Vthバラツキによる電流Iddの変化を減少させ、消費電流を安定化させることができる。
【0016】
しかし、このセルフバイアス回路125を用いるに当たっては、抵抗123での電圧降下によるMMIC能動素子、即ちN型FET104にかかる電源電圧が低下するという問題がある。また、抵抗121のインピーダンスの影響をなくすために、十分な容量(通常、移動体通信などのマイクロ波では数pFから数十pF)を持つコンデンサ124を電流安定化素子121と並列にIC内に設ける必要がある。
【0017】
この場合、コンデンサ124の増設によってチップサイズの増大を招くことになる。それでも、MMICの電流安定化による使い勝手の向上、ひいてはシステムのコスト低減の強い要請から、このセルフバイアス方式は広く使用されているのが現状である。
【0018】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、IC製造プロセスのコストの増大を招くことなく、電源ON/OFFを実現できるとともに、セルフバイアス回路による電流安定性と非動作時の電流遮断を兼ね備えたパワーマネージメント性に優れた高周波回路を提供することにある。
【0019】
【課題を解決するための手段】
本発明による高周波回路は、N型(電界効果トランジスタ)もしくはNPN型(バイポーラトランジスタ)の能動素子と、この能動素子の入力側および出力側の少なくとも一方側に設けられたインピーダンス整合回路と、能動素子の負側電極側に設けられた電流安定化素子と当該電流安定化素子の前記能動素子側端と負側電源との間に接続されたコンデンサとからなるセルフバイアス回路と、能動素子の負側電極と負側電源との間に電流安定化素子と直列に接続されたN型エンハンスメントモードFETもしくはNPN型バイポーラトランジスタを有する電流遮断回路とを備えた構成となっている。
【0020】
上記構成の高周波回路において、能動素子として例えばN型FETを用いた場合、そのDCゲートバイアス電圧を仮に固定すると、FETのソース‐ゲート間電圧Vgsがしきい値電圧Vthのバラツキによる電流Iddの変化に対して電流安定化素子を介して負帰還がかかる。これにより、Vthバラツキによる電流Iddの変化が減少する。また、セルフバイアス回路において、コンデンサは電流安定化素子と共に電流安定化の作用をなす。一方、電流遮断回路において、N型エンハンスメントモードFETもしくはNPN型バイポーラトランジスタは、電流をON/OFFするスイッチ素子として機能する。このスイッチ素子がN型もしくはNPN型の素子であることから、従来のIC作成プロセスをそのまま踏襲できる。
【0021】
【発明の実施の形態】
以下、本発明の実施型態について図面を参照しつつ詳細に説明する。図1は、本発明の一実施型態を示す回路図である。
【0022】
図1において、例えばマイクロ波帯のRF信号が入力される入力端子11にはコンデンサ12の一端が接続されている。コンデンサ12の他端はコイル13の一端と共にN型FET14のゲートに接続されている。このコンデンサ12およびコイル13により、入力側のインピーダンス整合回路15が構成されている。コイル13の他端は、バイパスコンデンサ16を介して接地されている。
【0023】
FET14のゲートにはさらに、抵抗17の一端が接続されている。この抵抗17の他端は、抵抗分割回路などからなるバイアス発生回路(図示せず)に接続されている。すなわち、このバイアス発生回路から発生されるバイアス電圧がDCゲートバイアス電圧Vggとして抵抗17を介してFET14のゲートに印加される。
【0024】
FET14のドレインにはコンデンサ18の一端が接続され、その他端は出力端子19に接続されている。FET14のドレインにはさらに、コイル20の一端が接続されている。このコンデンサ18およびコイル20により、出力側のインピーダンス整合回路21が構成されている。コイル20の他端は、正側電源に接続されるとともに、バイパスコンデンサ22を介して接地されている。
【0025】
FET14のソースには電流安定化素子としての抵抗23の一端が接続されている。電流安定化素子としては通常は抵抗が用いられるが、それに準じた特性を持つ半導体素子であっても良い。また、FET14のソースとグランド(接地)との間には、抵抗23のインピーダンスの影響を無くすために、十分な容量(通常、移動通信体などのマイクロ波では数pFから数十pF)を持つコンデンサ24が接続されている。この抵抗23およびコンデンサ24により、電流安定化の作用をなすセルフバイアス回路25が構成されている。
【0026】
また、抵抗23の他端と負側電源であるグランドとの間には、電流をON/OFF制御するスイッチ素子としてN型エンハンスメントモードFET26が接続されている。すなわち、このN型エンハンスメントモードFET26のドレインが抵抗23の他端に、そのソースがグランドにそれぞれ接続されている。また、FET26のゲートは抵抗27を介してON/OFF制御端子28に接続されている。このN型エンハンスメントモードFET26および抵抗27により、電流遮断回路29が構成されている。
【0027】
上記構成のMMIC10においては、DCゲートバイアス電圧Vggを仮に固定した場合、FET14のソース‐ゲート間電圧Vgsが、しきい値電圧Vthのバラツキによる電流Iddの変化に対して抵抗23を介して負帰還がかかるため、Vthバラツキによる電流Iddの変化が減少し、消費電流が安定化する。すなわち、抵抗23の作用によって電流の安定化が図られる。
【0028】
また、抵抗23に付随して設けられたコンデンサ24は、電流をON/OFF制御するスイッチ素子として設けられたN型エンハンスメントモードFET26のインピーダンスを見えなくする作用も兼ね備えている。したがって、セルフバイアス回路25を搭載したMMICに、単に電流ON/OFF制御用のスイッチ素子を設けるだけの構成で、電流遮断と電流安定化を実現でき、チップ面積を小さく抑えることができる。
【0029】
また、この電流遮断回路29をMMICへ搭載することで、MMICの能動素子がN型エンハンスメントモードFET(もしくは、NPN型バイポーラトランジスタ)の場合は、従来のIC作成プロセスをそのまま踏襲でき、またMMICの能動素子がN型ディプリーションモードFETの場合でも、従来のIC作成プロセスにN型エンハンスメントモードFETの作成工程を追加するだけで実現できる。
【0030】
なお、本実施形態では、FET14のソースに抵抗23の一端が接続され、この抵抗23の他端とグランドとの間にN型エンハンスメントモードFET26を接続した構成としたが、抵抗23およびN型エンハンスメントモードFET26の接続関係が逆であって、同様の作用効果を得ることができる。
【0031】
また、本実施型態においては、電流をON/OFF制御するスイッチ素子として、N型エンハンスメントモードFETを用いた場合について説明したが、NPN型バイポーラトランジスタを用いても良く、この場合にもN型エンハンスメントモードFETの場合と同等の作用効果を得ることができる。
【0032】
ところで、本実施型態に係るMMIC10では、電流安定化素子として設けられた抵抗23での電圧降下によるN型エンハンスメントモードFET14にかかる電源電圧が低下し、また電流ON/OFF制御用スイッチ素子としてNPN型バイポーラトランジスタを用いた場合は、そのエミッタ‐コレクタ間のターンオン電圧に相当する電源電圧降下分がさらに追加される。
【0033】
したがって、本MMIC10は、送信部最終段増幅器のように電源電圧をいっぱいに能動素子にかける構成のMMICには不向きであるが、受信段増幅器、周波数変換器、送信段ドライバーアンプなどのこれまでセルフバイアス回路を使用してきた多種のMMICには有用なものとなる。
【0034】
図2に、MMICの一般的な適用例として、電源電圧Vddが3Vで、能動素子としてガリウムヒ素N型エンハンスメントモードFET(ゲート幅Wgはいずれも例えば200μm)を2個カスコード接続した構成の動作電流が約4mAの受信段ローノイズアンプの回路構成を示す。
【0035】
図2において、入力端子31にはコイル32の一端が接続され、その他端にはコイル33およびコンデンサ34の各一端が接続されている。コイル33の他端は接地されている。コンデンサ34の他端には、ガリウムヒ素N型エンハンスメントモードFET35のゲートが接続されている。このガリウムヒ素N型エンハンスメントモードFET35には、ガリウムヒ素N型エンハンスメントモードFET36がカスコード接続されている。
【0036】
ガリウムヒ素N型エンハンスメントモードFET36のドレインには、コイル37の一端が接続されている。コイル37の他端には、コンデンサ38およびコイル39の各一端が接続されている。コンデンサ38の他端は、出力端子40に接続されている。コイル39の他端は正側電源に接続されている。コイル39の他端とグランドとの間には、コンデンサ41が接続されている。
【0037】
また、正側電源とグランドとの間には、抵抗42、抵抗43および抵抗44が直列に接続されて抵抗分割回路を構成している。そして、抵抗42と抵抗43の共通接続点、即ち分圧点Aに得られる電圧はN型エンハンスメントモードFET36のゲートに印加される。また、抵抗43と抵抗44の共通接続点、即ち分圧点Bに得られる電圧はN型エンハンスメントモードFET35のゲートに印加される。
【0038】
N型エンハンスメントモードFET35のソースには、電流安定化素子としての抵抗(抵抗値が例えば250Ω)45の一端が接続されている。また、当該FET35のソースとグランドとの間には、コンデンサ46が接続されている。抵抗45の他端とグランドとの間には、電流をON/OFF制御するスイッチ素子として、例えばゲート幅Wgが400μm、しきい値電圧Vthが0.3Vのガリウムヒ素N型エンハンスメントモードFET47が接続されている。このFET47のゲートは、抵抗48を介してON/OFF制御端子(図示せず)に接続される。
【0039】
このように、スイッチ素子として、能動素子と同時形成可能なガリウムヒ素N型エンハンスメントモードFET47を用いた受信段ローノイズアンプでは、スイッチON時は抵抗45での電圧降下は1Vであり、N型エンハンスメントモードFET47のゲートに約1Vの電圧を印加した際の当該FET47のオン抵抗は約5Ωで、そこでの電圧降下は約20mVと計算されるので、このスイッチ素子を挿入したことによるMMICの電気特性の変化はほとんどない。また、スイッチOFF時には、N型エンハンスメントモードFET47のゲートに0.3V以下の正電源を印加すれば電流を遮断できることになる。
【0040】
【発明の効果】
以上説明したように、本発明によれば、N型もしくはNPN型の能動素子の負側電極と負側電源との間に電流安定化素子とN型エンハンスメントモードFETもしくはNPN型バイポーラトランジスタとを直列接続して設けたことにより、IC製造プロセスのコストの増大を招くことなく、しかも本回路の電気特性を損なうことなく電源ON/OFFを実現できるとともに、セルフバイアス回路による電流安定性と非動作時の電流遮断を兼ね備えたパワーマネージメント性に優れた高周波回路を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す回路図である。
【図2】本発明の適用例を示す回路図である。
【図3】MMIC1段増幅器の代表的な回路構成を示す回路図である。
【図4】一従来例を示す回路図である。
【図5】他の従来例を示す回路図である。
【図6】さらに他の従来例を示す回路図である。
【符号の説明】
10 MMIC 11 入力端子 14 N型FET(能動素子)
15 入力側インピーダンス整合回路 19 出力端子
21 出力側インピーダンス整合回路 23 抵抗(電流安定化素子)
25 セルフバイアス回路 26 N型エンハンスメントモードFET
29 電流遮断回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency circuit, and more particularly to a high-frequency circuit such as a MMIC (Monolithic Microwave Integrated Circuit) having a so-called self-bias circuit that serves to stabilize current.
[0002]
[Prior art]
MMICs using field effect transistors (hereinafter referred to as FETs) or bipolar transistors made of a semiconductor such as silicon or gallium arsenide are excellent in high frequency characteristics and low noise, and are therefore suitable for high frequency systems represented by mobile communications. Widely used. In such a system, securing the communicable time when carrying is one of the typical characteristics of the system, so that not only the power consumption of each built-in device is reduced, but also only the devices necessary when the system is necessary. So-called power management, such as whether to supply current, is important.
[0003]
In these systems, several methods have been proposed so far for power management performed on the MMIC that handles the high-frequency part. A typical one of these measures will be described below. Here, as the MMIC, a single-stage amplifier using the most typical and simple N-type FET as shown in FIG. 3 will be described as an example. In general, a positive power supply voltage (a voltage equal to or higher than the ground potential, usually several volts) is used as the positive power supply voltage, and a ground potential is generally used as the negative power supply voltage.
[0004]
In FIG. 3, for example, one end of a
[0005]
One end of a
[0006]
One end of a capacitor 108 is connected to the drain of the
[0007]
[Problems to be solved by the invention]
As shown in FIG. 4, when the power supply source of the MMIC 100 is the
[0008]
However, in a high-frequency system represented by mobile communication, especially in a transmission-side amplifier, the additional power efficiency and high-frequency characteristics of the amplifier are obtained by supplying the voltage of the built-in battery to the amplifier as much as possible. In some cases, the
[0009]
The second measure is a measure in which a P-type FET (or a PNP-type bipolar transistor) is provided as a switch element in the power supply stage of the amplifier instead of the
[0010]
In the case of this measure, when the switch is ON (current flows through the MMIC 100 ′ at this time), if a P-type FET 121 having a sufficiently small on-resistance is selected, the voltage applied to the MMIC 100 ′ is sufficiently reduced. Can be made smaller. However, when the PNP-type bipolar transistor 122 is used as the switch element, a voltage drop (usually several hundred mV) corresponding to the turn-on voltage between the emitter and the collector occurs.
[0011]
In addition, both elements can cut off current when the switch is OFF. However, it should be noted that the P-type FET 121 needs to be in the enhancement mode. This is because if the P-type FET 121 is in the depletion mode, it is necessary to apply a voltage higher than the positive power supply voltage to the gate of the P-type FET 121 in order to cut off the current when the switch is OFF. .
[0012]
As described above, although the P-type FET is excellent in electrical characteristics, the active element generally used in the MMIC is an N-type FET (or NPN bipolar transistor) excellent in high-frequency characteristics. For this reason, incorporating a P-type FET (or PNP-type bipolar transistor) used as a switching element in the same IC leads to a complicated IC manufacturing process and an increase in manufacturing cost.
[0013]
In particular, in the case of using gallium arsenide, since the hole mobility is one digit or more smaller than the electron mobility, not only the problem in the IC manufacturing process but also the device size necessary for sufficiently reducing the on-resistance. Increases the chip size and causes further increase in chip size and cost, which is not practical. Therefore, in most cases, this measure is to provide a silicon P-type MOSFET as a switching element as a separate IC on a substrate or in a module including an MMIC, but this is another one of high frequency systems represented by mobile communications. From the viewpoint of miniaturization, which is an important requirement, there is a drawback that the mounting area is increased.
[0014]
Now, with such power ON / OFF, one of the requirements for some MMICs is stabilization of current consumption. Several measures have also been proposed and put into practical use for this current stabilization. Of these, the most common and simple circuit configuration is shown in FIG. A self-bias circuit 125 including a resistor 123 and a capacitor 124 connected in parallel with each other is used.
[0015]
In the self-bias circuit 125, when the DC gate bias voltage Vgg is fixed, the source-gate voltage Vgs of the
[0016]
However, when this self-bias circuit 125 is used, there is a problem that the power supply voltage applied to the MMIC active element, that is, the N-
[0017]
In this case, the addition of the capacitor 124 causes an increase in chip size. Nevertheless, the self-bias method is currently widely used because of the strong demand for improving the usability by stabilizing the current of the MMIC and, consequently, reducing the cost of the system.
[0018]
The present invention has been made in view of the above problems, and its object is to realize power ON / OFF without increasing the cost of an IC manufacturing process and to achieve current stability by a self-bias circuit. Another object of the present invention is to provide a high-frequency circuit excellent in power management that combines current interruption during non-operation.
[0019]
[Means for Solving the Problems]
A high-frequency circuit according to the present invention includes an N-type (field effect transistor) or NPN-type (bipolar transistor) active element, an impedance matching circuit provided on at least one of an input side and an output side of the active element, and an active element A self-bias circuit comprising a current stabilizing element provided on the negative electrode side of the first capacitor and a capacitor connected between the active element side end of the current stabilizing element and the negative power source, and a negative side of the active element A current cutoff circuit having an N-type enhancement mode FET or an NPN bipolar transistor connected in series with a current stabilizing element is provided between the electrode and the negative power source.
[0020]
In the high-frequency circuit configured as described above, for example, when an N-type FET is used as an active element, if the DC gate bias voltage is temporarily fixed, the change in the current Idd due to the variation of the threshold voltage Vth of the FET source-gate voltage Vgs In contrast, negative feedback is applied via the current stabilizing element. Thereby, the change of the current Idd due to the Vth variation is reduced. In the self-bias circuit, the capacitor functions to stabilize the current together with the current stabilizing element. On the other hand, in the current cut-off circuit, the N-type enhancement mode FET or the NPN-type bipolar transistor functions as a switching element for turning on / off the current. Since this switch element is an N-type or NPN-type element, the conventional IC creation process can be followed as it is.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention.
[0022]
In FIG. 1, one end of a capacitor 12 is connected to an
[0023]
One end of a resistor 17 is further connected to the gate of the
[0024]
One end of a
[0025]
One end of a
[0026]
Further, an N-type
[0027]
In the
[0028]
Further, the capacitor 24 provided in association with the
[0029]
In addition, by mounting this current cut-off circuit 29 on the MMIC, when the active element of the MMIC is an N-type enhancement mode FET (or NPN-type bipolar transistor), the conventional IC creation process can be followed as it is. Even when the active element is an N-type depletion mode FET, it can be realized only by adding an N-type enhancement mode FET production process to the conventional IC production process.
[0030]
In the present embodiment, one end of the
[0031]
In the present embodiment, the case where the N-type enhancement mode FET is used as the switching element for controlling the current ON / OFF has been described. However, an NPN-type bipolar transistor may be used. The same effect as that of the enhancement mode FET can be obtained.
[0032]
By the way, in the
[0033]
Therefore, the
[0034]
In FIG. 2, as a general application example of the MMIC, an operating current having a configuration in which two gallium arsenide N-type enhancement mode FETs (gate width Wg is 200 μm, for example) are cascode-connected as active elements with a power supply voltage Vdd of 3V Shows a circuit configuration of a reception stage low noise amplifier of about 4 mA.
[0035]
In FIG. 2, one end of a coil 32 is connected to the input terminal 31, and one end of each of a
[0036]
One end of a
[0037]
In addition, a resistor 42, a resistor 43, and a resistor 44 are connected in series between the positive power supply and the ground to form a resistor dividing circuit. The voltage obtained at the common connection point of the resistors 42 and 43, that is, the voltage dividing point A, is applied to the gate of the N-type enhancement mode FET 36. The voltage obtained at the common connection point of the resistors 43 and 44, that is, the voltage dividing point B, is applied to the gate of the N-type enhancement mode FET 35.
[0038]
One end of a resistor (resistance value is, for example, 250Ω) 45 serving as a current stabilizing element is connected to the source of the N-type enhancement mode FET 35. A capacitor 46 is connected between the source of the FET 35 and the ground. Connected between the other end of the resistor 45 and the ground is a gallium arsenide N-type enhancement mode FET 47 having a gate width Wg of 400 μm and a threshold voltage Vth of 0.3 V, for example, as a switch element for controlling current ON / OFF. Has been. The gate of the FET 47 is connected to an ON / OFF control terminal (not shown) through a resistor 48.
[0039]
As described above, in the reception stage low noise amplifier using the gallium arsenide N-type enhancement mode FET 47 that can be formed simultaneously with the active element as the switch element, the voltage drop at the resistor 45 is 1 V when the switch is ON, and the N-type enhancement mode. When the voltage of about 1V is applied to the gate of the FET 47, the on-resistance of the FET 47 is about 5Ω, and the voltage drop there is calculated to be about 20mV. Therefore, the change in the electrical characteristics of the MMIC by inserting this switch element There is almost no. Further, when the switch is OFF, the current can be cut off by applying a positive power supply of 0.3 V or less to the gate of the N-type enhancement mode FET 47.
[0040]
【The invention's effect】
As described above, according to the present invention, the current stabilizing element and the N-type enhancement mode FET or the NPN-type bipolar transistor are connected in series between the negative electrode of the N-type or NPN-type active element and the negative power supply. By providing the power supply, it is possible to turn on / off the power without increasing the cost of the IC manufacturing process and without damaging the electrical characteristics of the circuit. A high-frequency circuit excellent in power management with a current interruption can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing an application example of the present invention.
FIG. 3 is a circuit diagram showing a typical circuit configuration of an MMIC one-stage amplifier.
FIG. 4 is a circuit diagram showing a conventional example.
FIG. 5 is a circuit diagram showing another conventional example.
FIG. 6 is a circuit diagram showing still another conventional example.
[Explanation of symbols]
10
DESCRIPTION OF SYMBOLS 15 Input side
25 Self-Bias Circuit 26 N-type Enhancement Mode FET
29 Current interrupt circuit
Claims (1)
前記能動素子の入力側および出力側の少なくとも一方側に設けられたインピーダンス整合回路と、
前記能動素子の負側電極側に設けられた電流安定化素子と当該電流安定化素子の前記能動素子側端と負側電源との間に接続されたコンデンサとからなるセルフバイアス回路と、
前記能動素子の負側電極と負側電源との間に前記電流安定化素子と直列に接続されたN型エンハンスメントモード電界効果トランジスタもしくはNPN型バイポーラトランジスタを有する電流遮断回路と
を備えたことを特徴とする高周波回路。N-type (field effect transistor) or NPN-type (bipolar transistor) active element;
An impedance matching circuit provided on at least one of the input side and the output side of the active element;
A self-biasing circuit comprising a current stabilizing element provided on the negative electrode side of the active element and a capacitor connected between the active element side end of the current stabilizing element and a negative power supply ;
A current cutoff circuit having an N-type enhancement mode field effect transistor or an NPN-type bipolar transistor connected in series with the current stabilizing element between the negative electrode of the active element and a negative power supply; High frequency circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02620597A JP3864477B2 (en) | 1997-02-10 | 1997-02-10 | High frequency circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02620597A JP3864477B2 (en) | 1997-02-10 | 1997-02-10 | High frequency circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10224158A JPH10224158A (en) | 1998-08-21 |
JP3864477B2 true JP3864477B2 (en) | 2006-12-27 |
Family
ID=12186970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02620597A Expired - Fee Related JP3864477B2 (en) | 1997-02-10 | 1997-02-10 | High frequency circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3864477B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010103598A1 (en) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | Bias circuit and signal processing circuit provided with same |
-
1997
- 1997-02-10 JP JP02620597A patent/JP3864477B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10224158A (en) | 1998-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0789451B1 (en) | Integrated high frequency amplifier | |
US7619482B1 (en) | Compact low voltage low noise amplifier | |
JP3922773B2 (en) | Power amplifier | |
JP3902111B2 (en) | Switch semiconductor integrated circuit | |
US7274258B2 (en) | Dynamic bias circuit for a radio-frequency amplifier | |
US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
US20100090747A1 (en) | High-frequency switch circuit | |
TW548894B (en) | High frequency power amplifying method and wireless communication apparatus | |
US7358817B2 (en) | Linearized bias circuit with adaptation | |
JP2004515937A (en) | Cascode bootstrap analog power amplifier circuit | |
JPH09260957A (en) | Semiconductor amplifier circuit | |
US20040183583A1 (en) | Switching device | |
US10734952B2 (en) | Power amplifier module | |
JPH07175535A (en) | Power circuit for fet amplifier | |
US6498533B1 (en) | Bootstrapped dual-gate class E amplifier circuit | |
WO2004049555B1 (en) | Radio frequency power amplifier active self-bias compensation circuit | |
EP1153475B1 (en) | Gate biasing arrangement | |
JP3864477B2 (en) | High frequency circuit | |
JP2005020383A (en) | High frequency power amplifier circuit and radio communication system | |
JP2003188653A (en) | Electronic components for radio communication and semiconductor integrated circuit for communication | |
JP3539106B2 (en) | High frequency semiconductor switch circuit and control method using the same | |
US20050083135A1 (en) | Integrated circuit | |
JP2000004149A (en) | Spdt switch semiconductor integrated circuit | |
JP2002271146A (en) | High-frequency power amplifier and high-frequency power output method | |
JP3589437B2 (en) | Power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
LAPS | Cancellation because of no payment of annual fees |