JP3862395B2 - Device writing apparatus control method and device writing apparatus using the control method - Google Patents
Device writing apparatus control method and device writing apparatus using the control method Download PDFInfo
- Publication number
- JP3862395B2 JP3862395B2 JP203198A JP203198A JP3862395B2 JP 3862395 B2 JP3862395 B2 JP 3862395B2 JP 203198 A JP203198 A JP 203198A JP 203198 A JP203198 A JP 203198A JP 3862395 B2 JP3862395 B2 JP 3862395B2
- Authority
- JP
- Japan
- Prior art keywords
- writing
- data
- waiting time
- address
- polling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は例えば半導体集積回路素子によって構成されるROMのようなデバイスにデータを書き込むデバイス書込装置に関する。
【0002】
【従来の技術】
従来より半導体集積回路素子或いはその他のヒューズ等を記憶素子とするROMにデータを書き込む際にポーリングと呼ばれる動作により書込みが完了したことを確認し、次のアドレスに書込みを行うことを繰り返して全てのアドレスにデータを書き込んでいる。
【0003】
ポーリング動作とはデバイスにデータを書込み、その後読出動作を実行し、読出動作終了時点で比較動作を開始するが、比較結果を真として判定するにはこの比較動作の開始に当たってデバイスが出力する状態信号が書込みが完了していることを表す状態に反転していることが条件とされている。
図6を用いてポーリング動作について説明する。図6Aはデバイス(データを書き込むROM)に与える書込アドレスを示す。アドレスnをアクセスした状態で書込装置は、図6Bに示すようにデータの書込みを実行する。書込みを実行するとデバイスは状態信号FS(図6C)をL論理に立下げ、書込中を表す状態を出力する。書込みの実行後に状態信号FSは一定時間TDEV が経過すると、H論理に立上がり、書込完了を表示する。
【0004】
一方、書込装置は書込動作終了後、一定時間を経て書込をしたアドレスからデータを読み込む。この読み込んだデータと書き込んだデータとを比較する。この比較の開始時点T0 (図6B参照)において状態信号SFが書込完了を表すH論理でなければその比較動作の結果は虚と判定し、比較動作終了後、再度読み込みを実行する。2回目の読込動作後に比較動作を開始する。この比較動作の開始時点T1 で状態信号SFがH論理であれば、その比較結果は真であり,比較動作終了後にアドレスを+1し、次のアドレスに書込みを行う。
【0005】
図7にデバイス書込装置の動作を制御する制御装置のポーリング動作を実行するプログラムの概要を示す。ステップSP1でデータの書込みを実行する。ステップSP2でデバイスからデータを読み込む。データを読み込んだ直後にステップSP3で状態信号SFの状態が書込中を表すL論理であるか、書込終了を表すH論理であるかを判定する。状態信号SFがH論理であった場合は、ステップSP4でフラッグFをF=1に設定する。状態信号SFがL論理であった場合は、ステップSP5でフラッグFをF=0に設定する。フラッグFの設定が終了した時点でステップSP6で比較動作を実行する。この比較動作はデバイスから読み込んだデータとデバイスに書き込んだデータとを比較し、一致しているか否かを判定する。
【0006】
なお、比較動作において不一致が検出された場合、本来はそのアドレスのデータは不良であると判定して不良記憶メモリ等に、そのアドレスを記憶する等の不良解析処理を実行するが、この発明はその不良解析処理に関しては特に関係しないから、ここでは単にポーリング動作に関してのみ説明をすることにする。
比較動作の結果が出力された状態でステップSP7でフラッグFの状態がF=1と判定された場合は比較結果を真と判定し、F=0であった場合は比較結果を虚と判定する。比較結果が虚である場合はステップSP2に戻り、2回目のポーリング動作に入る。これに対し比較結果が真である場合は、そのアドレスに対して書込みが完了したと判定し、ステップSP8でアドレスを+1してステップSP1に戻り、次のアドレスにデータの書込みを実行する。この動作を繰り返して全てのアドレスにデータを書き込んでいる。
【0007】
以上によりデータ書込装置で実行されるポーリング動作が理解されよう。以下ではポーリング動作の回数をポーリング回数1,ポーリング回数2と称することにする。
【0008】
【発明が解決しようとする課題】
ここでデバイスが出力する状態信号SFが書込完了を表すH論理に反転するまでの時間、つまり書込中を表す時間TDEV はデバイス固有の時間値を持ち、常に一定ではない。仮に書込中を表す時間TDEV がデバイスごとに一定値であるならば、比較動作の開始時点T0 を図6に示す例ではわずかに遅らせることによりポーリング回数1で真の比較結果を得ることができる。しかしながら、上述したように、書込中を表す時間TDEV はデバイスごとにバラツキを持つため比較動作の開始点を各デバイスごとに最適値に設定することはむずかしい。
【0009】
このような理由から従来はポーリング動作を複数回実行しながらデバイスにデータを書き込むから、全てのアドレスにデータを書き込むには時間が掛かる欠点がある。つまり、ポーリング回数1以降のポーリングに要する時間は無駄な損失時間TLOSSとなる。この損失時間TLOSSの存在により特にROMの容量も増加の傾向にあることから、書込みに要する時間も長くなる不都合がある。因みに図6に損失時間TLOSSが仮に1μs の場合、8Mバイトのデバイスに書込みを行うと約8秒程度の無駄な時間を費やすことになる。図6に示した例では2回目のポーリング動作時に真の比較結果が得られた場合を説明したが、2回目以後のポーリング動作時に真の比較結果が得られる場合もある。このような場合には、更に損失時間TLOSSが長くなり、書込みに要する時間も長くなる欠点がある。
【0010】
この発明の目的はデバイスごとに書込中を表す時間TDEV が変化しても、常に比較動作の開始点を最適値に自動調整し、各デバイスごとに最短時間で書込みを完了することができるデバイス書込装置の制御方法及びこの制御方法を用いたデバイス書込装置を提供しようとするものである。
【0011】
【課題を解決するための手段】
この発明ではデバイスへの書込み開始と共に、比較結果が虚となるポーリング回数を計数し、そのポーリング回数に対応させて比較動作の開始点を、アドレスが更新されるごとに順次遅延させ、最終的に1回目のポーリング動作によって真の比較結果が得られるように制御するデバイス書込装置の制御方法とその制御方法を適用したデバイス書込装置を提案するものである。
【0012】
この発明によるデバイス書込装置の制御方法及びこの制御方法を適用したデバイス書込装置によれば、書込を行うべきデバイスが出力する状態信号の書込中を表す時間TDEV の長短に対応して比較動作開始点を自動調整し、最終的に1回目のポーリング動作により真の比較結果を得る状態で動作するように自動制御されるので、デバイス書込開始時点から状態信号SFが立上がるまでの時間TDEV がデバイスごとに変化しても、どのデバイスに対しても最適な比較動作の開始点に設定される。よって、どのデバイスでも最短時間で書込を実行することができる利点が得られる。
【0013】
【発明の実施の形態】
図1を用いてこの発明によるデバイス書込装置の制御方法について説明する。
図1に示すアドレスnのタイミングの期間はデバイスへの書込開始初期の状態(書込アドレスがnアドレスまで進んだ状態)を示す。図1に示す例では書込アドレスがnまで達するまでの間に、この発明るよるデバイス書込装置の制御方法により待ち時間WTがわずかに挿入されている様子を示す。
【0014】
つまり、この発明では各書込アドレスごとにポーリング回数1で書込みが完了しない場合は、ポーリング回数2に進むが、ポーリング回数が2以上に達すると待ち時間WTを一定時間ずつ増加させる制御方法を採る。従って、書込アドレスが更新されるごとに待ち時間WTが漸次増加し、読み込みと比較動作の開始のタイミングが状態信号SFに対して相対的に遅延され、最終的には1回のポーリング動作によって書込みが完了する状態に収束する。図1に示す例では、書込アドレスがmに達した状態で待ち時間WTの累積加算値が最適値に達したことにより1回目のポーリング動作によって書込完了と判定することができる状態に達した様子を示す。
【0015】
従って、アドレスnをアクセスしていた時点で書込完了までに要する時間がTADR1であったものがアドレスmをアクセスする状態では、この時間TADR1より短い時間TADR2で書込みが完了することになる。
図2にこの発明によるデバイス書込装置の一実施例を示す。図中10はこの発明によるデバイス書込装置、20はデータの書込みを行う書込デバイスを示す。
書込デバイス20にはデバイス書込装置10から導出されたアドレスバスラインADRBUSと、データバスラインDATBUSとが接続され、アドレスバスラインADRBUSを通じて書込アドレスが与えられ、更にデータバスラインDATBUSを通じて書き込むべきデータが与えられ、書込指令信号Wに従って書込動作が実行される。更にデバイス書込装置10は書込デバイス20に読出指令信号Rを与え、書き込んだアドレスからデータを読み出す。この読み出されたデータはデータバスラインDATBUSを通じて今度は書込デバイス20からデバイス書込装置に送り出されるデバイス書込装置10に読み込まれる。
【0016】
デバイス書込装置10は、例えばCPU等と呼ばれる演算処理装置によって構成されるコントローラ11と、このコントローラ11を所定の順序に従って動作させるプログラムを格納したプログラム格納手段12と、書込デバイス20に書き込むべきデータを格納した書込データ格納手段13とを具備して構成される。
書込データ格納手段13は一般にRAMのようなメモリによって構成され、コントローラ11から与えられるアドレス信号によって各アドレスに格納しているデータをコントローラ11に転送し、コントローラ11に転送したデータをデータバスラインDATBUSから書込デバイス20に送り込み、各アドレスごとにデータの書込みを実行する。
【0017】
なお、図2に示す点線の部分は同時に複数のメモリにデータを書き込む場合の構成を示す。
プログラム格納手段12は従来より書込制御手段12Aとポーリング制御手段12Bとを有し、書込動作とポーリング動作を実行できる構成とされる。
この発明ではプログラム格納手段12に待ち時間増加処理手段12Cと、待ち時間挿入手段12Dを設けた構成を特徴とするものである。
【0018】
書込デバイスの最初のアドレスにデータを書き込む場合は、待ち時間WTをWT=0に初期設定する。従って最初のアドレスにデータを書き込む際には、待ち時間WT=0の状態でポーリング動作を実行する。状態信号SFがポーリング回数1の範囲内でH論理に反転しない場合には、ポーリング回数2以後に書込みが完了することになる。
【0019】
ポーリング回数2を実行すると、待ち時間増加処理手段12Cは待ち時間WTを一定時間、例えばΔTずつ加算する処理を実行する。この増加処理によって待ち時間WTはWT=0の状態からアドレスが更新される毎にΔTずつ増加し、この待ち時間WTの増加に伴ってポーリング動作の実行タイミングが遅れ方向に移され、最終的にポーリング回数1の期間内で書込完了とすることができる。
【0020】
図3及び図4にこの発明によるデータ書込装置を動作させるための制御プログラムの概要を示す。図3はポーリング回数1を実行するルーチンを示す。書込デバイス20に対して書込みを開始する際に、ステップSP1では待ち時間WTをWT=0に初期設定する。初期設定の後ステップSP2でデータの書込みを実行する。データの書込後、待ち時間WTを待つ、先頭アドレスではWT=0であるから、待ち時間なしでデータの読み出しをステップSP4で行う。データを読み出した後に、ステップSP5で状態信号SFの状態がH論理であるか否かを判定し、H論理でなければフラッグFをステップSP6でF=0に設定し、H論理に立上がっている場合はフラッグFをF=1にステップSP7で設定する。
【0021】
フラッグFの設定が終了した時点でステップSP8で比較動作を実行する。比較結果が判明した時点でステップSP9でフラッグFが1か0かを判定し、フラッグFがF=1であった場合は、アドレスを+1してステップSP2に戻り、次のアドレスの書込みを実行する。フラッグFがF=0であった場合は、図4に示すポーリング回数2以後の実行ルーチンに進む。
【0022】
ポーリング回数2以後の実行ルーチンはステップSP10で2回目のデータの読出を実行し、読出が終了した時点で状態信号SFの状態を読み込み、状態信号SFがL論理であればステップSP12でフラッグFをF=0に設定し、状態信号SFがH論理であればステップSP13でフラッグFをF=1に設定する。
フラッグFの設定後、ステップSP15でフラッグFが1か0かを判定し、フラッグFが1であればポーリング回数2で書込みが完了したと判定し、ステップSP16で待ち時間WTにΔTを加算し、待ち時間WTの増加処理を施し、ステップSP17でアドレスを+1し、ステップSP2に戻り、次のアドレスの書込みを実行する。
【0023】
ステップSP15でフラッグFがF=0であった場合はステップSP10に戻り、3回目のポーリングを実行する。従って、書込完了が検出されるまでの間、ステップSP10からステップSP15までのルーチンを繰り返してポーリング動作を繰り返し、書込完了を確認する。
一方、アドレスを+1してステップSP2に戻った場合には、待ち時間WTは待ち時間増加処理によってΔTだけ増加しているから、次回以後はステップSP3で待ち時間WTが与えられる。このようにして各書込アドレスにおいて、ポーリング回数2以降を実行するごとに、待ち時間WTがΔTずつ増加し、データの読み込みのタイミング及び比較動作の開始のタイミングが遅れ方向にずらされ、最終的にはポーリング回数1で書込完了を検出できる状態に収束する。
【0024】
なお、上述では待ち時間WTを増加する方向だけに制御した場合を説明したが、図5に示すように初期設定をWT=Kに設定し、初期状態で一定の待ち時間Kを与えて、ポーリング回数1で書込完了が検出された場合はステップSP18で待ち時間減少処理を施し、待ち時間を漸次減少させて最適待ち時間に設定するように構成することもできる。また、この待ち時間減少処理と待ち時間増加処理とを併用することもできる。このように増加処理と減少処理の双方を実行させる制御方法を採った場合には、どのようなタイミングで状態信号SFがH論理に反転しても自動的に最適な待ち時間に収束させることができる。
【0025】
【発明の効果】
以上説明したように、この発明によればポーリング動作により書込が完了したことを確認しながら、各アドレスにデータを書き込むデータ書込装置において、
必ず1回目のポーリング動作で書込完了を確認できるように自動制御を行うよう構成したから、デバイスの状態信号SFの応答がどのようなタイミングにずれても最短時間で書込完了を確認することができる。よって記憶容量が大きいメモリに書込を行っても短時間に書込を完了することができ、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図1】この発明によるデバイス書込装置の制御方法を説明するためのタイミングチャート。
【図2】この発明による制御方法を適用したデバイス書込装置の一実施例を説明するためのブロック図。
【図3】図2に示したこの発明によるデバイス書込装置を動作させるためのプログラムの概要を説明するためのフローチャート。
【図4】図3と同様のフローチャート。
【図5】図3に示したフローチャートの変形例を説明するためのフローチャート。
【図6】従来のデバイス書込装置の制御方法を説明するためのタイミングチャート。
【図7】従来のデバイス書込装置を動作させるためのプログラムの概要を説明するためのフローチャート。
【符号の説明】
10 デバイス書込装置
11 コントローラ
12 プログラム格納手段
12A 書込制御手段
12B ポーリング制御手段
12C 待ち時間増加処理手段
12D 待ち時間挿入手段
13 書込データ格納手段
20 書込デバイス
SF 状態信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device writing apparatus for writing data to a device such as a ROM constituted by, for example, semiconductor integrated circuit elements.
[0002]
[Prior art]
Conventionally, when writing data to a ROM having a semiconductor integrated circuit element or other fuse as a storage element, it is confirmed that the writing has been completed by an operation called polling, and writing to the next address is repeated until all data are written. Data is being written to the address.
[0003]
The polling operation writes data to the device, then executes the read operation, and starts the comparison operation at the end of the read operation. To determine that the comparison result is true, a status signal output by the device at the start of this comparison operation Is reversed to a state indicating that writing has been completed.
The polling operation will be described with reference to FIG. FIG. 6A shows a write address given to the device (ROM for writing data). In a state where the address n is accessed, the writing device executes data writing as shown in FIG. 6B. When writing is performed, the device causes the status signal FS (FIG. 6C) to fall to L logic and outputs a status indicating that writing is in progress. After execution of writing, the state signal FS rises to logic H when a predetermined time T DEV has elapsed, and indicates completion of writing.
[0004]
On the other hand, after the writing operation is completed, the writing device reads data from the written address after a predetermined time. The read data is compared with the written data. If the status signal SF is not H logic indicating completion of writing at the comparison start time T 0 (see FIG. 6B), it is determined that the result of the comparison operation is imaginary, and reading is executed again after the comparison operation is completed. The comparison operation is started after the second reading operation. If the start point state signal SF is a logical H by T 1 in this comparison operation, the comparison result is true, then increments the address after comparison operation is completed, to write to the next address.
[0005]
FIG. 7 shows an outline of a program that executes the polling operation of the control device that controls the operation of the device writing device. At step SP1, data writing is executed. In step SP2, data is read from the device. Immediately after the data is read, in step SP3, it is determined whether the state of the state signal SF is L logic indicating writing or H logic indicating the end of writing. If the status signal SF is H logic, the flag F is set to F = 1 in step SP4. If the status signal SF is L logic, the flag F is set to F = 0 in step SP5. When the setting of the flag F is completed, the comparison operation is executed in step SP6. In this comparison operation, the data read from the device and the data written to the device are compared to determine whether or not they match.
[0006]
When a mismatch is detected in the comparison operation, it is determined that the data at the address is originally defective and a failure analysis process such as storing the address in a failure storage memory or the like is executed. Since the failure analysis processing is not particularly related, only the polling operation will be described here.
When the result of the comparison operation is output and the flag F is determined to be F = 1 in step SP7, the comparison result is determined to be true, and when F = 0, the comparison result is determined to be imaginary. . If the comparison result is imaginary, the process returns to step SP2 and enters the second polling operation. On the other hand, if the comparison result is true, it is determined that writing has been completed for the address, the address is incremented by 1 in step SP8, the process returns to step SP1, and data is written to the next address. This operation is repeated to write data to all addresses.
[0007]
From the above, the polling operation executed by the data writing device will be understood. Hereinafter, the number of polling operations will be referred to as
[0008]
[Problems to be solved by the invention]
Here, the time until the state signal SF output from the device is inverted to the H logic indicating the completion of writing, that is, the time T DEV indicating that writing is in progress, has a time value unique to the device and is not always constant. If the time T DEV indicating that writing is in progress is a constant value for each device, a true comparison result can be obtained at a polling count of 1 by slightly delaying the start time T 0 of the comparison operation in the example shown in FIG. Can do. However, as described above, the time T DEV indicating that writing is in progress varies from device to device, and it is difficult to set the starting point of the comparison operation to an optimum value for each device.
[0009]
For this reason, conventionally, data is written to the device while performing the polling operation a plurality of times, so there is a drawback that it takes time to write data to all addresses. That is, the time required for polling after the number of
[0010]
The object of the present invention is to always automatically adjust the starting point of the comparison operation to the optimum value even when the time T DEV indicating the writing is changed for each device, and to complete the writing in the shortest time for each device. A device writing apparatus control method and a device writing apparatus using the control method are provided.
[0011]
[Means for Solving the Problems]
In this invention, as the writing to the device starts, the number of polling times when the comparison result becomes imaginary is counted, and the starting point of the comparison operation is sequentially delayed every time the address is updated in correspondence with the polling number, and finally The present invention proposes a control method for a device writing apparatus that controls so that a true comparison result can be obtained by the first polling operation, and a device writing apparatus to which the control method is applied.
[0012]
According to the control method of the device writing apparatus and the device writing apparatus to which the control method is applied according to the present invention, it corresponds to the length of the time T DEV indicating that the status signal output by the device to be written is being written. The comparison operation start point is automatically adjusted, and the control is automatically performed so as to finally operate in a state where a true comparison result is obtained by the first polling operation, so that the state signal SF rises from the device write start time. Even if the time T DEV changes for each device, the optimum comparison operation start point is set for any device. Therefore, there is an advantage that writing can be executed in any device in the shortest time.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A method for controlling the device writing apparatus according to the present invention will be described with reference to FIG.
The timing period of the address n shown in FIG. 1 shows the initial state of writing to the device (the state where the write address has advanced to the n address). The example shown in FIG. 1 shows a state in which a waiting time WT is slightly inserted by the method for controlling a device writing apparatus according to the present invention until the write address reaches n.
[0014]
That is, in the present invention, when writing is not completed at the
[0015]
Therefore, in the state where the time required for completion of writing at the time of accessing the address n is T ADR1 but accessing the address m, the writing is completed in a time T ADR2 shorter than the time T ADR1. Become.
FIG. 2 shows an embodiment of a device writing apparatus according to the present invention. In the figure, 10 is a device writing apparatus according to the present invention, and 20 is a writing device for writing data.
The address bus line ADRBUS derived from the
[0016]
The
The write data storage means 13 is generally constituted by a memory such as a RAM, transfers data stored at each address to the
[0017]
2 indicates a configuration in the case where data is simultaneously written in a plurality of memories.
Conventionally, the
The present invention is characterized in that the program storage means 12 is provided with a waiting time increase processing means 12C and a waiting time insertion means 12D.
[0018]
When writing data to the first address of the writing device, the wait time WT is initialized to WT = 0. Therefore, when writing data to the first address, the polling operation is executed with the waiting time WT = 0. If the status signal SF is not inverted to H logic within the range of the
[0019]
When the number of times of
[0020]
3 and 4 show an outline of a control program for operating the data writing apparatus according to the present invention. FIG. 3 shows a routine for executing the number of
[0021]
When the setting of the flag F is completed, the comparison operation is executed in step SP8. When the comparison result is found, it is determined in step SP9 whether the flag F is 1 or 0. If the flag F is F = 1, the address is incremented by 1 and the process returns to step SP2, and the next address is written. To do. When the flag F is F = 0, the process proceeds to an execution routine after the
[0022]
The execution routine after the
After setting the flag F, it is determined in step SP15 whether the flag F is 1 or 0. If the flag F is 1, it is determined that writing has been completed at the number of
[0023]
If the flag F is F = 0 in step SP15, the process returns to step SP10 to execute the third polling. Accordingly, until the completion of writing is detected, the routine from step SP10 to step SP15 is repeated to repeat the polling operation to confirm the completion of writing.
On the other hand, when the address is incremented by 1 and the process returns to step SP2, the waiting time WT is increased by ΔT by the waiting time increasing process, so that the waiting time WT is given in step SP3 after the next time. In this way, at each write address, the waiting time WT increases by ΔT each time the
[0024]
In the above description, the control is performed only in the direction in which the waiting time WT is increased. However, as shown in FIG. 5, the initial setting is set to WT = K, and a predetermined waiting time K is given in the initial state to perform polling. When the completion of writing is detected at the number of
[0025]
【The invention's effect】
As described above, according to the present invention, in the data writing device for writing data to each address while confirming that writing has been completed by the polling operation,
Since automatic control is performed so that the completion of writing can be confirmed by the first polling operation, the completion of writing can be confirmed in the shortest time regardless of the timing of the response of the status signal SF of the device. Can do. Therefore, even if writing is performed in a memory having a large storage capacity, the writing can be completed in a short time, and the effect is great for practical use.
[Brief description of the drawings]
FIG. 1 is a timing chart for explaining a control method of a device writing apparatus according to the present invention.
FIG. 2 is a block diagram for explaining an embodiment of a device writing apparatus to which a control method according to the present invention is applied.
FIG. 3 is a flowchart for explaining the outline of a program for operating the device writing apparatus according to the present invention shown in FIG. 2;
4 is a flowchart similar to FIG.
FIG. 5 is a flowchart for explaining a modification of the flowchart shown in FIG. 3;
FIG. 6 is a timing chart for explaining a control method of a conventional device writing apparatus.
FIG. 7 is a flowchart for explaining an outline of a program for operating a conventional device writing apparatus;
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
デバイスの各アドレスにおいて上記ポーリング動作を複数回にわたって実行したことを検出して待ち時間増加手段により待ち時間を増加させ、待ち時間の増加により上記ポーリング動作の開始タイミングを上記状態信号のタイミングに対して遅延させ、この遅延動作によって上記ポーリング動作の回数を1回に収束させるように制御することを特徴とするデバイス書込装置の制御方法。Write data to each address of the device, read the data after executing the data write, compare the read data with the written data, the comparison result matches, and start of comparison operation A method for writing data to each address by determining completion of writing by a polling operation that confirms that the state signal output by the device at the time point outputs a state indicating completion of writing and determining that writing is complete In the device writing apparatus operating in
It is detected that the polling operation has been executed a plurality of times at each address of the device, the waiting time is increased by the waiting time increasing means, and the start timing of the polling operation is increased with respect to the timing of the status signal by the increase in waiting time. A control method for a device writing apparatus, characterized by delaying and controlling the number of polling operations to converge to one by the delay operation.
デバイスに書込みを開始する初期状態においてデバイス書込装置の待ち時間挿入手段に待ち時間の初期値を設定し、各アドレスに書込みを実行後に行われるポーリング動作が1回で書込みを完了するごとに上記待ち時間の初期値を一定時間ずつ減少させ、この待ち時間の減少処理によって上記ポーリング動作の開始タイミングを上記状態信号のタイミングに対して進み方向に移相させ、最少時間でポーリング動作を終了させる状態に制御することを特徴とするデバイス書込装置の制御方法。Write data to each address of the device, read the data after executing the data write, compare the read data with the written data, the comparison result matches, and start of comparison operation A method for writing data to each address by determining completion of writing by a polling operation that confirms that the state signal output by the device at the time point outputs a state indicating completion of writing and determining that writing is complete In the device writing apparatus operating in
The initial value of the waiting time is set in the waiting time inserting means of the device writing device in the initial state of starting writing to the device, and the above-mentioned every time the polling operation performed after writing to each address is completed once. A state in which the initial value of the waiting time is decreased by a certain time, and the polling operation start timing is shifted in the advance direction with respect to the timing of the state signal by the waiting time reduction process, and the polling operation is completed in the minimum time. A method for controlling a device writing apparatus, comprising:
B.デバイスにデータの書込みが終了した後にポーリング動作により、上記デバイスにデータが書き込まれたことを確認するポーリング制御手段と、
C.上記デバイスの各アドレスごとにデータの書込み後に実行される上記ポーリング動作の実行回数が複数回にわたることを検出して待ち時間を増加処理する待ち時間増加処理手段と、
D.この待ち時間増加処理手段で増加処理された待ち時間に従って、上記ポーリング動作の開始タイミングを上記待ち時間の増加に伴って漸次遅延させる待ち時間挿入手段と、
によって構成したことを特徴とするデバイス書込装置。A. Write control means for writing data to each address of the device;
B. Polling control means for confirming that data has been written to the device by a polling operation after data writing to the device is completed;
C. Wait time increase processing means for detecting that the number of executions of the polling operation executed after writing data for each address of the device is more than one and increasing the wait time;
D. In accordance with the waiting time increased by the waiting time increasing processing means, waiting time insertion means for gradually delaying the start timing of the polling operation as the waiting time increases,
A device writing apparatus comprising:
B.デバイスにデータの書込みが終了した後にポーリング動作により、上記デバイスにデータが書き込まれたことを確認するポーリング制御手段と、
C.上記デバイスの各アドレスごとにデータの書込み後に実行される上記ポーリング動作の実行ごとにポーリング回数が1回で終了する場合は、上記待ち時間を一定時間ずつ減少させる待ち時間減少処理手段と、
D.上記ポーリング動作の開始タイミングを上記待ち時間減少処理に伴って漸次進み方向に制御する待ち時間挿入手段と、
によって構成したことを特徴とするデバイス書込装置。A. Write control means for writing data to each address of the device;
B. Polling control means for confirming that data has been written to the device by a polling operation after data writing to the device is completed;
C. When the number of polling is completed once for each execution of the polling operation performed after writing data for each address of the device, waiting time reduction processing means for reducing the waiting time by a fixed time;
D. Waiting time insertion means for controlling the start timing of the polling operation in the progressive direction in accordance with the waiting time reduction process;
A device writing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP203198A JP3862395B2 (en) | 1998-01-08 | 1998-01-08 | Device writing apparatus control method and device writing apparatus using the control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP203198A JP3862395B2 (en) | 1998-01-08 | 1998-01-08 | Device writing apparatus control method and device writing apparatus using the control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11203878A JPH11203878A (en) | 1999-07-30 |
JP3862395B2 true JP3862395B2 (en) | 2006-12-27 |
Family
ID=11517975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP203198A Expired - Fee Related JP3862395B2 (en) | 1998-01-08 | 1998-01-08 | Device writing apparatus control method and device writing apparatus using the control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862395B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101543431B1 (en) | 2008-11-20 | 2015-08-11 | 삼성전자주식회사 | Non-volatile memroy system and access method thereof |
-
1998
- 1998-01-08 JP JP203198A patent/JP3862395B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11203878A (en) | 1999-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100387317B1 (en) | Method and apparatus for controlling a memory device in page mode | |
JP6123017B2 (en) | Apparatus and method for variable latency memory operation | |
KR101106351B1 (en) | Semiconductor device and method for activating the same | |
US7571276B2 (en) | Read operation for semiconductor memory devices | |
KR20110010770A (en) | Fractional program commands for memory devices | |
US7093071B2 (en) | Queued copy command | |
JPH06290115A (en) | System for detecting and correcting memory error and its method | |
US20050166007A1 (en) | Information processing apparatus and method of accessing memory | |
JP2003233993A (en) | Method for rewriting nonvolatile memory device | |
US10416907B2 (en) | Storage system, storage control apparatus, and method of controlling a storage device | |
JP3875139B2 (en) | Nonvolatile semiconductor memory device, data write control method thereof, and program | |
US20030002377A1 (en) | Semiconductor memory device, information apparatus, and method for determining access period for semiconductor memory device | |
JP5073977B2 (en) | Verification control method and method for semiconductor memory device | |
JP3862395B2 (en) | Device writing apparatus control method and device writing apparatus using the control method | |
US7274585B2 (en) | Methods of operating integrated circuit memory devices | |
US20030181994A1 (en) | Microprocessor performing efficient external bus access | |
KR101109600B1 (en) | Method for transmitting data using direct memory access control and apparatus therefor | |
CN109426443B (en) | Memory control apparatus and method | |
EP0359232A2 (en) | Computer system and method for setting recovery time | |
JP3582692B2 (en) | Flash memory writing method | |
JP2954666B2 (en) | Memory check method | |
JPH07122084A (en) | Electronic device | |
JP2001147863A (en) | Flash memory rewrite device | |
JP2004086416A (en) | Digital signal processor control device | |
JP2004086415A (en) | Digital signal processor control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |