JP3862395B2

JP3862395B2 - Device writing apparatus control method and device writing apparatus using the control method

Info

Publication number: JP3862395B2
Application number: JP203198A
Authority: JP
Inventors: 洋江口
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-01-08
Filing date: 1998-01-08
Publication date: 2006-12-27
Anticipated expiration: 2018-01-08
Also published as: JPH11203878A

Description

【０００１】
【発明の属する技術分野】
この発明は例えば半導体集積回路素子によって構成されるＲＯＭのようなデバイスにデータを書き込むデバイス書込装置に関する。
【０００２】
【従来の技術】
従来より半導体集積回路素子或いはその他のヒューズ等を記憶素子とするＲＯＭにデータを書き込む際にポーリングと呼ばれる動作により書込みが完了したことを確認し、次のアドレスに書込みを行うことを繰り返して全てのアドレスにデータを書き込んでいる。
【０００３】
ポーリング動作とはデバイスにデータを書込み、その後読出動作を実行し、読出動作終了時点で比較動作を開始するが、比較結果を真として判定するにはこの比較動作の開始に当たってデバイスが出力する状態信号が書込みが完了していることを表す状態に反転していることが条件とされている。
図６を用いてポーリング動作について説明する。図６Ａはデバイス（データを書き込むＲＯＭ）に与える書込アドレスを示す。アドレスｎをアクセスした状態で書込装置は、図６Ｂに示すようにデータの書込みを実行する。書込みを実行するとデバイスは状態信号ＦＳ（図６Ｃ）をＬ論理に立下げ、書込中を表す状態を出力する。書込みの実行後に状態信号ＦＳは一定時間Ｔ_DEVが経過すると、Ｈ論理に立上がり、書込完了を表示する。
【０００４】
一方、書込装置は書込動作終了後、一定時間を経て書込をしたアドレスからデータを読み込む。この読み込んだデータと書き込んだデータとを比較する。この比較の開始時点Ｔ₀（図６Ｂ参照）において状態信号ＳＦが書込完了を表すＨ論理でなければその比較動作の結果は虚と判定し、比較動作終了後、再度読み込みを実行する。２回目の読込動作後に比較動作を開始する。この比較動作の開始時点Ｔ₁で状態信号ＳＦがＨ論理であれば、その比較結果は真であり，比較動作終了後にアドレスを＋１し、次のアドレスに書込みを行う。
【０００５】
図７にデバイス書込装置の動作を制御する制御装置のポーリング動作を実行するプログラムの概要を示す。ステップＳＰ１でデータの書込みを実行する。ステップＳＰ２でデバイスからデータを読み込む。データを読み込んだ直後にステップＳＰ３で状態信号ＳＦの状態が書込中を表すＬ論理であるか、書込終了を表すＨ論理であるかを判定する。状態信号ＳＦがＨ論理であった場合は、ステップＳＰ４でフラッグＦをＦ＝１に設定する。状態信号ＳＦがＬ論理であった場合は、ステップＳＰ５でフラッグＦをＦ＝０に設定する。フラッグＦの設定が終了した時点でステップＳＰ６で比較動作を実行する。この比較動作はデバイスから読み込んだデータとデバイスに書き込んだデータとを比較し、一致しているか否かを判定する。
【０００６】
なお、比較動作において不一致が検出された場合、本来はそのアドレスのデータは不良であると判定して不良記憶メモリ等に、そのアドレスを記憶する等の不良解析処理を実行するが、この発明はその不良解析処理に関しては特に関係しないから、ここでは単にポーリング動作に関してのみ説明をすることにする。
比較動作の結果が出力された状態でステップＳＰ７でフラッグＦの状態がＦ＝１と判定された場合は比較結果を真と判定し、Ｆ＝０であった場合は比較結果を虚と判定する。比較結果が虚である場合はステップＳＰ２に戻り、２回目のポーリング動作に入る。これに対し比較結果が真である場合は、そのアドレスに対して書込みが完了したと判定し、ステップＳＰ８でアドレスを＋１してステップＳＰ１に戻り、次のアドレスにデータの書込みを実行する。この動作を繰り返して全てのアドレスにデータを書き込んでいる。
【０００７】
以上によりデータ書込装置で実行されるポーリング動作が理解されよう。以下ではポーリング動作の回数をポーリング回数１，ポーリング回数２と称することにする。
【０００８】
【発明が解決しようとする課題】
ここでデバイスが出力する状態信号ＳＦが書込完了を表すＨ論理に反転するまでの時間、つまり書込中を表す時間Ｔ_DEVはデバイス固有の時間値を持ち、常に一定ではない。仮に書込中を表す時間Ｔ_DEVがデバイスごとに一定値であるならば、比較動作の開始時点Ｔ₀を図６に示す例ではわずかに遅らせることによりポーリング回数１で真の比較結果を得ることができる。しかしながら、上述したように、書込中を表す時間Ｔ_DEVはデバイスごとにバラツキを持つため比較動作の開始点を各デバイスごとに最適値に設定することはむずかしい。
【０００９】
このような理由から従来はポーリング動作を複数回実行しながらデバイスにデータを書き込むから、全てのアドレスにデータを書き込むには時間が掛かる欠点がある。つまり、ポーリング回数１以降のポーリングに要する時間は無駄な損失時間Ｔ_LOSSとなる。この損失時間Ｔ_LOSSの存在により特にＲＯＭの容量も増加の傾向にあることから、書込みに要する時間も長くなる不都合がある。因みに図６に損失時間Ｔ_LOSSが仮に１μs の場合、８Ｍバイトのデバイスに書込みを行うと約８秒程度の無駄な時間を費やすことになる。図６に示した例では２回目のポーリング動作時に真の比較結果が得られた場合を説明したが、２回目以後のポーリング動作時に真の比較結果が得られる場合もある。このような場合には、更に損失時間Ｔ_LOSSが長くなり、書込みに要する時間も長くなる欠点がある。
【００１０】
この発明の目的はデバイスごとに書込中を表す時間Ｔ_DEVが変化しても、常に比較動作の開始点を最適値に自動調整し、各デバイスごとに最短時間で書込みを完了することができるデバイス書込装置の制御方法及びこの制御方法を用いたデバイス書込装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
この発明ではデバイスへの書込み開始と共に、比較結果が虚となるポーリング回数を計数し、そのポーリング回数に対応させて比較動作の開始点を、アドレスが更新されるごとに順次遅延させ、最終的に１回目のポーリング動作によって真の比較結果が得られるように制御するデバイス書込装置の制御方法とその制御方法を適用したデバイス書込装置を提案するものである。
【００１２】
この発明によるデバイス書込装置の制御方法及びこの制御方法を適用したデバイス書込装置によれば、書込を行うべきデバイスが出力する状態信号の書込中を表す時間Ｔ_DEVの長短に対応して比較動作開始点を自動調整し、最終的に１回目のポーリング動作により真の比較結果を得る状態で動作するように自動制御されるので、デバイス書込開始時点から状態信号ＳＦが立上がるまでの時間Ｔ_DEVがデバイスごとに変化しても、どのデバイスに対しても最適な比較動作の開始点に設定される。よって、どのデバイスでも最短時間で書込を実行することができる利点が得られる。
【００１３】
【発明の実施の形態】
図１を用いてこの発明によるデバイス書込装置の制御方法について説明する。
図１に示すアドレスｎのタイミングの期間はデバイスへの書込開始初期の状態（書込アドレスがｎアドレスまで進んだ状態）を示す。図１に示す例では書込アドレスがｎまで達するまでの間に、この発明るよるデバイス書込装置の制御方法により待ち時間ＷＴがわずかに挿入されている様子を示す。
【００１４】
つまり、この発明では各書込アドレスごとにポーリング回数１で書込みが完了しない場合は、ポーリング回数２に進むが、ポーリング回数が２以上に達すると待ち時間ＷＴを一定時間ずつ増加させる制御方法を採る。従って、書込アドレスが更新されるごとに待ち時間ＷＴが漸次増加し、読み込みと比較動作の開始のタイミングが状態信号ＳＦに対して相対的に遅延され、最終的には１回のポーリング動作によって書込みが完了する状態に収束する。図１に示す例では、書込アドレスがｍに達した状態で待ち時間ＷＴの累積加算値が最適値に達したことにより１回目のポーリング動作によって書込完了と判定することができる状態に達した様子を示す。
【００１５】
従って、アドレスｎをアクセスしていた時点で書込完了までに要する時間がＴ_ADR1であったものがアドレスｍをアクセスする状態では、この時間Ｔ_ADR1より短い時間Ｔ_ADR2で書込みが完了することになる。
図２にこの発明によるデバイス書込装置の一実施例を示す。図中１０はこの発明によるデバイス書込装置、２０はデータの書込みを行う書込デバイスを示す。
書込デバイス２０にはデバイス書込装置１０から導出されたアドレスバスラインＡＤＲＢＵＳと、データバスラインＤＡＴＢＵＳとが接続され、アドレスバスラインＡＤＲＢＵＳを通じて書込アドレスが与えられ、更にデータバスラインＤＡＴＢＵＳを通じて書き込むべきデータが与えられ、書込指令信号Ｗに従って書込動作が実行される。更にデバイス書込装置１０は書込デバイス２０に読出指令信号Ｒを与え、書き込んだアドレスからデータを読み出す。この読み出されたデータはデータバスラインＤＡＴＢＵＳを通じて今度は書込デバイス２０からデバイス書込装置に送り出されるデバイス書込装置１０に読み込まれる。
【００１６】
デバイス書込装置１０は、例えばＣＰＵ等と呼ばれる演算処理装置によって構成されるコントローラ１１と、このコントローラ１１を所定の順序に従って動作させるプログラムを格納したプログラム格納手段１２と、書込デバイス２０に書き込むべきデータを格納した書込データ格納手段１３とを具備して構成される。
書込データ格納手段１３は一般にＲＡＭのようなメモリによって構成され、コントローラ１１から与えられるアドレス信号によって各アドレスに格納しているデータをコントローラ１１に転送し、コントローラ１１に転送したデータをデータバスラインＤＡＴＢＵＳから書込デバイス２０に送り込み、各アドレスごとにデータの書込みを実行する。
【００１７】
なお、図２に示す点線の部分は同時に複数のメモリにデータを書き込む場合の構成を示す。
プログラム格納手段１２は従来より書込制御手段１２Ａとポーリング制御手段１２Ｂとを有し、書込動作とポーリング動作を実行できる構成とされる。
この発明ではプログラム格納手段１２に待ち時間増加処理手段１２Ｃと、待ち時間挿入手段１２Ｄを設けた構成を特徴とするものである。
【００１８】
書込デバイスの最初のアドレスにデータを書き込む場合は、待ち時間ＷＴをＷＴ＝０に初期設定する。従って最初のアドレスにデータを書き込む際には、待ち時間ＷＴ＝０の状態でポーリング動作を実行する。状態信号ＳＦがポーリング回数１の範囲内でＨ論理に反転しない場合には、ポーリング回数２以後に書込みが完了することになる。
【００１９】
ポーリング回数２を実行すると、待ち時間増加処理手段１２Ｃは待ち時間ＷＴを一定時間、例えばΔＴずつ加算する処理を実行する。この増加処理によって待ち時間ＷＴはＷＴ＝０の状態からアドレスが更新される毎にΔＴずつ増加し、この待ち時間ＷＴの増加に伴ってポーリング動作の実行タイミングが遅れ方向に移され、最終的にポーリング回数１の期間内で書込完了とすることができる。
【００２０】
図３及び図４にこの発明によるデータ書込装置を動作させるための制御プログラムの概要を示す。図３はポーリング回数１を実行するルーチンを示す。書込デバイス２０に対して書込みを開始する際に、ステップＳＰ１では待ち時間ＷＴをＷＴ＝０に初期設定する。初期設定の後ステップＳＰ２でデータの書込みを実行する。データの書込後、待ち時間ＷＴを待つ、先頭アドレスではＷＴ＝０であるから、待ち時間なしでデータの読み出しをステップＳＰ４で行う。データを読み出した後に、ステップＳＰ５で状態信号ＳＦの状態がＨ論理であるか否かを判定し、Ｈ論理でなければフラッグＦをステップＳＰ６でＦ＝０に設定し、Ｈ論理に立上がっている場合はフラッグＦをＦ＝１にステップＳＰ７で設定する。
【００２１】
フラッグＦの設定が終了した時点でステップＳＰ８で比較動作を実行する。比較結果が判明した時点でステップＳＰ９でフラッグＦが１か０かを判定し、フラッグＦがＦ＝１であった場合は、アドレスを＋１してステップＳＰ２に戻り、次のアドレスの書込みを実行する。フラッグＦがＦ＝０であった場合は、図４に示すポーリング回数２以後の実行ルーチンに進む。
【００２２】
ポーリング回数２以後の実行ルーチンはステップＳＰ１０で２回目のデータの読出を実行し、読出が終了した時点で状態信号ＳＦの状態を読み込み、状態信号ＳＦがＬ論理であればステップＳＰ１２でフラッグＦをＦ＝０に設定し、状態信号ＳＦがＨ論理であればステップＳＰ１３でフラッグＦをＦ＝１に設定する。
フラッグＦの設定後、ステップＳＰ１５でフラッグＦが１か０かを判定し、フラッグＦが１であればポーリング回数２で書込みが完了したと判定し、ステップＳＰ１６で待ち時間ＷＴにΔＴを加算し、待ち時間ＷＴの増加処理を施し、ステップＳＰ１７でアドレスを＋１し、ステップＳＰ２に戻り、次のアドレスの書込みを実行する。
【００２３】
ステップＳＰ１５でフラッグＦがＦ＝０であった場合はステップＳＰ１０に戻り、３回目のポーリングを実行する。従って、書込完了が検出されるまでの間、ステップＳＰ１０からステップＳＰ１５までのルーチンを繰り返してポーリング動作を繰り返し、書込完了を確認する。
一方、アドレスを＋１してステップＳＰ２に戻った場合には、待ち時間ＷＴは待ち時間増加処理によってΔＴだけ増加しているから、次回以後はステップＳＰ３で待ち時間ＷＴが与えられる。このようにして各書込アドレスにおいて、ポーリング回数２以降を実行するごとに、待ち時間ＷＴがΔＴずつ増加し、データの読み込みのタイミング及び比較動作の開始のタイミングが遅れ方向にずらされ、最終的にはポーリング回数１で書込完了を検出できる状態に収束する。
【００２４】
なお、上述では待ち時間ＷＴを増加する方向だけに制御した場合を説明したが、図５に示すように初期設定をＷＴ＝Ｋに設定し、初期状態で一定の待ち時間Ｋを与えて、ポーリング回数１で書込完了が検出された場合はステップＳＰ１８で待ち時間減少処理を施し、待ち時間を漸次減少させて最適待ち時間に設定するように構成することもできる。また、この待ち時間減少処理と待ち時間増加処理とを併用することもできる。このように増加処理と減少処理の双方を実行させる制御方法を採った場合には、どのようなタイミングで状態信号ＳＦがＨ論理に反転しても自動的に最適な待ち時間に収束させることができる。
【００２５】
【発明の効果】
以上説明したように、この発明によればポーリング動作により書込が完了したことを確認しながら、各アドレスにデータを書き込むデータ書込装置において、
必ず１回目のポーリング動作で書込完了を確認できるように自動制御を行うよう構成したから、デバイスの状態信号ＳＦの応答がどのようなタイミングにずれても最短時間で書込完了を確認することができる。よって記憶容量が大きいメモリに書込を行っても短時間に書込を完了することができ、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図１】この発明によるデバイス書込装置の制御方法を説明するためのタイミングチャート。
【図２】この発明による制御方法を適用したデバイス書込装置の一実施例を説明するためのブロック図。
【図３】図２に示したこの発明によるデバイス書込装置を動作させるためのプログラムの概要を説明するためのフローチャート。
【図４】図３と同様のフローチャート。
【図５】図３に示したフローチャートの変形例を説明するためのフローチャート。
【図６】従来のデバイス書込装置の制御方法を説明するためのタイミングチャート。
【図７】従来のデバイス書込装置を動作させるためのプログラムの概要を説明するためのフローチャート。
【符号の説明】
１０デバイス書込装置
１１コントローラ
１２プログラム格納手段
１２Ａ書込制御手段
１２Ｂポーリング制御手段
１２Ｃ待ち時間増加処理手段
１２Ｄ待ち時間挿入手段
１３書込データ格納手段
２０書込デバイス
ＳＦ状態信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device writing apparatus for writing data to a device such as a ROM constituted by, for example, semiconductor integrated circuit elements.
[0002]
[Prior art]
Conventionally, when writing data to a ROM having a semiconductor integrated circuit element or other fuse as a storage element, it is confirmed that the writing has been completed by an operation called polling, and writing to the next address is repeated until all data are written. Data is being written to the address.
[0003]
The polling operation writes data to the device, then executes the read operation, and starts the comparison operation at the end of the read operation. To determine that the comparison result is true, a status signal output by the device at the start of this comparison operation Is reversed to a state indicating that writing has been completed.
The polling operation will be described with reference to FIG. FIG. 6A shows a write address given to the device (ROM for writing data). In a state where the address n is accessed, the writing device executes data writing as shown in FIG. 6B. When writing is performed, the device causes the status signal FS (FIG. 6C) to fall to L logic and outputs a status indicating that writing is in progress. After execution of writing, the state signal FS _rises to logic H when a predetermined time T _DEV has elapsed, and indicates completion of writing.
[0004]
On the other hand, after the writing operation is completed, the writing device reads data from the written address after a predetermined time. The read data is compared with the written data. If the status signal SF is not H logic indicating completion of writing at the comparison start time T ₀ (see FIG. 6B), it is determined that the result of the comparison operation is imaginary, and reading is executed again after the comparison operation is completed. The comparison operation is started after the second reading operation. If the start point state signal SF is a logical H by T ₁ in this comparison operation, the comparison result is true, then increments the address after comparison operation is completed, to write to the next address.
[0005]
FIG. 7 shows an outline of a program that executes the polling operation of the control device that controls the operation of the device writing device. At step SP1, data writing is executed. In step SP2, data is read from the device. Immediately after the data is read, in step SP3, it is determined whether the state of the state signal SF is L logic indicating writing or H logic indicating the end of writing. If the status signal SF is H logic, the flag F is set to F = 1 in step SP4. If the status signal SF is L logic, the flag F is set to F = 0 in step SP5. When the setting of the flag F is completed, the comparison operation is executed in step SP6. In this comparison operation, the data read from the device and the data written to the device are compared to determine whether or not they match.
[0006]
When a mismatch is detected in the comparison operation, it is determined that the data at the address is originally defective and a failure analysis process such as storing the address in a failure storage memory or the like is executed. Since the failure analysis processing is not particularly related, only the polling operation will be described here.
When the result of the comparison operation is output and the flag F is determined to be F = 1 in step SP7, the comparison result is determined to be true, and when F = 0, the comparison result is determined to be imaginary. . If the comparison result is imaginary, the process returns to step SP2 and enters the second polling operation. On the other hand, if the comparison result is true, it is determined that writing has been completed for the address, the address is incremented by 1 in step SP8, the process returns to step SP1, and data is written to the next address. This operation is repeated to write data to all addresses.
[0007]
From the above, the polling operation executed by the data writing device will be understood. Hereinafter, the number of polling operations will be referred to as polling count 1 and polling count 2.
[0008]
[Problems to be solved by the invention]
Here, the time until the state signal SF output from the device is inverted to the H logic indicating the completion of writing, that is, the time T _DEV indicating that writing is in progress, has a time value unique to the device and is not always constant. If the time T _DEV indicating that writing is in progress is a constant value for each device, a true comparison result can be obtained at a polling count of 1 by slightly delaying the start time T ₀ of the comparison operation in the example shown in FIG. Can do. However, as described above, the time T _DEV indicating that writing is in progress varies from device to device, and it is difficult to set the starting point of the comparison operation to an optimum value for each device.
[0009]
For this reason, conventionally, data is written to the device while performing the polling operation a plurality of times, so there is a drawback that it takes time to write data to all addresses. That is, the time required for polling after the number of polls 1 is a useless loss time T _LOSS . Due to the presence of this loss time T _LOSS, the ROM capacity tends to increase in particular, so there is a disadvantage that the time required for writing becomes long. Incidentally, if the loss time T _LOSS is 1 μs in FIG. 6, it takes about 8 seconds to write to an 8 Mbyte device. In the example shown in FIG. 6, the case where a true comparison result is obtained at the second polling operation has been described. However, the true comparison result may be obtained at the second and subsequent polling operations. In such a case, there is a disadvantage that the loss time T _LOSS becomes longer and the time required for writing becomes longer.
[0010]
The object of the present invention is to always automatically adjust the starting point of the comparison operation to the optimum value even when the time T _DEV indicating the writing is changed for each device, and to complete the writing in the shortest time for each device. A device writing apparatus control method and a device writing apparatus using the control method are provided.
[0011]
[Means for Solving the Problems]
In this invention, as the writing to the device starts, the number of polling times when the comparison result becomes imaginary is counted, and the starting point of the comparison operation is sequentially delayed every time the address is updated in correspondence with the polling number, and finally The present invention proposes a control method for a device writing apparatus that controls so that a true comparison result can be obtained by the first polling operation, and a device writing apparatus to which the control method is applied.
[0012]
According to the control method of the device writing apparatus and the device writing apparatus to which the control method is applied according to the present invention, it corresponds to the length of the time T _DEV indicating that the status signal output by the device to be written is being written. The comparison operation start point is automatically adjusted, and the control is automatically performed so as to finally operate in a state where a true comparison result is obtained by the first polling operation, so that the state signal SF rises from the device write start time. Even if the time T _DEV changes for each device, the optimum comparison operation start point is set for any device. Therefore, there is an advantage that writing can be executed in any device in the shortest time.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A method for controlling the device writing apparatus according to the present invention will be described with reference to FIG.
The timing period of the address n shown in FIG. 1 shows the initial state of writing to the device (the state where the write address has advanced to the n address). The example shown in FIG. 1 shows a state in which a waiting time WT is slightly inserted by the method for controlling a device writing apparatus according to the present invention until the write address reaches n.
[0014]
That is, in the present invention, when writing is not completed at the polling number 1 for each write address, the process proceeds to the polling number 2, but when the polling number reaches 2 or more, a control method is adopted in which the waiting time WT is increased by a certain time. . Therefore, each time the write address is updated, the waiting time WT gradually increases, and the timing of the start of reading and comparison operation is delayed relative to the status signal SF, and finally by one polling operation It converges to the state where writing is completed. In the example shown in FIG. 1, when the write address has reached m, the accumulated addition value of the waiting time WT has reached the optimum value, so that the write completion can be determined by the first polling operation. Shows how it was done.
[0015]
Therefore, in the state where the time required for completion of writing at the time of accessing the address n is T _ADR1 but accessing the address m, the writing is completed in a time T _ADR2 shorter than the time T _ADR1. Become.
FIG. 2 shows an embodiment of a device writing apparatus according to the present invention. In the figure, 10 is a device writing apparatus according to the present invention, and 20 is a writing device for writing data.
The address bus line ADRBUS derived from the device writing apparatus 10 and the data bus line DATBUS are connected to the writing device 20, and a write address is given through the address bus line ADRBUS, and further, data should be written through the data bus line DATBUS. Data is applied, and a write operation is executed in accordance with write command signal W. Further, the device writing apparatus 10 gives a read command signal R to the writing device 20 and reads data from the written address. The read data is read into the device writing apparatus 10 which is now sent from the writing device 20 to the device writing apparatus through the data bus line DATBUS.
[0016]
The device writing apparatus 10 should write to the controller 11 constituted by an arithmetic processing unit called CPU, for example, a program storage means 12 storing a program for operating the controller 11 in a predetermined order, and the writing device 20 And write data storage means 13 for storing data.
The write data storage means 13 is generally constituted by a memory such as a RAM, transfers data stored at each address to the controller 11 by an address signal given from the controller 11, and transfers the data transferred to the controller 11 to a data bus line. Data is sent from the DATBUS to the writing device 20, and data is written for each address.
[0017]
2 indicates a configuration in the case where data is simultaneously written in a plurality of memories.
Conventionally, the program storage unit 12 includes a write control unit 12A and a polling control unit 12B, and is configured to execute a write operation and a polling operation.
The present invention is characterized in that the program storage means 12 is provided with a waiting time increase processing means 12C and a waiting time insertion means 12D.
[0018]
When writing data to the first address of the writing device, the wait time WT is initialized to WT = 0. Therefore, when writing data to the first address, the polling operation is executed with the waiting time WT = 0. If the status signal SF is not inverted to H logic within the range of the polling count 1, the writing is completed after the polling count 2 or later.
[0019]
When the number of times of polling 2 is executed, the waiting time increase processing means 12C executes a process of adding the waiting time WT by a certain time, for example, ΔT. By this increase processing, the waiting time WT is increased by ΔT every time the address is updated from the state of WT = 0, and with the increase of the waiting time WT, the execution timing of the polling operation is shifted in the delay direction. Writing can be completed within the period of the polling count of 1.
[0020]
3 and 4 show an outline of a control program for operating the data writing apparatus according to the present invention. FIG. 3 shows a routine for executing the number of polls 1. When writing to the writing device 20 is started, the waiting time WT is initialized to WT = 0 in step SP1. After the initial setting, data is written in step SP2. After writing the data, wait for the waiting time WT. Since WT = 0 at the head address, the data is read without waiting time in step SP4. After reading the data, it is determined whether or not the state of the state signal SF is H logic in step SP5. If it is not H logic, the flag F is set to F = 0 in step SP6 and rises to H logic. If so, the flag F is set to F = 1 in step SP7.
[0021]
When the setting of the flag F is completed, the comparison operation is executed in step SP8. When the comparison result is found, it is determined in step SP9 whether the flag F is 1 or 0. If the flag F is F = 1, the address is incremented by 1 and the process returns to step SP2, and the next address is written. To do. When the flag F is F = 0, the process proceeds to an execution routine after the polling number 2 shown in FIG.
[0022]
The execution routine after the polling count 2 executes the second data reading at step SP10, reads the state of the state signal SF when the reading is completed, and if the state signal SF is L logic, sets the flag F at step SP12. If F = 0 is set and the status signal SF is H logic, the flag F is set to F = 1 in step SP13.
After setting the flag F, it is determined in step SP15 whether the flag F is 1 or 0. If the flag F is 1, it is determined that writing has been completed at the number of polling times 2, and ΔT is added to the waiting time WT in step SP16. Then, the waiting time WT is increased, the address is incremented by 1 in step SP17, the process returns to step SP2, and the next address is written.
[0023]
If the flag F is F = 0 in step SP15, the process returns to step SP10 to execute the third polling. Accordingly, until the completion of writing is detected, the routine from step SP10 to step SP15 is repeated to repeat the polling operation to confirm the completion of writing.
On the other hand, when the address is incremented by 1 and the process returns to step SP2, the waiting time WT is increased by ΔT by the waiting time increasing process, so that the waiting time WT is given in step SP3 after the next time. In this way, at each write address, the waiting time WT increases by ΔT each time the polling number 2 or more is executed, and the timing of reading data and the timing of starting the comparison operation are shifted in the delay direction. Will converge to a state in which the completion of writing can be detected with a polling count of 1.
[0024]
In the above description, the control is performed only in the direction in which the waiting time WT is increased. However, as shown in FIG. 5, the initial setting is set to WT = K, and a predetermined waiting time K is given in the initial state to perform polling. When the completion of writing is detected at the number of times 1, it is possible to perform a waiting time reduction process at step SP18, and gradually reduce the waiting time to set the optimum waiting time. Further, the waiting time reduction process and the waiting time increase process can be used in combination. In this way, when the control method for executing both the increase process and the decrease process is adopted, even when the state signal SF is inverted to the H logic at any timing, it can be automatically converged to the optimum waiting time. it can.
[0025]
【The invention's effect】
As described above, according to the present invention, in the data writing device for writing data to each address while confirming that writing has been completed by the polling operation,
Since automatic control is performed so that the completion of writing can be confirmed by the first polling operation, the completion of writing can be confirmed in the shortest time regardless of the timing of the response of the status signal SF of the device. Can do. Therefore, even if writing is performed in a memory having a large storage capacity, the writing can be completed in a short time, and the effect is great for practical use.
[Brief description of the drawings]
FIG. 1 is a timing chart for explaining a control method of a device writing apparatus according to the present invention.
FIG. 2 is a block diagram for explaining an embodiment of a device writing apparatus to which a control method according to the present invention is applied.
FIG. 3 is a flowchart for explaining the outline of a program for operating the device writing apparatus according to the present invention shown in FIG. 2;
4 is a flowchart similar to FIG.
FIG. 5 is a flowchart for explaining a modification of the flowchart shown in FIG. 3;
FIG. 6 is a timing chart for explaining a control method of a conventional device writing apparatus.
FIG. 7 is a flowchart for explaining an outline of a program for operating a conventional device writing apparatus;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Device writing apparatus 11 Controller 12 Program storage means 12A Write control means 12B Polling control means 12C Wait time increase processing means 12D Wait time insertion means 13 Write data storage means 20 Write device SF Status signal

Claims

デバイスの各アドレスに対してデータの書込みを実行し、データの書込みを実行後にそのデータを読み出し、読み出したデータと書き込んだデータとを比較し、その比較結果が一致したことと、比較動作の開始時点において上記デバイスが出力する状態信号が書込みの完了を表す状態を出力していることとを確認して書込完了と判定するポーリング動作によって書込みの完了を判定し、各アドレスにデータを書き込む方式で動作するデバイス書込装置において、
デバイスの各アドレスにおいて上記ポーリング動作を複数回にわたって実行したことを検出して待ち時間増加手段により待ち時間を増加させ、待ち時間の増加により上記ポーリング動作の開始タイミングを上記状態信号のタイミングに対して遅延させ、この遅延動作によって上記ポーリング動作の回数を１回に収束させるように制御することを特徴とするデバイス書込装置の制御方法。Write data to each address of the device, read the data after executing the data write, compare the read data with the written data, the comparison result matches, and start of comparison operation A method for writing data to each address by determining completion of writing by a polling operation that confirms that the state signal output by the device at the time point outputs a state indicating completion of writing and determining that writing is complete In the device writing apparatus operating in
It is detected that the polling operation has been executed a plurality of times at each address of the device, the waiting time is increased by the waiting time increasing means, and the start timing of the polling operation is increased with respect to the timing of the status signal by the increase in waiting time. A control method for a device writing apparatus, characterized by delaying and controlling the number of polling operations to converge to one by the delay operation.

デバイスの各アドレスに対してデータの書込みを実行し、データの書込みを実行後にそのデータを読み出し、読み出したデータと書き込んだデータとを比較し、その比較結果が一致したことと、比較動作の開始時点において上記デバイスが出力する状態信号が書込みの完了を表す状態を出力していることとを確認して書込完了と判定するポーリング動作によって書込みの完了を判定し、各アドレスにデータを書き込む方式で動作するデバイス書込装置において、
デバイスに書込みを開始する初期状態においてデバイス書込装置の待ち時間挿入手段に待ち時間の初期値を設定し、各アドレスに書込みを実行後に行われるポーリング動作が１回で書込みを完了するごとに上記待ち時間の初期値を一定時間ずつ減少させ、この待ち時間の減少処理によって上記ポーリング動作の開始タイミングを上記状態信号のタイミングに対して進み方向に移相させ、最少時間でポーリング動作を終了させる状態に制御することを特徴とするデバイス書込装置の制御方法。Write data to each address of the device, read the data after executing the data write, compare the read data with the written data, the comparison result matches, and start of comparison operation A method for writing data to each address by determining completion of writing by a polling operation that confirms that the state signal output by the device at the time point outputs a state indicating completion of writing and determining that writing is complete In the device writing apparatus operating in
The initial value of the waiting time is set in the waiting time inserting means of the device writing device in the initial state of starting writing to the device, and the above-mentioned every time the polling operation performed after writing to each address is completed once. A state in which the initial value of the waiting time is decreased by a certain time, and the polling operation start timing is shifted in the advance direction with respect to the timing of the state signal by the waiting time reduction process, and the polling operation is completed in the minimum time. A method for controlling a device writing apparatus, comprising:

請求項１記載の待ち時間増加処理と、請求項２記載の待ち時間減少処理の双方を実行してポーリング動作時間を最少時間に調整可能としたことを特徴とするデバイス書込装置の制御方法。A control method for a device writing apparatus, wherein both the waiting time increasing process according to claim 1 and the waiting time decreasing process according to claim 2 are executed so that the polling operation time can be adjusted to a minimum time.

Ａ．デバイスの各アドレスに対してデータの書込みを実行する書込制御手段と、
Ｂ．デバイスにデータの書込みが終了した後にポーリング動作により、上記デバイスにデータが書き込まれたことを確認するポーリング制御手段と、
Ｃ．上記デバイスの各アドレスごとにデータの書込み後に実行される上記ポーリング動作の実行回数が複数回にわたることを検出して待ち時間を増加処理する待ち時間増加処理手段と、
Ｄ．この待ち時間増加処理手段で増加処理された待ち時間に従って、上記ポーリング動作の開始タイミングを上記待ち時間の増加に伴って漸次遅延させる待ち時間挿入手段と、
によって構成したことを特徴とするデバイス書込装置。A. Write control means for writing data to each address of the device;
B. Polling control means for confirming that data has been written to the device by a polling operation after data writing to the device is completed;
C. Wait time increase processing means for detecting that the number of executions of the polling operation executed after writing data for each address of the device is more than one and increasing the wait time;
D. In accordance with the waiting time increased by the waiting time increasing processing means, waiting time insertion means for gradually delaying the start timing of the polling operation as the waiting time increases,
A device writing apparatus comprising:

Ａ．デバイスの各アドレスに対してデータの書込みを実行する書込制御手段と、
Ｂ．デバイスにデータの書込みが終了した後にポーリング動作により、上記デバイスにデータが書き込まれたことを確認するポーリング制御手段と、
Ｃ．上記デバイスの各アドレスごとにデータの書込み後に実行される上記ポーリング動作の実行ごとにポーリング回数が１回で終了する場合は、上記待ち時間を一定時間ずつ減少させる待ち時間減少処理手段と、
Ｄ．上記ポーリング動作の開始タイミングを上記待ち時間減少処理に伴って漸次進み方向に制御する待ち時間挿入手段と、
によって構成したことを特徴とするデバイス書込装置。A. Write control means for writing data to each address of the device;
B. Polling control means for confirming that data has been written to the device by a polling operation after data writing to the device is completed;
C. When the number of polling is completed once for each execution of the polling operation performed after writing data for each address of the device, waiting time reduction processing means for reducing the waiting time by a fixed time;
D. Waiting time insertion means for controlling the start timing of the polling operation in the progressive direction in accordance with the waiting time reduction process;
A device writing apparatus comprising:

請求項４に記載の待ち時間増加処理手段と、請求項５記載の待ち時間減少処理手段とを具備して構成したことを特徴とするデバイス書込装置。A device writing apparatus comprising the waiting time increasing processing means according to claim 4 and the waiting time decreasing processing means according to claim 5.