JP3861650B2 - インターフェース回路 - Google Patents
インターフェース回路 Download PDFInfo
- Publication number
- JP3861650B2 JP3861650B2 JP2001313727A JP2001313727A JP3861650B2 JP 3861650 B2 JP3861650 B2 JP 3861650B2 JP 2001313727 A JP2001313727 A JP 2001313727A JP 2001313727 A JP2001313727 A JP 2001313727A JP 3861650 B2 JP3861650 B2 JP 3861650B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- signal
- read
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インターフェース回路に係り、特にアクセス対象に対して適正なデータアクセスを実行するためのインターフェース回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
シンクロナス・ダイナミック・ランダム・アクセス・メモリー(以降ＳＤＲＡＭと呼ぶ)に対してデータアクセスを実行する場合、ＳＤＲＡＭはアドレス及びコマンド等のＳＤＲＡＭ制御信号をインターフェース回路から受け取り、データの書き込み動作や読み出し動作を行っている。
【０００３】
前記アドレス、コマンド及びデータ信号は全てＳＤＲＡＭに入力されるクロック信号のクロックエッジ(立ち上がりエッジ)に同期して転送される。データ書き込み時に、アドレス及びコマンド信号と書き込みデータ信号をメモリーインターフェース回路からＳＤＲＡＭに確実に転送するためには、ＳＤＲＡＭ動作クロックの立ち上がりエッジに対してセットアップ時間と呼ばれる一定時間以上前に全ての信号が確定している必要がある。また、ＳＤＲＡＭ動作クロックの立ち上がりエッジに対してホールド時間と呼ばれる一定時間以上後まで全ての信号が状態を保持しておく必要がある。上述のセットアップ時間やホールド時間を満足しない場合、本来書き込むべきデータとは違ったデータがＳＤＲＡＭに書き込まれる恐れがある。
【０００４】
一方、データ読み出し時には、データ信号はＳＤＲＡＭ動作クロックの立ち上がりエッジからデータアクセス時間と呼ばれる一定時間後に、ＳＤＲＡＭから出力されてメモリーインターフェース回路に転送される。メモリーインターフェース内部では、このデータ信号をＤラッチ等の受信素子を使って取り込む。このＤラッチでのデータ取り込みの際についても、メモリーインターフェース内部動作クロックのエッジに対してセットアップ時間とホールド時間を満足しなければ、誤ったデータを取り込んでしまう恐れがある。
【０００５】
例えば、図１２に示すようなタイミングで、メモリーインターフェース内部動作クロック及びＳＤＲＡＭ動作クロックが動作し、アドレス／コマンド、書き込みデータ、及び読み込みデータの各信号にアクセスする場合で考えると、アドレス／コマンド信号及び書き込みデータ信号について、ＳＤＲＡＭ動作クロックの立ち上がりエッジＴ0に対する、セットアップ時間Ｓｗ及びホールド時間Ｈｗが確保される必要がある。また、読み込みデータについて、メモリーインターフェース内部動作クロックの立ち上がりエッジＴ1に対する、セットアップ時間ＳR及びホールド時間ＨRが確保される必要がある。
【０００６】
ところが近年、半導体プロセス技術の向上に伴い、ＳＤＲＡＭの動作クロック周波数は上昇してきており、データアクセスを確実に実施するために必要なセットアップ時間、ホールド時間を確保することが困難になってきている。
【０００７】
特開平９−１８５４２７号公報に開示された技術では、データアクセスを確実に実施する目的で、図１３に示すように、メモリーインターフェース内部の動作クロックとＳＤＲＡＭ動作クロックとの位相関係を調整できるように構成している。この位相調整方式では、メモリーインターフェース内部動作クロックの位相と１８０°位相の異なるクロックを生成し、更にそのクロックを遅延時間の異なる複数の遅延回路を通すことで、メモリーインターフェース内部の動作クロックと位相の異なる複数のクロックを出力させ、そのうちのいづれか１つを選択したクロックをＳＤＲＡＭの動作クロックとして出力する事を特徴としている。
【０００８】
例えば図１４に示すタイミングチャートにおいて、読み込みデータのセットアップ時間が非常に短くなる場合でも、遅延回路による遅延時間を短く設定する事でＳＤＲＡＭ動作クロックの立ち上がり位置を前にシフトすることができ、その結果読み込みデータのセットアップ時間を大きく取る事ができ、ＳＤＲＡＭへのデータアクセスを確実に実施することが可能となる。
【０００９】
一方、システムによってはＳＤＲＡＭを増設したい場合があるが、ＳＤＲＡＭの増設には、デュアル・インライン・メモリー・モジュール(以降ＤＩＭＭと呼ぶ)を使用する場合が多い。ＤＩＭＭは複数個のＳＤＲＡＭデバイスを基板上に実装した構成となっており、マザーボード上に実装されているコネクタに接続する事で、容易にメモリーの増設が可能となっている。
【００１０】
メモリーインターフェース回路から出力されるクロック信号は、図１４に示すように、遅延回路による遅延時間に、出力バッファの遅延時間、配線の遅延時間が加えられてＳＤＲＡＭに到達する。この出力バッファの遅延時間+配線の遅延時間の値をまとめて、以下遅延時間と呼ぶ。
【００１１】
ＤＩＭＭにはメモリー容量やＤＩＭＭに実装されるデバイスの種類によりいくつかタイプがあるが、タイプの違いによりアドレス／コマンドのような制御端子やデータ端子等に接続されるデバイスの数が違っている。表1に、ＤＩＭＭの主な種類毎の各端子に接続されるデバイス数を示す。
【００１２】
【表１】
【００１３】
［表1］の ＤＩＭＭ Ｔｙｐｅの列について少し説明すると、６４ＭＢ（×８ｂ ｄｅｖ）と記載しているものは、ＤＩＭＭの容量が６４Ｍｂｙｔｅで、ＤＩＭＭに搭載されているＳＤＲＡＭは８ｂｉｔ構成のデバイスをを使用しているということを表している。
【００１４】
例えば、［表1］の網掛けがかかっていない行に当たる、１２８メガバイトのＤＩＭＭでは、ＤＩＭＭのコマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子にはそれぞれ８個のＳＤＲＡＭデバイスが接続され、データ（Ｄａｔａ）には1個のＳＤＲＡＭデバイスが接続されている。
【００１５】
このＤＩＭＭと比較して、６４ＭＢ（×１６ｂ Ｄｅｖ）のＤＩＭＭでは、ＤＩＭＭのコマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子にはそれぞれ４個のデバイスが接続され、データ（Ｄａｔａ）には１個のデバイスが接続されており、前記の１２８メガバイトのＤＩＭＭと比較して、コマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子の負荷は半分になっていることが分かる。
【００１６】
一方、メモリーインターフェース回路から出力されるＳＤＲＡＭの制御信号やデータ信号の遅延時間は、デバイスの接続数に大きく依存することが知られている。
【００１７】
遅延時間は伝送線路シミュレーションにより遅延計算が可能である。図１５に、１２８ＭｂｙｔｅのＤＩＭＭを２枚実装した状態でのデバイスの接続数と遅延時間との関係を示す。
【００１８】
図１５によれば、例えば、データ（Ｄａｔａ）では、デバイスの接続数が２個、平均的な遅延時間＝２ｎｓｅｃ、動作環境条件(周囲温度や電圧)の変化により±１ｎｓｅｃ遅延時間のばらつく可能性があることが分かる。
【００１９】
また、アドレスでは、デバイスの接続数が１６個、平均的な遅延時間＝６．３ｎｓｅｃ程度となっており、動作環境条件(周囲温度や電圧)の変化により±２．５ｎｓｅｃ程度ばらつく可能性があることが分かる。
【００２０】
図１６に、ＤＩＭＭを２枚実装した状態で、遅延時間が最大になる場合を例にしたタイミングチャートを示す。図１５に示す遅延時間から、データの遅延時間を３ｎｓｅｃ、アドレス及びコマンドの遅延時間を９ｎｓｅｃ、クロックの遅延時間を５ｎｓｅｃとそれぞれ仮定している。また、アクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００２１】
上記条件下では、図１６から明らかなように、ＳＤＲＡＭに入力するアドレス及びコマンドのＳＤＲＡＭ動作クロックに対するセットアップ時間は１ｎｓｅｃであり、１００ＭＨｚのＳＤＲＡＭの場合に必要なセットアップ時間は１．５ｎｓｅｃ以上必要であるため、スペックに適合しない結果になることがわかる。したがってこの状態では、ＳＤＲＡＭに対するアドレス情報やコマンドが正常に転送できない恐れがあり、ＳＤＲＡＭへのアクセスが確実に実施されない恐れが出てくる。
【００２２】
そこで、書き込みデータのホールド時間は３ｎｓｅｃあるため、クロックを１ｎｓｅｃ遅らせる事により、アドレスのセットアップ時間を２ｎｓｅｃに、書き込みデータのホールド時間を２ｎｓｅｃにすることが可能となる。これによりＳＤＲＡＭに対しアドレス及びコマンド及び書き込みデータのセットアップ時間、ホールド時間が確保できるようになりＳＤＲＡＭへの書き込みアクセスが確実に行なわれる。
【００２３】
次に、読み込み動作に着目すると、クロックをアドレスのセットアップ時間確保のために遅らせる前の、読み込みデータのセットアップ時間は１ｎｓｅｃになっている。しかし、クロックを１ｎｓｅｃ遅らせたことにより、相対的にＳＤＲＡＭからの読み込みデータの出力が１ｎｓｅｃ遅れる事となり、読み込みデータのセットアップ時間は０ｎｓｅｃになってしまい、このような状況下では、読み込みデータを正確に取り込む事ができなくなるという問題がある。
【００２４】
本発明は上記問題点を解決するために成されたものであり、アクセス対象に対して適正なデータアクセスを実行するためのインターフェース回路を提供することを目的とする。
【００２５】
上記問題点を解消するために、本発明のインターフェース回路は、アクセス対象の制御信号であるアドレス及びコマンド信号、チップセレクト信号を用いてアクセス対象に対してデータアクセスを実行するためのインターフェース回路であって、動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象に供給する供給手段と、前記チップセレクト信号が有効な期間の少なくとも１クロック周期前から、前記チップセレクト信号が有効な期間を含む少なくとも２クロック周期期間、アドレス及びコマンド信号が有効になるように前記基準クロックに同期化して前記アクセス対象にアドレス及びコマンド信号を出力する第１の出力手段と、前記チップセレクト信号を前記基準クロックに同期化して前記アクセス対象に出力する第２の出力手段と、書き込みデータを前記基準クロックに同期化して前記アクセス対象に出力する第３の出力手段と、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスと、前記複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込む読み込み手段と、を含んで構成されている。
【００２６】
アクセス対象に対して確実にデータを転送するためには、アクセス対象の動作クロックのエッジに対してセットアップ時間及びホールド時間を満足する必要がある。また、アクセス対象からのデータを取り込む際に、確実にデータを取りこむためには、インターフェース内部動作の基準となる基準クロックのエッジに対してセットアップ時間及びホールド時間を満足する必要がある。しかしながら、各種の遅延時間を考慮すると、所定のアクセス対象の動作クロック及び基準クロックのエッジでデータを取り込んだのではセットアップ時間及びホールド時間のいづれか１方を満足できない場合が生じる。
【００２７】
そこで、本発明のインターフェース回路では、供給手段により動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象の動作クロックとしてアクセス対象に供給する。また、アクセス対象に対して、チップセレクト信号が有効な期間の少なくとも１クロック周期前から、チップセレクト信号が有効な期間を含む少なくとも２クロック周期期間、アドレス及びコマンド信号が有効になるように、第１の出力手段でアドレス及びコマンド信号を、基準クロックに同期化して出力する。また、アクセス対象へ、第２の出力手段でチップセレクト信号を、第３の出力手段で書き込みデータを、それぞれ基準クロックに同期化して出力する。よって本発明では、位相の異なる複数のクロックの中から、アクセス対象に対してデータを転送する際にセットアップ時間及びホールド時間の双方を満たす位相のクロックを選択することができるので、確実にアクセス対象に対して制御信号及びデータを転送することができる。
【００２８】
また、複数のパスは、データアクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む。複数のパスでデータは各々異なる位相クロックのタイミングで取り込まれるので、いずれかのパスで取り込まれたデータは基準クロックに対してセットアップ時間及びホールド時間の双方を満たすことができる。読取り手段で、複数のパスの中からセットアップ時間及びホールド時間の双方を満たすパスを選択し、選択したパスにより取り込まれたデータを読み込む。本発明によれば、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込むので、セットアップ時間及びホールド時間の双方を満たすパスを選択することが可能となり、確実にデータを取り込むことができる。
【００２９】
なお、本発明は請求項２に記載のように、前記複数のパスとして、アクセス対象が出力するデータを直接前記基準クロックで取り込むパス、及び、前記基準クロックと位相の異なるクロックでデータを取り込みその後前記基準クロックで該データを取り込むパスを含むことができる。
【００３０】
また、本発明は請求項３に記載のように、アクセス対象からのデータの変化点を検出すると共に、検出したデータの変化点情報を保持するデータ変化点保持手段を備えることもでき、これにより基準クロックに対する取り込みデータの遅延状態が検出できる。
【００３１】
さらに、本発明は請求項４に記載のように、検出されたデータの変化点情報に基づいて、アクセス対象からのデータの取り込みに用いるパス及びエッジを選択することができ、請求項５に記載のように、データの変化点情報の変化に応じて、選択するパス及びエッジを変更することもできる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明に係るインターフェース回路および信号調整方法について説明する。
【００３３】
図１に、本発明で提案しているメモリーインターフェース回路を用いたシステム構成例を示す。このシステムでは、中央演算装置（以下「ＣＰＵ」という）１０はメモリー制御回路１２を介してＤＩＭＭ１４との間でデータ転送を行っている。メモリー制御回路１２は、制御部１６及びインターフェース回路１８を含んで構成されている。
【００３４】
インターフェース回路１８には、制御部１６から出力される位相選択信号、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、データパス選択信号、及び検出有効期間信号がそれぞれ入力され、インターフェース回路１８は、位相検出信号、及び読み込みデータ信号を制御部１６に出力している。位相選択信号は、インターフェース回路１８内部で生成された異なる位相を有するクロックの中から適切な位相のクロックを選択するための信号である。また、データパス選択信号は、読取りデータが異なるタイミングで読取りデータを取り込むための複数のパスに分散して入力された際に、複数のパスの中から適切に読取りデータにアクセス可能なパスを選択するための信号である。また、検出有効期間信号は、制御部１６で生成される後述の読み込みデータ位相検出回路において信号を検出する有効期間を定める信号である。
【００３５】
制御部１６は、位相選択信号、データパス選択信号を生成するために必要な情報を設定するための設定手段を有し、さらに、インターフェース回路1８から出力された位相検出信号の状態を、ＣＰＵ１０が読み出し可能となるような読み出し手段を有している。
【００３６】
図２に本発明に係るインターフェース回路1８の構成例を示す。インターフェース回路１８は、1つまたは複数実装される可能性のあるＤＩＭＭ１４とデータ転送を行う回路である。このインターフェース回路1８は、インターフェース回路内部の動作の基準となるクロック（基準クロック）を生成するＰＬＬ回路２０、位相選択回路２２、ＤＩＭＭ１４へ出力する制御信号を基準クロックに同期化するためのＤラッチ２４Ａ、２４Ｂ、２４Ｃ、ＤＩＭＭ１４からの読み込みデータのデータパスを選択するためのデータパス選択回路２６、読み込みデータの変化点の位相を検出するための位相検出回路２８、インターフェース回路１８からの出力信号をドライブするためのバッファ３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、及び、ＤＩＭＭ１４からの出力信号を受信するための入力バッファ３２Ａ、３２Ｂを含んで構成されている。
【００３７】
ＰＬＬ回路２０は位相選択回路２２と接続されており、位相選択回路２２は出力バッファ３０Ａ及び位相検出回路２８と接続されている。ＰＬＬ回路２０は、アドレス／コマンド信号の入力信号線と接続されたＤラッチ２４Ａ、チップセレクト信号の入力線と接続されたＤラッチ２４Ｂ、書き込みデータ信号の信号線と接続されたＤラッチ２４Ｃ、及びデータパス選択回路２６と各々接続されている。Ｄラッチ２４Ａ、２４Ｂ、及びＢ２４Ｃは、出力バッファ３０Ｂ、３０Ｃ、及び３０Ｄと各々接続されている。ＤＩＭＭ１４からのフィードバッククロックが入力される入力バッファ３２Ａは、データパス選択回路２６と接続されており、ＤＩＭＭ１４からの読み込みデータが入力される入力バッファ３２Ｂは、データパス選択回路２６及び位相検出回路２８と接続されている。
【００３８】
位相選択回路２２、データパス選択回路２６、及び位相検出回路２８は制御部１６と接続されており、位相選択回路２２には位相選択信号が、データパス選択回路２６にはデータパス選択信号が、位相検出回路には位相選択信号が各々制御部１６から入力され、データパス選択回路２６からは読み込みデータ信号が、位相検出回路２８からは位相検出信号が制御部１６へ出力される。
【００３９】
ＰＬＬ回路２０は外部からクロック信号を入力し、インターフェース回路１８の動作の基準となるクロックの位相調整を実施し、調整後のクロックを基準クロックＳＩＧ１０として出力し、更に基準クロックと９０°位相の異なるクロック信号ＳＩＧ１１も同時に出力している。
【００４０】
位相選択回路２２の内部回路の構成を図３に示す。ＰＬＬ回路２０が出力する基準クロックと同相となる０°のクロック、及び基準クロックと９０°位相の異なるクロックが、各々インバータ回路４４及びインバータ回路４６に入力されており、０°のクロックからインバータ回路４４を通して１８０°のクロックが生成され、９０°のクロックからインバータ回路４６を通して２７０°のクロックが生成される。選択回路４８には、上記基準クロックと０°、９０°、１８０°、２７０°位相の異なる４本のクロック信号が入力され、制御部１６からの位相選択信号の状態によって、４本の入力クロックの内の何れか一つを選択して出力する。なお、基準クロックと０°、９０°、１８０°、２７０°位相の異なる４本のクロック信号は、位相検出回路２８にも出力されている。
【００４１】
データパス選択回路２６の内部構成を図４に示す。ＤＩＭＭ１４が出力するデータとしてのＤＡＴＡ＿ＩＮ信号は入力バッファ３２Ｂに入力される。ＤＡＴＡ＿ＩＮ信号は３つのパスに分岐され、第１のパスはＤＡＴＡ＿ＩＮ信号が信号線を経て直接Ｄラッチ４０Ａへ入力され（ＲＥＡＤ Ｄａｔａ０）、Ｄラッチ４０Ａで基準クロックに同期されてＳＩＧ１としてデータパス選択部４２に出力される。第２のパスは、ＤＡＴＡ＿ＩＮ信号がフィードバッククロック信号の入力されるＤラッチ３４に入力され、フィードバッククロック信号と同期がとられてＤラッチ４０Ｂへ入力され（ＲＥＡＤ＿Ｄａｔａ１）、Ｄラッチ４０Ｂで基準クロックに同期されてＳＩＧ２としてデータパス選択部４２に出力される。第３のパスは、ＲＥＡＤ＿Ｄａｔａ１信号が、フィードバッククロック信号がインバータ回路３６で反転されて入力されるＤラッチ３８に入力され、フィードバッククロック信号の反転信号（ＣＬＫ１）と同期がとられてＤラッチ４０Ｃへ入力され（ＲＥＡＤ＿Ｄａｔａ２）、Ｄラッチ４０Ｃで基準クロックに同期されてＳＩＧ３としてデータパス選択部４２に出力される。データパス選択部４２では、制御部１６からのデータパス選択信号に基づいて、ＳＩＧ１〜ＳＩＧ３のいずれか１つを選択して、選択した信号を読み込みデータとして制御部１６へ出力する。
【００４２】
図５に位相検出回路２８の内部構成を示す。位相検出回路２８は、データ保持部５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、Ｄラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄを備えている。データ保持部５０Ａ、５０Ｂ、５０Ｃ、及び５０Ｄには、前述のＲＥＡＤ＿Ｄａｔａ０信号、及び制御部１６からの検出有効期間信号が各々入力される。データ保持部５０Ａから出力される信号は、位相選択回路２２で生成された基準クロックと９０°位相の異なるクロック信号に同期されて位相検出信号１として制御部１６に出力される。データ保持部５０Ｂから出力される信号は、位相選択回路２２で生成された基準クロックと１８０°位相の異なるクロック信号に同期されて位相検出信号２として制御部１６に出力される。データ保持部５０Ｃから出力される信号は、位相選択回路２２で生成された基準クロックと２７０°位相の異なるクロック信号に同期されて位相検出信号３として制御部１６に出力される。データ保持部５０Ｄから出力される信号は、位相選択回路２２で生成された基準クロックと同相のクロック信号に同期されて位相検出信号４として制御部１６に出力される。
【００４３】
各Ｄラッチ５２では、検出有効期間信号が有効な状態の時に、基準クロックに同期した０°クロック、及び基準クロックとは位相が９０°、１８０°、２７０°異なるクロックでＲＥＡＤ＿Ｄａｔａ０を取り込んで位相検出信号１〜４をセットし、検出有効期間信号が無効な状態の時には位相検出信号１〜４を、データ保持部５０Ａ〜５０Ｄへフィードバックして、状態を保持するように構成されている。
【００４４】
なお、本実施の形態では、９０°単位で４タイプの位相クロックに同期した位相検出信号を４本出力したが、検出精度を上げる目的で、位相検出回路２８に入力するクロックを、例えば基準クロックと４５°、９０°、１３５°、１８０°、２２５°、２７０°、３１５°位相の異なる８タイプのクロックを生成し、このクロックを使用して位相検出信号を８本出力することもでき、さらに多くのクロックを生成し、生成されたクロックを使用して位相検出信号を出力することもできる。
【００４５】
次に、本実施の形態の作用について説明する。
【００４６】
ＤＩＭＭ１４の制御信号であるアドレス／コマンド（チップセレクト信号を除く）がＤラッチ２４Ａに入力されると、Ｄラッチ２４Ａではこれらの信号を基準クロックに同期化して出力バッファ３０Ｂを介してＤＩＭＭ１４に出力する。
【００４７】
ここで、図６に示すように、インターフェース回路１８では、アドレス／コマンド(チップセレクト信号を除く)信号を、チップセレクトが有効な期間の少なくとも1クロック周期前のクロック信号から有効(アクティブ)にして、チップセレクト信号がアクティブな期間を含む少なくとも２クロック周期期間を有効(アクティブ)な状態にする。そこで、Ｄラッチ２４Ａは、チップセレクト信号がアクティブになる期間を含む２クロック周期期間分、アドレス／コマンド(チップセレクト信号を除く)信号がアクティブ状態になるように、基準クロックに同期化して出力する。
【００４８】
Ｄラッチ２４Ｂは、ＤＩＭＭ１４の制御信号であるチップセレクト信号を基準クロックに同期化して出力する。インターフェース回路１８は、チップセレクト信号を1クロック周期期間のみ有効(アクティブ)な状態にする。このため、Ｄラッチ２４Ｂは、1クロック周期期間のみチップセレクト信号がアクティブ状態になるように基準クロックに同期化して出力する。
【００４９】
Ｄラッチ２４Ｃは、ＤＩＭＭ１４への書き込みデータ信号を基準クロックに同期化して出力する。
【００５０】
アドレス／コマンド信号、チップセレクト信号、及び書き込みデータ信号の各々が前述のように各Ｄラッチ２４から出力された場合、ＤＩＭＭ１４を２枚実装した状態で、遅延時間が最大になる場合の、基準クロック（インターフェース内部動作クロック）、位相選択回路２２から出力される位相選択回路出力クロック、ＳＤＲＡＭ動作クロック、フィードバッククロック、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、及び読み込みデータ信号の関係は、図７のタイミングチャートに示すようになる。
【００５１】
なお、ここでは、インターフェース内部動作クロックの周波数を１００ＭＨｚ（周期１０ｎｓｅｃ）、書き込みデータ信号の遅延時間を３ｎｓｅｃ、アドレス／コマンド信号の遅延時間を９ｎｓｅｃ、出力バッファ３０Ａと配線の遅延時間による位相選択回路出力クロックからのＳＤＲＡＭ動作クロックの遅延時間を５ｎｓｅｃ、とそれぞれ仮定している。また、このケースでは、位相選択回路２２でＳＤＲＡＭ動作クロックの基準となる位相選択回路出力クロックとして基準クロックに対して９０°位相の異なるクロックを選択し、データパス選択回路２６でＲＥＡＤ＿Ｄａｔａ０を選択する。
【００５２】
さらに、チップセレクト信号の遅延時間を６ｎｓｅｃ、読み込みデータへのアクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、読取り時の配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００５３】
位相選択回路出力クロックは、インターフェース内部動作クロックから９０°遅延しており、ＳＤＲＡＭ動作クロックは、位相選択回路出力クロックから出力バッファの遅延時間と配線の遅延時間（５ｎｓｅｃ）分加算した時間だけ遅延している。また、フィードバッククロックは、ＳＤＲＡＭ動作クロックから入力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。
【００５４】
書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号は、インターフェース内部動作クロックのＳ１周期を含んだ２周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の９ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。
【００５５】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は２．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して１ｎｓｅｃのマージンを取ることができる。
【００５６】
また、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した時間の後にＲＥＡＤ＿Ｄａｔａ０が確定する。また、ＲＥＡＤ＿Ｄａｔａ１は、その後のフィードバッククロックに同期した立ち上がり位置で確定し、ＲＥＡＤ＿Ｄａｔａ２は、そのタイミングから１８０°遅延して確定する。
【００５７】
上記より、読み込みデータ信号としてのＲＥＡＤ＿Ｄａｔａ０のセットアップ時間、すなわちＲＥＡＤ＿Ｄａｔａ０の確定からインターフェース内部動作クロックの周期Ｓ３の立ち上がりまでの時間は３．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して２ｎｓｅｃのマージンを取ることができる。
【００５８】
次に、ＤＩＭＭ１４を２枚実装した状態で、遅延時間が最小になる場合の、基準クロック（インターフェース内部動作クロック）、位相選択回路２２から出力される位相選択回路出力クロック、ＳＤＲＡＭ動作クロック、フィードバッククロック、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、及び読み込みデータ信号の関係を、図８のタイミングチャートに示す。
【００５９】
なお、ここでも、インターフェース内部動作クロックの周波数を１００ＭＨｚ（周期１０ｎｓｅｃ）とし、書き込みデータ信号の遅延時間を１ｎｓｅｃ、アドレス／コマンド信号の遅延時間を４ｎｓｅｃ、出力バッファ３０Ａと配線の遅延時間による位相選択回路出力クロックからのＳＤＲＡＭ動作クロックの遅延時間を３ｎｓｅｃ、とそれぞれ仮定している。また、このケースでは、位相選択回路２２でＳＤＲＡＭ動作クロックの基準となる位相選択回路出力クロックとして基準クロックに対して９０°位相の異なるクロックを選択し、データパス選択回路２６でＲＥＡＤ＿Ｄａｔａ０を選択する。
【００６０】
さらに、チップセレクト信号の遅延時間を２ｎｓｅｃ、読み込みデータへのアクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、読取り時の配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００６１】
位相選択回路出力クロックは、インターフェース内部動作クロックから９０°遅延しており、ＳＤＲＡＭ動作クロックは、位相選択回路出力クロックから出力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。また、フィードバッククロックは、ＳＤＲＡＭ動作クロックから入力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。
【００６２】
書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号は、インターフェース内部動作クロックのＳ１周期を含んだ２周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の４ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の２ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の１ｎｓｅｃ後に確定する。
【００６３】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は３．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して２ｎｓｅｃのマージンを取ることができる。
【００６４】
また、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した時間の後にＲＥＡＤ＿Ｄａｔａ０が確定する。また、ＲＥＡＤ＿Ｄａｔａ１は、その後のフィードバッククロックに同期した立ち上がり位置で確定し、ＲＥＡＤ＿Ｄａｔａ２は、そのタイミングから１８０°遅延して確定する。
【００６５】
上記より、読み込みデータ信号としてのＲＥＡＤ＿Ｄａｔａ０のセットアップ時間、すなわちＲＥＡＤ＿Ｄａｔａ０の確定からインターフェース内部動作クロックの周期Ｓ３の立ち上がりまでの時間は５．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して４ｎｓｅｃのマージンを取ることができる。
【００６６】
以上説明したように、ＳＤＲＡＭの動作周波数１００ＭＨｚの場合には、位相選択回路２２からのクロックとして９０°を選択し、データパスとしてＲＥＡＤ＿Ｄａｔａ０を選択することにより、環境条件が変動して、各遅延時間に変動が生じてもセットアップ時間、ホールド時間を満足することができ、インターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することができるようになる。
【００６７】
次に、ＳＤＲＡＭの動作周波数が高くなり１３３ＭＨｚ（周期７．５ｎｓｅｃ）となった場合のタイミングチャートを図９に示す。遅延時間は、前述した図７に示したものと同じ値を使用している。
【００６８】
この場合の、書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号の遅延時間は、インターフェース内部動作クロックの１周期よりも長くなっている。したがってアドレス／コマンド信号は、インターフェース内部動作クロックのＳ２周期を含んだ３周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の９ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の３ｎｓｅｃ後に確定する。
【００６９】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は１．９ｎｓｅｃとなる。したがって、１３３ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃを満足しているものの、マージンは０．４ｎｓｅｃであり厳しい値となっている。ここでのセットアップ時間を十分に確保するためには、位相選択回路２２でインターフェース内部動作クロックと１８０°位相の異なる位相選択回路出力クロックを選択すればよい。
【００７０】
一方、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した３ｎｓｅｃ後にＲＥＡＤ＿Ｄａｔａ０が確定する。したがって、読み込みデータＲＥＡＤ＿Ｄａｔａ０のはＳ３の立ち上がりエッジよりも遅れて確定することから、Ｓ３の立ち上がりエッジで直接読み込みデータＲＥＡＤ＿ＤＡＴＡ０を取り込む事はできない。そこでＳ４の立ち上がりエッジでＲＥＡＤ＿Ｄａｔａ０を取り込むことが考えられるが、Ｓ４の立ち上がりエッジでＲＥＡＤ＿Ｄａｔａ０を取り込むと、今度はホールド時間が短くなり、正確に読み込みデータを取り込めない恐れもある。
【００７１】
そこでこの場合、一旦ＲＥＡＤ＿Ｄａｔａ０をフィードバッククロック（ＦＢＣＬＫ＿ｉｎ）の立ち上がりエッジで取り込んだＲＥＡＤ＿Ｄａｔａ１、もしくはＲＥＡＤ＿Ｄａｔａ１をフィードバッククロックの立ち下がりエッジで取り込んだＲＥＡＤ＿Ｄａｔａ２を使ってインターフェース内部動作クロックの立ち上がりで取り込むことにより、セットアップ時間及びホールド時間を確保することができる。
【００７２】
以上説明したように、ＳＤＲＡＭの動作周波数１３３ＭＨｚの場合には、位相選択回路を９０°に選択し、データパスとしてＲＥＡＤ＿Ｄａｔａ１またはＲＥＡＤ＿Ｄａｔａ２を選択することにより、環境条件が変動して、各遅延時間に変動が生じてもセットアップ時間、ホールド時間を満足する事ができ、インターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することができるようになる。
【００７３】
なお、制御部１６では、ソフトウェアによるレジスタ設定により、インターフェース内部動作クロックのＳ３の立ち上がりエッジで読み込みデータをと入り込むのか、それともＳ４の立ち上がりエッジで読み込みデータをと入り込むのかを選択できるように構成されていて、上述のように、遅延時間が大きくなりクロック周期を超えるような場合においても、メモリーインターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することが可能となっている。
【００７４】
次に、位相検出回路２８の動作について説明する。
【００７５】
位相検出回路２８は、ＤＩＭＭ１４が出力するデータの変化点が基準クロックに対してどれだけ遅れているかを検出する目的で実装されている。
【００７６】
図１０に示すように、位相検出回路２８には、４種類の位相の異なるクロック信号が入力されており、それぞれ基準クロックに対して位相が０°、９０°、１８０°、２７０°となっている。例えば、基準クロックの周波数を１００ＭＨｚと仮定した場合、クロック周期は１０ｎｓｅｃとなり、９０°位相の異なるクロックは基準クロックに対して４分の１周期分である２．５ｎｓｅｃ遅れている。同様に１８０°位相の異なるクロックは５ｎｓｅｃ、２７０°位相の異なるクロックは７．５ｎｓｅｃ基準クロックに対して遅れている。
【００７７】
ＤＩＭＭ１４の出力データＲＥＡＤ＿Ｄａｔａ０が、ある環境条件下で実線で示すＲＥＡＤ＿Ｄａｔａ０−１のようにＰ点で変化した場合、位相検出信号１〜４に対応するＤラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、（図５参照）からの出力は１０００という値となっている。このとき、ＤＩＭＭ１４の出力データは基準クロックに対して９０°以上１８０°未満のポイントで変化している事が判別でき、結果として基準クロックの立ち上がりから２．５〜５ｎｓｅｃ遅れていることを検知することができる。
【００７８】
したがって、この環境条件下では、Ｓ３の立ち上がりエッジに対する読み込みデータＲＥＡＤ＿Ｄａｔａ０のセットアップ時間は５ｎｓｅｃ以上確保できるため、Ｓ３の立ち上がりエッジでデータを取り込む事が可能である。すなわち、読み込みデータパスをＲＥＡＤ＿Ｄａｔａ０に設定し、基準クロックで直接取り込む設定を選択することにより確実に読み込みデータを取り込むことが可能となる。
【００７９】
次に環境条件が変化して、ＲＥＡＤ＿Ｄａｔａ０が破線で示すＲＥＡＤ＿Ｄａｔａ０−２のように変化し、変化点であるＰ点がＰ’点へ移動した場合、位相検出信号１〜４に対応するＤラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、（図５参照）からの出力は１１１０という値となっている。このとき、ＤＩＭＭ１４の出力データは基準クロックに対して２７０°以上３６０°未満のポイントで変化している事が判別でき、結果として基準クロックの立ち上がりから７．５ｎｓｅｃ〜１０ｎｓｅｃ遅れていることを検出することができる。
【００８０】
したがって、この環境条件下では、Ｓ３の立ち上がりエッジに対する読み込みデータＲＥＡＤ＿Ｄａｔａ０−２のセットアップ時間は２．５〜０ｎｓｅｃとなってしまいセットアップ時間規定を満足できない可能性があり、Ｓ３の立ち上がりタイミングでＲＥＡＤ＿Ｄａｔａ０−２を取り込むと、制御部が誤ったデータとして取り込んでしまう恐れがある。
【００８１】
そこで、位相検出信号１〜４の状態が１１１０の条件下では、Ｓ３の立ち上がりエッジで取り込まず、次の周期であるＳ４の立ち上がりエッジを選択してデータを取り込む。
【００８２】
しかし、Ｓ４のクロックエッジを選択してデータ取り込みを行なった場合、ＲＥＡＤ＿Ｄａｔａ０−２の状態はＳ４の立ち上がりエッジまでは保持されないため、ＲＥＡＤ＿Ｄａｔａ０−２を確実に取りこむことはできない。そこで、読み込みデータパスとして、ＲＥＡＤ＿Ｄａｔａ１あるいは、ＲＥＡＤ＿Ｄａｔａ２を選択する。ＲＥＡＤ＿Ｄａｔａ１は、フィードバッククロックの立ち上がりエッジに同期しており、ＲＥＡＤ＿Ｄａｔａ２は、フィードバッククロックの立ち下がりエッジに同期している。したがって、ＲＥＡＤ＿Ｄａｔａ１またはＲＥＡＤ＿Ｄａｔａ２であれば、十分なセットアップ時間及びホールド時間を確保することができ、確実に読み込みデータを取りこむことができる。
【００８３】
以上より、位相検出信号の状態、すなわち検出された読み込みデータの位相によって基準クロックに対するデータの変化点を判別することができ、各々の状態によって、データ取り込みのクロックエッジ及びデータパスを表２に示すように選択する。
【００８４】
【表２】
【００８５】
なお、ＤＩＭＭ１４のデータバス上には、書き込みデータも転送されているが、位相検出回路２８は読み込みデータのみの位相を検出する必要があるため、読み込みデータが確実に変化する期間にのみ位相検出回路２８が動作するように、制御部１６から検知有効期間信号が位相検出回路２８に供給される。そして、位相検出回路２８は、この検知有効期間信号がアクティブになっている時のみ、読み込みデータの位相チェックを行い、インアクティブの期間は取り込んだデータを保持し続ける。
【００８６】
位相検出信号は、ソフトウェアで読み込みが可能なようにレジスタ構成にし、一定期間毎にメモリーのリードチェックを実施した直後、このレジスタを読み込むことによりデータの変化点をソフトウェアが検知可能なように構成することができる。
【００８７】
上記位相検出結果に基づいて、表２に示すようにクロックエッジ及びデータパスの選択を行なうことにより、環境条件の変化による読み込みデータの変化点の時間的移動が生じても、最適な条件で読み込みデータを確実に取り込むことができる。
【００８８】
また、本実施の形態では、ＤＩＭＭ１４からの読み込みデータを、フィードバッククロックを用いて、フィードバッククロックと同位相または逆位相で同期化した後に基準クロックで同期化することで読み込みデータを受信したが、図１１に示すように、位相選択信号から基準クロックと９０°、１８０°、２７０°位相の異なるクロックを生成し、各々のクロックで一旦ＲＥＡＤ＿Ｄａｔａ０を同期化した後に基準クロックで同期化することで、ＤＩＭＭ１４からの読み込みデータを受信することもできる。
【００８９】
すなわち、ＲＥＡＤ＿Ｄａｔａ０を確実に取り込めるタイミングのクロックであれば、フィードバッククロックや上記のクロック以外のクロックを用いて読み込みデータを同期化することにより、確実に読み込みデータを取り込むことが可能となる。
【００９０】
【発明の効果】
以上説明してきたとおり、本発明によれば、供給手段により動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象にアクセス対象の動作クロックとして供給するので、位相の異なる複数のクロックの中から、アクセス対象に対して制御信号及びデータを転送する際にセットアップ時間及びホールド時間の双方を満たす位相のクロックを選択することができ、確実にアクセス対象に対してデータを転送することができる。
【００９１】
また、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込むので、セットアップ時間及びホールド時間の双方を満たすパスを選択することが可能となり、確実にデータを取り込むことができる。
【図面の簡単な説明】
【図１】 本発明に係るインターフェース回路を使用したシステム構成の一例を示すブロック図である。
【図２】 本発明に係るメモリーインターフェース回路のブロック図である。
【図３】 位相選択回路の内部構成を示す概略図である。
【図４】 データパス選択回路の内部構成を示す概略図である。
【図５】 位相検出回路の内部構成を示す概略図である。
【図６】 アドレス・コマンド・チップセレクト・書き込みデータの出力タイミングを示すタイミング図である。
【図７】 本実施の形態における遅延時間を最大、基準クロック周波数１００ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図８】 本実施の形態における遅延時間を最小、基準クロック周波数１００ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図９】 本実施の形態における遅延時間を最大、基準クロック周波数１３３ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図１０】 位相選択回路の動作を示すタイミングチャート図である。
【図１１】 位相検出回路の他の構成を示す概略図である。
【図１２】 ＳＤＲＡＭおよびメモリーインターフェース回路のセットアップ時間・ホールド時間を説明するためのタイミング図である。
【図１３】 従来技術におけるメモリーインターフェース装置のブロック図である。
【図１４】 従来技術におけるメモリーインターフェース内部の動作クロック、ＳＤＲＡＭの動作クロック、及び読み込みデータの位相関係を示すタイミング図である。
【図１５】 デバイスの接続数の違いによる遅延時間を示した図である。
【図１６】 ＤＩＭＭ２枚を実装した場合のタイミング図であり、アドレス・コマンド信号のセットアップ時間と読み込みデータのセットアップ時間がスペックに合わない場合を表している。
【符号の説明】
１０ ＣＰＵ
１２ メモリー制御回路
１４ ＤＩＭＭ
１６ 制御部
１８ インターフェース回路
２０ ＰＬＬ回路
２２ 位相選択回路
２４Ａ〜２４Ｃ Ｄラッチ
２６ データパス選択回路
２８ 位相検出回路
３０Ａ〜３０Ｄ 出力バッファ
３２Ａ、３２Ｂ 入力バッファ
【発明の属する技術分野】
本発明は、インターフェース回路に係り、特にアクセス対象に対して適正なデータアクセスを実行するためのインターフェース回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
シンクロナス・ダイナミック・ランダム・アクセス・メモリー(以降ＳＤＲＡＭと呼ぶ)に対してデータアクセスを実行する場合、ＳＤＲＡＭはアドレス及びコマンド等のＳＤＲＡＭ制御信号をインターフェース回路から受け取り、データの書き込み動作や読み出し動作を行っている。
【０００３】
前記アドレス、コマンド及びデータ信号は全てＳＤＲＡＭに入力されるクロック信号のクロックエッジ(立ち上がりエッジ)に同期して転送される。データ書き込み時に、アドレス及びコマンド信号と書き込みデータ信号をメモリーインターフェース回路からＳＤＲＡＭに確実に転送するためには、ＳＤＲＡＭ動作クロックの立ち上がりエッジに対してセットアップ時間と呼ばれる一定時間以上前に全ての信号が確定している必要がある。また、ＳＤＲＡＭ動作クロックの立ち上がりエッジに対してホールド時間と呼ばれる一定時間以上後まで全ての信号が状態を保持しておく必要がある。上述のセットアップ時間やホールド時間を満足しない場合、本来書き込むべきデータとは違ったデータがＳＤＲＡＭに書き込まれる恐れがある。
【０００４】
一方、データ読み出し時には、データ信号はＳＤＲＡＭ動作クロックの立ち上がりエッジからデータアクセス時間と呼ばれる一定時間後に、ＳＤＲＡＭから出力されてメモリーインターフェース回路に転送される。メモリーインターフェース内部では、このデータ信号をＤラッチ等の受信素子を使って取り込む。このＤラッチでのデータ取り込みの際についても、メモリーインターフェース内部動作クロックのエッジに対してセットアップ時間とホールド時間を満足しなければ、誤ったデータを取り込んでしまう恐れがある。
【０００５】
例えば、図１２に示すようなタイミングで、メモリーインターフェース内部動作クロック及びＳＤＲＡＭ動作クロックが動作し、アドレス／コマンド、書き込みデータ、及び読み込みデータの各信号にアクセスする場合で考えると、アドレス／コマンド信号及び書き込みデータ信号について、ＳＤＲＡＭ動作クロックの立ち上がりエッジＴ0に対する、セットアップ時間Ｓｗ及びホールド時間Ｈｗが確保される必要がある。また、読み込みデータについて、メモリーインターフェース内部動作クロックの立ち上がりエッジＴ1に対する、セットアップ時間ＳR及びホールド時間ＨRが確保される必要がある。
【０００６】
ところが近年、半導体プロセス技術の向上に伴い、ＳＤＲＡＭの動作クロック周波数は上昇してきており、データアクセスを確実に実施するために必要なセットアップ時間、ホールド時間を確保することが困難になってきている。
【０００７】
特開平９−１８５４２７号公報に開示された技術では、データアクセスを確実に実施する目的で、図１３に示すように、メモリーインターフェース内部の動作クロックとＳＤＲＡＭ動作クロックとの位相関係を調整できるように構成している。この位相調整方式では、メモリーインターフェース内部動作クロックの位相と１８０°位相の異なるクロックを生成し、更にそのクロックを遅延時間の異なる複数の遅延回路を通すことで、メモリーインターフェース内部の動作クロックと位相の異なる複数のクロックを出力させ、そのうちのいづれか１つを選択したクロックをＳＤＲＡＭの動作クロックとして出力する事を特徴としている。
【０００８】
例えば図１４に示すタイミングチャートにおいて、読み込みデータのセットアップ時間が非常に短くなる場合でも、遅延回路による遅延時間を短く設定する事でＳＤＲＡＭ動作クロックの立ち上がり位置を前にシフトすることができ、その結果読み込みデータのセットアップ時間を大きく取る事ができ、ＳＤＲＡＭへのデータアクセスを確実に実施することが可能となる。
【０００９】
一方、システムによってはＳＤＲＡＭを増設したい場合があるが、ＳＤＲＡＭの増設には、デュアル・インライン・メモリー・モジュール(以降ＤＩＭＭと呼ぶ)を使用する場合が多い。ＤＩＭＭは複数個のＳＤＲＡＭデバイスを基板上に実装した構成となっており、マザーボード上に実装されているコネクタに接続する事で、容易にメモリーの増設が可能となっている。
【００１０】
メモリーインターフェース回路から出力されるクロック信号は、図１４に示すように、遅延回路による遅延時間に、出力バッファの遅延時間、配線の遅延時間が加えられてＳＤＲＡＭに到達する。この出力バッファの遅延時間+配線の遅延時間の値をまとめて、以下遅延時間と呼ぶ。
【００１１】
ＤＩＭＭにはメモリー容量やＤＩＭＭに実装されるデバイスの種類によりいくつかタイプがあるが、タイプの違いによりアドレス／コマンドのような制御端子やデータ端子等に接続されるデバイスの数が違っている。表1に、ＤＩＭＭの主な種類毎の各端子に接続されるデバイス数を示す。
【００１２】
【表１】
［表1］の ＤＩＭＭ Ｔｙｐｅの列について少し説明すると、６４ＭＢ（×８ｂ ｄｅｖ）と記載しているものは、ＤＩＭＭの容量が６４Ｍｂｙｔｅで、ＤＩＭＭに搭載されているＳＤＲＡＭは８ｂｉｔ構成のデバイスをを使用しているということを表している。
【００１４】
例えば、［表1］の網掛けがかかっていない行に当たる、１２８メガバイトのＤＩＭＭでは、ＤＩＭＭのコマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子にはそれぞれ８個のＳＤＲＡＭデバイスが接続され、データ（Ｄａｔａ）には1個のＳＤＲＡＭデバイスが接続されている。
【００１５】
このＤＩＭＭと比較して、６４ＭＢ（×１６ｂ Ｄｅｖ）のＤＩＭＭでは、ＤＩＭＭのコマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子にはそれぞれ４個のデバイスが接続され、データ（Ｄａｔａ）には１個のデバイスが接続されており、前記の１２８メガバイトのＤＩＭＭと比較して、コマンド（ＲＡＳ及びＣＡＳ及びＷＥ及びＣＳ）、クロック（Ｃｌｏｃｋ）、アドレス（ＢＡ及びＡｄｄｒｅｓｓ）端子の負荷は半分になっていることが分かる。
【００１６】
一方、メモリーインターフェース回路から出力されるＳＤＲＡＭの制御信号やデータ信号の遅延時間は、デバイスの接続数に大きく依存することが知られている。
【００１７】
遅延時間は伝送線路シミュレーションにより遅延計算が可能である。図１５に、１２８ＭｂｙｔｅのＤＩＭＭを２枚実装した状態でのデバイスの接続数と遅延時間との関係を示す。
【００１８】
図１５によれば、例えば、データ（Ｄａｔａ）では、デバイスの接続数が２個、平均的な遅延時間＝２ｎｓｅｃ、動作環境条件(周囲温度や電圧)の変化により±１ｎｓｅｃ遅延時間のばらつく可能性があることが分かる。
【００１９】
また、アドレスでは、デバイスの接続数が１６個、平均的な遅延時間＝６．３ｎｓｅｃ程度となっており、動作環境条件(周囲温度や電圧)の変化により±２．５ｎｓｅｃ程度ばらつく可能性があることが分かる。
【００２０】
図１６に、ＤＩＭＭを２枚実装した状態で、遅延時間が最大になる場合を例にしたタイミングチャートを示す。図１５に示す遅延時間から、データの遅延時間を３ｎｓｅｃ、アドレス及びコマンドの遅延時間を９ｎｓｅｃ、クロックの遅延時間を５ｎｓｅｃとそれぞれ仮定している。また、アクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００２１】
上記条件下では、図１６から明らかなように、ＳＤＲＡＭに入力するアドレス及びコマンドのＳＤＲＡＭ動作クロックに対するセットアップ時間は１ｎｓｅｃであり、１００ＭＨｚのＳＤＲＡＭの場合に必要なセットアップ時間は１．５ｎｓｅｃ以上必要であるため、スペックに適合しない結果になることがわかる。したがってこの状態では、ＳＤＲＡＭに対するアドレス情報やコマンドが正常に転送できない恐れがあり、ＳＤＲＡＭへのアクセスが確実に実施されない恐れが出てくる。
【００２２】
そこで、書き込みデータのホールド時間は３ｎｓｅｃあるため、クロックを１ｎｓｅｃ遅らせる事により、アドレスのセットアップ時間を２ｎｓｅｃに、書き込みデータのホールド時間を２ｎｓｅｃにすることが可能となる。これによりＳＤＲＡＭに対しアドレス及びコマンド及び書き込みデータのセットアップ時間、ホールド時間が確保できるようになりＳＤＲＡＭへの書き込みアクセスが確実に行なわれる。
【００２３】
次に、読み込み動作に着目すると、クロックをアドレスのセットアップ時間確保のために遅らせる前の、読み込みデータのセットアップ時間は１ｎｓｅｃになっている。しかし、クロックを１ｎｓｅｃ遅らせたことにより、相対的にＳＤＲＡＭからの読み込みデータの出力が１ｎｓｅｃ遅れる事となり、読み込みデータのセットアップ時間は０ｎｓｅｃになってしまい、このような状況下では、読み込みデータを正確に取り込む事ができなくなるという問題がある。
【００２４】
本発明は上記問題点を解決するために成されたものであり、アクセス対象に対して適正なデータアクセスを実行するためのインターフェース回路を提供することを目的とする。
【００２５】
上記問題点を解消するために、本発明のインターフェース回路は、アクセス対象の制御信号であるアドレス及びコマンド信号、チップセレクト信号を用いてアクセス対象に対してデータアクセスを実行するためのインターフェース回路であって、動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象に供給する供給手段と、前記チップセレクト信号が有効な期間の少なくとも１クロック周期前から、前記チップセレクト信号が有効な期間を含む少なくとも２クロック周期期間、アドレス及びコマンド信号が有効になるように前記基準クロックに同期化して前記アクセス対象にアドレス及びコマンド信号を出力する第１の出力手段と、前記チップセレクト信号を前記基準クロックに同期化して前記アクセス対象に出力する第２の出力手段と、書き込みデータを前記基準クロックに同期化して前記アクセス対象に出力する第３の出力手段と、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスと、前記複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込む読み込み手段と、を含んで構成されている。
【００２６】
アクセス対象に対して確実にデータを転送するためには、アクセス対象の動作クロックのエッジに対してセットアップ時間及びホールド時間を満足する必要がある。また、アクセス対象からのデータを取り込む際に、確実にデータを取りこむためには、インターフェース内部動作の基準となる基準クロックのエッジに対してセットアップ時間及びホールド時間を満足する必要がある。しかしながら、各種の遅延時間を考慮すると、所定のアクセス対象の動作クロック及び基準クロックのエッジでデータを取り込んだのではセットアップ時間及びホールド時間のいづれか１方を満足できない場合が生じる。
【００２７】
そこで、本発明のインターフェース回路では、供給手段により動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象の動作クロックとしてアクセス対象に供給する。また、アクセス対象に対して、チップセレクト信号が有効な期間の少なくとも１クロック周期前から、チップセレクト信号が有効な期間を含む少なくとも２クロック周期期間、アドレス及びコマンド信号が有効になるように、第１の出力手段でアドレス及びコマンド信号を、基準クロックに同期化して出力する。また、アクセス対象へ、第２の出力手段でチップセレクト信号を、第３の出力手段で書き込みデータを、それぞれ基準クロックに同期化して出力する。よって本発明では、位相の異なる複数のクロックの中から、アクセス対象に対してデータを転送する際にセットアップ時間及びホールド時間の双方を満たす位相のクロックを選択することができるので、確実にアクセス対象に対して制御信号及びデータを転送することができる。
【００２８】
また、複数のパスは、データアクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む。複数のパスでデータは各々異なる位相クロックのタイミングで取り込まれるので、いずれかのパスで取り込まれたデータは基準クロックに対してセットアップ時間及びホールド時間の双方を満たすことができる。読取り手段で、複数のパスの中からセットアップ時間及びホールド時間の双方を満たすパスを選択し、選択したパスにより取り込まれたデータを読み込む。本発明によれば、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込むので、セットアップ時間及びホールド時間の双方を満たすパスを選択することが可能となり、確実にデータを取り込むことができる。
【００２９】
なお、本発明は請求項２に記載のように、前記複数のパスとして、アクセス対象が出力するデータを直接前記基準クロックで取り込むパス、及び、前記基準クロックと位相の異なるクロックでデータを取り込みその後前記基準クロックで該データを取り込むパスを含むことができる。
【００３０】
また、本発明は請求項３に記載のように、アクセス対象からのデータの変化点を検出すると共に、検出したデータの変化点情報を保持するデータ変化点保持手段を備えることもでき、これにより基準クロックに対する取り込みデータの遅延状態が検出できる。
【００３１】
さらに、本発明は請求項４に記載のように、検出されたデータの変化点情報に基づいて、アクセス対象からのデータの取り込みに用いるパス及びエッジを選択することができ、請求項５に記載のように、データの変化点情報の変化に応じて、選択するパス及びエッジを変更することもできる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明に係るインターフェース回路および信号調整方法について説明する。
【００３３】
図１に、本発明で提案しているメモリーインターフェース回路を用いたシステム構成例を示す。このシステムでは、中央演算装置（以下「ＣＰＵ」という）１０はメモリー制御回路１２を介してＤＩＭＭ１４との間でデータ転送を行っている。メモリー制御回路１２は、制御部１６及びインターフェース回路１８を含んで構成されている。
【００３４】
インターフェース回路１８には、制御部１６から出力される位相選択信号、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、データパス選択信号、及び検出有効期間信号がそれぞれ入力され、インターフェース回路１８は、位相検出信号、及び読み込みデータ信号を制御部１６に出力している。位相選択信号は、インターフェース回路１８内部で生成された異なる位相を有するクロックの中から適切な位相のクロックを選択するための信号である。また、データパス選択信号は、読取りデータが異なるタイミングで読取りデータを取り込むための複数のパスに分散して入力された際に、複数のパスの中から適切に読取りデータにアクセス可能なパスを選択するための信号である。また、検出有効期間信号は、制御部１６で生成される後述の読み込みデータ位相検出回路において信号を検出する有効期間を定める信号である。
【００３５】
制御部１６は、位相選択信号、データパス選択信号を生成するために必要な情報を設定するための設定手段を有し、さらに、インターフェース回路1８から出力された位相検出信号の状態を、ＣＰＵ１０が読み出し可能となるような読み出し手段を有している。
【００３６】
図２に本発明に係るインターフェース回路1８の構成例を示す。インターフェース回路１８は、1つまたは複数実装される可能性のあるＤＩＭＭ１４とデータ転送を行う回路である。このインターフェース回路1８は、インターフェース回路内部の動作の基準となるクロック（基準クロック）を生成するＰＬＬ回路２０、位相選択回路２２、ＤＩＭＭ１４へ出力する制御信号を基準クロックに同期化するためのＤラッチ２４Ａ、２４Ｂ、２４Ｃ、ＤＩＭＭ１４からの読み込みデータのデータパスを選択するためのデータパス選択回路２６、読み込みデータの変化点の位相を検出するための位相検出回路２８、インターフェース回路１８からの出力信号をドライブするためのバッファ３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、及び、ＤＩＭＭ１４からの出力信号を受信するための入力バッファ３２Ａ、３２Ｂを含んで構成されている。
【００３７】
ＰＬＬ回路２０は位相選択回路２２と接続されており、位相選択回路２２は出力バッファ３０Ａ及び位相検出回路２８と接続されている。ＰＬＬ回路２０は、アドレス／コマンド信号の入力信号線と接続されたＤラッチ２４Ａ、チップセレクト信号の入力線と接続されたＤラッチ２４Ｂ、書き込みデータ信号の信号線と接続されたＤラッチ２４Ｃ、及びデータパス選択回路２６と各々接続されている。Ｄラッチ２４Ａ、２４Ｂ、及びＢ２４Ｃは、出力バッファ３０Ｂ、３０Ｃ、及び３０Ｄと各々接続されている。ＤＩＭＭ１４からのフィードバッククロックが入力される入力バッファ３２Ａは、データパス選択回路２６と接続されており、ＤＩＭＭ１４からの読み込みデータが入力される入力バッファ３２Ｂは、データパス選択回路２６及び位相検出回路２８と接続されている。
【００３８】
位相選択回路２２、データパス選択回路２６、及び位相検出回路２８は制御部１６と接続されており、位相選択回路２２には位相選択信号が、データパス選択回路２６にはデータパス選択信号が、位相検出回路には位相選択信号が各々制御部１６から入力され、データパス選択回路２６からは読み込みデータ信号が、位相検出回路２８からは位相検出信号が制御部１６へ出力される。
【００３９】
ＰＬＬ回路２０は外部からクロック信号を入力し、インターフェース回路１８の動作の基準となるクロックの位相調整を実施し、調整後のクロックを基準クロックＳＩＧ１０として出力し、更に基準クロックと９０°位相の異なるクロック信号ＳＩＧ１１も同時に出力している。
【００４０】
位相選択回路２２の内部回路の構成を図３に示す。ＰＬＬ回路２０が出力する基準クロックと同相となる０°のクロック、及び基準クロックと９０°位相の異なるクロックが、各々インバータ回路４４及びインバータ回路４６に入力されており、０°のクロックからインバータ回路４４を通して１８０°のクロックが生成され、９０°のクロックからインバータ回路４６を通して２７０°のクロックが生成される。選択回路４８には、上記基準クロックと０°、９０°、１８０°、２７０°位相の異なる４本のクロック信号が入力され、制御部１６からの位相選択信号の状態によって、４本の入力クロックの内の何れか一つを選択して出力する。なお、基準クロックと０°、９０°、１８０°、２７０°位相の異なる４本のクロック信号は、位相検出回路２８にも出力されている。
【００４１】
データパス選択回路２６の内部構成を図４に示す。ＤＩＭＭ１４が出力するデータとしてのＤＡＴＡ＿ＩＮ信号は入力バッファ３２Ｂに入力される。ＤＡＴＡ＿ＩＮ信号は３つのパスに分岐され、第１のパスはＤＡＴＡ＿ＩＮ信号が信号線を経て直接Ｄラッチ４０Ａへ入力され（ＲＥＡＤ Ｄａｔａ０）、Ｄラッチ４０Ａで基準クロックに同期されてＳＩＧ１としてデータパス選択部４２に出力される。第２のパスは、ＤＡＴＡ＿ＩＮ信号がフィードバッククロック信号の入力されるＤラッチ３４に入力され、フィードバッククロック信号と同期がとられてＤラッチ４０Ｂへ入力され（ＲＥＡＤ＿Ｄａｔａ１）、Ｄラッチ４０Ｂで基準クロックに同期されてＳＩＧ２としてデータパス選択部４２に出力される。第３のパスは、ＲＥＡＤ＿Ｄａｔａ１信号が、フィードバッククロック信号がインバータ回路３６で反転されて入力されるＤラッチ３８に入力され、フィードバッククロック信号の反転信号（ＣＬＫ１）と同期がとられてＤラッチ４０Ｃへ入力され（ＲＥＡＤ＿Ｄａｔａ２）、Ｄラッチ４０Ｃで基準クロックに同期されてＳＩＧ３としてデータパス選択部４２に出力される。データパス選択部４２では、制御部１６からのデータパス選択信号に基づいて、ＳＩＧ１〜ＳＩＧ３のいずれか１つを選択して、選択した信号を読み込みデータとして制御部１６へ出力する。
【００４２】
図５に位相検出回路２８の内部構成を示す。位相検出回路２８は、データ保持部５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、Ｄラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄを備えている。データ保持部５０Ａ、５０Ｂ、５０Ｃ、及び５０Ｄには、前述のＲＥＡＤ＿Ｄａｔａ０信号、及び制御部１６からの検出有効期間信号が各々入力される。データ保持部５０Ａから出力される信号は、位相選択回路２２で生成された基準クロックと９０°位相の異なるクロック信号に同期されて位相検出信号１として制御部１６に出力される。データ保持部５０Ｂから出力される信号は、位相選択回路２２で生成された基準クロックと１８０°位相の異なるクロック信号に同期されて位相検出信号２として制御部１６に出力される。データ保持部５０Ｃから出力される信号は、位相選択回路２２で生成された基準クロックと２７０°位相の異なるクロック信号に同期されて位相検出信号３として制御部１６に出力される。データ保持部５０Ｄから出力される信号は、位相選択回路２２で生成された基準クロックと同相のクロック信号に同期されて位相検出信号４として制御部１６に出力される。
【００４３】
各Ｄラッチ５２では、検出有効期間信号が有効な状態の時に、基準クロックに同期した０°クロック、及び基準クロックとは位相が９０°、１８０°、２７０°異なるクロックでＲＥＡＤ＿Ｄａｔａ０を取り込んで位相検出信号１〜４をセットし、検出有効期間信号が無効な状態の時には位相検出信号１〜４を、データ保持部５０Ａ〜５０Ｄへフィードバックして、状態を保持するように構成されている。
【００４４】
なお、本実施の形態では、９０°単位で４タイプの位相クロックに同期した位相検出信号を４本出力したが、検出精度を上げる目的で、位相検出回路２８に入力するクロックを、例えば基準クロックと４５°、９０°、１３５°、１８０°、２２５°、２７０°、３１５°位相の異なる８タイプのクロックを生成し、このクロックを使用して位相検出信号を８本出力することもでき、さらに多くのクロックを生成し、生成されたクロックを使用して位相検出信号を出力することもできる。
【００４５】
次に、本実施の形態の作用について説明する。
【００４６】
ＤＩＭＭ１４の制御信号であるアドレス／コマンド（チップセレクト信号を除く）がＤラッチ２４Ａに入力されると、Ｄラッチ２４Ａではこれらの信号を基準クロックに同期化して出力バッファ３０Ｂを介してＤＩＭＭ１４に出力する。
【００４７】
ここで、図６に示すように、インターフェース回路１８では、アドレス／コマンド(チップセレクト信号を除く)信号を、チップセレクトが有効な期間の少なくとも1クロック周期前のクロック信号から有効(アクティブ)にして、チップセレクト信号がアクティブな期間を含む少なくとも２クロック周期期間を有効(アクティブ)な状態にする。そこで、Ｄラッチ２４Ａは、チップセレクト信号がアクティブになる期間を含む２クロック周期期間分、アドレス／コマンド(チップセレクト信号を除く)信号がアクティブ状態になるように、基準クロックに同期化して出力する。
【００４８】
Ｄラッチ２４Ｂは、ＤＩＭＭ１４の制御信号であるチップセレクト信号を基準クロックに同期化して出力する。インターフェース回路１８は、チップセレクト信号を1クロック周期期間のみ有効(アクティブ)な状態にする。このため、Ｄラッチ２４Ｂは、1クロック周期期間のみチップセレクト信号がアクティブ状態になるように基準クロックに同期化して出力する。
【００４９】
Ｄラッチ２４Ｃは、ＤＩＭＭ１４への書き込みデータ信号を基準クロックに同期化して出力する。
【００５０】
アドレス／コマンド信号、チップセレクト信号、及び書き込みデータ信号の各々が前述のように各Ｄラッチ２４から出力された場合、ＤＩＭＭ１４を２枚実装した状態で、遅延時間が最大になる場合の、基準クロック（インターフェース内部動作クロック）、位相選択回路２２から出力される位相選択回路出力クロック、ＳＤＲＡＭ動作クロック、フィードバッククロック、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、及び読み込みデータ信号の関係は、図７のタイミングチャートに示すようになる。
【００５１】
なお、ここでは、インターフェース内部動作クロックの周波数を１００ＭＨｚ（周期１０ｎｓｅｃ）、書き込みデータ信号の遅延時間を３ｎｓｅｃ、アドレス／コマンド信号の遅延時間を９ｎｓｅｃ、出力バッファ３０Ａと配線の遅延時間による位相選択回路出力クロックからのＳＤＲＡＭ動作クロックの遅延時間を５ｎｓｅｃ、とそれぞれ仮定している。また、このケースでは、位相選択回路２２でＳＤＲＡＭ動作クロックの基準となる位相選択回路出力クロックとして基準クロックに対して９０°位相の異なるクロックを選択し、データパス選択回路２６でＲＥＡＤ＿Ｄａｔａ０を選択する。
【００５２】
さらに、チップセレクト信号の遅延時間を６ｎｓｅｃ、読み込みデータへのアクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、読取り時の配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００５３】
位相選択回路出力クロックは、インターフェース内部動作クロックから９０°遅延しており、ＳＤＲＡＭ動作クロックは、位相選択回路出力クロックから出力バッファの遅延時間と配線の遅延時間（５ｎｓｅｃ）分加算した時間だけ遅延している。また、フィードバッククロックは、ＳＤＲＡＭ動作クロックから入力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。
【００５４】
書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号は、インターフェース内部動作クロックのＳ１周期を含んだ２周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の９ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。
【００５５】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は２．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して１ｎｓｅｃのマージンを取ることができる。
【００５６】
また、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した時間の後にＲＥＡＤ＿Ｄａｔａ０が確定する。また、ＲＥＡＤ＿Ｄａｔａ１は、その後のフィードバッククロックに同期した立ち上がり位置で確定し、ＲＥＡＤ＿Ｄａｔａ２は、そのタイミングから１８０°遅延して確定する。
【００５７】
上記より、読み込みデータ信号としてのＲＥＡＤ＿Ｄａｔａ０のセットアップ時間、すなわちＲＥＡＤ＿Ｄａｔａ０の確定からインターフェース内部動作クロックの周期Ｓ３の立ち上がりまでの時間は３．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して２ｎｓｅｃのマージンを取ることができる。
【００５８】
次に、ＤＩＭＭ１４を２枚実装した状態で、遅延時間が最小になる場合の、基準クロック（インターフェース内部動作クロック）、位相選択回路２２から出力される位相選択回路出力クロック、ＳＤＲＡＭ動作クロック、フィードバッククロック、アドレス／コマンド信号、チップセレクト信号、書き込みデータ信号、及び読み込みデータ信号の関係を、図８のタイミングチャートに示す。
【００５９】
なお、ここでも、インターフェース内部動作クロックの周波数を１００ＭＨｚ（周期１０ｎｓｅｃ）とし、書き込みデータ信号の遅延時間を１ｎｓｅｃ、アドレス／コマンド信号の遅延時間を４ｎｓｅｃ、出力バッファ３０Ａと配線の遅延時間による位相選択回路出力クロックからのＳＤＲＡＭ動作クロックの遅延時間を３ｎｓｅｃ、とそれぞれ仮定している。また、このケースでは、位相選択回路２２でＳＤＲＡＭ動作クロックの基準となる位相選択回路出力クロックとして基準クロックに対して９０°位相の異なるクロックを選択し、データパス選択回路２６でＲＥＡＤ＿Ｄａｔａ０を選択する。
【００６０】
さらに、チップセレクト信号の遅延時間を２ｎｓｅｃ、読み込みデータへのアクセス時間を６ｎｓｅｃ、入力バッファの遅延時間を２ｎｓｅｃ、読取り時の配線の遅延時間を１ｎｓｅｃとそれぞれ仮定している。
【００６１】
位相選択回路出力クロックは、インターフェース内部動作クロックから９０°遅延しており、ＳＤＲＡＭ動作クロックは、位相選択回路出力クロックから出力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。また、フィードバッククロックは、ＳＤＲＡＭ動作クロックから入力バッファの遅延時間と配線の遅延時間（３ｎｓｅｃ）分加算した時間だけ遅延している。
【００６２】
書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号は、インターフェース内部動作クロックのＳ１周期を含んだ２周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の４ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の２ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の１ｎｓｅｃ後に確定する。
【００６３】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は３．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して２ｎｓｅｃのマージンを取ることができる。
【００６４】
また、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した時間の後にＲＥＡＤ＿Ｄａｔａ０が確定する。また、ＲＥＡＤ＿Ｄａｔａ１は、その後のフィードバッククロックに同期した立ち上がり位置で確定し、ＲＥＡＤ＿Ｄａｔａ２は、そのタイミングから１８０°遅延して確定する。
【００６５】
上記より、読み込みデータ信号としてのＲＥＡＤ＿Ｄａｔａ０のセットアップ時間、すなわちＲＥＡＤ＿Ｄａｔａ０の確定からインターフェース内部動作クロックの周期Ｓ３の立ち上がりまでの時間は５．５ｎｓｅｃとなる。これにより、１００ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃ対して４ｎｓｅｃのマージンを取ることができる。
【００６６】
以上説明したように、ＳＤＲＡＭの動作周波数１００ＭＨｚの場合には、位相選択回路２２からのクロックとして９０°を選択し、データパスとしてＲＥＡＤ＿Ｄａｔａ０を選択することにより、環境条件が変動して、各遅延時間に変動が生じてもセットアップ時間、ホールド時間を満足することができ、インターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することができるようになる。
【００６７】
次に、ＳＤＲＡＭの動作周波数が高くなり１３３ＭＨｚ（周期７．５ｎｓｅｃ）となった場合のタイミングチャートを図９に示す。遅延時間は、前述した図７に示したものと同じ値を使用している。
【００６８】
この場合の、書き込みデータ信号についてのセットアップ時間を考えると、アドレス／コマンド信号の遅延時間は、インターフェース内部動作クロックの１周期よりも長くなっている。したがってアドレス／コマンド信号は、インターフェース内部動作クロックのＳ２周期を含んだ３周期前のＳ０周期の立ち上がりからアクティブになり、遅延時間の９ｎｓｅｃ後に確定する。チップセレクト信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の５ｎｓｅｃ後に確定する。書き込みデータ信号は、インターフェース内部動作クロックのＳ１周期の立ち上がりから遅延時間の３ｎｓｅｃ後に確定する。
【００６９】
上記より、書き込みデータ信号のセットアップ時間、すなわちチップセレクト信号の確定からＳＤＲＡＭ動作クロックの立ち上がりまでの時間は１．９ｎｓｅｃとなる。したがって、１３３ＭＨｚのＳＤＲＡＭの一般的なセットアップ時間規定である１．５ｎｓｅｃを満足しているものの、マージンは０．４ｎｓｅｃであり厳しい値となっている。ここでのセットアップ時間を十分に確保するためには、位相選択回路２２でインターフェース内部動作クロックと１８０°位相の異なる位相選択回路出力クロックを選択すればよい。
【００７０】
一方、読み込みデータ信号についてのセットアップ時間を考えると、ＳＤＲＡＭ動作クロックの立ち上がりから、６ｎｓｅｃのアクセス時間の後に読み込みデータにアクセスされ、そのタイミングから入力バッファの遅延時間と配線の遅延時間とを加算した３ｎｓｅｃ後にＲＥＡＤ＿Ｄａｔａ０が確定する。したがって、読み込みデータＲＥＡＤ＿Ｄａｔａ０のはＳ３の立ち上がりエッジよりも遅れて確定することから、Ｓ３の立ち上がりエッジで直接読み込みデータＲＥＡＤ＿ＤＡＴＡ０を取り込む事はできない。そこでＳ４の立ち上がりエッジでＲＥＡＤ＿Ｄａｔａ０を取り込むことが考えられるが、Ｓ４の立ち上がりエッジでＲＥＡＤ＿Ｄａｔａ０を取り込むと、今度はホールド時間が短くなり、正確に読み込みデータを取り込めない恐れもある。
【００７１】
そこでこの場合、一旦ＲＥＡＤ＿Ｄａｔａ０をフィードバッククロック（ＦＢＣＬＫ＿ｉｎ）の立ち上がりエッジで取り込んだＲＥＡＤ＿Ｄａｔａ１、もしくはＲＥＡＤ＿Ｄａｔａ１をフィードバッククロックの立ち下がりエッジで取り込んだＲＥＡＤ＿Ｄａｔａ２を使ってインターフェース内部動作クロックの立ち上がりで取り込むことにより、セットアップ時間及びホールド時間を確保することができる。
【００７２】
以上説明したように、ＳＤＲＡＭの動作周波数１３３ＭＨｚの場合には、位相選択回路を９０°に選択し、データパスとしてＲＥＡＤ＿Ｄａｔａ１またはＲＥＡＤ＿Ｄａｔａ２を選択することにより、環境条件が変動して、各遅延時間に変動が生じてもセットアップ時間、ホールド時間を満足する事ができ、インターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することができるようになる。
【００７３】
なお、制御部１６では、ソフトウェアによるレジスタ設定により、インターフェース内部動作クロックのＳ３の立ち上がりエッジで読み込みデータをと入り込むのか、それともＳ４の立ち上がりエッジで読み込みデータをと入り込むのかを選択できるように構成されていて、上述のように、遅延時間が大きくなりクロック周期を超えるような場合においても、メモリーインターフェース回路１８とＤＩＭＭ１４との間で確実にデータ転送することが可能となっている。
【００７４】
次に、位相検出回路２８の動作について説明する。
【００７５】
位相検出回路２８は、ＤＩＭＭ１４が出力するデータの変化点が基準クロックに対してどれだけ遅れているかを検出する目的で実装されている。
【００７６】
図１０に示すように、位相検出回路２８には、４種類の位相の異なるクロック信号が入力されており、それぞれ基準クロックに対して位相が０°、９０°、１８０°、２７０°となっている。例えば、基準クロックの周波数を１００ＭＨｚと仮定した場合、クロック周期は１０ｎｓｅｃとなり、９０°位相の異なるクロックは基準クロックに対して４分の１周期分である２．５ｎｓｅｃ遅れている。同様に１８０°位相の異なるクロックは５ｎｓｅｃ、２７０°位相の異なるクロックは７．５ｎｓｅｃ基準クロックに対して遅れている。
【００７７】
ＤＩＭＭ１４の出力データＲＥＡＤ＿Ｄａｔａ０が、ある環境条件下で実線で示すＲＥＡＤ＿Ｄａｔａ０−１のようにＰ点で変化した場合、位相検出信号１〜４に対応するＤラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、（図５参照）からの出力は１０００という値となっている。このとき、ＤＩＭＭ１４の出力データは基準クロックに対して９０°以上１８０°未満のポイントで変化している事が判別でき、結果として基準クロックの立ち上がりから２．５〜５ｎｓｅｃ遅れていることを検知することができる。
【００７８】
したがって、この環境条件下では、Ｓ３の立ち上がりエッジに対する読み込みデータＲＥＡＤ＿Ｄａｔａ０のセットアップ時間は５ｎｓｅｃ以上確保できるため、Ｓ３の立ち上がりエッジでデータを取り込む事が可能である。すなわち、読み込みデータパスをＲＥＡＤ＿Ｄａｔａ０に設定し、基準クロックで直接取り込む設定を選択することにより確実に読み込みデータを取り込むことが可能となる。
【００７９】
次に環境条件が変化して、ＲＥＡＤ＿Ｄａｔａ０が破線で示すＲＥＡＤ＿Ｄａｔａ０−２のように変化し、変化点であるＰ点がＰ’点へ移動した場合、位相検出信号１〜４に対応するＤラッチ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、（図５参照）からの出力は１１１０という値となっている。このとき、ＤＩＭＭ１４の出力データは基準クロックに対して２７０°以上３６０°未満のポイントで変化している事が判別でき、結果として基準クロックの立ち上がりから７．５ｎｓｅｃ〜１０ｎｓｅｃ遅れていることを検出することができる。
【００８０】
したがって、この環境条件下では、Ｓ３の立ち上がりエッジに対する読み込みデータＲＥＡＤ＿Ｄａｔａ０−２のセットアップ時間は２．５〜０ｎｓｅｃとなってしまいセットアップ時間規定を満足できない可能性があり、Ｓ３の立ち上がりタイミングでＲＥＡＤ＿Ｄａｔａ０−２を取り込むと、制御部が誤ったデータとして取り込んでしまう恐れがある。
【００８１】
そこで、位相検出信号１〜４の状態が１１１０の条件下では、Ｓ３の立ち上がりエッジで取り込まず、次の周期であるＳ４の立ち上がりエッジを選択してデータを取り込む。
【００８２】
しかし、Ｓ４のクロックエッジを選択してデータ取り込みを行なった場合、ＲＥＡＤ＿Ｄａｔａ０−２の状態はＳ４の立ち上がりエッジまでは保持されないため、ＲＥＡＤ＿Ｄａｔａ０−２を確実に取りこむことはできない。そこで、読み込みデータパスとして、ＲＥＡＤ＿Ｄａｔａ１あるいは、ＲＥＡＤ＿Ｄａｔａ２を選択する。ＲＥＡＤ＿Ｄａｔａ１は、フィードバッククロックの立ち上がりエッジに同期しており、ＲＥＡＤ＿Ｄａｔａ２は、フィードバッククロックの立ち下がりエッジに同期している。したがって、ＲＥＡＤ＿Ｄａｔａ１またはＲＥＡＤ＿Ｄａｔａ２であれば、十分なセットアップ時間及びホールド時間を確保することができ、確実に読み込みデータを取りこむことができる。
【００８３】
以上より、位相検出信号の状態、すなわち検出された読み込みデータの位相によって基準クロックに対するデータの変化点を判別することができ、各々の状態によって、データ取り込みのクロックエッジ及びデータパスを表２に示すように選択する。
【００８４】
【表２】
なお、ＤＩＭＭ１４のデータバス上には、書き込みデータも転送されているが、位相検出回路２８は読み込みデータのみの位相を検出する必要があるため、読み込みデータが確実に変化する期間にのみ位相検出回路２８が動作するように、制御部１６から検知有効期間信号が位相検出回路２８に供給される。そして、位相検出回路２８は、この検知有効期間信号がアクティブになっている時のみ、読み込みデータの位相チェックを行い、インアクティブの期間は取り込んだデータを保持し続ける。
【００８６】
位相検出信号は、ソフトウェアで読み込みが可能なようにレジスタ構成にし、一定期間毎にメモリーのリードチェックを実施した直後、このレジスタを読み込むことによりデータの変化点をソフトウェアが検知可能なように構成することができる。
【００８７】
上記位相検出結果に基づいて、表２に示すようにクロックエッジ及びデータパスの選択を行なうことにより、環境条件の変化による読み込みデータの変化点の時間的移動が生じても、最適な条件で読み込みデータを確実に取り込むことができる。
【００８８】
また、本実施の形態では、ＤＩＭＭ１４からの読み込みデータを、フィードバッククロックを用いて、フィードバッククロックと同位相または逆位相で同期化した後に基準クロックで同期化することで読み込みデータを受信したが、図１１に示すように、位相選択信号から基準クロックと９０°、１８０°、２７０°位相の異なるクロックを生成し、各々のクロックで一旦ＲＥＡＤ＿Ｄａｔａ０を同期化した後に基準クロックで同期化することで、ＤＩＭＭ１４からの読み込みデータを受信することもできる。
【００８９】
すなわち、ＲＥＡＤ＿Ｄａｔａ０を確実に取り込めるタイミングのクロックであれば、フィードバッククロックや上記のクロック以外のクロックを用いて読み込みデータを同期化することにより、確実に読み込みデータを取り込むことが可能となる。
【００９０】
【発明の効果】
以上説明してきたとおり、本発明によれば、供給手段により動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象にアクセス対象の動作クロックとして供給するので、位相の異なる複数のクロックの中から、アクセス対象に対して制御信号及びデータを転送する際にセットアップ時間及びホールド時間の双方を満たす位相のクロックを選択することができ、確実にアクセス対象に対してデータを転送することができる。
【００９１】
また、アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込むので、セットアップ時間及びホールド時間の双方を満たすパスを選択することが可能となり、確実にデータを取り込むことができる。
【図面の簡単な説明】
【図１】 本発明に係るインターフェース回路を使用したシステム構成の一例を示すブロック図である。
【図２】 本発明に係るメモリーインターフェース回路のブロック図である。
【図３】 位相選択回路の内部構成を示す概略図である。
【図４】 データパス選択回路の内部構成を示す概略図である。
【図５】 位相検出回路の内部構成を示す概略図である。
【図６】 アドレス・コマンド・チップセレクト・書き込みデータの出力タイミングを示すタイミング図である。
【図７】 本実施の形態における遅延時間を最大、基準クロック周波数１００ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図８】 本実施の形態における遅延時間を最小、基準クロック周波数１００ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図９】 本実施の形態における遅延時間を最大、基準クロック周波数１３３ＭＨｚとした場合の、各クロック、アドレス・コマンド・チップセレクト・書き込みデータ・読み込みデータのタイミングチャート図である。
【図１０】 位相選択回路の動作を示すタイミングチャート図である。
【図１１】 位相検出回路の他の構成を示す概略図である。
【図１２】 ＳＤＲＡＭおよびメモリーインターフェース回路のセットアップ時間・ホールド時間を説明するためのタイミング図である。
【図１３】 従来技術におけるメモリーインターフェース装置のブロック図である。
【図１４】 従来技術におけるメモリーインターフェース内部の動作クロック、ＳＤＲＡＭの動作クロック、及び読み込みデータの位相関係を示すタイミング図である。
【図１５】 デバイスの接続数の違いによる遅延時間を示した図である。
【図１６】 ＤＩＭＭ２枚を実装した場合のタイミング図であり、アドレス・コマンド信号のセットアップ時間と読み込みデータのセットアップ時間がスペックに合わない場合を表している。
【符号の説明】
１０ ＣＰＵ
１２ メモリー制御回路
１４ ＤＩＭＭ
１６ 制御部
１８ インターフェース回路
２０ ＰＬＬ回路
２２ 位相選択回路
２４Ａ〜２４Ｃ Ｄラッチ
２６ データパス選択回路
２８ 位相検出回路
３０Ａ〜３０Ｄ 出力バッファ
３２Ａ、３２Ｂ 入力バッファ
Claims (5)
- アクセス対象の制御信号であるアドレス及びコマンド信号、チップセレクト信号を用いてアクセス対象に対してデータアクセスを実行するためのインターフェース回路であって、
動作の基準となる基準クロックと同位相及び異なる位相の複数のクロックを生成し、生成したクロックの内のいずれか１つを選択してアクセス対象に供給する供給手段と、
前記チップセレクト信号が有効な期間の少なくとも１クロック周期前から、前記チップセレクト信号が有効な期間を含む少なくとも２クロック周期期間、アドレス及びコマンド信号が有効になるように前記基準クロックに同期化して前記アクセス対象にアドレス及びコマンド信号を出力する第１の出力手段と、
前記チップセレクト信号を前記基準クロックに同期化して前記アクセス対象に出力する第２の出力手段と、
書き込みデータを前記基準クロックに同期化して前記アクセス対象に出力する第３の出力手段と、
アクセス対象からのデータを各々異なる位相クロックのタイミングで取り込む複数のパスと、
前記複数のパスの内のいずれか１つを選択し、選択したパスにより前記データを読み込む読み込み手段と、
を備えたインターフェース回路。 - 前記複数のパスは、アクセス対象が出力するデータを直接前記基準クロックで取り込むパス、及び、前記基準クロックと位相の異なるクロックでデータを取り込みその後前記基準クロックで該データを取り込むパスを含むことを特徴とする請求項１に記載のインターフェース回路。
- アクセス対象からのデータの変化点を検出すると共に、検出したデータの変化点情報を保持するデータ変化点保持手段を備えたことを特徴とする請求項１または請求項２に記載のインターフェース回路。
- 前記検出されたデータの変化点情報に基づいて、アクセス対象からのデータの取り込みに用いるパス及びエッジが各々選択されることを特徴とする請求項３に記載のインターフェース回路。
- 前記データの変化点情報の変化に応じて、選択されるパス及びエッジが変更されることを特徴とする請求項４に記載のインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313727A JP3861650B2 (ja) | 2001-10-11 | 2001-10-11 | インターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313727A JP3861650B2 (ja) | 2001-10-11 | 2001-10-11 | インターフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003122625A JP2003122625A (ja) | 2003-04-25 |
| JP3861650B2 true JP3861650B2 (ja) | 2006-12-20 |
Family
ID=19132156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001313727A Expired - Fee Related JP3861650B2 (ja) | 2001-10-11 | 2001-10-11 | インターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3861650B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078592A (ja) * | 2003-09-03 | 2005-03-24 | Brother Ind Ltd | メモリ制御装置及び画像形成装置 |
| RU2381543C2 (ru) * | 2004-11-05 | 2010-02-10 | Квэлкомм Инкорпорейтед | Интегральная схема с адаптивным отбором по скорости |
| JP4785465B2 (ja) * | 2005-08-24 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インタフェース回路及び半導体装置 |
| US8122275B2 (en) * | 2006-08-24 | 2012-02-21 | Altera Corporation | Write-leveling implementation in programmable logic devices |
| EP2509075B1 (en) | 2006-12-14 | 2019-05-15 | Rambus Inc. | Multi-die memory device |
| US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
| WO2010080172A1 (en) * | 2009-01-12 | 2010-07-15 | Rambus Inc. | Clock-forwarding low-power signaling system |
-
2001
- 2001-10-11 JP JP2001313727A patent/JP3861650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003122625A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11302368B2 (en) | Memory device with circuitry to transmit feedback indicative of a phase relationship | |
| US6530006B1 (en) | System and method for providing reliable transmission in a buffered memory system | |
| US7421558B2 (en) | System controlling interface timing in memory module and related method | |
| JP4700636B2 (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
| US8111565B2 (en) | Memory interface and operation method of it | |
| US7079446B2 (en) | DRAM interface circuits having enhanced skew, slew rate and impedance control | |
| US6611905B1 (en) | Memory interface with programable clock to output time based on wide range of receiver loads | |
| US20040143773A1 (en) | Adaptive memory module | |
| US20030005250A1 (en) | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same | |
| US7198197B2 (en) | Method and apparatus for data acquisition | |
| US20080098142A1 (en) | Memory card having memory device and host apparatus accessing memory card | |
| US8788780B2 (en) | Signal restoration circuit, latency adjustment circuit, memory controller, processor, computer, signal restoration method, and latency adjustment method | |
| US7518946B2 (en) | Memory control device | |
| KR20080018135A (ko) | 메모리 클록 신호를 전송하는 방법 및 회로 | |
| KR100907016B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법 | |
| JP2010081577A (ja) | 半導体装置およびデータ伝送システム | |
| US7542322B2 (en) | Buffered continuous multi-drop clock ring | |
| JP3861650B2 (ja) | インターフェース回路 | |
| US20150146477A1 (en) | Semiconductor device | |
| JP5296451B2 (ja) | メモリ制御回路並びにこれを組み込んだ半導体集積回路 | |
| JP2004185608A (ja) | データのラッチタイミング調整装置 | |
| US8194496B2 (en) | Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus | |
| JP2010079520A (ja) | メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法 | |
| JP4661134B2 (ja) | メモリ制御方法および装置 | |
| US20240055068A1 (en) | Signal skew correction in integrated circuit memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |