JP3861330B2 - Manufacturing method of field emission display - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フラットパネルディスプレイ型の画像表示装置である電界放射型ディスプレイに関する。
【０００２】
【従来の技術】
微小電子源の一種である電界放射型電子放出素子をアレイ状に配した電界放射型電子放出素子アレイ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ（ＦＥＡ））基板と、蛍光基板とを組み合わせた電界放射型ディスプレイ（ＦｉｅｌｄＥｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ（ＦＥＤ））は、高輝度・高精細・低消費電力という利点を有するために、フラットパネルディスプレイとして期待されており、既にモノクロやフルカラーのフラットパネルディスプレイが試作されている（ＩＥＤＭ．９１−１９７等）。
【０００３】
このようなＦＥＤの発光は、電子放出素子から放出された電子が、蛍光基板のアノード電極上に層状に配設された蛍光体を励起した結果生ずる。
【０００４】
この場合、蛍光体が発する光の輝度は、照射電子電流密度とアノード電極・エミッタ電極間電圧と蛍光体の発光効率との積に依存する。
【０００５】
従って、実用レベルの輝度を実現するために、アノード電極とエミッタ電極との間には、通常、数百〜数千Ｖの電圧が印加されている。
【０００６】
一方、電子放出素子のエミッタ電極から電子を放出させるためにゲート電極とエミッタ電極間に印加されている電圧は、通常、数十〜百数十Ｖである。
【０００７】
この結果、ＦＥＡ基板のゲート電極と蛍光基板のアノード電極との間には、数百〜数千Ｖの電圧が印加されていることになる。
【０００８】
従って、このような高い電圧を印加してもアノード電極・ゲート電極間で放電が起こらないようにするために、ＦＥＡ基板と蛍光基板との周囲をシールしてセルを構成し、セル内を真空とし、しかもその基板間隔を一定に保持する必要がある。
【０００９】
ところで、電界放射型ディスプレイのＦＥＡ基板と蛍光基板との間の空間を上記のように真空にすると、ＦＥＡ基板と蛍光基板に大気圧により１ｃｍ^２当たり１ｋｇの圧力が加わる。このような大きな圧力に耐えるためには、二つの方法が考えられる。
【００１０】
一つはＦＥＡ基板と蛍光基板のガラス基板を厚くすることである。もう一つは両基板の間にスペーサを設けることである。
【００１１】
しかし、ガラス基板を厚くすると電界放射型ディスプレイの軽量化及び薄型化の実現が困難になる。
【００１２】
そこで、ＦＥＡ基板と蛍光基板のガラス基板の厚さを１ｍｍ程度に薄くする場合には、ＦＥＡ基板と蛍光基板との間にスペーサを設けることが必要となる。
【００１３】
ところで、従来よりＦＥＡ基板と蛍光基板との間に種々のスペーサが使用されている。例えばガラスビーズ、スクリーン印刷法で形成したスペーサなどがある。
【００１４】
ここで、ガラスビーズからなるスペーサをＦＥＡ基板と蛍光基板との間に配する方法としては、直径２００μｍ程度のガラスビーズをＦＥＡ基板又は蛍光基板上に機械的に均一に散布した後、両方の基板を重ね合わせることが行われている。
【００１５】
また、スクリーン印刷法では、蛍光基板に蛍光体面の形成の前または後に、ガラスペーストをスクリーン印刷法で塗布することによりスペーサの形成が行われている。
【００１６】
【発明が解決しようとする課題】
しかしながら、ガラスビーズを使用した場合には、スペーサの散布位置を正確に制御することが難しいため、スペーサが電子放出素子上に散布されることが多く、その状態で蛍光基板をＦＥＡ基板上に重ね合わせた場合には、いくつかの電子放出素子自体が破壊され、その結果、ディスプレイに黒点が生じるという問題があった。
【００１７】
また、電界放射型ディスプレイの画素を高精細化する場合、その画像品位を低下させないためには蛍光基板とＦＥＡ基板との距離を小さくしなければならない。
【００１８】
しかし、直径２００μｍ以下のガラスビーズの位置制御が事実上不可能であるので、蛍光基板とＦＥＡ基板との間隔を２００μｍ以下にすることが難しく、また、ガラスビーズの大きさが画素に比べて大きくなり、その影が見えてしまうという問題があった。
【００１９】
なお、スペーサをガラスペーストのスクリーン印刷法で形成した場合には、スペーサ部材の配設位置及びスペーサの高さを制御することは可能であるが、その幅は約５０μｍが限界で、それ以上の微細化が困難であり、より微細化できるような製造方法が望まれている。
【００２０】
本発明は、上述の従来技術の問題点を解決しようとするものであり、電界放射型ディスプレイの画素の高精細化に対応し、微細化できるスペーサを開発することを課題とする。
【００２１】
また、そのようなスペーサを有する電界放射型ディスプレイ及びその製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明に於いて上記目的を達成するために、請求項１においては、電子放出素子アレイ基板と蛍光基板とがお互いに接触することなく、対向してなる電界放射型ディスプレイの製造方法であって、電子放出素子アレイ基板あるいは蛍光基板上に、レジストパターン形成し、さらにそのパターンの中に導電性材料を電鋳法で穴埋めする工程を繰り返すことにより、スペーサ部材を形成し、該スペーサ部材を形成した蛍光基板と電子放出素子アレイ基板とを組合せることにより電界放射型ディスプレイを作製することを特徴とする電界放射型ディスプレイの製造方法としたものである。
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
本発明によれば、フォトリソグラフィー技術によって、レジスト層にパターンを形成し、そのパターンの中に導電性材料又は絶縁材料を埋めることによって、スペーサ部材を形成する。
【００３０】
しかし、単に厚いレジスト層に細かいパターンを形成する場合にはテーパー形状になってしまう。そこで細かいパターンを形成する時にレジスト層を薄くし、レジストパターン形成→スペーサ部材の穴埋めという工程を繰り返すことにした（重ね埋め法）。
【００３１】
これによって幅１０μｍ以下の微細なスペーサを形成することができることを見いだし、この発明を完成させるに至った。
【００３２】
すなわち、本発明は、ＦＥＡ基板と蛍光基板とが互いに接触しないようにするためのスペーサ部材を介して対向するように設置されている電界放射型ディスプレイにおいて、重ね埋め法により形成したスペーサ部材が設けられることを特徴とする電界放射型ディスプレイを提供する。
【００３３】
また、本発明におけるスペーサの形状としては柱様又は壁様形状を有し、スペーサ部材の材料としては導電性材料または絶縁材料が使用可能であり、特に導電性材料の場合にはＮｉ、Ｃｕ、Ｃｒ、Ｆｅ、Ｃｏ、Ａｕ、Ａｇ、Ｐｔ、Ｒｈ、Ｐｄ又はこれらの合金などメッキできるような導電性材料の使用が好ましい。
【００３４】
更に、本発明は蛍光基板上に、重ね埋め法によりスペーサを形成し、該スペーサを形成した蛍光基板とＦＥＡ基板とを（セル組み）することにより電界放射型ディスプレイを作製することを特徴とする電界放射型ディスプレイの製造方法を提供する。
【００３５】
【発明の実施の形態】
以下、本発明の電界放射型ディスプレイについて、図面を参照しつつ詳細に説明する。
【００３６】
図１と図２は、本発明の電界放射型ディスプレイの断面図である。これらのディスプレイは、ＦＥＡ基板１上に、周囲にゲート電極２を有するエミッタ３が設けられたＦＥＡ基板４と、透明基板５上にアノード電極６及び蛍光体層７が形成された蛍光基板８とが、スペーサ９を介して対向しており、その周囲がシール部材１０でシールされている構造を有する。
【００３７】
スペーサ９はＦＥＡ基板１あるいは蛍光基板８上に重ね埋め法で形成される。
【００３８】
具体的には以下のように行う。
（１）まず、蛍光基板８上にレジスト層を形成する。
（２）次に、レジスト層に対して露光・現像操作を行い、レジストパターン層を形成する。
（３）次に、レジストパターンの中に絶縁材料または導電性材料を埋め込むことによって、スペーサ部材９Ａを形成する。
（４）次に、さらに絶縁材料または導電性材料を埋め込んだレジストパターン層上にレジスト層を形成し、露光・現像操作によって、（２）と同じようなレジストパターン層を形成する。
（５）（３）で形成したスペーサ部材９Ａの上にスペーサ部材９Ｂを形成する。
・
・
・
こうして（４）と（５）工程を繰り返して、スペーサ９を形成していく。最後に常法によりレジストパターン層を除去する。パターンが細かくなると、パターンのテーパーの影響をなくすために、繰り返す回数を増やした方が好ましい。
【００３９】
この後、ＦＥＡ基板１と組合せ、周囲をシール部材１０でシールすることにより図１と図２に示す電界放射型ディスプレイが得られる。
【００４０】
なお、蛍光体塗布とスペーサ形成の順序についてはどちらが先でもよいが、蛍光体塗布法として印刷法を用いる場合には蛍光体塗布を先に行う必要がある。蛍光体塗布法として電着法を用いる場合にはいずれも可能である。
【００４１】
また、スペーサ部材をＦＥＡ基板上に形成することもできる。
【００４２】
スペーサ９の形状としては、円柱、四角柱などの柱様形状や、底面が細長い長方形の壁や曲線状壁、あるいは複数の壁を組み合わせたものなどの壁様形状が好ましい。
【００４３】
なお、通常、一つのディスプレイには多数個のスペーサ９が設けられるが、それらが全て同一の形状でなくてもよく、設ける位置等に応じて適宜、形状を変化させることができる。
【００４４】
スペーサ部材９を構成する材料としては、絶縁材料と導電性材料を使用することができる。
【００４５】
絶縁材料としては、ガラスなどを使用することができる。
【００４６】
導電性材料としては、種々の導電性材料、例えば、金属材料、半導体材料、有機導電性材料等を使用することができるが、中でも、良好な機械的強度を示し、しかも電鋳法により容易に形成することができる点から金属材料を使用することが好ましい。
【００４７】
このような金属材料としては、ディスプレイ製造の際にスペーサ形成後に封着等の昇温プロセスが施されることを考慮すると耐熱性の良好な高融点金属が望ましく、例えばＮｉ、Ｃｕ、Ｃｒ、Ｆｅ、Ｃｏ、Ａｕ、Ａｇ、Ｐｔ、Ｒｈ、Ｐｄ又はこれらの合金を挙げることができる。
【００４８】
【実施例】
以下、本発明を実施例により具体的に説明する。なお、各実施例において、電子放出素子としては鈍角エッジ型エミッタ（同一出願人に係る特願平７−７２１２１号参照）を使用した。
【００４９】
鈍角エッジ型エミッタは、図５（ａ）（上面図）及び図５（ｂ）（断面図）に示すように、基板２１上に、エミッタ配線層２２、エミッタ下地層２３及びエミッタ２５が形成され、エミッタ下地層２３及びエミッタ２５の周囲には、それらと接触しないように絶縁層２４とゲート２６とがエミッタ配線層２２上に形成された構造を有し、特に、エミッタの上面２５ａと側面２５ｂとが形成する角θが９０度より大きい鈍角となっていることが特徴となっている。
【００５０】
これにより、電子放出の分配率が改善されている。
【００５１】
＜実施例１＞
図１に示す本発明の電界放射型ディスプレイを、次に説明するように製造した（以下図３参照）。
【００５２】
まず、透明基板５上にアノ−ド電極６を形成して蛍光基板８を得た（図３（ａ））。
【００５３】
次に、その蛍光基板８上に、厚さ３０μｍのメッキ用レジストパターン層１２ａＡを形成した（図３（ｂ））。
【００５４】
次に、メッキ用レジストパターン層１２ａＡに対して露光・現像操作を行い、スペーサ９の所定の位置に幅１０μｍの開孔部１２Ａを有する厚さ３０μｍのレジストパターン層１２ｂＡを形成した（図３（ｃ））。
【００５５】
次に、レジストパターン層１２ｂＡの開孔部１２Ａにスペーサ部材９Ａを形成した（図３（ｄ））。
【００５６】
この場合、スペーサ部材９Ａの形成方法としては、ガラス粉を溶剤と混合させてガラスペーストを調整し、それを開孔部１２Ａに塗り込むことにより形成する。
【００５７】
次に、レジストパターン層１２ｂＡの表面に更に厚さ３０μｍのメッキ用レジストパターン層１２ａＢを形成し（図３（ｅ））、それに対して露光・現像操作を行い、スペーサ部材９Ａの上に幅１０μｍの開孔部１２Ｂを有する厚さ３０μｍのレジストパターン層１２ｂＢを形成した（図４（ｆ））。
【００５８】
次に、ガラスペーストを開孔部１２Ｂに塗り込むことによりスペーサ部材９Ｂを形成した（図３（ｇ））。
【００５９】
次に、スペーサ９を低温焼成によって固化させてから、レジストパターン層１２を常法により除去する（図３（ｈ））。
【００６０】
この後は、アノード電極６上に蛍光体層７を電着法により形成する。そして、ゲート電極２及びエミッタ３が形成されたＦＥＡ基板４と組み合わせ、周囲をシール部材１０でシールすることにより図３（ｉ）に示す電界放射型ディスプレイが得られる。
【００６１】
なお、図３（ｅ）〜（ｇ）の工程は何回か繰り返すことができる。
【００６２】
スペーサ部材の幅を狭くする場合には、レジストパターン層のテーパーを無くすために、繰り返す回数を増やした方が好ましい。
【００６３】
〈実施例２〉
図２に示した本発明の電界放射型ディスプレイは、次に説明するように製造した（以下図４参照）。
【００６４】
本実施例において、スペーサ部材の形成法としては電鋳法を用いた。
【００６５】
まず、蛍光基板作製用にＩＴＯ付きのガラスよりなる透明基板５を用意し、フォトリソグラフィー技術及びウェットエッチングによってアノード電極６のパターンを形成した（図４（ａ））。
【００６６】
次に、スペーサ配線に相当する部分に開孔部を有するレジストパターンを形成し、Ｃｒを０．０２μｍ、Ｎｉを１μｍ真空蒸着により成膜し、リフトオフにてスペーサ配線１１を形成した（図４（ｂ））。
【００６７】
次に、厚さ３０μｍのメッキ用レジストパターン層１２ａＡを形成した（図４（ｃ））。
【００６８】
次に、メッキ用レジスト層１２ａＡに対して露光・現像操作を行い、スペーサ配線１１上の所定の位置に幅１０μｍの開孔部１２Ａを有する厚さ３０μｍのレジストパターン層１２ｂＡを形成した（図４（ｄ））。
【００６９】
次に、電鋳法により、開孔部１２Ａの中にＮｉを３０μｍ堆積させてスペーサ部材９Ａを形成した（図４（ｅ））。
【００７０】
次に、レジストパターン層１２ｂＡの表面に更に厚さ３０μｍのメッキ用レジストパターン層１２ａＢを形成し（図４（ｆ））、それに対して露光・現像操作を行い、スペーサ部材９Ａの上に幅１０μｍの開孔部１２Ｂを有する厚さ３０μｍのレジストパターン層１２ｂＢを形成した（図４（ｇ））。
【００７１】
次に、電鋳法により、開孔部１２Ｂの中にＮｉを３０μｍ堆積させてスペーサ部材９Ｂを形成した（図４（ｈ））。
【００７２】
次に、常法によりレジストパターン層１２ｂＡと１２ｂＢを除去した（図４（ｉ））。
【００７３】
次に、アノード電極６の所定の位置に電着法により蛍光体層７を形成した（図４（ｊ））。
【００７４】
こうして作製した蛍光基板８をＦＥＡ基板４と位置合わせし、低融点ガラスからなるシール部材１０を用いてパネル化することにより図４（ｋ）の電界放射型ディスプレイを製造した。
【００７５】
なお、図４（ｆ）〜（ｈ）の工程は何回か繰り返すことができる。
【００７６】
スペーサの幅を狭くする場合には、レジストパターン層のテーパーを無くすために、繰り返す回数を増やした方が好ましい。
【００７７】
即ち、レジストパターン層１２の開孔部の形状は、上方の直径が下方の直径より大きくなる傾向にある。
【００７８】
そのため電鋳法等により開孔部に重ね埋めして形成した場合、図６に示す如くスペーサ９が逆にテーパー状になる傾向にある。
【００７９】
このようなスペーサ９の直径の変化を少なくするためには、１回の高さを低くし回数を増やしてスペーサ部材を形成することが好ましい。
【００８０】
金属スペーサの場合にはスペーサ配線を利用して、スペーサ部材の電位をコントロールすることができる。
【００８１】
それによって、スペーサ部材への電子の入射を防止することができる。
【００８２】
また電子がスペーサに入射した場合でも導電性であるために各スペーサ部材においてそれぞれ電荷が分散して局所的なチャージアップを抑制することができる。
【００８３】
本発明において、スペーサ９以外の他の構成要素については、従来の電界放射型ディスプレイと同様の構成要素を使用することができる。
【００８４】
【発明の効果】
本発明によれば、幅１０μｍ以下のスペーサを形成することができるので、高精細な画素を有する電界放射型ディスプレイが可能となる。
【図面の簡単な説明】
【図１】 本発明の電界放射型ディスプレイの断面図である。
【図２】 本発明の電界放射型ディスプレイの断面図である。
【図３】 （ａ）〜（ｉ）は、実施例１の電界放射型ディスプレイの製造工程説明図である。
【図４】 （ａ）〜（ｋ）は、実施例２の電界放射型ディスプレイの製造工程説明図である。
【図５】 鈍角エミッタを備えた電子放出素子の説明図であり、（ａ）は上面図、（ｂ）は断面図である。
【図６】 スペーサ部材の断面形状を示す断面で表した説明図である。
【符号の説明】
１‥‥ＦＥＡ基板
２‥‥ゲート電極
３‥‥エミッタ
４‥‥ＦＥＡ基板
５‥‥透明基板
６‥‥アノード電極
７‥‥蛍光体層
８‥‥蛍光基板
９‥‥スペーサ
１０‥‥シール部材
１１‥‥スペーサ配線
１２‥‥レジストパターン層
２１‥‥ＦＥＡ基板
２２‥‥エミッタ配線層
２３‥‥エミッタ下地層
２４‥‥絶縁層
２５‥‥エミッタ
２６‥‥ゲート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission display which is a flat panel display type image display device.
[0002]
[Prior art]
A field emission display (Field Emission Display) that combines a field emission electron array (FEA) substrate in which field emission electron emission devices, which are a kind of micro electron source, are arranged in an array, and a fluorescent substrate. (FED) is expected as a flat panel display because of its advantages of high brightness, high definition, and low power consumption, and monochrome and full color flat panel displays have already been prototyped (IEDM. 91-197). etc).
[0003]
Such light emission of the FED occurs as a result of electrons emitted from the electron-emitting devices exciting the phosphors arranged in layers on the anode electrode of the fluorescent substrate.
[0004]
In this case, the luminance of the light emitted from the phosphor depends on the product of the irradiation electron current density, the voltage between the anode electrode and the emitter electrode, and the luminous efficiency of the phosphor.
[0005]
Therefore, in order to realize a practical level of luminance, a voltage of several hundred to several thousand volts is usually applied between the anode electrode and the emitter electrode.
[0006]
On the other hand, the voltage applied between the gate electrode and the emitter electrode in order to emit electrons from the emitter electrode of the electron-emitting device is usually several tens to one hundred and several tens of volts.
[0007]
As a result, a voltage of several hundred to several thousand volts is applied between the gate electrode of the FEA substrate and the anode electrode of the fluorescent substrate.
[0008]
Therefore, in order to prevent discharge between the anode electrode and the gate electrode even when such a high voltage is applied, the periphery of the FEA substrate and the fluorescent substrate is sealed to form a cell, and the inside of the cell is evacuated. In addition, it is necessary to keep the substrate interval constant.
[0009]
By the way, when the space between the FEA substrate and the fluorescent substrate of the field emission display is evacuated as described above, a pressure of 1 kg per 1 cm ² is applied to the FEA substrate and the fluorescent substrate by atmospheric pressure. In order to withstand such a large pressure, two methods are conceivable.
[0010]
One is to increase the thickness of the FEA substrate and the fluorescent substrate glass substrate. Another is to provide a spacer between the two substrates.
[0011]
However, when the glass substrate is thickened, it becomes difficult to realize a light-emitting and thin-type field emission display.
[0012]
Therefore, when the thickness of the glass substrate of the FEA substrate and the fluorescent substrate is reduced to about 1 mm, it is necessary to provide a spacer between the FEA substrate and the fluorescent substrate.
[0013]
By the way, various spacers are conventionally used between the FEA substrate and the fluorescent substrate. For example, there are glass beads, spacers formed by a screen printing method, and the like.
[0014]
Here, as a method of arranging the spacers made of glass beads between the FEA substrate and the fluorescent substrate, glass beads having a diameter of about 200 μm are mechanically uniformly distributed on the FEA substrate or the fluorescent substrate, and then both substrates are arranged. Are superposed.
[0015]
In the screen printing method, the spacer is formed by applying a glass paste by the screen printing method before or after the phosphor surface is formed on the fluorescent substrate.
[0016]
[Problems to be solved by the invention]
However, when glass beads are used, it is difficult to accurately control the distribution position of the spacers. Therefore, the spacers are often distributed on the electron-emitting devices, and in this state, the fluorescent substrate is overlaid on the FEA substrate. When combined, some electron-emitting devices themselves are destroyed, and as a result, there is a problem that black spots appear on the display.
[0017]
Further, when the pixels of the field emission display are made high definition, the distance between the fluorescent substrate and the FEA substrate must be reduced in order not to deteriorate the image quality.
[0018]
However, since it is practically impossible to control the position of glass beads having a diameter of 200 μm or less, it is difficult to set the distance between the fluorescent substrate and the FEA substrate to 200 μm or less, and the size of the glass beads is larger than that of the pixels. There was a problem that the shadow could be seen.
[0019]
In addition, when the spacer is formed by the screen printing method of glass paste, it is possible to control the arrangement position of the spacer member and the height of the spacer, but the width is limited to about 50 μm and more than that. Miniaturization is difficult, and a production method that can be further miniaturized is desired.
[0020]
An object of the present invention is to solve the above-mentioned problems of the prior art, and to develop a spacer that can be miniaturized in response to high definition of a pixel of a field emission display.
[0021]
It is another object of the present invention to provide a field emission display having such a spacer and a manufacturing method thereof.
[0022]
[Means for Solving the Problems]
In order to achieve the above object in the present invention, according to claim 1, there is provided a method of manufacturing a field emission display in which an electron-emitting device array substrate and a fluorescent substrate face each other without contacting each other. A spacer member is formed by repeating a process of forming a resist pattern on the electron-emitting device array substrate or the fluorescent substrate and filling the pattern with a conductive material by electroforming. The field emission display is manufactured by combining the fluorescent substrate and the electron-emitting device array substrate.
[0023]
[0024]
[0025]
[0026]
[0027]
[0028]
[0029]
According to the present invention, a spacer member is formed by forming a pattern in a resist layer by photolithography and filling a conductive material or an insulating material in the pattern.
[0030]
However, when a fine pattern is simply formed on a thick resist layer, it becomes a tapered shape. Therefore, when forming a fine pattern, the resist layer was thinned, and the process of resist pattern formation → spacer member hole filling was repeated (overlaying method).
[0031]
As a result, it has been found that a fine spacer having a width of 10 μm or less can be formed, and the present invention has been completed.
[0032]
That is, according to the present invention, in the field emission display installed so that the FEA substrate and the fluorescent substrate are opposed to each other through the spacer member, the spacer member formed by the overlay method is provided. A field emission display is provided.
[0033]
In addition, the spacer in the present invention has a columnar or wall-like shape, and a conductive material or an insulating material can be used as the material of the spacer member. In the case of a conductive material, Ni, Cu, It is preferable to use a conductive material that can be plated such as Cr, Fe, Co, Au, Ag, Pt, Rh, Pd, or an alloy thereof.
[0034]
Furthermore, the present invention is characterized in that a field emission display is manufactured by forming a spacer on a fluorescent substrate by an overlaying method and (cell assembly) the fluorescent substrate on which the spacer is formed and an FEA substrate. A method of manufacturing a field emission display is provided.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the field emission display of the present invention will be described in detail with reference to the drawings.
[0036]
1 and 2 are cross-sectional views of the field emission display of the present invention. These displays include an FEA substrate 4 in which an emitter 3 having a gate electrode 2 around it is provided on an FEA substrate 1, and a fluorescent substrate 8 in which an anode electrode 6 and a phosphor layer 7 are formed on a transparent substrate 5. However, they are opposed to each other with a spacer 9 and the periphery thereof is sealed with a sealing member 10.
[0037]
The spacer 9 is formed on the FEA substrate 1 or the fluorescent substrate 8 by an overlay method.
[0038]
Specifically, it is performed as follows.
(1) First, a resist layer is formed on the fluorescent substrate 8.
(2) Next, exposure and development operations are performed on the resist layer to form a resist pattern layer.
(3) Next, a spacer member 9A is formed by embedding an insulating material or a conductive material in the resist pattern.
(4) Next, a resist layer is formed on the resist pattern layer in which an insulating material or a conductive material is further embedded, and a resist pattern layer similar to (2) is formed by an exposure / development operation.
(5) A spacer member 9B is formed on the spacer member 9A formed in (3).
・
・
・
Thus, the spacers 9 are formed by repeating the steps (4) and (5). Finally, the resist pattern layer is removed by a conventional method. As the pattern becomes finer, it is preferable to increase the number of repetitions in order to eliminate the influence of the taper of the pattern.
[0039]
Thereafter, the field emission display shown in FIGS. 1 and 2 is obtained by combining with the FEA substrate 1 and sealing the periphery with a seal member 10.
[0040]
It should be noted that either the phosphor coating order or the spacer forming order may be first, but when the printing method is used as the phosphor coating method, the phosphor coating needs to be performed first. Any of electrodeposition methods can be used as the phosphor coating method.
[0041]
In addition, the spacer member can be formed on the FEA substrate.
[0042]
As the shape of the spacer 9, a wall-like shape such as a columnar shape such as a cylinder or a quadrangular column, a rectangular wall having a long bottom surface, a curved wall, or a combination of a plurality of walls is preferable.
[0043]
In general, a large number of spacers 9 are provided in one display, but they may not all have the same shape, and the shape can be appropriately changed according to the position or the like.
[0044]
As a material constituting the spacer member 9, an insulating material and a conductive material can be used.
[0045]
As the insulating material, glass or the like can be used.
[0046]
As the conductive material, various conductive materials such as metal materials, semiconductor materials, organic conductive materials, etc. can be used. Among them, they exhibit good mechanical strength and can be easily obtained by electroforming. It is preferable to use a metal material because it can be formed.
[0047]
As such a metal material, a high-melting-point metal having good heat resistance is desirable in consideration of a temperature rise process such as sealing after forming a spacer during display manufacture. For example, Ni, Cu, Cr, Fe , Co, Au, Ag, Pt, Rh, Pd, or alloys thereof.
[0048]
【Example】
Hereinafter, the present invention will be specifically described by way of examples. In each of the examples, an obtuse edge type emitter (see Japanese Patent Application No. 7-72121 of the same applicant) was used as the electron-emitting device.
[0049]
As shown in FIG. 5A (top view) and FIG. 5B (cross-sectional view), the obtuse edge type emitter has an emitter wiring layer 22, an emitter base layer 23, and an emitter 25 formed on a substrate 21. The emitter base layer 23 and the emitter 25 have a structure in which an insulating layer 24 and a gate 26 are formed on the emitter wiring layer 22 so as not to contact them, and in particular, an upper surface 25a and a side surface 25b of the emitter. The angle θ formed by and is an obtuse angle larger than 90 degrees.
[0050]
Thereby, the distribution ratio of the electron emission is improved.
[0051]
<Example 1>
The field emission display of the present invention shown in FIG. 1 was manufactured as described below (see FIG. 3 below).
[0052]
First, the anode electrode 6 was formed on the transparent substrate 5 to obtain a fluorescent substrate 8 (FIG. 3A).
[0053]
Next, a resist pattern layer 12aA for plating having a thickness of 30 μm was formed on the fluorescent substrate 8 (FIG. 3B).
[0054]
Next, an exposure / development operation was performed on the resist pattern layer 12aA for plating to form a resist pattern layer 12bA having a thickness of 30 μm having an opening 12A having a width of 10 μm at a predetermined position of the spacer 9 (FIG. 3 ( c)).
[0055]
Next, a spacer member 9A was formed in the opening 12A of the resist pattern layer 12bA (FIG. 3D).
[0056]
In this case, as a method of forming the spacer member 9A, the glass powder is mixed with a solvent to adjust the glass paste, and the spacer member 9A is formed by applying it to the opening 12A.
[0057]
Next, a resist pattern layer 12aB for plating having a thickness of 30 μm is further formed on the surface of the resist pattern layer 12bA (FIG. 3E), and exposure / development operations are performed on the resist pattern layer 12aB, and a width of 10 μm is formed on the spacer member 9A. A resist pattern layer 12bB having a thickness of 30 μm and having an opening portion 12B was formed (FIG. 4F).
[0058]
Next, a spacer member 9B was formed by applying glass paste to the opening 12B (FIG. 3G).
[0059]
Next, after the spacer 9 is solidified by low-temperature baking, the resist pattern layer 12 is removed by a conventional method (FIG. 3H).
[0060]
Thereafter, the phosphor layer 7 is formed on the anode electrode 6 by electrodeposition. Then, the field emission display shown in FIG. 3I is obtained by combining with the FEA substrate 4 on which the gate electrode 2 and the emitter 3 are formed and sealing the periphery with a seal member 10.
[0061]
Note that the steps of FIGS. 3E to 3G can be repeated several times.
[0062]
When reducing the width of the spacer member, it is preferable to increase the number of repetitions in order to eliminate the taper of the resist pattern layer.
[0063]
<Example 2>
The field emission display of the present invention shown in FIG. 2 was manufactured as described below (see FIG. 4 below).
[0064]
In this embodiment, electroforming was used as a method for forming the spacer member.
[0065]
First, a transparent substrate 5 made of glass with ITO was prepared for producing a fluorescent substrate, and a pattern of the anode electrode 6 was formed by a photolithography technique and wet etching (FIG. 4A).
[0066]
Next, a resist pattern having an opening is formed in a portion corresponding to the spacer wiring, Cr is formed by 0.02 μm, Ni is formed by vacuum deposition, and spacer wiring 11 is formed by lift-off (FIG. 4 ( b)).
[0067]
Next, a resist pattern layer 12aA for plating having a thickness of 30 μm was formed (FIG. 4C).
[0068]
Next, an exposure / development operation is performed on the plating resist layer 12aA to form a resist pattern layer 12bA having a thickness of 30 μm having an opening 12A having a width of 10 μm at a predetermined position on the spacer wiring 11 (FIG. 4). (D)).
[0069]
Next, a spacer member 9A was formed by depositing 30 μm of Ni in the opening 12A by electroforming (FIG. 4E).
[0070]
Next, a plating resist pattern layer 12aB having a thickness of 30 μm is further formed on the surface of the resist pattern layer 12bA (FIG. 4F), and exposure and development operations are performed on the resist pattern layer 12aB. A resist pattern layer 12bB having a thickness of 30 μm and having an opening portion 12B was formed (FIG. 4G).
[0071]
Next, 30 μm of Ni was deposited in the aperture 12B by electroforming to form a spacer member 9B (FIG. 4H).
[0072]
Next, the resist pattern layers 12bA and 12bB were removed by a conventional method (FIG. 4 (i)).
[0073]
Next, a phosphor layer 7 was formed at a predetermined position of the anode electrode 6 by electrodeposition (FIG. 4 (j)).
[0074]
The fluorescent substrate 8 thus produced was aligned with the FEA substrate 4 and formed into a panel using the sealing member 10 made of low melting point glass, thereby producing the field emission display of FIG.
[0075]
Note that the steps of FIGS. 4F to 4H can be repeated several times.
[0076]
When the width of the spacer is narrowed, it is preferable to increase the number of repetitions in order to eliminate the taper of the resist pattern layer.
[0077]
That is, the shape of the opening portion of the resist pattern layer 12 tends to have an upper diameter larger than a lower diameter.
[0078]
Therefore, when the hole 9 is formed by being buried in the opening by electroforming or the like, the spacer 9 tends to be tapered as shown in FIG.
[0079]
In order to reduce such a change in the diameter of the spacer 9, it is preferable to form the spacer member by reducing the height once and increasing the number of times.
[0080]
In the case of a metal spacer, the potential of the spacer member can be controlled using the spacer wiring.
[0081]
Thereby, the incidence of electrons on the spacer member can be prevented.
[0082]
Further, even when electrons are incident on the spacers, since they are conductive, charges are dispersed in each spacer member, and local charge-up can be suppressed.
[0083]
In the present invention, components other than the spacer 9 can be the same as those of the conventional field emission display.
[0084]
【The invention's effect】
According to the present invention, since a spacer having a width of 10 μm or less can be formed, a field emission display having high-definition pixels is possible.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a field emission display according to the present invention.
FIG. 2 is a cross-sectional view of a field emission display according to the present invention.
FIGS. 3A to 3I are manufacturing process explanatory diagrams of the field emission display of Example 1. FIGS.
FIGS. 4A to 4K are explanatory diagrams of manufacturing steps of the field emission display of Example 2. FIGS.
5A and 5B are explanatory views of an electron-emitting device provided with an obtuse angle emitter, wherein FIG. 5A is a top view and FIG. 5B is a cross-sectional view.
FIG. 6 is an explanatory diagram showing a cross-sectional shape of a spacer member.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... FEA board 2 ... Gate electrode 3 ... Emitter 4 ... FEA board 5 ... Transparent substrate 6 ... Anode electrode 7 ... Phosphor layer 8 ... Fluorescent substrate 9 ... Spacer 10 ... Seal member 11 Spacer wiring 12 Resist pattern layer 21 FEA substrate 22 Emitter wiring layer 23 Emitter underlayer 24 Insulating layer 25 Emitter 26 Gate

Claims (1)

電子放出素子アレイ基板と蛍光基板とがお互いに接触することなく、対向してなる電界放射型ディスプレイの製造方法であって、電子放出素子アレイ基板あるいは蛍光基板上に、レジストパターン形成する工程と、さらにそのパターンの中に導電性材料を電鋳法で穴埋めする工程を、相互に繰り返すことにより、スペーサ部材を形成し、該スペーサ部材を形成した蛍光基板と電子放出素子アレイ基板とを組合せることにより電界放射型ディスプレイを作製することを特徴とする電界放射型ディスプレイの製造方法。A method of manufacturing a field emission display in which an electron-emitting device array substrate and a fluorescent substrate are opposed to each other without being in contact with each other, and a step of forming a resist pattern on the electron-emitting device array substrate or the fluorescent substrate; Further, by repeating the process of filling the conductive material into the pattern by electroforming, a spacer member is formed, and the fluorescent substrate on which the spacer member is formed and the electron-emitting device array substrate are combined. A method for producing a field emission display, comprising producing a field emission display by the method described above.

Images