JP3854218B2 - Balanced amplifier and filter using the same - Google Patents
Balanced amplifier and filter using the same Download PDFInfo
- Publication number
- JP3854218B2 JP3854218B2 JP2002303140A JP2002303140A JP3854218B2 JP 3854218 B2 JP3854218 B2 JP 3854218B2 JP 2002303140 A JP2002303140 A JP 2002303140A JP 2002303140 A JP2002303140 A JP 2002303140A JP 3854218 B2 JP3854218 B2 JP 3854218B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- current
- output
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は平衡型増幅器及びこれを用いたフィルタに係り、特に低電圧下でも出力信号振幅の限界が従来より高い平衡型増幅器及びこれを用いたフィルタに関する。
【０００２】
【従来の技術】
入力信号の差動成分に対してのみ利得を持ち、同相成分を除去する特性をもつ平衡型増幅器は、同相成分として混入した雑音を除去できることや、差動信号振幅が単相の場合に比べて２倍にできることから、アナログ・デジタル混載集積回路や低電圧で動作する回路に多く用いられる。従来、同相成分を除去するために差動対とコモンモード・フィードバック（Common-Mode Feed Back，以下ＣＭＦＢ）回路とを組み合わせて、入力電圧の同相成分を除去する回路が提案されている（例えば、特許文献１参照）。
【０００３】
図１３は従来例のＣＭＦＢ回路を有する差動対の回路図であり、これに類似する回路が特許文献１に開示されている。
【０００４】
図１３の差動対は、入力端子1n1、In2に入力された入力電圧がそれぞれトランジスタM3、M4のゲートに、所定のバイアス電圧Vbias2がトランジスタM5のゲートにそれぞれ入力される。また、トランジスタM1とM3の間に出力端子Out1を、トランジスタM2とM4の間に出力端子Out2を設け、出力端子Out1、Out2の動作点を固定するためのＣＭＦＢ回路１２１を接続して、フィードバック電圧Vbias1をゲートが共通に接続されたトランジスタM1、M2に入力する。
【０００５】
このような従来の回路においては、差動対の持つ同相成分除去の性質を利用しているため、縦積みされるトランジスタ数に下限があり、低電圧条件下で動作させると出力信号振幅の限界が低いという問題がある。
【０００６】
例えば、半導体集積回路において、デジタル回路と同じチップ上にアナログ回路を作成することが多々ある。回路の集積度を高くするにはデジタル回路とアナログ回路を同じ電圧で動作させる方が有利であるが、今後さらにプロセスの微細化が進行した場合は電源電圧のより一層の低下が避けられない。例えば、近い将来の実用化が見込まれる0.11μmプロセス集積回路におけるデジタル回路の動作電圧は1.5V程度であるが、さらにプロセスの微細化が進めば動作電圧は一層低下することが予想される。
【０００７】
図１３の回路について出力信号振幅の限界を求める。各トランジスタの飽和電圧（トランジスタのドレイン・ソース間の電位差）をVsat、スレッショルド電圧（トランジスタのソース・ゲート間の電位差）をVtとする。電源線の間にはトランジスタM5、M4、M2（あるいはトランジスタM5、M3、M1について考えても良い）が存在するから、出力信号振幅の限界Vmaxは、電源電圧Vddからこれら３つのトランジスタのドレイン・ソース間電圧とVssを差し引いたものである。ドレイン・ソース間に最低必要な電圧はVsatであるから、Vmax=Vdd-(Vsat+Vsat+Vsat)-Vss=Vdd-3Vsat-Vssである。
例えば、各トランジスタの飽和電圧Vsatが0.2V、スレッショルド電圧Vtが0.5V、Vss=0V（接地）という場合を考える。前述の0.11μmプロセスの場合だとVdd=1.5Vであるから、Vmax=0.9Vであるが、仮に動作電圧カVdd=1.0Vまで低下した場合を考えると、Vdd=1.5V時の半分以下のVmax=0.4Vとなる。
【０００８】
つまり、今後電源電圧がさらに低下した場合に、上記差動対ではデジタル回路と同じ電圧で動作させても十分な性能、すなわち十分な出力振幅を得られなくなり、例えば図１３の回路を用いてノイズ除去回路を構成しても十分なノイズ除去性能を得ることが困難になることが予想される。
【０００９】
【特許文献１】
特開2000-148262公報（図１５）
【００１０】
【発明が解決しようとする課題】
平衡型増幅器は差動対の持つ同相成分除去の性質を利用しているため、縦積みされるトランジスタ数に下限があり、低電圧条件下で動作させると出力信号振幅の限界が低いという問題がある。
【００１１】
そこで、本発明の目的は、低電圧でも出力信号振幅の上限が高い平衡型増幅器およびこの平衡型増幅器を用いて低電圧でも十分な性能を発揮できるフィルタを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の第１局面は、第１、第２の入力端子と、第１、第２の出力端子と第１、第２の電流源を有し、前記第１の電流源より供給される電流から、前記第１、第２の入力端子へ入力された各々の電圧に応じた電流の和に対応する電流を差し引いた電流を前記第１の出力端子から出力して、前記第２の電流源より供給される電流から、前記第１、第２の入力端子に入力された各々の電圧に応じた電流の和に対応する電流を差し引いた電流を前記第２の出力端子から出力する第１、第２の電圧電流変換回路を具備し、前記第１、第２の電圧電流変換回路の第２の入力端子及び第２の出力端子の４つの端子が共通に接続され、差動入力信号を前記第１の電圧電流変換回路の第１の入力端子と前記第２の電圧電流変換回路の第１の入力端子から入力し、差動出力信号を前記第１の電圧電流変換回路の第１の出力端子と前記第２の電圧電流変換回路の第１の出力端子から出力することを特徴とする平衡型増幅器を提供する。
【００１３】
本発明の第２局面は、第１、第２の入力端子と、第１、第２の出力端子とを有し、前記第１の入力端子の入力信号の極性に対して前記第１の出力端子からの出力信号の極性が反転し、前記第２の入力端子の入力信号の極性に対して前記第２の出力端子からの出力信号の極性が反転するように、前記第１の入力端子と前記第２の入力端子から入力された電圧の和に対応した電流を前記第１の出力端子及び第２の出力端子の両方から出力することを特徴とする第１、第２の電圧電流変換回路を具備し、前記第１、第２の電圧電流変換回路の第２の入力端子と第２の出力端子の４つの端子が互いに接続され、前記第１の電圧電流変換回路の第１の入力端子と前記第２の電圧電流変換回路の第１の入力端子から差動入力信号を入力し、前記第１の電圧電流変換回路の第１の出力端子と前記第２の電圧電流変換回路の第１の出力端子から差動出力信号を出力することを特徴とする平衡型増幅器を提供する。
【００１４】
本発明の第３局面は、第１及び第２入力端子並びに第１及び第２出力端子を各々が有する第１及び第２電圧電流変換器を含んで構成され、前記第１及び第２電圧電流変換器は、これらの第１入力端子にそれぞれ印加された差動入力電圧を差動出力電流に変換し、前記差動出力電流の各々を対応する前記第１及び第２出力端子の両方から出力するものであり、前記差動入力電圧の同相成分を相殺して差動成分を抽出するために、前記第１電圧電流変換器の第２入力端子及び第２出力端子と前記第２電圧電流変換器の第２入力端子及び第２出力端子との計４つの端子を共通に接続した、平衡型増幅器を提供する。
【００１６】
本発明の第４局面は、第１および第３局面に従った平衡型増幅器により構成されるフィルタを提供する。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る平衡型増幅器およびこれを利用したフィルタについて説明する。
【００１８】
（第１の実施形態）
図１に本発明の平衡型増幅器の第一の実施形態のブロック図を示す。この平衡型増幅器は、逆相入力端子in1、in2と、正相出力端子out1、out2の４端子を各々有する２つの電圧電流変換回路Gm1、Gm2で構成されている。電圧電流変換回路Gm1の正相出力端子out2、逆相入力端子in2と電圧電流変換回路Gm2の正相出力端子out2、逆相入力端子in2の４つは共通に接続されており、差動入力信号は電圧電流変換回路Gm1の逆相入力端子in1と電圧電流変換回路Gm2の正相入力端子in1から入力され、差動出力信号は電圧電流変換回路Gm1の正相出力端子out1と電圧電流変換回路Gm2の逆相出力端子out1の両方から出力される。
【００１９】
電圧電流変換回路Gm1、Gm2の動作を説明する。電圧電流変換回路Gm1、Gm2は、それぞれの逆相入力端子in1、in2への入力電圧を電流に変換して正相出力端子out1、out2の両方に出力する。正相出力端子outlからの出力は逆相入力端子in1、in2の両方に依存する。同様に正相出力端子out2からの出力は逆相入力端子in1,in2の両方に依存する。
【００２０】
次に、本実施形態の平衡型増幅器の動作を説明する。説明を簡単にする為、電圧電流変換回路Gml、Gm2各々の正相出力端子out1、out2から出力される電流は常に等しいものとするが、実際には正相出力端子out1からの出力電流と正相出力端子out2からの出力電流は等しくなくてもよい。
【００２１】
電圧電流変換回路Gm1への入力電圧をV1、電圧電流変換回路Gm2への入力電圧をV2とし、入力電圧の差動成分を2Vin、同相成分をVcmとすると、V1=Vin+Vcm、V2=-Vin+Vcmとなる。電圧電流変換回路Gml、Gm2のトランスコンダクタンスをGmとおき、電圧電流変換回路Gm1の正相出力端子outlならびにout2からの出力を１１、電圧電流変換回路Gm2の正相出力端子outlおよびout2からの出力をI2、電圧電流変換回路Gm1、Gm2のin2、out2の４端子を接続した線上の電位をVaとすると、出力電流は入力電圧を変換したもので、I1=-Gm(V1+Va)、I2=-Gm(V2+Va)と表される。
【００２２】
ところで、電圧電流変換回路Gm1、Gm2の入力インピーダンスは非常に大きいので、帰還された電流は電圧電流変換回路Gm1、Gm2のどちらの逆相入力端子in2にも流れこむことができないからn+I2=0となる。
【００２３】
I1=-Gm(V1+Va)及びI2=-Gm(V2+Va)の式よりVa、I1、I2を計算すると、Va=-Vcm、n=-Gm・Vin、I2=Gm・Vinとなる。すなわち、逆相入力端子in2には同相成分を相殺する帰還がかかり、出力電流からは同相成分が除去されていることが分かる。
本実施形態で用いる電圧電流変換回路Gm1、Gm2の第１の具体的構成例を図８に示す。図８の回路は、電位Vddの電源線と、電位Vssの電源線と、逆相入力端子in1、in2と、正相出力端子out1、out2と、電流源J1、J2と、入力端子からの信号を受けるｎチャネル型のトランジスタM1〜M4からなる。
【００２４】
トランジスタM1〜M4はソースは電位Vssの電源線に、電流源J1、J2は一端が電位Vddの電源線に接続され、電流源J1の他端とトランジスタM1、M2のドレインとの間が共通に接続され、この接続線上に正相出力端子out1が設けられる。電流源J2の他端とトランジスタM3、M4のドレインとの間は共通に接続され、この接続線上に正相出力端子out2が設けられる。トランジスタM1、M3のゲート間は接続され、この接続線上に逆相入力端子inlが設けられる。トランジスタM2、M4のゲート間は接続され、この接続線上に逆相入力端子in2が設けられる。以上により、２入力２出力の電圧電流変換回路が構成される。
【００２５】
図８の電圧電流変換回路の動作を説明する。まず、正相出力端子outlからの出力電流に関して説明する。
【００２６】
逆相入力端子in1への入力電圧に応じた電流がトランジスタM1のドレイン・ソース間に、同様に逆相入力端子in2への入力電圧に応じた電流がトランジスタM2のドレイン・ソース間に流れる。これによって、正相出力端子out1からの出力電流は、電流源J1から供給される電流から前述の逆相入力端子in1、in2への各々の入力電圧に応じた電流の和そのものを差し引いた電流となる。正相出力端子out2についても同様で、電流源J2から供給される電流から前述の逆相入力端子in1、in2への各々の入力電圧に応じた電流の和そのものを差し引いた電流となる。
【００２７】
図８の電圧電流変換回路において、各トランジスタの飽和電圧をVsat、スレッショルド電圧をVtとすると、出力信号振幅の限界Vmaxは動作電圧Vddよりも電流源J1の両端の電位差、トランジスタM1のドレイン・ソース間電圧分およびVssを差し引いた値になる。通常、電流源J1はトランジスタのゲートに所定の電圧を印加した構成であり、電流源として動作させるためには両端の電位差は最低でもVsat必要であるから、Vmax=Vdd-Vsat-Vsat-Vss=Vdd-2sat-Vssとなる。
【００２８】
例えば、各トランジスタの飽和電圧Vsatが0.2V、スレッショルド電圧Vtが0.5V、電源電圧Vddが1.0V、Vssが0V（接地）とするとVmax=0.6Vとなり、従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器に比べて出力信号振幅の限界が向上しており、従来より低電圧でも十分な性能を発揮できると期待される。
【００２９】
本実施形態で用いる電圧電流変換回路Gml、Gm2の第２の具体的構成例を図９に示す。この回路は、電位Vddの電源線９１と、電位Vssの電源線９２と、逆相入力端子in1、in2と、正相出力端子out1、out2と、ｎチャネル型のトランジスタM1〜M8と、ｐチャネル型のトランジスタM9〜M12からなる。
【００３０】
トランジスタM1〜M8のソースは電源線９２に、トランジスタM9〜M12のソースは電源線９１に接続されている。トランジスタM5、M6、Mllのドレイン間は共通に接続されており、この接続線上に正相出力端子out1が設けられている。トランジスタM7、M8、M12のドレイン間は共通に接続されており、この接続線上に正相出力端子out2が設けられている。トランジスタM5、M7のゲート間は接続され、この接続線上に逆相入力端子in1が設けられている。トランジスタM6、M8のゲート間は接続され、この接続線上に逆相入力端子in2が設けられている。
【００３１】
トランジスタM1、M3のゲート間は接続され、この接続線上に正相入力端子in3が設けられている。トランジスタM2、M4のゲート間は接続され、この接続線上に正相出力端子in4が設けられている。
【００３２】
トランジスタM11のゲートとトランジスタM10のゲートとドレインとトランジスタM3、M4のドレインの５箇所の間は共通に接続されている。同様にトランジスタM12のゲートとトランジスタM9のゲートとドレインとトランジスタM1、M2のドレインの５箇所の間は共通に接続されている。以上により、逆相２入力正相２入力正相２出力の電圧電流変換回路が構成される。
【００３３】
図９の電圧電流変換回路の動作を説明する。トランジスタM10のソース・ドレイン間には正相入力端子in3、in4への各々の入力電圧に応じた電流の和に等しい電流が流れる。トランジスタM10、M11はカレントミラーを構成しているので、結局トランジスタM11のソース・ドレイン間を流れる電流は正相入力端子in3、in4に制御される。同様にトランジスタM12のソース・ドレイン間を流れる電流も正相入力端子in3、in4によって制御される。つまり、トランジスタM11、M12は正相入力端子in3、in4によって制御される可変電流源となっている。
【００３４】
従って、図９の電圧電流変換回路は、図８の定電流源J1、J2を可変電流源の働きをするトランジスタM11、M12で置き換えた構成となっているので、正相出力端子out1、out2からの出力電流は正相入力端子in3、in4への入力電圧に応じた電流の和に等しい電流から、逆相入力端子in1、in2への入力電圧に応じた電流の和そのものを差し引いた電流となる。
【００３５】
図１の回路で用いた電圧電流変換回路では、図９で示される正相入力端子in3、in4は電圧電流変換回路の内部で所定の電位点に接続した上で電圧電流変換回路の外部から遮蔽した状態にしてあり、電圧電流変換回路の外部からの入力を受ける状態にしていないが、この構成に限らず、正相入力端子in3、in4が外部から入力を受けることのできる構成のものを用いても構わない。この場合は図１の電圧電流変換回路として、１段増幅の逆相２入力正相２入力正相２出力の電圧電流変換回路を用いたことになる。
【００３６】
図９の電圧電流変換回路は、電源線９１、９２の間に直列に接続されたトランジスタの数が２個までであるソース接地増幅回路の構成になっているので、従来よりも出力信号振幅の限界が高い。
【００３７】
図９の電圧電流変換回路において、各トランジスタの飽和電圧をVsat、スレッショルド電圧をVtとすると、出力信号振幅の限界Vmaxは動作電圧VddよりトランジスタM8、M12のドレイン・ソース間電圧分およびVssを差し引いた値になるから、Vmax=Vdd-Vsat-Vsat-Vss=Vdd-2sat-Vssとなる。
【００３８】
例えば、各トランジスタの飽和電圧Vsatが0.2V、スレッショルド電圧Vtが0.5V、電源電圧Vddが1.0V、Vssが0V（接地）とするとVmax=0.6Vとなり、従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器に比べて出力信号振幅の限界が向上しており、従来より低電圧でも十分な性能を発揮できると期待される。
【００３９】
本実施形態で用いる電圧電流変換回路Gm1、Gm2の第３の具体的構成例を図１０に示す。電位がVddの電源線１０１と、電位がVssの電源線１０２と、逆相入力端子in1、in2と、ｎチャネルのトランジスタM1〜M6と、ｐチャネルのトランジスタM7〜M12と、キャパシタC1、C2と正相出力端子out1、out2とからなる。
【００４０】
トランジスタMl〜M6のソースは電源線１０２に、トランジスタM7〜M12のソースは電源線１０１に接続されている。トランジスタM7〜M12のゲートには共通のバイアス電圧が印加されていて、トランジスタM7〜M12は電流源として機能している。
【００４１】
図１０の回路全体としては逆相２入力正相２出力を有する電圧電流変換回路である。機能ごとに分けると、２入力１出力の電圧電流変換回路１０３と、１入力１出力の電流電圧変換回路１０４と、１入力１出力の増幅回路１０５と、１入力２出力の増幅回路と１０６に分けられる。
【００４２】
逆相入力端子in1、in2に入力された２入力信号は２入力１出力の電圧電流変換回路１０３に入力され、１入力１出力の電流電圧変換回路１０４、１入力１出力の増幅回路１０５、１入力２出力の増幅回路と１０６を順に通過して最終の２出力信号となり、正相出力端子outl、out2から出力される。
【００４３】
２入力１出力の電圧電流変換回路１０３はトランジスタM1、M2、M7、M8から構成される。これら４つのトランジスタのドレイン同士は相互に接続されており、ドレイン同士を接続する線上から後段の回路へ出力する。
【００４４】
１入力１出力電流電圧変換回路１０４はトランジスタM3、M9から構成される。トランジスタM3のゲート、ドレイン、トランジスタM9のドレインは接続されており、この接続線上で前段の回路からの入力を受け、後段の回路へ出力する。
【００４５】
１入力１出力増幅回路１０５はトランジスタM4、M10から構成される。トランジスタＭ４のゲートに前段の回路からの信号が入力される。トランジスタM4、M10はドレイン間は接続されていて、この接続線上から後段の回路へ出力する。
【００４６】
前記１入力２出力増幅回路１０６はトランジスタM5、M6、M11、M12、キャパシタC1、C2から構成される。トランジスタＭ５とＭ６のゲート間は接続されていて、この接続線上に前段の回路からの信号が入力される。トランジスタM5、M11のドレイン間は接続されていて、この接続線上に正相出力端子out1が設けられる。同様にトランジスタM6、M12のドレイン間も接続されていて、この接続線上に正相出力端子out2が設けられる。また、トランジスタM5、M6のゲート・ドレイン間は位相補償のためのキャパシタC1、C2を介して接続されている。
【００４７】
図１の回路で用いられている電圧電流変換回路Gm1、Gm2は、図１０のトランジスタM7〜M12が定電流源として構成されていて、図１０のトランジスタM7〜M12のゲート電圧Vbiasは一定の電位線から供給されているものであるが、この構成の回路に限らず、図１０の回路に加えてバイアス回路と正相入力端子in3、in4を有し、この正相入力端子in3、in4は外部から入力を受け、この正相入力端子in3、in4からの入力によってVbiasを供給するバイアス回路を制御する構成のものを用いても構わない。この場合は図１の電圧電流変換回路として、２段増幅の逆相２入力正相２入力正相２出力の電圧電流変換回路を用いたことになる。
【００４８】
図１０の電圧電流変換回路は、電源線１０１、１０２の間に縦積みにされるトランジスタの段数が２段までであるソース接地増幅回路の構成になっているので、従来よりも出力信号振幅の限界が高いとともに、２段アンプの構成になっているので電圧電流変換回路のトランスコンダクタンスを大きくすることができるという特徴がある。
【００４９】
図１０の電圧電流変換回路において、各トランジスタの飽和電圧をVsat、スレッショルド電圧をVtとすると、出力信号振幅の限界Vmaxは動作電圧VddよりトランジスタM8、M12のドレイン・ソース間電圧分およびVssを差し引いた値になるから、Vmax=Vdd-Vsat-Vsat-Vss=Vdd-2sat-Vssとなる。
【００５０】
例えば、各トランジスタの飽和電圧Vsatが0.2V、スレッショルド電圧Vtが0.5V、電源電圧Vddが1.0V、Vssが0V（接地）とするとVmax=0.6Vとなり、従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器に比べて出力信号振幅の限界が向上しており、従来より低電圧でも十分な性能を発揮できると期待される。
【００５１】
（第２の実施形態）
図２に本発明の平衡型増幅器の第２の実施形態のブロック図を示す。この平衡型増幅器は、逆相入力端子in1、in2と、正相出力端子out1、out2の４端子を各々有する電圧電流変換回路Gm1、Gm2と、前記電圧電流変換回路Gm1の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子２１ａと、前記電圧電流変換回路Gm2の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子２１ｂとからなる電圧入力電圧出力の平衡型増幅器である。電圧電流変換回路Gml、Gm2の各々の逆相入力端子in2及び正相出力端子out2の４端子は互いに接続されている。
【００５２】
次に本実施形態の平衡型増幅器の動作を説明する。説明を簡単にするため、電圧電流変換回路Gm1、Gm2各々の正相出力端子out1、out2からの出力電流は常に等しいものとする。
【００５３】
電圧電流変換回路Gm1への入力電圧をV1、電圧電流変換回路Gm2への入力電圧をV2とし、入力電圧の差動成分を2Vin、同相成分をVcm、電圧電流変換回路Gm1、Gm2のトランスコンダクタンスをGm、インピーダンス素子２１ａ、２１ｂのインピーダンスを両方共にZ1、電圧電流変換回路Gm1の正相出力端子out1の出力電圧をV3、電圧電流変換回路Gm2の正相出力端子out1からの出力電圧をV4、電圧電流変換回路Gm1のout1、out2からの出力電流をI1、電圧電流変換回路Gm2のout1、out2からの出力電流をI2、電圧電流変換回路Gm1、Gm2のout2、in2同士を接続した線の電位をVaとする。
【００５４】
電圧電流変換回路Gm1、Gm2は入力電圧を電流に変換したものを出力し、入力電圧と出力電流の関係はn=-Gm(V1+Va)、I2=-Gm(V2+Va)である。ところで、本実施形態の平衡型増幅器は、通常は出力信号をバッファ回路等の入力インピーダンスの高い回路に出力する使い方をするから、通常の使い方をする限り出力電流は全て帰還される。よってV3=V1+I1・Zl、V4=V2+I2・Z1となる。電圧電流変換回路Gm1、Gm2の正相出力端子out2に出力された電流は、いずれの逆相入力端子in2にも流れることができないからI1+I2=0である。V1=Vin+Vcm、V2=-Vin+Vcmであるから、Va、V3、V4を計算すると、Va=-Vcm、V3=Vcm-Vin-Gm・Z1・Vin、そしてV4=Vcm-Vin+Gm・Z1・Vinとなる。
【００５５】
ところで、通常は差動電圧利得を大きくする（本実施形態ならばGm・Z1>>1）ので、V3〜Vcm-Gm・Z1・Vin、V4〜Vcm+Gm・Z1・Vinと表せる。すなわち、入力差動電圧はGm・Z1倍され、入力同相電圧はそのまま出力に現れる。同相除去比（Common-Mode Rejection Ratio，以下、ＣＭＲＲ）は、（差動電圧利得）／（同相電圧利得）で定義されるので、本実施形態の回路のＣＭＲＲはGm・Z1となり、前述の通りGm・Z1>>1であるから大きなＣＭＲＲを得られる。
【００５６】
本実施形態では電圧電流変換回路Gm1、Gm2として、例えば前記図８乃至図１０の回路を用いることが考えられる。図９の電圧電流変換回路における正相入力端子の扱いは前述の通りで、逆相２入力正相２出力の電圧電流変換回路として利用する。しかし、これに限定されず、本実施形態の電圧電流変換回路Gm1、Gm2として、例えば前述の図９の回路を逆相２入力正相２入力正相２出力の電圧電流変換回路として構成したものを用いても良い。
【００５７】
前述の通りこれらの電圧電流変換回路を用いることによって、従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器に比べて低電圧動作下でも高い出力振幅限界が得られるという利点が生まれる。また、図１０の回路は図８、図９の回路よりもトランスコンダクタンスGmを大きくできるので、図８、図９の回路を用いた場合に比べてより一層ＣＭＲＲを大きくすることができるという利点もある。
【００５８】
本実施形態の利点は増幅器の利得に相当する大きさのＣＭＲＲを得ることができる点と、従来よりも低い電圧での動作でも高い出力信号振幅限界が得られる点にある。
【００５９】
（第３の実施形態）
図３に本発明の平衡型増幅器の第３の実施形態のブロック図を示す。この平衡型増幅器は、逆相入力端子in1、in2と、正相出力端子outl、out2の４端子を各々有する電圧電流変換回路Gm1、Gm2と、前記電圧電流変換回路Gm1の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子３１ａと、前記電圧電流変換回路Gm2の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子３１ｂと、前記電圧電流変換回路Gm1の逆相入力端子in1の間に一端を接続されたインピーダンス素子３２ａと、前記電圧電流変換回路Gm2の逆相入力端子in1に一端を接続されたインピーダンス素子３２ｂとからなる電圧入力電圧出力の平衡型増幅器である。電圧電流変換回路Gm1、Gm2の各々の逆相入力端子in2及び正相出力端子out2の４端子は互いに接続されている。
【００６０】
次に本実施形態の平衡型増幅器の動作を説明する。説明を簡単にするため、電圧電流変換回路Gm1、Gm2各々の正相出力端子out1、out2からの出力電流は常に等しいものとするが、実際には等しくなくても構わない。
【００６１】
本実施形態の平衡型増幅器のインピーダンス素子３２ａ側への入力電圧をＶｌ、インピーダンス素子３２ｂ側への入力電圧をＶ２とし、前記入力電圧の差動成分を2Vin、同相成分をVcm、前記電圧電流変換回路Gm1、Gm2のトランスコンダクタンスをGm、前記インピーダンス素子３１ａ、３１ｂのインピーダンスを両方共にZ1、前記インピーダンス素子３２ａ、３２ｂのインピーダンスを両方共にZ2、前記電圧電流変換回路Gm1の正相出力端子outlの出力電圧をV3、前記電圧電流変換回路Gm2の正相出力端子out1からの出力電圧をV4、前記電圧電流変換回路Gmlのout1、out2からの出力電流をI1、前記電圧電流変換回路Gm2のout1、out2からの出力電流をI2、前記電圧電流変換回路Gm1の逆相入力端子in1とインピーダンス素子３１ａ、３２ａとを接続する線上の電位をVa、前記電圧電流変換回路Gm2の逆相入力端子in1とインピーダンス素子３１ｂ、３２ｂとを接続する線上の電位をVb、前記電圧電流変換回路Gm1、Gm2のout2、in2の４端子を互いに接続した線上の電位をVcとする。
【００６２】
電圧電流変換回路Gm1、Gm2は入力電圧を電流に変換したものを出力し、入力電圧と出力電流の関係はI1=-Gm(Va+Vc)、 I2=-Gm(Vb+Vc)である。ところで、本実施形態の平衡型増幅器は、通常は出力信号をバッファ回路等の入力インピーダンスの高い回路に出力する使い方をするから、通常の使い方をする限り出力電流は全て帰還される。よってV3=Va+I1・Z1、 V4=Vb+I2・Z1となる。電圧電流変換回路Gm1、Gm2の正相出力端子out2に出力された電流は、いずれの逆相入力端子in2にも流れることができないからn+I2=0である。正相出力端子out1から帰還された電流は逆相入力端子in1には流れ込めない（インピーダンスが非常に高いから）ので、Va=Vl+Il・Z2、Vb=V2+I2・Z2である。さらにV1=Vin+Vcm、V2=-Vin+Vcmであるから、Va、Vb、Vc、V3、V4を計算すると、
【数１】
【００６３】
このときGm・Z1>>1、 Gm・Z2>>1とすれば、微小な項を無視できて
【数２】
【００６４】
本実施形態の電圧電流変換回路Gm1、Gm2として、例えば前記図８乃至図１０の回路を用いることが考えられる。図９の電圧電流変換回路における正相入力端子の扱いは前述の通りで、逆相２入力正相２出力の電圧電流変換回路として利用する。しかし、これに限定されず、本実施形態の電圧電流変換回路Gm1、Gm2として、前述の図９や図１０を逆相２入力正相２入力正相２出力の電圧電流変換回路として構成したものを用いても良い。電圧電流変換回路Gm1、Gm2として、これらの回路を用いることで、前述の通り従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器に比べて出力信号振幅の限界が高くなるという利点がある。
【００６５】
本実施形態の利点は増幅器の利得に相当する大きさのＣＭＲＲを得ることができる点と、ＣＭＲＲがインピーダンス素子のインピーダンス値の比という比較的安定した値で決定でき、トランスコンダクタンス値のような変動しやすい値に依存しないので安定するという点と、電圧電流変換回路Gm1、Gm2として図８乃至図１０の回路を使用すれば従来より低電圧で動作させても高い出力信号振幅を得ることが可能になる点にある。
【００６６】
（第４の実施形態）
図４に本発明の平衡型増幅器の第４の実施形態のブロック図を示す。この平衡型増幅器は、逆相入力端子in1、in2と正相入力端子in3、in4と正相出力端子out1、out2の４端子を各々有する電圧電流変換回路Gm1、Gm2、Gm3と、前記電圧電流変換回路Gm1の逆相入力端子in1と正相出力端子outlの間に並列に接続されたインピーダンス素子４１ａと、前記電圧電流変換回路Gm2の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子４１ｂと、前記電圧電流変換回路Gm1の逆相入力端子in1と前記インピーダンス素子４１ａとの間に一端を接続されたインピーダンス素子４２ａと、電圧電流変換回路Gm2の逆相入力端子inlと前記インピーダンス素子４１ｂとの間に一端を接続されたインピーダンス素子４２ｂとからなる電圧入力電圧出力の平衡型増幅器である。
【００６７】
電圧電流変換回路Gm1、Gm2の正相入力端子in3、in4は共通の電位に接続されている。電圧電流変換回路Gm1、Gm2の各々の逆相入力端子in2及び正相出力端子out2の４端子は互いに接続されている。電圧電流変換回路Gm3の逆相入力端子in1及び正相入力端子out1は電圧電流変換回路Gm1の逆相入力端子inlに接続され、電圧電流変換回路Ｇｍ３の逆相入力端子in2及び正相入力端子out2は電圧電流変換回路Gm2の逆相入力端子in1に接続され、電圧電流変換回路Gm3の正相入力端子in3、in4は共通の電位に接続されている。
【００６８】
次に本実施形態の平衡型増幅器の動作を説明する。尚、説明を簡単にするため、電圧電流変換回路Gm1の正相出力端子out1、out2からの出力電流は常に等しいものとする。電圧電流変換回路Gm2、Gm3についても同様とするが、電圧電流変換回路Gm1、Gm2については等しくなくてもよい。
【００６９】
本発明の平衡型増幅器の前記インピーダンス素子４２ａ側への入力電圧をV1、インピーダンス素子４２ａ側への入力電圧をV2とし、前記入力電圧の差動成分を2Vin、同相成分をVcm前記電圧電流変換回路Gm1、Gm2のトランスコンダクタンスをGma、前記電圧電流変換回路Gm3のトランスコンダクタンスをGmb、前記インピーダンス素子４１ａ、４１ｂのインピーダンスを両方共にZ1、前記インピーダンス素子４２ａ、４２ｂのインピーダンスを両方共にZ2、前記電圧電流変換回路Gm1の正相出力端子out1の出力電圧をV3、前記電圧電流変換回路Gm2の正相出力端子out1からの出力電圧をV4、前記電圧電流変換回路Gm1のout1、out2からの出力電流をI1、前記電圧電流変換回路Gm2のout1、out2からの出力電流をI2、前記電圧電流変換回路Gm3のout1、out2からの出力電流をI3、前記電圧電流変換回路Gm1の逆相入力端子in1の電位をVa、前記電圧電流変換回路Gm2の逆相入力端子in1の電位をVb、前記電圧電流変換回路Gm1および電圧電流変換回路Gm2の各々の逆相入力端子in2の電位をVc、前記電圧電流変換回路Gm1、Gm2の正相入力端子in3、in4に入力される基準電圧をVref1、前記電圧電流変換回路Gm3の正相入力端子in3、in4に入力される基準電圧をVref2とする。
【００７０】
電圧電流変換回路Gm1、Gm2、Gm3は入力電圧を電流に変換したものを出力し、入力電圧と出力電圧の関係はI1=Gma(2Vref1-Va-Vc)、I2=Gma(2Vref1-Vb-Vc)、およびI3=Gmb(2Vref2-Va-Vb)である。
【００７１】
ところで、本実施形態の平衡型増幅器は、通常は出力信号をバッファ回路等の入力インピーダンスの高い回路に出力するから、通常の使い方をする限り出力電流は全て帰還される。よってV3=Va+I1・Z1、V4=Vb+I2・Z1となる。電圧電流変換回路Gm1、Gm2の正相出力端子out2に出力された電流は、いずれの逆相入力端子in2にも流れることができないからI1+I2=0である。電圧電流変換回路Gm3の逆相入力端子in1、in2のインピーダンスは高いために電流は流れ込めないので、Va=V1+(I1+I3)Z2、Vb=V2+(I2+I3)Z2である。本実施形態の平衡型増幅器の差動入力信号はV1=Vin+Vcm、V2=-Vin+Vcmと表される。
【００７２】
以上よりVa、Vb、Vc、V3、V4を計算すると、
【数３】
【００７３】
ここで、Gma・Z1>>1、Gmb・Z1>>1、Gma・Z2>>1、Gmb・Z2>>1として微小な項を無視すれば、
【数４】
【００７４】
すなわち、差動利得はZ1/Z2倍でインピーダンス素子によって決定されトランスコンダクタンスGmの変動の影響を受けないことと、同相出力電圧は電圧電流変換回路Gm3の正相入力端子in3、in4へ入力される基準電圧Vref2に等しくなるから、電圧電流変換回路Gm3の正相入力端子in3、in4への入力電圧Vrefは同相出力電圧を制御するバイアス電圧となっていることがわかる。例えばVref2を0.7Vとすると出力電圧の同相成分も0.7Vとなる。
ここでVref1=Vref2=VrefとすればVa=Vb=Vc=Vrefとなるから、全ての電圧電流変換回路の入力電圧は等しくなるので、全ての電圧電流変換回路の入力端子in1、in2、in3、in4間を仮想短絡（virtual short）とみなすことができるようになる。これにより、各電圧電流変換回路Gml、Gm2、Gm3は、入力信号を受けるトランジスタを線形入力範囲の狭いもので構成することも可能となる。
【００７５】
本実施形態における電圧電流変換回路Gm1、Gm2、Gm3として図９の回路を用いることができる。また、図１０の電圧電流変換回路を、正相入力端子in3、in4への入力電圧によってトランジスタM7〜M12へ印加されるバイアス電圧を制御可能な回路を付加した構成にして、本実施形態の電圧電流変換回路Gm1〜Gm3として用いても良い。
【００７６】
本実施形態の利点は、差動利得をインピーダンス値の比という比較的安定した値で決定でき、しかも、出力電圧の動作点を外部から正相入力端子に入力した電圧で決定できるという点と、従来に比べて低電圧で動作させても高い出力信号振幅が得られるという点にある。
【００７７】
（第５の実施形態）
図５に本発明の平衡型増幅器の第５の実施形態のブロック図を示す。尚、第４の実施形態と共通な部分の説明は省略する。
【００７８】
本実施形態の平衡型増幅器は第４の実施形態におけるインピーダンス素子４２ａ、４２ｂの代わりに単相入力単相出力電圧電流変換回路Gm4、Gm5を用いた構成になっている。本実施形態の平衡型増幅器は、逆相入力端子in1、in2と正相入力端子in3、in4と正相出力端子out1、out2の４端子を各々有する電圧電流変換回路Gm1、Gm2、Gm3と、前記電圧電流変換回路Gmlの逆相入力端子in1と正相出力端子outlの間に並列に接続されたインピーダンス素子５１ａと、前記電圧電流変換回路Gm2の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子５１ｂと、単相入力単相出力電圧電流変換回路Gm4、Gm5とからなる電圧入力電圧出力の平衡型増幅器である。
【００７９】
前記電圧電流変換回路Gm1、Gm2、Gm3の正相入力端子in3、in4は共通の電位に接続されている。前記単相入力単相出力電圧電流変換回路Gm4の出力端子は前記電圧電流変換回路Gmlの逆相入力端子in1に一端を接続され、前記単相入力単相出力電圧電流変換回路Gm5の出力端子は前記電圧電流変換回路Gm2の逆相入力端子in1に一端を接続されている。前記電圧電流変換回路Gm1、Gm2の各々の逆相入力端子in2及び正相出力端子out2の４端子は共通に接続されている。前記電圧電流変換回路Gm3は、逆相入力端子in1と正相入力端子out1は電圧電流変換回路Gm1の逆相入力端子in1に接続され、逆相入力端子in2と正相入力端子out2は電圧電流変換回路Gm2の逆相入力端子in1に接続されている。電圧電流変換回路Gm1、Gm2、Gm3の各々の正相入力端子in3、in4は共通の電位に接続されている。
【００８０】
次に本実施形態の平衡型増幅器の動作を説明する。説明を簡単にするため、電圧電流変換回路Gm1、Gm2、Gm3各々の正相出力端子out1、out2からの出力電流は常に等しいものとする。
【００８１】
本発明の平衡型増幅器の前記単相入力単相出力電圧電流変換回路Gm4の入力端子への入力電圧をV1、前記単相入力単相出力電圧電流変換回路Gm5の入力端子への入力電圧をV2とし、前記入力電圧の差動成分を2Vin、同相成分をVcm、前記電圧電流変換回路Gm1、Gm2のトランスコンダクタンスをGma、前記電圧電流変換回路Gm3のトランスコンダクタンスをGmb、前記単相入力単相出力電圧電流変換回路Gm4、Gm5のトランスコンダクタンスを両方共にGmc、前記インピーダンス素子５１ａ、５１ｂのインピーダンスを両方共にZ1、前記電圧電流変換回路Gm1の正相出力端子out1の出力電圧をV3、前記電圧電流変換回路Gm2の正相出力端子out1からの出力電圧をV4、前記電圧電流変換回路Gmlのout1、out2からの出力電流をI1、前記電圧電流変換回路Gm2のout1、out2からの出力電流をI2、前記電圧電流変換回路Gm3のout1、out2からの出力電流をI3、前記電圧電流変換回路Gm1の逆相入力端子in1の電位をVa、前記電圧電流変換回路Gm2の逆相入力端子in1の電位をVb、前記電圧電流変換回路Gmlおよび電圧電流変換回路Gm2の各々の逆相入力端子in2の電位をVc、前記電圧電流変換回路Gml、Gm2、Gm3の正相入力端子in3、in4に入力されるバイアス電圧をVrefとする。
【００８２】
電圧電流変換回路Gm1、Gm2、Gm3は入力電圧を電流に変換したものを出力し、入力電圧と出力電流の関係はI1=Gma(2Vref-Va-Vc)、I2=Gma(2Vref-Vb-Vc)、 I3=Gmb(2Vref-Va-Vb)である。
【００８３】
ところで、本実施形態の平衡型増幅器は、通常は出力信号をバッファ回路等の入力インピーダンスの高い回路に出力する使い方をするから、通常の使い方をする限りは出力電流は全て帰還される。よってV3=Va+I1・Z1、V4=Vb+I2・Z1。電圧電流変換回路Gm1、Gm2の正相出力端子out2に出力された電流は、いずれの逆相入力端子in2にも流れることができないからIl+I2=0である。電圧電流変換回路Gm1、Gm2、Gm3の逆相入力端子in1、in2のインピーダンスは高いために電流は流れ込めないので、I1+I3+Gmc・V1=0、I2+I3+Gmc・V2=0である。本実施形態の平衡型増幅器の差動入力信号はV1=Vin+Vcm、 V2=-Vin+Vcmと表される。
【００８４】
以上よりV3、V4を計算すると、
【数５】
【数６】
【００８５】
本実施形態の単相入力単相出力電圧電流変換回路Gm4、Gm5としては、例えば図７に示すようなソース接地されたトランジスタ回路を用いることができ、非常に簡単な回路で構成できる。
【００８６】
本実施形態における電圧電流変換回路Gm1、Gm2、Gm3としては、例えば図９の回路を用いることができる。また、図１０の電圧電流変換回路を、正相入力端子in3、in4への入力電圧によってトランジスタM7〜M12へ印加されるバイアス電圧を制御可能な回路を付加した構成にして、本実施形態の電圧電流変換回路Gm1〜Gm3として用いても良い。
【００８７】
本実施形態の利点は、後述するようにこの平衡型増幅器を用いてフィルタを構成した場合にGmcの値を可変することで、例えば入力電圧の同相成分Vcmを変えることで、フィルタの周波数特性を容易に制御できるという点にある。入力電圧の同相成分Vcmを変える方法は、例えば本実施形態の平衡型増幅器の前段にもう１つ本実施形態の平衡型増幅器を接続し、前段の平衡型増幅器に印加するバイアス電圧を変えればよい。そうすれば、前段からの同相出力電圧Vcmも変わるので、後段の平衡型増幅器の同相入力電圧Vcmが変わり、後段の平衡型増幅器のGmcの値が変わる。
【００８８】
（第６の実施形態）
図６に本発明の平衡型増幅器の第６の実施形態のブロック図を示す。尚、第５の実施形態と共通な部分の説明は省略する。
【００８９】
本実施形態の平衡型増幅器は、第５の実施形態の平衡型増幅器における単相入力単相出力電圧電流変換回路Gm4、Gm5を、各々３つずつに増やして入力を６系統にしたものである。本実施形態の平衡型増幅器は、逆相入力端子inl、in2と正相入力端子in3、in4と正相出力端子out1、out2の４端子を各々有する電圧電流変換回路Gm1、Gm2、Gm3と、前記電圧電流変換回路Gm1の逆相入力端子in1と正相出力端子out1の間に並列に接続されたインピーダンス素子６１ａと、前記電圧電流変換回路Gm2の逆相入力端子inlと正相出力端子outlの間に並列に接続されたインピーダンス素子６１ｂと、単相入力単相出力電圧電流変換回路Gm4〜Gm9とからなる電圧入力電圧出力の平衡型増幅器である。
【００９０】
電圧電流変換回路Gm1、Gm2、Gm3の正相入力端子in3、in4は共通の電位に接続されている。前記単相入力単相出力電圧電流変換回路Gm4、Gm5、Gm6の出力端子は前記電圧電流変換回路Gm1の逆相入力端子in1に接続され、前記単相入力単相出力電圧電流変換回路Gm7、Gm8、Gm9の出力端子は前記電圧電流変換回路Gm2の逆相入力端子in1に接続されている。電圧電流変換回路Gm1、Gm2の各々の逆相入力端子in2及び正相出力端子out2の４端子は共通に接続されている。前記電圧電流変換回路Gm3は、逆相入力端子in1と正相入力端子out1は電圧電流変換回路Gm1の逆相入力端子in1に接続され、逆相入力端子in2と正相入力端子out2は電圧電流変換回路Gm2の逆相入力端子in1に接続されている。電圧電流変換回路Gm1、Gm2、Gm3の各々の正相入力端子in3、in4は共通の電位に接続されている。単相入力単相出力電圧電流変換回路Gm4〜Gm9のトランスコンダクタンスはいずれも等しい。
【００９１】
次に、本実施形態の平衡型増幅器の動作を説明する。第５の実施形態の平衡型増幅器の動作と共通な動作の説明は省略する。
【００９２】
本実施形態の電圧電流変換回路では、単相入力単相出力電圧電流変換回路Gm4、Gm7の入力電圧Vla、Vlbに第１の差動入力信号を、単相入力単相出力電圧電流変換回路Gm5、Gm8の入力電圧V2a、V2bに第２の差動入力信号を、単相入力単相出力電圧電流変換回路Gm6、Gm9の入力電圧V3a、V3bに第３の差動入力信号をそれぞれ入力する。すなわち、３つの差動入力信号の和をとることが可能であり、この３つの差動入力信号の和を取るという他は第５の実施形態の回路と同様な動作を行い、３つの差動入力信号の和に対応した差動出力信号を出力する。
【００９３】
本実施形態では、３つの差動入力信号を受け付けるようにしたが、本実施形態と同様に単相入力単相出力電圧電流変換回路の数を増やすことにより、容易により一層の多入力構成を実現できる。
【００９４】
また、ここでは説明を簡単にする為、単相入力単相出力電圧電流変換回路Gm4〜Gm9のトランスコンダクタンスを全て等しいとしたが、応用上はこの限りではない。例えば第１の差動入力信号を入力する単相入力単相出力電圧電流変換回路Gm4、Gm7のトランスコンダクタンスを他に比べて高くすれば、第１の差動入力信号の差動成分に対してのみ他の差動入力信号の差動成分よりも相対的に利得を高くするということが可能である。
【００９５】
さらに、本実施形態では電圧電流変換回路Gml、Gm2の各々に接続される単相入力単相出力電圧電流変換回路の個数を等しくしてあるが、必ずしも個数を等しくする必要はない。
【００９６】
なお、第４の実施形態のインピーダンス素子４２ａ、４２ｂ（図４参照）を用いた構成であったのを第５の実施形態では単相入力単相出力電圧電流変換回路Gm4、Gm5を用いた構成にしたように、本実施形態における単相入力単相出力電圧電流変換回路Gm4〜Gm9の代わりに、インピーダンス素子を用いる構成にしても良い。この場合、前述のトランスコンダクタンスと同様、インピーダンス素子のインピーダンスは等しくなくても良い。
【００９７】
本実施形態の利点は、第５の実施形態の利点に加えて、多入力型の平衡型増幅器を提供できる点にある。
【００９８】
（第７の実施形態）
図１１に本発明の平衡型増幅器をフィルタに応用した実施形態のブロック図を示す。
【００９９】
本実施形態のフィルタは５次のリープフロッグフィルタであり、多入力の積分器１１〜１５から構成される。これら多入力の積分器１１〜１５は、本発明の第６の実施形態の平衡型増幅器のインピーダンス素子６１ａ、６１ｂ（図６参照）をキャパシタを用いる構成にすることで実現可能である。本実施形態のように、多入力の積分器を必要とする場合でも本発明による平衡型増幅器を適用して低電圧で動作し、出力信号振幅の高いフィルタが実現可能である。
【０１００】
本実施形態では積分器１１〜１５に図６の回路を使用しているので、入力信号の同相電圧を変えることで図６の単相入力単相出力電圧電流変換回路のトランスコンダクタGmcの値を変えることができる。また、本実施形態のフィルタ回路の時定数、すなわち周波数特性は、Gmcの値に応じて変化するから、入力信号の同相成分を変えることでフィルタの周波数特性を変えることができる。
【０１０１】
前述の通り、積分器１１〜１５に用いられている平衡型増幅器（図６）の出力電圧の同相成分は、電圧電流変換回路Gm1〜Gm3の全ての正相入力端子in3、in4への入力電圧Vrefで決定される（Vrefに略等しくなる）ので、Vrefの値を変えれば出力同相電圧も変わる。積分器１１〜１５は互いの出力と入力が接続されているので、Vrefを大きくすれば入力同相電圧も大きくなり、Gmcの値が大きくなる。結果として図１１のフィルタ回路の時定数も変化する。回路全体でVrefを変えればカットオフ周波数等、周波数特性を変化させることが可能である。
【０１０２】
本実施形態ではＬＰＦ（Low Pass Filter）を想定しているが、本発明の平衡型増幅器を用いたフィルタ回路はこれに限らず、フィルタ回路の構成を変えることでＨＰＦ（High Pass Filter）やＢＰＦ（Band Pass Filter）を作ることも可能である。
【０１０３】
本実施形態のフィルタはリープフロッグ構成を採用したが、本発明の平衡型増幅器を用いたフィルタ回路はこれに限らない。また、フィルタの特性に関しても例えば本実施例で用いた積分器の特性を変えることで、バタワース、チェビシェフ、ベッセル等、様々な特性を有する回路を構成することも可能である。
【０１０４】
（第８の実施形態）
図１２は、本発明の第８の実施形態に係る電圧電流変換回路のブロック図である。この電圧電流変換回路は、入力加算段２０１と、一対の１段目反転増幅段AMP1-1,AMP1-2と、一対の２段目反転増幅段AMP2-1,AMP2-2とにより構成される。入力加算段２０１の反転入力端子は入力端子in1,in2にそれぞれ接続される。入力加算段２０１の出力端子は１段目反転増幅段AMP1-1,AMP1-2の反転入力端子に接続される。１段目反転増幅段AMP1-1,AMP1-2の非反転出力端子は内部端子n1-1とnl-2を介して２段目反転増幅段AMP2-1,AMP2-2の反転入力端子にそれぞれ接続される。２段目反転増幅段AMP2-1,AMP2-2の非反転出力端子は出力端子out1,out2にそれぞれ接続される。２段目反転増幅段AMP2-1の反転入力端子と非反転出力端子との間にはキャパシタＣ１が接続され、同様に２段目反転増幅段AMP2-2の反転入力端子と非反転出力端子との間にはキャパシタＣ２が接続される。
【０１０５】
上記構成の電圧電流変換回路において、入力端子inl、in2に入力された信号は入力加算段２０１により加算・反転され、更に２つの出力端子outl、out2に対して別々に設けられた１段目反転増幅段AMP1-1,AMPl-2及び２段目反転増幅段AMP2-1,AMP2-2により増幅される。
【０１０６】
本実施形態のように１段目および２段目反転増幅段を出力端子outl、out2に対応してそれぞれ２個設けることによって、内部端子n1-1とnl-2は互いに干渉しなくなる。即ち、１段目反転増幅段AMPl-1と２段目反転増幅段AMP2-1との間の内部端子nl-1は１段目反転増幅段AMPl-2と２段目反転増幅段AMP2-2との間の内部端子nl-2に干渉しない。従って内部端子n1-1での出力変動は内部端子n1-2に影響しない。
【０１０７】
本実施形態に係る電圧電流変換回路を用いて平衡型増幅器を構成すれば、位相補償容量C2を十分に大きくして同相成分に対する安定性を十分に確保した場合にでも、差動成分に対する影響をなくすことができ、安定な平衡型増幅器を実現できる。
尚、入力加算段２０１、１段目反転増幅段AMP1-1,AMP1-2および２段目反転増幅段AMP2-1,AMP2-2としては、図１０のように、ソース接地で電源線間（電源電圧Vddと電源電圧Vssの間）に直列に接続される２個までのトランジスタにより構成される回路を利用すればよい。
【０１０８】
図１２の電圧電流変換回路と図１０の電圧電流変換回路の回路との対応関係を説明する。図１２の入力加算段２０１は図１０の電圧電流変換回路１０３，１０４に相当し、図１２の反転増幅段AMP1-1,AMP1-2は図１０の増幅回路１０５に相当し、図１２の反転増幅段AMP2-1，AMP2-2は、ｎチャネル型のトランジスタM5,M11に相当する。即ち、入力加算段２０１は図１０に示される直列接続された２対のトランジスタM1,M7およびM2,M8並びに一対のトランジスタM3.M9によって構成される。反転増幅段AMP1-1,AMP1-2の各々は図１０に示される直列接続された一対のトランジスタM4,M10により構成される。反転増幅段AMP2-1は直列接続された一対のトランジスタM5,M11により構成され、反転増幅段AMP2-2は直列接続された一対のトランジスタM6,M12により構成される。
【０１０９】
図１２に示される電圧電流変換回路は図１に示される平衡型増幅器に適用できる。即ち、この電流電圧変換回路は図１に示される電圧電流変換回路Gm1、Gm2に適用できる。
【０１１０】
【発明の効果】
以上の通り、本発明の平衡型増幅器は単純なソース接地増幅回路を用いた電圧電流変換回路で構成され、その結果従来の同相成分除去能力を失うことなく、低電圧動作でも出力信号振幅の限界が従来よりも高くなった。
【０１１１】
また、本発明の平衡型増幅器に用いた電圧電流変換回路の正相入力端子により同相出力電圧が制御可能であるため、フィルタを構成した場合に時定数の制御が容易に行えるようになった。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る平衡型増幅器のブロック図。
【図２】本発明の第２の実施形態に係る平衡型増幅器のブロック図。
【図３】本発明の第３の実施形態に係る平衡型増幅器のブロック図。
【図４】本発明の第４の実施形態に係る平衡型増幅器のブロック図。
【図５】本発明の第５の実施形態に係る平衡型増幅器のブロック図。
【図６】本発明の第６の実施形態に係る平衡型増幅器のブロック図。
【図７】図５中の単相入力単相出力電圧電流変換回路の一例を示す回路図。
【図８】 図１乃至図６中の電圧電流変換回路Gm1〜Gm3にソース接地の１段増幅器を使用した場合の、電圧電流変換回路の具体的構成の一例を示す回路図。
【図９】図１乃至図６中の電圧電流変換回路Gm1〜Gm3にソース接地の１段増幅器を使用した場合の、電圧電流変換回路の具体的構成の一例を示す回路図。
【図１０】図１乃至図６中の電圧電流変換回路Gm1〜Gm3にソース接地の２段増幅器を使用した場合の、電圧電流変換回路の具体的構成の一例を示す回路図。
【図１１】本発明の第７の実施形態であり、本発明に係る平衡型増幅器を適用した５次のリープフロッグフィルタのブロック図。
【図１２】本発明の第８の実施形態に係る平衡型増幅器のブロック図。
【図１３】従来の差動対とＣＭＦＢ回路を組み合わせた平衡型増幅器の一例を示す回路図。
【符号の説明】
Gm1、Gm2…２つの逆相入力端子と２つの正相出力端子を持つ電圧電流変換回路
in1、in2…電圧電流変換回路の逆相入力端子
out1、out2…電圧電流変換回路の正相出力端子
V1、V2…差動入力信号（電圧）
Ｉ１、Ｉ２…差動出力信号（電流）
２１ａ、２１ｂ…インピーダンス素子
３１ａ、３１ｂ、３２ａ、３２ｂ…インピーダンス素子
４１ａ、４１ｂ、４２ａ、４２ｂ…インピーダンス素子
５１ａ、５１ｂ…インピーダンス素子
６１ａ、６１ｂ…インピーダンス素子
８１…電位Vddの電源線
８２…電位Vssの電源線
９１…電位Vddの電源線
９２…電位Vssの電源線
１０１…電位Vddの電源線
１０２…電位Vssの電源線
１０３…２入力１出力電圧電流変換回路
１０４…１入力１出力電流電圧変換回路
１０５…１入力１出力増幅回路
１０６…１入力２出力増幅回路
１２１…ＣＭＦＢ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a balanced amplifier and a filter using the balanced amplifier, and more particularly to a balanced amplifier having a higher limit of output signal amplitude than that of a conventional amplifier and a filter using the balanced amplifier even under a low voltage.
[0002]
[Prior art]
A balanced amplifier that has the gain only for the differential component of the input signal and has the characteristic of removing the in-phase component can remove the noise mixed in as the in-phase component, compared to the case where the differential signal amplitude is single phase. Since it can be doubled, it is often used in analog / digital mixed integrated circuits and circuits operating at low voltage. Conventionally, a circuit for removing a common-mode component of an input voltage by combining a differential pair and a common-mode feed-back (hereinafter referred to as CMFB) circuit in order to remove the common-mode component has been proposed (for example, Patent Document 1).
[0003]
FIG. 13 is a circuit diagram of a differential pair having a conventional CMFB circuit, and a similar circuit is disclosed in
[0004]
In the differential pair of FIG. 13, the input voltages input to the input terminals 1n1 and In2 are input to the gates of the transistors M3 and M4, respectively, and the predetermined bias voltage Vbias2 is input to the gate of the transistor M5. In addition, an output terminal Out1 is provided between the transistors M1 and M3, an output terminal Out2 is provided between the transistors M2 and M4, and a
[0005]
In such a conventional circuit, there is a lower limit to the number of vertically stacked transistors because the common-phase component removal property of the differential pair is utilized, and the output signal amplitude limit when operated under low voltage conditions. There is a problem that is low.
[0006]
For example, in a semiconductor integrated circuit, an analog circuit is often created on the same chip as a digital circuit. In order to increase the degree of circuit integration, it is advantageous to operate the digital circuit and the analog circuit at the same voltage. However, if the process is further miniaturized in the future, further reduction of the power supply voltage is inevitable. For example, the operating voltage of a digital circuit in a 0.11 μm process integrated circuit, which is expected to be put into practical use in the near future, is about 1.5 V, but it is expected that the operating voltage will be further lowered if the process is further miniaturized.
[0007]
The limit of the output signal amplitude is obtained for the circuit of FIG. Let Vsat be the saturation voltage of each transistor (potential difference between the drain and source of the transistor), and Vt be the threshold voltage (potential difference between the source and gate of the transistor). Since there are transistors M5, M4, and M2 (or transistors M5, M3, and M1 may be considered) between the power supply lines, the output signal amplitude limit Vmax is determined from the power supply voltage Vdd to the drain and drain of these three transistors. This is the source voltage minus Vss. Since the minimum required voltage between the drain and the source is Vsat, Vmax = Vdd− (Vsat + Vsat + Vsat) −Vss = Vdd−3Vsat−Vss.
For example, consider a case where the saturation voltage Vsat of each transistor is 0.2 V, the threshold voltage Vt is 0.5 V, and Vss = 0 V (ground). In the case of the above-mentioned 0.11 μm process, Vdd = 1.5V, so Vmax = 0.9V, but if the operating voltage is reduced to Vdd = 1.0V, it is less than half of Vdd = 1.5V. Vmax = 0.4V.
[0008]
In other words, if the power supply voltage further decreases in the future, the differential pair will not be able to obtain sufficient performance, that is, sufficient output amplitude even if it is operated at the same voltage as that of the digital circuit. Even if the removal circuit is configured, it is expected that it will be difficult to obtain sufficient noise removal performance.
[0009]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-148262 (FIG. 15)
[0010]
[Problems to be solved by the invention]
Since balanced amplifiers utilize the common-mode component elimination property of differential pairs, there is a lower limit on the number of transistors stacked in cascade, and there is a problem that the output signal amplitude limit is low when operated under low voltage conditions. is there.
[0011]
Accordingly, an object of the present invention is to provide a balanced amplifier having a high upper limit of the output signal amplitude even at a low voltage, and a filter capable of exhibiting sufficient performance even at a low voltage using the balanced amplifier.
[0012]
[Means for Solving the Problems]
A first aspect of the present invention includes first and second input terminals, first and second output terminals, and first and second current sources, and a current supplied from the first current source. From the first output terminal, a current obtained by subtracting a current corresponding to the sum of the currents corresponding to the voltages input to the first and second input terminals is output from the first output terminal. A first current output from the second output terminal by subtracting a current corresponding to the sum of the currents corresponding to the voltages input to the first and second input terminals from the current supplied from the second output terminal; A second voltage-to-current converter circuit; four terminals of the first and second voltage-to-current converter circuits, the second input terminal and the second output terminal, are connected in common; Input from the first input terminal of the first voltage-current converter circuit and the first input terminal of the second voltage-current converter circuit. Providing balanced amplifier and outputs a differential output signal from the first output terminal of the first output terminal and the second voltage-current converting circuit of the first voltage-current converter.
[0013]
A second aspect of the present invention includes first and second input terminals, and first and second output terminals, and the first output with respect to the polarity of the input signal of the first input terminal. The polarity of the output signal from the terminal is inverted, and the polarity of the output signal from the second output terminal is inverted with respect to the polarity of the input signal of the second input terminal; First and second voltage-current converters that output current corresponding to the sum of voltages input from the second input terminal from both the first output terminal and the second output terminal. And the first input terminal of the first voltage-current converter circuit is connected to each other, and the second input terminal and the second output terminal of the first voltage-current converter circuit are connected to each other. And a differential input signal from the first input terminal of the second voltage-current converter circuit, and the first voltage Providing balanced amplifier and outputs a differential output signal from the flow first output terminal of the first output terminal and the second voltage-current converting circuit for converting circuits.
[0014]
A third aspect of the present invention includes first and second voltage-to-current converters each having first and second input terminals and first and second output terminals, and the first and second voltage currents. The converter converts the differential input voltage applied to each of the first input terminals into a differential output current, and outputs each of the differential output currents from both the corresponding first and second output terminals. A second input terminal and a second output terminal of the first voltage-current converter and the second voltage-current converter for extracting the differential component by canceling the in-phase component of the differential input voltage. Provided is a balanced amplifier in which a total of four terminals including a second input terminal and a second output terminal of the device are connected in common.
[0016]
First of the present invention 4 The aspect provides a filter constituted by a balanced amplifier according to the first and third aspects.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a balanced amplifier and a filter using the same according to the present invention will be described with reference to the drawings.
[0018]
(First embodiment)
FIG. 1 shows a block diagram of a first embodiment of a balanced amplifier according to the present invention. This balanced amplifier is composed of two voltage-current conversion circuits Gm1 and Gm2 each having four terminals of negative phase input terminals in1 and in2 and positive phase output terminals out1 and out2. The positive-phase output terminal out2 and negative-phase input terminal in2 of the voltage-current converter circuit Gm1 and the positive-phase output terminal out2 and negative-phase input terminal in2 of the voltage-current converter circuit Gm2 are connected in common, and the differential input signal Is input from the negative phase input terminal in1 of the voltage current conversion circuit Gm1 and the positive phase input terminal in1 of the voltage current conversion circuit Gm2, and the differential output signal is the positive phase output terminal out1 of the voltage current conversion circuit Gm1 and the voltage current conversion circuit Gm2. Is output from both of the negative phase output terminals out1.
[0019]
The operation of the voltage / current conversion circuits Gm1 and Gm2 will be described. The voltage-current conversion circuits Gm1 and Gm2 convert the input voltages to the respective negative-phase input terminals in1 and in2 into currents and output them to both the positive-phase output terminals out1 and out2. The output from the positive phase output terminal outl depends on both the negative phase input terminals in1 and in2. Similarly, the output from the positive phase output terminal out2 depends on both the negative phase input terminals in1 and in2.
[0020]
Next, the operation of the balanced amplifier according to this embodiment will be described. In order to simplify the explanation, the currents output from the positive phase output terminals out1 and out2 of the voltage-current conversion circuits Gml and Gm2 are always equal, but in actuality, the output current from the positive phase output terminal out1 is positive. The output currents from the phase output terminal out2 need not be equal.
[0021]
If the input voltage to the voltage-current converter Gm1 is V1, the input voltage to the voltage-current converter Gm2 is V2, the differential component of the input voltage is 2Vin, and the common-mode component is Vcm, then V1 = Vin + Vcm, V2 =- Vin + Vcm. The transconductance of the voltage / current conversion circuit Gml, Gm2 is set to Gm, the output from the positive phase output terminal outl and out2 of the voltage / current conversion circuit Gm1 is 11, and the output from the positive phase output terminals outl and out2 of the voltage / current conversion circuit Gm2 Is the voltage on the line connecting the 4 terminals of in2 and out2 of the voltage-current conversion circuit Gm1, Gm2 with Va, the output current is the converted input voltage, and I1 = -Gm (V1 + Va), I2 = -Gm (V2 + Va).
[0022]
By the way, since the input impedance of the voltage-current conversion circuits Gm1, Gm2 is very large, the feedback current cannot flow into the negative-phase input terminal in2 of either of the voltage-current conversion circuits Gm1, Gm2, n + I2 = 0.
[0023]
When Va, I1, and I2 are calculated from the equations I1 = -Gm (V1 + Va) and I2 = -Gm (V2 + Va), Va = -Vcm, n = -Gm · Vin, and I2 = Gm · Vin. . That is, it can be seen that feedback that cancels out the in-phase component is applied to the anti-phase input terminal in2, and the in-phase component is removed from the output current.
FIG. 8 shows a first specific configuration example of the voltage-current conversion circuits Gm1 and Gm2 used in the present embodiment. The circuit of FIG. 8 includes a power supply line having a potential Vdd, a power supply line having a potential Vss, negative phase input terminals in1 and in2, positive phase output terminals out1 and out2, current sources J1 and J2, and signals from the input terminals. N-channel transistors M1 to M4.
[0024]
The sources of the transistors M1 to M4 are connected to the power supply line of the potential Vss, the current sources J1 and J2 are connected to the power supply line of the potential Vdd, and the other end of the current source J1 and the drains of the transistors M1 and M2 are shared. A positive phase output terminal out1 is provided on the connection line. The other end of the current source J2 and the drains of the transistors M3 and M4 are connected in common, and a positive phase output terminal out2 is provided on this connection line. The gates of the transistors M1 and M3 are connected, and a reverse phase input terminal inl is provided on this connection line. The gates of the transistors M2 and M4 are connected, and a reverse phase input terminal in2 is provided on this connection line. As described above, a voltage-current conversion circuit with two inputs and two outputs is configured.
[0025]
The operation of the voltage / current converter circuit of FIG. 8 will be described. First, the output current from the positive phase output terminal outl will be described.
[0026]
A current corresponding to the input voltage to the negative phase input terminal in1 flows between the drain and source of the transistor M1, and similarly a current corresponding to the input voltage to the negative phase input terminal in2 flows between the drain and source of the transistor M2. As a result, the output current from the positive phase output terminal out1 is the current obtained by subtracting the sum of the currents corresponding to the respective input voltages to the negative phase input terminals in1 and in2 from the current supplied from the current source J1. Become. The same applies to the positive-phase output terminal out2, which is a current obtained by subtracting the sum of the currents corresponding to the respective input voltages to the negative-phase input terminals in1 and in2 from the current supplied from the current source J2.
[0027]
In the voltage-current converter circuit of FIG. 8, assuming that the saturation voltage of each transistor is Vsat and the threshold voltage is Vt, the limit Vmax of the output signal amplitude is the potential difference between both ends of the current source J1 than the operating voltage Vdd, and the drain-source of the transistor M1. This is the value obtained by subtracting the inter-voltage component and Vss. Usually, the current source J1 has a configuration in which a predetermined voltage is applied to the gate of the transistor, and in order to operate as a current source, a potential difference between both ends needs to be at least Vsat, so Vmax = Vdd-Vsat-Vsat-Vss = Vdd-2sat-Vss.
[0028]
For example, if the saturation voltage Vsat of each transistor is 0.2V, the threshold voltage Vt is 0.5V, the power supply voltage Vdd is 1.0V, and Vss is 0V (grounded), Vmax = 0.6V, and the conventional differential pair and CMFB circuit are combined. Compared with the balanced amplifier, the limit of the output signal amplitude is improved, and it is expected that sufficient performance can be exhibited even at a lower voltage than in the past.
[0029]
FIG. 9 shows a second specific configuration example of the voltage / current conversion circuits Gml and Gm2 used in the present embodiment. This circuit includes a
[0030]
The sources of the transistors M1 to M8 are connected to the
[0031]
The gates of the transistors M1 and M3 are connected, and a positive phase input terminal in3 is provided on this connection line. The gates of the transistors M2 and M4 are connected, and a positive phase output terminal in4 is provided on this connection line.
[0032]
The gates of the transistor M11, the gate and drain of the transistor M10, and the drains of the transistors M3 and M4 are connected in common. Similarly, the gate of the transistor M12, the gate and drain of the transistor M9, and the drains of the transistors M1 and M2 are connected in common. As described above, a voltage-current conversion circuit having a negative phase two-input positive phase two-input positive phase two-output is configured.
[0033]
The operation of the voltage-current conversion circuit of FIG. 9 will be described. A current equal to the sum of currents corresponding to the input voltages to the positive phase input terminals in3 and in4 flows between the source and drain of the transistor M10. Since the transistors M10 and M11 form a current mirror, the current flowing between the source and drain of the transistor M11 is eventually controlled by the positive phase input terminals in3 and in4. Similarly, the current flowing between the source and drain of the transistor M12 is also controlled by the positive phase input terminals in3 and in4. That is, the transistors M11 and M12 are variable current sources controlled by the positive phase input terminals in3 and in4.
[0034]
9 has a configuration in which the constant current sources J1 and J2 in FIG. 8 are replaced by transistors M11 and M12 that function as variable current sources, so that the positive-phase output terminals out1 and out2 are connected. Output current is equal to the sum of the currents corresponding to the input voltages to the positive phase input terminals in3 and in4, minus the sum of the currents corresponding to the input voltages to the negative phase input terminals in1 and in2. .
[0035]
In the voltage-current conversion circuit used in the circuit of FIG. 1, the positive-phase input terminals in3 and in4 shown in FIG. 9 are shielded from the outside of the voltage-current conversion circuit after being connected to a predetermined potential point inside the voltage-current conversion circuit. In this state, the input from the outside of the voltage-current converter circuit is not received, but the configuration is not limited to this configuration, and the positive-phase input terminals in3 and in4 can receive inputs from the outside. It doesn't matter. In this case, as the voltage-current converter circuit of FIG. 1, a voltage-current converter circuit of one-stage amplification, anti-phase, two-input, positive-phase, two-input, positive-phase, and two-output is used.
[0036]
The voltage-current conversion circuit of FIG. 9 has a configuration of a common-source amplifier circuit in which the number of transistors connected in series between the
[0037]
In the voltage-current converter circuit of FIG. 9, assuming that the saturation voltage of each transistor is Vsat and the threshold voltage is Vt, the output signal amplitude limit Vmax is subtracted from the drain-source voltage of transistors M8 and M12 and Vss from the operating voltage Vdd. Therefore, Vmax = Vdd-Vsat-Vsat-Vss = Vdd-2sat-Vss.
[0038]
For example, if the saturation voltage Vsat of each transistor is 0.2V, the threshold voltage Vt is 0.5V, the power supply voltage Vdd is 1.0V, and Vss is 0V (grounded), Vmax = 0.6V, and the conventional differential pair and CMFB circuit are combined. Compared with the balanced amplifier, the limit of the output signal amplitude is improved, and it is expected that sufficient performance can be exhibited even at a lower voltage than in the past.
[0039]
FIG. 10 shows a third specific configuration example of the voltage-current conversion circuits Gm1 and Gm2 used in the present embodiment. A
[0040]
The sources of the transistors Ml to M6 are connected to the
[0041]
The entire circuit of FIG. 10 is a voltage-current conversion circuit having two negative-phase input and two positive-phase outputs. The functions are divided into two-input one-output voltage-
[0042]
The two input signals input to the negative phase input terminals in1 and in2 are input to the voltage /
[0043]
The 2-input 1-output voltage-
[0044]
The 1-input 1-output current-
[0045]
The 1-input 1-
[0046]
The 1-input 2-
[0047]
In the voltage-current conversion circuits Gm1 and Gm2 used in the circuit of FIG. 1, the transistors M7 to M12 of FIG. 10 are configured as constant current sources, and the gate voltages Vbias of the transistors M7 to M12 of FIG. However, the circuit is not limited to the circuit of this configuration, but has a bias circuit and positive phase input terminals in3 and in4 in addition to the circuit of FIG. 10, and these positive phase input terminals in3 and in4 are externally connected. Alternatively, a configuration may be used in which a bias circuit for receiving Vbias and controlling the bias circuit for supplying Vbias by the inputs from the positive phase input terminals in3 and in4 is used. In this case, the voltage-current converter circuit of FIG. 1 is a two-stage amplification negative-phase two-input positive-phase two-input positive-phase two-output voltage-current converter circuit.
[0048]
The voltage-current conversion circuit of FIG. 10 has a configuration of a common-source amplifier circuit in which the number of transistors stacked vertically between the
[0049]
In the voltage-current converter circuit of FIG. 10, assuming that the saturation voltage of each transistor is Vsat and the threshold voltage is Vt, the output signal amplitude limit Vmax is the operating voltage Vdd minus the drain-source voltage of the transistors M8 and M12 and Vss. Therefore, Vmax = Vdd-Vsat-Vsat-Vss = Vdd-2sat-Vss.
[0050]
For example, if the saturation voltage Vsat of each transistor is 0.2V, the threshold voltage Vt is 0.5V, the power supply voltage Vdd is 1.0V, and Vss is 0V (grounded), Vmax = 0.6V, and the conventional differential pair and CMFB circuit are combined. Compared with the balanced amplifier, the limit of the output signal amplitude is improved, and it is expected that sufficient performance can be exhibited even at a lower voltage than in the past.
[0051]
(Second Embodiment)
FIG. 2 shows a block diagram of a second embodiment of the balanced amplifier of the present invention. This balanced amplifier includes voltage-current conversion circuits Gm1 and Gm2 each having four terminals of negative-phase input terminals in1 and in2, and positive-phase output terminals out1 and out2, and a negative-phase input terminal in1 of the voltage-current conversion circuit Gm1. The
[0052]
Next, the operation of the balanced amplifier according to this embodiment will be described. In order to simplify the explanation, it is assumed that the output currents from the positive phase output terminals out1 and out2 of the voltage-current conversion circuits Gm1 and Gm2 are always equal.
[0053]
The input voltage to the voltage-current converter circuit Gm1 is V1, the input voltage to the voltage-current converter circuit Gm2 is V2, the differential component of the input voltage is 2Vin, the common-mode component is Vcm, and the transconductance of the voltage-current converter circuits Gm1 and Gm2 is Both the impedance of Gm and
[0054]
The voltage / current conversion circuits Gm1 and Gm2 output the input voltage converted into current, and the relationship between the input voltage and the output current is n = −Gm (V1 + Va) and I2 = −Gm (V2 + Va). By the way, since the balanced amplifier of this embodiment is normally used to output an output signal to a circuit having a high input impedance such as a buffer circuit, all the output current is fed back as long as it is used normally. Therefore, V3 = V1 + I1 · Zl and V4 = V2 + I2 · Z1. Since the current output to the positive phase output terminal out2 of the voltage / current conversion circuits Gm1 and Gm2 cannot flow to any of the negative phase input terminals in2, I1 + I2 = 0. Since V1 = Vin + Vcm and V2 = -Vin + Vcm, Va = Vcm, V3 = Vcm-Vin-Gm / Z1・ Z1 ・ Vin.
[0055]
By the way, since the differential voltage gain is usually increased (Gm · Z1 >> 1 in this embodiment), it can be expressed as V3 to Vcm−Gm · Z1 · Vin and V4 to Vcm + Gm · Z1 · Vin. That is, the input differential voltage is multiplied by Gm · Z1, and the input common-mode voltage appears at the output as it is. Since the common-mode rejection ratio (hereinafter referred to as CMRR) is defined by (differential voltage gain) / (common-mode voltage gain), the CMRR of the circuit of this embodiment is Gm · Z1, as described above. Since Gm · Z1 >> 1, a large CMRR can be obtained.
[0056]
In the present embodiment, it is conceivable to use, for example, the circuits shown in FIGS. 8 to 10 as the voltage-current conversion circuits Gm1 and Gm2. The handling of the positive-phase input terminal in the voltage-current converter circuit of FIG. 9 is as described above, and the positive-phase input terminal is used as a voltage-current converter circuit having two-phase negative input and two positive phases. However, the present invention is not limited to this, and as the voltage-current conversion circuits Gm1 and Gm2 of the present embodiment, for example, the circuit of FIG. May be used.
[0057]
As described above, by using these voltage-current conversion circuits, there is an advantage that a high output amplitude limit can be obtained even under a low voltage operation as compared with a balanced amplifier combining a conventional differential pair and a CMFB circuit. Further, since the circuit of FIG. 10 can increase the transconductance Gm as compared with the circuits of FIGS. 8 and 9, the CMRR can be further increased as compared with the case of using the circuits of FIGS. is there.
[0058]
The advantage of this embodiment is that a CMRR having a magnitude corresponding to the gain of the amplifier can be obtained, and that a high output signal amplitude limit can be obtained even when operating at a lower voltage than in the prior art.
[0059]
(Third embodiment)
FIG. 3 shows a block diagram of a third embodiment of the balanced amplifier of the present invention. The balanced amplifier includes voltage-current conversion circuits Gm1 and Gm2 each having four terminals of negative-phase input terminals in1 and in2, and positive-phase output terminals outl and out2, and a negative-phase input terminal in1 of the voltage-current conversion circuit Gm1. An
[0060]
Next, the operation of the balanced amplifier according to this embodiment will be described. In order to simplify the description, the output currents from the positive phase output terminals out1 and out2 of the voltage-current conversion circuits Gm1 and Gm2 are always equal, but they may not be equal in practice.
[0061]
The input voltage to the impedance element 32a side of the balanced amplifier of this embodiment is Vl, the input voltage to the impedance element 32b side is V2, the differential component of the input voltage is 2Vin, the in-phase component is Vcm, and the voltage-current conversion The transconductance of the circuits Gm1 and Gm2 is Gm, the impedances of the impedance elements 31a and 31b are both Z1, the impedances of the impedance elements 32a and 32b are both Z2, and the output of the positive-phase output terminal outl of the voltage-current conversion circuit Gm1 The voltage is V3, the output voltage from the positive phase output terminal out1 of the voltage-current converter circuit Gm2 is V4, the output current from the voltage-current converter circuit Gml out1, out2 is I1, the output current of the voltage-current converter circuit Gm2 is out1, out2 The output current from I2 is I2, the potential on the line connecting the negative phase input terminal in1 of the voltage-current conversion circuit Gm1 and the impedance elements 31a, 32a is Va, The potential on the line connecting the negative phase input terminal in1 of the voltage-current converter circuit Gm2 and the impedance elements 31b and 32b is Vb, and the potential on the line connecting the four terminals out2 and in2 of the voltage-current converter circuits Gm1 and Gm2. Vc.
[0062]
The voltage-current converters Gm1 and Gm2 output the input voltage converted into current, and the relationship between the input voltage and the output current is I1 = −Gm (Va + Vc), I2 = −Gm (Vb + Vc). By the way, since the balanced amplifier of this embodiment is normally used to output an output signal to a circuit having a high input impedance such as a buffer circuit, all the output current is fed back as long as it is used normally. Therefore, V3 = Va + I1 · Z1 and V4 = Vb + I2 · Z1. Since the current output to the positive phase output terminal out2 of the voltage / current conversion circuits Gm1 and Gm2 cannot flow to any negative phase input terminal in2, n + I2 = 0. Since the current fed back from the positive phase output terminal out1 cannot flow into the negative phase input terminal in1 (because the impedance is very high), Va = Vl + Il · Z2 and Vb = V2 + I2 · Z2. Furthermore, since V1 = Vin + Vcm and V2 = -Vin + Vcm, calculating Va, Vb, Vc, V3, V4,
[Expression 1]
[0063]
If Gm · Z1 >> 1 and Gm · Z2 >> 1
[Expression 2]
[0064]
As the voltage-current conversion circuits Gm1 and Gm2 of this embodiment, for example, the circuits shown in FIGS. 8 to 10 may be used. The handling of the positive-phase input terminal in the voltage-current converter circuit of FIG. 9 is as described above, and the positive-phase input terminal is used as a voltage-current converter circuit having two-phase negative input and two positive phases. However, the present invention is not limited to this, and the voltage-current conversion circuits Gm1 and Gm2 of the present embodiment are configured as the voltage-current conversion circuit having the above-described FIG. 9 and FIG. May be used. By using these circuits as the voltage-current converters Gm1 and Gm2, there is an advantage that the limit of the output signal amplitude is higher than that of the balanced amplifier combining the conventional differential pair and the CMFB circuit as described above.
[0065]
The advantage of this embodiment is that a CMRR having a magnitude corresponding to the gain of the amplifier can be obtained, and the CMRR can be determined by a relatively stable value of the ratio of the impedance values of the impedance elements. It is possible to obtain a high output signal amplitude even if the circuit is operated at a lower voltage than in the prior art by using the circuits of FIGS. It is in the point to become.
[0066]
(Fourth embodiment)
FIG. 4 shows a block diagram of a fourth embodiment of the balanced amplifier of the present invention. This balanced amplifier includes voltage-current conversion circuits Gm1, Gm2, and Gm3 each having four terminals of negative-phase input terminals in1 and in2, positive-phase input terminals in3 and in4, and positive-phase output terminals out1 and out2. An
[0067]
The positive-phase input terminals in3 and in4 of the voltage-current conversion circuits Gm1 and Gm2 are connected to a common potential. The four terminals of the negative-phase input terminal in2 and the positive-phase output terminal out2 of each of the voltage-current conversion circuits Gm1 and Gm2 are connected to each other. The negative-phase input terminal in1 and the positive-phase input terminal out1 of the voltage-current converter circuit Gm3 are connected to the negative-phase input terminal inl of the voltage-current converter circuit Gm1, and the negative-phase input terminal in2 and the positive-phase input terminal out2 of the voltage-current converter circuit Gm3. Is connected to the negative phase input terminal in1 of the voltage / current converter circuit Gm2, and the positive phase input terminals in3 and in4 of the voltage / current converter circuit Gm3 are connected to a common potential.
[0068]
Next, the operation of the balanced amplifier according to this embodiment will be described. In order to simplify the description, it is assumed that the output currents from the positive phase output terminals out1 and out2 of the voltage / current conversion circuit Gm1 are always equal. The same applies to the voltage / current conversion circuits Gm2 and Gm3, but the voltage / current conversion circuits Gm1 and Gm2 may not be equal.
[0069]
In the balanced amplifier of the present invention, the input voltage to the
[0070]
The voltage-current converters Gm1, Gm2, and Gm3 output the input voltage converted to current, and the relationship between the input voltage and the output voltage is I1 = Gma (2Vref1-Va-Vc), I2 = Gma (2Vref1-Vb-Vc ), And I3 = Gmb (2Vref2-Va-Vb).
[0071]
By the way, since the balanced amplifier of this embodiment normally outputs an output signal to a circuit having a high input impedance such as a buffer circuit, all the output current is fed back as long as it is used normally. Therefore, V3 = Va + I1 · Z1 and V4 = Vb + I2 · Z1. Since the current output to the positive phase output terminal out2 of the voltage / current conversion circuits Gm1 and Gm2 cannot flow to any of the negative phase input terminals in2, I1 + I2 = 0. Since the negative-phase input terminals in1 and in2 of the voltage-current conversion circuit Gm3 have high impedance, current cannot flow, so Va = V1 + (I1 + I3) Z2 and Vb = V2 + (I2 + I3) Z2. The differential input signals of the balanced amplifier of this embodiment are expressed as V1 = Vin + Vcm and V2 = −Vin + Vcm.
[0072]
From the above, Va, Vb, Vc, V3, V4 are calculated.
[Equation 3]
[0073]
Here, if you ignore the minute terms as Gma ・ Z1 >> 1, Gmb ・ Z1 >> 1, Gma ・ Z2 >> 1, Gmb ・ Z2 >> 1,
[Expression 4]
[0074]
In other words, the differential gain is Z1 / Z2 times and is determined by the impedance element and is not affected by fluctuations in transconductance Gm, and the common-mode output voltage is input to the positive-phase input terminals in3 and in4 of the voltage-current converter circuit Gm3. Since it becomes equal to the reference voltage Vref2, it can be seen that the input voltage Vref to the positive phase input terminals in3 and in4 of the voltage-current conversion circuit Gm3 is a bias voltage for controlling the common-mode output voltage. For example, if Vref2 is 0.7V, the in-phase component of the output voltage is also 0.7V.
Here, if Vref1 = Vref2 = Vref, Va = Vb = Vc = Vref, so the input voltages of all voltage-current conversion circuits are equal, so the input terminals in1, in2, in3, In4 can be regarded as a virtual short. As a result, each of the voltage / current conversion circuits Gml, Gm2, and Gm3 can be configured such that a transistor that receives an input signal has a narrow linear input range.
[0075]
The circuit of FIG. 9 can be used as the voltage-current conversion circuits Gm1, Gm2, and Gm3 in the present embodiment. Further, the voltage-current conversion circuit of FIG. 10 is configured by adding a circuit capable of controlling the bias voltage applied to the transistors M7 to M12 by the input voltage to the positive-phase input terminals in3 and in4. The current conversion circuits Gm1 to Gm3 may be used.
[0076]
The advantage of this embodiment is that the differential gain can be determined by a relatively stable value of the ratio of impedance values, and the operating point of the output voltage can be determined by the voltage input from the outside to the positive phase input terminal, A high output signal amplitude can be obtained even when operated at a lower voltage than in the prior art.
[0077]
(Fifth embodiment)
FIG. 5 shows a block diagram of a fifth embodiment of the balanced amplifier of the present invention. Note that description of parts common to the fourth embodiment is omitted.
[0078]
The balanced amplifier of this embodiment has a configuration using single-phase input single-phase output voltage / current conversion circuits Gm4 and Gm5 instead of the
[0079]
The positive-phase input terminals in3 and in4 of the voltage-current conversion circuits Gm1, Gm2, and Gm3 are connected to a common potential. The output terminal of the single-phase input single-phase output voltage-current converter circuit Gm4 is connected at one end to the negative-phase input terminal in1 of the voltage-current converter circuit Gml, and the output terminal of the single-phase input single-phase output voltage-current converter circuit Gm5 is One end of the voltage-current conversion circuit Gm2 is connected to the negative phase input terminal in1. The four terminals of the negative-phase input terminal in2 and the positive-phase output terminal out2 of each of the voltage-current conversion circuits Gm1 and Gm2 are connected in common. In the voltage-current converter circuit Gm3, the negative-phase input terminal in1 and the positive-phase input terminal out1 are connected to the negative-phase input terminal in1 of the voltage-current converter circuit Gm1, and the negative-phase input terminal in2 and the positive-phase input terminal out2 are voltage-current converters. It is connected to the negative phase input terminal in1 of the circuit Gm2. The positive phase input terminals in3 and in4 of each of the voltage / current conversion circuits Gm1, Gm2, and Gm3 are connected to a common potential.
[0080]
Next, the operation of the balanced amplifier according to this embodiment will be described. In order to simplify the description, it is assumed that the output currents from the positive phase output terminals out1 and out2 of the voltage-current conversion circuits Gm1, Gm2, and Gm3 are always equal.
[0081]
In the balanced amplifier of the present invention, the input voltage to the input terminal of the single-phase input single-phase output voltage current conversion circuit Gm4 is V1, and the input voltage to the input terminal of the single-phase input single-phase output voltage current conversion circuit Gm5 is V2. The differential component of the input voltage is 2Vin, the in-phase component is Vcm, the transconductance of the voltage-current conversion circuit Gm1, Gm2 is Gma, the transconductance of the voltage-current conversion circuit Gm3 is Gmb, and the single-phase input single-phase output Both the transconductances of the voltage-current converters Gm4 and Gm5 are Gmc, the impedances of the impedance elements 51a and 51b are both Z1, the output voltage of the positive-phase output terminal out1 of the voltage-current converter Gm1 is V3, and the voltage-current converter The output voltage from the positive phase output terminal out1 of the circuit Gm2 is V4, the output current from the voltage current conversion circuit Gml out1, the output current from out2 is I1, the output current from the voltage current conversion circuit Gm2 out1, out2 is I2, The output current from out1 and out2 of the voltage-current converter circuit Gm3 is I3, the potential of the negative-phase input terminal in1 of the voltage-current converter circuit Gm1 is Va, and the potential of the negative-phase input terminal in1 of the voltage-current converter circuit Gm2 is Vb , The voltage of the negative-phase input terminal in2 of each of the voltage-current conversion circuit Gml and the voltage-current conversion circuit Gm2 is Vc, the bias voltage input to the positive-phase input terminals in3, in4 of the voltage-current conversion circuits Gml, Gm2, Gm3 Is Vref.
[0082]
The voltage-current converters Gm1, Gm2, and Gm3 output the input voltage converted to current, and the relationship between input voltage and output current is I1 = Gma (2Vref-Va-Vc), I2 = Gma (2Vref-Vb-Vc ), I3 = Gmb (2Vref-Va-Vb).
[0083]
By the way, since the balanced amplifier of this embodiment is normally used to output an output signal to a circuit having a high input impedance such as a buffer circuit, all the output current is fed back as long as it is used normally. Therefore, V3 = Va + I1 · Z1 and V4 = Vb + I2 · Z1. Since the current output to the positive phase output terminal out2 of the voltage / current conversion circuits Gm1 and Gm2 cannot flow to any of the negative phase input terminals in2, Il + I2 = 0. Since the impedance of the negative phase input terminals in1 and in2 of the voltage-current converter Gm1, Gm2, and Gm3 is high, current cannot flow, so I1 + I3 + Gmc ・ V1 = 0, I2 + I3 + Gmc ・ V2 = 0 is there. The differential input signals of the balanced amplifier of this embodiment are expressed as V1 = Vin + Vcm and V2 = −Vin + Vcm.
[0084]
From the above, calculating V3 and V4
[Equation 5]
[Formula 6]
[0085]
As the single-phase input single-phase output voltage-current conversion circuits Gm4 and Gm5 of this embodiment, for example, a source-grounded transistor circuit as shown in FIG. 7 can be used, which can be configured with a very simple circuit.
[0086]
For example, the circuit of FIG. 9 can be used as the voltage-current conversion circuits Gm1, Gm2, and Gm3 in the present embodiment. Further, the voltage-current conversion circuit of FIG. 10 is configured by adding a circuit capable of controlling the bias voltage applied to the transistors M7 to M12 by the input voltage to the positive-phase input terminals in3 and in4. The current conversion circuits Gm1 to Gm3 may be used.
[0087]
As will be described later, the advantage of this embodiment is that when the filter is configured using this balanced amplifier, the value of Gmc can be varied, for example, by changing the in-phase component Vcm of the input voltage, thereby changing the frequency characteristics of the filter. It is easy to control. In order to change the common-mode component Vcm of the input voltage, for example, another balanced amplifier of this embodiment is connected to the previous stage of the balanced amplifier of this embodiment, and the bias voltage applied to the previous balanced amplifier is changed. . Then, since the common-mode output voltage Vcm from the previous stage also changes, the common-mode input voltage Vcm of the subsequent-stage balanced amplifier changes, and the Gmc value of the subsequent-stage balanced amplifier changes.
[0088]
(Sixth embodiment)
FIG. 6 shows a block diagram of a sixth embodiment of the balanced amplifier of the present invention. Note that description of parts common to the fifth embodiment is omitted.
[0089]
The balanced amplifier according to the present embodiment is obtained by increasing the number of single-phase input and single-phase output voltage / current conversion circuits Gm4 and Gm5 in the balanced amplifier according to the fifth embodiment to three to provide six inputs. . The balanced amplifier according to the present embodiment includes voltage-current conversion circuits Gm1, Gm2, and Gm3 each having four terminals of negative phase input terminals inl and in2, positive phase input terminals in3 and in4, and positive phase output terminals out1 and out2. The
[0090]
The positive-phase input terminals in3 and in4 of the voltage-current conversion circuits Gm1, Gm2, and Gm3 are connected to a common potential. The output terminal of the single-phase input single-phase output voltage-current converter circuit Gm4, Gm5, Gm6 is connected to the negative-phase input terminal in1 of the voltage-current converter circuit Gm1, the single-phase input single-phase output voltage-current converter circuit Gm7, Gm8 , Gm9 has an output terminal connected to the negative phase input terminal in1 of the voltage-current converter circuit Gm2. The four terminals of the negative-phase input terminal in2 and the positive-phase output terminal out2 of each of the voltage-current conversion circuits Gm1 and Gm2 are connected in common. In the voltage-current converter circuit Gm3, the negative-phase input terminal in1 and the positive-phase input terminal out1 are connected to the negative-phase input terminal in1 of the voltage-current converter circuit Gm1, and the negative-phase input terminal in2 and the positive-phase input terminal out2 are voltage-current converters. It is connected to the negative phase input terminal in1 of the circuit Gm2. The positive phase input terminals in3 and in4 of each of the voltage / current conversion circuits Gm1, Gm2, and Gm3 are connected to a common potential. The transconductances of the single-phase input single-phase output voltage current conversion circuits Gm4 to Gm9 are all equal.
[0091]
Next, the operation of the balanced amplifier according to this embodiment will be described. Description of operations common to the balanced amplifier of the fifth embodiment is omitted.
[0092]
In the voltage-current converter circuit of this embodiment, the first differential input signal is applied to the input voltages Vla, Vlb of the single-phase input single-phase output voltage-current converter circuits Gm4, Gm7, and the single-phase input single-phase output voltage-current converter circuit Gm5. The second differential input signal is input to the input voltages V2a and V2b of Gm8, and the third differential input signal is input to the input voltages V3a and V3b of the single-phase input single-phase output voltage / current conversion circuits Gm6 and Gm9. That is, the sum of three differential input signals can be taken, and the same operation as the circuit of the fifth embodiment is performed except that the sum of the three differential input signals is taken. A differential output signal corresponding to the sum of the input signals is output.
[0093]
In this embodiment, three differential input signals are accepted. However, as in this embodiment, by increasing the number of single-phase input single-phase output voltage-current converter circuits, a more multi-input configuration can be easily realized. it can.
[0094]
Further, here, in order to simplify the explanation, the transconductances of the single-phase input single-phase output voltage-current conversion circuits Gm4 to Gm9 are all equal, but this is not limited in application. For example, if the transconductance of the single-phase input single-phase output voltage / current conversion circuits Gm4 and Gm7 for inputting the first differential input signal is made higher than the others, the differential component of the first differential input signal is reduced. It is only possible to increase the gain relatively higher than the differential components of other differential input signals.
[0095]
Furthermore, in the present embodiment, the number of single-phase input single-phase output voltage-current conversion circuits connected to each of the voltage-current conversion circuits Gml and Gm2 is made equal, but the number need not necessarily be equal.
[0096]
The configuration using the
[0097]
The advantage of this embodiment is that, in addition to the advantage of the fifth embodiment, a multi-input type balanced amplifier can be provided.
[0098]
(Seventh embodiment)
FIG. 11 shows a block diagram of an embodiment in which the balanced amplifier of the present invention is applied to a filter.
[0099]
The filter according to the present embodiment is a fifth-order leapfrog filter, and includes
[0100]
Since the circuit of FIG. 6 is used for the
[0101]
As described above, the in-phase component of the output voltage of the balanced amplifier (FIG. 6) used in the
[0102]
In this embodiment, an LPF (Low Pass Filter) is assumed. However, the filter circuit using the balanced amplifier of the present invention is not limited to this, and an HPF (High Pass Filter) or BPF can be obtained by changing the configuration of the filter circuit. (Band Pass Filter) can be created.
[0103]
The filter of the present embodiment employs a leap frog configuration, but the filter circuit using the balanced amplifier of the present invention is not limited to this. In addition, regarding the characteristics of the filter, for example, by changing the characteristics of the integrator used in this embodiment, a circuit having various characteristics such as Butterworth, Chebyshev, and Bessel can be configured.
[0104]
(Eighth embodiment)
FIG. 12 is a block diagram of a voltage-current converter circuit according to the eighth embodiment of the present invention. This voltage-current conversion circuit includes an
[0105]
In the voltage-current conversion circuit having the above configuration, the signals input to the input terminals inl and in2 are added and inverted by the
[0106]
By providing two first and second inversion amplification stages corresponding to the output terminals outl and out2, respectively, as in this embodiment, the internal terminals n1-1 and nl-2 do not interfere with each other. That is, the internal terminal nl-1 between the first inverting amplification stage AMPL-1 and the second inverting amplification stage AMP2-1 is connected to the first inverting amplification stage AMPL-2 and the second inverting amplification stage AMP2-2. Does not interfere with the internal terminal nl-2 between. Therefore, the output fluctuation at the internal terminal n1-1 does not affect the internal terminal n1-2.
[0107]
If a balanced amplifier is configured using the voltage-current converter circuit according to the present embodiment, even if the phase compensation capacitor C2 is sufficiently large to ensure sufficient stability for the common-mode component, the effect on the differential component is not affected. Therefore, a stable balanced amplifier can be realized.
As shown in FIG. 10, the
[0108]
A correspondence relationship between the voltage-current conversion circuit of FIG. 12 and the circuit of the voltage-current conversion circuit of FIG. 10 will be described. The
[0109]
The voltage-current conversion circuit shown in FIG. 12 can be applied to the balanced amplifier shown in FIG. That is, this current-voltage conversion circuit can be applied to the voltage-current conversion circuits Gm1 and Gm2 shown in FIG.
[0110]
【The invention's effect】
As described above, the balanced amplifier of the present invention is composed of a voltage-current conversion circuit using a simple source-grounded amplifier circuit. As a result, the output signal amplitude is limited even in low-voltage operation without losing the conventional common-mode component removal capability. Became higher than before.
[0111]
Further, since the common-mode output voltage can be controlled by the positive-phase input terminal of the voltage-current conversion circuit used in the balanced amplifier of the present invention, the time constant can be easily controlled when a filter is configured.
[Brief description of the drawings]
FIG. 1 is a block diagram of a balanced amplifier according to a first embodiment of the present invention.
FIG. 2 is a block diagram of a balanced amplifier according to a second embodiment of the present invention.
FIG. 3 is a block diagram of a balanced amplifier according to a third embodiment of the present invention.
FIG. 4 is a block diagram of a balanced amplifier according to a fourth embodiment of the present invention.
FIG. 5 is a block diagram of a balanced amplifier according to a fifth embodiment of the present invention.
FIG. 6 is a block diagram of a balanced amplifier according to a sixth embodiment of the present invention.
7 is a circuit diagram showing an example of a single-phase input single-phase output voltage-current conversion circuit in FIG. 5;
8 is a voltage-current conversion circuit Gm in FIGS. 1 to 6. FIG. 1 FIG. 6 is a circuit diagram showing an example of a specific configuration of a voltage-current conversion circuit when a single-stage amplifier with a common source is used for Gm3.
9 is a circuit diagram showing an example of a specific configuration of a voltage-current conversion circuit when a source-grounded single-stage amplifier is used for the voltage-current conversion circuits Gm1 to Gm3 in FIGS. 1 to 6. FIG.
10 is a circuit diagram showing an example of a specific configuration of a voltage / current conversion circuit when a source-grounded two-stage amplifier is used for the voltage / current conversion circuits Gm1 to Gm3 in FIGS. 1 to 6. FIG.
FIG. 11 is a block diagram of a fifth-order leapfrog filter to which a balanced amplifier according to the present invention is applied according to a seventh embodiment of the present invention.
FIG. 12 is a block diagram of a balanced amplifier according to an eighth embodiment of the present invention.
FIG. 13 is a circuit diagram showing an example of a balanced amplifier combining a conventional differential pair and a CMFB circuit.
[Explanation of symbols]
Gm1, Gm2… Voltage-to-current converter with two negative phase input terminals and two positive phase output terminals
in1, in2… Reverse phase input terminal of voltage-current converter
out1, out2 ... Positive-current output terminal of voltage-current converter
V1, V2 ... Differential input signal (voltage)
I1, I2 ... Differential output signal (current)
21a, 21b ... impedance elements
31a, 31b, 32a, 32b ... impedance elements
41a, 41b, 42a, 42b ... impedance elements
51a, 51b ... impedance elements
61a, 61b ... impedance elements
81 ... Power supply line of potential Vdd
82 ... Power supply line of potential Vss
91 ... Power supply line of potential Vdd
92 ... Power supply line of potential Vss
101 ... Power supply line of potential Vdd
102 ... Power supply line of potential Vss
103... 2
104... 1
105 .. 1
106 ... 1-input 2-output amplifier circuit
121 ... CMFB circuit
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303140A JP3854218B2 (en) | 2001-10-30 | 2002-10-17 | Balanced amplifier and filter using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331805 | 2001-10-30 | ||
| JP2002090388 | 2002-03-28 | ||
| JP2002303140A JP3854218B2 (en) | 2001-10-30 | 2002-10-17 | Balanced amplifier and filter using the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006217105A Division JP2006333515A (en) | 2001-10-30 | 2006-08-09 | Voltage-current conversion circuit and balanced amplifier using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007362A JP2004007362A (en) | 2004-01-08 |
| JP3854218B2 true JP3854218B2 (en) | 2006-12-06 |
Family
ID=30449048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303140A Expired - Fee Related JP3854218B2 (en) | 2001-10-30 | 2002-10-17 | Balanced amplifier and filter using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854218B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863945B2 (en) * | 2005-07-05 | 2011-01-04 | Nec Corporation | Current converting method, transconductance amplifier and filter circuit using the same |
| JP2007043289A (en) * | 2005-08-01 | 2007-02-15 | Toshiba Corp | Amplifier circuit, filter employing the same and wireless communication apparatus |
| JP2008148099A (en) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | Differential amplifier |
| JP4446998B2 (en) | 2006-12-14 | 2010-04-07 | 株式会社半導体理工学研究センター | Fully differential amplifier |
| JP5223394B2 (en) * | 2008-03-17 | 2013-06-26 | オンキヨー株式会社 | Voltage-current converter and audio amplifier provided with the same |
-
2002
- 2002-10-17 JP JP2002303140A patent/JP3854218B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004007362A (en) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042291B2 (en) | Balanced amplifier and filter using the same | |
| JP4446998B2 (en) | Fully differential amplifier | |
| US8552801B2 (en) | Amplifier common-mode control methods | |
| EP0493335B1 (en) | Differential output, power, CMOS, operational amplifier | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
| Paul et al. | Super-gain-boosted AB-AB fully differential miller Op-Amp with 156dB open-loop gain and 174MV/V MHZ pF/μW figure of merit in 130nm CMOS technology | |
| KR100891221B1 (en) | Variable gain amplifier and filter circuit | |
| Rico-Aniles et al. | Low-Voltage 0.81 mW, 1–32 CMOS VGA with 5% Bandwidth Variations and− 38dB DC Rejection | |
| JP3805769B2 (en) | Differential pair circuit and operational amplifier circuit | |
| JP3854218B2 (en) | Balanced amplifier and filter using the same | |
| JP4098701B2 (en) | Variable time constant circuit and filter circuit using the same | |
| US20170241807A1 (en) | Readout circuit | |
| US20040160245A1 (en) | Linear low noise transconductance cell | |
| Lee | Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input | |
| JP3993600B2 (en) | Operational amplifier circuit, sample hold circuit, and filter circuit | |
| JP2006333515A (en) | Voltage-current conversion circuit and balanced amplifier using the same | |
| US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
| JP3442613B2 (en) | Variable gain amplifier | |
| Kumar | Flexible and High Throughput Designs of Operational Amplifiers | |
| JP3859572B2 (en) | Variable gain amplifier and filter circuit | |
| Python et al. | A 40 µ w, 75dB dynamic range, 70kHz bandwidth biquad filter based on complementary MOS transconductors | |
| López Martín et al. | Low-voltage 0.81 mW, 1-32 CMOS VGA with 5% bandwidth variations and-38dB DC rejection | |
| JP6227143B2 (en) | Operational amplifier circuit | |
| JPH10126214A (en) | Filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |