JP3853970B2 - Image data processing device - Google Patents
Image data processing device Download PDFInfo
- Publication number
- JP3853970B2 JP3853970B2 JP10707098A JP10707098A JP3853970B2 JP 3853970 B2 JP3853970 B2 JP 3853970B2 JP 10707098 A JP10707098 A JP 10707098A JP 10707098 A JP10707098 A JP 10707098A JP 3853970 B2 JP3853970 B2 JP 3853970B2
- Authority
- JP
- Japan
- Prior art keywords
- dot
- code information
- image data
- correction
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データによる電子写真方式の画像形成装置において読み取られた画像データに対して種々の画像処理を施すための画像データ処理装置に関し、特に、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図ると同時に、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、ジャギー補正に用いられる補正データ作成時の時間短縮を計り、実使用時のデータ設定時間の最小化を図ることができる画像データ処理装置に関する。
【0002】
【従来の技術】
一般に、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データによる電子写真方式の画像形成装置においては、読み取られた画像データに対して種々の画像処理を施すための画像データ処理装置が設けられている。
そして、特願平4−301395においては、上記画像処理の1つとしてビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、画像データのうちの補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を、マイクロプロセッサ等による簡単な判定および演算によって極めて短時間に行うことを以下に記す方法により達成している。
すなわち、上記内容の達成のための画像データ処理方法は、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、所要の各ドットに対して認識した線分形状の特徴を複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要と判別したドットに対しては上記コード情報に応じた補正を行うものである。
【0003】
一方、この画像データ処理方法による画像データ処理装置は、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウィンドウと、該ウィンドウを通して抽出される画像データによって、該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、上記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して、上記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えたものであった。
ここで、上記パターン認識手段は、所要の各ドットに対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とするドットが黒ドットあるいは白ドットのいずれであったかを示すコード情報と、線分の傾斜方向を示すコード情報と、傾きの度合いを示すコード情報と、対象とするドットの水平あるいは垂直方向に連続する線分の端部のドットからの位置を示すコードを含むコード情報を生成するものであった。
【0004】
そして、以上説明した画像データ処理方法およびその装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分(文字等の輪郭線)の線分形状を認識して、所要の各ドットに対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要なドットに対しては上記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能であった。
ただし、従来技術において予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短時間で行うことが可能となったが、各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報は、例えば12ビットの構成であった場合に、最大4096通り(12ビットで表しうるパターン数)の異なったパターンの表現が可能であるが、実際に補正対象として必要なパターン数は各ビットの組み合わせにより、上記数値より少ない場合がある。
また、ビットマップ状に展開された画像データのパターンが水平線あるいは垂直線に対して線対称となるパターンについては、補正データに関しても共通のデータの使用が可能である場合がある。
【0005】
【発明が解決しようとする課題】
しかしながら、従来技術によりビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図る場合には、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短時間で行うことが可能となったが、画像データの黒ドット領域の白ドット領域との境界部分として補正が必要であると判別されたドットに対しての補正データのメモリに対する格納は、メモリ数に対して冗長な数であり、実際の使用効率が悪く、回路構成も大きくなってしまう欠点があった。
また、輪郭線のジャギー補正の対象となる画像によっては、より正確なパターン認識結果による正確なジャギー補正データによる補正である必要はなく、補正データのメモリに格納されている数を最小限に止めた仕様での認識パターンの共通化を計ったパターン認識によるジャギー補正での画像で満足できる場合もあった。
【0006】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図ると同時に、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、ジャギー補正に用いられる補正データ作成時の時間短縮を計り、実使用時のデータ設定時間の最小化を図ることができる画像データ処理装置を提供することである。
本発明の他の目的は、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とする画像データ処理装置を提供することである。
本発明の他の目的は、画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図る画像データ処理装置を提供することである。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明は、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウィンドウと、該ウィンドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して前記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックとを備えた画像データ処理装置において、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上りか右下がりかいずれの傾斜であったかを示すビットを有効とするか無効とするかの設定を行う傾斜ビット切り替え手段を設けたことを特徴とする。
上記請求項1に記載の画像データ処理装置によれば、本画像データ処理装置によるビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、本画像データ処理装置を用いたジャギー補正に用いられる補正データ作成時の時間短縮を図ると同時に、実使用時のデータ設定時間の最小化を図ることができる。
【0008】
請求項2に記載の発明は、前記パターン認識手段より出力されるビットマップ状に展開された画像データの各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、前記判別手段によって補正が不必要と判別されたドットについては、対象となるドットが黒ドットあるいは白ドットのいずれであったかの情報のみを示す黒白各々1つの複数ビットのコード情報に変換するコード情報変換手段を設け、前記判別手段によって補正が必要と判別されたドットに対する複数ビットのコード情報と共に、該コード情報変換手段により生成された複数ビットのコード情報が、予め記憶されている補正データを読み出して出力するメモリブロックのアドレスとして機能することを特徴とする。
上記請求項2に記載の画像データ処理装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とすることができる。
請求項3に記載の発明は、前記メモリブロックに送出されるコード情報の配列を連続したアドレスとしてメモリブロックへ送出するコード情報集約手段を設けたことを特徴とする。
上記請求項3に記載の画像データ処理装置によれば、画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図ることができる。
【0009】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図2は、この発明を実施した画像形成装置であるレーザプリンタの構成を示すブロック図である。
図2において、レーザプリンタ2は、コントローラ3・エンジンドライバ4・プリンタエンジン5および内部インターフェイス6からなる。
そして、このレーザプリンタ2は、ホストコンピュータ1から転送されるプリントデータを受信してコントローラ3によりページ単位のビットマップデータに展開し、レーザを駆動するためのドット情報であるビデオデータに変換して内部インターフェイス6を介してエンジンドライバ4へ送り、プリンタエンジン5をシーケンス制御して用紙に可視像を形成する。
この内部インターフェイス6内に、この発明による画像データ処理装置であるドット補正部7を設け、コントローラ3から送出されるビデオデータに対してこの発明の画像データ処理方法によるドット補正を行い画質の向上を計っている。
上記コントローラ3は、メインのマイクロコンピュータ(以下「MPU」という)31と、そのMPU31が必要とするプログラム・定数データおよび文字フォント等を格納したROM32と、一般的なデータやドットパターン等をメモリするRAM33と、データの入出力を制御する1/034と、その1/034を介してMPU31と接続される操作パネル35とから構成され、互いにデータバス・アドレスバス・コントロールバス等で接続されている。
また、ホストコンピュータ1およびドット補正部7を含む内部インターフェイス6も1/034を介してMPU31に接続される。
【0010】
上記エンジンドライバ4は、サブのマイクロコンピュータ(以下「CPU」という)41と、そのCPU41が必要とするプログラム・定数データ等を格納したROM42と、一時的なデータをメモリするRAM43と、データの入出力を制御する1/044とから構成され、互いにデータバス・アドレスバス・コントロールバス等で接続されている。
上記1/044は、内部インターフェイス6と接続され、コントローラ3からのビデオデータや操作パネル35上の各種スイッチの状態を入力したり、画像クロック(WCLK)やペーパーエンド等のステータス信号をコントローラ3へ出力する。
また、この1/044は、プリンタエンジン5を構成する書込ユニット26およびその他のシーケンス機器群27と、後述する同期センサを含む各種センサ類28とも接続されている。
上記コントローラ3は、ホストコンピュータ1からプリント命令等のコマンドおよび文字データ・画像データ等のプリントデータを受信し、それらを編集して文字コードならばROM32に記憶している文字フォントによって画像書き込みに必要なドットパターンに変換し、それらの文字および画像(以下まとめて「画像」という)のビットマップデータをRAM33内のビデオRAM領域にページ単位で展開する。
【0011】
そして、エンジンドライバ4からレディー信号と共に画像クロックWCLKが入力されると、コントローラ3はRAM33内のビデオRAM領域に展開されているビットマップデータ(ドットパターン)を、画像クロックWCLKに同期したビデオデータとして、内部インターフェイス6を介してエンジンドライバ4に出力する。そのビデオデータに対して内部インターフェイス6内のドット補正部7によって、後述するようにこの発明によるドット補正を行う。
また、操作パネル35上には、図示しないスイッチや表示器があり、オペレータからの指示によりデータを制御したり、その情報をエンジンドライバ4に伝えたり、プリンタの状況を表示器に表示する。
エンジンドライバ4は、コントローラ3からの内部I/F6を介してドット補正されて入力するビデオデータにより、プリンタエンジン5の書込ユニット26および後述する帯電チャージャ・現像ユニット等のシーケンス機器群27等を制御したり、画像書込に必要なビデオデータを内部I/F6を介して入力して書込ユニット26に出力すると共に、同期センサその他のセンサ類28からエンジン各部の状態を示す信号を入力して処理したり、必要な情報やエラー状況(例えばペーパーエンド等)のステータス信号を内部I/F6を介してコントローラ3へ出力する。
【0012】
図3は、このレーザプリンタ2におけるプリンタエンジン5の機構を示す概略構成図である。
このレーザプリンタ2によれば、上下2段の給紙カセット10a・10bのいずれか、例えば上段の給紙カセット10aの用紙スタック11aから給紙ローラ12によって用紙11が給送され、その用紙11はレジストローラ対13によってタイミングをとられた後、感光体ドラム15の転写位置へ搬送される。
メインモータ14により矢印方向に回転駆動される感光体ドラム15は、帯電チャージャ16によってその表面が帯電され、書込ユニット26からのPWM変調されたスポットで走査されて表面に静電潜像が形成される。
この潜像は、現像ユニット17によってトナーを付着され可視像化され、そのトナー像は、レジストローラ対13によって搬送されてきた用紙11上に転写チャージャ18の作用により転写され、転写された用紙は感光体ドラム15から分離され、搬送ベルト19によって定着ユニット20に送られ、その加圧ローラ20aによって定着ローラ20bに圧接され、その圧力と定着ローラ20bの温度とによって定着される。
定着ユニット20を出た用紙は、排紙ローラ21によって側面に設けられた排紙トレイ22へ排出される。
一方、感光体ドラム15に残留しているトナーは、クリーニングユニット23によって除去されて回収される。
また、このレーザプリンタ2内の上方には、それぞれコントローラ3・エンジンドライバ4および内部I/F6を構成する複数枚のプリント回路基板24が搭載されている。
【0013】
図4は、図2に示した書込ユニット26の構成例を示す要部斜視図である。
この書込ユニット26は、LD(レーザダイオード)ユニット50と、第1シリンダレンズ51・第1ミラー52・結像レンズ53と、ディスク型モータ54と、それにより矢印A方向に回転されるポリゴンミラー55とからなる回転偏向器56と、第2ミラー57・第2シリンダレンズ58および第3ミラー60、シリンダレンズからなる集光レンズ61、受光素子からなる同期センサ62とを備えている。
そのLDユニット50は、内部にレーザダイオード(以下「LD」という)と、このLDから射出される発散性ビームを平行光ビームにするコリメータレンズとを一体に組み込んだものである。
第1シリンダレンズ51は、LDユニット50から射出された平行光ビームを感光体ドラム15上において副走査方向に整形させる機能を果たし、結像レンズ53は第1ミラー52で反射された平行光を収束性ビームに変換し、ポリゴンミラー55のミラー面55aに入射させる。
ポリゴンミラー55は、各ミラー面55aを湾曲させて形成したRポリゴンミラーとして、従来第2ミラー57との間に配置されていたfθレンズを使用しないポストオブジェクト型(光ビームを収束光とした後に偏向器を配置する型式)の回転偏向器56としている。
第2ミラー57は、回転偏向器56で反射されて偏向されたビーム(走査ビーム)を感光体ドラム15に向けて反射する。この第2ミラー57で反射された走査ビームは、第2シリンダレンズ58を経て感光体ドラム15上の主走査線15aの線上に鋭いスポットとして結像する。
また、第3ミラー60は回転偏向器56で反射された光ビームによる感光体ドラム15上の走査領域外に配置され、入射された光ビームを同期センサ62側に向けて反射する。第3ミラー60で反射され集光レンズ61によって集光された光ビームは、同期センサ62を構成する例えばフォトダイオード等の受光素子により、走査開始位置を一定に保つための同期信号に変換される。
【0014】
図1は、図2におけるドット補正部7(第1実施形態)の概略構成を示すブロック図であり、図6はその要部(FIFOメモリ72とウィンドウ73)の具体的構成例を示す図である。
図1に示すようにドット補正部7の基本構成は、パラレル/シリアル・コンバータ(以下「P/Sコンバータ」という)71、FIFOメモリ72、ウィンドウ73、パターン認識部74、メモリブロック75、ビデオデータ出力部76およびこれらを同期制御するタイミング制御部77とによって構成されている。
P/Sコンバータ71は、図2に示したコントローラ3から転送されるビデオデータがパラレル(8ビット)データの場合、それをシリアル(1ビット)データに変換してFIFOメモリ72へ送るために設けてあり、ドットの補正に関して基本的には関与しない。コントローラ3から転送されるビデオデータがシリアルデータの場合には、このP/Sコンバータ71は不要である。
FIFOメモリ72は、先入れ先出しのメモリ(First In First Out memory )であり、図6に示すようにコントローラ3から送られてきた複数ライン分(この実施例では6ライン分)のビデオデータを格納するラインバッファ72a〜72fがシリアルに接続されている。
【0015】
ウィンドウ73は、図6に示すようにコントローラ3からP/Sコンバータ71を介して送出されるシリアルのビデオデータ1ライン分と、FIFOメモリ72の各ラインバッファ72a〜72fから出力される6ライン分との計7ライン分のデータに対して、各々11ビット分のシフトレジスタ73a〜73gがシリアルに接続されており、パターン検出用のウィンドウ(サンプル窓:図7にその形状例を示す)を構成している。
中央のシフトレジスタ73dの真中のビット(図6に×印で示している)ターゲットとなる注目ドットの格納位置である。なお、このウィンドウ73を構成する各シフトレジスタ73a〜73gのうち、シフトレジスタ73aと73gは7ビット、シフトレジスタ73bと73fは8ビットで足り、図6に破線で示す部分は無くてもよい。
このFIFOメモリ72を構成するラインバッファ72a〜72fおよびウィンドウ73を構成するシフトレジスタ73a〜73g内をビデオデータが順次1ビットずつシフトされることによって、注目ドットが順次変化し、その各注目ドットを中心とするウィンドウ73のビデオデータを連続的に抽出することができる。
パターン認識部74は、ウィンドウ73から抽出したドット情報をもとに、ターゲットとなっているドット(注目ドット)およびその周囲の情報、特に画像データの黒ドットと白ドットの境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力する。このコード情報がメモリブロック75のアドレスコードとなる。
【0016】
図5は、パターン認識部74の内部構成およびウィンドウ73との関係を示すブロック図である。
サンプル窓であるウィンドウ73は、中央の3×3ビットのコア領域(Core)73Cと、その上領域(Lower)73Dと、左領域(left)73Lおよび右領域(Right)73Rに区分される。(詳細は図7参照)ただし、その詳細は、特願平3−314928や特願平4−301395にて記載の内容と同じであるため、ここでは省略する。
更に、パターン認識部74は、コア領域認識部741、周辺領域認識部742、マルチプレクサ743・744、傾き(Gradient)計算部745、位置(Position)計算部746、判別部747およびゲート748によって構成されており、周辺領域認識部742はさらに、上領域認識部742U・右領域認識部742R・下領域認識部742Dおよび左領域認識部742Lによって構成されている。これらの各部の作用についても、特願平3−314928号公報や特願平4−301395号公報にて記載の内容と同じであるため、ここでは省略する。
メモリブロック75については、具体的な構成例およびその動作を図8において説明する。
【0017】
図8は、特願平3−314928号公報や特願平4−301395号公報にて記載の内容と同じであり、メモリブロック75はパターンメモリとして構成され、パターン認識部74から出力されるコード情報(12ビット)をアドレスとして、予め記憶された補正データ(10ビット)を読み出して、レーザ駆動用のビデオデータを出力し、これが補正されたドットパターンとなる。
以上に示したメモリブロック75の実施形態からの補正データ出力は、コントローラ3から送られてきたビデオデータの1ドット毎にその正規の幅すなわちレーザ発光時間を複数に分割した値の整数倍(10分割の場合の最大値は10倍)の情報としてパラレル出力される。
ビデオデータ出力部76は、メモリブロック75から出力されたパラレル情報をシリアル化してプリンタエンジン4へ送出し、その書込ユニット26に設けられた光源であるLDユニット50のレーザダイオードをON/OFFする信号源とする。
ただし、前述の説明におけるLDユニット50のレーザダイオードのON/OFF制御は2値データによる制御を想定したものであるが、多値データによる制御を想定した場合には、前述のビデオデータ出力部76によるメモリブロック75から出力されたパラレル情報をシリアル化してプリンタエンジン4へ送出する必要は無くなり、前述のメモリブロック75からのパラレル情報をそのままLDユニット40(この場合は多値制御用LDユニットを示す)のレーザダイオードのON/OFFおよびパワー制御に関する多値画像データに対応させることにより、書込ユニット26による書き込みを行う。
【0018】
なお、本発明は、画像データ処理装置に関するものであり、以下にその他の実施形態(第2〜第4実施形態)の構成・動作を説明する。
図9は、ドット補正部7の第2実施形態の概略構成を示すブロック図であるが、図1に対して図示する傾斜ビット切り替え手段78を設けた点のみが異なっている。
傾斜ビット切り替え手段78は、パターン認識部74より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるSLOP信号に対し、図10(a)に例示する回路を用い、図10(b)のタイミングチャートに図示する動作を行う。
【0019】
図10の傾斜ビット切り替え手段78の動作を以下に説明する。
図10(a)の回路においては、傾斜ビット制御信号がHighレベルであれば、パターン認識部74より入力される前述のSLOP信号はそのままメモリブロック75に出力されるが、傾斜ビット制御信号がLowレベルであれば、パターン認識部74より入力される前述のSLOP信号はLowレベルの出力に固定されて、メモリブロック75に出力されることになる。
この構成を用いることにより、図11に示す画像補正状態の切り替えが可能となる。
まず、図11(a)は、図10(a)の回路に対し傾斜ビット制御信号がHighレベルの時の画像補正状態を示すものである。図11(a)には画像Aについて垂直線に対して線対称となる画像Bのビットマップが示されている。ここで、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、本画像データ処理装置においては、パターン認識手段74より出力される複数ビットのコード情報は、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるSLOP信号以外の全てのコード情報信号が同一のものとなる。例えば、線分の傾斜が右上りの時はSLOP信号=0・右下がりの時はSLOP信号=1と仮定し、図11(a)の●で示すドットに対するSLOP信号以外のパターン認識手段74より出力される複数ビットのコード情報を×××と仮定すると、メモリブロック75のアドレスとして入力される複数ビットのコード情報は、画像Aのドット位置では、“1×××”となり、画像Bの●のドット位置では、“0×××”となることにより、図示する補正後の画像A・画像Bの異なる画像データイメージへの変換が可能となる。
これは、図示する補正後の画像イメージのようになり、精密に画像データのジャギー補正が可能となる方式となる。
【0020】
次に、図11(b)は、図10(a)の回路に対し傾斜ビット制御信号がLowレベルの時の画像補正状態を示すものである。図11(b)でも図11(a)と同一定義の画像Aと画像Bのビットマップが示されている。また、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、本画像データ処理装置においては、パターン認識手段74より出力される複数ビットのコード情報は、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるSLOP信号以外の全てのコード情報信号が同一のものとなる。しかし、ここでは傾斜ビット切り替え手段78の傾斜ビット制御信号による動作により、線分の傾斜を示すSLOP信号は同一のSLOP信号=0となり、図11(a)と同様に●で示すドットに対するSLOP信号以外のパターン認識手段74より出力される複数ビットのコード情報を×××と仮定すると、メモリブロック75のアドレスとして入力される複数ビットのコード情報は、画像A・画像B共に●のドット位置では、“0×××”となる。従って、図示する補正後の画像A・画像Bは同一の画像データイメージへの変換となる。
これは、図11(b)に示す補正後の画像イメージのように、同一の画像データによるジャギー補正となる方式であり、図11(a)で説明した方式より、ジャギー補正に関して精度の低い補正となるが、電子写真による静電潜像に対しては、ジャギー補正の対象となる画像によっては図11(a)の設定と同等の補正結果となる可能性もあり、ジャギー補正に用いられるメモリブロック75に格納される画像データ容量の削減(図11(a)の場合の1/2の容量への削減)および補正データ作成時の時間短縮を図ることを可能とする。
この例が請求項1に対応する第1実施形態となる。
【0021】
図12は、ドット補正部7の第3実施形態の概略構成を示すブロック図であるが、図9に対してさらに図示するコード情報変換手段79を設けた構成となっている。
コード情報変換手段79は、パターン認識部74より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報と、図5のパターン認識部74内に図示する判別部747より出力される注目ドットに対して黒ドット領域の白ドット領域との境界部分の線分形状を認識して画像データの境界部分のドットとして補正が必要か否かの判別信号であるNO−MATCH信号とが入力され、NO−MATCH信号が補正要を示す場合はそのままのコード情報をメモリブロック75に送出し、NO−MATCH信号が補正不要を示す場合は、入力されたコード情報のうち注目ドットが白ドットと黒ドットのいずれであったかを示す情報のみを判断基準として、各々白ドットと黒ドット固有の補正不要ドットを示すコード情報(白・黒ドットの計2種類)に変換してメモリブロック75に送出する。
図13の表は、上記コード情報変換手段79のコード情報の入出力の状態を示す。図1(c)の構成により、例えばパターン認識部74より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が12ビット(4096種類)であって場合に、4096種類のコード情報のうちNO−MATCH信号が補正不要を示す対象となるコード情報が1/4含まれていたとすれば(例えば、図5の判別部747より出力されるDIR0、DIR1信号の組み合わせが(DIR1、DIR0)=(1、1)の場合)、図13の表に示すように3074種類のコード情報にコードの種類が削減でき、メモリブロック75に格納しておくべき補正データの総容量が低減できる。
ここでは図13の表に示すように仮に、補正不要を示す対象となるコード情報を白ドットは600h、黒ドットは700hとしてコード情報の変換を行っている。
この例が請求項2に対応する第3実施形態となる。
【0022】
次に、図14は、ドット補正部7の第4実施形態の概略構成を示すブロック図であるが、上述した図12に対して図示するコード情報集約手段80をさらに設けた構成となっている。
コード情報集約手段80は、上記説明を行ったコード情報変換手段79より出力される複数ビットのコード情報が入力され、この入力された複数ビットのコード情報を連続した値の配列となるように変換し、メモリブロック75に送出する。
図15の表は上記コード情報集約手段80のコード情報の入出力の状態を示す。例えば、第2実施形態の説明と同様に、パターン認識部74より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が12ビット(4096種類)であり、コード情報変換手段79により3074種類のコード情報にコードの種類が削減されてコード情報集約手段80に入力された場合について説明する。
この場合、コード情報集約手段80に入力されるコード情報は、12ビットのままであり、かつ、12ビットで表現できる4096種類の数値のうちの3074種類の任意の数値がランダムな取り得る値として振り分けられることになる。従って、第1実施形態においてはメモリブロック75のデータ呼び出しのアドレスとしても前記ランダムな配列の12ビットの数値が振り分けられることになり、メモリブロック75に対するデータの格納および呼び出しについても、ランダムな配列のアドレスに対して飛び飛びに個別に行うか、12ビットで表現できる4096種類の全てのアドレスを対象に連続して動作を行うかに限定され、コード情報変換手段79によりコード情報の種類が削減されても、メモリブロック75へのデータアクセスに関する効率は改善されてはいない。
【0023】
そこで、コード情報集約手段80により、12ビットで表現できる4096種類の数値のうちの3074種類の任意の数値として入力されるコード情報(実使用時には3074種類の決まった値となっている)を連続した3074種類の値の配列となるように変換し、メモリブロック75に送出を行えば、メモリブロック75に対するデータの格納および呼び出しについても、3074種類の連続したアドレスへのアクセスが可能となり、実使用時のメモリブロック75へのデータアクセスに関して効率を上げることができる。特に、メモリブロック75に対するデータアクセスがCPU等から直接アドレスを指定して行えず、シリアルデータ転送により行われる場合にはメモリブロック75のアドレスが連続した配列となるため、アクセス時間の短縮が図れることになる。
この例が請求項3に対応する第3実施形態となる。
【0024】
タイミング制御部77は、エンジンドライバ4から1ページ分の書き込み時間を規定するFGATE信号・1ライン分の書き込み期間を規定するLGATE信号・各ラインの書き込み開始および終了タイミングを示すLSYNC信号・1ドット毎の読み出しおよび書き込み周期を取る画像クロックWCLKおよびRESET信号を入力し、上述の各部ブロック71〜76に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、パターンメモリ75の補正データは、コントローラ3のMPU31あるいはエンジンドライバ4のCPU41によりROM32またはROM42から選択的にロードされたり、ホストコンピュータ1からダウンロードすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
さらに、以上説明してきた内容以外に、以下の(1)〜(4)の内容の詳細については特願平3−314928や特願平4−301395にて記載の内容と同じであるため、ここでは省略する。
(1)マッチングのためのウィンドウの領域分割とその検出パターンおよび使用領域について、
(2)パターン認識部74を構成する各ブロック741〜748からの各出力信号について、
(3)パターン認識部74における各ブロックの作用について、
(4)ドット補正方法について、
最後に、上述の実施形態では、レーザプリンタ2のコントローラ3とエンジンドライバ4とを結ぶ内部インターフェイス5内に本発明による画像データ処理装置であるドット補正部7を設けた場合の実施形態について説明したが、このドット補正部7をコントローラ3側あるいはエンジンドライバ4側に設けるようにしてもよい。
更に、この発明はレーザプリンタに限るものではなく、LEDプリンタその他の各種光プリンタ・デジタル複写機・普通紙ファックス等のビットマップ状に展開して画像を形成する各種画像形成装置ならびにその形成した画像を表示する画像表示装置にも同様に適用することができる。
【0025】
【発明の効果】
以上説明してきたように、この発明によれば各請求項の内容に対して以下に記す作用と効果を得ることが可能となる。
本画像データ処理装置によるビットマップ上に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、本画像データ処理装置を用いたジャギー補正に用いられる補正データ作成時の時間短縮を図ると同時に、実使用時のデータ設定時間の最少化を図ることができる。
ビットマップ上に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とすることができる。
画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明による画像データ処理装置(ドット補正部)の第1実施形態のブロック構成図である。
【図2】本発明を実施した画像データ処理装置を有する画像形成装置(レーザプリンタ)のブロック構成図である。
【図3】図2に示したプリンタエンジンのブロック構成図である。
【図4】図2に示した書込ユニットの要部斜視図である。
【図5】図1に示したパターン認識部のブロック構成図である。
【図6】図1に示したFIFOメモリおよびウィンドウのブロック構成図である。
【図7】図6に示したウィンドウの説明図である。
【図8】図1に示したメモリブロックの動作説明図である。
【図9】本発明による画像データ処理装置の第2実施形態のブロック図である。
【図10】 (a) 及び(b) は図1に示した傾斜ビット切り替え手段の説明図である。
【図11】 (a) 及び(b) は図10に示した傾斜ビット切り替え手段による動作説明図である。
【図12】本発明による画像データ処理装置の第3実施形態のブロック図である。
【図13】図12に示したコード情報変換手段のコード情報の入出力状態を示す表図である。
【図14】本発明による画像データ処理装置の第4実施形態のブロック図である。
【図15】図14に示したコード情報集約手段のコード情報の入出力状態を示す表図である。
【符号の説明】
1…ホストコンピュータ、
2…レーザプリンタ、 3…コントローラ、
4…エンジンドライバ、 5…プリンタエンジン、
6…内部インターフェイス、 7…ドット補正部、
10…給紙カセット、 11…用紙、
12…給紙ローラ、 13…レジストローラ対、
14…メインモータ、 15…感光体ドラム、
16…帯電チャージャ、 17…現像ユニット、
18…転写チャージャ、 19…搬送ベルト、
20…定着ユニット、 21…排紙ローラ、
22…排紙トレイ、 23…クリーニングユニット、
24…プリント回路基板、 26…書込ユニット、
27…シーケンス機器群、 28…センサ類、
32…ROM、 33…RAM、
35…操作パネル、 50…LDユニット、
52、57、60…ミラー、 55…ポリゴンミラー、
56…回転偏向器、 62…同期センサ、
71…P/Sコンバータ、 72…FIFOメモリ、
73…ウィンドウ、 74…パターン認識部、
75…メモリブロック、 76…ビデオデータ出力部、
77…タイミング制御部、 78…傾斜ビット切り替え手段、
79…コード情報変換手段、 80…コード情報集約手段、[0001]
BACKGROUND OF THE INVENTION
The present invention provides an image for performing various image processing on image data read by an electrophotographic image forming apparatus using digital image data such as an optical printer such as a laser printer, a digital copying machine, or a plain paper fax machine. The present invention relates to a data processing apparatus, and in particular, corrects jaggies of contour lines for image data expanded in a bitmap shape to improve image quality, and at the same time whites in the black dot area of the image data expanded in a bitmap shape. By making it possible to share the recognition pattern of the line segment shape at the boundary with the dot area, the time required to create correction data used for jaggy correction will be reduced, and the data setting time during actual use will be minimized. The present invention relates to an image data processing apparatus that can
[0002]
[Prior art]
In general, in an electrophotographic image forming apparatus using digital image data such as an optical printer such as a laser printer, a digital copying machine, and a plain paper fax machine, an image for performing various image processing on the read image data A data processing device is provided.
In Japanese Patent Application No. 4-301395, in order to improve image quality by correcting contour line jaggies for image data developed in the form of a bitmap as one of the above image processes, it is stored in a memory in advance. The data that needs to be reduced is reduced as much as possible, and the determination of the dot that needs correction in the image data and the determination of the correction data for the dot that needs correction are extremely short by simple determination and calculation by a microprocessor or the like. What is done in time is achieved by the method described below.
That is, the image data processing method for achieving the above contents recognizes the line segment shape of the black dot area and the white dot area of the image data developed in the form of a bitmap, and assigns it to each required dot. The feature of the line segment shape recognized is replaced with multi-bit code information, and at least a part of the code information is used to determine whether the dot needs to be corrected. In this case, correction according to the code information is performed.
[0003]
On the other hand, an image data processing apparatus according to this image data processing method has a window for extracting data of each dot in a predetermined area centered on a target dot of image data expanded in a bitmap shape, and extracts through the window. A plurality of bits representing the feature of the line segment shape recognized for the target dot, by recognizing the line segment shape of the boundary between the black dot region and the white dot region of the image data. A pattern recognition unit that generates code information, a determination unit that determines whether or not a dot needs to be corrected using at least part of the code information, and a dot that is determined to be corrected by the determination unit Thus, the correction data stored in advance with the code information generated by the pattern recognition means as an address is read and output. It was equipped with a data memory.
Here, the pattern recognition means includes code information indicating whether the dot to be recognized is a black dot or a white dot as code information representing the feature of the line segment shape recognized for each required dot. Code information including the code information indicating the inclination direction of the line segment, the code information indicating the degree of inclination, and the code indicating the position from the dot at the end of the line segment continuous in the horizontal or vertical direction of the target dot Was generated.
[0004]
Then, according to the image data processing method and apparatus described above, the line segment shape of the boundary portion (contour line of characters, etc.) between the black dot region and the white dot region of the image data expanded in a bitmap shape is recognized. Then, replace each required dot with multi-bit code information, determine whether or not the dot needs to be corrected using at least a part of the code information, and for the dot that needs correction Since correction is performed according to the above code information, it is not necessary to create and store in advance all the feature patterns that need correction as templates, and correction data for the dots that need correction and the dots that need correction It has been possible to easily determine this in a short time using the code information.
However, in the prior art, it is not necessary to create and store as a template all the feature patterns that need to be corrected in advance, and to determine the correction data for the dots that need to be corrected and the dots that need to be corrected. Although it has become possible to easily perform this in a short time using information, the multi-bit code information representing the feature of the line segment shape recognized for each dot is, for example, a 12-bit configuration. Although it is possible to express a maximum of 4096 different patterns (the number of patterns that can be represented by 12 bits), the number of patterns actually required for correction may be less than the above numerical value depending on the combination of each bit.
In addition, with respect to a pattern in which the pattern of image data developed in a bitmap shape is axisymmetric with respect to a horizontal line or a vertical line, common data may be used for correction data.
[0005]
[Problems to be solved by the invention]
However, when image quality is improved by correcting contour line jaggies for image data developed in the form of a bitmap according to the prior art, all feature patterns that require correction are created and stored in advance as templates. This makes it possible to determine the dot that needs to be corrected and determine the correction data for the dot that needs to be corrected in a short time using the above-mentioned code information. Storage of correction data in the memory for the dots determined to require correction as the boundary between the black dot area and the white dot area is a redundant number with respect to the number of memories, and the actual usage efficiency is Unfortunately, there is a drawback that the circuit configuration becomes large.
In addition, depending on the image that is subject to the jaggy correction of the contour line, it is not necessary to correct with the accurate jaggy correction data based on the more accurate pattern recognition result, and the number of correction data stored in the memory is minimized. In some cases, we could be satisfied with the image with jaggy correction based on pattern recognition that uses a common recognition pattern.
[0006]
The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to improve image quality by correcting contour line jaggies for image data developed in a bitmap shape. At the same time, when creating correction data used for jaggy correction by enabling the sharing of the line segment shape recognition pattern between the black dot area and the white dot area of the image data developed in bitmap form It is an object of the present invention to provide an image data processing apparatus that can reduce the time required for data setting and minimize the data setting time during actual use.
Another object of the present invention is to recognize the line segment shape of the boundary between the black dot region and the white dot region of the image data developed in a bitmap shape, and recognize the line segment recognized for the target dot. Providing an image data processing device that can reduce the cost of the device by reducing the total capacity of the memory block that reads out and outputs correction data stored in advance using multiple bits of code information representing the shape features as addresses It is to be.
Another object of the present invention is to reduce the time required for storing correction data required for image correction in a memory block, and to improve the use efficiency of software or hardware during actual use. Is to provide.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to
According to the image data processing device of the first aspect, the recognition pattern of the line segment shape of the boundary portion between the black dot region and the white dot region of the image data developed in a bitmap shape by the image data processing device. By enabling common use, it is possible to shorten the time for creating correction data used for jaggy correction using the image data processing apparatus and to minimize the data setting time during actual use.
[0008]
According to a second aspect of the present invention, the code information of a plurality of bits representing the feature of the line segment shape recognized for each dot of the image data expanded in the form of a bitmap output from the pattern recognition means, For the dots determined to be unnecessary for correction by the determination means, code information conversion means for converting into black and white one-bit code information each indicating only whether the target dot is a black dot or a white dot And a plurality of bits of code information generated by the code information conversion means together with a plurality of bits of code information for the dots determined to be corrected by the determination means. It functions as an address of the memory block to be performed.
According to the image data processing apparatus of
According to a third aspect of the present invention, there is provided code information aggregating means for sending an array of code information sent to the memory block to the memory block as a continuous address.
According to the image data processing apparatus of the third aspect, the time required for storing correction data necessary for image correction in the memory block is shortened, and the use efficiency of software or hardware during actual use is reduced. Improvements can be made.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 2 is a block diagram showing the configuration of a laser printer which is an image forming apparatus embodying the present invention.
In FIG. 2, the
The
The
The
An
[0010]
The engine driver 4 includes a sub-microcomputer (hereinafter referred to as “CPU”) 41, a
The 1/044 is connected to the
The 1/044 is also connected to the
The
[0011]
When the image clock WCLK is input together with the ready signal from the engine driver 4, the
On the
The engine driver 4 controls the
[0012]
FIG. 3 is a schematic configuration diagram showing the mechanism of the
According to the
The surface of the
This latent image is visualized by attaching toner by the developing unit 17, and the toner image is transferred onto the paper 11 conveyed by the
The sheet exiting the fixing
On the other hand, the toner remaining on the
A plurality of printed
[0013]
FIG. 4 is a perspective view of a principal part showing a configuration example of the
The
The
The
The
The
The
[0014]
FIG. 1 is a block diagram showing a schematic configuration of the dot correction unit 7 (first embodiment) in FIG. 2, and FIG. 6 is a diagram showing a specific configuration example of the main parts (
As shown in FIG. 1, the
When the video data transferred from the
The
[0015]
As shown in FIG. 6, the
The middle bit of the shift register 73d at the center (indicated by a cross in FIG. 6) is the storage position of the target dot. Of the
As the video data is sequentially shifted one bit at a time in the line buffers 72a to 72f constituting the
Based on the dot information extracted from the
[0016]
FIG. 5 is a block diagram showing the internal configuration of the
The
Furthermore, the
A specific configuration example and operation of the
[0017]
FIG. 8 is the same as the contents described in Japanese Patent Application Nos. 3-314928 and 4-301395, and the
The correction data output from the embodiment of the
The video
However, the ON / OFF control of the laser diode of the
[0018]
The present invention relates to an image data processing apparatus, and the configuration and operation of other embodiments (second to fourth embodiments) will be described below.
FIG. 9 is a block diagram showing a schematic configuration of the second embodiment of the
The inclined bit switching means 78 determines whether the inclination of the line segment is upper right or lower right among the multi-bit code information representing the characteristics of the line segment shape recognized for the target dot by the
[0019]
The operation of the inclined bit switching means 78 in FIG. 10 will be described below.
In the circuit of FIG. 10A, if the inclined bit control signal is high level, the SLOP signal input from the
By using this configuration, the image correction state shown in FIG. 11 can be switched.
First, FIG. 11A shows an image correction state when the tilt bit control signal is at a high level with respect to the circuit of FIG. 10A. FIG. 11A shows a bitmap of an image B that is symmetric about a vertical line with respect to the image A. Here, the dots indicated by ● in the bit map of the image before correction are dots that are line-symmetric with respect to the vertical line, and are output from the pattern recognition means 74 in this image data processing apparatus. In the multi-bit code information, all the code information signals other than the SLOP signal, which is a bit indicating whether the slope of the line segment is in the upper right direction or the lower right direction, are the same. For example, it is assumed that the SLOP signal = 0 when the slope of the line is on the upper right, and SLOP signal = 1 when the line is on the lower right, and the pattern recognition means 74 other than the SLOP signal for the dots indicated by ● in FIG. Assuming that the outputted multi-bit code information is xxx, the multi-bit code information inputted as the address of the
This is like a corrected image shown in the figure, and is a method that enables precise jaggy correction of image data.
[0020]
Next, FIG. 11 (b) shows an image correction state when the tilt bit control signal is at a low level with respect to the circuit of FIG. 10 (a). FIG. 11B also shows bitmaps of images A and B having the same definition as in FIG. Further, the dots indicated by ● in the bitmap of the image before correction are dots that are in a line-symmetrical position with respect to the vertical line. In this image data processing apparatus, a plurality of dots output from the pattern recognition means 74 are displayed. The code information of the bits is the same for all code information signals other than the SLOP signal, which is a bit indicating whether the slope of the line segment is upper right or lower right. However, here, the SLOP signal indicating the inclination of the line segment becomes the same SLOP signal = 0 by the operation of the inclination bit switching means 78 by the inclination bit control signal, and the SLOP signal for the dot indicated by ● is the same as in FIG. Assuming that the multi-bit code information output from the other pattern recognition means 74 is xxx, the multi-bit code information input as the address of the
This is a method in which jaggies are corrected by the same image data, as in the corrected image shown in FIG. 11B, and correction with less accuracy in terms of jaggy correction than the method described in FIG. However, for an electrostatic latent image obtained by electrophotography, there is a possibility that a correction result equivalent to the setting shown in FIG. 11A may be obtained depending on an image to be subjected to jaggy correction, and a memory used for jaggy correction. It is possible to reduce the capacity of the image data stored in the block 75 (reduction to half the capacity in the case of FIG. 11A) and to shorten the time for creating correction data.
This example is a first embodiment corresponding to claim 1.
[0021]
FIG. 12 is a block diagram showing a schematic configuration of the third embodiment of the
The code information conversion means 79 outputs a plurality of bits of code information representing the feature of the line segment shape recognized for the target dot by the
The table of FIG. 13 shows the input / output state of the code information of the code
Here, as shown in the table of FIG. 13, the code information is converted with the white dot 600h and the black dot 700h as the target code information indicating that correction is unnecessary.
This example is a third embodiment corresponding to claim 2.
[0022]
Next, FIG. 14 is a block diagram showing a schematic configuration of the fourth embodiment of the
The code information aggregating unit 80 receives the multi-bit code information output from the code
The table of FIG. 15 shows the input / output state of the code information of the code information aggregation means 80. For example, as in the description of the second embodiment, the multi-bit code information representing the feature of the line segment shape recognized for the target dot by the
In this case, the code information input to the code information aggregating means 80 remains 12 bits, and 3074 arbitrary numerical values out of 4096 numerical values that can be expressed by 12 bits are random values that can be taken. It will be distributed. Therefore, in the first embodiment, the 12-bit numerical value of the random array is assigned as the data call address of the
[0023]
Therefore, the code information aggregating unit 80 continuously inputs code information (3074 types of fixed values in actual use) which are input as 3074 types of arbitrary numbers among 4096 types of numerical values that can be expressed in 12 bits. If the data is converted into an array of 3074 types of values and sent to the
This example is a third embodiment corresponding to claim 3.
[0024]
The
The correction data in the
Further, in addition to the contents described above, the details of the contents of the following (1) to (4) are the same as those described in Japanese Patent Application Nos. 3-314928 and 4-301395. I will omit it.
(1) About window area division for matching, its detection pattern and use area,
(2) About each output signal from each block 741-748 which comprises the
(3) Regarding the action of each block in the
(4) About the dot correction method
Finally, in the above-described embodiment, the embodiment in which the
Further, the present invention is not limited to a laser printer, and various image forming apparatuses that form images by developing them into a bitmap such as LED printers, various optical printers, digital copying machines, plain paper fax machines, and the like, and images formed thereby The present invention can be similarly applied to an image display device that displays
[0025]
【The invention's effect】
As described above, according to the present invention, the following actions and effects can be obtained with respect to the contents of each claim.
The image data processing apparatus can be used by sharing the line segment shape recognition pattern between the black dot area and the white dot area of the image data developed on the bitmap by the image data processing apparatus. It is possible to shorten the time for creating correction data used for the jaggy correction used, and at the same time minimize the data setting time during actual use.
Recognizing the line segment shape of the boundary between the black dot region and the white dot region of the image data developed on the bitmap, a plurality of bits representing the feature of the line segment shape recognized for the target dot The cost of the apparatus can be reduced by reducing the total capacity of a memory block that reads and outputs correction data stored in advance using code information as an address.
Time required for storing correction data necessary for image correction in the memory block can be shortened, and the use efficiency of software or hardware during actual use can be improved.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of a first embodiment of an image data processing apparatus (dot correction unit) according to the present invention.
FIG. 2 is a block diagram of an image forming apparatus (laser printer) having an image data processing apparatus embodying the present invention.
FIG. 3 is a block diagram of the printer engine shown in FIG. 2;
4 is a perspective view of a main part of the writing unit shown in FIG. 2. FIG.
FIG. 5 is a block configuration diagram of a pattern recognition unit shown in FIG. 1;
6 is a block configuration diagram of a FIFO memory and a window shown in FIG. 1. FIG.
7 is an explanatory diagram of the window shown in FIG. 6. FIG.
8 is an operation explanatory diagram of the memory block shown in FIG. 1. FIG.
FIG. 9 is a block diagram of a second embodiment of an image data processing apparatus according to the present invention.
10A and 10B are explanatory diagrams of the inclined bit switching means shown in FIG.
FIGS. 11A and 11B are operation explanatory diagrams of the inclined bit switching means shown in FIG.
FIG. 12 is a block diagram of a third embodiment of an image data processing apparatus according to the present invention.
13 is a table showing the input / output state of code information of the code information conversion means shown in FIG.
FIG. 14 is a block diagram of a fourth embodiment of an image data processing apparatus according to the present invention.
15 is a table showing the input / output state of code information of the code information aggregating means shown in FIG.
[Explanation of symbols]
1 ... Host computer,
2 ...
4 ... Engine driver, 5 ... Printer engine,
6 ... Internal interface, 7 ... Dot correction unit,
10 ... paper cassette, 11 ... paper,
12 ... feed roller, 13 ... registration roller pair,
14 ... main motor, 15 ... photosensitive drum,
16 ... Charge charger, 17 ... Developing unit,
18 ... Transfer charger, 19 ... Conveyor belt,
20 ... Fusing unit, 21 ... Discharge roller,
22 ... paper discharge tray, 23 ... cleaning unit,
24 ... printed circuit board, 26 ... writing unit,
27 ... Sequence device group, 28 ... Sensors,
32 ... ROM, 33 ... RAM,
35 ... Control panel, 50 ... LD unit,
52, 57, 60 ... mirror, 55 ... polygon mirror,
56 ... Rotary deflector, 62 ... Synchronous sensor,
71 ... P / S converter, 72 ... FIFO memory,
73 ... Window, 74 ... Pattern recognition unit,
75 ... Memory block, 76 ... Video data output unit,
77 ... Timing control unit, 78 ... Inclination bit switching means,
79: Code information conversion means, 80 ... Code information aggregation means,
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10707098A JP3853970B2 (en) | 1998-04-02 | 1998-04-02 | Image data processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10707098A JP3853970B2 (en) | 1998-04-02 | 1998-04-02 | Image data processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11289458A JPH11289458A (en) | 1999-10-19 |
JP3853970B2 true JP3853970B2 (en) | 2006-12-06 |
Family
ID=14449734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10707098A Expired - Lifetime JP3853970B2 (en) | 1998-04-02 | 1998-04-02 | Image data processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3853970B2 (en) |
-
1998
- 1998-04-02 JP JP10707098A patent/JP3853970B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11289458A (en) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006622B1 (en) | Information recording apparatus | |
JPH05207282A (en) | Picture data processing method and its device | |
JPH079695A (en) | Information recorder | |
US5687296A (en) | Image data processor having data bus switching circuit for changing image resolution | |
JP3471426B2 (en) | Image data processing device | |
JP3990086B2 (en) | Image data processing device | |
JP3856361B2 (en) | Image data processing method and apparatus | |
JP3853970B2 (en) | Image data processing device | |
JP4027508B2 (en) | Image data processing device | |
JPH1158835A (en) | Image data processing apparatus | |
JP3853975B2 (en) | Image data processing device | |
JPH09219790A (en) | Image data processor | |
JP3795693B2 (en) | Image data processing device | |
JP3726942B2 (en) | Image data processing device | |
JP3552263B2 (en) | Image data processing device | |
JP2002158877A (en) | Image data processing method and image data processor | |
JP3530284B2 (en) | Image data processing device | |
JP4921288B2 (en) | Image forming apparatus | |
JP3384588B2 (en) | Image data processing device | |
JP2840477B2 (en) | Information recording device | |
JPH10257326A (en) | Image data processor | |
JPH09168086A (en) | Image data processing unit | |
JPH09270915A (en) | Image processing method and image processor | |
JPH1032717A (en) | Image data processor | |
JPH09130615A (en) | Image data processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |