JP3848573B2 - マイクロプロセッサシステム - Google Patents
マイクロプロセッサシステム Download PDFInfo
- Publication number
- JP3848573B2 JP3848573B2 JP2001554305A JP2001554305A JP3848573B2 JP 3848573 B2 JP3848573 B2 JP 3848573B2 JP 2001554305 A JP2001554305 A JP 2001554305A JP 2001554305 A JP2001554305 A JP 2001554305A JP 3848573 B2 JP3848573 B2 JP 3848573B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- unit
- memory
- encryption unit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/606—Protecting data by securing the transmission between two devices or processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
- G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Computer Hardware Design (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Finance (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
本発明は、中央処理ユニット、さらなるユニット、およびメモリユニットがバスを介して互いに接続され、復号化が実行されるマイクロプロセッサ構成に関する。
【0002】
このようなマイクロプロセッサ構成は、安全性に関して重要なアプリケーション(例えば、チップカード)において使用される。この構成は、単一の半導体チップ(「マイクロコントローラ」)上に一体化される。バスは、全てのデータトラフィックを処理する。例えば、バスは、データ、アドレス、プログラムコマンド、制御コマンドなどを転送する。実行されるべきプログラムは、不揮発性メモリ(ROM)内に格納され、データは、不揮発性メモリ内に同様に格納され得るか、または、揮発性メモリ(RAM)内に一時的に格納され得る。これらのメモリへのアクセス時間が長いため、処理されるべきデータは、より速いキャッシュ内でバッファに入れられる。
【0003】
マイクロプロセッサまたはマイクロコントローラ上の全てのメモリおよびバスは、チップ上の簡単に識別可能な規則的な構造である。従って、これらは、安全性に関するデータおよび機能を密かに観察(covertly observe)するために、チップ内蔵回路または動作サイクルをタップオフ(tap off)する試みが行われる際の好適なアタックポイント(point of attack)を表す。重要な構造の上にニードルを位置付けることにより信号プロフィールをタップオフすることを含む任意のアタックが、プロービングすることにより行われ得る。
【0004】
従って、従来のマイクロプロセッサまたはマイクロコントローラにおいて、メモリ内に格納されたデータは、複雑な暗号化を用いてスクランブルされる。読み出しは、対応するレベルの計算の複雑さを必要とする。データは、その後、概して暗号化されていない形式でマイクロプロセッサの種々の機能ユニットに転送かつ供給される。バスにニードルアタック(needle attack)が行われると、全てのデータは、従って、プレーンテキストとしてリクエストされ得る。中央処理ユニット(CPU)からおよび中央処理ユニット(CPU)へのデータトラフィック、周辺ユニットまたは算術および論理ユニット(ALU)、あるいはキャッシュの比較的複雑な暗号化および復号化は推奨されない。なぜならば、これにより、これらのユニットへのアクセス速度が著しく減少されるからである。
【0005】
本発明の目的は、内部サイクルの密かな観察に対してより高いレベルの安全性を有するマイクロプロセッサ構成を特定することである。
【0006】
この目的は、以下を含むマイクロプロセッサ構成によって達成される:中央処理ユニット;さらなるユニット;メモリユニット;データを交換するために、中央処理ユニット、さらなるユニット、およびメモリを互いに接続させるバス;ユニットに関連し、バスおよび関連するユニットの間で接続され、ユニットに関して同じであり変更可能なキーと、バスおよび関連するユニットの間で接続された組み合わせ論理素子とを提供する手段を含む第1の暗号化ユニットのそれぞれ;メモリユニットに関連し、さらなるキーを提供する手段を含み、関連する第1の暗号化ユニットにキーを提供する手段と、関連する第1の暗号化ユニットに関する組み合わせ論理素子との間で接続される組み合わせ論理素子も含む第2の暗号化ユニット。
【0007】
本発明によるマイクロプロセッサ構成において、バスに接続された各機能ユニットは、比較的簡単なデザインの暗号化ユニットが提供される。これは、キー(例えば、レジスタ)を提供する手段を含み、組み合わせ論理素子(例えば、排他的論理和ゲート)を提供する手段も含む。暗号化ユニットは、機能ユニットによってバスに出力されるデータアイテムを暗号化すること、および、受信されるデータアイテムを復号化することの両方が可能である。暗号化ユニットは簡単なデザインであり、従って、結果として、データ転送中に著しく遅れることはない。
【0008】
便宜上、レジスタ内に格納されるキーは時々変えられる。キーは、全ての操作クロックサイクルに関して好適に更新される。その結果、機能ユニットによってバスに出力され、暗号化されるデータ値は、キーが変えられると、別の機能ユニットによって再び復号化され得る。各機能ユニットに関するキーレジスタは、関連の読み書き操作のために同じキーを含む必要がある。このため、キーは、便宜上、クロックと同期して全てのキーレジスタに同じキーを転送するキージェネレータによって生成される。好適には、キーは、ランダム制御の下で生成される。任意の遅延時間をほとんど必要としない暗号化および復号化が簡単であるにも関わらず、種々のキーワードのランダムな供給は、タップオフおよびデータトラフィックの密かな観察に対して適切な安全性を提供する。
【0009】
バスに接続されたメモリ(例えば、キャッシュ、バッファ、またはトランスレーションルックアサイドバッファ)が、情報をプレーンテキストとして格納することを防ぐために、追加の暗号化および復号化が必要である。このため、さらなる暗号化ユニットが提供され、このさらなる暗号化ユニットも、キーを提供する手段(例えば、さらなるキーレジスタ)と、組み合わせ論理素子(例えば、排他的論理和ゲート)を含む。基本的な局面は、さらなる暗号化ユニットに関する組み合わせ論理素子が、第1の暗号化ユニットに関する組み合わせ論理素子と、後者のキーレジスタとの間に構成されることである。これは、全てのバスセクション、特に、バスおよびメモリの間に構成される第1の暗号化ユニットに関する組み合わせ論理素子とメモリとの間にあるバスセクションが、暗号化されたデータのみを保有するという利点を有する。
【0010】
第2の暗号化ユニットに関するキーレジスタは、さらなるキージェネレータによって送り込まれる。便宜上、このキーも時々変えられる。この場合、暗号化された形式でメモリ内でバッファに入れられたデータが、同じキーを用いて再び読み出されることを確認することが必要である。このキーレジスタに関するキーは、従って、メモリが任意の有効な情報をもはや含まなくなった場合にのみ更新される。これは、例えば、メモリが完全に空である、または、メモリが再び初期化される場合である。これは、例えば、マイクロプロセッサ構成がアプリケーションを終了し、新しいアプリケーションを開始する場合に行われる。このようなアプリケーションの変更が行われると、安全性のためにメモリコンテンツを変えることはもはや必要でない。なぜならば、キーを変えることは、新しいアプリケーションが、メモリ内にまだ保持されているデータコンテンツを使用することがいずれにしてももはや不可能であることを意味するからである。
【0011】
本発明のある改良において、暗号化ユニットは、バスに接続された各機能ユニットに関して、排他的論理和ゲートおよび関連するキーレジスタしか含まない。回路の複雑さは比較的低い。キージェネレータはそれぞれ、簡単な形式でのみ提供される必要がある。追加の計算上の複雑さは、データトラフィックの密かな観察に対して得られた安全性と比べて比較的低い。
【0012】
本発明は、図面に示される例示的な実施形態を参照して、下記により詳細に説明される。
【0013】
図面に示される図は、本発明による、安全性アプリケーションに関するマイクロコントローラのブロック図を示す。マイクロコントローラは、多数の構成要素を含む:データトラフィックの制御を行う中央処理ユニット(CPU)1;実行されるべきデータおよびプログラムを永久的に格納するメモリ2;マイクロコントローラの外側に構成された外部回路にデータトラフィックを実施する周辺ユニット3;データをバッファに入れるバッファ5。太字体で示される接続は、複数のラインを含む。
【0014】
不揮発性メモリ2は、比較的長いキーの長さを有する非常に良好な暗号化を実行する復号化ユニット21を含む。しかし、復号化は、比較的長い計算時間を必要とし、それに対応して、回路が複雑である。メモリ2から読み出されるべきデータは、従って、より速くアクセスされ得るメモリ5内で一時的にバッファに入れられる。メモリ5は「キャッシュ」である。上記の機能ユニットは、多数のデータおよび制御ラインを含むバス6によって、互いに接続される。
【0015】
バス6と機能ユニットのそれぞれとの間には、例えば、ユニット12、32、および52などの暗号化ユニットが構成される。暗号化ユニットは、機能ユニットによってバス6に出力されるデータトラフィックを暗号化し、受信されるデータトラフィックを復号化する。
【0016】
機能ユニット1、2、および3に関する暗号化ユニットは、同一のデザインである。例えば、CPU1に関連する暗号化ユニット12は、キーワードを格納するキーレジスタ10を含む。排他的論理和ゲート11は、CPU1とバス6との間のデータパスにおいて接続される。さらに、ゲート11はまた、キーレジスタ10からキーK1を供給する。バス6から受信されたデータ値をキーワードK1と論理的に組み合わせることにより、暗号化された形式でバス6から受信されたデータアイテムT1は、プレーンテキストTに変換される。排他的論理和ゲートからCUP1へのラインは、概して、簡単にタップされ得ない。なぜならば、CUP1が不規則な構造を有するからである。CUP1がデータ値Tをバス6に出力する場合、このプレーンテキストデータ値は、排他的論理和ゲート11において、キーレジスタ10によって提供されるキーと論理的に組み合わせられ、データ値T1としてバスに提供される。別のユニット、例えば、周辺ユニット3は、暗号化されたデータアイテムT1を受信し、相補的な形式で復号化する。
【0017】
ユニット12における復号化に使用されるキーK1は、周期的に変えられる。キーは、キーワードをランダムに生成するキージェネレータ61によって提供される。クロックジェネレータ62によって提供される全てのクロックサイクルによって、キーワードK1が変えられる。CPU1の上流に出力されるデータ値を暗号化するために使用されるキーK1が、同様に、同じデータ値を復号化するため他の暗号化ユニットにおいて利用可能であることは基本である。このため、それぞれの機能ユニットに関連する全てのキーレジスタは、ランダム数ジェネレータ61およびクロックジェネレータ62に並列に接続される。結果として、例えば、CPU1によって送達されるデータ値Tは、暗号化された形式のデータ値T1としてバスに出力され、周辺ユニット3上で同じキーK1を使用して復号化され、プレーンテキストの同じデータ値Tとして提供される。キーのランダムに制御された更新は、バスを介して転送されるデータアイテムを復号化しようとする試みに対して高いレベルの安全性を達成する。
【0018】
キャッシュ5の上流には、暗号化ユニット12および32に対応する暗号化ユニット52が接続される。暗号化ユニット52は、クロックジェネレータ62およびランダム数ジェネレータ61に同じ方法で接続されたキーレジスタ50、ならびに、バス6とキャッシュ5との間のデータパスにおいて接続された排他的論理和ゲート51を含む。他の手段がない場合、ゲート51とキャッシュ5との間を流れるデータトラフィックは、プレーンテキストとして利用可能である。さらに、このデータは、キャッシュ5内にプレーンテキストとして格納される。
【0019】
キャッシュ5内に格納されたデータに関して追加の暗号化を提供するために、さらなる暗号化ユニット53が提供されて、このさらなる暗号化ユニット53は、暗号化ユニット52と組み合わされて、暗号化ユニット52によって復号化されたデータを、キーK1を使用して再び暗号化する。さらなる暗号化ユニット53は、キーレジスタ54および排他的論理和ゲート55を含む。排他的論理和ゲート55は、キーレジスタ50と排他的論理和ゲート51との間で接続される。排他的論理和ゲート55は、レジスタ50および54からのキーを互いに論理的に組み合わせる。この効果は、排他的論理和ゲート51によってキャッシュ5に送達されるデータストリームT2が暗号化された形式であることである。
【0020】
従って、キャッシュ5から読み出されるデータT2は、キーレジスタ54内に格納されたキーワードK2を使用して再び復号化されて、キーレジスタ50内に格納された現在の変更可能なキーK1を使用して、データバス6への出力に関して暗号化される。
【0021】
キャッシュ5が、さらなる処理のためにバスに再び読み出される必要のある有効なデータを格納すると、キーレジスタ54によって提供されるキーワードK2は、同じであり続ける必要がある。キーワードK2は、さらなるキージェネレータ63によって生成される。便宜上、キャッシュ5が任意の有効なデータをもはや含まない場合、キーK2が変えられる。キーがランダムパターンに基づいて再び更新されて、その結果、メモリ内に格納され、ゲート51とメモリ5との間のバスセクションを介して転送されるデータの解読に対して十分な安全性が確保される。
【0022】
キャッシュフラッシュに基づいてキャッシュ5が空になった場合、キーK2を変えることが推奨される。このような操作は、例えば、マイクロプロセッサ構成によって処理されるアプリケーションが変わると実行される。キャッシュフラッシュによって、キャッシュ内の全てのデータ値は、所定の値にリセットされる。原則として、メモリコンテンツのリセットを省くことも可能である。なぜならば、キーが変えられると、メモリコンテンツは、いずれにせよ、もはや復号化され得ないからである。
【0023】
本発明によって達成される効果は、バス6を介して流れる全てのデータトラフィックと、バッファ内でバッファに入れられるデータとが、常に暗号化された形式であり、プレーンテキストとして利用可能でないことである。排他的論理和ゲートの使用は、わずかな回路および計算の複雑さを必要とする対称的な暗号化および復号化方法を使用することを可能にする。キーの長さは、バス内のラインの数に適応される。全てのラインまたはラインのいくつかだけが暗号化されることが可能である。キーレジスタは、次いで、対応してより小さくなる。全てのラインに関して、1ビットのキーワードが使用される。バスラインによって、バスのデータラインとステータスおよび制御ラインとの両方が暗号化され得る。原則として、上記の手段を適切に使用することにより、マイクロプロセッサ構成内の単一の安全性に関連する信号ライン、または、他の回路を暗号化することも可能である。キージェネレータ61および63に関するランダムソースとして、物理的ソースが特に適切である。安全性の要件がより少ない場合、キーはまた、擬似ランダム数ジェネレータによって生成され得る。キージェネレータは、線形フィードバックシフトレジスタ(LFSR)の形式であり得る。キーは、バス6に関する全てのクロックサイクルを有するクロックジェネレータ62によって更新され得るか、または、特定の数のクロックサイクルが経過するまで更新され得ない。パラメータの適切な選択は、所望の度合いの安全性を設定する。
【図面の簡単な説明】
【図1】 図1は、本発明による、安全性アプリケーションに関するマイクロコントローラのブロック図を示す。
Claims (10)
- マイクロプロセッサシステムであって、
中央処理ユニット(1)と、
さらなるユニット(2、3)と、
メモリユニット(5)と、
データを交換するために、該中央処理ユニット(1)と該さらなるユニット(2、3)と該メモリ(5)とを互いに接続するバス(6)と、
該ユニット(1、2、3、5)に関連するそれぞれの第1の暗号化ユニット(12、32、52)であって、該それぞれの第1の暗号化ユニット(12、32、52)は、該バス(6)と該関連するユニット(1、2、3、5)との間に接続され、かつ、キーを提供する手段(10、50)と、該バス(6)と該関連するユニット(1、2、3、5)との間で接続された組み合わせ論理素子(11、51)とを含み、該キーが該ユニットに対して同じであり、かつ、変更可能である、それぞれの第1の暗号化ユニット(12、32、52)と、
該メモリユニット(5)に関連する第2の暗号化ユニット(53)であって、さらなるキーを提供する手段(54)と、該関連する第1の暗号化ユニット(52)のための該キーを提供する該手段(50)と該関連する第1の暗号化ユニット(52)ための該組み合わせ論理素子(51)との間に接続された組み合わせ論理素子(55)とを含む第2の暗号化ユニット(53)と
を備え、
該組み合わせ論理素子(51)において該バス(6)から受信されるデータを復号化し、再び暗号化することを目的として、該組み合わせ論理素子(55)は、該第2の暗号化ユニット(53)のためのさらなるキーを提供する該手段(54)によって提供される該さらなるキーと、該それぞれの第1の暗号化ユニット(52)のためのキーを提供する該手段(50)によって提供される該キーとを組み合わせ、
該バス(6)から受信され、該メモリユニット(5)に送信されるべきデータは、該キーを用いて復号化され、該さらなるキーを用いて再び暗号化され、
該メモリユニット(5)から受信され、該バス(6)に送信されるべきデータは、該さらなるキーを用いて復号化され、該キーを用いて再び暗号化される、マイクロプロセッサシステム。 - キーのためのジェネレータ(61)が提供され、前記第1の暗号化ユニット(12、32、52)のための前記キーを提供する前記手段(10、50)は、それぞれのレジスタ(10、50)を備え、該それぞれのレジスタ(10、50)の出力は、前記それぞれの組み合わせ論理素子(11、51)に接続され、該それぞれのレジスタ(10、50)の入力側は、該キーのための該ジェネレータ(61)に接続されることを特徴とする、請求項1に記載のマイクロプロセッサシステム。
- 前記ジェネレータ(61)が、2進数をランダムに生成し得るランダム数ジェネレータであることを特徴とする、請求項1または2に記載のマイクロプロセッサシステム。
- 前記レジスタ(10、50)が、共通のクロックジェネレータ(62)によって制御され得ることを特徴とする、請求項3に記載のマイクロプロセッサシステム。
- 前記第2の暗号化ユニット(53)ための前記さらなるキーを提供する前記手段(54)が、レジスタ(54)を備え、該レジスタの(54)の入力がさらなるキーのための第2のジェネレータ(63)に接続され、該第2の暗号化ユニット(53)のための前記組み合わせ論理素子(55)は、該組み合わせ論理素子(55)の入力によって該第2の暗号化ユニットに対する該レジスタ(54)の出力と、前記関連する第1の暗号化ユニット(52)に対する前記レジスタ(50)とに接続され、該組み合わせ論理素子(55)の出力によって該関連する第1の暗号化ユニット(52)に対する前記組み合わせ論理ユニット(51)の入力に接続されることを特徴とする、請求項1〜4のいずれか一項に記載のマイクロプロセッサシステム。
- 前記組み合わせの論理ユニット(11、51、55)が、排他的論理和ゲートであることを特徴とする、請求項1〜5のいずれか一項に記載のマイクロプロセッサシステム。
- 前記メモリユニット(5)が、揮発性メモリの形式であることを特徴とする、請求項1〜6のいずれか一項に記載のマイクロプロセッサシステム。
- 前記メモリユニット(5)が有効なメモリコンテンツを有さない場合に新しいキーを生成し得るように、さらなるキーための前記第2のジェネレータ(63)が制御され得ることを特徴とする、請求項1〜7のいずれか一項に記載のマイクロプロセッサシステム。
- 前記メモリユニット(5)が初期化された後で、前記第2のジェネレータ(63)は、前記新しいキーを生成し得ることを特徴とする、請求項8に記載のマイクロプロセッサシステム。
- さらなるメモリ(2)が提供され、前記メモリユニット(5)が、該さらなるメモリ(2)のためのデータをバッファに入れ得るキャッシュであることを特徴とする、請求項1〜9のいずれか一項に記載のマイクロプロセッサシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00100955 | 2000-01-18 | ||
EP00100955.4 | 2000-01-18 | ||
PCT/DE2000/004448 WO2001054083A1 (de) | 2000-01-18 | 2000-12-14 | Mikroprozessoranordnung mit verschlüsselung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003521053A JP2003521053A (ja) | 2003-07-08 |
JP3848573B2 true JP3848573B2 (ja) | 2006-11-22 |
Family
ID=8167655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001554305A Expired - Fee Related JP3848573B2 (ja) | 2000-01-18 | 2000-12-14 | マイクロプロセッサシステム |
Country Status (8)
Country | Link |
---|---|
US (1) | US7269742B2 (ja) |
EP (1) | EP1249010B1 (ja) |
JP (1) | JP3848573B2 (ja) |
CN (1) | CN1192330C (ja) |
AT (1) | ATE249664T1 (ja) |
DE (1) | DE50003679D1 (ja) |
ES (1) | ES2207567T3 (ja) |
WO (1) | WO2001054083A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002328845A (ja) * | 2001-05-07 | 2002-11-15 | Fujitsu Ltd | 半導体集積回路及びicカードのセキュリティー保護方法 |
KR100428786B1 (ko) * | 2001-08-30 | 2004-04-30 | 삼성전자주식회사 | 내부 버스 입출력 데이터를 보호할 수 있는 집적 회로 |
DE10201450B4 (de) * | 2002-01-16 | 2004-09-02 | Infineon Technologies Ag | Carry-Skip-Addierer für verschlüsselte Daten |
DE10201443B4 (de) * | 2002-01-16 | 2004-08-12 | Infineon Technologies Ag | Carry-Save-Multiplizierer für verschlüsselte Daten |
DE10201449C1 (de) * | 2002-01-16 | 2003-08-14 | Infineon Technologies Ag | Rechenwerk, Verfahren zum Ausführen einer Operation mit einem verschlüsselten Operanden, Carry-Select-Addierer und Kryptographieprozessor |
DE10201441A1 (de) | 2002-01-16 | 2003-08-14 | Infineon Technologies Ag | Schiebevorrichtung und Verfahren zum Verschieben |
DE10201442C1 (de) * | 2002-01-16 | 2003-07-31 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Multiplizieren oder Dividieren eines ersten Operanden mit bzw. durch einen zweiten Operanden |
DE10205316B4 (de) * | 2002-02-08 | 2008-01-17 | Infineon Technologies Ag | Schlüsselmanagementeinrichtung und Verfahren zur verschlüsselten Ablage von digitalen Datenwörtern |
FR2837944B1 (fr) | 2002-03-26 | 2004-07-09 | Oberthur Card Syst Sa | Procede et dispositif de validation automatique d'un programme informatique utilisant des fonctions de cryptographie |
FR2853097B1 (fr) * | 2003-03-24 | 2005-07-15 | Innova Card | Circuit programmable pourvu d'une memoire securisee |
FR2855628B1 (fr) * | 2003-05-26 | 2005-09-09 | Innova Card | Microcontroleur comportant un acces de transfert securise |
FR2855689B1 (fr) * | 2003-05-26 | 2005-09-09 | Innova Card | Module de controle d'acces a cle de debrouillage securisee |
FR2857534B1 (fr) * | 2003-07-09 | 2005-10-28 | Innova Card | Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee |
US7913083B2 (en) * | 2003-09-05 | 2011-03-22 | Telecom Italia S.P.A. | Secret-key-controlled reversible circuit and corresponding method of data processing |
FR2862150B1 (fr) * | 2003-11-12 | 2006-08-11 | Innova Card | Circuit integre a bus de donnees protege par un brouillage |
US7904679B2 (en) * | 2004-02-04 | 2011-03-08 | Netapp, Inc. | Method and apparatus for managing backup data |
US20050182910A1 (en) * | 2004-02-04 | 2005-08-18 | Alacritus, Inc. | Method and system for adding redundancy to a continuous data protection system |
US7720817B2 (en) | 2004-02-04 | 2010-05-18 | Netapp, Inc. | Method and system for browsing objects on a protected volume in a continuous data protection system |
US7315965B2 (en) | 2004-02-04 | 2008-01-01 | Network Appliance, Inc. | Method and system for storing data using a continuous data protection system |
US7426617B2 (en) * | 2004-02-04 | 2008-09-16 | Network Appliance, Inc. | Method and system for synchronizing volumes in a continuous data protection system |
US7783606B2 (en) * | 2004-02-04 | 2010-08-24 | Netapp, Inc. | Method and system for remote data recovery |
US7559088B2 (en) * | 2004-02-04 | 2009-07-07 | Netapp, Inc. | Method and apparatus for deleting data upon expiration |
EP1605359A1 (en) * | 2004-06-11 | 2005-12-14 | Axalto SA | Hiding information transmitted on a data bus |
US7653802B2 (en) * | 2004-08-27 | 2010-01-26 | Microsoft Corporation | System and method for using address lines to control memory usage |
US7734926B2 (en) * | 2004-08-27 | 2010-06-08 | Microsoft Corporation | System and method for applying security to memory reads and writes |
US7822993B2 (en) * | 2004-08-27 | 2010-10-26 | Microsoft Corporation | System and method for using address bits to affect encryption |
US8028135B1 (en) | 2004-09-01 | 2011-09-27 | Netapp, Inc. | Method and apparatus for maintaining compliant storage |
US7774610B2 (en) * | 2004-12-14 | 2010-08-10 | Netapp, Inc. | Method and apparatus for verifiably migrating WORM data |
US7581118B2 (en) * | 2004-12-14 | 2009-08-25 | Netapp, Inc. | Disk sanitization using encryption |
CN101185105A (zh) * | 2005-05-31 | 2008-05-21 | Nxp股份有限公司 | 电子电路装置以及操作这种电子电路装置的方法 |
US20070143459A1 (en) * | 2005-12-19 | 2007-06-21 | Lucent Technologies Inc. | Protection of privacy-sensitive information through redundancy, encryption and distribution of information |
US7752401B2 (en) * | 2006-01-25 | 2010-07-06 | Netapp, Inc. | Method and apparatus to automatically commit files to WORM status |
DE102006006057B4 (de) | 2006-02-09 | 2007-12-27 | Infineon Technologies Ag | Datenverschlüsselungsvorrichtung und Verfahren zum Verschlüsseln von Daten |
JP4795812B2 (ja) * | 2006-02-22 | 2011-10-19 | 富士通セミコンダクター株式会社 | セキュアプロセッサ |
JP2007251783A (ja) * | 2006-03-17 | 2007-09-27 | Nec Electronics Corp | 半導体装置の被処理データのスクランブル/デスクランブル方法、そのプログラム、スクランブル/デスクランブル回路、及びそれらを備える半導体装置 |
US20080208957A1 (en) * | 2007-02-28 | 2008-08-28 | Microsoft Corporation | Quarantine Over Remote Desktop Protocol |
US8607034B2 (en) * | 2008-05-24 | 2013-12-10 | Via Technologies, Inc. | Apparatus and method for disabling a microprocessor that provides for a secure execution mode |
US8402448B2 (en) * | 2008-09-18 | 2013-03-19 | Infineon Technologies Ag | Compiler system and a method of compiling a source code into an encrypted machine language code |
CN102582268A (zh) * | 2012-01-10 | 2012-07-18 | 珠海天威技术开发有限公司 | 微控制器及其算法保护方法、存储芯片、耗材容器、成像设备 |
KR102218715B1 (ko) | 2014-06-19 | 2021-02-23 | 삼성전자주식회사 | 채널별로 데이터를 보호할 수 있는 반도체 장치 |
CN104601334B (zh) * | 2015-03-01 | 2018-09-11 | 河北省科学院应用数学研究所 | 一种抵抗识别表失窃的rfid双向认证方法 |
FR3038084B1 (fr) * | 2015-06-29 | 2017-12-29 | Centre National De La Recherche Scient (C N R S) | Microprocesseur parallele stochastique |
US20190140851A1 (en) * | 2017-11-09 | 2019-05-09 | iMQ Technology Inc. | Secure logic system with physically unclonable function |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4683968A (en) | 1985-09-03 | 1987-08-04 | Burroughs Corporation | System for preventing software piracy employing multi-encrypted keys and single decryption circuit modules |
GB2203271A (en) * | 1987-04-02 | 1988-10-12 | Ibm | Personal computer with encrypted programs |
US4864615A (en) * | 1988-05-27 | 1989-09-05 | General Instrument Corporation | Reproduction of secure keys by using distributed key generation data |
FR2667715A1 (fr) * | 1990-10-09 | 1992-04-10 | Gemplus Card Int | Procede et dispositif pour accroitre la protection d'une carte a memoire. |
US5404402A (en) * | 1993-12-21 | 1995-04-04 | Gi Corporation | Clock frequency modulation for secure microprocessors |
FR2728980B1 (fr) * | 1994-12-30 | 1997-01-31 | Thomson Csf | Dispositif de securisation de systemes d'information organises autour de microprocesseurs |
US5870468A (en) | 1996-03-01 | 1999-02-09 | International Business Machines Corporation | Enhanced data privacy for portable computers |
FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
US5748744A (en) * | 1996-06-03 | 1998-05-05 | Vlsi Technology, Inc. | Secure mass storage system for computers |
DE19642560A1 (de) | 1996-10-15 | 1998-04-16 | Siemens Ag | Elektronische Datenverarbeitungsschaltung |
US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
US5959435A (en) * | 1996-10-31 | 1999-09-28 | Nec Corporation | Method and system for monitoring battery |
US6118869A (en) * | 1998-03-11 | 2000-09-12 | Xilinx, Inc. | System and method for PLD bitstream encryption |
JP3713141B2 (ja) * | 1998-05-19 | 2005-11-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラムの不正実行防止方法 |
FR2779849B1 (fr) * | 1998-06-15 | 2000-07-28 | Schlumberger Ind Sa | Dispositif a circuit integre securise au moyen de lignes complementaires de bus |
US6973570B1 (en) * | 1999-12-31 | 2005-12-06 | Western Digital Ventures, Inc. | Integrated circuit comprising encryption circuitry selectively enabled by verifying a device |
US6983366B1 (en) * | 2000-02-14 | 2006-01-03 | Safenet, Inc. | Packet Processor |
US6895506B1 (en) * | 2000-05-16 | 2005-05-17 | Loay Abu-Husein | Secure storage and execution of processor control programs by encryption and a program loader/decryption mechanism |
-
2000
- 2000-12-14 EP EP00990531A patent/EP1249010B1/de not_active Expired - Lifetime
- 2000-12-14 DE DE50003679T patent/DE50003679D1/de not_active Expired - Lifetime
- 2000-12-14 ES ES00990531T patent/ES2207567T3/es not_active Expired - Lifetime
- 2000-12-14 WO PCT/DE2000/004448 patent/WO2001054083A1/de active IP Right Grant
- 2000-12-14 CN CNB008184054A patent/CN1192330C/zh not_active Expired - Fee Related
- 2000-12-14 AT AT00990531T patent/ATE249664T1/de not_active IP Right Cessation
- 2000-12-14 JP JP2001554305A patent/JP3848573B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-18 US US10/197,789 patent/US7269742B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1423801A (zh) | 2003-06-11 |
CN1192330C (zh) | 2005-03-09 |
ES2207567T3 (es) | 2004-06-01 |
US20030005313A1 (en) | 2003-01-02 |
WO2001054083A1 (de) | 2001-07-26 |
JP2003521053A (ja) | 2003-07-08 |
EP1249010B1 (de) | 2003-09-10 |
ATE249664T1 (de) | 2003-09-15 |
DE50003679D1 (de) | 2003-10-16 |
US7269742B2 (en) | 2007-09-11 |
EP1249010A1 (de) | 2002-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3848573B2 (ja) | マイクロプロセッサシステム | |
JP7107670B2 (ja) | ビットミキサにより暗号ラウンド鍵を生成するためのシステム及び方法 | |
JP3866105B2 (ja) | 暗号化機能を備えるマイクロプロセッサ装置 | |
US9954681B2 (en) | Systems and methods for data encryption | |
JP3975677B2 (ja) | 情報処理装置 | |
KR100445406B1 (ko) | 데이터 암호화 장치 및 그 방법 | |
US6345359B1 (en) | In-line decryption for protecting embedded software | |
EP2186250B1 (en) | Method and apparatus for hardware-accelerated encryption/decryption | |
US5224166A (en) | System for seamless processing of encrypted and non-encrypted data and instructions | |
US6691921B2 (en) | Information processing device | |
EP1308885A1 (en) | Information processing and encryption unit | |
US20160065368A1 (en) | Address-dependent key generator by xor tree | |
CN112134703B (zh) | 使用改良式键熵汇流排保护的电子装置 | |
US20160062920A1 (en) | Address-dependent key generation with a substitution-permutation network | |
CN112513856A (zh) | 存储器高效的硬件加密引擎 | |
TW201918923A (zh) | 安全邏輯系統及操作安全邏輯系統的方法 | |
US9729319B2 (en) | Key management for on-the-fly hardware decryption within integrated circuits | |
CN108959129B (zh) | 一种基于硬件的嵌入式***机密性保护方法 | |
US7657034B2 (en) | Data encryption in a symmetric multiprocessor electronic apparatus | |
US9014370B2 (en) | High performance hardware-based execution unit for performing C2 block cipher encryption/decryption | |
US20240160752A1 (en) | Apparatus for Cryptographic Operations on Information and Associated Methods | |
JP7032926B2 (ja) | 半導体装置及び暗号鍵の制御方法 | |
US20240163077A1 (en) | Apparatus for Cryptographic Operations on Information and Associated Methods | |
JP2007281994A (ja) | 半導体集積回路 | |
KR970056187A (ko) | 통신보안 제공방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050812 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3848573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |