JP3847207B2 - 液晶表示用駆動回路の出力回路 - Google Patents
液晶表示用駆動回路の出力回路 Download PDFInfo
- Publication number
- JP3847207B2 JP3847207B2 JP2002138247A JP2002138247A JP3847207B2 JP 3847207 B2 JP3847207 B2 JP 3847207B2 JP 2002138247 A JP2002138247 A JP 2002138247A JP 2002138247 A JP2002138247 A JP 2002138247A JP 3847207 B2 JP3847207 B2 JP 3847207B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- period
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示用駆動回路の出力回路に関し、特に、携帯型コンピュータ、携帯情報端末(PDA:Personal Digital Assistants)、携帯電話、PHSPersonal Handy-phone System)などの携帯用電子機器に用いられ、表示画面が比較的小さい液晶パネルを有する液晶表示装置のデータ側駆動回路の出力回路に関する。
【0002】
【従来の技術】
液晶表示装置として主流となっているアクティブマトリクス駆動方式を用いた液晶表示装置の液晶パネルは、透明な画素電極および薄膜トランジスタ(TFT)を配置した半導体基板と、面全体に1つの透明な電極を形成した対向基板と、これら2枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つTFTを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、TFTのスイッチング制御信号(走査信号)を送る走査線とが配線されている。各走査線にはパルス状の走査信号が走査側駆動回路より送られ、走査線に印加された走査信号がハイレベルのとき、データ側駆動回路よりその走査線につながるTFTが全てオンとなり、そのときにデータ線に送られた階調電圧が、オンとなったTFTを介して画素電極に印加される。そして、走査信号がローレベルとなり、TFTがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【0003】
表示画面が比較的小さい、例えば、解像度が176×220画素であるカラー液晶パネルを約60Hzの周波数で駆動する場合、1水平同期周期は60〜70μsecであるのに対して、この液晶パネルの実際の駆動時間は1水平同期周期当たり約40μsecで済む。これに対応するため、表示画面が比較的小さい液晶パネルを低消費で駆動するデータ側駆動回路の出力回路が開発されている。
【0004】
以下、この出力回路について図5を参照して説明する。この例では、解像度が176×220画素であるカラー液晶パネルのデータ線176×3(赤、緑、青)=528本に対応するものとする。この出力回路は、528個の出力部11〜1528と、バイアス電流制御回路2と、スイッチ切換信号生成回路3とを具備している。
各出力部11〜1528は、増幅器41〜4528と、各増幅器41〜4528の出力端に直列接続された第1のスイッチ51〜5528と、各増幅器41〜4528の入力端と対応するスイッチ51〜5528の出力端とに両端が接続された第2のスイッチ61〜6528とを有している。各出力部11〜1528に、データ側駆動回路に含まれる図示しない階調電圧選択回路から供給される対応するデータ赤信号、データ緑信号、データ青信号D1〜D528を、そのまま、または増幅した後、スイッチ切換信号生成回路3から供給されるスイッチ切換信号SWAおよびSWSによってオンされたスイッチ51〜5528またはスイッチ61〜6528を経てカラー液晶パネルの対応するデータ線に印加する。各増幅器41〜4528は、バイアス電流制御回路2によってバイアス電流が制御される。各スイッチ51〜5528は、スイッチ切換信号SWAが“H”レベルのときにオンし、各スイッチ61〜6528は、スイッチ切換信号SWSが“H”レベルのときにオンする。
【0005】
バイアス電流制御回路2は、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給される増幅器制御信号VSが“H”レベルのとき、各増幅器41〜4528にバイアス電流が供給できる状態とする。そして、増幅器制御信号VSが“L”レベルに立ち下がると、各増幅器41〜4528へのバイアス電流の供給を停止する。
スイッチ切換信号生成回路3は、増幅器制御信号VSに基づいて、スイッチ切換信号SWAおよびSWSを生成する。
【0006】
次に、上記構成の出力回路の動作について、図6を参照して説明する。時刻t1に、1水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号STBが、図6(1)に示すように、“H”レベルに立ち上がると、スイッチ制御信号SWAは、図6(3)に示すように、 “L”レベルのまま、およびスイッチ制御信号SWSは、図6(4)に示すように、“H”レベルから“L”レベルに立ち下がる。これにより、スイッチ51〜5528およびスイッチ61〜6528はいずれもオフする。
【0007】
次に、時刻t2に、バイアス電流制御回路2に供給される増幅器制御信号VSが、図6(2)に示すように、 “H”レベルに立ち上がると、バイアス電流が各増幅器41〜4528に供給され、各増幅器41〜4528は動作状態となる。 そして、時刻t2から所定時間遅延した時刻t3に、スイッチ切換信号SWAが、図6(3)に示すように、 “H”レベルに立ち上がり、スイッチ51〜5528がオンする。これにより、階調電圧選択回路から供給される階調電圧D1〜D528は、対応する各増幅器41〜4528において増幅された後、スイッチ51〜5528を経て、データ赤信号、データ緑信号およびデータ青信号S1〜S528として、カラー液晶パネルの対応するデータ線に印加される。ここで、1水平同期期間のうち、スイッチ51〜5528およびスイッチ61〜6528がオフしている時刻t1からt3の期間を第1期間と称する。
【0008】
次に、時刻t4に、増幅器制御信号VSが、図6(2)に示すように、“L”レベルに立ち下がると、各増幅器41〜4528へのバイアス電流の供給が停止し、各増幅器41〜4528は非動作状態となる。そして、増幅器制御信号VSが“L”レベルに立ち下がると略同時に、スイッチ切換信号SWAが、図6(3)に示すように、“L”レベルに立ち下がり、スイッチ51〜5528がオフするとともに、スイッチ切換信号SWSが、図6(4)に示すように、 “H”レベルに立ち上がり、スイッチ61〜6528がオンする。これにより、階調電圧選択回路から供給される階調電圧D1〜D528は、対応する各増幅器41〜4528を経ずに直接、スイッチ61〜6528を経て、データ赤信号、データ緑信号およびデータ青信号S1〜S528として、カラー液晶パネルの対応するデータ線に印加される。ここで、1水平同期期間のうち、スイッチ51〜5528がオンおよびスイッチ61〜6528がオフしている時刻t3からt4の期間を第2期間と称する。
【0009】
次に、時刻t5に、ストローブ信号STBが、図6(1)に示すように、 “H”レベルに立ち上がると、スイッチ切換信号SWSが、図6(4)に示すように、“L”レベルに立ち下がる。これにより、スイッチ51〜5528およびスイッチ61〜6528はいずれもオフする。ここで、1水平同期期間のうち、スイッチ51〜5528がオフおよびスイッチ61〜6528がオンしている時刻t4からt5の期間を第3期間と称する。
【0010】
出力回路を以上の構成とすることにより、各増幅器41〜4528に、1水平同期期間のうち、第2期間の立ち上がり(第1期間の立ち下がり)の所定時間前の時刻t2から立ち下がりの時刻t4までバイアス電流を供給して各増幅器41〜4528を動作状態とし、第2期間の立ち上がりの時刻t3から立ち下がりの時刻t4まで、階調電圧D1〜D528を各増幅器41〜4528で増幅してデータ信号S1〜S528として出力する。そして、1水平同期期間のうち、第1期間の立ち上がりの時刻t1から立ち下がりの所定時間前の時刻t2までは、各増幅器41〜4528へのバイアス電流を遮断して各増幅器41〜4528を非動作状態とし、第1期間の立ち上がりの時刻t1から立ち下がりの時刻t3まで、出力をハイインピーダンスとする。また、1水平同期期間のうち、第3期間の立ち上がりの時刻t4から立ち下がりの時刻t5までは、各増幅器41〜4528へのバイアス電流を遮断して各増幅器41〜4528を非動作状態とし、階調電圧選択回路から供給される階調電圧D1〜D528を各増幅器41〜4528を経ずに直接、データ信号S1〜S528として出力する。例えば、1水平同期期間60〜70secのうち、時刻t2からt4の時間として、画像表示に必要な略中央の約10μsecだけバイアス電流を供給して動作状態とし、その前の時刻t1からt2の時間として、約20〜30μsec、および、その後の時刻t4からt5の時間として、約30μsecはバイアス電流を遮断して非動作状態としている。これにより、各増幅器41〜4528の動作時間が1水平同期期間のすべて、すなわち、60〜70μsecである場合の消費電力、例えば、24mW程度に対して、この例による消費電力は、単純計算で、約1/6〜約1/7の約3.4〜4mWとなり、消費電力の低減を図っている。
【0011】
【発明が解決しようとする課題】
ところで、バイアス電流制御回路2から各増幅器41〜4528に供給されるバイアス電流が、電源電圧や動作温度の変動およびバイアス電流制御回路2に含まれるMOSトランジスタの閾値電圧VTの製造ばらつき等により、一定ではない。そのため、バイアス電流制御回路2に供給される増幅器制御信号VSが、 “H”レベルに立ち上がり、バイアス電流が各増幅器41〜4528に供給されてから、各増幅器41〜4528が動作状態となり、そこから出力されるデータ信号の電圧が所定の階調電圧の値に到達するまでの時間も一定ではない。
一方、上述の出力回路に供給される増幅器制御信号VSと、スイッチ切換信号SWAおよびSWSとのタイミングは、一定となっており、上述の点を考慮すると、各増幅器41〜4528の動作時間を長めに設定する必要があり、各増幅器41〜4528の動作時間について低消費電力の観点からの最適化ができないという問題があった。
本発明は上記問題点に鑑みてなされたものであり、バイアス電流制御回路の出力電位に応じた増幅器の動作時間を設定可能とした液晶表示用駆動回路の出力回路を提供することである。
【0012】
【課題を解決するための手段】
本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された1つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第1のスイッチと、増幅器の入力端と第1スイッチの出力端とに両端が接続された第2のスイッチと、増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、1水平同期期間が、第1および第2のスイッチをオフする第1期間と、第1のスイッチがオンおよび第2のスイッチがオフする第2期間と、第1のスイッチがオフおよび第2のスイッチがオンする第3期間とに区分され、増幅器が第2期間の立ち上がりの所定時間前から立ち下がりまで駆動する液晶表示用駆動回路の出力回路であって、前記第2期間の長さを前記バイアス電流制御回路の出力電位に応じて可変としたことを特徴とする。
また、本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された1つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第1のスイッチと、増幅器の入力端と第1スイッチの出力端とに両端が接続された第2のスイッチと、増幅器制御信号のパルス期間に増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、1水平同期期間が、第1および第2のスイッチをオフする第1期間と、第1のスイッチがオンおよび第2のスイッチがオフする第2期間と、第1のスイッチがオフおよび第2のスイッチがオンする第3期間とに区分され、前記増幅器制御信号のパルス期間が第2期間の立ち上がりの所定時間前から立ち下がりまでである液晶表示用駆動回路の出力回路であって、さらに、前記増幅器制御信号として、前記バイアス電流制御回路の出力電位に応じて、複数の異なるパルス幅の増幅器制御信号のうち1つを選択する増幅器制御信号選択回路を有することを特徴とする。
【0013】
【発明の実施の形態】
以下に、本発明に基づき、一実施例の528本のデータ線に対応するデータ側駆動回路の出力回路について、図1を参照して説明する。尚、図5と同一のものは同一符号を付して、その説明を省略する。この出力回路は、528個の出力部11〜1528と、バイアス電流制御回路2と、スイッチ切換信号生成回路3と、増幅器制御信号選択回路7とを具備している。
【0014】
増幅器制御信号選択回路7は、図2に示すように、比較電圧Vr1、Vr2およびVr3(Vr1<Vr2<Vr3)を生成する比較電圧発生回路8と、バイアス電流制御回路2の出力電位であるバイアス電圧VBIASを各比較電圧Vr1、Vr2およびVr3とで比較し、2ビットの選択信号“SB,SA”を生成する比較回路9と、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給されるパルス幅の異なる増幅器制御信号VS0、VS1、VS2およびVS3のうち1つを選択信号“SB,SA”に基づき選択し、増幅器制御信号VSとして出力する4ビット入力のマルチプレクサ10とを有している。増幅器制御信号VS0、VS1、VS2およびVS3は、バイアス電流制御回路2からのバイアス電圧VBIASのレベルが低い方から高い方にそれぞれ対応して、パルス幅がVS0>VS1>VS2>VS3と順次狭くなるように、予め設定されている。
【0015】
比較電圧発生回路8は、電源電圧や動作温度等の変動に対して一定電圧を生成可能とするために、バンドギャップリファレンス回路で構成され、バイアス電流制御回路2からのバイアス電圧VBIASのレベルが低い方から高い方にそれぞれ対応して、電圧値がVr1<Vr2<Vr3と順次高くなるように、予め設定された比較電圧Vr1、Vr2およびVr3を出力する。
【0016】
比較回路9は、バイアス電流制御回路2からのバイアス電圧VBIASを各比較電圧Vr1、Vr2およびVr3とで比較し、2ビットの選択信号“SB,SA”として、比較電圧Vr1≧バイアス電圧VBIASのとき“00”、比較電圧Vr2≧バイアス電圧VBIAS>比較電圧Vr1のとき“01”、比較電圧Vr3≧バイアス電圧VBIAS>比較電圧Vr2のとき“10”、およびバイアス電圧VBIAS>比較電圧Vr3のとき“11”を出力する。
【0017】
比較回路9の一実施例を、図3を参照して説明する。比較回路9は、コンパレータ11、12、13と、EXNOR回路14と、AND回路15、16と、遅延回路17と、2ビットのデータレジスタ18と、2ビットのラッチ19とを有している。各コンパレータ11、12、13の非反転(+)入力端にバイアス電流制御回路2の例えば、N−BIASの出力端が接続され、反転(−)入力端に比較電圧発生回路8の出力端Vr1、Vr2およびVr3がそれぞれ接続されている。各コンパレータ11、12の出力がEXNOR回路14に2入力され、各コンパレータ12、13の出力がAND回路15に2入力される。EXNOR回路14およびコンパレータ13の出力がAND回路16に2入力される。AND回路15、16の出力は、遅延回路17を介して供給される増幅器制御信号VS0(VS1、VS2およびVS3でもよい)の立ち上がりに同期して、データレジスタ18のそれぞれのビットに取り込まれる。データレジスタ18に取り込まれたAND回路15、16の出力は、ストローブ信号STBの立ち上がりに同期して、ラッチ19に取り込まれ、次にストローブ信号STBが供給されるまで、すなわち、1水平同期期間の間、AND回路16の出力を選択信号“SB、SA”の下位1ビットの選択信号SA、およびAND回路15の出力を“SB、SA”の上位1ビットの選択信号SBとしてラッチ19で保持される。
【0018】
マルチプレクサ10は、増幅器制御信号VS0、VS1、VS2およびVS3と選択信号“SA、SB”が供給され、選択信号“SB,SA”が“00”のときVS0、“01”のときVS1、“10”のときVS2、および“11”のときVS3を出力する。
【0019】
次に、上記構成の出力回路の動作について、図4を参照して説明する。時刻t1に、1水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号STBが、図4(1)に示すように、“H”レベルに立ち上がると、スイッチ制御信号SWAは、図4(9)に示すように、 “L”レベルのまま、およびスイッチ制御信号SWSは、図4(10)に示すように、“H”レベルから“L”レベルに立ち下がる。これにより、スイッチ51〜5528およびスイッチ61〜6528はいずれもオフする。後述するが、前の1水平同期期間に、増幅器制御信号選択回路7の比較回路9内に含まれるデータレジスタ18に選択信号“SB、SA”が“01”で取りこまれているとする。時刻t1にストローブ信号STBが“H”レベルに立ち上がるのに同期して、選択信号“SB、SA”=“01”がラッチ19に取りこまれ、図4(6)〜(7)に示すように、次のストローブ信号STBが“H”レベルに立ち上がる時刻t5まで、保持される。そして、これによりマルチプレクサ10は、増幅器制御信号VSとして、VS1を選択する状態となる。
【0020】
次に、時刻t2に、増幅器制御信号選択回路7に供給される増幅器制御信号VS0、VS1、VS2、VS3が、図4(2)〜(5)に示すように、“H”レベルに立ち上がると、増幅器制御信号選択回路7からバイアス電流制御回路2に供給される増幅器制御信号VSとして、増幅器制御信号VS1が、図4(8)に示すように、“H”レベルに立ち上がり、バイアス電流が各増幅器41〜4528に供給され、各増幅器41〜4528は動作状態となる。そして、時刻t2から所定時間遅延した時刻t3に、スイッチ切換信号SWAが、図4(9)に示すように、 “H”レベルに立ち上がり、スイッチ51〜5528がオンする。これにより、階調電圧選択回路から供給される階調電圧D1〜D528は、対応する各増幅器41〜4528において増幅された後、スイッチ51〜5528を経て、データ赤信号、データ緑信号およびデータ青信号S1〜S528として、カラー液晶パネルの対応するデータ線に印加される。
【0021】
このとき、比較回路9内の各コンパレータ11、12、13でバイアス電流制御回路2からのバイアス電圧VBIASが各比較電圧Vr1、Vr2およびVr3により比較され、その結果が論理処理され、AND回路15、16の出力としてデータレジスタ18に供給されている。そして、時刻t2に“H”レベルに立ち上がる増幅器制御信号VS0が、増幅器制御信号選択回路7の比較回路9内に含まれる遅延回路17を介してデータレジスタ18に供給され、増幅器制御信号VS0が時刻t2から遅延回路17で所定時間遅延して“H”レベルに立ち上がり、これに同期して、AND回路15、16の出力が選択信号“SB、SA”としてデータレジスタ18に取りこまれる。
【0022】
次に、時刻t4に、増幅器制御信号VS1が、図4(3)、(8)に示すように、“L”レベルに立ち下がると、各増幅器41〜4528へのバイアス電流の供給が停止し、各増幅器41〜4528は非動作状態となる。そして、増幅器制御信号VS1が“L”レベルに立ち下がると略同時に、スイッチ切換信号SWAが、図4(9)に示すように、“L”レベルに立ち下がり、スイッチ51〜5528がオフするとともに、スイッチ切換信号SWSが、図4(10)に示すように、 “H”レベルに立ち上がり、スイッチ61〜6528がオンする。これにより、階調電圧選択回路から供給される階調電圧D1〜D528は、対応する各増幅器41〜4528を経ずに直接、スイッチ61〜6528を経て、データ赤信号、データ緑信号およびデータ青信号S1〜S528として、カラー液晶パネルの対応するデータ線に印加される。
【0023】
次に、時刻t5に、ストローブ信号STBが、図4(1)に示すように、 “H”レベルに立ち上がると、スイッチ切換信号SWSが、図4(10)に示すように、“L”レベルに立ち下がる。これにより、スイッチ51〜5528およびスイッチ61〜6528はいずれもオフする。また、このとき、前述したと同様に、時刻t5にストローブ信号STBが“H”レベルに立ち上がるのに同期して、選択信号“SB、SA”がラッチ19に取りこまれ、次のストローブ信号STBが“H”レベルに立ち上がる時刻まで、保持される。
【0024】
以上に説明したように、増幅器制御信号VSとして、バイアス電流制御回路2からのバイアス電圧VBIASのレベルに応じて、パルス幅の異なる増幅器制御信号VS0、VS1、VS2のうち1つの増幅器制御信号VSを選択して出力回路を駆動するようにしたので、各増幅器41〜4528の動作時間を最適化でき、更に低消費電力化を図ることができる。
【0025】
【発明の効果】
本発明によれば、パルス幅が異なる複数の増幅器制御信号のうち1つをバイアス電流制御回路の出力電位に応じて選択して用いるので、増幅器の動作時間の最適化ができ、液晶表示用駆動回路の消費電力をさらに低減することができる。
【図面の簡単な説明】
【図1】 本発明の一実施例であるデータ側駆動回路の出力回路を示す回路図。
【図2】 図1の出力回路に用いられる一実施例の増幅器制御信号選択回路を示す回路図。
【図3】 図2の増幅器制御信号選択回路に用いられる一実施例の比較回路を示す回路図。
【図4】 図1の出力回路の動作を説明するタイミングチャート。
【図5】 従来のデータ側駆動回路の出力回路を示す回路図。
【図6】 図5の出力回路の動作を説明するタイミングチャート。
【符号の説明】
11〜1528 出力部
2 バイアス電流制御回路
3 スイッチ切換信号生成回路
41〜4528 増幅器
51〜5528 スイッチ(第1のスイッチ)
61〜6528 スイッチ(第2のスイッチ)
7 増幅器制御信号選択回路
8 比較電圧発生回路
9 比較回路
10 マルチプレクサ
Claims (2)
- 液晶パネルのデータ線に対応して選択された1つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第1のスイッチと、増幅器の入力端と第1スイッチの出力端とに両端が接続された第2のスイッチと、増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、1水平同期期間が、第1および第2のスイッチをオフする第1期間と、第1のスイッチがオンおよび第2のスイッチがオフする第2期間と、第1のスイッチがオフおよび第2のスイッチがオンする第3期間とに区分され、増幅器が第2期間の立ち上がりの所定時間前から立ち下がりまで駆動する液晶表示用駆動回路の出力回路であって、
前記第2期間の長さを前記バイアス電流制御回路の出力電位に応じて可変としたことを特徴とする液晶表示用駆動回路の出力回路。 - 液晶パネルのデータ線に対応して選択された1つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第1のスイッチと、増幅器の入力端と第1スイッチの出力端とに両端が接続された第2のスイッチと、増幅器制御信号のパルス期間に増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、1水平同期期間が、第1および第2のスイッチをオフする第1期間と、第1のスイッチがオンおよび第2のスイッチがオフする第2期間と、第1のスイッチがオフおよび第2のスイッチがオンする第3期間とに区分され、前記増幅器制御信号のパルス期間が第2期間の立ち上がりの所定時間前から立ち下がりまでである液晶表示用駆動回路の出力回路であって、
さらに、前記増幅器制御信号として、前記バイアス電流制御回路の出力電位に応じて、複数の異なるパルス幅の増幅器制御信号のうち1つを選択する増幅器制御信号選択回路を有することを特徴とする液晶表示用駆動回路の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002138247A JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002138247A JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003330429A JP2003330429A (ja) | 2003-11-19 |
JP3847207B2 true JP3847207B2 (ja) | 2006-11-22 |
Family
ID=29699741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002138247A Expired - Fee Related JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3847207B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3533185B2 (ja) * | 2001-01-16 | 2004-05-31 | Necエレクトロニクス株式会社 | 液晶ディスプレイの駆動回路 |
JP4744075B2 (ja) | 2003-12-04 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 表示装置、その駆動回路およびその駆動方法 |
GB0420051D0 (en) * | 2004-09-10 | 2004-10-13 | Koninkl Philips Electronics Nv | Apparatus for driving matrix-type LCD panels and a liquid crystal display based thereon |
US7158065B2 (en) * | 2005-02-04 | 2007-01-02 | Tpo Displays Corp. | Signal driving circuits |
JP4824387B2 (ja) | 2005-10-28 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 液晶表示用駆動回路 |
JP4964461B2 (ja) * | 2005-12-13 | 2012-06-27 | ティーピーオー、ホンコン、ホールディング、リミテッド | 表示装置及びその容量性負荷の駆動回路 |
WO2007135789A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | アナログ出力回路およびデータ信号線駆動回路ならびに表示装置、電位書き込み方法 |
KR100849214B1 (ko) | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
JP2010286720A (ja) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 表示制御回路 |
JP5734951B2 (ja) * | 2010-03-03 | 2015-06-17 | シャープ株式会社 | 表示装置およびその駆動方法、ならびに液晶表示装置 |
JP6073920B2 (ja) * | 2012-05-30 | 2017-02-01 | 陳啓星CHEN,Qixing | 対数コンパンディング比率複数同時実行式超高速ADC及びDACの級電位アーキテクチャ(stage−potentialarchitecture) |
-
2002
- 2002-05-14 JP JP2002138247A patent/JP3847207B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003330429A (ja) | 2003-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10424390B2 (en) | Pulse output circuit, shift register and display device | |
US7701474B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
US8525824B2 (en) | Liquid crystal display driver device and liquid crystal display system | |
US6456268B1 (en) | Active matrix type liquid crystal display drive control apparatus | |
US20070018939A1 (en) | Source driver circuit and driving method for liquid crystal display device | |
US20070171169A1 (en) | Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor | |
JP3847207B2 (ja) | 液晶表示用駆動回路の出力回路 | |
JP2006048041A (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
US20060017715A1 (en) | Display device, display driver, and data transfer method | |
JP2002366108A (ja) | 液晶表示装置の駆動方法 | |
JP3307308B2 (ja) | 出力回路 | |
KR100723481B1 (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2003337560A (ja) | 表示装置の駆動回路、その制御方法、携帯電話機及び携帯用電子機器 | |
JP2005031112A (ja) | データ転送回路及びフラットディスプレイ装置 | |
TWI409782B (zh) | 驅動一顯示器之方法及其相關顯示裝置 | |
TWI810831B (zh) | 用來驅動顯示面板的放大器及其控制方法 | |
JP2003150121A (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
TWI463453B (zh) | 顯示驅動裝置及顯示面板的驅動方法 | |
JP2007114559A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 | |
JP2007114682A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 | |
JP2007127701A (ja) | 表示駆動装置 | |
JP2002311920A (ja) | 液晶表示装置、画像表示応用機器、及び情報携帯端末機器 | |
JP2003295842A (ja) | 表示装置及びその駆動方法 | |
JP2004070367A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |