JP3842787B2 - Wireless communication method, transmitter and receiver - Google Patents

Wireless communication method, transmitter and receiver Download PDF

Info

Publication number
JP3842787B2
JP3842787B2 JP2004026387A JP2004026387A JP3842787B2 JP 3842787 B2 JP3842787 B2 JP 3842787B2 JP 2004026387 A JP2004026387 A JP 2004026387A JP 2004026387 A JP2004026387 A JP 2004026387A JP 3842787 B2 JP3842787 B2 JP 3842787B2
Authority
JP
Japan
Prior art keywords
spreading code
signal
control signal
correlation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026387A
Other languages
Japanese (ja)
Other versions
JP2005223379A (en
Inventor
光男 中村
充 原田
明洋 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004026387A priority Critical patent/JP3842787B2/en
Publication of JP2005223379A publication Critical patent/JP2005223379A/en
Application granted granted Critical
Publication of JP3842787B2 publication Critical patent/JP3842787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)

Description

本発明は、無線通信方法および送受信機に関し、特に、スペクトラム拡散技術を用いた無線通信方法および送受信機に関する。   The present invention relates to a wireless communication method and a transceiver, and more particularly, to a wireless communication method and a transceiver using a spread spectrum technique.

無線通信の一つにスペクトラム拡散通信がある(非特許文献1参照)。スペクトラム拡散通信では、互いに相関が小さく自己相関が十分に大きい拡散符号系列と呼ばれる符号系列を用いることにより、周波数軸・時間軸上で干渉し合っている信号同士でも、同時に通信することができる。拡散符号は、「1」および「−1」からなるビット列である。拡散符号の1ビットを1チップといい、チップの伝送速度をチップレート[単位:chip per second]という。   One type of wireless communication is spread spectrum communication (see Non-Patent Document 1). In spread spectrum communication, by using a code sequence called a spread code sequence having a small correlation and a sufficiently large autocorrelation, signals that interfere with each other on the frequency axis and the time axis can be simultaneously communicated. The spreading code is a bit string composed of “1” and “−1”. One bit of the spread code is called one chip, and the transmission speed of the chip is called a chip rate [unit: chip per second].

図12は、周波数変復調を利用したスペクトラム拡散通信に用いられる従来の送信機および受信機の構成を示すブロック図である。図12(a)に示すように、送信機110は、入力されるアナログ信号の電圧レベルに応じて搬送波を周波数変調することにより情報信号を生成する周波数変調回路111と、拡散符号を生成する拡散符号生成回路112と、拡散符号を情報信号に乗算してスペクトラム拡散することにより拡散信号を生成する乗算回路113と、拡散信号を送信するアンテナ114とを有している。   FIG. 12 is a block diagram showing a configuration of a conventional transmitter and receiver used for spread spectrum communication using frequency modulation / demodulation. As shown in FIG. 12A, a transmitter 110 includes a frequency modulation circuit 111 that generates an information signal by frequency-modulating a carrier wave according to a voltage level of an input analog signal, and a spread that generates a spread code. It has a code generation circuit 112, a multiplication circuit 113 that generates a spread signal by multiplying an information signal by a spread code and spreads the spectrum, and an antenna 114 that transmits the spread signal.

また、図12(b)に示すように、受信機120は、アンテナ121と、送信機110で生成される拡散符号と同じ拡散符号を生成する拡散符号生成回路122と、アンテナ121で受信された受信信号と拡散符号生成回路122で生成された拡散符号との相関値が最大になるように拡散符号のチップレートを制御し、受信信号と拡散符号との同期をとる同期回路123と、受信信号に拡散符号を乗算してスペクトラム逆拡散することにより拡散前の情報信号を得る乗算回路124と、得られた情報信号に対しパルスカウントなどを行うことによりアナログ信号を復調する周波数復調回路125とを有している。   12B, the receiver 120 is received by the antenna 121, the spread code generation circuit 122 that generates the same spread code as the spread code generated by the transmitter 110, and the antenna 121. A synchronization circuit 123 that controls the chip rate of the spreading code so as to maximize the correlation value between the received signal and the spreading code generated by the spreading code generation circuit 122, and synchronizes the received signal with the spreading code; A multiplication circuit 124 that obtains an information signal before spreading by multiplying the signal by a spread code and despread the spectrum, and a frequency demodulation circuit 125 that demodulates an analog signal by performing pulse counting or the like on the obtained information signal Have.

送信機110から受信機120へアナログ信号を送信する場合には、図13に示すように、送信機110において、アナログ信号で搬送波を周波数変調して情報信号を生成し(ステップS101)、情報信号を拡散符号でスペクトラム拡散して拡散信号を生成し、拡散信号をアンテナ114から送信する(ステップS102)。そして、受信機120において、アンテナ121で受信された受信信号と拡散符号との同期をとり、この状態で受信信号を拡散符号でスペクトラム逆拡散し(ステップS103)、これにより得られた情報信号からアナログ信号を復調する(ステップS104)(非特許文献2参照)。   When transmitting an analog signal from the transmitter 110 to the receiver 120, as shown in FIG. 13, the transmitter 110 frequency-modulates the carrier wave with the analog signal to generate an information signal (step S101). Is spread with a spreading code to generate a spread signal, and the spread signal is transmitted from the antenna 114 (step S102). Then, the receiver 120 synchronizes the received signal received by the antenna 121 with the spread code, and in this state, the received signal is spectrum-spread with the spread code (step S103), and the information signal obtained thereby is used. The analog signal is demodulated (step S104) (see Non-Patent Document 2).

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
丸林, 中川, 河野 “スペクトラム拡散通信とその応用,” pp.11-13, 電子情報通信学会, 1998. K.Ishiguro, Y.Takahashi, Y.Yoshida, and K.Miyajima, “Single-Chip Transceiver LSI for Spread Spectrum Communication with Smart Synchronization Technique,” IEEE Trans. Consumer Electronics, vol.43, no.4, pp.1331-1339, 1997. 丸林, 中川, 河野 “スペクトラム拡散通信とその応用,” pp.131-141, 電子情報通信学会, 1998.
The applicant has not yet found prior art documents related to the present invention by the time of filing other than the prior art documents specified by the prior art document information described in this specification.
Marubayashi, Nakagawa, Kono “Spread Spectrum Communication and its Applications,” pp.11-13, IEICE, 1998. K.Ishiguro, Y.Takahashi, Y.Yoshida, and K.Miyajima, “Single-Chip Transceiver LSI for Spread Spectrum Communication with Smart Synchronization Technique,” IEEE Trans. Consumer Electronics, vol.43, no.4, pp.1331 -1339, 1997. Marubayashi, Nakagawa, Kono “Spread Spectrum Communication and its Applications,” pp.131-141, IEICE, 1998.

しかしながら、従来の送受信機110,120は回路ブロック数が多い。特に、受信機120では、同期およびスペクトラム逆拡散のための回路123,124とは別に、周波数復調のための回路125が必要であった。このため、回路規模と消費電力が大きくなるという問題があった。
また、無線通信の際に周波数変調(ステップS101)、スペクトラム拡散(ステップS102)、同期およびスペクトラム逆拡散(ステップS103)、周波数復調(ステップS104)という多くの処理過程が必要であるという問題があった。
本発明はこのような課題を解決するためになされたものであり、その目的は、送受信機の構成および無線通信の際の処理過程を簡素化し、消費電力を低減することにある。
However, the conventional transceivers 110 and 120 have a large number of circuit blocks. In particular, the receiver 120 requires a circuit 125 for frequency demodulation separately from the circuits 123 and 124 for synchronization and spectrum despreading. For this reason, there is a problem that the circuit scale and power consumption increase.
In addition, there is a problem that many processing steps such as frequency modulation (step S101), spread spectrum (step S102), synchronization and spectrum despreading (step S103), and frequency demodulation (step S104) are necessary for wireless communication. It was.
The present invention has been made to solve such a problem, and an object of the present invention is to simplify the configuration of the transceiver and the processing process in wireless communication, and to reduce power consumption.

このような目的を達成するために、本発明に係る無線通信方法は、データ信号に応じたチップレートで送信側拡散符号を生成し、この送信側拡散符号を送信する送信ステップと、受信信号に含まれる送信側拡散符号と受信側拡散符号との同期をとり、この受信側拡散符号のチップレートからデータ信号を得る受信ステップとを備えたことを特徴とする。送信ステップにおいて、データ信号に応じたチップレートで送信側拡散符号を生成する処理には、送信側拡散符号の周波数ともいえるチップレートをデータ信号のレベルに応じて変調する周波数変調の概念が含まれる。よって、この処理により、周波数変調とスペクトラム拡散という2つの処理が同時に行われる。また、受信ステップにおいて、受信信号に含まれる送信側拡散符号と受信側拡散符号との同期をとる処理により、スペクトラム逆拡散と周波数復調という2つの処理が同時に行われる。   In order to achieve such an object, a wireless communication method according to the present invention generates a transmission side spreading code at a chip rate corresponding to a data signal, and transmits the transmission side spreading code to a received signal. The transmission side spreading code and the receiving side spreading code included are synchronized, and a reception step of obtaining a data signal from the chip rate of the receiving side spreading code is provided. In the transmission step, the process of generating the transmission side spreading code at the chip rate corresponding to the data signal includes the concept of frequency modulation that modulates the chip rate, which can be the frequency of the transmission side spreading code, according to the level of the data signal. . Therefore, two processes of frequency modulation and spread spectrum are simultaneously performed by this process. In the reception step, two processes of spectrum despreading and frequency demodulation are simultaneously performed by the process of synchronizing the transmission side spreading code and the reception side spreading code included in the received signal.

ここで、受信ステップでは、受信信号と受信側拡散符号との相関をとり、得られた相関値が最大となるように受信側拡散符号のチップレートを制御する制御信号を生成し、この制御信号を用いて受信側拡散符号を生成することにより受信信号に含まれる送信側拡散符号と受信側拡散符号との同期をとるとともに、制御信号をデータ信号とするようにしてもよい。
また、受信ステップでは、受信信号と受信側拡散符号との相関をとり、得られた相関値が閾値以下の場合に、受信側拡散符号のチップレートを所定の値に固定し、相関値を閾値よりも大きくするようにしてもよい。ここで、受信側拡散符号のチップレートを固定する値を、送信ステップにおいて、データ信号が入力されていない初期状態における送信側拡散符号のチップレートとは異なる値に設定してもよい。
Here, in the reception step, a correlation between the reception signal and the reception side spreading code is obtained, and a control signal for controlling the chip rate of the reception side spreading code is generated so that the obtained correlation value is maximized. May be used to synchronize the transmission side spreading code and the reception side spreading code included in the received signal and to make the control signal a data signal.
In the reception step, the received signal and the reception side spreading code are correlated, and when the obtained correlation value is equal to or smaller than the threshold value, the chip rate of the reception side spreading code is fixed to a predetermined value, and the correlation value is set to the threshold value. It may be made larger. Here, the value for fixing the chip rate of the reception side spreading code may be set to a value different from the chip rate of the transmission side spreading code in the initial state where no data signal is input in the transmission step.

また、本発明に係る送信機は、データ信号に応じたチップレートで拡散符号を生成する周波数変調部と、拡散符号を送信するアンテナとを備えたことを特徴とする。
ここで、周波数変調部は、データ信号のレベルに応じた周波数のクロックを生成するクロック生成部と、クロックに基づき拡散符号を生成する拡散符号生成部とを有するものであってもよい。
The transmitter according to the present invention includes a frequency modulation unit that generates a spreading code at a chip rate corresponding to a data signal, and an antenna that transmits the spreading code.
Here, the frequency modulation unit may include a clock generation unit that generates a clock having a frequency corresponding to the level of the data signal, and a spread code generation unit that generates a spread code based on the clock.

また、本発明に係る受信機は、アンテナと、制御信号に応じたチップレートで拡散符号を生成し出力する拡散符号生成部と、アンテナで受信された受信信号と拡散符号との相関をとり、得られた相関値に基づいて制御信号を生成し拡散符号生成部へ出力するとともに、生成した制御信号を復調信号として出力する第1の相関部とを備えたことを特徴とする。
この受信機は、受信信号と拡散符号との相関をとり相関値を求める第2の相関部と、この第2の相関部により求められた相関値が閾値以下の場合に、予め設定されたレベルの制御信号を拡散符号生成部へ出力し、第2の相関部により求められた相関値が閾値よりも大きい場合に、第1の相関部から入力される制御信号を拡散符号生成部へ出力する制御信号切替部とを更に備えるものであってもよい。
In addition, the receiver according to the present invention takes the correlation between the antenna, a spreading code generation unit that generates and outputs a spreading code at a chip rate according to the control signal, and a received signal received by the antenna and the spreading code, A control signal is generated based on the obtained correlation value and is output to a spreading code generation unit, and a first correlation unit is provided that outputs the generated control signal as a demodulated signal.
The receiver includes a second correlation unit that obtains a correlation value by correlating a received signal and a spread code, and a predetermined level when the correlation value obtained by the second correlation unit is equal to or less than a threshold value. The control signal is output to the spreading code generator, and when the correlation value obtained by the second correlator is larger than the threshold, the control signal input from the first correlator is output to the spreading code generator. A control signal switching unit may be further provided.

なお、変復調されるデータ信号は、アナログ信号でも、ディジタル信号でもよい。例えば、音声信号や画像信号そのものでもよいし、これらの信号で振幅変調、周波数変調、位相変調されたアナログ信号でもよい。ただし、データ信号の周波数は、拡散符号のチップレートよりも小さくする。   The data signal to be modulated / demodulated may be an analog signal or a digital signal. For example, it may be an audio signal or an image signal itself, or an analog signal that is amplitude-modulated, frequency-modulated, or phase-modulated with these signals. However, the frequency of the data signal is made smaller than the chip rate of the spread code.

本発明では、搬送波を用いずに拡散符号を変復調することにより、変調、拡散、同期および逆拡散、復調という4つの処理を2つの処理過程で行うことができ、処理過程を簡素化し、かつ、送受信機の構成を簡素化することができる。その結果、無線通信の際の消費電力を低減することができる。   In the present invention, by modulating / demodulating the spreading code without using a carrier wave, four processes of modulation, spreading, synchronization, despreading, and demodulation can be performed in two processes, simplifying the process, and The configuration of the transceiver can be simplified. As a result, power consumption during wireless communication can be reduced.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
[第1の実施の形態]
図1は、送信機の構成を示すブロック図である。送信機10は、変調信号として入力されるアナログ信号の電圧レベルに応じたチップレートで拡散符号を生成する周波数変調回路11と、周波数変調回路11で生成された拡散符号を送信するアンテナ14とを有している。
ここで、周波数変調回路11は、アナログ信号の電圧レベルに応じた周波数のクロックを生成するクロック生成回路12と、クロック生成回路12から入力されるクロックに基づき拡散符号を生成する拡散符号生成回路13とから構成されている。拡散符号生成回路13で生成される拡散符号のチップレートは、アナログ信号の周波数に対して十分に大きいものとする。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is a block diagram showing the configuration of the transmitter. The transmitter 10 includes a frequency modulation circuit 11 that generates a spreading code at a chip rate corresponding to a voltage level of an analog signal input as a modulation signal, and an antenna 14 that transmits the spreading code generated by the frequency modulation circuit 11. Have.
Here, the frequency modulation circuit 11 includes a clock generation circuit 12 that generates a clock having a frequency corresponding to the voltage level of the analog signal, and a spread code generation circuit 13 that generates a spread code based on the clock input from the clock generation circuit 12. It consists of and. It is assumed that the chip rate of the spread code generated by the spread code generation circuit 13 is sufficiently large with respect to the frequency of the analog signal.

図2は、受信機の構成を示すブロック図である。受信機20は、アンテナ21と、拡散符号生成回路22と、第2相関部23と、制御信号切替器24と、第1相関部25とを有している。
ここで、拡散符号生成回路22は、制御信号の電圧レベルに応じたチップレートで拡散符号を生成し、第2相関部23および第1相関部25へ出力する回路部である。拡散符号生成回路22で生成される拡散符号は、送信機10の周波数変調回路11で生成される拡散符号と同じ系列の符号であり、拡散符号生成回路22の入出力特性は、周波数変調回路11の入出力特性と同じである。入出力特性とは、入力電圧レベルに対する出力周波数(チップレート)の特性である。
FIG. 2 is a block diagram illustrating a configuration of the receiver. The receiver 20 includes an antenna 21, a spread code generation circuit 22, a second correlation unit 23, a control signal switch 24, and a first correlation unit 25.
Here, the spread code generation circuit 22 is a circuit unit that generates a spread code at a chip rate according to the voltage level of the control signal and outputs the spread code to the second correlation unit 23 and the first correlation unit 25. The spread code generated by the spread code generation circuit 22 is a code of the same series as the spread code generated by the frequency modulation circuit 11 of the transmitter 10, and the input / output characteristics of the spread code generation circuit 22 are the frequency modulation circuit 11. The input / output characteristics are the same. The input / output characteristic is a characteristic of an output frequency (chip rate) with respect to an input voltage level.

第2相関部23は、アンテナ21で受信された受信信号と拡散符号生成回路22から入力される拡散符号の符号系列との相関をとり、その相関値と閾値との大小により制御信号切替器24の動作を制御する回路部である。受信信号に含まれる拡散符号とその符号と同じ符号系列との相関値は、両者の位相差が小さいときに大きな値をとる。閾値は、後述するように、第1相関部25により受信信号と拡散符号生成回路22で生成される拡散符号との同期を捕捉および保持(以下、「確立」という)できる位相差を基に決められる。   The second correlator 23 correlates the received signal received by the antenna 21 with the code sequence of the spread code input from the spread code generation circuit 22, and controls the control signal switch 24 according to the magnitude of the correlation value and the threshold value. It is a circuit part which controls operation | movement. The correlation value between the spread code included in the received signal and the same code sequence as that code takes a large value when the phase difference between the two is small. As described later, the threshold is determined based on a phase difference that allows the first correlator 25 to capture and hold (hereinafter referred to as “establishment”) the synchronization between the received signal and the spread code generated by the spread code generation circuit 22. It is done.

制御信号切替器24は、拡散符号生成回路22へ出力する制御信号を切り替える回路部である。すなわち、相関値が閾値以下で、位相差が同期を確立できないほど大きい場合には、制御信号切替器24は、予め設定された電圧信号を制御信号として拡散符号生成回路22へ出力する。この電圧信号の電圧レベルは、送信機10においてアナログ信号が入力されない初期状態で生成される拡散符号のチップレートに対して、僅かに異なるチップレートの拡散符号が拡散符号生成回路22で生成されるように設定されている。この場合、両拡散符号の符号系列の位相差は、時間とともに変化していく。送信機10で生成される拡散符号が受信信号に含まれている場合には、受信信号と拡散符号生成回路22で生成される拡散符号の符号系列との位相差が同期を確立できないほど大きくても、上記電圧信号を拡散符号生成回路22に与え続けることにより、位相差が同期を確立できるほどにまで小さくなる。
一方、相関値が閾値よりも大きく、位相差が同期を確立できるほど小さい場合には、制御信号切替器24は、第1相関部25から入力される電圧信号を制御信号として拡散符号生成回路22へ出力する。
The control signal switch 24 is a circuit unit that switches a control signal to be output to the spread code generation circuit 22. That is, when the correlation value is equal to or smaller than the threshold value and the phase difference is so large that synchronization cannot be established, the control signal switch 24 outputs a preset voltage signal to the spread code generation circuit 22 as a control signal. With respect to the voltage level of the voltage signal, the spreading code generation circuit 22 generates a spreading code having a slightly different chip rate from the chip rate of the spreading code generated in the initial state where no analog signal is input in the transmitter 10. Is set to In this case, the phase difference between the code sequences of both spreading codes changes with time. When the spread code generated by the transmitter 10 is included in the received signal, the phase difference between the received signal and the code sequence of the spread code generated by the spread code generation circuit 22 is so large that synchronization cannot be established. However, by continuing to provide the voltage signal to the spread code generation circuit 22, the phase difference becomes small enough to establish synchronization.
On the other hand, when the correlation value is larger than the threshold and the phase difference is small enough to establish synchronization, the control signal switch 24 uses the voltage signal input from the first correlator 25 as a control signal as a spread code generation circuit 22. Output to.

第1相関部25は、アンテナ21で受信された受信信号と拡散符号生成回路22から入力される拡散符号の符号系列との相関をとり、相関値が最大となるように拡散符号のチップレートを制御する電圧信号を生成する回路部である。第2相関部23で得られる相関値が上述した閾値よりも大きい状態で、第1相関部25で生成される電圧信号を、制御信号切替部24を介し制御信号として拡散符号生成回路22へ出力することにより、受信信号と拡散符号の符号系列との相関値が最大となり、両者の同期が確立される。   The first correlator 25 correlates the received signal received by the antenna 21 and the code sequence of the spread code input from the spread code generation circuit 22, and sets the chip rate of the spread code so that the correlation value is maximized. It is a circuit part which produces | generates the voltage signal to control. In a state where the correlation value obtained by the second correlation unit 23 is larger than the above-described threshold value, the voltage signal generated by the first correlation unit 25 is output to the spread code generation circuit 22 as a control signal via the control signal switching unit 24. By doing so, the correlation value between the received signal and the code sequence of the spread code is maximized, and synchronization between both is established.

上述したように、第1相関部25で生成される電圧信号は、受信信号と拡散符号の符号系列との相関値が最大となるように拡散符号のチップレートを制御する電圧信号である。言い換えれば、受信信号に含まれる拡散符号のチップレートの変化に合わせて、拡散符号生成回路23で生成される拡散符号のチップレートを変化させる電圧信号である。このため、受信信号に含まれる拡散符号を生成したアナログ信号の電圧変化は、第1相関部25で生成される電圧信号の電圧変化と同じ傾向を示す。よって、この受信機20では、第1相関部25で生成される電圧信号を復調信号として出力する。   As described above, the voltage signal generated by the first correlator 25 is a voltage signal that controls the chip rate of the spread code so that the correlation value between the received signal and the code sequence of the spread code is maximized. In other words, the voltage signal changes the chip rate of the spread code generated by the spread code generation circuit 23 in accordance with the change of the chip rate of the spread code included in the received signal. For this reason, the voltage change of the analog signal that generated the spread code included in the received signal shows the same tendency as the voltage change of the voltage signal generated by the first correlator 25. Therefore, the receiver 20 outputs the voltage signal generated by the first correlator 25 as a demodulated signal.

次に、図1〜図4を参照して、送信機10から受信機20へアナログ信号を無線送信する際の動作について説明する。図3は、無線通信の処理の流れを示す概念図である。図4は、受信機20における処理の流れを示すフローチャートである。
送信機10においては、入力されたアナログ信号の電圧レベルに応じた周波数のクロックをクロック生成回路12で生成し、そのクロックに基づき拡散符号生成回路13で拡散符号を生成する。これにより、アナログ信号の電圧レベルによって拡散符号のチップレートが変化する。この1つの処理過程により、周波数変調とスペクトラム拡散という2つの処理が同時に行われる(図3,ステップS1)。
アナログ信号の電圧レベルによってチップレートが変化する拡散符号は、アンテナ14から送信される。
Next, with reference to FIGS. 1 to 4, an operation when an analog signal is wirelessly transmitted from the transmitter 10 to the receiver 20 will be described. FIG. 3 is a conceptual diagram illustrating a flow of wireless communication processing. FIG. 4 is a flowchart showing the flow of processing in the receiver 20.
In the transmitter 10, a clock having a frequency corresponding to the voltage level of the input analog signal is generated by the clock generation circuit 12, and a spread code is generated by the spread code generation circuit 13 based on the clock. As a result, the chip rate of the spread code changes depending on the voltage level of the analog signal. Through this one process, two processes of frequency modulation and spread spectrum are performed simultaneously (FIG. 3, step S1).
A spreading code whose chip rate changes according to the voltage level of the analog signal is transmitted from the antenna 14.

受信機20においては、初期状態において、制御信号切替器24を介して、予め設定された電圧信号を制御信号として拡散符号生成回路22へ出力し、送信機10において初期状態で生成される拡散符号のチップレートとは僅かに異なるチップレートの拡散符号を生成する。   In the initial state, the receiver 20 outputs a preset voltage signal as a control signal to the spread code generation circuit 22 via the control signal switch 24, and the transmitter 10 generates the spread code generated in the initial state. A spreading code having a chip rate slightly different from the chip rate is generated.

アンテナ21で受信された受信信号と拡散符号生成回路22で生成された拡散符号の符号系列との相関を第2相関部23でとる(図4,ステップS11)。
その相関値が閾値以下で、受信信号と拡散符号の符号系列との位相差が第1相関部25で同期を確立できないほど大きい場合には(図4,ステップS12:NO)、初期設定と同じく、送信機10において初期状態で生成される拡散符号のチップレートとは僅かに異なるチップレートの拡散符号を、拡散符号生成回路22で生成する(図4,ステップS13)。
A correlation between the received signal received by the antenna 21 and the code sequence of the spread code generated by the spread code generation circuit 22 is taken by the second correlator 23 (FIG. 4, step S11).
When the correlation value is equal to or smaller than the threshold and the phase difference between the received signal and the code sequence of the spread code is so large that the first correlation unit 25 cannot establish synchronization (FIG. 4, step S12: NO), the same as the initial setting Then, the spread code generation circuit 22 generates a spread code having a chip rate slightly different from the chip rate of the spread code generated in the initial state in the transmitter 10 (step S13 in FIG. 4).

上記電圧信号を拡散符号生成回路22に印加し続けた結果、第2相関部23で得られる相関値が閾値よりも大きくなり、受信信号と受信機20で生成される拡散符号の符号系列との位相差が第1相関部25で同期を確立できるほど小さくなったら(図4,ステップS12:YES)、受信信号と受信機20で生成される拡散符号の符号系列との相関を第1相関部25でとり(図4,ステップS14)、相関値が最大となるように拡散符号のチップレートを制御する電圧信号を生成し、制御信号切替器24を介して制御信号として拡散符号生成回路22へ出力し、拡散符号を生成する。これにより、受信信号と拡散符号の符号系列との相関値が最大となり、両者の同期が確立される。また、第1相関部25で生成された電圧信号、すなわち拡散符号生成回路22への制御信号を復調信号として出力する(図4,ステップS15)。   As a result of continuing to apply the voltage signal to the spread code generation circuit 22, the correlation value obtained by the second correlation unit 23 becomes larger than the threshold value, and the received signal and the code sequence of the spread code generated by the receiver 20 When the phase difference becomes small enough to establish synchronization by the first correlator 25 (FIG. 4, step S12: YES), the correlation between the received signal and the code sequence of the spread code generated by the receiver 20 is represented by the first correlator. 25 (FIG. 4, step S14), a voltage signal for controlling the chip rate of the spread code is generated so that the correlation value is maximized, and the control signal is switched to the spread code generation circuit 22 via the control signal switch 24. Output and generate spreading code. As a result, the correlation value between the received signal and the code sequence of the spread code is maximized, and synchronization between the two is established. The voltage signal generated by the first correlator 25, that is, the control signal to the spread code generation circuit 22 is output as a demodulated signal (FIG. 4, step S15).

このように、受信機20では、受信信号と受信機20で生成される拡散符号の系列との同期を確立するための制御信号を復調信号とする。よって、同期の確立という1つの処理過程により、スペクトラム逆拡散と周波数復調という2つの処理が同時に行われる(図3,ステップS2)。
以上のように、本実施の形態によれば、無線通信の際の周波数変調、スペクトラム拡散、同期およびスペクトラム逆拡散、周波数復調という4つの処理を、2つの処理過程S1,2で行うことができ、処理過程を簡素化し、かつ、送受信機の構成を簡素化することができる。
その結果、無線通信の際の消費電力を低減することができる。
As described above, the receiver 20 uses a control signal for establishing synchronization between the received signal and the sequence of spreading codes generated by the receiver 20 as a demodulated signal. Therefore, two processes of spectrum despreading and frequency demodulation are performed simultaneously by one process of establishing synchronization (step S2 in FIG. 3).
As described above, according to the present embodiment, four processes of frequency modulation, spread spectrum, synchronization and spread spectrum spread, and frequency demodulation during wireless communication can be performed in two processing steps S1 and S2. The processing process can be simplified and the configuration of the transceiver can be simplified.
As a result, power consumption during wireless communication can be reduced.

なお、第2相関部23で得られる相関値が閾値よりも大きくなった時点で、第2相関部23の動作を停止させてもよいし、そのまま制御信号切替器24の制御を続けさせてもよい。   Note that when the correlation value obtained by the second correlation unit 23 becomes larger than the threshold value, the operation of the second correlation unit 23 may be stopped, or the control of the control signal switch 24 may be continued as it is. Good.

次に、送信機10の具体的な構成例について説明する。
図5は、送信機10の一構成例を示すブロック図である。この図に示す送信機10Aでは、クロック生成回路12は、入力電圧レベルに応じて出力クロック周波数が変化する電圧制御発振回路(VCO)12Aで構成され、入力にアナログ信号が印加されている。また、拡散符号生成回路13は、拡散符号として最大長系列符号(M系列)を生成するPNG13Aで構成されている。
Next, a specific configuration example of the transmitter 10 will be described.
FIG. 5 is a block diagram illustrating a configuration example of the transmitter 10. In the transmitter 10A shown in this figure, the clock generation circuit 12 is composed of a voltage controlled oscillation circuit (VCO) 12A whose output clock frequency changes according to the input voltage level, and an analog signal is applied to the input. The spreading code generation circuit 13 is composed of a PNG 13A that generates a maximum length sequence code (M sequence) as a spreading code.

図6は、PNG13Aの一構成例を示すブロック図である。このPNG13Aは、排他的論理和による帰還タップをもつシフトレジスタにより構成されている。より具体的には、4つのDフリップフロップ311,312,313,314からなる4ビットのシフトレジスタ31と、最下位のDフリップフロップ314の出力と最上位のDフリップフロップ311の出力との排他的論理和をとり最上位のDフリップフロップ311の入力に帰還させる排他的論理和回路32とから構成されている。
クロックに同期してシフトレジスタ31の各ビットの値をシフトさせることにより、各ビットの出力X1,X2,X3,X4のそれぞれから1チップずつ位相がずれたM系列が得られる。本実施の形態では、出力X1〜X4のいずれか1つから得られるM系列を利用する。
FIG. 6 is a block diagram showing a configuration example of PNG 13A. The PNG 13A is composed of a shift register having a feedback tap based on exclusive OR. More specifically, four D flip-flops 31 1, 31 2, 31 3, 31 and 4 4-bit shift register 31 consisting of the lowest of the D flip-flop 31 4 outputs the highest D flip-flop 31 The exclusive OR circuit 32 takes an exclusive OR with the output of 1 and feeds it back to the input of the uppermost D flip-flop 31 1 .
By shifting the value of each bit of the shift register 31 in synchronization with the clock, an M sequence having a phase shifted by one chip from each of the output X 1 , X 2 , X 3 , X 4 of each bit is obtained. In the present embodiment, an M sequence obtained from any one of outputs X 1 to X 4 is used.

1クロックによりM系列を構成する符号の1チップが出力されるので、クロック周波数の変化に応じてM系列のチップレートも変化する。よって、アナログ信号の電圧レベルに応じてクロック周波数を変化させることにより、アナログ信号の電圧レベルに応じたチップレートのM系列が得られる。
なお、PNG13Aの構成は図6に示したものには限られない。例えば、PNG13Aのシフトレジスタ31のビット数によって、M系列の符号長を変えることができるし、排他的論理和をとる組み合わせによって、M系列のパターンを変えることができる。
Since one chip of the code constituting the M series is output by one clock, the chip rate of the M series also changes according to the change of the clock frequency. Therefore, by changing the clock frequency according to the voltage level of the analog signal, an M series having a chip rate according to the voltage level of the analog signal can be obtained.
The configuration of the PNG 13A is not limited to that shown in FIG. For example, the code length of the M sequence can be changed depending on the number of bits of the shift register 31 of the PNG 13A, and the pattern of the M sequence can be changed depending on the combination of taking the exclusive OR.

次に、受信機20の具体的な構成例について説明する。
図7は、受信機20の一構成例を示すブロック図である。この図に示す受信機20Aでは、拡散符号生成回路22は、VCO41と、PNG42と、Dフリップフロップ43,44とから構成されている。
ここで、VCO41は、制御信号切替器24から入力される制御信号の電圧レベルに応じて出力クロック周波数が変化する電圧制御発振回路であり、送信機10AのVCO12Aと入出力特性が同じものが用いられる。入出力特性とは、入力電圧レベルに対する出力周波数の特性である。VCO41で生成されるクロックは、PNG42およびDフリップフロップ43,44へ出力される。
Next, a specific configuration example of the receiver 20 will be described.
FIG. 7 is a block diagram illustrating a configuration example of the receiver 20. In the receiver 20A shown in this figure, the spread code generation circuit 22 includes a VCO 41, a PNG 42, and D flip-flops 43 and 44.
Here, the VCO 41 is a voltage-controlled oscillation circuit whose output clock frequency changes according to the voltage level of the control signal input from the control signal switch 24, and uses the same input / output characteristics as the VCO 12A of the transmitter 10A. It is done. The input / output characteristics are output frequency characteristics with respect to the input voltage level. The clock generated by the VCO 41 is output to the PNG 42 and the D flip-flops 43 and 44.

PNG42としては、送信機10AのPNG13Aと同じものが用いられる。したがって、PNG42により、送信側と同じM系列が生成される。1クロックによりM系列を構成する符号の1チップが出力されるので、クロック周波数の変化に応じてM系列のチップレートも変化する。よって、制御信号の電圧レベルに応じたチップレートのM系列が得られる。
PNG42の出力にはDフリップフロップ43の入力が接続され、Dフリップフロップ43の出力にはDフリップフロップ44の入力が接続されている。
As the PNG 42, the same one as the PNG 13A of the transmitter 10A is used. Accordingly, the PNG 42 generates the same M sequence as that on the transmission side. Since one chip of the code constituting the M series is output by one clock, the chip rate of the M series also changes according to the change of the clock frequency. Therefore, an M series having a chip rate corresponding to the voltage level of the control signal is obtained.
The input of the D flip-flop 43 is connected to the output of the PNG 42, and the input of the D flip-flop 44 is connected to the output of the D flip-flop 43.

PNG42としてクロックの立ち上がりで動作する回路を用いる場合には、Dフリップフロップ43としてクロックの立ち下がりで動作する回路を用い、Dフリップフロップ44としてクロックの立ち上がりで動作する回路を用いる。これにより、PNG42から出力されるM系列bに対し、1/2チップだけ位相が遅れたM系列aがDフリップフロップ43から出力され、さらに1/2チップだけ位相が遅れたM系列cがDフリップフロップ44から出力される。これにより、M系列aを基準にして、1/2チップだけ位相が進んだM系列bと、1/2チップだけ位相が遅れたM系列cが得られる。   When a circuit that operates at the rising edge of the clock is used as the PNG 42, a circuit that operates at the falling edge of the clock is used as the D flip-flop 43, and a circuit that operates at the rising edge of the clock is used as the D flip-flop 44. As a result, the M sequence a whose phase is delayed by 1/2 chip with respect to the M sequence b output from the PNG 42 is output from the D flip-flop 43, and the M sequence c whose phase is delayed by 1/2 chip is further converted to D. Output from the flip-flop 44. As a result, an M sequence b whose phase is advanced by ½ chip and an M sequence c whose phase is delayed by ½ chip with respect to the M sequence a are obtained.

PNG42としてクロックの立ち下がりで動作する回路を用いる場合には、Dフリップフロップ43としてクロックの立ち上がりで動作する回路を用い、Dフリップフロップ44としてクロックの立ち下がりで動作する回路を用いる。このようにしても、1/2チップずつ位相差があるM系列a,b,cが得られる。
M系列a,b,c間の1/2チップの位相差は、VCO41から入力されるクロックの周期に比例して変化する。
When a circuit that operates at the falling edge of the clock is used as the PNG 42, a circuit that operates at the rising edge of the clock is used as the D flip-flop 43, and a circuit that operates at the falling edge of the clock is used as the D flip-flop 44. Even in this case, M series a, b, and c having a phase difference of ½ chip can be obtained.
The half-chip phase difference between the M series a, b, and c changes in proportion to the period of the clock input from the VCO 41.

次いで、制御信号切替器24は、定電圧源48と拡散符号生成回路22のVCO41との間を接断するスイッチSW1と、後述する第1相関部25のチャージポンプ回路CP53と拡散符号生成回路22のVCO41との間を接断するスイッチSW2とから構成されている。定電圧源48は定電圧Vrefを出力する。定電圧Vrefを拡散符号生成回路22のVCO41に与えることにより、送信機10においてアナログ信号が入力されない初期状態でVCO12Aにより得られるクロック周波数とは僅かに異なるクロック周波数が得られる。 Next, the control signal switch 24 includes a switch SW 1 for connecting and disconnecting the constant voltage source 48 and the VCO 41 of the spread code generation circuit 22, a charge pump circuit CP53 of the first correlator 25 and a spread code generation circuit which will be described later. The switch SW 2 is used to connect and disconnect between the 22 VCOs 41. The constant voltage source 48 outputs a constant voltage Vref . By applying the constant voltage V ref to the VCO 41 of the spread code generation circuit 22, a clock frequency slightly different from the clock frequency obtained by the VCO 12A in the initial state where no analog signal is input in the transmitter 10 can be obtained.

次いで、第2相関部23は、スライディング相関を行うことにより、入力信号とM系列aとの位相差を、第1相関部25で同期を確立できる位相差、すなわち1チップよりも小さくする同期を行う。具体的には、乗算器45と、LPF(Low Pass Filter)46と、レベル判定器47とから構成されている。   Next, the second correlator 23 performs the sliding correlation, so that the phase difference between the input signal and the M sequence a is a phase difference that can be synchronized by the first correlator 25, that is, synchronization that makes the phase difference smaller than one chip. Do. Specifically, it comprises a multiplier 45, an LPF (Low Pass Filter) 46, and a level determination unit 47.

ここで、乗算器45には、アンテナ21で受信された入力信号と、拡散符号生成回路22から入力されるM系列aとを乗算し、その結果をLPF46へ出力する回路部である。
LPF46は、乗算結果を積分することにより、入力信号とM系列aとの相関値を求め、レベル判定器47へ出力する回路部である。
レベル判定器47は、LPF46で求められた相関値と閾値との大小を判定し、その結果により制御信号切替器24を制御する回路部である。閾値は、入力信号に含まれる送信M系列とM系列aとの位相差が、第1相関部25で同期を確立できる位相差、すなわち1チップであるときの相関値である。
Here, the multiplier 45 is a circuit unit that multiplies the input signal received by the antenna 21 by the M sequence a input from the spread code generation circuit 22 and outputs the result to the LPF 46.
The LPF 46 is a circuit unit that obtains a correlation value between the input signal and the M sequence a by integrating the multiplication result and outputs the correlation value to the level determination unit 47.
The level determiner 47 is a circuit unit that determines the magnitude of the correlation value obtained by the LPF 46 and the threshold value and controls the control signal switch 24 based on the result. The threshold value is a correlation value when the phase difference between the transmission M sequence and the M sequence a included in the input signal is a phase difference that can establish synchronization in the first correlator 25, that is, one chip.

第2相関部23の動作について説明する。
初期状態においては、制御信号切替器24のスイッチSW1をON、スイッチSW2をOFFにし、定電圧源48から出力される定電圧Vrefを制御信号として拡散符号生成回路22のVCO41に与える。これにより、送信機10の初期状態におけるクロック周波数とは僅かに異なるクロック周波数がVCO41より出力されるので、送信機10の初期状態におけるチップレートとは僅かに異なるチップレートのM系列aが生成される。
The operation of the second correlator 23 will be described.
In the initial state, the switch SW 1 of the control signal switch 24 is turned on and the switch SW 2 is turned off, and the constant voltage V ref output from the constant voltage source 48 is supplied to the VCO 41 of the spread code generation circuit 22 as a control signal. As a result, since a clock frequency slightly different from the clock frequency in the initial state of the transmitter 10 is output from the VCO 41, an M sequence a having a chip rate slightly different from the chip rate in the initial state of the transmitter 10 is generated. The

入力信号と拡散符号生成回路22で生成されたM系列aとを乗算器45で乗算し、その乗算結果をLPF46で積分することにより、入力信号とM系列aとの相関値を求める。この相関値と閾値との大小をレベル判定器47で判定する。相関値が閾値以下で、入力信号とM系列aとの位相差が1チップ以上である場合には、制御信号切替器24のスイッチSW1をON、スイッチSW2をOFFのままにし、定電圧Vrefを制御信号としてVCO41に与える続ける。この間、入力信号に含まれる送信M系列と拡散符号生成回路22で生成されるM系列aとではチップレートが僅かに異なるので、両系列の位相差は時間とともに変化していく。その結果、入力信号とM系列aとの位相差が1チップよりも小さくなり、相関値が閾値よりも大きくなったら、スイッチSW1をOFF、スイッチSW2をONに切り替え、第1相関部25のCP53の出力信号を制御信号としてVCO41に与える。
このようにして、第2相関部23は、入力信号とM系列aとの位相差を1チップよりも小さくする同期を行う。
The multiplier 45 multiplies the input signal and the M sequence a generated by the spread code generation circuit 22 and integrates the multiplication result by the LPF 46 to obtain a correlation value between the input signal and the M sequence a. The level determination unit 47 determines the magnitude of the correlation value and the threshold value. When the correlation value is less than the threshold value and the phase difference between the input signal and the M series a is 1 chip or more, the switch SW 1 of the control signal switch 24 is kept on, the switch SW 2 is kept off, and the constant voltage Continue to apply V ref to the VCO 41 as a control signal. During this time, since the chip rate is slightly different between the transmission M sequence included in the input signal and the M sequence a generated by the spreading code generation circuit 22, the phase difference between both sequences changes with time. As a result, when the phase difference between the input signal and the M series a is smaller than one chip and the correlation value is larger than the threshold value, the switch SW 1 is turned off and the switch SW 2 is turned on, and the first correlation unit 25 is turned on. The output signal of CP53 is supplied to the VCO 41 as a control signal.
In this way, the second correlator 23 performs synchronization so that the phase difference between the input signal and the M sequence a is smaller than one chip.

次いで、第1相関部25は、遅延ロックループ(Delay Locked Loop: DLL)(非特許文献3参照)を用いることにより、スライディング相関よりも精度よく入力信号とM系列aとの同期を確立する。
図8を参照し、入力電圧レベルが大きくなるにつれて出力周波数が大きくなるVCO12A,41を用いた場合を例に、DLLの原理について説明する。入力信号とM系列aとの自己相関値が互いの時間ずれに対して、図8(a)に示す特性をもつとする。この場合、入力信号とM系列aとの時間ずれに対して、入力信号とM系列cとの自己相関値、および、入力信号とM系列bとの自己相関値は、それぞれ図8(b)および図8(c)に示すような特性になる。よって、図8(b)に示す特性と図8(c)に示す特性との差分は、図8(d)に示すようなS字特性になる。この図において、TcはM系列aの1チップ時間である。
Next, the first correlator 25 uses a delay locked loop (DLL) (see Non-Patent Document 3) to establish synchronization between the input signal and the M-sequence a with higher accuracy than sliding correlation.
With reference to FIG. 8, the principle of DLL will be described by taking as an example the case of using VCOs 12A and 41 whose output frequency increases as the input voltage level increases. It is assumed that the autocorrelation value between the input signal and the M sequence a has the characteristics shown in FIG. In this case, the autocorrelation value between the input signal and the M sequence c and the autocorrelation value between the input signal and the M sequence b are respectively shown in FIG. And it becomes a characteristic as shown in FIG.8 (c). Therefore, the difference between the characteristic shown in FIG. 8B and the characteristic shown in FIG. 8C is an S-characteristic as shown in FIG. In this figure, Tc is one chip time of M series a.

第2相関部23でスライディング相関を行うことにより、入力信号とM系列aとの位相差は1チップよりも小さくなる。図8(d)でいえば、入力信号とM系列aとの時間ずれは、−Tc/2からTc/2の範囲内になる。この範囲内において、図8(d)の縦軸の値(M系列cとの相関値とM系列bとの相関値との差分)に相当する電圧値を現時点での制御信号の電圧値に付加し、拡散符号生成回路22のVCO41に与える。M系列aの位相が入力信号の位相に対して遅れている場合には、上記縦軸の値が正になり、制御信号の電圧レベルが大きくなるので、VCO41のクロック周波数が高くなり、M系列aの位相を進めることができる。また、M系列aの位相が入力信号の位相に対して進んでいる場合には、上記縦軸の値が負になり、制御信号の電圧レベルが小さくなるので、VCO41のクロック周波数が低くなり、M系列aの位相を遅らせることができる。これにより、M系列aの位相を入力信号の位相に合わせ、両者の同期を確立することができる。   By performing the sliding correlation in the second correlator 23, the phase difference between the input signal and the M sequence a becomes smaller than one chip. In FIG. 8D, the time lag between the input signal and the M series a falls within the range of −Tc / 2 to Tc / 2. Within this range, the voltage value corresponding to the value on the vertical axis in FIG. 8D (the difference between the correlation value between the M series c and the correlation value between the M series b) is used as the voltage value of the control signal at the present time. This is added to the VCO 41 of the spread code generation circuit 22. When the phase of the M series a is delayed with respect to the phase of the input signal, the value on the vertical axis becomes positive and the voltage level of the control signal increases, so that the clock frequency of the VCO 41 increases, and the M series The phase of a can be advanced. Further, when the phase of the M series a is advanced with respect to the phase of the input signal, the value of the vertical axis becomes negative and the voltage level of the control signal becomes small, so that the clock frequency of the VCO 41 becomes low, The phase of the M series a can be delayed. Thereby, the phase of M series a can be matched with the phase of an input signal, and both synchronization can be established.

このDLLを実現するために、第1相関部25は、図7に示すように、乗算器49,50と、減算器51と、LPF52と、CP53とから構成されている。
ここで、乗算器49は、アンテナ21で受信された入力信号と、M系列aに対して1/2チップだけ遅れ位相をもつM系列cとを乗算し、その結果を減算器51へ出力する回路部である。
乗算器50は、同じ入力信号と、M系列aに対して1/2チップだけ進み位相をもつM系列bとを乗算し、その結果を減算器51へ出力する回路部である。
In order to realize this DLL, as shown in FIG. 7, the first correlator 25 includes multipliers 49 and 50, a subtractor 51, an LPF 52, and a CP 53.
Here, the multiplier 49 multiplies the input signal received by the antenna 21 by the M sequence c having a delayed phase by 1/2 chip with respect to the M sequence a, and outputs the result to the subtractor 51. It is a circuit part.
The multiplier 50 is a circuit unit that multiplies the same input signal by the M sequence b having a phase advanced by ½ chip with respect to the M sequence a and outputs the result to the subtractor 51.

減算器51は、乗算器49による乗算結果から乗算器50による乗算結果を減算し、その結果をCP53へ出力する回路部である。
LPF52は、減算器51による減算結果を積分することにより、図8(d)に示したS字特性の縦軸の値に相当する電圧値を得て、CP53へ出力する回路部である。
CP53は、LPF52から入力された電圧値を現時点での電圧値に付加し、制御信号切替器24のスイッチSW2へ出力する。
入力信号とM系列aとの位相差が1チップよりも小さく、スイッチSW2がONとなっている場合には、CP53から出力される電圧値の制御信号が拡散符号生成回路22のVCO41に与えられる。この制御信号に基づくクロック周波数によってM系列aの位相を制御することにより、入力信号とM系列aとの同期を確立することができる。
The subtractor 51 is a circuit unit that subtracts the multiplication result obtained by the multiplier 50 from the multiplication result obtained by the multiplier 49 and outputs the result to the CP 53.
The LPF 52 is a circuit unit that obtains a voltage value corresponding to the value of the vertical axis of the S-characteristic shown in FIG.
The CP 53 adds the voltage value input from the LPF 52 to the current voltage value and outputs it to the switch SW 2 of the control signal switch 24.
When the phase difference between the input signal and the M series a is smaller than one chip and the switch SW 2 is ON, a control signal having a voltage value output from the CP 53 is given to the VCO 41 of the spread code generation circuit 22. It is done. By controlling the phase of the M sequence a by the clock frequency based on this control signal, synchronization between the input signal and the M sequence a can be established.

送信機10Aにおいて、アナログ信号の電圧レベルが大きくなり、M系列のチップレートが大きくなると、受信機20Aの第1相関部25に入力される入力信号の位相が進むので、これに合わせて拡散符号生成回路22で生成されるM系列aの位相を進めるために、第1相関部25のCP53から拡散符号生成回路22のVCO41に与えられる制御信号の電圧レベルは大きくなる。逆に、アナログ信号の電圧レベルが小さくなると、CP53からVCO41に与えられる制御信号の電圧レベルは小さくなる。このように、アナログ信号の電圧変化は制御信号の電圧変化と同じ傾向を示すので、制御信号を復調信号として出力する。   In the transmitter 10A, when the voltage level of the analog signal increases and the chip rate of the M sequence increases, the phase of the input signal input to the first correlation unit 25 of the receiver 20A advances. In order to advance the phase of the M sequence a generated by the generation circuit 22, the voltage level of the control signal supplied from the CP 53 of the first correlator 25 to the VCO 41 of the spread code generation circuit 22 increases. On the other hand, when the voltage level of the analog signal is reduced, the voltage level of the control signal supplied from the CP 53 to the VCO 41 is reduced. Thus, since the voltage change of the analog signal shows the same tendency as the voltage change of the control signal, the control signal is output as a demodulated signal.

なお、入力電圧レベルが大きくなるにつれて出力周波数が小さくなるVCO12A,41を用いた場合には、減算器51の処理を、乗算器50による乗算結果から乗算器49による乗算結果を減算する処理に変更するだけで、VCO41に与えられる制御信号を復調信号として出力することが可能になる。   When the VCO 12A, 41 whose output frequency decreases as the input voltage level increases, the processing of the subtractor 51 is changed to the processing of subtracting the multiplication result by the multiplier 49 from the multiplication result by the multiplier 50. It is possible to output the control signal given to the VCO 41 as a demodulated signal simply by doing so.

[第2の実施の形態]
第1の実施の形態として、周波数変調された拡散符号を用いて無線通信する形態について説明したが、周波数変調された拡散符号を更にRF周波数に周波数変換して無線通信をするようにしてもよい。図9および図10は、それぞれ周波数変換を行う機能を有する送信機および受信機の構成を示すブロック図である。これらの図では、図1および図2に示した構成要素と同じ構成要素に対しては、図1および図2と同一符号で示している。
[Second Embodiment]
As the first embodiment, the wireless communication using the frequency-modulated spreading code has been described. However, the frequency-modulated spreading code may be further converted to an RF frequency for wireless communication. . 9 and 10 are block diagrams showing configurations of a transmitter and a receiver each having a function of performing frequency conversion. In these drawings, the same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals as those in FIGS. 1 and 2.

図9に示す送信機10Bは、局部発振器15Aと乗算器15Bとを含むアップコンバータ15を有している。ここで、局部発振器15Aは、周波数変調回路11で生成される拡散符号のチップレートに対して十分に高い周波数f0のRF信号を出力する。乗算器15Bは、拡散符号とRF信号とを乗算し、アンテナ14へ出力する。このような構成により、拡散符号を、そのチップレートに対して十分に高い周波数にアップコンバートできる。 A transmitter 10B shown in FIG. 9 has an up-converter 15 including a local oscillator 15A and a multiplier 15B. Here, the local oscillator 15 </ b> A outputs an RF signal having a frequency f 0 that is sufficiently higher than the chip rate of the spreading code generated by the frequency modulation circuit 11. Multiplier 15B multiplies the spread code by the RF signal and outputs the result to antenna 14. With such a configuration, the spread code can be up-converted to a frequency sufficiently high with respect to the chip rate.

図10に示す受信機20Bは、局部発振器26Aと乗算器26BとBPF(Band Pass Filter)26Cとを含むダウンコンバータ26を有している。ここで、局部発振器26Aは、送信機10Bの局部発振器15Aと同じ周波数f0のRF信号を出力する。乗算器15Bは、アンテナ21で受信された受信信号とRF信号とを乗算する。BPF26Cは、受信信号とRF信号とを乗算して得られる所望波を通過させ、第2相関部23および第1相関部25へ出力する。このような構成により、受信信号をダウンコンバートし、元のチップレートの拡散符号を得ることができる。 The receiver 20B shown in FIG. 10 has a down converter 26 including a local oscillator 26A, a multiplier 26B, and a BPF (Band Pass Filter) 26C. Here, the local oscillator 26A outputs an RF signal having the same frequency f 0 as that of the local oscillator 15A of the transmitter 10B. Multiplier 15B multiplies the received signal received by antenna 21 and the RF signal. The BPF 26C passes the desired wave obtained by multiplying the reception signal and the RF signal, and outputs the desired wave to the second correlation unit 23 and the first correlation unit 25. With such a configuration, the received signal can be down-converted to obtain a spread code with the original chip rate.

図11は、送信機10Bおよび受信機20Bを用いた無線通信の処理の流れを示す概念図である。送信機10Bでは、周波数変調回路11においてアナログ信号の電圧レベルに応じたチップレートで拡散符号を生成することにより、周波数変調とスペクトラム拡散とを同時に行い、アップコンバータ15において拡散符号をRF周波数にアップコンバートし、アンテナ14から送信する。
受信機20Bでは、アンテナ21で受信された受信信号をダウンコンバータ26においてダウンコンバートした上で、拡散符号生成回路22、第2相関部23、制御信号切替器24および第1相関部25を用いて同期とスペクトラム逆拡散と周波数復調とを同時に行う。
本実施の形態では、RF周波数で無線通信を行えるので、広帯域のアンテナを用いなくても送受信を行うことができる。
FIG. 11 is a conceptual diagram showing a flow of processing of wireless communication using the transmitter 10B and the receiver 20B. In the transmitter 10B, the frequency modulation circuit 11 generates a spread code at a chip rate corresponding to the voltage level of the analog signal, thereby performing frequency modulation and spread spectrum simultaneously, and the up converter 15 increases the spread code to the RF frequency. The data is converted and transmitted from the antenna 14.
In the receiver 20B, the received signal received by the antenna 21 is down-converted by the down-converter 26, and then the spread code generation circuit 22, the second correlator 23, the control signal switch 24, and the first correlator 25 are used. Synchronization, spectrum despreading, and frequency demodulation are performed simultaneously.
In this embodiment mode, since wireless communication can be performed at an RF frequency, transmission / reception can be performed without using a broadband antenna.

本発明は、携帯端末を用いた高品質の近距離無線ステレオ音声伝送など、微弱無線規格下を利用した無線通信にも利用できる。また、テレビとテレビ用アンテナ、テレビとビデオとの間を本発明による無線通信でつなぐことにより、屋内配線を簡素化することもできる。   The present invention can also be used for wireless communication using a weak wireless standard such as high-quality short-distance wireless stereo sound transmission using a portable terminal. Moreover, indoor wiring can be simplified by connecting the television and the television antenna, and the television and the video by wireless communication according to the present invention.

第1の実施の形態における送信機の構成を示すブロック図である。It is a block diagram which shows the structure of the transmitter in 1st Embodiment. 第1の実施の形態における送信機の構成を示すブロック図である。It is a block diagram which shows the structure of the transmitter in 1st Embodiment. 無線通信の処理の流れを示す概念図である。It is a conceptual diagram which shows the flow of a process of radio | wireless communication. 受信機における処理の流れを示すフローチャートである。It is a flowchart which shows the flow of the process in a receiver. 送信機の一構成例を示すブロック図である。It is a block diagram which shows the example of 1 structure of a transmitter. PNGの一構成例を示すブロック図である。It is a block diagram which shows one structural example of PNG. 受信機の一構成例を示すブロック図である。It is a block diagram which shows the example of 1 structure of a receiver. 遅延ロックループの原理を説明するための図である。It is a figure for demonstrating the principle of a delay lock loop. 第2の実施の形態における送信機の構成を示すブロック図である。It is a block diagram which shows the structure of the transmitter in 2nd Embodiment. 第2の実施の形態における送信機の構成を示すブロック図である。It is a block diagram which shows the structure of the transmitter in 2nd Embodiment. 無線通信の処理の流れを示す概念図である。It is a conceptual diagram which shows the flow of a process of radio | wireless communication. 従来の送信機および受信機の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional transmitter and receiver. 従来の無線通信の処理の流れを示す概念図である。It is a conceptual diagram which shows the flow of the process of the conventional radio | wireless communication.

符号の説明Explanation of symbols

10,10A,10B…送信機、11…周波数変換回路、12…クロック生成回路、12A…VCO、13…拡散符号生成回路、13A…PNG、14…アンテナ、15…アップコンバータ、15A…局部発振器、15B…乗算器、20,20B…受信機、21…アンテナ、22…拡散符号生成回路、23…第2相関部、24…制御信号切替器、25…第1相関部、26…ダウンコンバータ、26A…局部発振器、26B…乗算器、26C…BPF、31…シフトレジスタ、311〜314…Dフリップフロップ、32…排他論理和回路、41…VCO、42…PNG、43,44…Dフリップフロップ、45,49,50…乗算器、46,52…LPF、47…レベル判定器、48…定電圧源、51…減算器、53…CP。
DESCRIPTION OF SYMBOLS 10, 10A, 10B ... Transmitter, 11 ... Frequency conversion circuit, 12 ... Clock generation circuit, 12A ... VCO, 13 ... Spreading code generation circuit, 13A ... PNG, 14 ... Antenna, 15 ... Up-converter, 15A ... Local oscillator, 15 ... multiplier, 20, 20B ... receiver, 21 ... antenna, 22 ... spread code generation circuit, 23 ... second correlation unit, 24 ... control signal switch, 25 ... first correlation unit, 26 ... down converter, 26A ... Local oscillator, 26B ... Multiplier, 26C ... BPF, 31 ... Shift register, 31 1 to 31 4 ... D flip-flop, 32 ... Exclusive OR circuit, 41 ... VCO, 42 ... PNG, 43,44 ... D flip-flop 45, 49, 50 ... multiplier, 46,52 ... LPF, 47 ... level determiner, 48 ... constant voltage source, 51 ... subtractor, 53 ... CP.

Claims (7)

データ信号に応じたチップレートで送信側拡散符号を生成し、この送信側拡散符号を送信する送信ステップと、
受信信号に含まれる前記送信側拡散符号と受信側拡散符号との同期をとり、この受信側拡散符号のチップレートから前記データ信号を得る受信ステップと
を備えたことを特徴とする無線通信方法。
A transmission step of generating a transmission side spreading code at a chip rate corresponding to the data signal and transmitting the transmission side spreading code;
A radio communication method comprising: a step of synchronizing the transmission side spreading code and the reception side spreading code included in the received signal and obtaining the data signal from the chip rate of the receiving side spreading code.
請求項1に記載された無線通信方法において、
前記受信ステップでは、
前記受信信号と前記受信側拡散符号との相関をとり、
得られた相関値が最大となるように前記受信側拡散符号のチップレートを制御する制御信号を生成し、
この制御信号を用いて前記受信側拡散符号を生成することにより前記受信信号に含まれる前記送信側拡散符号と前記受信側拡散符号との同期をとるとともに、前記制御信号を前記データ信号とする
ことを特徴とする無線通信方法。
The wireless communication method according to claim 1,
In the receiving step,
Taking a correlation between the received signal and the receiving side spreading code,
Generating a control signal for controlling the chip rate of the reception side spreading code so that the obtained correlation value is maximized;
By generating the receiving side spreading code using this control signal, the transmitting side spreading code and the receiving side spreading code included in the received signal are synchronized, and the control signal is used as the data signal. A wireless communication method characterized by the above.
請求項2に記載された無線通信方法において、
前記受信ステップでは、
前記受信信号と前記受信側拡散符号との相関をとり、
得られた相関値が閾値以下の場合に、前記受信側拡散符号のチップレートを所定の値に固定し、前記相関値を前記閾値よりも大きくする
ことを特徴とする無線通信方法。
The wireless communication method according to claim 2,
In the receiving step,
Taking a correlation between the received signal and the receiving side spreading code,
When the obtained correlation value is less than or equal to a threshold value, a chip rate of the reception side spread code is fixed to a predetermined value, and the correlation value is made larger than the threshold value.
データ信号に応じたチップレートで拡散符号を生成する周波数変調部と、
前記拡散符号を送信するアンテナと
を備えたことを特徴とする送信機。
A frequency modulation unit that generates a spreading code at a chip rate according to the data signal;
A transmitter comprising: an antenna that transmits the spreading code.
請求項4に記載された送信機において、
前記周波数変調部は、
前記データ信号のレベルに応じた周波数のクロックを生成するクロック生成部と、
前記クロックに基づき前記拡散符号を生成する拡散符号生成部と
を有することを特徴とする送信機。
The transmitter according to claim 4, wherein
The frequency modulation unit is
A clock generator for generating a clock having a frequency according to the level of the data signal;
A transmitter comprising: a spreading code generating unit that generates the spreading code based on the clock.
アンテナと、
制御信号に応じたチップレートで拡散符号を生成し出力する拡散符号生成部と、
前記アンテナで受信された受信信号と前記拡散符号との相関をとり、得られた相関値に基づいて前記制御信号を生成し前記拡散符号生成部へ出力するとともに、生成した前記制御信号を復調信号として出力する第1の相関部と
を備えたことを特徴とする受信機。
An antenna,
A spreading code generator for generating and outputting a spreading code at a chip rate according to the control signal;
The received signal received by the antenna is correlated with the spreading code, the control signal is generated based on the obtained correlation value and output to the spreading code generating unit, and the generated control signal is demodulated signal And a first correlation unit that outputs as a receiver.
請求項6に記載された受信機において、
前記受信信号と前記拡散符号との相関をとり相関値を求める第2の相関部と、
この第2の相関部により求められた前記相関値が閾値以下の場合に、予め設定されたレベルの前記制御信号を前記拡散符号生成部へ出力し、前記第2の相関部により求められた前記相関値が前記閾値よりも大きい場合に、前記第1の相関部から入力される前記制御信号を前記拡散符号生成部へ出力する制御信号切替部と
を備えたことを特徴とする受信機。
The receiver according to claim 6, wherein
A second correlator that correlates the received signal with the spreading code to obtain a correlation value;
When the correlation value obtained by the second correlation unit is less than or equal to a threshold value, the control signal having a preset level is output to the spreading code generation unit, and the second correlation unit obtains the control signal. A receiver comprising: a control signal switching unit that outputs the control signal input from the first correlation unit to the spreading code generation unit when a correlation value is greater than the threshold value.
JP2004026387A 2004-02-03 2004-02-03 Wireless communication method, transmitter and receiver Expired - Fee Related JP3842787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004026387A JP3842787B2 (en) 2004-02-03 2004-02-03 Wireless communication method, transmitter and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004026387A JP3842787B2 (en) 2004-02-03 2004-02-03 Wireless communication method, transmitter and receiver

Publications (2)

Publication Number Publication Date
JP2005223379A JP2005223379A (en) 2005-08-18
JP3842787B2 true JP3842787B2 (en) 2006-11-08

Family

ID=34998713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026387A Expired - Fee Related JP3842787B2 (en) 2004-02-03 2004-02-03 Wireless communication method, transmitter and receiver

Country Status (1)

Country Link
JP (1) JP3842787B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018240832B2 (en) * 2017-03-20 2022-12-08 Hyphy Usa, Inc. Transporting Sampled Signals over Multiple Electromagnetic Pathways

Also Published As

Publication number Publication date
JP2005223379A (en) 2005-08-18

Similar Documents

Publication Publication Date Title
EP0960485B1 (en) Apparatus and method for code tracking in an IS-95 spread spectrum communication system
JP2728034B2 (en) Spread spectrum signal receiver
JPH0646032A (en) Spread spectrum communication system
US7580689B2 (en) Transmission method, transmitter, reception method, and receiver
TW200412731A (en) Radio transceiver architectures and methods
JP3842787B2 (en) Wireless communication method, transmitter and receiver
JP4207590B2 (en) Receiving apparatus and synchronization processing method
JP3666018B2 (en) Transmission device, reception device, transmission method, and reception method
WO2006085511A1 (en) Pulse modulating wireless communication apparatus
JP3320655B2 (en) Spread spectrum wireless communication equipment
JPH0865207A (en) Synchronizing device
KR101199942B1 (en) Frequency hopping system
JP4085201B2 (en) Communications system
JP2000091911A (en) Delay phase locked loop circuit for spread spectrum communication device
JP2591401B2 (en) Spread spectrum wireless communication equipment
JPH07177057A (en) Spread spectrum modulator and/or demodulator
JP2682363B2 (en) Spread spectrum modulation and / or demodulation device
JP4521600B2 (en) Receiving device for receiving code-spread pulse signal and communication device using the same
JP2650557B2 (en) Synchronous spread spectrum modulated wave demodulator
JPH1188290A (en) Spread spectrum communication system
JP2003101508A (en) Wireless communication system, base station apparatus, and terminal equipment
JPH09321662A (en) Synchronization system for transmission reception system for mobile communication and its system
JPH05191379A (en) Spread spectrum communication system
JP2005094802A (en) Transmitter and receiver for spread spectrum communication
JP3239104B2 (en) Spread spectrum transmitter / receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees