JP3836723B2 - スイッチング回路をプッシュ−プルする不感時間の適宜な制御 - Google Patents
スイッチング回路をプッシュ−プルする不感時間の適宜な制御 Download PDFInfo
- Publication number
- JP3836723B2 JP3836723B2 JP2001525844A JP2001525844A JP3836723B2 JP 3836723 B2 JP3836723 B2 JP 3836723B2 JP 2001525844 A JP2001525844 A JP 2001525844A JP 2001525844 A JP2001525844 A JP 2001525844A JP 3836723 B2 JP3836723 B2 JP 3836723B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- switches
- overlap
- amount
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
(発明の分野)
本発明は、スイッチング回路内の不感時間に適応して減少させる装置および方法に関する。
【0002】
(従来技術の説明)
図1(従来技術)は、通常、スイッチング音声増幅器用に用いられる、電力出力ステージを示す。PWM制御ブロック101は、入力(この場合、音声)をパルス幅変調制御信号に変化させる制御回路部である。入力は、アナログであってもよいし、デジタルであってもよい。ドライバ102および103は、スイッチ104および105のゲートをオンおよびオフにする。この場合、スイッチはFETであるが、他の能動デバイスを用いてもよい。FETの使用は、音声増幅器においては一般的である。フィルタ106、通常LCローパスフィルタは、信号からスイッチング周波数を除去する。負荷107は、電力を受け取る。すなわち、音声の場合、これはスピーカーシステムである。スナッバー(snuber)ネットワーク108は、オプションであり、スイッチング波形を制御するために用いられる。キャッチダイオード110および111は、フィルタ106が通常誘導性であるように、変換の間、電圧の範囲を制御する。これらのキャッチダイオードはしばしば、トランジスタ104および105に組み込まれる。
【0003】
高い電流が、電源間およびデバイスを通って流れ、これにより、効率が悪くなり、デバイスの破壊さえ生じるため、出力デバイス104および105を、同時にオンしない、すなわち導電しないことが重要である。不感時間、つまり両方のデバイスともオンでない時間は、これが起こらないことを保証するために用いられる。図2(従来技術)は、この原理を示す。各スイッチ104および105は、他のスイッチがオンにされる前の期間201の間、オフにされる。期間201は、不感時間と呼ばれる。
【0004】
オン信号のオーバーラップを生じさせずに、不感時間201をできるだけ短くすることが重要である。不感時間の間、フィルタへの電圧は、十分に制御されない。これにより、出力にひずみが生じる。現在の設計において、ドライバ102および103内に非常に高いドライブ電流を用いて、スイッチング時間を非常に短くすると、不感時間が最小限にとどめられる。このアプローチは、電源および結線の際の要求が増加するという、望ましくない効果を有し、RF放射もより多く放出する。
【0005】
スイッチ内にオン導電のオーバーラップを生じさせずに、スイッチング回路内の不感時間を最小限にとどめる装置および方法の必要性が当該技術において残る。
【0006】
(発明の要旨)
本発明による、スイッチング回路内の不感時間に適応して減少させる装置は、不感時間/オーバーラップを測定するオーバーラップ検出回路部と、不感時間を最適レベル(通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間)に設定する制御回路部とを含む。
【0007】
最適不感時間は、以下のように設定される。増幅器の電源をオンにすると、可能な最大不感時間が設定される。次いで、不感時間は、インクリメンタルに減少され、不感時間/オーバーラップは、不感時間の各インクリメンタルな量において測定される。ごく少ない所定量の不感時間が感知される場合、不感時間は、回路用に設定される。
【0008】
電流メータは、スイッチと並列に配置され得る。タイミングが不感時間からオーバーラップに変化するとき、感知される電流に変化が生じる。電流対不感時間/オーバーラップカーブの折点が、ひずみおよび効率の観点からほぼ最適である。オーバーラップが増えると、性能はわずかに向上するが、効率はわずかに下がる。動作点を、所望のトレードオフに合わせて選択することが可能である。電流感知は、小さなレジスタにわたる電圧を感知することによって、または電流変圧器を用いることによって、達成され得る。
【0009】
多重チャネル増幅器における電流測定方式の改変体として、電流センサは、共通電源(例えば、電源への電流を測定する)内にセンサを配置することによって、チャネルのすべての間で共有され得る。一度に調節されるのは、一チャネルである。
【0010】
スイッチ点における電圧波形もモニタリングされ得る。波形は、A/Dコンバータによってデジタル化され得、カーブおよびオーバーシュートの変化は、所望の制御を選択するためにモニタリングされ得る。
【0011】
電圧測定を用いる別の方法は、以下のようである。出力電圧の平均値は、アナログローパスフィルタに出力を通過させることによって生成される。次いで、平均(フィルタリングされた)電圧を表す波形は、スイッチのタイミングの感応度測定として用いられ得る。
【0012】
不感時間を最適レベルに設定する制御回路部を以下のように実施してもよい。遅延要素は、PWM回路部と各ドライバとの間に配置される。各要素の上昇遅延および下降遅延は、制御ブロックによって別々に制御され得る。回路部は、デジタル遅延またはアナログ遅延のいずれかを用い得る。
【0013】
制御回路部の第二の実施形態において、スイッチングデバイスの各制御ゲート内へのドライブ電流は、ドライバのタイミングを制御することによって制御される。電力FETのゲートは、非常に有意な容量を有し、しばしば、100nCより多い電荷を蓄積する。このゲート電荷を充電および放電するために必要なドライブ電流は、有意であり、しばしば1Ampを越える。ゲートの電流の充電および放電を変化させることによって、各制御ゲートのタイミングを変化させることができる。これは、ドライブ回路部内の複数のトランジスタを用いることによって、かつ、使用中の(オンである)ドライブトランジスタの数を制御する論理を用いることによって、達成され得る。一例として、ゲートを充電するために、四つの整合されたデバイスを用いると、一つのデバイスでは、四つのデバイスが充電する時間の約四倍の時間がかかる。さらなる制御を与える、出力スルーレートを制御するために、この可変ドライブを用いてもよい。
【0014】
(好適な実施形態の詳細な説明)
図3は、本発明による、スイッチング回路内の不感時間に適応して減少させる装置を示す。図3の設計は、従来技術(図1参照)のように、スイッチブロック305から不感時間/オーバーラップを測定するオーバーラップ検出ブロック310、および不感時間を最適レベルに設定する制御手段320を追加したものである。
【0015】
オーバーラップ検出310は、スイッチブロック305(図5a、図6、図7a、図8a参照)のいくつかの局面を測定することによって、不感時間またはオーバーラップの量を測定する。制御320は、オーバーラップを生じさせずに(図9、図10参照)、不感時間ができるだけ最小限になるように、ドライブ制御を調節する。
【0016】
図4は、図3の装置が不感時間を測定および設定するためにいかに用いられ得るかを示すフロー図である。増幅器の電力をオンにすると(402)、工程404において、可能な最大不感時間が設定される。不感時間は、ブロック408内においてインクリメンタルに減少し(408)、感知されるオーバーラップがごく少量になる(407)まで、工程406において、不感時間の各インクリメンタルな量のオーバーラップを測定する。
【0017】
図5aは、不感時間/オーバーラップを感知する第一の方法を示すブロック図である。電流メータ501は、スイッチ110、111と並列に配置されて、スイッチブロック305の電流を測定する。タイミングが不感時間からオーバーラップに変化するとき、図5bに示すように、感知される電流に変化が生じる。カーブの折点は、ひずみおよび効率の観点からほぼ最適である。オーバーラップが増えると、性能はわずかに向上するが、効率はわずかに下がる。動作点502を、所望の性能に合わせて選択することが可能である。電流感知は、小さなレジスタにわたる電圧を感知することによって、または電流変圧器を用いることによって、達成され得る。共通モードでの感知には問題がなく、電流パルスは高い周波数で生じるため、変圧器は、簡単な解決策である。
【0018】
図6は、電流測定方式の改変を示す。多重チャネル増幅器において、電流センサ601は、共通電源(例えば、電源への電流を測定する)内にセンサを配置することによって、チャネルのすべての間で共有され得る。一度に調節されるのは、一チャネルである。他のすべての点に関しては、動作は図5に示す動作と同じである。
【0019】
図7aに示すように、スイッチブロック305からの電圧波形もモニタリングされ得る。図7bは、不感時間/オーバーラップの制御が変化する際の典型的な波形を示す。波形710は、長い不感時間から生じ、波形711は、短い不感時間から生じ、波形712は最小のオーバーラップから生じる。波形は、A/Dコンバータ701によってデジタル化され得、カーブおよびオーバーシュートの変化は、所望の制御を選択するためにモニタリングされ得る。
【0020】
図8aは、不感時間/オーバーラップをモニタリングするために、スイッチブロック305から読み出される電圧を測定する別の方法を示すブロック図である。この場合、出力電圧の平均値は、アナログのローパスフィルタ801によって生成される。アナログ/デジタルコンバータ(ADC)802は、ここで遅くなり得、正確さが制限され得る。図7bの波形から、不感時間がまず減少すると、平均電圧も減少することが理解され得る。例えば、波形711の平均値は、波形710の平均値より低い。不感時間がさらに減少すると、いくらかのオーバーラップが生じ、平均電圧が再度増加する。この平均電圧803を、スイッチタイミングの感度測定として用いてもよい。図8bは、通常の平均電圧対スイッチタイミングを示す。
【0021】
図9は、制御ブロック320の第一の実施形態を示す。遅延要素902、903は、PWM制御回路部101と各ドライバ302、303との間に配置される。各要素の上昇遅延および下降遅延は、制御ブロック901によって別々に制御され得る。回路部は、デジタル遅延またはアナログ遅延を用い得る。このような回路部をいかに実施するかは、当業者に周知である。
【0022】
図10は、第二の実施形態の制御ブロック320を示すブロック図である。第二の実施形態において、スイッチングデバイスの制御ゲート104内へのドライブ電流は、ゲート302または304のタイミングを制御することによって、制御される。電力FETのゲートは、非常に有意な容量を有し、この容量はしばしば、100nCより多い電荷を格納する。このゲート電荷を充電および放電するために必要なドライブ電流は、有意であり、しばしば1Ampを越える。ゲートの電流の充電および放電を変化させることによって、タイミングを変化させることができる。図示する模式図において、これは、ドライブ回路部内の複数のトランジスタ1011を用いることによって、かつ、制御信号1001〜1008を介する使用中の(オンである)数を制御する論理1010を用いることによって、達成される。一例として、ゲートを充電するために、四つの整合されたデバイス1011を用いると、一つのデバイスでは、四つのデバイスが充電する時間の四倍の時間がかかる。さらなる制御を与える、出力スルーレートを制御するために、この可変ドライブを用いてもよい。ドライブ電圧1012は通常、12〜15ボルトである。
【0023】
本発明の例示的で好適な実施形態を特に、本明細書において説明してきたが、当業者であれば、特に記載したもの以外の、種々の変更、追加、および適用が、本発明の意図に含まれることを理解する。
【図面の簡単な説明】
【図1】 図1(従来技術)は、通常、スイッチング音声増幅器用に用いられる、電力出力ステージを示すブロック図である。
【図2】 図2(従来技術)は、図1の回路部に典型的な不感時間を示すタイミング図である。
【図3】 図3は、本発明による、スイッチング回路内の不感時間に適応して減少させる装置を示すブロック図である。
【図4】 図4は、図3の装置が不感時間を測定および設定するためにいかに用いられ得るかを示すフロー図である。
【図5a】 図5aは、スイッチを通る電流を測定することに関与する、図3の不感時間/オーバーラップを感知する第一の方法を示すブロック図である。
【図5b】 図5bは、タイミングが不感時間からオーバーラップに変化するときに、図5aで感知される電流を示す波形を示す。
【図6】 図6は、電源内への電流を感知することに関与する、不感時間/オーバーラップを感知する第二の方法を示すブロック図である。
【図7a】 図7aは、スイッチ点における電圧波形を測定することに関与する、不感時間/オーバーラップを感知する第三の方法を示すブロック図である。
【図7b】 図7bは、不感時間の制御が変化する際に、図7aの回路部から生じる典型的な電圧波形を示す。
【図8a】 図8aは、スイッチ点における平均電圧を測定することに関与する、不感時間/オーバーラップを感知する第四の方法を示すブロック図である。
【図8b】 図8bは、スイッチ点における平均電圧を測定することに関与する、不感時間/オーバーラップを感知する第四の方法を示すブロック図である。
【図9】 図9は、ドライバの前に遅延要素を利用する、図3の制御回路部の第一の実施形態を示す。
【図10】 図10は、ドライバタイミングを制御する回路部を利用する、図3の制御回路部の第二の実施形態を示す。
Claims (6)
- 電源および二つの出力電力スイッチ(104、105)を有するスイッチング回路(305)内の不感時間(オフにされた一つのスイッチとオンにされた他のスイッチとの間の遅延)を適応的に減少させる装置であって、該装置は、
該二つのスイッチ間の該不感時間またはオーバーラップの量を測定するオーバーラップ検出回路部(310)と、
該二つの電力スイッチ間の該不感時間を変化させる制御回路部(320)と、
該制御回路部を介して、該二つのスイッチ間の該不感時間を所定の最適期間(407)に設定する最適化手段(402、404、406、408)と
を含み、
該オーバーラップ検出回路部(310)は、
該スイッチング回路の出力(701)に配置された電圧メータと、
測定された電圧に基づいて前記不感時間またはオーバーラップの量を計算する手段と
を含む、装置。 - 前記不感時間を計算する手段は、複数の不感時間に対する電圧対時間カーブのプロット(710、711、712)をモニタリングし、該プロットに基づいて該不感時間を選択する、請求項1に記載の装置。
- 前記電圧メータの前にローパスフィルタ(801)をさらに含み、前記不感時間またはオーバーラップの量を計算する手段は、測定された平均電圧(803)に基づいて、該不感時間またはオーバーラップを計算する、請求項1に記載の装置。
- 前記二つの電力スイッチ間の前記不感時間を変化させる前記制御回路部は、
前記電流の量を前記スイッチ制御に変化させる手段(1010)を含む、請求項1に記載の装置。 - 前記二つの電力スイッチ間の前記不感時間を変化させる前記制御回路部は、
該スイッチのうちの一つの前に直列に配置された可変の遅延要素(902)であって、可変量の遅延を誘導する可変の遅延要素(902)と、
該遅延要素によって誘導される該遅延の量を変化させる遅延制御手段(901)と
を含む、請求項1に記載の装置。 - 電源および二つの出力電力スイッチを有するスイッチング回路内の不感時間(オフにされた一つのスイッチとオンにされた他のスイッチとの間の遅延)を適応的に減少させる方法であって、該方法は、
測定された電圧に基づいて該不感時間またはオーバーラップの量を計算することによって、該二つのスイッチ間の該不感時間またはオーバーラップの量を測定する工程(406)と、
該二つの電力スイッチ間の該不感時間を変化させる工程(408)と、
該二つのスイッチ間の該不感時間を所定の最適期間(407)に設定する工程と
を包含する、方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15563599P | 1999-09-23 | 1999-09-23 | |
US60/155,635 | 1999-09-23 | ||
US09/480,274 | 2000-01-11 | ||
PCT/US2000/040975 WO2001022585A1 (en) | 1999-09-23 | 2000-09-23 | Adaptive dead time control for pushing-pull switching circuits |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073531A Division JP2006191677A (ja) | 1999-09-23 | 2006-03-16 | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003510878A JP2003510878A (ja) | 2003-03-18 |
JP3836723B2 true JP3836723B2 (ja) | 2006-10-25 |
Family
ID=34793859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001525844A Expired - Lifetime JP3836723B2 (ja) | 1999-09-23 | 2000-09-23 | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3836723B2 (ja) |
AU (1) | AU1366501A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1606875B1 (en) * | 2003-03-21 | 2008-05-21 | D2Audio Corporation | Systems and methods for protection of audio amplifier circuits |
US7706545B2 (en) | 2003-03-21 | 2010-04-27 | D2Audio Corporation | Systems and methods for protection of audio amplifier circuits |
US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
US7515072B2 (en) | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
JP4932573B2 (ja) * | 2007-04-09 | 2012-05-16 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | オーディオ再生装置 |
JP4513832B2 (ja) | 2007-07-13 | 2010-07-28 | ヤマハ株式会社 | D級増幅回路 |
CN112994447B (zh) * | 2019-12-13 | 2022-03-04 | 立锜科技股份有限公司 | 低延迟时间的电源转换电路及其中的驱动电路 |
-
2000
- 2000-09-23 JP JP2001525844A patent/JP3836723B2/ja not_active Expired - Lifetime
- 2000-09-23 AU AU13665/01A patent/AU1366501A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
AU1366501A (en) | 2001-04-24 |
JP2003510878A (ja) | 2003-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010045865A (ja) | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 | |
US8093951B1 (en) | Pulse-width modulated (PWM) audio power amplifier having output signal magnitude controlled pulse voltage and switching frequency | |
KR100578908B1 (ko) | 진성 전력 변환기 소자의 열적으로 보상된 전류 감지 | |
EP1962419B1 (en) | Class D amplifier | |
US7023268B1 (en) | Systems and methods for automatically adjusting channel timing | |
JP5377578B2 (ja) | 高効率オーディオ増幅器システム | |
KR20060028642A (ko) | 스위칭 회로 및 스위칭 회로 동작 방법 | |
US7015716B2 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
JP2011066558A (ja) | D級増幅器 | |
JP2012005122A (ja) | 高効率、バランスを保たれた出力増幅器システム | |
EP1309077A3 (en) | Method and apparatus for sensing output inductor current in a dc-to-dc power converter | |
KR20100098331A (ko) | D급 증폭기 | |
WO2000022727A1 (en) | Variable frequency class d modulator with built in soft clipping and frequency limiting | |
JP2010532958A (ja) | プルインコイルおよび/またはホールドコイルを備えた切換装置のための制御装置、および、コイルを流れる電流を制御する方法 | |
JP3836723B2 (ja) | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 | |
US7839616B2 (en) | Load current sensing technique | |
EP3849083A1 (en) | Gate driver | |
US9385694B2 (en) | Low-power programmable oscillator and ramp generator | |
JP3981612B2 (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期/内部同期/非同期切替装置 | |
JP6185168B2 (ja) | 熱式流量計 | |
US6320370B1 (en) | Circuit with improved dynamic response for measuring current in pulse width modulated amplifiers | |
US9991852B2 (en) | System and method for close-down pop reduction | |
KR100993788B1 (ko) | 디지털 오디오 증폭회로 | |
US20240056039A1 (en) | Switching amplifier circuitry | |
EP1418666A1 (en) | Adaptive delay driver for class-D amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3836723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |