JP3827630B2 - Method for forming a metal pattern - Google Patents
Method for forming a metal pattern Download PDFInfo
- Publication number
- JP3827630B2 JP3827630B2 JP2002290197A JP2002290197A JP3827630B2 JP 3827630 B2 JP3827630 B2 JP 3827630B2 JP 2002290197 A JP2002290197 A JP 2002290197A JP 2002290197 A JP2002290197 A JP 2002290197A JP 3827630 B2 JP3827630 B2 JP 3827630B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- functional
- layer
- functional insulating
- silane coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 64
- 229910052751 metal Inorganic materials 0.000 title claims description 32
- 239000002184 metal Substances 0.000 title claims description 31
- 229920000642 polymer Polymers 0.000 claims description 50
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 239000000243 solution Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 24
- 125000000524 functional group Chemical group 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 19
- 229920001721 polyimide Polymers 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 17
- 239000003054 catalyst Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 10
- 239000007864 aqueous solution Substances 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 239000000084 colloidal system Substances 0.000 claims description 7
- 101150003085 Pdcl gene Proteins 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 4
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 229910000077 silane Inorganic materials 0.000 claims 4
- 238000002508 contact lithography Methods 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 34
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 18
- 238000000151 deposition Methods 0.000 description 9
- 238000000813 microcontact printing Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000003980 solgel method Methods 0.000 description 5
- 238000001393 microlithography Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000000008 (C1-C10) alkyl group Chemical group 0.000 description 2
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000007853 buffer solution Substances 0.000 description 2
- 238000006555 catalytic reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- WYTZZXDRDKSJID-UHFFFAOYSA-N (3-aminopropyl)triethoxysilane Chemical compound CCO[Si](OCC)(OCC)CCCN WYTZZXDRDKSJID-UHFFFAOYSA-N 0.000 description 1
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- -1 2,3,5-tricarboxy-cyclopentyl acetyl dianhydride Chemical compound 0.000 description 1
- 125000000022 2-aminoethyl group Chemical group [H]C([*])([H])C([H])([H])N([H])[H] 0.000 description 1
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- ZYAASQNKCWTPKI-UHFFFAOYSA-N 3-[dimethoxy(methyl)silyl]propan-1-amine Chemical compound CO[Si](C)(OC)CCCN ZYAASQNKCWTPKI-UHFFFAOYSA-N 0.000 description 1
- OXYZDRAJMHGSMW-UHFFFAOYSA-N 3-chloropropyl(trimethoxy)silane Chemical compound CO[Si](OC)(OC)CCCCl OXYZDRAJMHGSMW-UHFFFAOYSA-N 0.000 description 1
- UUEWCQRISZBELL-UHFFFAOYSA-N 3-trimethoxysilylpropane-1-thiol Chemical compound CO[Si](OC)(OC)CCCS UUEWCQRISZBELL-UHFFFAOYSA-N 0.000 description 1
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 1
- TWKUSWXMHAMZCC-UHFFFAOYSA-N 5-[aminomethoxy(dimethoxy)silyl]pentan-1-amine Chemical compound NCO[Si](OC)(OC)CCCCCN TWKUSWXMHAMZCC-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- XXTZHYXQVWRADW-UHFFFAOYSA-N diazomethanone Chemical class [N]N=C=O XXTZHYXQVWRADW-UHFFFAOYSA-N 0.000 description 1
- ZZTCPWRAHWXWCH-UHFFFAOYSA-N diphenylmethanediamine Chemical compound C=1C=CC=CC=1C(N)(N)C1=CC=CC=C1 ZZTCPWRAHWXWCH-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- ARYZCSRUUPFYMY-UHFFFAOYSA-N methoxysilane Chemical compound CO[SiH3] ARYZCSRUUPFYMY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PHQOGHDTIVQXHL-UHFFFAOYSA-N n'-(3-trimethoxysilylpropyl)ethane-1,2-diamine Chemical compound CO[Si](OC)(OC)CCCNCCN PHQOGHDTIVQXHL-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000012457 nonaqueous media Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
（発明の属する技術分野）
本発明は、パターンを形成する方法、半導体装置および該半導体装置に使用することができる金属導電パターンに関し、より詳細には、マイクロ・コンタクト・プリント技術に使用する配線および電極に提供するのに有用なパターンを形成する方法、半導体装置および金属導電パターンに関する。
【０００２】
（従来の技術）
マイクロ・リソグラフィは、例えば、半導体分野、ディスプレイ分野、プリント分野などといった様々な分野において広く使用されている。マイクロ・リソグラフィは、それらの分野の間の、特に、半導体分野で重要な役割を果たしている。図１は、マイクロ・リソグラフィを使用するパターンを形成する典型的な方法を示す。従来の方法では、まず、図１（ａ）に示す基板上にシリコン、窒化シリコンなどといった層を付着する。基板は、典型的にはガラス、金属、その他の好適な材料を含む。次に、フォトレジスト層が付着層上に塗布され、図１（ｂ）に示すような付着層上にフォトレジスト層を形成する。典型的に使用されるフォトレジストは、ポジ型レジスト、ネガ型レジストを含み、例えば、ジアゾ・ケトン化合物と結合したノボラック・レジン、光開始剤と結合したアクリル・レジン、オニウム塩と結合したポリビニル・フェノールである。プロセスは、その後、図１（ｃ）に示すような露光ステップへと進み、フォトレジストが好適なパターン化されたマスクを通して露光される。
【０００３】
その後、露光されたフォトレジスト材料は、現像液によって現像され、図１（ｄ）において付着膜上にパターンを形成する。次に、現像されたパターンは、図１（ｅ）に示すようにポスト・ベーキング・プロセスにさらされる。プロセスは、さらに、図１（ｆ）に示すようにエッチング・ステップに進む。エッチング・ステップでは、好適なエッチャントによって付着膜をエッチングする。エッチング・ステップは、ガス雰囲気中、またはエッチャントによる液中で行うことができる。次のステップで、フォトレジスト層は、好適な剥離剤の中で剥離され、図１（ｇ）および図１（ｈ）の所望のパターンを示すように付着膜を除去し、露光する。
【０００４】
上述したように、従来のパターン化処理は、所望のパターンを形成するために、付着ステップ、レジスト塗布ステップ、露光ステップ、現像ステップ、エッチング・ステップ、剥離ステップといった多くのステップを含む。特に、多くのプロセスが、ウェット・プロセスとして実施され、その結果、多くの装置または器具が必要とされ、生産ラインを構築するために巨額の投資が必要とされる。それに加えて、プロセスが進行するにつれて、間接的に多くの廃棄物が生成され、そのことにより、液晶ディスプレイ装置アレイに限らず、半導体装置を含むものは高コストとなっている。
【０００５】
その結果、生産コストと廃棄物を削減し、半導体装置の生産を増加する方法を提供するための努力が続けられている。
【０００６】
（発明が解決しようとする課題）
本発明は、より簡便なステップによってパターンを形成する好適で、新規な方法を提供する。
【０００７】
本発明の他の目的は、本発明の方法により形成される新規な半導体装置を提供することである。
【０００８】
本発明のさらに他の目的は、本発明の方法により形成される新規な金属導電パターンを提供することである。
【０００９】
（課題を解決するための手段）
本発明によれば、パターンを形成する方法が提供される。前記方法は、
基板を与えるステップと、
前記基板上に、表面にＯＨ官能基のない非官能絶縁層（この表面を非官能表面と呼ぶ）を形成し、非官能絶縁層上に、表面にＯＨ官能基が存在する官能絶縁層（この表面を官能表面と呼ぶ）を形成するステップと、
前記官能絶縁層上にパターン化されたポリマー層を形成するステップと、
前記官能絶縁層をエッチングして前記官能絶縁層をポリマー層のパターンにパターン化し、前記非官能絶縁層を露出するステップと、
前記ポリマー層を剥離し、前記官能絶縁層を露出するステップと、
前記パターン化された官能絶縁層を、これの表面にシード層を形成するシード・プロセスにさらすステップと、
半導体装置に使用する金属導電パターンを形成する導電物質を前記層上に選択的に付着するステップとを含む。本発明の方法によれば、前記ＯＨ官能基を有する前記官能絶縁層は、ＳｉＯｘを含む。本発明の方法によれば、前記官能絶縁層は、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成される。本発明の方法においては、前記官能絶縁層の厚さが、およそ１ｎｍ〜１０ｎｍとされる。
【００１０】
本発明の方法においては、前記ポリマー層は、フォトリソグラフィ、またはマイクロ・コンタクト・プリントによって形成される。本発明の方法によれば、前記ポリマー層の厚さは、およそ５０ｎｍ〜１００ｎｍである。本発明の方法によれば、前記ポリマー層は、溶媒可溶なポリイミドを含む。本発明の方法によれば、前記選択的に付着するステップは、さらに、シラン・カップリング剤により前記層を処理することに続いてＰｄ含有溶液により処理するステップを含む。本発明によれば、Ｐｄ含有溶液は、Ｐｄ／Ｓｎコロイド混合物、ＰｄＣｌ２水溶液、これらの混合物からなる群から選択される。
【００１１】
本発明によれば、半導体装置が提供される。前記半導体装置は、基板と、前記基板上に付着され、ＯＨ官能基を有しない非官能絶縁層と、非官能絶縁層の上部に設けられＯＨ官能基を有する官能絶縁層と、前記官能絶縁層上に付着され、無電解めっきまたは付着により形成される金属導電パターンとを含み、前記金属導電パターンは、前記官能絶縁層と同じパターンで付着される。本発明の半導体装置は、前記官能絶縁層が、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成されるＳｉＯｘを含む。本発明の半導体装置は、前記官能絶縁層の厚さが、およそ１ｎｍ〜１０ｎｍとされる。本発明の半導体装置では、前記半導体装置が、液晶ディスプレイ装置、有機エレクトロ・ルミネッセンス装置、または集積回路を含む。前記金属導電パターンは、配線、電極、またはそれらの組み合わせとして前記半導体装置に含まれる。
【００１２】
本発明によれば、半導体装置に使用する金属導電パターンが提供される。前記半導体装置に使用する金属導電パターンは、基板と、基板上に形成された非官能絶縁層と、非官能絶縁層上に形成された官能絶縁層と、前記官能絶縁層上に無電解めっきまたは付着により形成され、前記半導体装置に使用する金属導電パターンを形成する導電層とを含み、前記金属導電パターンは、前記官能絶縁層と同じパターンで付着される。本発明の半導体装置に使用する金属導電パターンを達成するため、前記官能絶縁層は、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成されるＳｉＯｘを含む。本発明の半導体装置に使用する金属導電パターンにおいては、前記官能絶縁層の厚さは、およそ１ｎｍ〜１０ｎｍである。本発明の半導体装置に使用する金属導電パターンは、液晶ディスプレイ装置、有機エレクトロ・ルミネッセンス装置、または集積回路を含む半導体装置を製造するために使用される。
【００１３】
本発明によれば、パターンを形成する方法が提供される。前記方法は、
基板を与えるステップと、
前記基板上に非官能絶縁層を付着するステップと、
前記非官能能絶縁層上にＳｉＯｘ層を形成するステップと、
前記ＳｉＯｘ層上にポリマーをプリントするステップと、
前記ＳｉＯｘ層をエッチングし、前記非官能絶縁層を露出するステップと、
前記ポリマーを剥離し、前記ＳｉＯｘ層を露出するステップと、
シラン・カップリング剤で前記ＳｉＯｘ層を処理するステップと、
Ｐｄ含有コロイドまたは水溶液で前記シラン・カップリング剤を処理するステップと、
前記ＳｉＯｘ層上に導電物質をめっきし、半導体装置に使用する金属導電パターンを形成するステップとを含む。それゆえ、本発明の目的は、基板上にパターンを形成する方法を提供することである。
【００１４】
（発明の実施の形態）
本発明は、図面に示す本発明の代表的な実施の形態により理解されるであろう。以下に示す実施の形態は、本発明を理解する目的で説明されるが、本発明は、これに限られるものではない。
【００１５】
図２は、本発明の方法のフローチャートを示す。まず、非官能絶縁層２は、ステップ２０１において、基板１上にスパッタリング、物理蒸着、または化学蒸着によって付着される。ＳｉＯｘの薄い官能絶縁層３は、ステップ２０２において、ゾル−ゲル法といった湿式、または化学蒸着といった乾式プロセスを使用して非官能絶縁層２上に付着される。
【００１６】
ポリマーをパターン化したポリマー層４は、５０ｎｍ〜１００ｎｍの厚さで、フォトリソグラフィ、またはマイクロ・コンタクト・プリント法を使用して、ステップ２０３において官能絶縁層３上に形成される。マイクロ・コンタクト・プリントが、ステップ２０３において使用される場合、湿式プロセスがパターン形成において全く必要とされない利点を有し、加工性および処理速度を高めることができる。加えて、マイクロ・コンタクト・プリントが、ステップ２０３で実施される場合、ポリマー層４を官能絶縁層３の表面から現像により除去することはないので、その結果、化学廃棄物を削減することができ、これにより、半導体装置のコストを低減することができる。
【００１７】
次に、官能絶縁層３は、エッチングされ、露出された非官能絶縁表面によって囲まれたパターン化された官能絶縁層が形成される。
【００１８】
その後、ポリマー層４は、ステップ２０５において、ポリマーに使用する溶媒といった好適な剥離剤を使用して剥離される。その後、シラン・カップリング剤処理が、露出した表面に適用され、ステップ２０６において、官能絶縁層の表面のみを変化させる。ポリマー層が、すでにシラン・カップリング剤を含む場合、ステップ２０６を、以下に述べるように、処理シーケンスから除くことができる。
【００１９】
カップリング剤の適用にしたがって、Ｐｄシードが、カップリング剤の表面に結合し、周囲の非官能表面には結合しないように適用されて、パターン化された官能表面を触媒反応で活性にする。
【００２０】
最後に、ステップ２０７において、無電解めっきまたは付着が、触媒反応でパターン化された活性表面で起こり、めっき層は、半導体装置の配線に使用される導電パターンが得られるように、パターン化されたＳｉＯｘの官能絶縁層３上に形成される。
【００２１】
上述したように、本発明の方法は、湿式プロセスを減少することによって、パターン形成するステップが著しく削減される。それによって、半導体装置の生産コストを削減し、生産性を改善することができる。
【００２２】
図３は、ステップ２０１およびステップ２０２において、層２と、官能絶縁層３とを形成するステップを示す。図３に示す実施の形態において、基板１は、ガラスから作成され、ガラスは、溶融シリカ、ガラス質シリカ、シリカ・ガラスから選択される水晶、ソーダライム・ガラス、シリカ・バリア層でコーティングされたソーダライム・ガラス、臭化シリケート・ガラス、アルミナ臭化シリケート・ガラスといったアルカリ・ガラスまたは非アルカリ・ガラスを含むことができるが、これらに限られるものではない。本発明は、シリコン、金属、またはその他の有機材料といったいかなる物質でも用いることができる。
【００２３】
図３では、層２は、基板１上に付着され、好適な電気特性を与える。図３に示す実施の形態では、層２は、窒化シリコン（ＳｉＮｘ）によって形成されるが、これに限られるものではなく、例えば、シリコン、アルミニウムなどの金属といったいかなる材料を基板１上に付着することができ、装置の特定の利用によって層２が形成される。図３に示す実施の形態では、層２の厚さは、およそ５０ｎｍであるが、層２の厚さは、装置または半導体装置の特定の目的により変化し、典型的には、数ナノメートル（ｎｍ）から数百ナノメートル（ｎｍ）の範囲とされる。
【００２４】
図３に示すステップでは、さらに、本発明の導電パターンを形成するための層２上にＳｉＯｘの官能絶縁層３の付着を示している。図３に示す実施の形態では、絶縁層３の厚さは、およそ３ｎｍであるが、これに限られるものではなく、絶縁層３の厚さは、およそ１ｎｍ〜１００ｎｍの範囲とすることができ、本発明においては、およそ１ｎｍ〜１０ｎｍが好ましい。しかしながら、絶縁層の厚さは、より良好なパターンを形成するために、できるだけ薄くするほうが好ましい。表面にＯＨ官能性を与えるために、絶縁層３を形成する物質は、ＰＥＣＶＤ付着されたＳｉＯｘであることが好ましい。パターン化するためのエッチングは、付着された層２を劣化することなく容易に実施することができるからである。しかしながら、絶縁層３を形成するための物質は、絶縁層３のエッチングが下層２または複数の層にダメージを与えることなく実施される限り、表面にＯＨ官能性を与えるいかなる材料から選択することができる。
【００２５】
層２と絶縁層３は、膜形成プロセスによって形成される。膜形成プロセスは、例えば、スパッタリング法、物理蒸着、化学蒸着、ゾル−ゲル法、または層を形成するための物質の好適な溶液を使用してコーティングする方法といったものを含む。
【００２６】
図４は、ステップ２０３を示し、ポリマー層４が絶縁層３上にプリントされる。ポリマー層４が厚すぎないように、絶縁層３のエッチングは、充分な形状を再現することができるように実施される。ポリマー層４の厚さは、およそ数ｎｍ〜数百ｎｍの範囲とすることができ、およそ５０ｎｍ〜１００ｎｍの範囲が好ましい。所望の厚さを有するポリマー層４が得られるかぎり、本発明に使用されるポリマーに実質的に制限はない。ポリマーは、フェノール・ノボラック・レジン、アクリル・レジン、ポリビニルフェノール、ポリイミド・レジン、ポリアミック酸ポリマーといった溶媒可溶なポリイミド、ポリアミド、ポリスルホン、ポリエーテルスルホン、ポリカルボネート、これらのいかなる可能な混合物を含む。図４に示す実施の形態では、ポリマー層４は、溶媒可溶なポリイミドから形成され、絶縁層３上に優れたパターンが形成される。
【００２７】
上述した溶媒可溶なポリイミドは、例えば、ピロメリト酸二無水物から調製されるポリアミック酸、ジアミノ・ジフェニル・エーテルといったものを含む。溶媒可溶なポリイミドの他の例は、２，３，５−トリカルボキシ−シクロペンチル・アセチル酸二無水物およびジアミノジフェニル・メタンから調製されるポリイミドである。ポリイミドを溶解する溶媒は、例えば、γ−ブチロラクトン、Ｎ−メチル・ピロリドン、Ｎ，Ｎ−ジメチル・ホルムアミド、これらの混合物といった高い絶縁溶媒を含むが、これらに限られるものではない。本発明は、ポリマー層４の厚さが形成されるかぎり、いかなる溶媒、いかなるポリイミドでも使用することができる。
【００２８】
本発明においては、絶縁層３上のパターンは、マイクロ・コンタクト・プリント技術によって形成することが好ましい。パターンのサイズは、上述した厚さを有する装置の特定の利用によって０．１μｍ〜１ｍｍの範囲とすることができる。パターンのサイズは、基板が液晶ディスプレイや有機エレクトロ・ルミネッセンス・ディスプレイといったディスプレイ装置に使用される場合、およそ２μｍ〜５μｍの範囲であることが好ましい。絶縁層３上のポリマー層４は、その後、およそ１８０℃に加熱および乾燥され、溶媒が除去される。
【００２９】
本発明のステップ２０３において使用されるマイクロ・コンタクト・プリント法は、絶縁層３内にポリマーを行き渡らせることなく、絶縁層３上に薄いポリマー層４をプリントする。プリントは、そのようなポリマー層４を与えるために好適である。マイクロ・コンタクト・プリントは、例えば、パターンに相当するネガ型パターンを有するベース・マスクを使用して実施することができ、絶縁層３にプリントされる。そのようなベース・マスクは、ネガ型パターンが電子ビーム、レーザ・ビーム、マイクロ・リソグラフィ、その他の好適な技術を使用して形成することができるかぎり、いかなる充分に知られた技術により形成することができる。ポリマーは、好適な溶媒に溶解され、絶縁層３上にプリントされるポリマーの溶液がネガ型パターンで保持され、その後、絶縁層３に接触される。さらに次に、ベース・マスクは、絶縁層３から剥離され、所望の特性でポリマーがプリントされる。
【００３０】
図５は、ステップ２０４のプロセスを示す。官能絶縁層３は、充分なオーバー・エッチングにより下層の非官能絶縁層２まで明確にエッチングされ、パターン化された層３が、非官能表面によっていずれからも囲まれるように保持される。図５に示すように、本発明は、絶縁層３のエッチングのためのレジストとしてポリマー層４を使用し、プリント中における絶縁層３が、そのまま残される一方、プリントされた範囲以外の絶縁層３は、半導体装置の配線や電極に必要なパターン化された絶縁層３を形成するために除去される。ステップ２０４では、上述した実施の形態の絶縁層３が、ＳｉＯｘから作成されており、ＨＦ溶液が効果的にＳｉＯｘを溶解するため、ＨＦ緩衝溶液は、絶縁層３を除去するのに効果的である。ＨＦ緩衝溶液は、水中に好適な濃度で、ＮＨ４Ｆ・ＨＦ（アンモニウム・フッ化水素）を溶解することによって調製される。ＳｉＯｘ以外の物質が使用される場合には、もちろん、他の物質をエッチャントとして使用することができる。ポリマー層４は、好適な溶媒を使用して除去され、シラン・カップリング剤を用いた処理が行われる。
【００３１】
図６は、シラン・カップリング剤処理が層表面に実施されるステップ２０６を示す。シラン・カップリング剤処理は、導電基板の選択的めっきに対してグラフト層を与えるために必要とされる。シラン・カップリング剤は、パターン化されたＳｉＯｘ含有溶液に対して吸収層として作用する。グラフト層の表面上に保持されるＰｄは、官能ＳｉＯｘ層上にめっきをシードする。このように、ＳｉＯｘ、シラン・カップリング剤およびＰｄ混合液は、互いに、めっきまたは付着が開始する場合に、非官能表面上に選択性を与える。一般式Ｒｍ−Ｓｉ−（ＯＲ’）４−ｍを有するシラン・カップリング剤は、本発明において使用することができ、官能絶縁層３の表面を変更する。ここで、Ｒは、窒素、硫黄、リンを含む、Ｃ１−１０アルキル基、Ｃ１−１０アリル基およびそれらの誘導体からなる群から選択され、Ｒ’は、Ｃ１−１０アルキル基からなる群から選択され、ｍは正の整数である。シラン・カップリング剤は、官能絶縁層３上のＯＨ官能基と反応し、無電解めっきまたは付着のためにＰｄシードを吸収するためのグラフト層を与え、これによって、プロセス中に選択性を与えることができる。本発明で好適なシラン・カップリング剤は、以下に示すようなＮ−（２−アミノエチル）−３−アミノ−プロピルトリ−メトキシシランを含む。
【００３２】
【化１】
シラン・カップリング剤とＯＨ官能基との間の反応は、熱力学的に室温で助長され、水溶液、非水溶液、またはガス雰囲気を含む様々な条件で行うことができる。本発明においては、シラン・カップリング剤処理は、シラン・カップリング剤の蒸気がチャンバ内に導入される雰囲気で行われることが好ましい。基板は、その処理を加速するために加熱されることが好ましい。シラン・カップリング剤が溶液中で使用される場合、溶液は、典型的には９５体積％のエタノールと、４．５体積％の水と、０．５体積％のシラン・カップリング剤とを含む。シラン・カップリング剤は、Ｐｄ、Ｐｔ、Ｓｎ、Ｎｉ、またはこれらの混合物といった無電解付着に使用する触媒に強く化学吸着し、これにより、金属の選択的付着が可能となる。
【００３４】
本発明の１つの実施の形態では、シラン・カップリング剤がポリマーに添加され、絶縁層３に塗布される。シラン・カップリング剤が、ポリマーに添加された場合、シラン・カップリング剤は、ポリマー層４の加熱中、絶縁層３上のＯＨ官能基と反応し、パターニングおよびドラフティングを、１つのステップで行うことができる。
【００３５】
他の可能なシラン・カップリング剤しては、例えば、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシ・シラン、γ―アミノプロピルトリエトキシ・シラン、Ｎ−フェニル−γ−アミノ−プロピルトリメトキシ・シラン、γ−メルカプトプロピルトリメトキシ・シラン、γ−クロロプロピルトリメトキシ・シラン、γ−（２−アミノエチル）−アミノ−プロピルトリメトキシ・シラン、これらの混合物を含むことができるが、これらに限られるものではなく、これら以外のシラン・カップリング剤が本発明に使用することができ、特に、硫黄やリンを含むシラン・カップリング剤も窒素含有シラン・カップリング剤と同様に効果的である。
【００３６】
図７は、基板全体が適当にＰｄ含有溶液にさらされた後、シラン・カップリング剤でコーティングされた、パターン化されたＳｉＯｘを示した図である。図７の中では、シラン・カップリング剤とＰｄ触媒の分子が、それらの間のグラフティングを説明するために拡大されている。本発明において好ましい実施の形態では、Ｐｄ／Ｓｎコロイド溶液の使用である。図７では、シラン・カップリング剤の表面は、溶液から触媒活性Ｐｄを吸収して、ＳｉＯｘに隣接するいかなるパターン化された非官能表面も、Ｐｄを遊離したまま保持する。次のステップでは、単に触媒活性表面が金属でめっきされるだけである。
【００３７】
図８は、ステップ２０７を示したもので、無電解金属層５が絶縁層３の上部にめっきされる。金属層５は、パターン化された絶縁層３上にのみ形成される。本発明においては、金属が効果的にめっきされ、例えば、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、金（Ａｕ）、プラチナ（Ｐｔ）、これらの合金を含む。本発明では、無電解めっきは、所望の金属によって充分に良く知られた従来の方法によって行うことができる。
【００３８】
図９は、本発明により構成された半導体装置の実施の形態を示す。図９に示す半導体装置は、液晶ディスプレイ装置に使用される薄膜トランジスタ（ＴＦＴ）の一部である。図９に示す装置は、基板１と、ＳｉＮｘによって典型的に形成される、絶縁層として作用する層２と、ＳｉＯｘに形成された絶縁層３とを含む。本発明において、信号配線電極６は、上述したように無電解めっきまたは付着によって形成される。酸化アノード層７は、好適な陽極酸化法により信号電極６上に与えられる。ピクセル配線電極８は、酸化されたアノード層７を被覆し、ＭＩＭ装置と呼ばれるアクティブ・マトリックス型ＴＦＴ装置を形成する。
【００３９】
図９に示すように、本発明の装置は、層２を使用して構成され、ＳｉＯｘから作成される追加の官能絶縁層３が、例えば、信号電極６といった導電層をパターン化するために付着される。
【００４０】
本発明の方法は、液晶ディスプレイ、有機エレクトロ・ルミネッセンス・ディスプレイ、集積回路に使用する金属導電パターンを形成する場合に、とても有益である。
【００４１】
上述したように、本発明は、図面に示す特定の実施の形態を用いて説明してきたが、本発明は、他の半導体装置や、配線や電極などの半導体装置に使用される金属導電パターンの可能性を事実上含むように提案される様々な変形、省略、または他の実施の形態が、本発明の精神およびその範囲から逸脱することなく実施可能であることは、当業者により理解されるであろう。
【図面の簡単な説明】
【図１】 パターンを形成する従来の方法を示した図。
【図２】 本発明の代表的な方法のフローチャートを示した図。
【図３】 ＳｉＮｘおよびＳｉＯｘ層が基板上に付着されるステップを示した図。
【図４】 ポリイミド・プリントがＳｉＯｘ層上に実施されるステップを示した図。
【図５】 本発明の方法のエッチング・ステップを示した図。
【図６】 ポリイミド・プリントが剥離され、シラン・カップリング剤による処理が実施されるステップを示した図。
【図７】 シラン・カップリング剤と、Ｐｄ／ＳｎコロイドまたはＰｄＣｌ２水溶液といった触媒成分との間のグラフト層を示した図。
【図８】 本発明のＳｉＯｘパターン上に導電物質が付着されるステップを示した図。
【図９】 本発明の代表的な半導体装置を示した図。[0001]
(Technical field to which the invention belongs)
The present invention relates to a method of forming a pattern, a semiconductor device, and a metal conductive pattern that can be used in the semiconductor device. More specifically, the present invention is useful for providing wirings and electrodes used in microcontact printing technology. The present invention relates to a method for forming a simple pattern, a semiconductor device, and a metal conductive pattern.
[0002]
(Conventional technology)
Microlithography is widely used in various fields such as a semiconductor field, a display field, and a printing field. Microlithography plays an important role between these fields, especially in the semiconductor field. FIG. 1 shows an exemplary method of forming a pattern using microlithography. In the conventional method, first, a layer such as silicon or silicon nitride is deposited on the substrate shown in FIG. The substrate typically comprises glass, metal, or other suitable material. Next, a photoresist layer is applied on the adhesion layer, and a photoresist layer is formed on the adhesion layer as shown in FIG. Photoresists typically used include positive resists, negative resists, such as novolak resins combined with diazo ketone compounds, acrylic resins combined with photoinitiators, polyvinyl resins combined with onium salts. Phenol. The process then proceeds to an exposure step as shown in FIG. 1 (c) where the photoresist is exposed through a suitable patterned mask.
[0003]
Thereafter, the exposed photoresist material is developed with a developing solution to form a pattern on the deposited film in FIG. Next, the developed pattern is subjected to a post baking process as shown in FIG. The process further proceeds to an etching step as shown in FIG. In the etching step, the deposited film is etched with a suitable etchant. The etching step can be performed in a gas atmosphere or in an etchant solution. In the next step, the photoresist layer is stripped in a suitable stripper, removing the deposited film to expose the desired pattern of FIGS. 1 (g) and 1 (h) and exposing.
[0004]
As described above, the conventional patterning process includes many steps such as an adhesion step, a resist coating step, an exposure step, a development step, an etching step, and a stripping step in order to form a desired pattern. In particular, many processes are implemented as wet processes, which results in the need for many devices or instruments and a large investment in building a production line. In addition, as the process proceeds, a lot of waste is generated indirectly, which increases the cost of not only liquid crystal display device arrays but also semiconductor devices.
[0005]
As a result, efforts continue to provide methods for reducing production costs and waste and increasing semiconductor device production.
[0006]
(Problems to be solved by the invention)
The present invention provides a suitable and novel method for forming a pattern by simpler steps.
[0007]
Another object of the present invention is to provide a novel semiconductor device formed by the method of the present invention.
[0008]
Still another object of the present invention is to provide a novel metal conductive pattern formed by the method of the present invention.
[0009]
(Means for solving the problem)
According to the present invention, a method for forming a pattern is provided. The method
Providing a substrate; and
A non-functional insulating layer having no OH functional group on the surface (this surface is referred to as a non-functional surface) is formed on the substrate, and a functional insulating layer having an OH functional group on the surface is formed on the non- functional insulating layer (this Forming a surface called a functional surface) ;
Forming a patterned polymer layer on the functional insulating layer;
A step of the functional insulation layer by etching the functional insulation layer patterned to pattern the polymer layer, exposing the non-functional insulation layer,
Peeling the polymer layer and exposing the functional insulating layer ;
Subjecting the patterned functional insulating layer to a seed process to form a seed layer on a surface thereof ;
Selectively depositing on the layer a conductive material that forms a metal conductive pattern for use in a semiconductor device. According to the method of the present invention, the functional insulating layer having the OH functional group includes SiOx. According to the method of the present invention, the functional insulating layer is formed by physical vapor deposition, chemical vapor deposition, or a sol-gel method. In the method of the present invention, the thickness of the functional insulating layer is approximately 1 nm to 10 nm.
[0010]
In the method of the present invention, the polymer layer is formed by photolithography or micro contact printing. According to the method of the present invention, the polymer layer has a thickness of approximately 50 nm to 100 nm. According to the method of the present invention, the polymer layer includes a solvent-soluble polyimide. According to the method of the present invention, the step of selectively deposited further comprising the step of further processing followed by Pd containing solution treating the layer with a silane coupling agent. According to the present invention, the Pd-containing solution is selected from the group consisting of a Pd / Sn colloid mixture, a PdCl 2 aqueous solution, and mixtures thereof.
[0011]
According to the present invention, a semiconductor device is provided. The semiconductor device includes a substrate, a non-functional insulating layer attached on the substrate and having no OH functional group, a functional insulating layer having an OH functional group provided on the non-functional insulating layer, and the functional insulating layer. And a metal conductive pattern formed by electroless plating or deposition, wherein the metal conductive pattern is deposited in the same pattern as the functional insulating layer . In the semiconductor device of the present invention, the functional insulating layer includes SiOx formed by physical vapor deposition, chemical vapor deposition, or a sol-gel method. In the semiconductor device of the present invention, the functional insulating layer has a thickness of about 1 nm to 10 nm. In the semiconductor device of the present invention, the semiconductor device includes a liquid crystal display device, an organic electroluminescence device, or an integrated circuit. The metal conductive pattern is included in the semiconductor device as a wiring, an electrode, or a combination thereof.
[0012]
ADVANTAGE OF THE INVENTION According to this invention, the metal conductive pattern used for a semiconductor device is provided. Metal conductive pattern used for the semiconductor device includes a substrate and a non-functional insulating layer formed on a substrate, a functional insulating layer formed on the non-functional insulation layer, electroless plating, or on the functional insulation layer And a conductive layer that forms a metal conductive pattern used for the semiconductor device, and the metal conductive pattern is attached in the same pattern as the functional insulating layer . In order to achieve the metal conductive pattern used in the semiconductor device of the present invention, the functional insulating layer includes SiOx formed by physical vapor deposition, chemical vapor deposition, or a sol-gel method. In the metal conductive pattern used in the semiconductor device of the present invention, the functional insulating layer has a thickness of about 1 nm to 10 nm. The metal conductive pattern used in the semiconductor device of the present invention is used to manufacture a semiconductor device including a liquid crystal display device, an organic electroluminescence device, or an integrated circuit.
[0013]
According to the present invention, a method for forming a pattern is provided. The method
Providing a substrate; and
Depositing a non-functional insulating layer on the substrate;
Forming a SiOx layer on the non-functional insulating layer ;
Printing a polymer on the SiOx layer;
Etching the SiOx layer to expose the non-functional insulating layer ;
Peeling the polymer to expose the SiOx layer;
Treating the SiOx layer with a silane coupling agent;
Treating the silane coupling agent with a Pd-containing colloid or an aqueous solution;
Plating a conductive material on the SiOx layer to form a metal conductive pattern used in a semiconductor device. Therefore, an object of the present invention is to provide a method for forming a pattern on a substrate.
[0014]
(Embodiment of the Invention)
The invention will be understood by the exemplary embodiments of the invention shown in the drawings. The following embodiments are described for the purpose of understanding the present invention, but the present invention is not limited to this.
[0015]
FIG. 2 shows a flowchart of the method of the present invention. First, the non-functional insulating
[0016]
A polymer layer 4 patterned with polymer is formed on the functional insulating
[0017]
Next, the functional insulating
[0018]
Thereafter, the polymer layer 4 is stripped in
[0019]
In accordance with the application of the coupling agent, Pd seed is applied to bind to the surface of the coupling agent and not to the surrounding non-functional surface to activate the patterned functional surface in a catalytic reaction.
[0020]
Finally, in
[0021]
As mentioned above, the method of the present invention significantly reduces the patterning step by reducing the wet process. Thereby, the production cost of the semiconductor device can be reduced and the productivity can be improved.
[0022]
FIG. 3 shows the step of forming the
[0023]
In FIG. 3,
[0024]
The step shown in FIG. 3 further shows the deposition of a functional insulating
[0025]
The
[0026]
FIG. 4 shows step 203 in which the polymer layer 4 is printed on the insulating
[0027]
The solvent-soluble polyimide described above includes, for example, polyamic acid prepared from pyromellitic dianhydride, diamino diphenyl ether, and the like. Another example of a solvent soluble polyimide is a polyimide prepared from 2,3,5-tricarboxy-cyclopentyl acetyl dianhydride and diaminodiphenyl methane. Solvents that dissolve polyimide include, but are not limited to, high insulating solvents such as γ-butyrolactone, N-methyl pyrrolidone, N, N-dimethylformamide, and mixtures thereof. In the present invention, any solvent and any polyimide can be used as long as the thickness of the polymer layer 4 is formed.
[0028]
In the present invention, the pattern on the insulating
[0029]
The microcontact printing method used in
[0030]
FIG. 5 shows the process of
[0031]
FIG. 6 shows step 206 where a silane coupling agent treatment is performed on the layer surface. Silane coupling agent treatment is required to provide a graft layer for selective plating of conductive substrates. The silane coupling agent acts as an absorbing layer for the patterned SiOx containing solution. Pd retained on the surface of the graft layer seeds the plating on the functional SiOx layer. Thus, the SiOx, silane coupling agent and Pd mixture provide selectivity to each other on the non-functional surface when plating or deposition begins with each other. Formula R m -Si- (OR ') a silane coupling agent having a 4-m can be used in the present invention changes the surface of the
[0032]
[Chemical 1]
The reaction between the silane coupling agent and the OH functional group is thermodynamically facilitated at room temperature and can be performed under a variety of conditions including aqueous solutions, non-aqueous solutions, or gas atmospheres. In the present invention, the silane coupling agent treatment is preferably performed in an atmosphere in which the vapor of the silane coupling agent is introduced into the chamber. The substrate is preferably heated to accelerate the process. When a silane coupling agent is used in the solution, the solution typically contains 95% ethanol by volume, 4.5% water by volume, and 0.5% by volume silane coupling agent. Including. Silane coupling agents strongly chemisorb to catalysts used for electroless deposition such as Pd, Pt, Sn, Ni, or mixtures thereof, thereby allowing selective deposition of metals.
[0034]
In one embodiment of the invention, a silane coupling agent is added to the polymer and applied to the insulating
[0035]
Other possible silane coupling agents include, for example, N-β (aminoethyl) γ-aminopropylmethyldimethoxy silane, γ-aminopropyltriethoxy silane, N-phenyl-γ-amino-propyltri May include methoxy silane, γ-mercaptopropyltrimethoxy silane, γ-chloropropyltrimethoxy silane, γ- (2-aminoethyl) -amino-propyltrimethoxy silane, and mixtures thereof, However, silane coupling agents other than these can be used in the present invention, and in particular, silane coupling agents containing sulfur and phosphorus are as effective as nitrogen-containing silane coupling agents. It is.
[0036]
FIG. 7 shows the patterned SiOx coated with a silane coupling agent after the entire substrate has been properly exposed to a Pd-containing solution. In FIG. 7, the silane coupling agent and Pd catalyst molecules are enlarged to illustrate the grafting between them. A preferred embodiment in the present invention is the use of a Pd / Sn colloidal solution. In FIG. 7, the surface of the silane coupling agent absorbs the catalytically active Pd from the solution and any patterned non-functional surface adjacent to SiOx keeps the Pd free. In the next step, the catalytically active surface is simply plated with metal.
[0037]
FIG. 8 shows step 207 in which the
[0038]
FIG. 9 shows an embodiment of a semiconductor device constructed according to the present invention. The semiconductor device shown in FIG. 9 is a part of a thin film transistor (TFT) used in a liquid crystal display device. The device shown in FIG. 9 includes a
[0039]
As shown in FIG. 9, the device of the present invention is constructed using
[0040]
The method of the present invention is very useful when forming metal conductive patterns for use in liquid crystal displays, organic electroluminescent displays, integrated circuits.
[0041]
As described above, the present invention has been described using the specific embodiments shown in the drawings. However, the present invention is not limited to other semiconductor devices or metal conductive patterns used in semiconductor devices such as wiring and electrodes. It will be understood by those skilled in the art that various modifications, omissions, or other embodiments proposed to substantially include the possibilities can be practiced without departing from the spirit and scope of the invention. Will.
[Brief description of the drawings]
FIG. 1 shows a conventional method for forming a pattern.
FIG. 2 shows a flowchart of a representative method of the present invention.
FIG. 3 shows steps in which SiNx and SiOx layers are deposited on a substrate.
FIG. 4 illustrates steps in which a polyimide print is performed on a SiOx layer.
FIG. 5 shows an etching step of the method of the present invention.
FIG. 6 is a diagram showing steps in which a polyimide print is peeled off and a treatment with a silane coupling agent is performed.
FIG. 7 shows a graft layer between a silane coupling agent and a catalyst component such as a Pd / Sn colloid or a PdCl 2 aqueous solution.
FIG. 8 is a diagram showing a step in which a conductive material is deposited on the SiOx pattern of the present invention.
FIG. 9 shows a typical semiconductor device of the present invention.
Claims (20)
前記非官能絶縁層を覆うように、ＯＨ官能基を有する官能絶縁層を形成するステップと、 Forming a functional insulating layer having an OH functional group so as to cover the non-functional insulating layer;
前記官能絶縁層上に、パターン化されたポリマー層を形成するステップと、 Forming a patterned polymer layer on the functional insulating layer;
前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、 Exposing the non-functional insulating layer by etching the functional insulating layer not covered by the polymer layer;
前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、 Exposing the functional insulating layer covered by the polymer layer by removing the polymer layer;
前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のＯＨ官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、 Exposing the exposed functional insulating layer and the exposed non-functional insulating layer to a silane coupling agent to react the silane coupling agent with an OH functional group of the functional insulating layer, Bonding the silane coupling agent to a layer;
触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、 Bonding a seed for plating to the silane coupling material of the functional insulating layer by exposing to a catalyst solution;
前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。 Plating a metal on the seed for plating.
前記非官能絶縁層を覆うように、ＯＨ官能基を有するＳｉＯｘの官能絶縁層を形成するステップと、 Forming a functional insulating layer of SiOx having an OH functional group so as to cover the non-functional insulating layer;
前記官能絶縁層上に、パターン化されたポリイミド層を形成するステップと、 Forming a patterned polyimide layer on the functional insulating layer;
前記ポリイミド層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、 Exposing the non-functional insulating layer by etching the functional insulating layer not covered by the polyimide layer;
前記ポリイミド層を除去することにより、該ポリイミド層により覆われていた前記官能絶縁層を露出するステップと、 Exposing the functional insulating layer covered by the polyimide layer by removing the polyimide layer;
前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のＯＨ官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、 Exposing the exposed functional insulating layer and the exposed non-functional insulating layer to a silane coupling agent to react the silane coupling agent with an OH functional group of the functional insulating layer, Bonding the silane coupling agent to a layer;
Ｐｄ触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のＰｄシードを結合させるステップと、 Bonding a Pd seed for plating to the silane coupling material of the functional insulating layer by exposing to a Pd catalyst solution;
前記めっき用のＰｄシードに金属をめっきするステップとを含む金属パターンを形成する方法。 Plating the Pd seed for plating with a metal.
前記非官能絶縁層を覆うように、ＯＨ官能基を有する官能絶縁層を形成するステップと、 Forming a functional insulating layer having an OH functional group so as to cover the non-functional insulating layer;
前記官能絶縁層上に、パターン化されたポリマー層をコンタクト・プリントにより形成するステップと、 Forming a patterned polymer layer on the functional insulating layer by contact printing;
前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、 Exposing the non-functional insulating layer by etching the functional insulating layer not covered by the polymer layer;
前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、 Exposing the functional insulating layer covered by the polymer layer by removing the polymer layer;
前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のＯＨ官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、 Exposing the exposed functional insulating layer and the exposed non-functional insulating layer to a silane coupling agent to react the silane coupling agent with an OH functional group of the functional insulating layer, Bonding the silane coupling agent to a layer;
触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、 Bonding a seed for plating to the silane coupling material of the functional insulating layer by exposing to a catalyst solution;
前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。 Plating a metal on the seed for plating.
前記非官能絶縁層を覆うように、ＯＨ官能基を有する官能絶縁層を形成するステップと、 Forming a functional insulating layer having an OH functional group so as to cover the non-functional insulating layer;
前記官能絶縁層上に、シラン・カップリング剤が添加されパターン化されたポリマー層を形成し加熱することにより、前記シラン・カップリング剤を前記官能絶縁層のＯＨ官能基と反応させて、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、 A silane coupling agent is added on the functional insulating layer to form a patterned polymer layer and heated to react the silane coupling agent with the OH functional group of the functional insulating layer, Bonding the silane coupling agent to a functional insulating layer;
前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、 Exposing the non-functional insulating layer by etching the functional insulating layer not covered by the polymer layer;
前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、 Exposing the functional insulating layer covered by the polymer layer by removing the polymer layer;
触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、 Bonding a seed for plating to the silane coupling material of the functional insulating layer by exposing to a catalyst solution;
前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。 Plating a metal on the seed for plating.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/971,953 US6767828B2 (en) | 2001-10-05 | 2001-10-05 | Method for forming patterns for semiconductor devices |
| US09/971953 | 2001-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218498A JP2003218498A (en) | 2003-07-31 |
| JP3827630B2 true JP3827630B2 (en) | 2006-09-27 |
Family
ID=27663762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290197A Expired - Lifetime JP3827630B2 (en) | 2001-10-05 | 2002-10-02 | Method for forming a metal pattern |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6767828B2 (en) |
| JP (1) | JP3827630B2 (en) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7179741B2 (en) * | 2002-04-23 | 2007-02-20 | Nikko Materials Co., Ltd. | Electroless plating method and semiconductor wafer on which metal plating layer is formed |
| US6974762B2 (en) * | 2002-08-01 | 2005-12-13 | Intel Corporation | Adhesion of carbon doped oxides by silanization |
| JP2004071696A (en) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| JP2005086147A (en) * | 2003-09-11 | 2005-03-31 | Sony Corp | Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor |
| WO2006067668A1 (en) * | 2004-12-20 | 2006-06-29 | Koninklijke Philips Electronics N.V. | Surface patterning and via manufacturing employing controlled precipitative growth |
| JP2006270009A (en) * | 2005-02-25 | 2006-10-05 | Seiko Epson Corp | Method for manufacturing electronic device |
| US20070004587A1 (en) * | 2005-06-30 | 2007-01-04 | Intel Corporation | Method of forming metal on a substrate using a Ruthenium-based catalyst |
| JP2009513830A (en) * | 2005-10-28 | 2009-04-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Structure fabrication method |
| US20070164366A1 (en) * | 2006-01-13 | 2007-07-19 | Texas Instruments Incorporated | Mitigation of gate oxide thinning in dual gate CMOS process technology |
| GB0601008D0 (en) * | 2006-01-18 | 2006-03-01 | Qinetiq Ltd | Method of fabricating a semicondutor device |
| US20070235876A1 (en) * | 2006-03-30 | 2007-10-11 | Michael Goldstein | Method of forming an atomic layer thin film out of the liquid phase |
| US20080003366A1 (en) * | 2006-06-30 | 2008-01-03 | Dubin Valery M | Method of forming a conducting layer on a conducting and non-conducting substrate |
| JP4344954B2 (en) * | 2006-10-03 | 2009-10-14 | セイコーエプソン株式会社 | Method for manufacturing element substrate |
| WO2008050631A1 (en) * | 2006-10-23 | 2008-05-02 | Fujifilm Corporation | Process for producing metal-film-coated substrate, metal-film-coated substrate, process for producing metallic-pattern material, and metallic-pattern material |
| JP4902344B2 (en) * | 2006-12-27 | 2012-03-21 | 富士フイルム株式会社 | Method for producing metal pattern material |
| JP5445474B2 (en) * | 2011-01-19 | 2014-03-19 | コニカミノルタ株式会社 | Metal pattern manufacturing method |
| JP5672106B2 (en) * | 2011-03-29 | 2015-02-18 | 凸版印刷株式会社 | Wiring board and method of manufacturing wiring board |
| WO2013025224A1 (en) * | 2011-08-18 | 2013-02-21 | Newport Corporation | System and method for characterizing material shrinkage using coherent anti-stokes raman scattering (cars) microscopy |
| WO2015065649A1 (en) * | 2013-10-30 | 2015-05-07 | California Institute Of Technology | Direct photopatterning of robust and diverse materials |
| US11919036B1 (en) * | 2023-04-21 | 2024-03-05 | Yield Engineering Systems, Inc. | Method of improving the adhesion strength of metal-organic interfaces in electronic devices |
| US11818849B1 (en) * | 2023-04-21 | 2023-11-14 | Yield Engineering Systems, Inc. | Increasing adhesion of metal-organic interfaces by silane vapor treatment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079600A (en) * | 1987-03-06 | 1992-01-07 | Schnur Joel M | High resolution patterning on solid substrates |
| JPH05202483A (en) * | 1991-04-25 | 1993-08-10 | Shipley Co Inc | Method and composition for electroless metallization |
| JP2993339B2 (en) * | 1993-12-03 | 1999-12-20 | ヤマハ株式会社 | Method for manufacturing semiconductor device |
-
2001
- 2001-10-05 US US09/971,953 patent/US6767828B2/en not_active Expired - Lifetime
-
2002
- 2002-10-02 JP JP2002290197A patent/JP3827630B2/en not_active Expired - Lifetime
-
2004
- 2004-06-02 US US10/859,378 patent/US20040266173A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030068480A1 (en) | 2003-04-10 |
| US20040266173A1 (en) | 2004-12-30 |
| JP2003218498A (en) | 2003-07-31 |
| US6767828B2 (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827630B2 (en) | Method for forming a metal pattern | |
| JP3503546B2 (en) | Method of forming metal pattern | |
| JP3288153B2 (en) | Method of chemically modifying the surface according to a pattern | |
| JP3117386B2 (en) | Method for selective metallization of substrates | |
| KR100273887B1 (en) | Interconnection structures and mehtod of making same | |
| CN103772705B (en) | A kind of photo-sensistive polyimide resin and its preparation method and application | |
| JP3320504B2 (en) | Method of providing metal pattern on glass substrate by electroless method | |
| JP2005521238A (en) | Method for defining the source and drain and the gap between them | |
| US20080206530A1 (en) | Method of forming low-resistance metal pattern, patterned metal structure, and display devices using the same | |
| JP2003082469A (en) | Metallic film pattern forming method | |
| JP2007084850A (en) | Method for forming pattern of circuit | |
| JP4202054B2 (en) | Method for forming a thin film pattern | |
| US7476412B2 (en) | Method for the metalization of an insulator and/or a dielectric | |
| US6635410B2 (en) | Metallizing method for dielectrics | |
| JP4078424B2 (en) | Microstructured metal oxide thin film and method for producing the same | |
| US20010036721A1 (en) | Process for metallizing at least one insulating layer of a component | |
| KR100772798B1 (en) | Method for forming a pattern of conductive metal using organometallic compounds | |
| JP4675450B2 (en) | Method for forming a thin film pattern | |
| JPH02265932A (en) | Etching of organic polymeric material | |
| JP3675708B2 (en) | Method for forming metal layer | |
| US6905726B2 (en) | Component having at least two mutually adjacent insulating layers and corresponding production method | |
| WO2002093991A1 (en) | Method for electroless deposition and patterning of a metal on a substrate | |
| JPH06275511A (en) | Forming method of polyimide pattern | |
| JP2007246949A (en) | Conductive pattern forming method, and electronic substrate | |
| JPS6035727A (en) | Manufacture of pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3827630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070220 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |