JP3825652B2 - 半導体光素子 - Google Patents
半導体光素子 Download PDFInfo
- Publication number
- JP3825652B2 JP3825652B2 JP2001119443A JP2001119443A JP3825652B2 JP 3825652 B2 JP3825652 B2 JP 3825652B2 JP 2001119443 A JP2001119443 A JP 2001119443A JP 2001119443 A JP2001119443 A JP 2001119443A JP 3825652 B2 JP3825652 B2 JP 3825652B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- added
- inp
- semiconductor
- inalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体を使用した半導体光素子に関する。
【０００２】
【従来の技術】
半導体レーザ等半導体光素子の埋め込み層として、ｐｎ接合による電流ブロック層や、半絶縁膜による電流ブロック層がある。これらの電流ブロック層によって、例えば、半導体レーザにおける発光部に電流を集中させることを可能としている。
【０００３】
ここで、ｐｎ接合による電流ブロック層は、寄生容量が大きいため、素子の高速化が困難であるという不具合があった。一方、半絶縁膜としてＦｅを添加したインジウム燐（ＩｎＰ）による電流ブロック層は、クラッド層としてＺｎが添加されたＩｎＰ層とした場合、電流ブロック層のＦｅとクラッド層のＺｎとの相互拡散によって電流ブロック層の抵抗率が小さくなるという不具合があった。そのため、リーク電流が発生し、素子特性の劣化の要因となっている。
【０００４】
このような問題を解決するため、次のような技術がある。特開平１０−２２５７９号公報には、埋め込み層を無添加のＩｎＡｌＡｓとする半導体レーザが開示されている。すなわち、埋め込み層にＦｅをドープしないために、ｐ型ドーパントとの相互拡散が起こらず、特性劣化を引き起こすことがない。しかし、無添加のためＩｎＡｌＡｓの抵抗率が低いという不具合があった。
【０００５】
また、特開平９−２１４０４５号公報には、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層との間に、ｎ形ＩｎＰ層からなるＦｅ拡散防止層を挿入することが開示されている。すなわち、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層とが直接接することがないため、Ｚｎ−Ｆｅの相互拡散が防止される。しかし、クラッド層と埋め込み層との間に抵抗率の小さなｎ形ＩｎＰ層があるため、リーク電流が生じるという不具合があった。
【０００６】
さらに、特開昭６１−２９０７９０号公報には、Ｆｅを添加したＩｎＡｌＡｓの埋め込み層を液相成長によって形成することが開示されている。この場合にも、上述したように、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＡｌＡｓ埋め込み層との間で、Ｚｎ−Ｆｅ相互拡散が起こるという不具合があった。
最近、「Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ．ａｌ，Ａｐｐｌ．ｐｈｙｓｉｃｓＬｅｔｔｅｒｓ ７３，Ｎｏ２６ ｐｐ３８７８−３８８０（１９９８）」や「Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ．ａｌ，１１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ ｍａｔｅｒｉａｌｓ ＴｕＢ１−２（１９９９）」に示されるように、半絶縁膜としてルテニウムが添加されたＩｎＰ層を電流ブロック層に使用した埋め込みレーザが提案されている。この提案によると、埋め込み層のＲｕとクラッド層のＺｎとの相互拡散を抑制することができるため、電流ブロック層の抵抗率が低下せず、リーク電流の発生も抑制することが可能となった。
【０００７】
【発明が解決しようとする課題】
ところが、上記提案による埋め込み層は、ＩｎＰを成長させながらＲｕを添加するため、Ｒｕ−Ｐの析出物が発生しやすく、ＲｕがＩｎＰの半絶縁性添加物として作用しにくくなってしまう不具合があった。
そのため、Ｒｕ−Ｐの析出物の発生を抑制するため、減圧下で成長させたり、Ｐの原料であるフォスフィン（ＰＨ3 ）の濃度を下げたり、５８０℃程度の低温で成長させる等、非常に限られた条件下で成長させる必要があった。ここで、上述したような低温で成長させることで、埋め込み層の表面にヒロック等の欠陥ができやすくなってしまう。
【０００８】
また、Ｒｕを添加したＩｎＰは、結晶表面が非常に敏感になってしまい、晶癖が発生しやすい。このため、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）やウェットエッチング後の表面層の状態によっては、図１６に示すように、Ｒｕを添加したＩｎＰからなる埋め込み層３０に空孔３１ができやすくなってしまう。尚、図１６における符号１０はｎ形ＩｎＰ層、２０は半導体積層体、２１ａはｎ形ＩｎＰクラッド層、２２ａはＭＱＷ層、２３ａはｐ形ＩｎＰクラッド層、２４ａはｐ形ＩｎＧａＡｓＰ電極層、２５ａはｐ形ＩｎＧａＡｓ電極層、３１ａはメサストライプの側壁から発生した空孔、３１ｂはＩｎＡｌＡｓを含む側壁から発生した空孔である。
【０００９】
さらに、活性層としてＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓ混晶多重量子井戸層を埋め込んだ場合には、活性層の側壁に空孔が発生しやすく、信頼性、再現性等の問題があった。
さらに、ＩｎＰ層は、格子定数や屈折率等物理定数を変えることが困難であった。
【００１０】
そこで、本発明は、上記事情に鑑みてなされたものであり、リーク電流の発生を抑制するとともに、信頼性の高い化合物半導体を埋め込み層として使用した半導体光素子を提供することを課題としている。
【００１１】
このような課題を解決するために、請求項１に係る発明は、インジウムアルミニウム砒素又はインジウムガリウムアルミニウム砒素に、ルテニウムを添加した化合物半導体を、活性層が表面にでているメサストライプ構造の側面に接した埋め込み層として使用し、前記埋め込み層の上面に、ルテニウムの添加されたインジウムリン又は鉄の添加されたインジウムリンを、別の埋め込み層として使用した半導光素子としている。
請求項１に記載の発明によると、インジウムアルミニウム砒素（ＩｎＡｌＡｓ）又はインジウムガリウムアルミニウム砒素（ＩｎＧａＡｌＡｓ）に、Ｒｕを添加したことによって、その前後に、Ｚｎの添加されたｐ形半導体結晶層を積層しても、ＩｎＡｌＡｓやＩｎＧａＡｌＡｓからなる半導体結晶層がｐ形化されにくい。これは、化合物半導体結晶中のＲｕの拡散速度がＦｅに比べて著しく遅く、さらにＩｎＡｌＡｓやＩｎＧａＡｌＡｓからなる半導体結晶層では、ＩｎＰからなる半導体結晶層に比べて添加した不純物の拡散速度が遅いためである。したがって、ＲｕとＺｎの相互拡散が抑制されるため、抵抗率が低下せず、高抵抗の電流ブロック層を得ることが可能となる。よって、このような化合物半導体を埋め込み層として使用することで、リーク電流の発生を抑制し、空孔ができにくくなるため、高性能及び信頼性を向上させた光半導体素子を提供できる。
【００１２】
また、Ｒｕが添加されたＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓは、その成長において、ＲＩＥやウェットエッチング等による表面加工層や酸化層の影響を受けにくく、Ｒｕが添加されたＩｎＰに比べて、空孔ができにくい。
さらに、添加されたＲｕとＩｎＡｌＡｓやＩｎＧａＡｌＡｓを構成するＡｓとの結合力は、ＲｕとＩｎＰを構成するＰとの結合力と比べて極めて弱いため、ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓの結晶成長中に、Ｒｕ−Ａｓのような析出物ができる可能性が少なくなる。よって、従来のＲｕが添加されたＩｎＰのように、非常に狭い成長条件下で行うことなく、容易に高抵抗を有する半導体結晶層を成長させることが可能となる。
【００１３】
さらに、ＩｎＡｌＡｓやＩｎＧａＡｌＡｓは混晶であるため、特に、ＩｎＧａＡｌＡｓにおいて、ＧａとＡｌとの組成を変化させることで、ＩｎＰ基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることが可能となる。
【００１６】
請求項１に記載の半導体光素子において、別の埋め込み層は、ルテニウムの添加されたインジウムリンであるものとしている。
請求項１に記載の発明において、別の埋め込み層を、ルテニウムの添加されたインジウムリンとしても、その下面に請求項１に記載の埋め込み層が成膜されているため、ＩｎＰの成長途中に空孔が発生しなくなる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【００１７】
また、請求項１に記載の半導体光素子において、別の埋め込み層は、鉄が添加されたインジウムリンであるものとしている。
請求項１に記載の発明において、別の埋め込み層を、鉄の添加されたインジウムリンとしても、その下面に請求項１に記載の埋め込み層が積層されているため、クラッド層にＺｎが添加されたｐ形半導体結晶層であっても、ＺｎとＦｅとの相互拡散が発生しにくく、リーク電流の発生を抑制することができる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【００１８】
ここで、本発明の化合物半導体は、Ｒｕを添加したＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓであるため、特開平１０−２２５７９号公報で開示された無添加のＩｎＡｌＡｓ、特開昭６１−２９０７９０号公報で開示されたＦｅ添加ＩｎＡｌＡｓ、及びＡ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ ａｌが開示しているＲｕ添加ＩｎＰとは異なるものである。
【００１９】
すなわち、特開平１０−２２５７９号公報の技術とはＲｕを添加し、抵抗率を増加している点が異なる。また、特開昭６１−２９０７９０号公報の技術とは、添加する不純物としてＦｅとは異なるＲｕを用いている点が異なる。そのため、クラッド層に添加されているＺｎとの相互拡散が起こらない。さらに、Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ ａｌが開示している技術とは、Ｒｕを添加するものがＩｎＰではなく、ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓである点が異なる。そのため、組成により屈折率やバンドギャップ等物理定数を変えることができ、素子設計の自由度が増すという新たな効果がある。
【００２０】
また、本発明における請求項１に係る半導体光素子は、Ｒｕを添加したＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓからなる埋め込み層の上面にＲｕドープＩｎＰあるいはＦｅドープＩｎＰからなる埋め込み層を積層した構成とするため、特開平９−２１４０４５号公報の技術とは異なる。
すなわち、特開平９−２１４０４５号公報の技術では、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層との間に、低抵抗のｎ形ＩｎＰ層からなるＦｅ拡散防止層が挿入されているが、本発明においては、クラッド層と別の埋め込み層との間に、Ｒｕを添加した高抵抗のＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓからなる埋め込み層を挿入する。そのため、リーク電流が生じるという不具合がない。
【００２１】
【発明の実施の形態】
以下、本発明の実施例および参考例の形態について図面を参照して説明する。
図１〜図６は、それぞれ本発明の実施例および参考例の形態における化合物半導体を埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本発明の第１の参考例における光変調器１００は、図６に示すように、ｎ型ＩｎＰからなる半導体基板１と、半導体基板１の上面に設けられ、共振器を有する半導体積層体２と、当該半導体積層体２の周囲を覆うように埋め込まれた化合物半導体３ａと、さらに上面に設けられたｐ形電極４ａと、半導体基板１の下面に設けられたｎ型電極４ｂと、から構成されている。
【００２２】
半導体積層体２は、半導体基板１上に順次積層された、膜厚約１μｍのｎ形ＩｎＰ層２１、膜厚約０．２μｍの光吸収層２２、膜厚約１．５μｍのｐ形ＩｎＰ層２３、膜厚約０．５μｍのｐ形ＩｎＧａＡｓＰ層２４、膜厚約０．３μｍのｐ形ＩｎＧａＡｓからなる電極層２５、とからなる。それぞれの半導体膜を構成している化合物半導体は、ＩｎＰからなる半導体基板１に格子整合する組成をしている。
【００２３】
ここで、光吸収層２２は、膜厚約４０ｎｍである無添加のＩｎＧａＡｓＰ層、膜厚約５ｎm のＩｎＧａＡｌＡｓ井戸層と膜厚約１１ｎｍのＩｎＡｌＡｓ障壁層とを交互に６ペア積層したＭＱＷ (多重量子井戸）層と、膜厚約４０ｎｍである無添加のＩｎＧａＡｓＰ層とからなる。この層を構成する化合物半導体の原料は、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、ジエチル亜鉛、フォスフィン、アルシン、シランである。
【００２４】
これらの層を順次積層した半導体積層体２は、メサストライプに加工されており、そのメサストライプの両側をルテニウム（Ｒｕ）が添加されたＩｎＡｌＡｓ層３ａで埋め込まれている。
ここで、ＩｎＡｌＡｓ層３ａを構成する化合物半導体の原料として、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、アルシンを用いた。また、Ｒｕの原料として、ビスジメチルペンタヂィエルルテニウム（ｂｉｓ（η5 - ２- ４- ｄｉｍｅｔｈｙｌｐｅｎｔａｄｉｅｎｙｌ）ｒｕｔｈｅｎｉｕｍ）を用いた。
【００２５】
ｐ形電極４ａの形成材料は、ＡｕＺｎ／Ａｕからなり、ｎ型電極４ｂの形成材料は、ＡｕＧｅＮｉからなる。
次に、本発明における光変調器１００の製造方法について説明する。
まず、図１に示すように、ｎ形ＩｎＰからなる半導体基板１上にｎ形ＩｎＰ層２１、光吸収層２２、 ｐ形ＩｎＰ層２３、ｐ形ＩｎＧａＡｓＰ層２４、ｐ形ＩｎＧａＡｓ電極層２５を順次積層する。
【００２６】
上記半導体積層体２は、公知の有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−ＯｒｇａｎｉｃＶａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によってエピタキシャル成長させる。ここで、ＭＯＶＰＥ法に限らず、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法或いは、液相成長（ＬＰＥ：Ｌｉｇｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いても構わない。
【００２７】
次に、ｐ形ＩｎＧａＡｓ電極層２５の上面に、プラズマＣＶＤ法やスパッタリング法により、図２に示すように、絶縁層５としてシリコン酸化膜（ＳｉＯ2 ）を成膜し、 通常のフォトリソグラフィでＳｉＯ2 マスクをストライプ状に残す。このＳｉＯ2 をマスクとして、反応性イオンエッチング（ＲＩＥ: Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって、図３に示すように、ｎ形ＩｎＰ層２１の途中まで切り込まれた垂直メサストライプ構造を形成する。そして、図４に示すように、塩酸及び硫酸によって、垂直メサストライプ構造の側面及びｎ形ＩｎＰ層２１をさらにエッチングする。
【００２８】
次いで、図５に示すように、この垂直メサストライプ構造の周囲を覆う溝部の底面である、 ｎ形ＩｎＰ層２１上に、上述したようなＭＯＶＰＥ法によって、Ｒｕを添加しながらＩｎＡｌＡｓ層３ａをエピタキシャル成長させる。ここで、成長温度を６２０℃、成長圧力を７０ｔｏｒｒ、Ｖ／III比を１００の条件下でエピタキシャル成長を行い、Ｒｕの原料となるビスジメチルペンタディエニルルテニウムは、２０℃でバブルさせ、１ａｔｍ、０℃の条件下、７００ｃｍ3 ／ｍｉｎを流した。
【００２９】
次いで、ＳｉＯ2 マスクを除去した後、垂直メサストライプ構造の最上層であるｐ形ＩｎＧａＡｓ電極層２５の上面を除いて、Ｒｕが添加されたＩｎＡｌＡｓ層３ａの上面にフォトレジスト (図示しない）を塗布する。このフォトレジストをフォトリソグラフィによりパターニングすることで、 所定パターンのレジスト層 (図示しない）を形成する。そして、図６に示すように、真空蒸着法によって、当該レジスト層の上面にＡｕＺｎ／Ａｕからなる金属層を形成したのち、リフトオフ法により、レジスト層上に蒸着した金属層をレジスト層と共に除去する。
【００３０】
また、半導体基板１の下面には、ＡｕＧｅＮｉからなる金属層を形成する。ここで、半導体積層体２の上面にはｐ形電極４ａが、下面にはｎ型電極４ｂが形成され、 垂直メサストライプ構造をした共振器の半導体積層体２の積層方向に電流が流れるようになる。
ここで、上記構成の光変調器１００における断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層３が観察された。また、この埋め込み層の抵抗率は、 約１０9 Ωであり、従来のＲｕを添加したＩｎＰから構成される埋め込み層と比べて高抵抗であった。さらに、ＭＯＶＰＥ法によるＲｕ添加ＩｎＡｌＡｓ層の成長条件を、温度５８０〜６４０℃、圧力２０〜１５０ｔｏｒｒ、Ｖ／III比を１０〜５００の範囲で変えたが、いずれの範囲としても空孔のない高抵抗な埋め込み層を再現性よく得ることができた。
【００３１】
さらに、メサストライプ構造の高さが２μｍであるＲｕ添加ＩｎＰから構成される埋め込み層では３０％の半導体素子において空孔が観察されたのに対し、本発明におけるＲｕ添加ＩｎＡｌＡｓから構成される埋め込み層３ａでは半導体素子の１％以下であり、 歩留まりが向上した。
さらに、リーク電流は、２Ｖの逆バイアス時で９０％の素子で１ｎＡ以下となり、リーク電流の発生を抑制できたことが確認できた。
【００３２】
上記構成の光変調器１００において、垂直メサストライプ構造の周囲を覆う溝部の埋め込み層３ａを構成する化合物半導体を、Ｒｕが添加されたＩｎＡｌＡｓとしたことによって、それに接するようにｐ形を構成するための不純物としてＺｎが添加されたクラッド層を積層しても、ＺｎとＲｕとの相互拡散を抑制することができる。これは、化合物半導体結晶におけるＲｕの拡散速度がＦｅに比べて著しく遅いこと、さらにＩｎＡｌＡｓにおける不純物の拡散速度が、従来のＩｎＰと比べてきわめて遅いためである。このため、埋め込み層の抵抗率が低下せず、リーク電流が抑制された信頼性の高い光変調器を提供することが可能となる。ここで、本実施の形態における光変調器は、印加電圧１．５Ｖで消光比１５ｄB 、１５ＧＨｚの変調特性を得ることができた。
【００３３】
また、Ｒｕが添加されたＩｎＡｌＡｓは、その成長において、表面加工層や酸化層の影響を受けにくく、メサストライプ等を構成するためのドライエッチングやウェットエッチングを行った表面層に対しても、空孔のない埋め込み層３ａが実現できる。
さらに、添加されたＲｕとＩｎＡｌＡｓを構成するＡｓの結合力は、Ｒｕと従来のＩｎＰを構成するＰとの結合力と比べて極めて弱いため、ＩｎＡｌＡｓの結晶成長中に析出物ができにくくなる。よって、Ｒｕが添加されたＩｎＰのように、非常に狭い条件下で成長を行う必要がなくなり、容易に高抵抗である半導体結晶層を成長させることが可能となる。
【００３４】
次に、本発明における第１の実施形態について図７〜図９を参照して説明する。図７〜図９は、それぞれ本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層を併用して埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本実施形態における光変調器１００ａは、第１の参考例の形態と同様の構成をしており、メサストライプ構造の側壁を覆うように埋め込まれる化合物半導体として、第１の参考例の形態と同様のＲｕが添加された添加ＩｎＡｌＡｓ層３ａの上面に、Ｒｕが添加されたＩｎＰ層３ｂが成膜されている。ここで、Ｒｕが添加されたＩｎＰ層３ｂの原料として、トリメチルインジウム、フォスフィン、ビスジメチルペンタディエニルルテニウムを使用した。
【００３５】
本実施形態の製造方法として、まず、図１〜図３に示す製造工程を経た後、図７に示すように、メサストライプ構造からなる共振器の最上層であるｐ形ＩｎＧａＡｓ電極層２５の上面に、ＳｉＯ2 マスク５を形成する。次いで、 図８に示すように、実施例１と同様に公知のＭＯＶＰＥ法によって、Ｒｕを添加しながら、ＩｎＡｌＡｓを０．２μｍエピタキシャル成長させた後、その上面に、Ｒｕを添加しながらＩｎＰを２μｍエピタキシャル成長させた。ここで、成長条件として、成長温度５８０℃、成長圧力４０ｔｏｒｒ、Ｖ／III比はＲｕ添加ＩｎＡｌＡｓが２００、Ｒｕ添加ＩｎＰが１０とした。
【００３６】
このようにすると、化合物半導体における成長速度の面方位依存性により、図８に示すように、メサストライプ構造の側壁には、Ｒｕが添加されたＩｎＡｌＡｓ層３ａが０．２μｍ堆積される。そのため、次のＲｕ添加ＩｎＰの成長において、表面加工層や酸化層の影響を受けることがない。
その後、第１の参考例の形態と同様の方法で、図９に示すようにｐ形電極４ａ及びｎ形電極４ｂを形成して、光変調器１００ａを完成させる。
【００３７】
ここで、上記構成の光変調器１００ａにおける断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層３が観察され、素子中に空孔のある割合は、２％以下であった。これは、Ｒｕが添加されたＩｎＡｌＡｓ層３ａの成長直後に、Ｒｕが添加されたＩｎＰ層３ｂを成長させたことによって、Ｒｕ添加ＩｎＰ層３ｂの成長途中に空孔が生じなくなったためである。ここで、Ｒｕが添加されたＩｎＡｌＡｓ層が可及的に薄くても、空孔のない埋め込み層３を形成することが可能である。
【００３８】
また、埋め込み層３として、まず、Ｒｕが添加されたＩｎＡｌＡｓ層３ａを積層したのち、その上面にＲｕが添加されたＩｎＰ層３ｂを積層したことによって、表面にＡｌを含有する層が露出しなくなるため、受光素子搭載変調器等の複合化光変調器を作製するために有効である。
次いで、本発明における第２の実施形態として図１０〜図１５を参照して説明する。図１０〜図１５は、それぞれ本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【００３９】
本実施の形態における半導体レーザ１００Ａは、ｐ形ＩｎＰからなる半導体基板１Ａと、その上面に設けられ、発光部を有する半導体積層体２Ａと、当該発光部の周囲を覆うように埋め込まれた化合物半導体３と、さらに上面に設けられたｎ形電極４Ｂと、半導体基板１Ａの下面に設けられたｐ形電極４Ａと、 から構成されている。
【００４０】
半導体積層体２Ａは、半導体基板１Ａ上に順次積層された、膜厚約０．５μｍのｐ形ＩｎＰクラッド層２１Ａ、膜厚約０．１μｍの無添加のＩｎＧａＡｓＰ層２２Ａ、層厚０．１μｍの無添加のＩｎＧａＡｓＰ層２３Ａ、層厚約０．１μｍの無添加のＩｎＧａＡｓＰ層２４Ａ、膜厚約０．５μｍのｎ形ＩｎＰクラッド層２５Ａ、層厚約０．１μｍのｎ形ＩｎＧａＡｓＰ層２６Ａ、層厚約０．３μｍのｎ形ＩｎＧａＡｓからなる電極層２７Ａと、からなる。
【００４１】
これら積層した半導体積層体２Ａのうち、メサストライプ構造を有する共振器の周囲には、凹状の溝部が形成されており、その溝部には、Ｒｕが添加されたＩｎＡｌＡｓ層３Ａと、その上面にＦｅが添加されたＩｎＰ層３Ｂとが埋め込まれている。ここで、ＩｎＡｌＡｓ層３Ａ、 及びＩｎＰ層３Ｂを構成する化合物半導体の原料及びｐ形電極４Ａ及びｎ型電極４Ｂの形成材料は、第１の実施形態と同様である。
【００４２】
また、本実施の形態における半導体レーザ１００Ａの製造方法は、第１の実施形態と同様、まず、図１０〜図１２に示すように、半導体基板１Ａ上に積層した半導体積層体２Ａにメサストライプ構造を形成する。次に、図１３に示すように、共振器の最上面であるｎ形ＩｎＧａＡｓ電極層２７Ａ上に、ＳｉＯ2 マスク５Ａを形成する。
【００４３】
その後、メサストライプ構造の周囲に形成された溝部の底面に、上述のＭＯＶＰＥ法によって、Ｒｕを添加しながらＩｎＡｌＡｓ層３Ａを成長させた。ここで、この成長条件として、成長温度６２０℃、 成長圧力１００ｔｏｒｒ、 Ｖ／III比１００とし、ビスジメチルペンタディエニルルテニウムは２０℃でバブルし、１ａｔｍ、０℃の条件下、１０００ｃｍ3 ／ｍｉｎを流した。さらに、その上面に、Ｆｅを添加しながら、ＩｎＰ層３Ｂを成長させた。ここで、Ｆｅの原料として、ビス（ペンタジエニル）鉄を使用した。
【００４４】
そして、ＳｉＯ2 マスク５Ａを除去した後、 共振器及び埋め込み層３の上面ににｎ形電極４Ｂを、半導体基板１Ａの下面にはｐ形電極４Ａを形成し、本実施の形態における半導体レーザ１００Ａを完成する。
上記構成の半導体レーザ１００Ａにおいて、上述のＭＯＶＰＥ法によるＲｕ添加ＩｎＡｌＡｓ層３Ａの成長条件を、成長温度５８０〜６４０℃、成長圧力２０〜１５０ｔｏｒｒ、Ｖ／III比１０〜５００の範囲で変えたが、いずれの範囲としても空孔のほとんど見られない良質な埋め込み層３を再現性よく得ることが可能となった。よって、リーク電流がほとんど発生しない高出力レーザを形成することが可能となる。
【００４５】
また、本実施の形態における半導体レーザ１００Ａの活性層を、ＩｎＡｌＡｓーＩｎＧａＡｌＡｓ混晶多重量子井戸層で構成し、その側壁を埋め込んだが、活性層の側壁に空孔が発生することなく、高効率、高信頼性を有する半導体レーザ１００Ａを得ることができる。
さらに、Ｒｕを添加したＩｎＡｌＡｓ層３Ａで構成される埋め込み層３の上面に、Ｆｅを添加したＩｎＰ層３Ｂを積層しても、リーク電流が少なく高効率の半導体レーザ１００Ａを実現することが可能となる。
【００４６】
ここで、第１〜第２の実施の形態において、Ｒｕが添加される化合物半導体をＩｎＡｌＡｓとしたが、これに限らず、ＩｎＧａＡｌＡｓからなる化合物半導体としても同様の効果が得られる。特に、ＩｎＧａＡｌＡｓにおけるＧａとＡｌとの組成を変化させることで、ＩｎＰ基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることができるため、光の伝搬モードを調節することが可能となる。
【００４７】
また、第１〜第２の実施形態において、半導体光素子を光変調器及び半導体レーザとしたが、これに限らず、他の半導体光素子、例えば半導体光増幅器や導波路形受光素子などに適用することも可能である。
さらに、多重量子井戸層として、ＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓからなるＭＱＷ層を取り扱っているが、ＩｎＧａＡｓＰ−ＩｎＧａＡｓ（Ｐ）ＭＱＷや、ＩｎＧａＡｓ（Ｐ）バルク層等のＩｎＰを基板とするすべての系におけるバルク層、多重量子井戸層等の構造に有効であることはいうまでもない。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、埋め込み層として、成長条件を狭めることなく、空孔ができにくく、リーク電流の発生しにくい良質な半導体結晶層を得ることができるため、リーク電流の発生を抑制するとともに、空孔がなく再現性の良好な半導体光素子、例えば半導体光増幅器や導波路形受光器などを提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図２】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図３】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図４】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図５】 本発明の参考例の形態１におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図６】 本発明の参考例の形態１におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図７】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図８】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図９】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図１０】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１１】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１２】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１３】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１４】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１５】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１６】 従来の化合物半導体を埋め込み層として使用した半導体光素子の一製造工程を示す断面図である。
【符号の説明】
１、１Ａ 半導体基板
２、２Ａ 半導体積層体
３ａ、３Ａ Ｒｕ添加ＩｎＡｌＡｓ層
３ｂ Ｒｕ添加ＩｎＰ層
３Ｂ Ｆｅ添加ＩｎＰ層
４ａ、４Ａ ｐ形電極
４ｂ、４Ｂ ｎ形電極
５、５Ａ 絶縁層（ＳｉＯ2 ）
２１ ｎ形ＩｎＰ層
２１Ａ ｐ形ＩｎＰクラッド層
２２ ＭＱＷ層
２２Ａ ＩｎＧａＡｓＰ層
２３ ｐ形ＩｎＰ層
２３Ａ ＩｎＧａＡｓＰ層
２４ ｐ形ＩｎＧａＡｓＰ層
２４Ａ ＩｎＧａＡｓＰ層
２５ ｐ形ＩｎＧａＡｓ電極層
２５Ａ ｎ形ＩｎＰクラッド層
２６Ａ ｎ形ＩｎＧａＡｓＰ層
２７Ａ ｎ形ＩｎＧａＡｓからなる電極層
１００、１００ａ 光変調器
１００Ａ 半導体レーザ
【発明の属する技術分野】
本発明は、化合物半導体を使用した半導体光素子に関する。
【０００２】
【従来の技術】
半導体レーザ等半導体光素子の埋め込み層として、ｐｎ接合による電流ブロック層や、半絶縁膜による電流ブロック層がある。これらの電流ブロック層によって、例えば、半導体レーザにおける発光部に電流を集中させることを可能としている。
【０００３】
ここで、ｐｎ接合による電流ブロック層は、寄生容量が大きいため、素子の高速化が困難であるという不具合があった。一方、半絶縁膜としてＦｅを添加したインジウム燐（ＩｎＰ）による電流ブロック層は、クラッド層としてＺｎが添加されたＩｎＰ層とした場合、電流ブロック層のＦｅとクラッド層のＺｎとの相互拡散によって電流ブロック層の抵抗率が小さくなるという不具合があった。そのため、リーク電流が発生し、素子特性の劣化の要因となっている。
【０００４】
このような問題を解決するため、次のような技術がある。特開平１０−２２５７９号公報には、埋め込み層を無添加のＩｎＡｌＡｓとする半導体レーザが開示されている。すなわち、埋め込み層にＦｅをドープしないために、ｐ型ドーパントとの相互拡散が起こらず、特性劣化を引き起こすことがない。しかし、無添加のためＩｎＡｌＡｓの抵抗率が低いという不具合があった。
【０００５】
また、特開平９−２１４０４５号公報には、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層との間に、ｎ形ＩｎＰ層からなるＦｅ拡散防止層を挿入することが開示されている。すなわち、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層とが直接接することがないため、Ｚｎ−Ｆｅの相互拡散が防止される。しかし、クラッド層と埋め込み層との間に抵抗率の小さなｎ形ＩｎＰ層があるため、リーク電流が生じるという不具合があった。
【０００６】
さらに、特開昭６１−２９０７９０号公報には、Ｆｅを添加したＩｎＡｌＡｓの埋め込み層を液相成長によって形成することが開示されている。この場合にも、上述したように、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＡｌＡｓ埋め込み層との間で、Ｚｎ−Ｆｅ相互拡散が起こるという不具合があった。
最近、「Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ．ａｌ，Ａｐｐｌ．ｐｈｙｓｉｃｓＬｅｔｔｅｒｓ ７３，Ｎｏ２６ ｐｐ３８７８−３８８０（１９９８）」や「Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ．ａｌ，１１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ ｍａｔｅｒｉａｌｓ ＴｕＢ１−２（１９９９）」に示されるように、半絶縁膜としてルテニウムが添加されたＩｎＰ層を電流ブロック層に使用した埋め込みレーザが提案されている。この提案によると、埋め込み層のＲｕとクラッド層のＺｎとの相互拡散を抑制することができるため、電流ブロック層の抵抗率が低下せず、リーク電流の発生も抑制することが可能となった。
【０００７】
【発明が解決しようとする課題】
ところが、上記提案による埋め込み層は、ＩｎＰを成長させながらＲｕを添加するため、Ｒｕ−Ｐの析出物が発生しやすく、ＲｕがＩｎＰの半絶縁性添加物として作用しにくくなってしまう不具合があった。
そのため、Ｒｕ−Ｐの析出物の発生を抑制するため、減圧下で成長させたり、Ｐの原料であるフォスフィン（ＰＨ3 ）の濃度を下げたり、５８０℃程度の低温で成長させる等、非常に限られた条件下で成長させる必要があった。ここで、上述したような低温で成長させることで、埋め込み層の表面にヒロック等の欠陥ができやすくなってしまう。
【０００８】
また、Ｒｕを添加したＩｎＰは、結晶表面が非常に敏感になってしまい、晶癖が発生しやすい。このため、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）やウェットエッチング後の表面層の状態によっては、図１６に示すように、Ｒｕを添加したＩｎＰからなる埋め込み層３０に空孔３１ができやすくなってしまう。尚、図１６における符号１０はｎ形ＩｎＰ層、２０は半導体積層体、２１ａはｎ形ＩｎＰクラッド層、２２ａはＭＱＷ層、２３ａはｐ形ＩｎＰクラッド層、２４ａはｐ形ＩｎＧａＡｓＰ電極層、２５ａはｐ形ＩｎＧａＡｓ電極層、３１ａはメサストライプの側壁から発生した空孔、３１ｂはＩｎＡｌＡｓを含む側壁から発生した空孔である。
【０００９】
さらに、活性層としてＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓ混晶多重量子井戸層を埋め込んだ場合には、活性層の側壁に空孔が発生しやすく、信頼性、再現性等の問題があった。
さらに、ＩｎＰ層は、格子定数や屈折率等物理定数を変えることが困難であった。
【００１０】
そこで、本発明は、上記事情に鑑みてなされたものであり、リーク電流の発生を抑制するとともに、信頼性の高い化合物半導体を埋め込み層として使用した半導体光素子を提供することを課題としている。
【００１１】
このような課題を解決するために、請求項１に係る発明は、インジウムアルミニウム砒素又はインジウムガリウムアルミニウム砒素に、ルテニウムを添加した化合物半導体を、活性層が表面にでているメサストライプ構造の側面に接した埋め込み層として使用し、前記埋め込み層の上面に、ルテニウムの添加されたインジウムリン又は鉄の添加されたインジウムリンを、別の埋め込み層として使用した半導光素子としている。
請求項１に記載の発明によると、インジウムアルミニウム砒素（ＩｎＡｌＡｓ）又はインジウムガリウムアルミニウム砒素（ＩｎＧａＡｌＡｓ）に、Ｒｕを添加したことによって、その前後に、Ｚｎの添加されたｐ形半導体結晶層を積層しても、ＩｎＡｌＡｓやＩｎＧａＡｌＡｓからなる半導体結晶層がｐ形化されにくい。これは、化合物半導体結晶中のＲｕの拡散速度がＦｅに比べて著しく遅く、さらにＩｎＡｌＡｓやＩｎＧａＡｌＡｓからなる半導体結晶層では、ＩｎＰからなる半導体結晶層に比べて添加した不純物の拡散速度が遅いためである。したがって、ＲｕとＺｎの相互拡散が抑制されるため、抵抗率が低下せず、高抵抗の電流ブロック層を得ることが可能となる。よって、このような化合物半導体を埋め込み層として使用することで、リーク電流の発生を抑制し、空孔ができにくくなるため、高性能及び信頼性を向上させた光半導体素子を提供できる。
【００１２】
また、Ｒｕが添加されたＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓは、その成長において、ＲＩＥやウェットエッチング等による表面加工層や酸化層の影響を受けにくく、Ｒｕが添加されたＩｎＰに比べて、空孔ができにくい。
さらに、添加されたＲｕとＩｎＡｌＡｓやＩｎＧａＡｌＡｓを構成するＡｓとの結合力は、ＲｕとＩｎＰを構成するＰとの結合力と比べて極めて弱いため、ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓの結晶成長中に、Ｒｕ−Ａｓのような析出物ができる可能性が少なくなる。よって、従来のＲｕが添加されたＩｎＰのように、非常に狭い成長条件下で行うことなく、容易に高抵抗を有する半導体結晶層を成長させることが可能となる。
【００１３】
さらに、ＩｎＡｌＡｓやＩｎＧａＡｌＡｓは混晶であるため、特に、ＩｎＧａＡｌＡｓにおいて、ＧａとＡｌとの組成を変化させることで、ＩｎＰ基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることが可能となる。
【００１６】
請求項１に記載の半導体光素子において、別の埋め込み層は、ルテニウムの添加されたインジウムリンであるものとしている。
請求項１に記載の発明において、別の埋め込み層を、ルテニウムの添加されたインジウムリンとしても、その下面に請求項１に記載の埋め込み層が成膜されているため、ＩｎＰの成長途中に空孔が発生しなくなる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【００１７】
また、請求項１に記載の半導体光素子において、別の埋め込み層は、鉄が添加されたインジウムリンであるものとしている。
請求項１に記載の発明において、別の埋め込み層を、鉄の添加されたインジウムリンとしても、その下面に請求項１に記載の埋め込み層が積層されているため、クラッド層にＺｎが添加されたｐ形半導体結晶層であっても、ＺｎとＦｅとの相互拡散が発生しにくく、リーク電流の発生を抑制することができる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【００１８】
ここで、本発明の化合物半導体は、Ｒｕを添加したＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓであるため、特開平１０−２２５７９号公報で開示された無添加のＩｎＡｌＡｓ、特開昭６１−２９０７９０号公報で開示されたＦｅ添加ＩｎＡｌＡｓ、及びＡ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ ａｌが開示しているＲｕ添加ＩｎＰとは異なるものである。
【００１９】
すなわち、特開平１０−２２５７９号公報の技術とはＲｕを添加し、抵抗率を増加している点が異なる。また、特開昭６１−２９０７９０号公報の技術とは、添加する不純物としてＦｅとは異なるＲｕを用いている点が異なる。そのため、クラッド層に添加されているＺｎとの相互拡散が起こらない。さらに、Ａ．ｖａｎ Ｇｅｅｌｅｎ ｅｔ ａｌが開示している技術とは、Ｒｕを添加するものがＩｎＰではなく、ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓである点が異なる。そのため、組成により屈折率やバンドギャップ等物理定数を変えることができ、素子設計の自由度が増すという新たな効果がある。
【００２０】
また、本発明における請求項１に係る半導体光素子は、Ｒｕを添加したＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓからなる埋め込み層の上面にＲｕドープＩｎＰあるいはＦｅドープＩｎＰからなる埋め込み層を積層した構成とするため、特開平９−２１４０４５号公報の技術とは異なる。
すなわち、特開平９−２１４０４５号公報の技術では、Ｚｎを添加したクラッド層とＦｅを添加したＩｎＰ埋め込み層との間に、低抵抗のｎ形ＩｎＰ層からなるＦｅ拡散防止層が挿入されているが、本発明においては、クラッド層と別の埋め込み層との間に、Ｒｕを添加した高抵抗のＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓからなる埋め込み層を挿入する。そのため、リーク電流が生じるという不具合がない。
【００２１】
【発明の実施の形態】
以下、本発明の実施例および参考例の形態について図面を参照して説明する。
図１〜図６は、それぞれ本発明の実施例および参考例の形態における化合物半導体を埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本発明の第１の参考例における光変調器１００は、図６に示すように、ｎ型ＩｎＰからなる半導体基板１と、半導体基板１の上面に設けられ、共振器を有する半導体積層体２と、当該半導体積層体２の周囲を覆うように埋め込まれた化合物半導体３ａと、さらに上面に設けられたｐ形電極４ａと、半導体基板１の下面に設けられたｎ型電極４ｂと、から構成されている。
【００２２】
半導体積層体２は、半導体基板１上に順次積層された、膜厚約１μｍのｎ形ＩｎＰ層２１、膜厚約０．２μｍの光吸収層２２、膜厚約１．５μｍのｐ形ＩｎＰ層２３、膜厚約０．５μｍのｐ形ＩｎＧａＡｓＰ層２４、膜厚約０．３μｍのｐ形ＩｎＧａＡｓからなる電極層２５、とからなる。それぞれの半導体膜を構成している化合物半導体は、ＩｎＰからなる半導体基板１に格子整合する組成をしている。
【００２３】
ここで、光吸収層２２は、膜厚約４０ｎｍである無添加のＩｎＧａＡｓＰ層、膜厚約５ｎm のＩｎＧａＡｌＡｓ井戸層と膜厚約１１ｎｍのＩｎＡｌＡｓ障壁層とを交互に６ペア積層したＭＱＷ (多重量子井戸）層と、膜厚約４０ｎｍである無添加のＩｎＧａＡｓＰ層とからなる。この層を構成する化合物半導体の原料は、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、ジエチル亜鉛、フォスフィン、アルシン、シランである。
【００２４】
これらの層を順次積層した半導体積層体２は、メサストライプに加工されており、そのメサストライプの両側をルテニウム（Ｒｕ）が添加されたＩｎＡｌＡｓ層３ａで埋め込まれている。
ここで、ＩｎＡｌＡｓ層３ａを構成する化合物半導体の原料として、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、アルシンを用いた。また、Ｒｕの原料として、ビスジメチルペンタヂィエルルテニウム（ｂｉｓ（η5 - ２- ４- ｄｉｍｅｔｈｙｌｐｅｎｔａｄｉｅｎｙｌ）ｒｕｔｈｅｎｉｕｍ）を用いた。
【００２５】
ｐ形電極４ａの形成材料は、ＡｕＺｎ／Ａｕからなり、ｎ型電極４ｂの形成材料は、ＡｕＧｅＮｉからなる。
次に、本発明における光変調器１００の製造方法について説明する。
まず、図１に示すように、ｎ形ＩｎＰからなる半導体基板１上にｎ形ＩｎＰ層２１、光吸収層２２、 ｐ形ＩｎＰ層２３、ｐ形ＩｎＧａＡｓＰ層２４、ｐ形ＩｎＧａＡｓ電極層２５を順次積層する。
【００２６】
上記半導体積層体２は、公知の有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−ＯｒｇａｎｉｃＶａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）によってエピタキシャル成長させる。ここで、ＭＯＶＰＥ法に限らず、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法或いは、液相成長（ＬＰＥ：Ｌｉｇｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いても構わない。
【００２７】
次に、ｐ形ＩｎＧａＡｓ電極層２５の上面に、プラズマＣＶＤ法やスパッタリング法により、図２に示すように、絶縁層５としてシリコン酸化膜（ＳｉＯ2 ）を成膜し、 通常のフォトリソグラフィでＳｉＯ2 マスクをストライプ状に残す。このＳｉＯ2 をマスクとして、反応性イオンエッチング（ＲＩＥ: Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって、図３に示すように、ｎ形ＩｎＰ層２１の途中まで切り込まれた垂直メサストライプ構造を形成する。そして、図４に示すように、塩酸及び硫酸によって、垂直メサストライプ構造の側面及びｎ形ＩｎＰ層２１をさらにエッチングする。
【００２８】
次いで、図５に示すように、この垂直メサストライプ構造の周囲を覆う溝部の底面である、 ｎ形ＩｎＰ層２１上に、上述したようなＭＯＶＰＥ法によって、Ｒｕを添加しながらＩｎＡｌＡｓ層３ａをエピタキシャル成長させる。ここで、成長温度を６２０℃、成長圧力を７０ｔｏｒｒ、Ｖ／III比を１００の条件下でエピタキシャル成長を行い、Ｒｕの原料となるビスジメチルペンタディエニルルテニウムは、２０℃でバブルさせ、１ａｔｍ、０℃の条件下、７００ｃｍ3 ／ｍｉｎを流した。
【００２９】
次いで、ＳｉＯ2 マスクを除去した後、垂直メサストライプ構造の最上層であるｐ形ＩｎＧａＡｓ電極層２５の上面を除いて、Ｒｕが添加されたＩｎＡｌＡｓ層３ａの上面にフォトレジスト (図示しない）を塗布する。このフォトレジストをフォトリソグラフィによりパターニングすることで、 所定パターンのレジスト層 (図示しない）を形成する。そして、図６に示すように、真空蒸着法によって、当該レジスト層の上面にＡｕＺｎ／Ａｕからなる金属層を形成したのち、リフトオフ法により、レジスト層上に蒸着した金属層をレジスト層と共に除去する。
【００３０】
また、半導体基板１の下面には、ＡｕＧｅＮｉからなる金属層を形成する。ここで、半導体積層体２の上面にはｐ形電極４ａが、下面にはｎ型電極４ｂが形成され、 垂直メサストライプ構造をした共振器の半導体積層体２の積層方向に電流が流れるようになる。
ここで、上記構成の光変調器１００における断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層３が観察された。また、この埋め込み層の抵抗率は、 約１０9 Ωであり、従来のＲｕを添加したＩｎＰから構成される埋め込み層と比べて高抵抗であった。さらに、ＭＯＶＰＥ法によるＲｕ添加ＩｎＡｌＡｓ層の成長条件を、温度５８０〜６４０℃、圧力２０〜１５０ｔｏｒｒ、Ｖ／III比を１０〜５００の範囲で変えたが、いずれの範囲としても空孔のない高抵抗な埋め込み層を再現性よく得ることができた。
【００３１】
さらに、メサストライプ構造の高さが２μｍであるＲｕ添加ＩｎＰから構成される埋め込み層では３０％の半導体素子において空孔が観察されたのに対し、本発明におけるＲｕ添加ＩｎＡｌＡｓから構成される埋め込み層３ａでは半導体素子の１％以下であり、 歩留まりが向上した。
さらに、リーク電流は、２Ｖの逆バイアス時で９０％の素子で１ｎＡ以下となり、リーク電流の発生を抑制できたことが確認できた。
【００３２】
上記構成の光変調器１００において、垂直メサストライプ構造の周囲を覆う溝部の埋め込み層３ａを構成する化合物半導体を、Ｒｕが添加されたＩｎＡｌＡｓとしたことによって、それに接するようにｐ形を構成するための不純物としてＺｎが添加されたクラッド層を積層しても、ＺｎとＲｕとの相互拡散を抑制することができる。これは、化合物半導体結晶におけるＲｕの拡散速度がＦｅに比べて著しく遅いこと、さらにＩｎＡｌＡｓにおける不純物の拡散速度が、従来のＩｎＰと比べてきわめて遅いためである。このため、埋め込み層の抵抗率が低下せず、リーク電流が抑制された信頼性の高い光変調器を提供することが可能となる。ここで、本実施の形態における光変調器は、印加電圧１．５Ｖで消光比１５ｄB 、１５ＧＨｚの変調特性を得ることができた。
【００３３】
また、Ｒｕが添加されたＩｎＡｌＡｓは、その成長において、表面加工層や酸化層の影響を受けにくく、メサストライプ等を構成するためのドライエッチングやウェットエッチングを行った表面層に対しても、空孔のない埋め込み層３ａが実現できる。
さらに、添加されたＲｕとＩｎＡｌＡｓを構成するＡｓの結合力は、Ｒｕと従来のＩｎＰを構成するＰとの結合力と比べて極めて弱いため、ＩｎＡｌＡｓの結晶成長中に析出物ができにくくなる。よって、Ｒｕが添加されたＩｎＰのように、非常に狭い条件下で成長を行う必要がなくなり、容易に高抵抗である半導体結晶層を成長させることが可能となる。
【００３４】
次に、本発明における第１の実施形態について図７〜図９を参照して説明する。図７〜図９は、それぞれ本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層を併用して埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本実施形態における光変調器１００ａは、第１の参考例の形態と同様の構成をしており、メサストライプ構造の側壁を覆うように埋め込まれる化合物半導体として、第１の参考例の形態と同様のＲｕが添加された添加ＩｎＡｌＡｓ層３ａの上面に、Ｒｕが添加されたＩｎＰ層３ｂが成膜されている。ここで、Ｒｕが添加されたＩｎＰ層３ｂの原料として、トリメチルインジウム、フォスフィン、ビスジメチルペンタディエニルルテニウムを使用した。
【００３５】
本実施形態の製造方法として、まず、図１〜図３に示す製造工程を経た後、図７に示すように、メサストライプ構造からなる共振器の最上層であるｐ形ＩｎＧａＡｓ電極層２５の上面に、ＳｉＯ2 マスク５を形成する。次いで、 図８に示すように、実施例１と同様に公知のＭＯＶＰＥ法によって、Ｒｕを添加しながら、ＩｎＡｌＡｓを０．２μｍエピタキシャル成長させた後、その上面に、Ｒｕを添加しながらＩｎＰを２μｍエピタキシャル成長させた。ここで、成長条件として、成長温度５８０℃、成長圧力４０ｔｏｒｒ、Ｖ／III比はＲｕ添加ＩｎＡｌＡｓが２００、Ｒｕ添加ＩｎＰが１０とした。
【００３６】
このようにすると、化合物半導体における成長速度の面方位依存性により、図８に示すように、メサストライプ構造の側壁には、Ｒｕが添加されたＩｎＡｌＡｓ層３ａが０．２μｍ堆積される。そのため、次のＲｕ添加ＩｎＰの成長において、表面加工層や酸化層の影響を受けることがない。
その後、第１の参考例の形態と同様の方法で、図９に示すようにｐ形電極４ａ及びｎ形電極４ｂを形成して、光変調器１００ａを完成させる。
【００３７】
ここで、上記構成の光変調器１００ａにおける断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層３が観察され、素子中に空孔のある割合は、２％以下であった。これは、Ｒｕが添加されたＩｎＡｌＡｓ層３ａの成長直後に、Ｒｕが添加されたＩｎＰ層３ｂを成長させたことによって、Ｒｕ添加ＩｎＰ層３ｂの成長途中に空孔が生じなくなったためである。ここで、Ｒｕが添加されたＩｎＡｌＡｓ層が可及的に薄くても、空孔のない埋め込み層３を形成することが可能である。
【００３８】
また、埋め込み層３として、まず、Ｒｕが添加されたＩｎＡｌＡｓ層３ａを積層したのち、その上面にＲｕが添加されたＩｎＰ層３ｂを積層したことによって、表面にＡｌを含有する層が露出しなくなるため、受光素子搭載変調器等の複合化光変調器を作製するために有効である。
次いで、本発明における第２の実施形態として図１０〜図１５を参照して説明する。図１０〜図１５は、それぞれ本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【００３９】
本実施の形態における半導体レーザ１００Ａは、ｐ形ＩｎＰからなる半導体基板１Ａと、その上面に設けられ、発光部を有する半導体積層体２Ａと、当該発光部の周囲を覆うように埋め込まれた化合物半導体３と、さらに上面に設けられたｎ形電極４Ｂと、半導体基板１Ａの下面に設けられたｐ形電極４Ａと、 から構成されている。
【００４０】
半導体積層体２Ａは、半導体基板１Ａ上に順次積層された、膜厚約０．５μｍのｐ形ＩｎＰクラッド層２１Ａ、膜厚約０．１μｍの無添加のＩｎＧａＡｓＰ層２２Ａ、層厚０．１μｍの無添加のＩｎＧａＡｓＰ層２３Ａ、層厚約０．１μｍの無添加のＩｎＧａＡｓＰ層２４Ａ、膜厚約０．５μｍのｎ形ＩｎＰクラッド層２５Ａ、層厚約０．１μｍのｎ形ＩｎＧａＡｓＰ層２６Ａ、層厚約０．３μｍのｎ形ＩｎＧａＡｓからなる電極層２７Ａと、からなる。
【００４１】
これら積層した半導体積層体２Ａのうち、メサストライプ構造を有する共振器の周囲には、凹状の溝部が形成されており、その溝部には、Ｒｕが添加されたＩｎＡｌＡｓ層３Ａと、その上面にＦｅが添加されたＩｎＰ層３Ｂとが埋め込まれている。ここで、ＩｎＡｌＡｓ層３Ａ、 及びＩｎＰ層３Ｂを構成する化合物半導体の原料及びｐ形電極４Ａ及びｎ型電極４Ｂの形成材料は、第１の実施形態と同様である。
【００４２】
また、本実施の形態における半導体レーザ１００Ａの製造方法は、第１の実施形態と同様、まず、図１０〜図１２に示すように、半導体基板１Ａ上に積層した半導体積層体２Ａにメサストライプ構造を形成する。次に、図１３に示すように、共振器の最上面であるｎ形ＩｎＧａＡｓ電極層２７Ａ上に、ＳｉＯ2 マスク５Ａを形成する。
【００４３】
その後、メサストライプ構造の周囲に形成された溝部の底面に、上述のＭＯＶＰＥ法によって、Ｒｕを添加しながらＩｎＡｌＡｓ層３Ａを成長させた。ここで、この成長条件として、成長温度６２０℃、 成長圧力１００ｔｏｒｒ、 Ｖ／III比１００とし、ビスジメチルペンタディエニルルテニウムは２０℃でバブルし、１ａｔｍ、０℃の条件下、１０００ｃｍ3 ／ｍｉｎを流した。さらに、その上面に、Ｆｅを添加しながら、ＩｎＰ層３Ｂを成長させた。ここで、Ｆｅの原料として、ビス（ペンタジエニル）鉄を使用した。
【００４４】
そして、ＳｉＯ2 マスク５Ａを除去した後、 共振器及び埋め込み層３の上面ににｎ形電極４Ｂを、半導体基板１Ａの下面にはｐ形電極４Ａを形成し、本実施の形態における半導体レーザ１００Ａを完成する。
上記構成の半導体レーザ１００Ａにおいて、上述のＭＯＶＰＥ法によるＲｕ添加ＩｎＡｌＡｓ層３Ａの成長条件を、成長温度５８０〜６４０℃、成長圧力２０〜１５０ｔｏｒｒ、Ｖ／III比１０〜５００の範囲で変えたが、いずれの範囲としても空孔のほとんど見られない良質な埋め込み層３を再現性よく得ることが可能となった。よって、リーク電流がほとんど発生しない高出力レーザを形成することが可能となる。
【００４５】
また、本実施の形態における半導体レーザ１００Ａの活性層を、ＩｎＡｌＡｓーＩｎＧａＡｌＡｓ混晶多重量子井戸層で構成し、その側壁を埋め込んだが、活性層の側壁に空孔が発生することなく、高効率、高信頼性を有する半導体レーザ１００Ａを得ることができる。
さらに、Ｒｕを添加したＩｎＡｌＡｓ層３Ａで構成される埋め込み層３の上面に、Ｆｅを添加したＩｎＰ層３Ｂを積層しても、リーク電流が少なく高効率の半導体レーザ１００Ａを実現することが可能となる。
【００４６】
ここで、第１〜第２の実施の形態において、Ｒｕが添加される化合物半導体をＩｎＡｌＡｓとしたが、これに限らず、ＩｎＧａＡｌＡｓからなる化合物半導体としても同様の効果が得られる。特に、ＩｎＧａＡｌＡｓにおけるＧａとＡｌとの組成を変化させることで、ＩｎＰ基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることができるため、光の伝搬モードを調節することが可能となる。
【００４７】
また、第１〜第２の実施形態において、半導体光素子を光変調器及び半導体レーザとしたが、これに限らず、他の半導体光素子、例えば半導体光増幅器や導波路形受光素子などに適用することも可能である。
さらに、多重量子井戸層として、ＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓからなるＭＱＷ層を取り扱っているが、ＩｎＧａＡｓＰ−ＩｎＧａＡｓ（Ｐ）ＭＱＷや、ＩｎＧａＡｓ（Ｐ）バルク層等のＩｎＰを基板とするすべての系におけるバルク層、多重量子井戸層等の構造に有効であることはいうまでもない。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、埋め込み層として、成長条件を狭めることなく、空孔ができにくく、リーク電流の発生しにくい良質な半導体結晶層を得ることができるため、リーク電流の発生を抑制するとともに、空孔がなく再現性の良好な半導体光素子、例えば半導体光増幅器や導波路形受光器などを提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図２】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図３】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図４】 本発明の実施例および参考例の形態におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図５】 本発明の参考例の形態１におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図６】 本発明の参考例の形態１におけるＲｕを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図７】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図８】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図９】 本発明におけるＲｕを添加した化合物半導体と従来のＲｕを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図１０】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１１】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１２】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１３】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１４】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１５】 本発明におけるＲｕを添加した化合物半導体と従来のＦｅを添加したＩｎＰ層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図１６】 従来の化合物半導体を埋め込み層として使用した半導体光素子の一製造工程を示す断面図である。
【符号の説明】
１、１Ａ 半導体基板
２、２Ａ 半導体積層体
３ａ、３Ａ Ｒｕ添加ＩｎＡｌＡｓ層
３ｂ Ｒｕ添加ＩｎＰ層
３Ｂ Ｆｅ添加ＩｎＰ層
４ａ、４Ａ ｐ形電極
４ｂ、４Ｂ ｎ形電極
５、５Ａ 絶縁層（ＳｉＯ2 ）
２１ ｎ形ＩｎＰ層
２１Ａ ｐ形ＩｎＰクラッド層
２２ ＭＱＷ層
２２Ａ ＩｎＧａＡｓＰ層
２３ ｐ形ＩｎＰ層
２３Ａ ＩｎＧａＡｓＰ層
２４ ｐ形ＩｎＧａＡｓＰ層
２４Ａ ＩｎＧａＡｓＰ層
２５ ｐ形ＩｎＧａＡｓ電極層
２５Ａ ｎ形ＩｎＰクラッド層
２６Ａ ｎ形ＩｎＧａＡｓＰ層
２７Ａ ｎ形ＩｎＧａＡｓからなる電極層
１００、１００ａ 光変調器
１００Ａ 半導体レーザ
Claims (1)
- インジウムアルミニウム砒素又はインジウムガリウムアルミニウム砒素に、ルテニウムを添加した化合物半導体を、活性層が表面にでているメサストライプ構造の側面に接した埋め込み層として使用し、前記埋め込み層の上面に、ルテニウムの添加されたインジウムリン又は鉄の添加されたインジウムリンを、別の埋め込み層として使用したことを特徴とする半導体光素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119443A JP3825652B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体光素子 |
| DE60212755T DE60212755T2 (de) | 2001-04-18 | 2002-04-17 | Optische Halbleitervorrichtung und Herstellungsverfahren |
| EP02252724A EP1251610B1 (en) | 2001-04-18 | 2002-04-17 | Semiconductor optical device and the fabrication method |
| US10/124,835 US6717187B2 (en) | 2001-04-18 | 2002-04-18 | Semiconductor optical device and the fabrication method |
| US10/775,806 US6982469B2 (en) | 2001-04-18 | 2004-02-09 | Semiconductor optical device and the fabrication method |
| US11/240,903 US7060518B2 (en) | 2001-04-18 | 2005-09-30 | Semiconductor optical device and the fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119443A JP3825652B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314196A JP2002314196A (ja) | 2002-10-25 |
| JP3825652B2 true JP3825652B2 (ja) | 2006-09-27 |
Family
ID=18969662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119443A Expired - Fee Related JP3825652B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825652B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211141A (ja) * | 2007-02-28 | 2008-09-11 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置及び光半導体モジュール |
| JP2010219102A (ja) | 2009-03-13 | 2010-09-30 | Opnext Japan Inc | 半導体レーザ素子 |
| JP5189200B2 (ja) * | 2011-12-05 | 2013-04-24 | 日本電信電話株式会社 | 光半導体装置 |
| JP2013149665A (ja) * | 2012-01-17 | 2013-08-01 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ |
| JP7306779B2 (ja) | 2019-09-13 | 2023-07-11 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
| CN112838152B (zh) * | 2019-11-25 | 2022-06-14 | 山东浪潮华光光电子股份有限公司 | 一种具有特定图形的发光二极管外延结构及其制备方法 |
| CN116157925A (zh) * | 2020-10-09 | 2023-05-23 | 三菱电机株式会社 | 波导型受光元件 |
-
2001
- 2001-04-18 JP JP2001119443A patent/JP3825652B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314196A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
| US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
| US8003995B2 (en) | Semiconductor optical device with suppressed double injection phenomenon | |
| US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JP3825652B2 (ja) | 半導体光素子 | |
| KR20120123123A (ko) | 광전자 소자 | |
| JP4072937B2 (ja) | 半導体光素子 | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| JP2003101125A (ja) | 導波路型光素子 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2009059919A (ja) | 光半導体デバイス及びその作製方法 | |
| EP1193771B1 (en) | Method for fabricating an optical semiconductor device | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 | |
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JP2024090404A (ja) | 光半導体素子の製造方法 | |
| JPH08111564A (ja) | 半導体素子とその製造方法 | |
| JPH08222809A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3825652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |