JP3823845B2 - 実装構造体 - Google Patents
実装構造体 Download PDFInfo
- Publication number
- JP3823845B2 JP3823845B2 JP2002050456A JP2002050456A JP3823845B2 JP 3823845 B2 JP3823845 B2 JP 3823845B2 JP 2002050456 A JP2002050456 A JP 2002050456A JP 2002050456 A JP2002050456 A JP 2002050456A JP 3823845 B2 JP3823845 B2 JP 3823845B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting structure
- semiconductor chip
- mounting
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ又は液晶表示装置若しくは有機EL（Electroluminescence）表示装置等を実装した実装構造体に関する。
【０００２】
【従来の技術】
現在、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングが案出されている。
【０００３】
かかる小型の半導体チップは、例えば所謂ＴＡＢ（Tape Automated Bonding）技術を用いてフイルム等の可撓性基板上に実装される。あるいは、ガラスエポキシ基板、フェノール樹脂基板、又は半導体基板等の基板上に実装される。あるいは、ＣＯＧ（Chip On Glass）技術を用いてガラス基板上に実装される。これらの基板上に半導体チップを実装する場合、例えばバンプとして半導体チップに形成された電極と、基板上に形成された配線又は端子とを、電気的に接続する必要がある。これらの接続方法として、近年では、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を用いて半導体チップを実装する方法が案出されている。
【０００４】
この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。この異方性導電膜を用いて基板上に半導体チップを実装するには、案内板上に基板を載置し、次に基板と半導体チップとの間に異方性導電膜を配置する。次に基板の配線又は端子と、半導体チップの電極との相対的な位置合わせを行う。次に加圧・加熱ツールを半導体チップ裏面に当接して半導体チップを加熱・加圧することにより、半導体チップと、基板とを、異方性導電膜の接着剤により接続させる。このとき、半導体チップの電極と、基板に形成された配線又は端子と、の間に挟持された異方性導電膜中の導電粒子によって、半導体チップの電極と、基板に形成された配線又は端子とが、電気的に接続される。
【０００５】
尚、以上の説明においては、フイルム等の可撓性基板、ガラスエポキシ基板、フェノール樹脂基板、あるいは半導体基板等の基板、又はガラス基板上に異方性導電膜を用いて半導体チップを搭載する場合を例に挙げて説明した。また、他の例としては、例えば可撓性基板の一種であるフイルム基板の配線と、液晶パネルの配線端子との接続や、あるいは、可撓性基板の配線と、セラミックス基板の配線端子との接続等に、異方性導電膜による接続は用いられている。
【０００６】
【発明が解決しようとする課題】
ところで、上述したように異方性導電膜を用いて半導体チップを基板上に実装する場合、又は、可撓性基板と基板とを接続するに場合には、加熱・加圧ツールを用いて半導体チップあるいは可撓性基板を介して異方性導電膜を加熱・加圧する必要がある。このとき、異方性導電膜に含まれる接着用樹脂を硬化させるために、接着用樹脂の硬化に必要となる熱量以上の熱量を異方性導電膜に与える必要がある。
【０００７】
しかしがなら、従来は表面が平坦な案内板上に裏面が平坦な基板を載置した状態で、加圧・加熱ツールにより加圧・加熱しており、案内板上に載置した基板と案内板との接触面積が大きい。このため、加熱・加圧ツールから半導体チップを介して異方性導電膜に供給される熱の内、基板を介して案内板へ放散される熱量が大きく、異方性導電膜の接着用樹脂が硬化しない、あるいは異方性導電膜の接着用樹脂の硬化時間が長くなるという問題があった。
【０００８】
異方性導電膜の接着用樹脂を硬化させる手段としては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることも可能ではあるが、加熱温度の高い加熱・加圧ツールで、半導体チップを加熱する状態が長時間に亘ると、半導体チップの熱破壊を引き起こす虞が考えられる。また、可撓性基板の一種であるフイルム基板の配線と、基板の配線端子との接続においては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることで、フイルム基板の熱劣化を引き起こす虞が考えられる。また、半導体チップや可撓性基板の実装に要する時間が長くなると、製造効率は低下する。このため、信頼性を向上させる観点及び製造効率の向上の観点からは半導体チップや可撓性基板の実装に要する接続時間は極力短いことが望ましい。さらに半導体チップや可撓性基板の接続に要する接続温度を抑制することが望ましい。
【０００９】
このためには上述の案内板からの熱放散を抑制する必要がある。案内板からの熱放散を抑制する方法としては、案内板に加熱機構を設けて案内板を予備加熱することにより、案内板上に載置した基板を加熱して、案内板と基板との温度差（ひいては、異方性導電膜と基板との温度差）を小さくする方法が考えられる。しかしながら、この方法では基板の温度が上昇して、基板の反りや変形等が発生することで、接続条件範囲が狭まるという問題がある。
【００１０】
この問題は異方性導電膜を用いて半導体チップを基板上に実装する場合のみならず、半導体チップの電極と基板に形成された配線又は端子とを熱圧着する場合、合金接続する場合、又はハンダ付けする場合にも生ずる接続温度不足にかかわる問題である。熱圧着は、例えば半導体チップの電極として金バンプが形成され、基板に金端子が形成されるときに行われ、合金接続は、例えば半導体チップの電極として金バンプが形成され、基板に錫の端子が形成されているときに行われ、ハンダ付けは例えば半導体チップの電極としてハンダバンプが形成され、基板の端子にハンダが付いているときに行われる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、信頼性の低下及び基板の反り等を引き起こさずに、接続温度の上昇を抑制して、さらに短時間で、可撓性基板と基板との実装を行うことができる実装構造体を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の実装構造体は、第１基板と、当該第１基板に実装された第２基板を有する実装構造体において、
前記第１基板には、前記第２基板である可撓性基板が実装されている面の裏面であって、少なくとも前記可撓性基板の実装位置に対応する位置に粗面が形成されていることを特徴とする。
この発明によれば、第１基板の、第２基板である可撓性基板が実装されている面の裏面であって、少なくとも可撓性基板の実装位置に対応する位置に粗面が形成されているため、実装構造体を製造する際の第１基板と載置面の接触面積を少なくすることができ、第１基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第１基板に接続することができる。
また、熱の放散量が少ないことから、可撓性基板に与える加熱温度を低温にすることが可能となり、過度の温度上昇によって引き起こされる熱破壊などを抑制することが可能となる。更に、可撓性基板を第１基板に接続させる際に、載置面を加熱していないため、第１基板の変形を抑制することができる。
また、本発明の実装構造体は、前記粗面の面荒さは、０．１μｍから５μｍの範囲であることが好ましい。
更に、本発明の実装構造体は、前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることが好ましい。
また更に、本発明の実装構造体は、前記第１基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることが好ましく、更には、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好適である。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態による実装構造体について詳細に説明する。図１は、参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。図１に示した製造装置は、製造すべき実装構造体を載置する載置台１と、載置台１の上面１ａに直交する方向、つまり鉛直上下方向に移動可能に構成され、載置台１の上面１ａに載置された実装構造体を加熱及び加圧するヘッド２とを備える。
【００１４】
図２に示すように、載置台１の上面１ａの一部には凹部４が形成されており、この凹部４に案内板３を嵌合する構成である。図２は、図１中のＡ−Ａ線の矢視断面図であって、（ａ）は案内板３が凹部４に嵌合されている状態を示す図であり、（ｂ）は案内板３が凹部４から取り外された状態を示す図である。案内板３は、載置台１の上面１ａに載置される基板の材質、熱伝導率、又は基板の底面の荒さに応じて上面の荒さ及び材質を変えるために設けられる。案内板３は鏡面であってもよいが、載置台１の上面１ａに載置される基板の裏面の面荒さよりも粗くないこと、換言すると基板の裏面の面荒さが案内板３の上面の面荒さよりも粗いことが好ましい。
【００１５】
また、載置台１の上面１ａには、載置される基板を吸着して保持するために、図示せぬ真空ポンプに接続されている吸着口５が形成されている。図１では、吸着口５が凹部４以外の４箇所に形成されている場合を例に挙げて示しているが、吸着口５の数及び位置は任意である。また、この吸着口５は凹部４内に形成されていても良い。かかる構成の場合には、吸着口５に当接する位置に孔が形成されている案内板３を用いる必要がある。尚、案内板４は、金属又はセラミックス又はガラス等、任意の材質を用いることができる。但し、実装構造体を製造するときには、ヘッド２で加圧されるため、案内板４は加圧圧力以上の圧力に耐え得る硬度を有し、接続温度以上の耐熱性を有する材質であることが必要である。更にこれらの条件を満たした上に、熱伝導率の低い材質であれば更に好適である。
【００１６】
ヘッド２は、その内部にヒータ等の加熱機構が設けられており、８０℃〜５００℃程度の温度範囲で任意の温度に設定することが可能に構成されている。ヘッド２の底面、つまり製造すべき実装構造体に当接する面が平面に形成されている。尚、製造すべき実装構造体の形状に合わせて当接面の形状を可変とするために、ヘッド２の底面に治具を取り付けられる構成であることが好ましい。かかる構成とすることで、当接面を正方形形状、細長い矩形形状、その他の任意の形状に設定することが可能となる。
【００１７】
〔第１参考形態による実装構造体〕
図３は、第１参考形態による実装構造体を示す分解斜視図である。図３に示すように、第１参考形態による実装構造体１０は、配線基板１１と、配線基板１１上の所定の位置に実装される半導体チップ１２とから概略構成される。尚、図示は省略しているが、半導体チップ１２が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装した構成であっても良い。尚、配線基板１１は、本発明にいう第１基板に相当する。
【００１８】
配線基板１１は、例えばポリイミド等の可撓性を有するベース基板１３の上に形成されたＣｕ等の金属膜をパターニングして配線パターン１４を形成することによって製造される。尚、実際の配線パターン１４は、極めて狭い間隔をもって多数本がベース基板１３上に形成されているが、図１においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【００１９】
ベース基板１３として可撓性基板を用いてその上に実装部品を実装すればＣＯＦ（Chip On Film）方式の実装構造体が構成され、ベース基板１３として硬質の基板を用いてその上に実装部品を実装すればＣＯＢ（Chip On Board）方式の実装構造体が構成される。また、図１において、配線パターン１４には、実装構造体の一側辺部に形成される出力用端子１４ａ及びそれに対向する側辺部に形成される入力用端子１４ｂが含まれる。また、配線パターン１４の内、半導体チップ１２を装着するための領域に臨み出る部分は半導体接続用端子１５を構成する。
【００２０】
ベース基板１３の裏面の少なくとも一部は、図４に示すように、粗面とされている。図４は、異方性導電膜１６を用いて半導体チップ１２を配線基板１１上に搭載した状態における図３中のＢ−Ｂ線断面図である。ここで、ベース基板１３の裏面の少なくとも一部を粗面とするのは、実装構造体を製造する際に、実装構造体の一部をなし、載置台１上に載置されるベース基板１３の底面と載置台１の上面１ａ（案内板３を含む）との接触面積を少なくしてヘッド２からの熱が案内板３を介して放散されることを極力防止することにより、実装構造体を製造する際に必要な熱量を効率的に確保するためである。
【００２１】
ベース基板１３の裏面の少なくとも一部に形成される粗面の面荒さは、案内板３の上面及び載置台１の上面１ａの面荒さよりも粗く、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。その理由は、粗度が低すぎる（つまり、平坦な面に近い面である）と、案内板３の上面及び載置台１の上面１ａとの接触面積が大となって熱放散が大きくなり、逆に粗度が高すぎる（つまり、凹凸が大である）とヘッド２により加圧する際に、ベース基板１３の撓みを引き起こし、接続不良を起こす虞があるからである。ベース基板１３の裏面の粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００２２】
また、図３及び図４に示すように、半導体チップ１２は異方性導電膜１６を介して配線基板１１の所定位置に搭載される。半導体チップ１２は、その接合面、即ち能動面に、複数のバンプ１７が形成されており、このバンプ１７と配線基板１１に形成された配線パターン１４の一端に形成された半導体接続用端子１５とが導電粒子１６ｂを介して電気的に接続される。
【００２３】
この異方性導電膜１６は、導電性に異方性を持たせることのできる接着剤である。さらに詳しくは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等の導通のための導電粒子１６ｂをウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂１６ａ中に分散させ、該金属粒子の含有量、形状、大きさ等をコントロールして電気的接続をとろうとする部分に必要を応じて圧力を加えて接着剤層の厚み方向には導電性を有し、面方向には絶縁性を保持するようにした導電性が異方的である接着剤の膜のことである。また、図４に示すように、半導体チップ１２は、異方性導電膜１６の一部をなす接着用樹脂１６ａによって配線基板１１に接続される。
【００２４】
ここで、バンプ１７と半導体接続用端子１５との間に導電粒子１６ｂが圧縮力を持って挟持されるため、バンプ１７と半導体接続用端子１５との間が電気的に接続されることになる。一方、バンプ１７が形成されている部位以外の部位においては、半導体接続用端子１５との間で導電粒子１６ｂが圧縮力を持って挟持されないため、導通は取れていない。このようにして、バンプ１７各々と半導体接続用端子１５各々との間のみで導通をとることができる。
【００２５】
〔実装構造体の製造方法〕
次に、図３及び図４に示した第１参考形態による実装構造体を製造する場合を例に挙げて、一参考形態による実装構造体の製造方法について説明する。図５は、一参考形態による実装構造体の製造方法の一例を示すフローチャートである。また、図６〜図９は、図５に示したフローチャートの各工程における実装構造体の製造過程を示す断面図である。
【００２６】
実装構造体の製造が開始されると、まず半導体チップ１２の搭載位置が案内板３の上部に位置するように、配線基板１１を載置台１上に載置する工程が行われる（工程Ｓ１：第１工程）。図６は、図５中の工程Ｓ１を終了して、配線基板１１が載置台１上に載置された状態を示す断面図である。尚、図６に示したように、少なくとも半導体チップ１２の搭載位置に対応したベース基板１３の裏面は粗面とされている。
【００２７】
つまり、図６に示した例では、半導体チップ１２に形成されているバンプ１７と電気的に接続される半導体接続用端子１５を配線基板１１の表面として、配線基板１１の裏面が案内板３接触するように配線基板１１は案内板３上に載置される。図６を参照すると、半導体チップ１２の搭載位置に対応したベース基板１３の裏面が粗面であるため、ベース基板１３と案内板３との接触面積が少なくなっていることが分かる。尚、図１に示した吸着口５から吸気されているため、配線基板１１は載置台１上に吸着固定される。
【００２８】
配線基板１１が載置台１上に載置されると、次に、配線基板１１上の半導体チップ１２の搭載位置に異方性導電膜１６を貼付する工程が行われる（工程Ｓ２：第４工程）。図７は、図５中の工程Ｓ２が終了して配線基板１１上に異方性導電膜１６が配置された状態を示す断面図である。つまり、図７に示した例では、半導体接続用端子１５の形成位置及び半導体接続用端子１５の間を覆うように半導体チップ１２の配置範囲を含んで異方性導電膜が貼付される。
【００２９】
以上の工程が終了すると、異方性導電膜１６が貼付された配線基板１１の半導体接続用端子１５に対して、搭載すべき半導体チップ１２に形成されているバンプ１７の位置合わせを行い、半導体チップ１２と配線基板１１との間で異方性導電膜１６を挟持するように、半導体チップ１２を搭載位置に配置する工程が行われる（工程Ｓ３：第２工程）。図８は、図５中の工程Ｓ３が終了して、半導体チップ１２と配線基板１１とによって異方性導電膜１６が挟持された状態を示す断面図である。このとき、図８に示した例では、半導体チップ１２のバンプ１７が配線基板１１に形成されている半導体接続用端子１５の上方向に位置するように位置合わせされる。
【００３０】
半導体チップ１２の配置が完了すると、次にヘッド２を用いて半導体チップ１２を加熱しつつ加圧して、異方性導電膜を硬化し、半導体チップ１２を配線基板１１に対して接続させる工程が行われる（工程Ｓ４：第３工程）。図９は、図５中の工程Ｓ４が終了して、ヘッド２を用いて半導体チップ１２を配線基板１１に接続される様子を示す断面図である。図９に示すように、ヘッド２を用いて半導体チップ１２を加熱すると、その熱は半導体チップ１２を介して異方性導電膜１６に伝導する。尚、異方性導電膜１６への熱伝導を高くするために、半導体チップ１２の底面は平坦に形成されていることが好ましい。
【００３１】
異方性導電膜１６に伝導した熱の一部は配線基板１１を介して案内板３へ放熱されるが、図９に示す通り、少なくとも半導体チップ１２の搭載位置に対応するベース基板１３の裏面が粗面とされているため、ベース基板１３と案内板３との接触面積が少なく、よって配線基板１１から案内板３へ放散される熱量は少なくなる。従って、半導体チップ１２を介して異方性導電膜１６に伝導した熱は異方性導電膜１６に効率的に蓄積され、異方性導電膜１６の硬化のために効果的に用いられる。
【００３２】
異方性導電膜１６に供給される熱により、異方性導電膜１６は軟化・溶融し、ヘッド２が基板１２を配線基板１１の方向に加圧しているため、図９に示すように、半導体チップ１２が異方性導電膜１６の接着剤を流動させ、半導体チップ１２に形成されているバンプ１７と半導体接続用端子１５との間に異方性導電膜１６に含まれる導電粒子１６ｂが変形し挟持される。この状態を接着用樹脂が硬化温度に達する時間保持すると、異方性導電膜１６に供給される熱によって接着用樹脂１６ａが硬化し、バンプ１７と半導体接続用端子１５との間に導電粒子１６ｂが変形し挟持された状態（図４参照）で、半導体チップ１２が配線基板１１に接続される。以上の工程を経て、ヘッド２を半導体チップ１２から離すと、配線基板１１上に半導体チップ１２が搭載され、図３及び図４に示した第１参考形態による実装構造体１０が製造される。
【００３３】
以上説明した、一参考形態による実装構造体の製造方法によれば、少なくとも半導体チップ１２の搭載位置に対応したベース基板１３の裏面に粗面が形成されており、ベース基板１３を介して案内板３へ放散される熱を低減しているため、配線基板１１と半導体チップ１２との間の異方性導電膜１６に対して効率的に硬化に必要となる熱量を供給することができ、実装構造体の製造に要する時間を短縮することができる。また、ヘッド２の温度を、従来温度より低温に設定しても、異方性導電膜１６に含まれる接着用樹脂１６ａを硬化させるだけの熱量を異方性導電膜１６に与えることができる。よって、従来よりも半導体チップ１２に加える温度を低減することができるとともに、その熱を加えている時間を短縮することができる。その結果として、製造される実装構造体の信頼性を向上させることができる。
【００３４】
〔第1実施形態による実装構造体〕
図１０は、本発明の第1実施形態による実装構造体を示す分解斜視図である。図１０に示すように、本発明の第２実施形態による実装構造体２０は、大別すると液晶パネル２１と、液晶パネル２１に接続される実装基板２８とから構成される。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル２１に付設される。
【００３５】
液晶パネル２１は、シール材２２によって接着された一対の基板２３ａ及び基板２３ｂを有し、これらの基板２３ｂと基板２３ｂとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板２３ａと基板２３ｂとによって挟持されている。これらの基板２３ａ及び基板２３ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板２３ａ及び基板２３ｂがガラスによって形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。基板２３ａ及び基板２３ｂの外側表面には偏光板２４ａ及び偏光板２４ｂが貼り付けられている。尚、図１においては、偏光板２４ｂの図示を省略している。
【００３６】
また、基板２３ａの内側表面には電極２５ａが形成され、基板２３ｂの内側表面には電極２５ｂが形成される。これらの電極２５ａ，２５ｂはストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極２５ａ，２５ｂは、例えばＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等の透光性材料によって形成される。
【００３７】
基板２３ａは基板２３ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子２６が形成されている。これらの端子２６は、基板２３ａ上に電極２５ａを形成するときに電極２５ａと同時に形成される。従って、これらの端子２６は、例えばＩＴＯによって形成される。これらの端子２６には、電極２５ａから一体に延びるもの、及び導電材（不図示）を介して電極２５ｂに接続されるものが含まれる。
【００３８】
尚、実際の電極２５ａ，２５ｂ及び端子２６は、極めて狭い間隔をもって多数本が基板２３ａ及び基板２３ｂ上にそれぞれ形成されるが、図１０においては、液晶パネル２１の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子２６と電極２５ａとの接続状態及び端子２６と電極２５ｂとの接続状態も図１０においては図示を省略している。
【００３９】
また、基板２３ａの張り出し部の端子２６が形成されている面の裏面は、粗面とされている。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００４０】
また、実装基板２８は、前述した第１参考形態による実装構造体１０と同様の構成である。つまり、ベース基板１３上に配線パターン１４が形成された配線基板１１上の所定位置に半導体チップ１２が搭載された構成である。このように、本実施形態の実装構造体２０は、第１参考形態による実装構造体１０と同様の構成の実装基板２８に加えて液晶パネル２１を備えた構造である。尚、前述した実装構造体１０と同様に、実装基板２８にも半導体チップ１２が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装しても良い。また、図１０においても、実装基板２８の構造の理解を容易にするために、配線パターン１４の間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【００４１】
図１０に示すように、配線基板２８は、異方性導電膜２７を介して液晶パネル２１の基板２３ａに固定される。このとき、実装基板２８の出力用端子１４ａは異方性導電膜２７中の導電粒子２７ｂを介して基板２３ａの端子２６と電気的に接続される。この異方性導電膜２７は、前述した第１実施形態で用いられていた異方性導電膜１６と同様のものであり、例えば、図１１に示すように、熱可塑性又は熱硬化性の接着用樹脂２７ａの中に多数の導電粒子２７ｂを分散させることによって形成される。また、図１１からも分かるように、少なくとも実装基板２８の実装位置に対応する基板２３ａの裏面は粗面とされている。図１１は、異方性導電膜２７により実装基板２８と液晶パネル２１とが接続される様子を示す断面図である。尚、本実施形態では、液晶パネル２１の一部をなす基板２３ａが本発明にいう第１基板に相当し、実装基板２８が本発明にいう第２基板に相当する。
【００４２】
図１０に示した本発明の第1実施形態による実装構造体の製造方法は、基本的に図５に示したフローチャートと同様の工程により製造される。図１２は、本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、液晶パネル２１の基板２３ａが載置台１及び案内板３と接触するように、液晶パネル２１を載置台１上に載置する（工程Ｓ１）。このとき、少なくとも基板２３ａに対する実装基板２８の実装位置（図１２において、異方性導電膜２７が貼付されている位置）が案内板３の上方に位置するように液晶パネル２１を載置台１上に載置する。載置台１上において、液晶パネル２１は吸着固定される。
【００４３】
液晶パネル２１の載置台１上への載置が完了すると、搭載基板２８が搭載される基板２３ａの位置に異方性導電膜２７を貼付し（工程Ｓ２）、更に、半導体チップ１２が搭載された面を下側にして、出力用端子１４ａが異方性導電膜２７の上方向に位置するように搭載基板２８の位置合わせを行う（工程Ｓ３）。以上の工程が終了すると、図１２に示すようにヘッド２を用いて出力用端子１４ａが形成されている配線基板１１の裏面を加熱・加圧して、異方性導電膜２７中の導電粒子２７ｂを介して出力用端子１４ａと基板２３ａに形成されている配線２６との導通をとるとともに、接着用樹脂２７ａにより配線基板１１を基板２３ａの端部に接着させる。
【００４４】
以上の工程を経ることにより、図１３に示した液晶表示装置としての実装構造体２０が製造される。図１３は、本発明の第1実施形態による実装構造体の外観を示す斜視図である。図１３に示した構成の実装構造体において、実装基板２８に搭載されている半導体チップ１２としては、液晶駆動用として機能するＩＣ（Integrated Circuit）が搭載される。図１３に示した実装構造体２０においては、配線基板１１が可撓性のあるベース基板１３を含んで構成されているため、配線基板１１を折り曲げることにより、実装構造体の実装スペースの省略化をすることができるとともに、実装構造体２０と他の基板とのレイアウトの自由度が高くなる。
【００４５】
〔第２参考形態による実装構造体〕
図１４は、第２参考形態による実装構造体の外観を示す斜視図である。図１４に示した第２参考形態による実装構造体は、ガラス基板上に直接半導体チップを搭載した所謂ＣＯＧ（Chip On Glass）構造の実装構造体である。図１４に示した参考形態による実装構造体３０はシール材によって周囲が互いに接着された一対の基板３１ａ，３１ｂを備える。シール材は、例えば、スクリーン印刷等の印刷技術を用いて形成され、基板３１ａ，３１ｂは、例えばガラス等の材料又はプラスチック等の可撓性を有するフイルム材料等により形成された基板素材に各種の要素を形成することにより製造される。基板３１ａ，３１ｂがガラスにより形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。尚、基板３１ｂは、本発明にいう第１基板に相当する。
【００４６】
基板３１ａ，３１ｂの間に形成される間隙、所謂セルギャップは、複数のスペーサによってその寸法が均一に、例えば５μｍ程度に規定され、その節ギャップ内のシール材によって液晶が封入され、基板３１ａと基板３１ｂとの間で挟持される。基板３１ａの液晶側表面（基板３１ｂとの対向面）には図示せぬ電極が、基板３１ｂの液晶側表面（基板３１ａとの対向面）には電極３２が、それぞれ多数平行に形成されている。基板３１ａに形成されている電極と、基板３１ｂに形成されている電極３２とは互いに直交する方向に配置され、これらの電極がドットマトリクス状に交差する複数の点は、像を表示するための画素を構成する。また、基板３１ａ及び３１ｂの外側表面には、それぞれ、偏光板３３ａ及び３３ｂがそれぞれ貼り付けられている。
【００４７】
基板３１ｂは液晶が封入される液晶領域部分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部Ｈを有する。即ち、基板３１ｂは基板３１ａの端面より張り出しており、基板３１ｂに形成されている電極３２は、その張出し部Ｈへそのまま延び出した形で形成されている。また、基板３１ａに形成されている図示せぬ電極は、シール材の内部に分散した導通材（不図示）を介して基板３１ｂ上に形成されている電極３４との導通が図られており、電極３４は張出し部Ｈへ延び出て配線形成されている。
【００４８】
張出し部Ｈには液晶駆動用の半導体チップ３５が実装される矩形状の実装領域が設けられている。半導体チップ３５は異方性導電膜により実装領域に接続されて実装されている。図１４に示すように、半導体チップ３５の実装領域には、その三辺側から電極３２及び基板３１ａに接続されている電極３４の端部が引き込まれている。また、この実装領域の残りの一辺側からは外部回路との接続のための接続端子３６の端部が引き込まれている。半導体チップ３５の搭載位置に対応する基板３１ｂの裏面には粗面が形成されている（図１４においては図示省略）。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００４９】
図１４に示した本発明の第３実施形態による実装構造体の製造方法は、基本的に図５に示したフローチャートと同様の工程により製造される。図１５は、本発明の第３実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、まず基板３１ａよりも基板３１ｂが下側に位置する状態で基板３１ａ，３１ｂを載置台１上に載置する。このとき、基板３１ｂが載置台１の上面及び案内板３に接触する訳であるが、少なくとも半導体チップ３５の搭載位置が案内板３の上方に位置するように、基板３１ａ，３１ｂを配置する（工程Ｓ１）。かかる配置とすることで、少なくとも半導体チップ３５の搭載位置に対応する基板３１ｂの裏面の位置に形成された粗面が案内板３上に配置される。尚、基板３１ａ，３１ｂを載置台１上に載置するときには基板３１ｂが吸着固定されることが好ましい。
【００５０】
次に、基板３１ｂの上面であって、半導体チップ３５が搭載される位置に異方性導電膜３７を貼付し（工程Ｓ２）、基板３１ｂに対して半導体チップ３５の位置合わせをしてから、異方性導電膜３７上に半導体チップ３５を配置する（工程Ｓ３）。以上の工程が終了すると、図１５に示すようにヘッド２を用いて半導体チップ３５を加熱・加圧して、半導体チップ３５と基板３１ｂの張り出し部Ｈに形成されている電極３２，３４及び接続端子３６との導通をとるとともに、半導体チップ３５を基板３１ｂに接続させる。
【００５１】
以上の工程を経ることにより、図１４に示したＣＯＧ構造の液晶表示装置としての実装構造体３０が製造される。この構造の実装構造体３０は、表示面の一部をなす基板３１ｂに直接半導体チップ３５が搭載されているため、外形形状の小型化を図ることができる。
【００５２】
〔第３参考形態による実装構造体〕
図１６は、第３参考形態による実装構造体の概略構成を示す斜視図である。図１６に示した実装構造体４０は、半導体チップ４１が回路基板４２上に搭載されている。ここで、回路基板４２は、例えばガラスエポキシ基板等の有機系基板である。この回路基板４２には、例えば銅からなる配線パターンが所望の回路となるように形成されており、これらの配線パターンと半導体チップ４１とが、例えば異方性導電膜を介して電気的に接続されているとともに、半導体チップ４１が回路基板４２に固着されている。回路基板４２には、半導体チップ４１実装される面の裏面であって、少なくとも半導体チップ４１の実装位置に対応する位置に粗面が形成されている。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。尚、回路基板４２は、本発明にいう第１基板に相当する。
【００５３】
また、図１６中の回路基板４２として、シリコン基板又はセラミックス基板であってもよい。特に、回路基板４２がシリコン基板の場合には、裏面の粗面を化学的なエッチングまたは研磨により形成することが好ましい。これらの基板を用いる場合には、例えばスルーホールが形成され、回路基板４２の上面でスルーホールと半導体チップ４１とが電気的に接続され、回路基板４２の底面でスルーホールと図示せぬ基板（例えば、マザーボード等）とが接続される。図１６に示した構造を回路基板４２に対して垂直な方向に積み重ねることにより立体的な実装構造体を形成することもできる。尚、本参考形態においても、図５に示したフローチャートと同様の工程により実装構造体４０が製造される。
【００５４】
〔他の参考形態による実装構造体の製造装置〕
図１７は、他の参考形態による実装構造体の製造装置の要部を示す断面図である。図１７に示した他の参考形態は案内板３を介した熱放散をより効果的に低減するものである。図１７において、符号５０を付した部材は載置台１の上面１ａ又は案内板３の上面に載置される基板を示しており、符号５１を付した部材は基板５０上に搭載される半導体チップを示している。図１７（ａ）に示したように、案内板３及び基板５０の大きさに比べて半導体チップ５１の大きさが小さい場合には、基板５０と案内板３との接触面積を少なくして熱放散を極力少なくするために溝部５５が形成された案内板３を用いることが好ましい。
【００５５】
また、図１７（ｂ）に示すように、案内板３の大きさに比べて基板５０の大きさが大きい場合には、基板５０と載置台１の上面１ａの接触面積が大きくなり、基板５０を伝導した熱が載置台１の上面１ａから放散されるため好ましくない。このため、案内板３が嵌合される凹部４（図２（ｂ）参照）の周囲に溝部５６を形成し、載置台１の上面１ａと基板５０との接触面積を少なくすることが好ましい。同様の観点から、図１７（ｃ）に示すように、載置台１の上面１ａの位置を案内板３の上面よりも低く（換言すると、案内板３の上面を載置台１の上面１ａよりも高く）することが好適である。但し、図１７（ｃ）に示した構成とする場合には、基板５０の平坦度を大きく悪化させるがないように、載置台１の上面１ａの高さと案内板３の上面の高さとの関係を設定する必要がある。
【００５６】
尚、以上説明説明した本発明の第１実施形態及び第２参考形態においては、液晶パネルを含む実装構造体及びその製造方法を例に挙げて説明したが、本発明は液晶表示装置を含む実装構造体を製造する場合のみならず、有機ＥＬパネルを含む実装構造体を製造する場合にも適用することができる。
【００５７】
〔電子機器〕
以上、本発明の実施形態による実装構造体について説明したが、例えば以上説明した液晶パネルを含む実装構造体が搭載される電子機器について説明する。以上説明した液晶パネルを含む実装構造体、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図１８に示すノート型のパーソナルコンピュータ６０（電子機器）が製造される。
【００５８】
図１８は、参考形態による電子機器としてのノート型コンピュータを示す外観図である。図１８において６１は筐体であり、６２は液晶表示装置であり、６３はキーボードである。尚、図１８においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。図１９は、他の参考形態による電子機器としての携帯電話機を示す斜視図である。図１９に示した携帯電話機７０は、アンテナ７１、受話器７２、送話器７３、液晶表示装置７４、及び操作釦部７５等を備えて構成されている。また、図１９に示した携帯電話機においても液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構成であっても良い。
【００５９】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００６０】
以上、本発明の実施形態による実装構造体について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、第１基板としての配線基板又はガラス基板に対して、第２基板としての実装基板を、異方性導電膜を用いて実装することにより、実装構造体を製造する場合を例に挙げて説明した。しかしながら、本発明は異方性導電膜を用いずに第１基板と第２基板である可撓性基板とを加熱・加圧して製造する場合一般について適用することができる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、底面の一部に粗面が形成された第１基板を載置面上に載置して第１基板の底面と載置面との接触面積を少なくし、更に粗面の上方に可撓性基板が配置された状態で可撓性基板を加熱及び加圧して第１基板に接続させているため、第１基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第１基板に固着することができるという効果がある。
また、熱の放散量が少ないことから、可撓性基板に与える温度を従来よりも低い温度にすることができるため、熱破壊等を低減することができるため、信頼性を低下させることはないという効果がある。
更に、可撓性基板を第１基板に接続させる際に、第１基板を加熱していないため、第１基板の反りが生ずることはないという効果がある。
また、本発明によれば、可撓性基板と第１基板とを固着させるために、加熱及び加圧が必要な異方性導電膜を用いているため、可撓性基板と第１基板とを単に物理的に固着させるのみならず、可撓性基板と第１基板との電気的な導通を得ることができるため、小型・堅牢の実装構造体を効率的に製造する上で極めて好適であるという効果がある。
【図面の簡単な説明】
【図１】 参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。
【図２】 図１中のＡ−Ａ線の矢視断面図であって、（ａ）は案内板３が凹部４に嵌合されている状態を示す図であり、（ｂ）は案内板３が凹部４から取り外された状態を示す図である。
【図３】 第１参考形態による実装構造体を示す分解斜視図である。
【図４】 異方性導電膜１６を用いて半導体チップ１２を配線基板１１上に搭載した状態における図３中のＢ−Ｂ線断面図である。
【図５】 一参考形態による実装構造体の製造方法の一例を示すフローチャートである。
【図６】 図５中の工程Ｓ１を終了して、配線基板１１が載置台１上に載置された状態を示す断面図である。
【図７】 図５中の工程Ｓ２が終了して配線基板１１上に異方性導電膜１６が配置された状態を示す断面図である。
【図８】 図５中の工程Ｓ３が終了して、半導体チップ１２と配線基板１１とによって異方性導電膜１６が挟持された状態を示す断面図である。
【図９】 図５中の工程Ｓ４が終了して、ヘッド２を用いて半導体チップ１２を配線基板１１に接続される様子を示す断面図である。
【図１０】 本発明の第1実施形態による実装構造体を示す分解斜視図である。
【図１１】 異方性導電膜２７により実装基板２８と液晶パネル２１とが接続される様子を示す断面図である。
【図１２】 本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。
【図１３】 本発明の第1実施形態による実装構造体の外観を示す斜視図である。
【図１４】 第２参考形態による実装構造体の外観を示す斜視図である。
【図１５】 第２参考形態による実装構造体の製造工程を説明するための断面図である。
【図１６】 第３参考形態による実装構造体の概略構成を示す斜視図である。
【図１７】他の参考形態による実装構造体の製造装置の要部を示す断面図である。
【図１８】 参考形態による電子機器としてのノート型コンピュータを示す外観図である。
【図１９】 他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
１０，２０，３０，４０……実装構造体
１１……配線基板（第１基板）
１２，３５，４１，５１……半導体チップ
１６，２７，３７……異方性導電膜
２３ａ……基板（第１基板）
２８……実装基板（第２基板）
３１ｂ……基板（第１基板）
４２……回路基板（第１基板）
５０……基板（第１基板）
５５，５６……溝部
【発明の属する技術分野】
本発明は、半導体チップ又は液晶表示装置若しくは有機EL（Electroluminescence）表示装置等を実装した実装構造体に関する。
【０００２】
【従来の技術】
現在、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングが案出されている。
【０００３】
かかる小型の半導体チップは、例えば所謂ＴＡＢ（Tape Automated Bonding）技術を用いてフイルム等の可撓性基板上に実装される。あるいは、ガラスエポキシ基板、フェノール樹脂基板、又は半導体基板等の基板上に実装される。あるいは、ＣＯＧ（Chip On Glass）技術を用いてガラス基板上に実装される。これらの基板上に半導体チップを実装する場合、例えばバンプとして半導体チップに形成された電極と、基板上に形成された配線又は端子とを、電気的に接続する必要がある。これらの接続方法として、近年では、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を用いて半導体チップを実装する方法が案出されている。
【０００４】
この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。この異方性導電膜を用いて基板上に半導体チップを実装するには、案内板上に基板を載置し、次に基板と半導体チップとの間に異方性導電膜を配置する。次に基板の配線又は端子と、半導体チップの電極との相対的な位置合わせを行う。次に加圧・加熱ツールを半導体チップ裏面に当接して半導体チップを加熱・加圧することにより、半導体チップと、基板とを、異方性導電膜の接着剤により接続させる。このとき、半導体チップの電極と、基板に形成された配線又は端子と、の間に挟持された異方性導電膜中の導電粒子によって、半導体チップの電極と、基板に形成された配線又は端子とが、電気的に接続される。
【０００５】
尚、以上の説明においては、フイルム等の可撓性基板、ガラスエポキシ基板、フェノール樹脂基板、あるいは半導体基板等の基板、又はガラス基板上に異方性導電膜を用いて半導体チップを搭載する場合を例に挙げて説明した。また、他の例としては、例えば可撓性基板の一種であるフイルム基板の配線と、液晶パネルの配線端子との接続や、あるいは、可撓性基板の配線と、セラミックス基板の配線端子との接続等に、異方性導電膜による接続は用いられている。
【０００６】
【発明が解決しようとする課題】
ところで、上述したように異方性導電膜を用いて半導体チップを基板上に実装する場合、又は、可撓性基板と基板とを接続するに場合には、加熱・加圧ツールを用いて半導体チップあるいは可撓性基板を介して異方性導電膜を加熱・加圧する必要がある。このとき、異方性導電膜に含まれる接着用樹脂を硬化させるために、接着用樹脂の硬化に必要となる熱量以上の熱量を異方性導電膜に与える必要がある。
【０００７】
しかしがなら、従来は表面が平坦な案内板上に裏面が平坦な基板を載置した状態で、加圧・加熱ツールにより加圧・加熱しており、案内板上に載置した基板と案内板との接触面積が大きい。このため、加熱・加圧ツールから半導体チップを介して異方性導電膜に供給される熱の内、基板を介して案内板へ放散される熱量が大きく、異方性導電膜の接着用樹脂が硬化しない、あるいは異方性導電膜の接着用樹脂の硬化時間が長くなるという問題があった。
【０００８】
異方性導電膜の接着用樹脂を硬化させる手段としては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることも可能ではあるが、加熱温度の高い加熱・加圧ツールで、半導体チップを加熱する状態が長時間に亘ると、半導体チップの熱破壊を引き起こす虞が考えられる。また、可撓性基板の一種であるフイルム基板の配線と、基板の配線端子との接続においては、加熱加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることで、フイルム基板の熱劣化を引き起こす虞が考えられる。また、半導体チップや可撓性基板の実装に要する時間が長くなると、製造効率は低下する。このため、信頼性を向上させる観点及び製造効率の向上の観点からは半導体チップや可撓性基板の実装に要する接続時間は極力短いことが望ましい。さらに半導体チップや可撓性基板の接続に要する接続温度を抑制することが望ましい。
【０００９】
このためには上述の案内板からの熱放散を抑制する必要がある。案内板からの熱放散を抑制する方法としては、案内板に加熱機構を設けて案内板を予備加熱することにより、案内板上に載置した基板を加熱して、案内板と基板との温度差（ひいては、異方性導電膜と基板との温度差）を小さくする方法が考えられる。しかしながら、この方法では基板の温度が上昇して、基板の反りや変形等が発生することで、接続条件範囲が狭まるという問題がある。
【００１０】
この問題は異方性導電膜を用いて半導体チップを基板上に実装する場合のみならず、半導体チップの電極と基板に形成された配線又は端子とを熱圧着する場合、合金接続する場合、又はハンダ付けする場合にも生ずる接続温度不足にかかわる問題である。熱圧着は、例えば半導体チップの電極として金バンプが形成され、基板に金端子が形成されるときに行われ、合金接続は、例えば半導体チップの電極として金バンプが形成され、基板に錫の端子が形成されているときに行われ、ハンダ付けは例えば半導体チップの電極としてハンダバンプが形成され、基板の端子にハンダが付いているときに行われる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、信頼性の低下及び基板の反り等を引き起こさずに、接続温度の上昇を抑制して、さらに短時間で、可撓性基板と基板との実装を行うことができる実装構造体を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の実装構造体は、第１基板と、当該第１基板に実装された第２基板を有する実装構造体において、
前記第１基板には、前記第２基板である可撓性基板が実装されている面の裏面であって、少なくとも前記可撓性基板の実装位置に対応する位置に粗面が形成されていることを特徴とする。
この発明によれば、第１基板の、第２基板である可撓性基板が実装されている面の裏面であって、少なくとも可撓性基板の実装位置に対応する位置に粗面が形成されているため、実装構造体を製造する際の第１基板と載置面の接触面積を少なくすることができ、第１基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第１基板に接続することができる。
また、熱の放散量が少ないことから、可撓性基板に与える加熱温度を低温にすることが可能となり、過度の温度上昇によって引き起こされる熱破壊などを抑制することが可能となる。更に、可撓性基板を第１基板に接続させる際に、載置面を加熱していないため、第１基板の変形を抑制することができる。
また、本発明の実装構造体は、前記粗面の面荒さは、０．１μｍから５μｍの範囲であることが好ましい。
更に、本発明の実装構造体は、前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることが好ましい。
また更に、本発明の実装構造体は、前記第１基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることが好ましく、更には、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好適である。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態による実装構造体について詳細に説明する。図１は、参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。図１に示した製造装置は、製造すべき実装構造体を載置する載置台１と、載置台１の上面１ａに直交する方向、つまり鉛直上下方向に移動可能に構成され、載置台１の上面１ａに載置された実装構造体を加熱及び加圧するヘッド２とを備える。
【００１４】
図２に示すように、載置台１の上面１ａの一部には凹部４が形成されており、この凹部４に案内板３を嵌合する構成である。図２は、図１中のＡ−Ａ線の矢視断面図であって、（ａ）は案内板３が凹部４に嵌合されている状態を示す図であり、（ｂ）は案内板３が凹部４から取り外された状態を示す図である。案内板３は、載置台１の上面１ａに載置される基板の材質、熱伝導率、又は基板の底面の荒さに応じて上面の荒さ及び材質を変えるために設けられる。案内板３は鏡面であってもよいが、載置台１の上面１ａに載置される基板の裏面の面荒さよりも粗くないこと、換言すると基板の裏面の面荒さが案内板３の上面の面荒さよりも粗いことが好ましい。
【００１５】
また、載置台１の上面１ａには、載置される基板を吸着して保持するために、図示せぬ真空ポンプに接続されている吸着口５が形成されている。図１では、吸着口５が凹部４以外の４箇所に形成されている場合を例に挙げて示しているが、吸着口５の数及び位置は任意である。また、この吸着口５は凹部４内に形成されていても良い。かかる構成の場合には、吸着口５に当接する位置に孔が形成されている案内板３を用いる必要がある。尚、案内板４は、金属又はセラミックス又はガラス等、任意の材質を用いることができる。但し、実装構造体を製造するときには、ヘッド２で加圧されるため、案内板４は加圧圧力以上の圧力に耐え得る硬度を有し、接続温度以上の耐熱性を有する材質であることが必要である。更にこれらの条件を満たした上に、熱伝導率の低い材質であれば更に好適である。
【００１６】
ヘッド２は、その内部にヒータ等の加熱機構が設けられており、８０℃〜５００℃程度の温度範囲で任意の温度に設定することが可能に構成されている。ヘッド２の底面、つまり製造すべき実装構造体に当接する面が平面に形成されている。尚、製造すべき実装構造体の形状に合わせて当接面の形状を可変とするために、ヘッド２の底面に治具を取り付けられる構成であることが好ましい。かかる構成とすることで、当接面を正方形形状、細長い矩形形状、その他の任意の形状に設定することが可能となる。
【００１７】
〔第１参考形態による実装構造体〕
図３は、第１参考形態による実装構造体を示す分解斜視図である。図３に示すように、第１参考形態による実装構造体１０は、配線基板１１と、配線基板１１上の所定の位置に実装される半導体チップ１２とから概略構成される。尚、図示は省略しているが、半導体チップ１２が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装した構成であっても良い。尚、配線基板１１は、本発明にいう第１基板に相当する。
【００１８】
配線基板１１は、例えばポリイミド等の可撓性を有するベース基板１３の上に形成されたＣｕ等の金属膜をパターニングして配線パターン１４を形成することによって製造される。尚、実際の配線パターン１４は、極めて狭い間隔をもって多数本がベース基板１３上に形成されているが、図１においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【００１９】
ベース基板１３として可撓性基板を用いてその上に実装部品を実装すればＣＯＦ（Chip On Film）方式の実装構造体が構成され、ベース基板１３として硬質の基板を用いてその上に実装部品を実装すればＣＯＢ（Chip On Board）方式の実装構造体が構成される。また、図１において、配線パターン１４には、実装構造体の一側辺部に形成される出力用端子１４ａ及びそれに対向する側辺部に形成される入力用端子１４ｂが含まれる。また、配線パターン１４の内、半導体チップ１２を装着するための領域に臨み出る部分は半導体接続用端子１５を構成する。
【００２０】
ベース基板１３の裏面の少なくとも一部は、図４に示すように、粗面とされている。図４は、異方性導電膜１６を用いて半導体チップ１２を配線基板１１上に搭載した状態における図３中のＢ−Ｂ線断面図である。ここで、ベース基板１３の裏面の少なくとも一部を粗面とするのは、実装構造体を製造する際に、実装構造体の一部をなし、載置台１上に載置されるベース基板１３の底面と載置台１の上面１ａ（案内板３を含む）との接触面積を少なくしてヘッド２からの熱が案内板３を介して放散されることを極力防止することにより、実装構造体を製造する際に必要な熱量を効率的に確保するためである。
【００２１】
ベース基板１３の裏面の少なくとも一部に形成される粗面の面荒さは、案内板３の上面及び載置台１の上面１ａの面荒さよりも粗く、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。その理由は、粗度が低すぎる（つまり、平坦な面に近い面である）と、案内板３の上面及び載置台１の上面１ａとの接触面積が大となって熱放散が大きくなり、逆に粗度が高すぎる（つまり、凹凸が大である）とヘッド２により加圧する際に、ベース基板１３の撓みを引き起こし、接続不良を起こす虞があるからである。ベース基板１３の裏面の粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００２２】
また、図３及び図４に示すように、半導体チップ１２は異方性導電膜１６を介して配線基板１１の所定位置に搭載される。半導体チップ１２は、その接合面、即ち能動面に、複数のバンプ１７が形成されており、このバンプ１７と配線基板１１に形成された配線パターン１４の一端に形成された半導体接続用端子１５とが導電粒子１６ｂを介して電気的に接続される。
【００２３】
この異方性導電膜１６は、導電性に異方性を持たせることのできる接着剤である。さらに詳しくは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等の導通のための導電粒子１６ｂをウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂１６ａ中に分散させ、該金属粒子の含有量、形状、大きさ等をコントロールして電気的接続をとろうとする部分に必要を応じて圧力を加えて接着剤層の厚み方向には導電性を有し、面方向には絶縁性を保持するようにした導電性が異方的である接着剤の膜のことである。また、図４に示すように、半導体チップ１２は、異方性導電膜１６の一部をなす接着用樹脂１６ａによって配線基板１１に接続される。
【００２４】
ここで、バンプ１７と半導体接続用端子１５との間に導電粒子１６ｂが圧縮力を持って挟持されるため、バンプ１７と半導体接続用端子１５との間が電気的に接続されることになる。一方、バンプ１７が形成されている部位以外の部位においては、半導体接続用端子１５との間で導電粒子１６ｂが圧縮力を持って挟持されないため、導通は取れていない。このようにして、バンプ１７各々と半導体接続用端子１５各々との間のみで導通をとることができる。
【００２５】
〔実装構造体の製造方法〕
次に、図３及び図４に示した第１参考形態による実装構造体を製造する場合を例に挙げて、一参考形態による実装構造体の製造方法について説明する。図５は、一参考形態による実装構造体の製造方法の一例を示すフローチャートである。また、図６〜図９は、図５に示したフローチャートの各工程における実装構造体の製造過程を示す断面図である。
【００２６】
実装構造体の製造が開始されると、まず半導体チップ１２の搭載位置が案内板３の上部に位置するように、配線基板１１を載置台１上に載置する工程が行われる（工程Ｓ１：第１工程）。図６は、図５中の工程Ｓ１を終了して、配線基板１１が載置台１上に載置された状態を示す断面図である。尚、図６に示したように、少なくとも半導体チップ１２の搭載位置に対応したベース基板１３の裏面は粗面とされている。
【００２７】
つまり、図６に示した例では、半導体チップ１２に形成されているバンプ１７と電気的に接続される半導体接続用端子１５を配線基板１１の表面として、配線基板１１の裏面が案内板３接触するように配線基板１１は案内板３上に載置される。図６を参照すると、半導体チップ１２の搭載位置に対応したベース基板１３の裏面が粗面であるため、ベース基板１３と案内板３との接触面積が少なくなっていることが分かる。尚、図１に示した吸着口５から吸気されているため、配線基板１１は載置台１上に吸着固定される。
【００２８】
配線基板１１が載置台１上に載置されると、次に、配線基板１１上の半導体チップ１２の搭載位置に異方性導電膜１６を貼付する工程が行われる（工程Ｓ２：第４工程）。図７は、図５中の工程Ｓ２が終了して配線基板１１上に異方性導電膜１６が配置された状態を示す断面図である。つまり、図７に示した例では、半導体接続用端子１５の形成位置及び半導体接続用端子１５の間を覆うように半導体チップ１２の配置範囲を含んで異方性導電膜が貼付される。
【００２９】
以上の工程が終了すると、異方性導電膜１６が貼付された配線基板１１の半導体接続用端子１５に対して、搭載すべき半導体チップ１２に形成されているバンプ１７の位置合わせを行い、半導体チップ１２と配線基板１１との間で異方性導電膜１６を挟持するように、半導体チップ１２を搭載位置に配置する工程が行われる（工程Ｓ３：第２工程）。図８は、図５中の工程Ｓ３が終了して、半導体チップ１２と配線基板１１とによって異方性導電膜１６が挟持された状態を示す断面図である。このとき、図８に示した例では、半導体チップ１２のバンプ１７が配線基板１１に形成されている半導体接続用端子１５の上方向に位置するように位置合わせされる。
【００３０】
半導体チップ１２の配置が完了すると、次にヘッド２を用いて半導体チップ１２を加熱しつつ加圧して、異方性導電膜を硬化し、半導体チップ１２を配線基板１１に対して接続させる工程が行われる（工程Ｓ４：第３工程）。図９は、図５中の工程Ｓ４が終了して、ヘッド２を用いて半導体チップ１２を配線基板１１に接続される様子を示す断面図である。図９に示すように、ヘッド２を用いて半導体チップ１２を加熱すると、その熱は半導体チップ１２を介して異方性導電膜１６に伝導する。尚、異方性導電膜１６への熱伝導を高くするために、半導体チップ１２の底面は平坦に形成されていることが好ましい。
【００３１】
異方性導電膜１６に伝導した熱の一部は配線基板１１を介して案内板３へ放熱されるが、図９に示す通り、少なくとも半導体チップ１２の搭載位置に対応するベース基板１３の裏面が粗面とされているため、ベース基板１３と案内板３との接触面積が少なく、よって配線基板１１から案内板３へ放散される熱量は少なくなる。従って、半導体チップ１２を介して異方性導電膜１６に伝導した熱は異方性導電膜１６に効率的に蓄積され、異方性導電膜１６の硬化のために効果的に用いられる。
【００３２】
異方性導電膜１６に供給される熱により、異方性導電膜１６は軟化・溶融し、ヘッド２が基板１２を配線基板１１の方向に加圧しているため、図９に示すように、半導体チップ１２が異方性導電膜１６の接着剤を流動させ、半導体チップ１２に形成されているバンプ１７と半導体接続用端子１５との間に異方性導電膜１６に含まれる導電粒子１６ｂが変形し挟持される。この状態を接着用樹脂が硬化温度に達する時間保持すると、異方性導電膜１６に供給される熱によって接着用樹脂１６ａが硬化し、バンプ１７と半導体接続用端子１５との間に導電粒子１６ｂが変形し挟持された状態（図４参照）で、半導体チップ１２が配線基板１１に接続される。以上の工程を経て、ヘッド２を半導体チップ１２から離すと、配線基板１１上に半導体チップ１２が搭載され、図３及び図４に示した第１参考形態による実装構造体１０が製造される。
【００３３】
以上説明した、一参考形態による実装構造体の製造方法によれば、少なくとも半導体チップ１２の搭載位置に対応したベース基板１３の裏面に粗面が形成されており、ベース基板１３を介して案内板３へ放散される熱を低減しているため、配線基板１１と半導体チップ１２との間の異方性導電膜１６に対して効率的に硬化に必要となる熱量を供給することができ、実装構造体の製造に要する時間を短縮することができる。また、ヘッド２の温度を、従来温度より低温に設定しても、異方性導電膜１６に含まれる接着用樹脂１６ａを硬化させるだけの熱量を異方性導電膜１６に与えることができる。よって、従来よりも半導体チップ１２に加える温度を低減することができるとともに、その熱を加えている時間を短縮することができる。その結果として、製造される実装構造体の信頼性を向上させることができる。
【００３４】
〔第1実施形態による実装構造体〕
図１０は、本発明の第1実施形態による実装構造体を示す分解斜視図である。図１０に示すように、本発明の第２実施形態による実装構造体２０は、大別すると液晶パネル２１と、液晶パネル２１に接続される実装基板２８とから構成される。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル２１に付設される。
【００３５】
液晶パネル２１は、シール材２２によって接着された一対の基板２３ａ及び基板２３ｂを有し、これらの基板２３ｂと基板２３ｂとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板２３ａと基板２３ｂとによって挟持されている。これらの基板２３ａ及び基板２３ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板２３ａ及び基板２３ｂがガラスによって形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。基板２３ａ及び基板２３ｂの外側表面には偏光板２４ａ及び偏光板２４ｂが貼り付けられている。尚、図１においては、偏光板２４ｂの図示を省略している。
【００３６】
また、基板２３ａの内側表面には電極２５ａが形成され、基板２３ｂの内側表面には電極２５ｂが形成される。これらの電極２５ａ，２５ｂはストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極２５ａ，２５ｂは、例えばＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等の透光性材料によって形成される。
【００３７】
基板２３ａは基板２３ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子２６が形成されている。これらの端子２６は、基板２３ａ上に電極２５ａを形成するときに電極２５ａと同時に形成される。従って、これらの端子２６は、例えばＩＴＯによって形成される。これらの端子２６には、電極２５ａから一体に延びるもの、及び導電材（不図示）を介して電極２５ｂに接続されるものが含まれる。
【００３８】
尚、実際の電極２５ａ，２５ｂ及び端子２６は、極めて狭い間隔をもって多数本が基板２３ａ及び基板２３ｂ上にそれぞれ形成されるが、図１０においては、液晶パネル２１の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子２６と電極２５ａとの接続状態及び端子２６と電極２５ｂとの接続状態も図１０においては図示を省略している。
【００３９】
また、基板２３ａの張り出し部の端子２６が形成されている面の裏面は、粗面とされている。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００４０】
また、実装基板２８は、前述した第１参考形態による実装構造体１０と同様の構成である。つまり、ベース基板１３上に配線パターン１４が形成された配線基板１１上の所定位置に半導体チップ１２が搭載された構成である。このように、本実施形態の実装構造体２０は、第１参考形態による実装構造体１０と同様の構成の実装基板２８に加えて液晶パネル２１を備えた構造である。尚、前述した実装構造体１０と同様に、実装基板２８にも半導体チップ１２が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装しても良い。また、図１０においても、実装基板２８の構造の理解を容易にするために、配線パターン１４の間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【００４１】
図１０に示すように、配線基板２８は、異方性導電膜２７を介して液晶パネル２１の基板２３ａに固定される。このとき、実装基板２８の出力用端子１４ａは異方性導電膜２７中の導電粒子２７ｂを介して基板２３ａの端子２６と電気的に接続される。この異方性導電膜２７は、前述した第１実施形態で用いられていた異方性導電膜１６と同様のものであり、例えば、図１１に示すように、熱可塑性又は熱硬化性の接着用樹脂２７ａの中に多数の導電粒子２７ｂを分散させることによって形成される。また、図１１からも分かるように、少なくとも実装基板２８の実装位置に対応する基板２３ａの裏面は粗面とされている。図１１は、異方性導電膜２７により実装基板２８と液晶パネル２１とが接続される様子を示す断面図である。尚、本実施形態では、液晶パネル２１の一部をなす基板２３ａが本発明にいう第１基板に相当し、実装基板２８が本発明にいう第２基板に相当する。
【００４２】
図１０に示した本発明の第1実施形態による実装構造体の製造方法は、基本的に図５に示したフローチャートと同様の工程により製造される。図１２は、本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、液晶パネル２１の基板２３ａが載置台１及び案内板３と接触するように、液晶パネル２１を載置台１上に載置する（工程Ｓ１）。このとき、少なくとも基板２３ａに対する実装基板２８の実装位置（図１２において、異方性導電膜２７が貼付されている位置）が案内板３の上方に位置するように液晶パネル２１を載置台１上に載置する。載置台１上において、液晶パネル２１は吸着固定される。
【００４３】
液晶パネル２１の載置台１上への載置が完了すると、搭載基板２８が搭載される基板２３ａの位置に異方性導電膜２７を貼付し（工程Ｓ２）、更に、半導体チップ１２が搭載された面を下側にして、出力用端子１４ａが異方性導電膜２７の上方向に位置するように搭載基板２８の位置合わせを行う（工程Ｓ３）。以上の工程が終了すると、図１２に示すようにヘッド２を用いて出力用端子１４ａが形成されている配線基板１１の裏面を加熱・加圧して、異方性導電膜２７中の導電粒子２７ｂを介して出力用端子１４ａと基板２３ａに形成されている配線２６との導通をとるとともに、接着用樹脂２７ａにより配線基板１１を基板２３ａの端部に接着させる。
【００４４】
以上の工程を経ることにより、図１３に示した液晶表示装置としての実装構造体２０が製造される。図１３は、本発明の第1実施形態による実装構造体の外観を示す斜視図である。図１３に示した構成の実装構造体において、実装基板２８に搭載されている半導体チップ１２としては、液晶駆動用として機能するＩＣ（Integrated Circuit）が搭載される。図１３に示した実装構造体２０においては、配線基板１１が可撓性のあるベース基板１３を含んで構成されているため、配線基板１１を折り曲げることにより、実装構造体の実装スペースの省略化をすることができるとともに、実装構造体２０と他の基板とのレイアウトの自由度が高くなる。
【００４５】
〔第２参考形態による実装構造体〕
図１４は、第２参考形態による実装構造体の外観を示す斜視図である。図１４に示した第２参考形態による実装構造体は、ガラス基板上に直接半導体チップを搭載した所謂ＣＯＧ（Chip On Glass）構造の実装構造体である。図１４に示した参考形態による実装構造体３０はシール材によって周囲が互いに接着された一対の基板３１ａ，３１ｂを備える。シール材は、例えば、スクリーン印刷等の印刷技術を用いて形成され、基板３１ａ，３１ｂは、例えばガラス等の材料又はプラスチック等の可撓性を有するフイルム材料等により形成された基板素材に各種の要素を形成することにより製造される。基板３１ａ，３１ｂがガラスにより形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。尚、基板３１ｂは、本発明にいう第１基板に相当する。
【００４６】
基板３１ａ，３１ｂの間に形成される間隙、所謂セルギャップは、複数のスペーサによってその寸法が均一に、例えば５μｍ程度に規定され、その節ギャップ内のシール材によって液晶が封入され、基板３１ａと基板３１ｂとの間で挟持される。基板３１ａの液晶側表面（基板３１ｂとの対向面）には図示せぬ電極が、基板３１ｂの液晶側表面（基板３１ａとの対向面）には電極３２が、それぞれ多数平行に形成されている。基板３１ａに形成されている電極と、基板３１ｂに形成されている電極３２とは互いに直交する方向に配置され、これらの電極がドットマトリクス状に交差する複数の点は、像を表示するための画素を構成する。また、基板３１ａ及び３１ｂの外側表面には、それぞれ、偏光板３３ａ及び３３ｂがそれぞれ貼り付けられている。
【００４７】
基板３１ｂは液晶が封入される液晶領域部分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部Ｈを有する。即ち、基板３１ｂは基板３１ａの端面より張り出しており、基板３１ｂに形成されている電極３２は、その張出し部Ｈへそのまま延び出した形で形成されている。また、基板３１ａに形成されている図示せぬ電極は、シール材の内部に分散した導通材（不図示）を介して基板３１ｂ上に形成されている電極３４との導通が図られており、電極３４は張出し部Ｈへ延び出て配線形成されている。
【００４８】
張出し部Ｈには液晶駆動用の半導体チップ３５が実装される矩形状の実装領域が設けられている。半導体チップ３５は異方性導電膜により実装領域に接続されて実装されている。図１４に示すように、半導体チップ３５の実装領域には、その三辺側から電極３２及び基板３１ａに接続されている電極３４の端部が引き込まれている。また、この実装領域の残りの一辺側からは外部回路との接続のための接続端子３６の端部が引き込まれている。半導体チップ３５の搭載位置に対応する基板３１ｂの裏面には粗面が形成されている（図１４においては図示省略）。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【００４９】
図１４に示した本発明の第３実施形態による実装構造体の製造方法は、基本的に図５に示したフローチャートと同様の工程により製造される。図１５は、本発明の第３実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、まず基板３１ａよりも基板３１ｂが下側に位置する状態で基板３１ａ，３１ｂを載置台１上に載置する。このとき、基板３１ｂが載置台１の上面及び案内板３に接触する訳であるが、少なくとも半導体チップ３５の搭載位置が案内板３の上方に位置するように、基板３１ａ，３１ｂを配置する（工程Ｓ１）。かかる配置とすることで、少なくとも半導体チップ３５の搭載位置に対応する基板３１ｂの裏面の位置に形成された粗面が案内板３上に配置される。尚、基板３１ａ，３１ｂを載置台１上に載置するときには基板３１ｂが吸着固定されることが好ましい。
【００５０】
次に、基板３１ｂの上面であって、半導体チップ３５が搭載される位置に異方性導電膜３７を貼付し（工程Ｓ２）、基板３１ｂに対して半導体チップ３５の位置合わせをしてから、異方性導電膜３７上に半導体チップ３５を配置する（工程Ｓ３）。以上の工程が終了すると、図１５に示すようにヘッド２を用いて半導体チップ３５を加熱・加圧して、半導体チップ３５と基板３１ｂの張り出し部Ｈに形成されている電極３２，３４及び接続端子３６との導通をとるとともに、半導体チップ３５を基板３１ｂに接続させる。
【００５１】
以上の工程を経ることにより、図１４に示したＣＯＧ構造の液晶表示装置としての実装構造体３０が製造される。この構造の実装構造体３０は、表示面の一部をなす基板３１ｂに直接半導体チップ３５が搭載されているため、外形形状の小型化を図ることができる。
【００５２】
〔第３参考形態による実装構造体〕
図１６は、第３参考形態による実装構造体の概略構成を示す斜視図である。図１６に示した実装構造体４０は、半導体チップ４１が回路基板４２上に搭載されている。ここで、回路基板４２は、例えばガラスエポキシ基板等の有機系基板である。この回路基板４２には、例えば銅からなる配線パターンが所望の回路となるように形成されており、これらの配線パターンと半導体チップ４１とが、例えば異方性導電膜を介して電気的に接続されているとともに、半導体チップ４１が回路基板４２に固着されている。回路基板４２には、半導体チップ４１実装される面の裏面であって、少なくとも半導体チップ４１の実装位置に対応する位置に粗面が形成されている。この粗面の面荒さは、例えば０．１〜５μｍの範囲であることが好ましく、更には０．５〜２．５μｍの範囲の粗度であることが好ましい。この粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。尚、回路基板４２は、本発明にいう第１基板に相当する。
【００５３】
また、図１６中の回路基板４２として、シリコン基板又はセラミックス基板であってもよい。特に、回路基板４２がシリコン基板の場合には、裏面の粗面を化学的なエッチングまたは研磨により形成することが好ましい。これらの基板を用いる場合には、例えばスルーホールが形成され、回路基板４２の上面でスルーホールと半導体チップ４１とが電気的に接続され、回路基板４２の底面でスルーホールと図示せぬ基板（例えば、マザーボード等）とが接続される。図１６に示した構造を回路基板４２に対して垂直な方向に積み重ねることにより立体的な実装構造体を形成することもできる。尚、本参考形態においても、図５に示したフローチャートと同様の工程により実装構造体４０が製造される。
【００５４】
〔他の参考形態による実装構造体の製造装置〕
図１７は、他の参考形態による実装構造体の製造装置の要部を示す断面図である。図１７に示した他の参考形態は案内板３を介した熱放散をより効果的に低減するものである。図１７において、符号５０を付した部材は載置台１の上面１ａ又は案内板３の上面に載置される基板を示しており、符号５１を付した部材は基板５０上に搭載される半導体チップを示している。図１７（ａ）に示したように、案内板３及び基板５０の大きさに比べて半導体チップ５１の大きさが小さい場合には、基板５０と案内板３との接触面積を少なくして熱放散を極力少なくするために溝部５５が形成された案内板３を用いることが好ましい。
【００５５】
また、図１７（ｂ）に示すように、案内板３の大きさに比べて基板５０の大きさが大きい場合には、基板５０と載置台１の上面１ａの接触面積が大きくなり、基板５０を伝導した熱が載置台１の上面１ａから放散されるため好ましくない。このため、案内板３が嵌合される凹部４（図２（ｂ）参照）の周囲に溝部５６を形成し、載置台１の上面１ａと基板５０との接触面積を少なくすることが好ましい。同様の観点から、図１７（ｃ）に示すように、載置台１の上面１ａの位置を案内板３の上面よりも低く（換言すると、案内板３の上面を載置台１の上面１ａよりも高く）することが好適である。但し、図１７（ｃ）に示した構成とする場合には、基板５０の平坦度を大きく悪化させるがないように、載置台１の上面１ａの高さと案内板３の上面の高さとの関係を設定する必要がある。
【００５６】
尚、以上説明説明した本発明の第１実施形態及び第２参考形態においては、液晶パネルを含む実装構造体及びその製造方法を例に挙げて説明したが、本発明は液晶表示装置を含む実装構造体を製造する場合のみならず、有機ＥＬパネルを含む実装構造体を製造する場合にも適用することができる。
【００５７】
〔電子機器〕
以上、本発明の実施形態による実装構造体について説明したが、例えば以上説明した液晶パネルを含む実装構造体が搭載される電子機器について説明する。以上説明した液晶パネルを含む実装構造体、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図１８に示すノート型のパーソナルコンピュータ６０（電子機器）が製造される。
【００５８】
図１８は、参考形態による電子機器としてのノート型コンピュータを示す外観図である。図１８において６１は筐体であり、６２は液晶表示装置であり、６３はキーボードである。尚、図１８においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。図１９は、他の参考形態による電子機器としての携帯電話機を示す斜視図である。図１９に示した携帯電話機７０は、アンテナ７１、受話器７２、送話器７３、液晶表示装置７４、及び操作釦部７５等を備えて構成されている。また、図１９に示した携帯電話機においても液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構成であっても良い。
【００５９】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００６０】
以上、本発明の実施形態による実装構造体について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、第１基板としての配線基板又はガラス基板に対して、第２基板としての実装基板を、異方性導電膜を用いて実装することにより、実装構造体を製造する場合を例に挙げて説明した。しかしながら、本発明は異方性導電膜を用いずに第１基板と第２基板である可撓性基板とを加熱・加圧して製造する場合一般について適用することができる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、底面の一部に粗面が形成された第１基板を載置面上に載置して第１基板の底面と載置面との接触面積を少なくし、更に粗面の上方に可撓性基板が配置された状態で可撓性基板を加熱及び加圧して第１基板に接続させているため、第１基板の底面から載置面への熱の放散量が少なく、短時間で可撓性基板を第１基板に固着することができるという効果がある。
また、熱の放散量が少ないことから、可撓性基板に与える温度を従来よりも低い温度にすることができるため、熱破壊等を低減することができるため、信頼性を低下させることはないという効果がある。
更に、可撓性基板を第１基板に接続させる際に、第１基板を加熱していないため、第１基板の反りが生ずることはないという効果がある。
また、本発明によれば、可撓性基板と第１基板とを固着させるために、加熱及び加圧が必要な異方性導電膜を用いているため、可撓性基板と第１基板とを単に物理的に固着させるのみならず、可撓性基板と第１基板との電気的な導通を得ることができるため、小型・堅牢の実装構造体を効率的に製造する上で極めて好適であるという効果がある。
【図面の簡単な説明】
【図１】 参考例にかかる一実施形態による実装構造体の製造方法で用いられる製造装置の主要部の構成のみを模式的に示す斜視図である。
【図２】 図１中のＡ−Ａ線の矢視断面図であって、（ａ）は案内板３が凹部４に嵌合されている状態を示す図であり、（ｂ）は案内板３が凹部４から取り外された状態を示す図である。
【図３】 第１参考形態による実装構造体を示す分解斜視図である。
【図４】 異方性導電膜１６を用いて半導体チップ１２を配線基板１１上に搭載した状態における図３中のＢ−Ｂ線断面図である。
【図５】 一参考形態による実装構造体の製造方法の一例を示すフローチャートである。
【図６】 図５中の工程Ｓ１を終了して、配線基板１１が載置台１上に載置された状態を示す断面図である。
【図７】 図５中の工程Ｓ２が終了して配線基板１１上に異方性導電膜１６が配置された状態を示す断面図である。
【図８】 図５中の工程Ｓ３が終了して、半導体チップ１２と配線基板１１とによって異方性導電膜１６が挟持された状態を示す断面図である。
【図９】 図５中の工程Ｓ４が終了して、ヘッド２を用いて半導体チップ１２を配線基板１１に接続される様子を示す断面図である。
【図１０】 本発明の第1実施形態による実装構造体を示す分解斜視図である。
【図１１】 異方性導電膜２７により実装基板２８と液晶パネル２１とが接続される様子を示す断面図である。
【図１２】 本発明の第1実施形態による実装構造体の製造工程を説明するための断面図である。
【図１３】 本発明の第1実施形態による実装構造体の外観を示す斜視図である。
【図１４】 第２参考形態による実装構造体の外観を示す斜視図である。
【図１５】 第２参考形態による実装構造体の製造工程を説明するための断面図である。
【図１６】 第３参考形態による実装構造体の概略構成を示す斜視図である。
【図１７】他の参考形態による実装構造体の製造装置の要部を示す断面図である。
【図１８】 参考形態による電子機器としてのノート型コンピュータを示す外観図である。
【図１９】 他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
１０，２０，３０，４０……実装構造体
１１……配線基板（第１基板）
１２，３５，４１，５１……半導体チップ
１６，２７，３７……異方性導電膜
２３ａ……基板（第１基板）
２８……実装基板（第２基板）
３１ｂ……基板（第１基板）
４２……回路基板（第１基板）
５０……基板（第１基板）
５５，５６……溝部
Claims (5)
- 第１基板と、当該第１基板に実装された第２基板を有する実装構造体において、
前記第１基板には、前記第２基板である可撓性基板が実装されている面の裏面であって、少なくとも前記可撓性基板の実装位置に対応する位置に粗面が形成されていることを特徴とする実装構造体。 - 前記粗面の面荒さは、０．１μｍから５μｍの範囲であることを特徴とする請求項１記載の実装構造体。
- 前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることを特徴とする請求項１又は請求項２記載の実装構造体。
- 前記第１基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることを特徴とする請求項１から請求項３の何れか一項に記載の実装構造体。
- 前記ガラス基板は、硼珪酸ガラス、石英ガラス、又はソーダガラスであることを特徴とする請求項４記載の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050456A JP3823845B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050456A JP3823845B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249529A JP2003249529A (ja) | 2003-09-05 |
| JP3823845B2 true JP3823845B2 (ja) | 2006-09-20 |
Family
ID=28662701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050456A Expired - Fee Related JP3823845B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823845B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4695406B2 (ja) * | 2005-02-10 | 2011-06-08 | パナソニック株式会社 | 部品実装装置及び部品実装方法 |
| JP5029026B2 (ja) * | 2007-01-18 | 2012-09-19 | 富士通株式会社 | 電子装置の製造方法 |
| JP5314269B2 (ja) * | 2007-11-27 | 2013-10-16 | パナソニック株式会社 | 実装方法およびダイボンド装置 |
-
2002
- 2002-02-26 JP JP2002050456A patent/JP3823845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249529A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7903067B2 (en) | Driver chip and display apparatus having the same | |
| EP0794451B1 (en) | Liquid crystal device, method of manufacturing the same and electronic apparatus | |
| JP2003332386A (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| JP3284262B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| CN107464503B (zh) | 显示基板及其制备方法和显示装置 | |
| JP2003273476A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP3815149B2 (ja) | 部品実装方法および電気光学装置の製造方法 | |
| US20030227593A1 (en) | Liquid crystal display device and manufacturing method of liquid crystal display device | |
| US11605695B2 (en) | Display device and method for manufacturing the same | |
| JP3791431B2 (ja) | 実装構造体の製造装置 | |
| JP3823845B2 (ja) | 実装構造体 | |
| US6775149B1 (en) | Multichip mounted structure, electro-optical apparatus, and electronic apparatus | |
| JP2004037859A (ja) | 表示装置 | |
| JP2009069705A (ja) | 液晶表示装置の製造方法 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4055151B2 (ja) | 実装構造体の製造装置及び製造方法 | |
| JP3729113B2 (ja) | 電子機器 | |
| TWI288267B (en) | Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel | |
| JP2004186472A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JP2005259924A (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
| JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
| JP3617495B2 (ja) | 半導体素子の接続構造、液晶表示装置及び電子機器 | |
| JP2003258035A (ja) | 配線基板、電子デバイス及びその製造方法並びに電子機器 | |
| JP2000068694A (ja) | 電子部品の実装方法、および圧着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |