JP3821707B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3821707B2 JP3821707B2 JP2001384184A JP2001384184A JP3821707B2 JP 3821707 B2 JP3821707 B2 JP 3821707B2 JP 2001384184 A JP2001384184 A JP 2001384184A JP 2001384184 A JP2001384184 A JP 2001384184A JP 3821707 B2 JP3821707 B2 JP 3821707B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- gate
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims description 44
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000001133 acceleration Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- -1 germanium ions Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、デバイスの微細化に伴い、ソース・ドレインよりも不純物濃度の低い拡散層領域（以下、エクステンション領域とも云う）を有するＭＯＳトランジスタにおける短チャネル効果改善のためには、半導体基板またはウェルとの接合深さが浅いエクステンション領域が、寄生抵抗（拡がり抵抗（spreading resistance)）低減のためには、半導体基板の深さ方向の単位長さ当たりの不純物濃度の変化が非常に大きな、すなわち半導体基板の深さ方向の不純物濃度のプロファイルが急峻なエクステンション領域が必要とされている。
【０００３】
イオン注入法を用いて半導体基板に不純物を導入し、ソース・ドレイン領域のエクステンション領域を形成する場合、接合深さが浅くかつ半導体基板の深さ方向の不純物濃度のプロファイルが急峻なエクステンション領域を形成する一つの方法として、イオン注入の加速エネルギーを下げることが挙げられる。
【０００４】
【発明が解決しようとする課題】
しかし、イオン注入の加速エネルギーを低くすると、特にｐチャネルＭＯＳＦＥＴにおいては、エクステンション領域のシート抵抗が高くなり、寄生抵抗の増大をもたらし駆動力が劣化するという問題が生じる。
【０００５】
本発明は、上記事情を考慮してなされたものであって、微細化してもｐチャネルＭＯＳＦＥＴの駆動力の低下を抑制することのできる半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の一態様による半導体装置の製造方法は、ｎ型のシリコン半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側面に絶縁物からなる第１ゲート側壁を形成する工程と、前記ゲート電極および前記第１ゲート側壁をマスクとして前記半導体領域に、ゲルマニウム、シリコン、ガリウム、およびインジウムの内の１つの元素をイオン注入することにより前記第１ゲート側壁の両側の前記半導体領域にアモルファス層を有する第１アモルファス層領域を形成する工程と、前記第１ゲート側壁を除去した後、前記ゲート電極をマスクとして前記元素を前記半導体領域にイオン注入することにより前記第１アモルファス層領域の前記アモルファス層よりも深さが浅いアモルファス層を有する第２アモルファス層領域を形成する工程と、前記第２アモルファス層領域を形成した後、前記ゲート電極をマスクとしてｐ型の不純物を前記半導体領域にイオン注入することによりソース・ドレインのエクステンション領域を形成する工程と、前記ソース・ドレインのエクステンション領域を形成した後、前記ゲート電極の側面に前記第１ゲート側壁よりも膜厚の大きな、絶縁物からなる第２ゲート側壁を形成する工程と、前記ゲート電極および前記第２ゲート側壁をマスクとしてｐ型の不純物をイオン注入することにより前記ソース・ドレインのエクステンション領域よりも接合深さが深いソース・ドレイン領域を形成する工程とを備えたことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら具体的に説明する。
【０００９】
（第１実施形態）
本発明の第１実施形態による半導体装置の構成を図１に示す。この実施形態の半導体装置は、ｐチャネルＭＯＳＦＥＴを有している。このｐチャネルＭＯＳＦＥＴは、素子分離領域４によって素子分離されたｎ型のシリコン半導体領域２上に形成されたゲート絶縁膜６ａと、このゲート絶縁膜６ａ上に形成されたゲート電極８ａと、このゲート電極８ａ直下の半導体領域２に形成されたチャネル領域と、このチャネル領域の両側の半導体領域２に形成されたソースおよびドレイン領域２０ａと、チャネル領域とソースおよびドレイン領域２０ａとの間の半導体領域２に形成され上記ソースおよびドレイン領域２０ａよりもｐ型の不純物（例えば、ボロン）の濃度が低い拡散層領域（エクステンション領域）１６ａ，１６ｂと、ゲルマニウムを不純物として含む不純物領域１２，１４と、ゲート電極８ａの側面に形成された絶縁物からなるゲート側壁１８とを備えている。
【００１０】
不純物領域１２はソースおよびドレイン領域２０ａ内の表面近傍に形成され、不純物領域１４はエクステンション領域１６ａ，１６ｂ内の表面近傍に形成された構成となっている。また、不純物領域１４は不純物領域１２より浅く形成された構成となっている。なお、この不純物領域１２，１４は後述するように、アモルファス状態またはアモルファスとシリコン結晶層との混晶状態となっている。
【００１１】
一般に、ゲルマニウムは熱処理を行ってもシリコン半導体領域に拡散されにくい。また、ゲルマニウムを含む不純物領域１２，１４は、不純物領域内のアモルファス層の深さの違いにより熱処理を行うことによってシリコン半導体領域中のｐ型不純物であるボロンの拡散を抑制したり、助長したりする性質がある。このため、前もってアモルファス層の深さが異なる不純物領域１２，１４を形成しておけば、ソースおよびドレイン領域２０ａならびにエクステンション領域１６ａ，１６ｂを形成するための、ボロンを注入後の活性化アニールによって、ソースおよびドレイン領域２０ａは深くかつ２段構造のエクステンション領域１６ａ，１６ｂが形成される。すなわち、深いアモルファス層を有する不純物領域１２ではボロンの拡散は助長され、浅いアモルファス層を有する不純物領域１４では抑制される。
【００１２】
以上説明したように、本実施形態の半導体装置によれば、接合深さがエクステンション領域１６ａよりも深くソースおよびドレイン領域２０ａよりも浅いエクステンション領域１６ｂを有しているため、シート抵抗を従来の場合よりも低減することが可能となる。したがって、微細化した場合においても、エクステンション領域の抵抗の増大を抑制することが可能となり、従来の場合よりも寄生抵抗を低減することができ、駆動力の低下を抑制することが可能となる。
【００１３】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を図２および図３を参照して説明する。この実施形態の半導体装置の製造方法は、図１に示す半導体装置の製造法である。
【００１４】
まず図２（ａ）に示すように、素子分離領域４によって素子分離されたｎ型のシリコン半導体領域２を基板上に形成する。続いて図２（ｂ）に示すように半導体領域２の表面上に絶縁膜６を形成する。その後、図２（ｃ）に示すように絶縁膜６上にポリシリコン層８を成長させる。そして、フォトリソグラフィ技術およびＲＩＥ（Reactive Ion Etching）等を用いて、ポリシリコン層８および絶縁層６をパターニングし、ポリシリコンゲート電極８ａおよびゲート絶縁膜６ａを形成する（図２（ｄ）参照）。続いて、図２（ｅ）に示すようにゲート電極８ａの側面にゲート側壁１０を形成する。このゲート側壁１０は、例えば、次のように形成される。絶縁膜、例えばシリコン窒化（ＳｉＮ）膜やＴＥＯＳ(Tetra-Etoxy-Ortho-Silicate)を全面に形成した後、ＲＩＥでエッチバックを行うことにより、ポリシリコンゲート電極８ａの側面にゲート側壁１０が形成される。
【００１５】
次に、図３（ａ）に示すように、ゲート電極８ａおよびゲート側壁１０をマスクとしてｎ型シリコン半導体領域２にゲルマニウムのイオン注入を行うことによって、ｎ型半導体領域２にダメージを与え、ゲルマニウムを含む不純物領域１２を形成する。この不純物領域１２は、結晶欠陥を多く含み、アモルファス状態となっている。
【００１６】
次に、図３（ｂ）に示すようにゲート側壁１０を除去する。このゲート側壁１０の除去は、ゲート側壁１０がシリコン窒化膜（ＳｉＮ膜）で形成されている場合にはホットリン酸、ＴＥＯＳで形成されている場合には希フッ酸でエッチングすることによって行われる。その後、図３（ｂ）に示すように、ゲート電極８ａをマスクとして、ｎ型シリコン半導体領域に再度ゲルマニウムのイオン注入を行い、ゲルマニウムを含む不純物領域１４を形成する。この不純物領域１４は、ゲート電極８ａ直下のチャネル領域と不純物領域１２との間の半導体領域２の表面近傍に、不純物領域１２よりも浅く形成される。この不純物領域１４も不純物領域１２と同様に、結晶欠陥が多く存在している。この不純物領域１４を形成するためのゲルマニウムのイオン注入時の加速電圧βは、不純物領域１２を形成するためのイオン注入の加速電圧αよりも小さい。例えば、後述のエクステンション領域１６を形成するためのボロン注入の加速電圧を０．２ｋｅＶとすれば、αとして５ｋｅＶ、βとして３ｋｅＶ、ドーズ量はそれぞれ５×１０１４ｃｍ−２でイオン注入を行うと良い。
【００１７】
次に、図３（ｃ）に示すようにエクステンション領域１６を形成するためにボロンもしくはＢＦ２のイオン注入を行う。このエクステンション領域１６は、図３（ｃ）に示すように、不純物領域１４よりも深くはない。この後、結晶欠陥を回復させるような８００℃以下のアニールを行ってもよい。
【００１８】
次に、図３（ｄ）に示すようにゲート電極８ａの側面にゲート側壁１８を形成する。このゲート側壁１８は、絶縁膜、例えばシリコン窒化（ＳｉＮ）膜またはＴＥＯＳ膜を全面に形成した後、ＲＩＥでエッチバックを行うことにより形成される。なお、このゲート側壁１８の幅は、図２（ｅ）に示す工程で形成したゲート側壁１０の幅よりも大きくなるように形成する。
【００１９】
次に、図３（ｅ）に示すように、ゲート電極８ａおよびゲート側壁１８をマスクとして半導体領域２にボロンまたはＢＦ２のイオン注入を行い、拡散層領域２０を形成する。拡散層領域２０の不純物濃度はエクステンション領域１６の不純物濃度よりもたかくなるようにする。この拡散層領域２０形成するときに、ゲート電極８ａのドーピングも同時に行い、ゲート電極８ａを導電性にする。
【００２０】
ボロンまたはＢＦ２のイオン注入後、エクステンション領域１６および拡散層領域２０の活性化のためのアニールを行い、図１に示す２段のエクステンション領域１６ａ，１６ｂとソースおよびドレイン領域２０ａを形成する。この後は、既知の技術であるサリサイド工程、メタライゼーション工程を経て半導体装置が製造される。
【００２１】
次に、エクステンション領域１６ａ，１６ｂの形状について詳細に述べる。図４に本実施形態による半導体装置に係るｐチャネルＭＯＳＦＥＴのエクステンション領域１６ａ，１６ｂを示す。高加速エネルギーでゲルマニウムをイオン注入することにより形成された不純物領域１２では、導入された点欠陥によりボロンの増速拡散が誘発され、低加速エネルギーでゲルマニウムをイオン注入して形成した不純物領域１４ではボロンの拡散係数が変調されることにより、図４に示すような拡散層、すなわちエクステンション領域１６ａ，１６ｂとソースおよびドレイン領域２０ａが形成される。
【００２２】
なお、従来のＭＯＳＦＥＴのエクステンション領域３０を図６に示す。この従来のＭＯＳＦＥＴのエクステンション領域３０は、本実施形態に係るＭＯＳＦＥＴのエクステンション領域１６ａ，１６ｂと異なり一段構造の拡散層領域となっている。
【００２３】
本実施形態に係るｐチャネルＭＯＳＦＥＴを図４に示す切断線Ａ−Ａ、Ｂ−Ｂ、およびＣ−Ｃで切断した断面におけるゲルマニウムとボロンの濃度のプロファイルを、図５（ａ）、図５（ｂ）、図５（ｃ）にそれぞれ示す。すなわち、図５（ａ）は、エクステンション領域１６ａの濃度プロファイルを示し、図５（ｂ）はエクステンション領域１６ｂの濃度プロファイルを示し、図５（ｃ）はソースおよびドレイン領域２０ａの濃度プロファイルを示す。なお、図５（ａ）乃至図５（ｃ）に示すプロファイルにおいては、半導体領域２の表面を深さの原点としてある。図５（ａ）乃至図５（ｃ）から分かるようにゲルマニウムは拡散しにくいため、活性化アニール後においても二つのピークを持つ濃度プロファイルを示す。また、図５（ａ）および図５（ｂ）に示すエクステンション領域１６ａおよび１６ｂの深さ方向のボロンの濃度分布は、図５（ｃ）に示すソースおよびドレイン領域２０ａの深さ方向のボロンの濃度分布よりもプロファイルが急峻であることが分かる。このため、エクステンション領域１６ａ，１６ｂにおける拡がり抵抗を小さくすることができる。
【００２４】
以上説明したように、本実施形態の製造法によって形成された半導体装置は、接合深さの浅いエクステンション領域１６ａを備えているため、短チャネル効果を改善することができる。また上述したようにエクステンション領域１６ａ，１６ｂが急峻な濃度プロファイルを有するため拡がり抵抗を小さくすることができる。また、接合深さがエクステンション領域１６ａよりも深くソースおよびドレイン領域２０ａよりも浅いエクステンション領域１６ｂを有しているため、シート抵抗を従来の場合よりも低減することが可能となる。したがって、微細化した場合でも、エクステンション領域の抵抗の増大を抑制することが可能となり、従来の場合よりも寄生抵抗を低減することができ、駆動力の低下を抑制することが可能となる。
【００２５】
なお、上記第１および第２実施形態においては、不純物領域１２，１４を形成するために、ゲルマニウムを半導体領域２にイオン注入したが、ゲルマニウムの代わりに、シリコン、ガリウムまたはインジウムを用いても同様の効果を奏することができる。
【００２６】
なお、上記第１および第２実施形態においては、深さの異なる２個の不純物領域１２，１４を形成したが、深さの異なる３個以上の不純物領域を形成しても良い。
【００２７】
【発明の効果】
以上、述べたように、本発明によれば、微細化してもｐチャネルＭＯＳＦＥＴの駆動力が低下するのを抑制することができる。
【図面の簡単な説明】
【図１】第１実施形態による半導体装置の構成を示す断面図。
【図２】第２実施形態による半導体装置の製造法の製造工程を示す工程断面図。
【図３】第２実施形態による半導体装置の製造法の製造工程を示す工程断面図。
【図４】第２実施形態によって製造された半導体装置のエクステンション領域の詳細な構成を示す断面図。
【図５】第２実施形態によって製造された半導体装置のエクステンション領域とソースおよびドレイン領域の深さ方向の不純物の濃度プロファイルを示す図。
【図６】従来のＭＯＳＦＥＴのエクステンション領域を示す断面図。
【符号の説明】
２ 半導体領域
４ 素子分離領域
６ 絶縁膜
６ａ ゲート絶縁膜
８ ポリシリコン層
８ａ ゲート電極
１０ ゲート側壁
１２ ゲルマニウムを含む不純物領域
１４ ゲルマニウムを含む不純物領域
１６ 拡散層領域
１６ａ エクステンション領域（拡散層領域）
１６ｂ エクステンション領域（拡散層領域）
１８ ゲート側壁
２０ 拡散層領域
２０ａ ソースおよびドレイン領域
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、デバイスの微細化に伴い、ソース・ドレインよりも不純物濃度の低い拡散層領域（以下、エクステンション領域とも云う）を有するＭＯＳトランジスタにおける短チャネル効果改善のためには、半導体基板またはウェルとの接合深さが浅いエクステンション領域が、寄生抵抗（拡がり抵抗（spreading resistance)）低減のためには、半導体基板の深さ方向の単位長さ当たりの不純物濃度の変化が非常に大きな、すなわち半導体基板の深さ方向の不純物濃度のプロファイルが急峻なエクステンション領域が必要とされている。
【０００３】
イオン注入法を用いて半導体基板に不純物を導入し、ソース・ドレイン領域のエクステンション領域を形成する場合、接合深さが浅くかつ半導体基板の深さ方向の不純物濃度のプロファイルが急峻なエクステンション領域を形成する一つの方法として、イオン注入の加速エネルギーを下げることが挙げられる。
【０００４】
【発明が解決しようとする課題】
しかし、イオン注入の加速エネルギーを低くすると、特にｐチャネルＭＯＳＦＥＴにおいては、エクステンション領域のシート抵抗が高くなり、寄生抵抗の増大をもたらし駆動力が劣化するという問題が生じる。
【０００５】
本発明は、上記事情を考慮してなされたものであって、微細化してもｐチャネルＭＯＳＦＥＴの駆動力の低下を抑制することのできる半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の一態様による半導体装置の製造方法は、ｎ型のシリコン半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側面に絶縁物からなる第１ゲート側壁を形成する工程と、前記ゲート電極および前記第１ゲート側壁をマスクとして前記半導体領域に、ゲルマニウム、シリコン、ガリウム、およびインジウムの内の１つの元素をイオン注入することにより前記第１ゲート側壁の両側の前記半導体領域にアモルファス層を有する第１アモルファス層領域を形成する工程と、前記第１ゲート側壁を除去した後、前記ゲート電極をマスクとして前記元素を前記半導体領域にイオン注入することにより前記第１アモルファス層領域の前記アモルファス層よりも深さが浅いアモルファス層を有する第２アモルファス層領域を形成する工程と、前記第２アモルファス層領域を形成した後、前記ゲート電極をマスクとしてｐ型の不純物を前記半導体領域にイオン注入することによりソース・ドレインのエクステンション領域を形成する工程と、前記ソース・ドレインのエクステンション領域を形成した後、前記ゲート電極の側面に前記第１ゲート側壁よりも膜厚の大きな、絶縁物からなる第２ゲート側壁を形成する工程と、前記ゲート電極および前記第２ゲート側壁をマスクとしてｐ型の不純物をイオン注入することにより前記ソース・ドレインのエクステンション領域よりも接合深さが深いソース・ドレイン領域を形成する工程とを備えたことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら具体的に説明する。
【０００９】
（第１実施形態）
本発明の第１実施形態による半導体装置の構成を図１に示す。この実施形態の半導体装置は、ｐチャネルＭＯＳＦＥＴを有している。このｐチャネルＭＯＳＦＥＴは、素子分離領域４によって素子分離されたｎ型のシリコン半導体領域２上に形成されたゲート絶縁膜６ａと、このゲート絶縁膜６ａ上に形成されたゲート電極８ａと、このゲート電極８ａ直下の半導体領域２に形成されたチャネル領域と、このチャネル領域の両側の半導体領域２に形成されたソースおよびドレイン領域２０ａと、チャネル領域とソースおよびドレイン領域２０ａとの間の半導体領域２に形成され上記ソースおよびドレイン領域２０ａよりもｐ型の不純物（例えば、ボロン）の濃度が低い拡散層領域（エクステンション領域）１６ａ，１６ｂと、ゲルマニウムを不純物として含む不純物領域１２，１４と、ゲート電極８ａの側面に形成された絶縁物からなるゲート側壁１８とを備えている。
【００１０】
不純物領域１２はソースおよびドレイン領域２０ａ内の表面近傍に形成され、不純物領域１４はエクステンション領域１６ａ，１６ｂ内の表面近傍に形成された構成となっている。また、不純物領域１４は不純物領域１２より浅く形成された構成となっている。なお、この不純物領域１２，１４は後述するように、アモルファス状態またはアモルファスとシリコン結晶層との混晶状態となっている。
【００１１】
一般に、ゲルマニウムは熱処理を行ってもシリコン半導体領域に拡散されにくい。また、ゲルマニウムを含む不純物領域１２，１４は、不純物領域内のアモルファス層の深さの違いにより熱処理を行うことによってシリコン半導体領域中のｐ型不純物であるボロンの拡散を抑制したり、助長したりする性質がある。このため、前もってアモルファス層の深さが異なる不純物領域１２，１４を形成しておけば、ソースおよびドレイン領域２０ａならびにエクステンション領域１６ａ，１６ｂを形成するための、ボロンを注入後の活性化アニールによって、ソースおよびドレイン領域２０ａは深くかつ２段構造のエクステンション領域１６ａ，１６ｂが形成される。すなわち、深いアモルファス層を有する不純物領域１２ではボロンの拡散は助長され、浅いアモルファス層を有する不純物領域１４では抑制される。
【００１２】
以上説明したように、本実施形態の半導体装置によれば、接合深さがエクステンション領域１６ａよりも深くソースおよびドレイン領域２０ａよりも浅いエクステンション領域１６ｂを有しているため、シート抵抗を従来の場合よりも低減することが可能となる。したがって、微細化した場合においても、エクステンション領域の抵抗の増大を抑制することが可能となり、従来の場合よりも寄生抵抗を低減することができ、駆動力の低下を抑制することが可能となる。
【００１３】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を図２および図３を参照して説明する。この実施形態の半導体装置の製造方法は、図１に示す半導体装置の製造法である。
【００１４】
まず図２（ａ）に示すように、素子分離領域４によって素子分離されたｎ型のシリコン半導体領域２を基板上に形成する。続いて図２（ｂ）に示すように半導体領域２の表面上に絶縁膜６を形成する。その後、図２（ｃ）に示すように絶縁膜６上にポリシリコン層８を成長させる。そして、フォトリソグラフィ技術およびＲＩＥ（Reactive Ion Etching）等を用いて、ポリシリコン層８および絶縁層６をパターニングし、ポリシリコンゲート電極８ａおよびゲート絶縁膜６ａを形成する（図２（ｄ）参照）。続いて、図２（ｅ）に示すようにゲート電極８ａの側面にゲート側壁１０を形成する。このゲート側壁１０は、例えば、次のように形成される。絶縁膜、例えばシリコン窒化（ＳｉＮ）膜やＴＥＯＳ(Tetra-Etoxy-Ortho-Silicate)を全面に形成した後、ＲＩＥでエッチバックを行うことにより、ポリシリコンゲート電極８ａの側面にゲート側壁１０が形成される。
【００１５】
次に、図３（ａ）に示すように、ゲート電極８ａおよびゲート側壁１０をマスクとしてｎ型シリコン半導体領域２にゲルマニウムのイオン注入を行うことによって、ｎ型半導体領域２にダメージを与え、ゲルマニウムを含む不純物領域１２を形成する。この不純物領域１２は、結晶欠陥を多く含み、アモルファス状態となっている。
【００１６】
次に、図３（ｂ）に示すようにゲート側壁１０を除去する。このゲート側壁１０の除去は、ゲート側壁１０がシリコン窒化膜（ＳｉＮ膜）で形成されている場合にはホットリン酸、ＴＥＯＳで形成されている場合には希フッ酸でエッチングすることによって行われる。その後、図３（ｂ）に示すように、ゲート電極８ａをマスクとして、ｎ型シリコン半導体領域に再度ゲルマニウムのイオン注入を行い、ゲルマニウムを含む不純物領域１４を形成する。この不純物領域１４は、ゲート電極８ａ直下のチャネル領域と不純物領域１２との間の半導体領域２の表面近傍に、不純物領域１２よりも浅く形成される。この不純物領域１４も不純物領域１２と同様に、結晶欠陥が多く存在している。この不純物領域１４を形成するためのゲルマニウムのイオン注入時の加速電圧βは、不純物領域１２を形成するためのイオン注入の加速電圧αよりも小さい。例えば、後述のエクステンション領域１６を形成するためのボロン注入の加速電圧を０．２ｋｅＶとすれば、αとして５ｋｅＶ、βとして３ｋｅＶ、ドーズ量はそれぞれ５×１０１４ｃｍ−２でイオン注入を行うと良い。
【００１７】
次に、図３（ｃ）に示すようにエクステンション領域１６を形成するためにボロンもしくはＢＦ２のイオン注入を行う。このエクステンション領域１６は、図３（ｃ）に示すように、不純物領域１４よりも深くはない。この後、結晶欠陥を回復させるような８００℃以下のアニールを行ってもよい。
【００１８】
次に、図３（ｄ）に示すようにゲート電極８ａの側面にゲート側壁１８を形成する。このゲート側壁１８は、絶縁膜、例えばシリコン窒化（ＳｉＮ）膜またはＴＥＯＳ膜を全面に形成した後、ＲＩＥでエッチバックを行うことにより形成される。なお、このゲート側壁１８の幅は、図２（ｅ）に示す工程で形成したゲート側壁１０の幅よりも大きくなるように形成する。
【００１９】
次に、図３（ｅ）に示すように、ゲート電極８ａおよびゲート側壁１８をマスクとして半導体領域２にボロンまたはＢＦ２のイオン注入を行い、拡散層領域２０を形成する。拡散層領域２０の不純物濃度はエクステンション領域１６の不純物濃度よりもたかくなるようにする。この拡散層領域２０形成するときに、ゲート電極８ａのドーピングも同時に行い、ゲート電極８ａを導電性にする。
【００２０】
ボロンまたはＢＦ２のイオン注入後、エクステンション領域１６および拡散層領域２０の活性化のためのアニールを行い、図１に示す２段のエクステンション領域１６ａ，１６ｂとソースおよびドレイン領域２０ａを形成する。この後は、既知の技術であるサリサイド工程、メタライゼーション工程を経て半導体装置が製造される。
【００２１】
次に、エクステンション領域１６ａ，１６ｂの形状について詳細に述べる。図４に本実施形態による半導体装置に係るｐチャネルＭＯＳＦＥＴのエクステンション領域１６ａ，１６ｂを示す。高加速エネルギーでゲルマニウムをイオン注入することにより形成された不純物領域１２では、導入された点欠陥によりボロンの増速拡散が誘発され、低加速エネルギーでゲルマニウムをイオン注入して形成した不純物領域１４ではボロンの拡散係数が変調されることにより、図４に示すような拡散層、すなわちエクステンション領域１６ａ，１６ｂとソースおよびドレイン領域２０ａが形成される。
【００２２】
なお、従来のＭＯＳＦＥＴのエクステンション領域３０を図６に示す。この従来のＭＯＳＦＥＴのエクステンション領域３０は、本実施形態に係るＭＯＳＦＥＴのエクステンション領域１６ａ，１６ｂと異なり一段構造の拡散層領域となっている。
【００２３】
本実施形態に係るｐチャネルＭＯＳＦＥＴを図４に示す切断線Ａ−Ａ、Ｂ−Ｂ、およびＣ−Ｃで切断した断面におけるゲルマニウムとボロンの濃度のプロファイルを、図５（ａ）、図５（ｂ）、図５（ｃ）にそれぞれ示す。すなわち、図５（ａ）は、エクステンション領域１６ａの濃度プロファイルを示し、図５（ｂ）はエクステンション領域１６ｂの濃度プロファイルを示し、図５（ｃ）はソースおよびドレイン領域２０ａの濃度プロファイルを示す。なお、図５（ａ）乃至図５（ｃ）に示すプロファイルにおいては、半導体領域２の表面を深さの原点としてある。図５（ａ）乃至図５（ｃ）から分かるようにゲルマニウムは拡散しにくいため、活性化アニール後においても二つのピークを持つ濃度プロファイルを示す。また、図５（ａ）および図５（ｂ）に示すエクステンション領域１６ａおよび１６ｂの深さ方向のボロンの濃度分布は、図５（ｃ）に示すソースおよびドレイン領域２０ａの深さ方向のボロンの濃度分布よりもプロファイルが急峻であることが分かる。このため、エクステンション領域１６ａ，１６ｂにおける拡がり抵抗を小さくすることができる。
【００２４】
以上説明したように、本実施形態の製造法によって形成された半導体装置は、接合深さの浅いエクステンション領域１６ａを備えているため、短チャネル効果を改善することができる。また上述したようにエクステンション領域１６ａ，１６ｂが急峻な濃度プロファイルを有するため拡がり抵抗を小さくすることができる。また、接合深さがエクステンション領域１６ａよりも深くソースおよびドレイン領域２０ａよりも浅いエクステンション領域１６ｂを有しているため、シート抵抗を従来の場合よりも低減することが可能となる。したがって、微細化した場合でも、エクステンション領域の抵抗の増大を抑制することが可能となり、従来の場合よりも寄生抵抗を低減することができ、駆動力の低下を抑制することが可能となる。
【００２５】
なお、上記第１および第２実施形態においては、不純物領域１２，１４を形成するために、ゲルマニウムを半導体領域２にイオン注入したが、ゲルマニウムの代わりに、シリコン、ガリウムまたはインジウムを用いても同様の効果を奏することができる。
【００２６】
なお、上記第１および第２実施形態においては、深さの異なる２個の不純物領域１２，１４を形成したが、深さの異なる３個以上の不純物領域を形成しても良い。
【００２７】
【発明の効果】
以上、述べたように、本発明によれば、微細化してもｐチャネルＭＯＳＦＥＴの駆動力が低下するのを抑制することができる。
【図面の簡単な説明】
【図１】第１実施形態による半導体装置の構成を示す断面図。
【図２】第２実施形態による半導体装置の製造法の製造工程を示す工程断面図。
【図３】第２実施形態による半導体装置の製造法の製造工程を示す工程断面図。
【図４】第２実施形態によって製造された半導体装置のエクステンション領域の詳細な構成を示す断面図。
【図５】第２実施形態によって製造された半導体装置のエクステンション領域とソースおよびドレイン領域の深さ方向の不純物の濃度プロファイルを示す図。
【図６】従来のＭＯＳＦＥＴのエクステンション領域を示す断面図。
【符号の説明】
２ 半導体領域
４ 素子分離領域
６ 絶縁膜
６ａ ゲート絶縁膜
８ ポリシリコン層
８ａ ゲート電極
１０ ゲート側壁
１２ ゲルマニウムを含む不純物領域
１４ ゲルマニウムを含む不純物領域
１６ 拡散層領域
１６ａ エクステンション領域（拡散層領域）
１６ｂ エクステンション領域（拡散層領域）
１８ ゲート側壁
２０ 拡散層領域
２０ａ ソースおよびドレイン領域
Claims (4)
- ｎ型のシリコン半導体領域上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側面に絶縁物からなる第１ゲート側壁を形成する工程と、前記ゲート電極および前記第１ゲート側壁をマスクとして前記半導体領域に、ゲルマニウム、シリコン、ガリウム、およびインジウムの内の１つの元素をイオン注入することにより前記第１ゲート側壁の両側の前記半導体領域にアモルファス層を有する第１アモルファス層領域を形成する工程と、前記第１ゲート側壁を除去した後、前記ゲート電極をマスクとして前記元素を前記半導体領域にイオン注入することにより前記第１アモルファス層領域の前記アモルファス層よりも深さが浅いアモルファス層を有する第２アモルファス層領域を形成する工程と、前記第２アモルファス層領域を形成した後、前記ゲート電極をマスクとしてｐ型の不純物を前記半導体領域にイオン注入することによりソース・ドレインのエクステンション領域を形成する工程と、前記ソース・ドレインのエクステンション領域を形成した後、前記ゲート電極の側面に前記第１ゲート側壁よりも膜厚の大きな、絶縁物からなる第２ゲート側壁を形成する工程と、前記ゲート電極および前記第２ゲート側壁をマスクとしてｐ型の不純物をイオン注入することにより前記ソース・ドレインのエクステンション領域よりも接合深さが深いソース・ドレイン領域を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
- 前記第２アモルファス層領域を形成する際のイオン注入の加速電圧は前記第１アモルファス層領域を形成する際のイオン注入の加速電圧よりも小さいが、ドーズ量は同じであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ソース・ドレイン領域を形成するためのイオン注入によって前記ゲート電極もドーピングされることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記ソース・ドレイン領域を形成した後、前記ソース・ドレインのエクステンション領域および前記ソース・ドレイン領域を活性化するアニールを行うことを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384184A JP3821707B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置の製造方法 |
| US10/075,236 US6696729B2 (en) | 2001-12-18 | 2002-02-15 | Semiconductor device having diffusion regions with different junction depths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384184A JP3821707B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188373A JP2003188373A (ja) | 2003-07-04 |
| JP3821707B2 true JP3821707B2 (ja) | 2006-09-13 |
Family
ID=19187700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384184A Expired - Fee Related JP3821707B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6696729B2 (ja) |
| JP (1) | JP3821707B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014815A (ja) * | 2002-06-07 | 2004-01-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6638802B1 (en) * | 2002-06-20 | 2003-10-28 | Intel Corporation | Forming strained source drain junction field effect transistors |
| JP2005136258A (ja) * | 2003-10-31 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN100416856C (zh) * | 2003-12-24 | 2008-09-03 | 上海华虹Nec电子有限公司 | 大功率mos晶体管的制造方法 |
| US7769959B2 (en) | 2004-01-20 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | System and method to facilitate ordering point migration to memory |
| US7620696B2 (en) * | 2004-01-20 | 2009-11-17 | Hewlett-Packard Development Company, L.P. | System and method for conflict responses in a cache coherency protocol |
| US8468308B2 (en) * | 2004-01-20 | 2013-06-18 | Hewlett-Packard Development Company, L.P. | System and method for non-migratory requests in a cache coherency protocol |
| US7818391B2 (en) | 2004-01-20 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | System and method to facilitate ordering point migration |
| US8090914B2 (en) * | 2004-01-20 | 2012-01-03 | Hewlett-Packard Development Company, L.P. | System and method for creating ordering points |
| US8176259B2 (en) | 2004-01-20 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for resolving transactions in a cache coherency protocol |
| US8145847B2 (en) * | 2004-01-20 | 2012-03-27 | Hewlett-Packard Development Company, L.P. | Cache coherency protocol with ordering points |
| US20050160238A1 (en) * | 2004-01-20 | 2005-07-21 | Steely Simon C.Jr. | System and method for conflict responses in a cache coherency protocol with ordering point migration |
| CN100342506C (zh) * | 2004-04-14 | 2007-10-10 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| US7271443B2 (en) | 2004-08-25 | 2007-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| US20060234455A1 (en) * | 2005-04-19 | 2006-10-19 | Chien-Hao Chen | Structures and methods for forming a locally strained transistor |
| JP4630728B2 (ja) * | 2005-05-26 | 2011-02-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8900980B2 (en) | 2006-01-20 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect-free SiGe source/drain formation by epitaxy-free process |
| KR100764737B1 (ko) * | 2006-02-09 | 2007-10-08 | 삼성전자주식회사 | 에스램 셀 및 그 형성 방법 |
| US7772676B2 (en) * | 2006-06-23 | 2010-08-10 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| JP2008198763A (ja) * | 2007-02-13 | 2008-08-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835112A (en) * | 1988-03-08 | 1989-05-30 | Motorola, Inc. | CMOS salicide process using germanium implantation |
| JP3574613B2 (ja) | 1999-09-17 | 2004-10-06 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6391731B1 (en) * | 2001-02-15 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Activating source and drain junctions and extensions using a single laser anneal |
-
2001
- 2001-12-18 JP JP2001384184A patent/JP3821707B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-15 US US10/075,236 patent/US6696729B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030111690A1 (en) | 2003-06-19 |
| JP2003188373A (ja) | 2003-07-04 |
| US6696729B2 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821707B2 (ja) | 半導体装置の製造方法 | |
| US6917085B2 (en) | Semiconductor transistor using L-shaped spacer | |
| US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
| JP2735041B2 (ja) | 半導体装置およびその製造方法 | |
| US7154154B2 (en) | MOS transistors having inverted T-shaped gate electrodes | |
| US7670914B2 (en) | Methods for fabricating multiple finger transistors | |
| JP4148717B2 (ja) | 半導体素子の製造方法 | |
| JP2006303501A (ja) | ＰＦＥＴの移動度を強化したステップ埋め込みＳｉＧｅ構造 | |
| KR100639679B1 (ko) | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 | |
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| JP2008004693A (ja) | 半導体装置及びその製造方法 | |
| KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US6562686B2 (en) | Method for fabricating semiconductor device | |
| JP4514023B2 (ja) | ソース／ドレイン拡張部からドーパントが外方拡散しないようにするための、シリコン酸化物ライナーのイオン注入 | |
| KR100525960B1 (ko) | 반도체 소자 형성방법 | |
| US20080160710A1 (en) | Method of fabricating mosfet device | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| JP2007288051A (ja) | 半導体装置及びその製造方法 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100618313B1 (ko) | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| JP2007027176A (ja) | 半導体装置及びその製造方法 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20060005556A (ko) | 집적 반도체 소자 제조 방법 | |
| KR100903278B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |