JP3819889B2 - Parallel inverter device - Google Patents
Parallel inverter device Download PDFInfo
- Publication number
- JP3819889B2 JP3819889B2 JP2003333575A JP2003333575A JP3819889B2 JP 3819889 B2 JP3819889 B2 JP 3819889B2 JP 2003333575 A JP2003333575 A JP 2003333575A JP 2003333575 A JP2003333575 A JP 2003333575A JP 3819889 B2 JP3819889 B2 JP 3819889B2
- Authority
- JP
- Japan
- Prior art keywords
- reactive power
- voltage
- inverter
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、直流回路の出力をパルス幅変調（ＰＷＭ）ゲート制御信号に基づいてスイッチングしてＰＷＭ高周波電圧を出力するインバータ回路と、当該ＰＷＭ高周波電圧を正弦波状の交流出力電圧として出力するフィルタ回路とをそなえるインバータ装置を有し、当該インバータ装置が複数個並列に接続されて負荷に給電する並列インバータ装置に関する。 The present invention relates to an inverter circuit that outputs a PWM high-frequency voltage by switching the output of a DC circuit based on a pulse width modulation (PWM) gate control signal, and a filter circuit that outputs the PWM high-frequency voltage as a sinusoidal AC output voltage. And a plurality of the inverter devices connected in parallel to supply power to a load.
上述のインバータ装置を並列にもうけて共通な負荷に給電することが行われている（例えば特許文献１や特許文献２参照）。
The above-described inverter device is provided in parallel to supply power to a common load (see, for example,
この種の並列インバータ装置においては、複数のインバータ装置間で有効電力を揃えるようにして並列運転が行われるようにされている。 In this type of parallel inverter device, parallel operation is performed so that active power is uniform among a plurality of inverter devices.
周知のように、有効電力を揃える方式のものは夫々のインバータ装置の出力電圧に違いがあると当該電圧差に比例した形で無効電力の横流が生じ、夫々のインバータ装置からの出力電流は負荷電流と横流との和として表されることから、横流が大となると負荷に流すことのできる最大電流が小さくなって、場合によっては横流だけでインバータ装置からの許容電流を超えることもあり得る。なお、当該横流が流入する状態になると、インバータ装置の直流回路側に存在する平滑コンデンサが充電されてゆき、当該インバータ装置に印加される直流電圧が非所望に上昇してゆく。 As is well known, when there is a difference in the output voltage of each inverter device, the reactive power cross current is generated in proportion to the voltage difference, and the output current from each inverter device is a load. Since it is expressed as the sum of the current and the cross current, when the cross current becomes large, the maximum current that can be supplied to the load is reduced, and in some cases, the allowable current from the inverter device may be exceeded only by the cross current. When the cross current flows in, the smoothing capacitor existing on the DC circuit side of the inverter device is charged, and the DC voltage applied to the inverter device increases undesirably.
ここで、並列インバータ装置における有効電力と無効電力とについて解析しておく。 Here, the active power and the reactive power in the parallel inverter device will be analyzed.
図６はインバータが並列運転される際の等価回路を示し、図７は電圧位相図を示している。 FIG. 6 shows an equivalent circuit when the inverters are operated in parallel, and FIG. 7 shows a voltage phase diagram.
インバータ（ＩＮＶ）１から出力される有効電力Ｐ1 と無効電力Ｑ1 （遅れを正とする）は、
Ｐ1 ＝（Ｅ1 ・Ｖ・sin δ1 ）／Ｘ1 ≒（Ｅ1 ・Ｖ・δ1 ）／Ｘ1 （１）
Ｑ1 ＝（Ｅ1 ・Ｖ・cos δ1 ）／Ｘ1 ≒（Ｅ1 ・Ｖ）／Ｘ1 （２）
となる。またインバータ（ＩＮＶ）２から出力される有効電力Ｐ2 と無効電力Ｑ2 （遅れを正とする）は、
Ｐ2 ＝（Ｅ2 ・Ｖ・sin δ2 ）／Ｘ2 ≒（Ｅ2 ・Ｖ・δ2 ）／Ｘ2 （３）
Ｑ2 ＝（Ｅ2 ・Ｖ・cos δ2 ）／Ｘ2 ≒（Ｅ2 ・Ｖ）／Ｘ2 （４）
となる。
The active power P 1 and the reactive power Q 1 output from the inverter (INV) 1 are set as follows.
P 1 = (E 1 · V · sin δ 1 ) / X 1 ≈ (E 1 · V · δ 1 ) / X 1 (1)
Q 1 = (E 1 · V · cos δ 1 ) / X 1 ≈ (E 1 · V) / X 1 (2)
It becomes. The active power P 2 and the reactive power Q 2 output from the inverter (INV) 2 are set as follows.
P 2 = (E 2 · V · sin δ 2 ) / X 2 ≈ (E 2 · V · δ 2 ) / X 2 (3)
Q 2 = (E 2 · V · cos δ 2 ) / X 2 ≈ (E 2 · V) / X 2 (4)
It becomes.
したがって、有効電力のアンバランス量と無効電力のアンバランス量とは、夫々
Ｐ1 −Ｐ2 ≒（Ｅ1 ・Ｖ・δ1 ）／Ｘ1 −（Ｅ2 ・Ｖ・δ2 ）／Ｘ2 （５）
となり、
Ｅ1 ≒Ｅ2 ≒Ｅ （６）
Ｘ1 ≒Ｘ2 ≒Ｘ （７）
とすると、
Ｐ1 −Ｐ2 ≒｛Ｅ・Ｖ・（δ1 −δ2 ）｝／Ｘ （８）
また、
Ｑ1 −Ｑ2 ≒（Ｅ1 Ｖ）／Ｘ1 −（Ｅ2 Ｖ）／Ｘ2
＝｛（Ｅ1 ／Ｘ1 ）−（Ｅ2 ／Ｘ2 ）｝・Ｖ （９）
となる。
Therefore, the unbalance amount of the active power and the unbalance amount of the reactive power are P 1 −P 2 ≈ (E 1 · V · δ 1 ) / X 1 − (E 2 · V · δ 2 ) / X 2, respectively. (5)
And
E 1 ≒ E 2 ≒ E (6)
X 1 ≒ X 2 ≒ X (7)
Then,
P 1 −P 2 ≈ {E · V · (δ 1 −δ 2 )} / X (8)
Also,
Q 1 −Q 2 ≈ (E 1 V) / X 1 − (E 2 V) / X 2
= {(E 1 / X 1 ) − (E 2 / X 2 )} · V (9)
It becomes.
これらのことから、有効電力のアンバランスについては、夫々のインバータ側での電圧位相差δ1 と位相差δ2 とを操作することで調整でき、無効電力のアンバランスについては、夫々のインバータ側での電圧Ｅ1 と電圧Ｅ2 とを操作することで調整できる。
前述の如き技術的背景の下でインバータ装置が並列運転されるが、個々のインバータ装置には製品のバラツキにもとづいて、相互のインバータ装置間で電圧に差が生じる。このために、当該電圧差による不具合を解消することが必要となる。 Inverter devices are operated in parallel under the technical background as described above, but there is a difference in voltage between the inverter devices based on product variations in individual inverter devices. For this reason, it is necessary to eliminate the problem caused by the voltage difference.
例えばエンジン駆動発電機からの出力を整流してインバータに印加し、所定周波数の交流出力を得るインバータ装置を並列運転するに当たって、各インバータ装置が夫々小型のコンピュータによってスイッチイング制御されることを利用して、当該コンピュータによって、当該インバータ装置が出力すべき交流出力電圧についての目標正弦波を与える目標正弦波情報を保持するようにし、各インバータ装置は当該目標正弦波に相当する交流出力電圧を発生するようにしている。 For example, in parallel operation of an inverter device that rectifies the output from an engine-driven generator and applies it to an inverter to obtain an alternating current output of a predetermined frequency, it is utilized that each inverter device is switched and controlled by a small computer. Thus, the computer holds target sine wave information for providing a target sine wave for the AC output voltage to be output by the inverter device, and each inverter device generates an AC output voltage corresponding to the target sine wave. I am doing so.
本発明においては、公知の如く夫々のインバータ装置相互間における有効電力の分担を正しく保つために自己側のインバータ装置から出力される有効電力が増大した場合に自己側のインバータ装置における交流出力電圧の周波数を減少する方向に制御していることは勿論であるが、その上で、自己のインバータ装置からの無効電力とコンピュータ間シリヤル通信機能を用いて得た相手方となるインバータ装置からの無効電力とを把握し、夫々の無効電力の和（極性を考慮しての和であって、実際には差に相当する）が零になるようにすべく、前記の目標正弦波情報を徐々に補正しつつ、対応する交流出力電圧を補正するようにする。 In the present invention, as is well known, when the active power output from the inverter device on the self side increases in order to keep the sharing of the active power between the inverter devices correct, the AC output voltage of the inverter device on the self side is increased. Of course, the frequency is controlled in a decreasing direction, but on that basis, the reactive power from its own inverter device and the reactive power from the other inverter device obtained using the serial communication function between computers And gradually correct the target sine wave information so that each reactive power sum (which takes into account the polarity and actually corresponds to the difference) becomes zero. Meanwhile, the corresponding AC output voltage is corrected.
なお、各インバータ装置において、前記の無効電力を得るに当たっては、無効電力自体を測定するのではなく、自己の交流出力電流をサンプリングし、前記の目標正弦波の瞬時値で出力電圧の瞬時値を推定し位相差を考慮した上で乗算して、当該無効電力を求めるようにする。 In each inverter device, when obtaining the reactive power, the reactive power itself is not measured, but the AC output current is sampled, and the instantaneous value of the output voltage is obtained by the instantaneous value of the target sine wave. The reactive power is obtained by estimating and multiplying in consideration of the phase difference.
本発明の実施例によれば、インバータ装置がコンピュータによってスイッチイング制御されることを利用して、当該コンピュータを用いて当該インバータ装置が出力すべき交流出力電圧に相当する目標正弦波を用意し、当該目標正弦波に合わせるように前記交流出力電圧を制御する。 According to the embodiment of the present invention, using the fact that the inverter device is switched by the computer, a target sine wave corresponding to the AC output voltage to be output by the inverter device using the computer is prepared, The AC output voltage is controlled to match the target sine wave.
しかし、製品のバラツキやその他の理由から非所望に横流が発生することがあり、本発明では、このような場合に対処すべく、自己のインバータ装置および相手方となるインバータ装置における無効電力を交信しあい、前記式（９）の変動分の値が零に近づくように、前記交流出力電圧を補正、非所望な横流をなくするように制御する。 However, undesired cross currents may occur due to product variations and other reasons. In the present invention, in order to deal with such a case, the reactive power in the inverter device of its own and the counterpart inverter device is communicated. The AC output voltage is corrected and controlled so as to eliminate undesired cross current so that the value of the fluctuation in the equation (9) approaches zero.
図１は本発明の一実施例構成を示す。図中の符号１Ａ，１Ｂは夫々電源装置であって本発明にいうインバータ装置に対してエンジン発電機２ａ，２ｂ（後述）が接続されているもの、２ａ，２ｂはエンジン発電機であって図示を省略しているが当該夫々のエンジン発電機の交番出力を整流する整流器を持っているもの、３ａ，３ｂは夫々インバータ、４ａ，４ｂは夫々フィルタ回路、５ａ，５ｂは夫々平滑コンデンサ、６ａ，６ｂは夫々コンピュータからなる制御回路、７ａ，７ｂは夫々ドライバ回路であってインバータに対してゲート信号を印加するものである。
FIG. 1 shows an embodiment of the present invention. Reference numerals 1A and 1B in the figure are power supply devices, respectively, and
また、８ａ，８ｂは夫々出力電圧検出回路であってインバータからのＰＷＭ高周波電圧（図示の場合にはフィルタ回路４ａ，４ｂへの入力側の電圧であることから、インバータから出力直後のパルス幅変調（ＰＷＭ）された高周波電圧である）を検出するものである。また９ａ，９ｂは電流検出器であってインバータからの出力電流Ｉ（図示の場合には正弦波電流の振幅をサンプリングするようにする）を検出するもの、１０ａ，１０ｂは直流電圧検出回路であってインバータ３ａ，３ｂに印加される直流電圧（本願明細書では主回路電圧と呼ぶこともある）を検出するもの、１１ａ，１１ｂは自己のインバータ装置１Ａ，１Ｂの主回路電圧をサンプリングした値を相手方となるインバータ装置１Ｂ，１Ａに伝送する信号線、１２は制御回路６ａおよび６ｂ内に存在するコンピュータ相互での通信を行うコンピュータ間シリヤル通信機能を表している。
なお、本願にいう負荷は、図１における最右端に接続されている。 The load referred to in this application is connected to the rightmost end in FIG.
電源装置１Ａ，１Ｂとは実質的に同一構成をもつことから、一方の電源装置１Ａについて説明するが、他方の電源装置１Ｂにおいても同様である。 Since the power supply devices 1A and 1B have substantially the same configuration, one power supply device 1A will be described, but the same applies to the other power supply device 1B.
エンジン発電機２ａは交番電圧を発生し、前述の如く図示を省略して当該エンジン発電機２ａ内に存在すると述べた整流器によって得られた直流電圧が平滑コンデンサ５ａに印加される。当該平滑コンデンサ５ａの端子電圧（主回路電圧）はインバータ３ａにも印加される。 The engine generator 2a generates an alternating voltage, and a DC voltage obtained by a rectifier that is not shown in the drawing and is present in the engine generator 2a as described above is applied to the smoothing capacitor 5a. The terminal voltage (main circuit voltage) of the smoothing capacitor 5a is also applied to the inverter 3a.
インバータ３ａは、ドライバ回路７ａからのパルス幅変調（ＰＷＭ）ゲート制御信号に対応して周知の如くＨブリッジ状に配置された４個のサイリスタがオンオフされ、所望周波数の交番電圧を生成し、フィルタ回路４ａに印加される。なお、インバータ３ａの出力直後の電圧波形は、周知の如く、前記ＰＷＭゲート制御信号に対応して、主回路電圧と実質的に同じ波高値を持ちかつ個々のパルス幅が逐次変化している一団の正極性の矩形波群と次に同様な一団の負極性の矩形波群との繰返されるＰＷＭ高周波電圧となっている。当該ＰＷＭ高周波電圧を図１において出力電圧として示している。当該ＰＷＭ高周波電圧はフィルタ回路４ａを通過することによって、所望される周波数の所望される正弦波形となり、図示しない負荷に給電することになる。当該ＰＷＭ高周波電圧が濾波された際に得られるであろう正弦波電圧、換言すれば当該ＰＷＭ高周波電圧に対応する基本正弦波電圧を、本願明細書においては交流出力電圧と呼んでいる。前述の式（１）や式（２）に示す電圧Ｅ1 は当該交流出力電圧である。なお、図１に示すフィルタ回路４ａの出力端の電圧波形を直接調べても、他方の電源装置が存在することのために、正しい形で当該交流出力電圧Ｅ1 を把握することは困難である。ただこの交流出力電圧は前記ＰＷＭ高周波電圧を濾波して得られる基本正弦波電圧に対応している。
Inverter 3a has four thyristors arranged in an H-bridge shape in response to a pulse width modulation (PWM) gate control signal from
電源装置１Ａの制御回路６ａには、図示しないコンピュータが存在していて、インバータ３ａのスイッチングを制御せしめるようにする。即ち、当該コンピュータは、インバータ３ａからの前述の基本正弦波電圧が所望される周波数の所望される実効電圧値をもつ正弦波電圧となるようにするための目標正弦波を生成して保持している（メモリ上に第１のテーブルとして保持している）。 The control circuit 6a of the power supply apparatus 1A has a computer (not shown) that controls the switching of the inverter 3a. That is, the computer generates and holds a target sine wave for causing the above-described basic sine wave voltage from the inverter 3a to be a sine wave voltage having a desired effective voltage value at a desired frequency. (Held as a first table in memory).
コンピュータが保持している目標正弦波に関する情報としては、当該目標正弦波の１周期を、図２に示す如く、例えば１２８区間に区分した各区分点ｔ0 ，ｔ1 ，ｔ2 ，…，ｔ32，…，ｔ64，…，ｔ96，…，ｔ128 に対応して、当該区分点での瞬時波高値を、メモリ上に保持していると考えてよい。 As information on the target sine wave held by the computer, as shown in FIG. 2, for example, each period t 0 , t 1 , t 2 ,. 32, ..., t 64, ... , t 96, ..., corresponding to t 128, the instantaneous peak value at the segment point, may be considered to be held in memory.
制御回路６ａにおいては、基本的には、当該目標正弦波に相当する前記のＰＷＭ高周波電圧をインバータ３ａが出力するように、当該目標正弦波に相当するパルス幅変調（ＰＷＭ）のパルス列を得てＰＷＭゲート制御信号がつくられ、ドライバ回路７ａを介して出力され、インバータ３ａ内の各サイリスタをオンオフ制御する。
In the control circuit 6a, basically, a pulse width modulation (PWM) pulse train corresponding to the target sine wave is obtained so that the inverter 3a outputs the PWM high-frequency voltage corresponding to the target sine wave. A PWM gate control signal is generated and output via the
しかし実際には、ＰＷＭ高周波電圧に対応する前述の基本正弦波電圧が所望な電圧になるように、次のようなフィールドバック制御を行っている。即ち、図示の出力電圧検出回路８ａにおいて、ＰＷＭ高周波電圧を取り込んで、図示を省略しているフィルタ（以下フィルタＡという）を介して前述の基本正弦波電圧を得る。 However, in practice, the following field-back control is performed so that the basic sine wave voltage corresponding to the PWM high-frequency voltage becomes a desired voltage. That is, the illustrated output voltage detection circuit 8a takes in the PWM high-frequency voltage and obtains the above-mentioned basic sine wave voltage through a filter (not shown) (hereinafter referred to as filter A).
一方、制御回路６ａ側では、前記の目標正弦波に相当する正弦波電圧をフィルタ（以下フィルタＢという）を介して生成し、図示しない比較回路によって、前記フィルタＡからの出力とフィルタＢからの出力との偏差をとり、当該偏差を補正するように前記ＰＷＭゲート制御信号のパルス列を得て、ドライバ回路７ａを介してインバータ３ａを制御する。
On the other hand, on the control circuit 6a side, a sine wave voltage corresponding to the target sine wave is generated through a filter (hereinafter referred to as filter B), and the output from the filter A and the output from the filter B are compared by a comparison circuit (not shown). A deviation from the output is taken, a pulse train of the PWM gate control signal is obtained so as to correct the deviation, and the inverter 3a is controlled via the
なお、本発明においては、後述するように、電源装置１Ａからの無効電力と電源装置１Ｂからの無効電力とを考慮して、夫々の電源装置１Ａ，１Ｂ内で、自己の前記目標正弦波の瞬時値を調整して、即ち、前記の基本正弦波電圧（したがって交流出力電圧Ｅ1 ）の電圧レベルを調整して前述の横流の発生を抑止するようにしている。 In the present invention, as will be described later, in consideration of reactive power from the power supply device 1A and reactive power from the power supply device 1B, each of the power supply devices 1A and 1B has its own target sine wave. The instantaneous value is adjusted, that is, the voltage level of the basic sine wave voltage (and hence the AC output voltage E 1 ) is adjusted to prevent the occurrence of the above-mentioned cross current.
当該無効電力を把握するために、本発明においては、次のような手段が用いられている。 In order to grasp the reactive power, the following means are used in the present invention.
インバータ３ａから流出（場合によっては流入）する電流Ｉを、前記図２に示す各区分点ｔ0 ，ｔ1 ，…，ｔn ，…，ｔ128 に対応してサンプリングして、当該電流の瞬時値Ｉs （ｎ）を得る。当該瞬時値Ｉs （ｎ）は、前記目標正弦波の各区分点における波高値と、位相を調整した上で乗算される。即ち、位相を調整した上で乗算して得た値を積算することによって、無効電力が計算される。この無効電力は、図示の制御回路６ａにおいて把握され、後述するように、所定のタイミング毎に、図１に示す例えばコンピュータ間シリヤル通信機能１２を介して、相互に夫々の電源装置１Ａ，１Ｂにおける制御回路６ａ，６ｂに伝送される。なお、シリヤル伝送を行うことによって、電源装置間の信号線の本数を減少することができる。
The current I flowing (flowing, as the case may be) from the inverter 3a, each segment point shown in Figure 2 t 0, t 1, ... , t n, ..., and samples corresponding to t 128, the instantaneous of the current The value I s (n) is obtained. The instantaneous value I s (n) is multiplied by the peak value at each division point of the target sine wave after adjusting the phase. That is, the reactive power is calculated by integrating the values obtained by multiplication after adjusting the phase. This reactive power is grasped in the illustrated control circuit 6a and, as will be described later, for example, via the inter-computer
以下、伝送されあった無効電力にもとづいて、横流を抑止する制御について説明する。 Hereinafter, control for suppressing cross current based on the transmitted reactive power will be described.
図３は目標電圧及び無効電力計測ルーチンを説明するフローチャートである。 FIG. 3 is a flowchart for explaining the target voltage and reactive power measurement routine.
ステップＳ１：前述の如く、図２に示す各区分点ｔ0 ，ｔ1 ，…に対応して電流の瞬時 値Ｉs （ｔ0 ），Ｉs （ｔ1 ），…，Ｉs （ｎ）…を検出する。 Step S1: As described above, instantaneous current values I s (t 0 ), I s (t 1 ),..., I s (n) corresponding to the segment points t 0 , t 1 ,. Detect ...
ステップＳ２：前述の如く、第１のテーブルから得られる目標正弦波の波高値の各区分 点における瞬時値と、位相を調整された上で乗算され、図示の『瞬時値Ｉs （ｎ） ×計算用電圧マップ（ｎ）』とを得る。そして、そのタイミング以前に得られてい る合計値と合算されて、図示の『合計』を得る。当該『合計』は、図２に示す目標 正弦波の一周期毎に、後述のステップＳ７に示す如く『無効電力』として抽出され る。 Step S2: As described above, the instantaneous value at each segment point of the peak value of the target sine wave obtained from the first table is multiplied by the phase after being adjusted, and the “instantaneous value I s (n) × A calculation voltage map (n) ”is obtained. Then, the total value obtained before that timing is added to obtain the “total” shown in the figure. The “total” is extracted as “reactive power” for each period of the target sine wave shown in FIG.
ステップＳ３：後述するように本発明による横流抑止のための制御にもとづいて第１の テーブルに保持されている目標正弦波の振幅が修正制御されてゆくべきことから、 第１のテーブルから得られた目標正弦波の波高値を補正したものを用いて、前記基 本正弦波電圧（したがって交流出力電圧Ｅ1 ）を１サイクル毎に変更してゆくよう にする。即ち、図示の『補正電圧係数』を当該目標正弦波の波高値に乗算する。当 該『補正電圧係数』についてラベル（１１）を付しておくが、当該『補正電圧係数 』については図４を用いて後述し、かつステップＳ３において補正電圧係数が乗算 されるタイミングと当該ステップＳ３において得られた『瞬時目標電圧』がインバ ータの出力に反映されるタイミングとについては、図５を用いて後述する。 Step S3: Since the amplitude of the target sine wave held in the first table should be corrected and controlled based on the control for suppressing the cross current according to the present invention as will be described later, it is obtained from the first table. The basic sine wave voltage (and hence the AC output voltage E 1 ) is changed every cycle by using the corrected target sine wave peak value. That is, the “correction voltage coefficient” shown in the figure is multiplied by the peak value of the target sine wave. The “correction voltage coefficient” is labeled (11). The “correction voltage coefficient” will be described later with reference to FIG. 4 and the timing at which the correction voltage coefficient is multiplied in step S3 and the corresponding step. The timing at which the “instantaneous target voltage” obtained in S3 is reflected in the output of the inverter will be described later with reference to FIG.
ステップＳ４：電流の瞬時値Ｉs （ｎ）を次回でＩs （ｎ＋１）を抽出するように変更 する。 Step S4: The instantaneous value I s (n) of the current is changed to extract I s (n + 1) next time.
ステップＳ５：図２に示す区分点ｔ128 に達したか否かが判定されて、達していない場 合には、ステップＳ１に戻る。 Step S5: is determined whether reaches the segment point t 128 shown in FIG. 2, the reach non case, the flow returns to step S1.
ステップＳ６：区分点ｔ128 に達した場合には、ｎ＝１２７をｎ＝０にリセットする。 Step S6: When the division point t128 is reached, n = 127 is reset to n = 0.
ステップＳ７：区分点ｔ128 のタイミング時に得られている所の、ステップＳ２に示す 『合計』の値を、当該周期での『無効電力』として取得する。そして、再びステッ プＳ１に戻る。この得られている『無効電力』が取得されるタイミングと、相手方 となる電源装置側に伝送されるタイミングについては、図５を参照して後述される 。この『無効電力』にラベル（５）（（註）相手方のものを（６））を付しておく が、図５において後述される。 Step S7: the place is obtained when the timing of the division point t 128, the value of the "total" shown in the step S2, and acquires as "reactive power" in the present period. And it returns to step S1 again. The timing at which the obtained “reactive power” is acquired and the timing at which the “reactive power” is transmitted to the counterpart power supply device will be described later with reference to FIG. This “reactive power” is labeled (5) ((註) (6) for the other party), which will be described later in FIG.
以上のようにして無効電力が把握されてゆくが、図４を参照して、相互の電源装置１Ａ，１Ｂ間での無効電力をバランスするための処理について説明する。 Although reactive power is grasped as described above, a process for balancing reactive power between the power supply apparatuses 1A and 1B will be described with reference to FIG.
図４は無効電力バランスルーチンを説明するフローチャートである。また図５は自己側の電源装置１Ａと相手方の電源装置１Ｂとで情報を取得しまたは送受するタイミングを説明する図である。 FIG. 4 is a flowchart for explaining the reactive power balance routine. FIG. 5 is a diagram for explaining the timing at which information is acquired or transmitted / received between the self-side power supply device 1A and the counterpart power supply device 1B.
ステップＳ８：図２に示すタイミングが３２回目に達したか否かをチェックする。自己 側で３２回に達したタイミングについてラベル（１）を付し、相手方で３２回に達 したタイミングについてラベル（２）を付しておく。このラベルは、図５にも示さ れ、ステップＳ８が処理されるタイミングが図５を参照すれば判るようにされてい る。 Step S8: It is checked whether or not the timing shown in FIG. 2 has reached the 32nd time. The label (1) is attached to the timing when it has reached 32 times on its own side, and the label (2) is attached to the timing when it has reached 32 times on the other side. This label is also shown in FIG. 5, so that the timing at which step S8 is processed can be understood with reference to FIG.
ステップＳ９：自己側の電源装置において１サイクル前に図３に示すステップＳ７にお いて取得していた無効電力（５）と、相手方の同様のもの無効電力（６）とをシリ ヤル送受信する。なお当該無効電力（５）（６）は、図３に示すステップＳ７にお いて得られるものであるが、このようにて得られた１周期（サイクル）毎の無効電 力（５）（６）は、後述するステップＳ１１ないしＳ１７をへて、累算され積分誤 差無効電力（ラベル７を付す）とされる。また電源装置１Ｂにおいて無効電力（６ ）を累算され積分誤差無効電力（ラベル８を付す）とされる。そしてこれらの積分 誤差無効電力（７）と積分誤差無効電力（８）とは、前記無効電力（５）や無効電 力（６）と一緒に、シリヤル送受信される。当該シリヤル送受信されるタイミング は図５に示されている。それらの送受信が終了するとステップＳ８に戻る。 Step S9: The reactive power (5) acquired in step S7 shown in FIG. 3 one cycle before in the self-side power supply device and the similar reactive power (6) of the other party are serially transmitted and received. The reactive power (5) (6) is obtained in step S7 shown in FIG. 3. The reactive power (5) (6) for each cycle obtained in this way is obtained. ) Is accumulated through steps S11 to S17, which will be described later, to be integrated error reactive power (labeled 7). Further, the reactive power (6) is accumulated in the power supply apparatus 1B to be integrated error reactive power (labeled 8). These integral error reactive power (7) and integral error reactive power (8) are serially transmitted / received together with the reactive power (5) and reactive power (6). The timing for serial transmission / reception is shown in FIG. When the transmission / reception ends, the process returns to step S8.
ステップＳ１０：図２に示すタイミングが９６回目に達したか否かをチェックする。自 己側で９６回目に達したタイミングについてラベル（３）を付し、相手方で９６回 目に達したタイミングについてラベル（４）を付しておく。このラベル（３）（４ ）も、図５に示され、タイミングが判るようにされている。 Step S10: It is checked whether or not the timing shown in FIG. 2 has reached the 96th time. The label (3) is attached to the timing reached by the 96th time on the own side, and the label (4) is attached to the timing reached at the 96th time by the opponent. The labels (3) and (4) are also shown in FIG. 5 so that the timing can be understood.
ステップＳ１１：相手方から受信した無効電力（６）（（註）『受信無効電力』）と自 己側での無効電力（５）（（註）『送信無効電力』）との差をとり、『誤差無効電 力』とする。当該誤差無効電力は横流の存在に対応する性質のものであり、この誤 差無効電力にラベル（９）を付しておく。 Step S11: Take the difference between the reactive power received from the other party (6) ((註) “Receiving reactive power”) and the reactive power on its own side (5) ((註) “Transmission reactive power”). Error reactive power ”. The error reactive power is of a nature corresponding to the presence of cross current, and this error reactive power is labeled (9).
ステップＳ１２：ステップＳ９に関連して説明した所の自己側の『積分誤差無効電力』 （７）に対して、ステップＳ１１で得た『誤差無効電力』（９）を加算して『積分 誤差無効電力』を得る。この『積分誤差無効電力』に対して、ラベル（１０）を付 して、ステップＳ９に示す前サイクルの『積分誤差無効電力（７）』と区別してお く。勿論、相手方の電源装置１Ｂにおいても同様に、積分誤差無効電力（１０）に 相当するものが得られ、１サイクル前に得られていたものがステップＳ９に示す 『積分誤差無効電力（８）』である。 Step S12: The “integral error reactive power” (7) obtained in step S11 is added to the “integral error reactive power” (7) on the self-side described in relation to step S9 to obtain “integral error invalid power”. Get power ”. This “integrated error reactive power” is labeled (10) to distinguish it from the “integrated error reactive power (7)” of the previous cycle shown in step S9. Of course, the power supply apparatus 1B of the other party also obtains the equivalent of the integral error reactive power (10), and the one obtained one cycle before is shown in step S9 as “integrated error reactive power (8)”. It is.
ステップＳ１３：ステップＳ１２に関連して説明した所の自己側の『積分誤差無効電力 』（１０）に係数Ｋ1 を乗じたものとステップＳ１１で得た『誤差無効電力』（９ ）に係数Ｋ2 を乗じたものとを累算した値にもとづいて、第２のテーブルを索引し 、『補正電圧係数』を得る。当該『補正電圧係数』に対してラベル（１１）を付す 。 Step S13: The self-side “integral error reactive power” (10) described in relation to step S12 multiplied by the coefficient K 1 and the “error reactive power” (9) obtained in step S11 are multiplied by the coefficient K. The second table is indexed based on the accumulated value obtained by multiplying by 2 to obtain a “correction voltage coefficient”. A label (11) is attached to the “correction voltage coefficient”.
ここで、補正電圧係数に関連する第２のテーブルについて説明する。 Here, the second table related to the correction voltage coefficient will be described.
本発明においては、前述した如く、並列運転されるインバータ装置で生じる無効電力の横流を抑止するように制御している。この無効電力の横流を抑止する手段としては、自己側の無効電力と相手方の無効電力とのいわば和をとり、その和が零となるように、夫々のインバータ装置側で基本正弦波電圧（したがって交流出力電圧Ｅ1 ，Ｅ2 ）を変化させる。即ち、当該交流出力電圧Ｅ1 ，Ｅ2 を変化させて無効電力の横流を抑止するようにしている。更に言えば、遅れ無効電力の横流が流れ込む側の基本正弦波電圧（したがって交流出力電圧Ｅ1 （又はＥ2 ））を高め、遅れ無効電力の横流が流出する側の基本正弦波電圧（したがって交流出力電圧Ｅ2 （又はＥ1 ））を低めるように制御している。この制御を行うために、本発明では、予め第２のテーブルが用意されている。即ち、前記ステップＳ１３に示す
（積分誤差無効電力×Ｋ1 ＋誤差無効電力×Ｋ2 ）
の値ごとに、第１のテーブルに保持している所の目標正弦波（図２に示す正弦波）の『各区分点ごとの波高値』の夫々と乗算してゆくべき『補正電圧係数』（１１）を与えるようにしている。なお、当該第２のテーブルから抽出された『補正電圧係数』（１１）は、図２に示す１サイクルの間、同一の値が『各区分点ごとの波高値』に乗算される。そして、次のサイクルにおいて、当該補正電圧係数を乗じた結果の、補正された目標正弦波に沿うように、インバータがスイッチング制御される。即ち、夫々の電源装置における前述の交流出力電圧Ｅ1 ，Ｅ2 が各サイクル毎に逐次制御されてゆく。
In the present invention, as described above, control is performed so as to suppress cross current of reactive power generated in the inverter devices operated in parallel. As a means for suppressing the cross flow of the reactive power, the sum of the reactive power on the self side and the reactive power of the other party is taken, and the basic sine wave voltage (accordingly, on each inverter device side so that the sum becomes zero). The AC output voltages E 1 and E 2 ) are changed. That is, the AC output voltages E 1 and E 2 are changed to suppress the cross flow of reactive power. More specifically, the basic sine wave voltage (the AC output voltage E 1 (or E 2 )) on the side where the delayed reactive power cross current flows is increased, and the basic sine wave voltage (therefore the AC side voltage) on the side where the delayed reactive power cross current flows out. The output voltage E 2 (or E 1 )) is controlled to be lowered. In order to perform this control, in the present invention, a second table is prepared in advance. That is, as shown in step S13, (integral error reactive power × K 1 + error reactive power × K 2 )
“Correction voltage coefficient” to be multiplied with each of the “crest value for each segment point” of the target sine wave (sine wave shown in FIG. 2) held in the first table for each value of (11) is given. Note that the “correction voltage coefficient” (11) extracted from the second table is multiplied by the “crest value for each segment point” by the same value for one cycle shown in FIG. In the next cycle, the inverter is subjected to switching control so as to follow the corrected target sine wave as a result of multiplying the correction voltage coefficient. That is, the aforementioned AC output voltages E 1 and E 2 in each power supply device are sequentially controlled for each cycle.
言うまでもなく、第２のテーブルはメモリ上に保持されていて、制御回路６ａ（６ｂ）内のコンピュータがアクセスできるようにされている。第２のテーブルで索引された補正電圧係数（１１）が、図３のステップＳ３に示す『補正電圧係数』として利用される。即ちインバータ３ａ（又は３ｂ）で出力されるべき目標電圧の波高値が補正され、インバータ３ａ（又は３ｂ）の次回のサイクルにおける交流出力電圧Ｅ1 （又はＥ2 ）に反映されて、無効電力の横流を抑止するようにされる。 Needless to say, the second table is held in a memory so that the computer in the control circuit 6a (6b) can access it. The correction voltage coefficient (11) indexed in the second table is used as the “correction voltage coefficient” shown in step S3 of FIG. That is, the peak value of the target voltage to be output by the inverter 3a (or 3b) is corrected and reflected in the AC output voltage E 1 (or E 2 ) in the next cycle of the inverter 3a (or 3b), and the reactive power To prevent cross current.
図４に戻って、
ステップＳ１４：ステップＳ９に示した積分誤差無効電力（７）とステップＳ９におい て受信した積分誤差無効電力（（註）『受信積分誤差無効電力』８）とが加算され て『積分偏り値』（１２）を得る。当該積分偏り値（１２）は、当面の状態の下で 、自己側と相手方とのいずれかの側の方に横流が流入し、いずれの側の方から横流 が流出しているかを示す値となっている。
Returning to FIG.
Step S14: The integral error reactive power (7) shown in step S9 and the integral error reactive power received in step S9 ((註) “Received integral error reactive power” 8) are added to obtain an “integral bias value” ( 12) is obtained. The integral bias value (12) is a value indicating whether a cross current flows into either the self side or the other side and a cross current flows out from which side under the current state. It has become.
ステップＳ１５：積分偏り値（１２）が正か負か判定する。 Step S15: It is determined whether the integral bias value (12) is positive or negative.
ステップＳ１６：正であれば、現サイクル（今回のサイクル）で得たステップＳ１２に おける積分誤差無効電力（１０）に対して定数Ｋ3 を差し引いて、次回のサイクル において送信するステップＳ９での積分誤差無効電力（７）とする。 Step S16: If it is positive, by subtracting the constant K 3 against integration error reactive power definitive to step S12 obtained in the present cycle (the current cycle) (10), integral in step S9 transmitted in the next cycle Error reactive power (7).
ステップＳ１７：負であれば、ステップＳ１６の逆に、今回のサイクルで得たステップ Ｓ１２における積分誤差無効電力（１０）に対して定数Ｋ3 を加えて、今回のサイ クルにおいて送信するステップＳ９での積分誤差無効電力（７）とする。相手方の 電源装置においても、同様に、ステップＳ１４ないしＳ１７の処理が行われる。 Step S17: If it is negative, the reverse step S16, the constant K 3 in addition with respect to integrated error reactive power in step S12 obtained in the current cycle (10), in step S9 to transmit in the current cycle Integral error reactive power (7). Similarly, the processing of steps S14 to S17 is performed in the counterpart power supply.
以上のような処理が行われ、無効電力のアンバランスによる横流を抑止するように、図３に示すステップＳ３で次のサイクルにおける『瞬時目標電圧』（図２に示した目標正弦波の振幅を補正したもの）が与えられる。即ち、遅れ無効電力の横流が流れ込む側の電源装置において、前述の基本正弦波電圧（したがって交流出力電圧Ｅ1 （又はＥ2 ））が高められ、遅れ無効電力の横流を流出している側の電源装置において、基本正弦波電圧（したがって交流出力電圧Ｅ2 （又はＥ1 ））を低めるように働く。 The above processing is performed, and the “instantaneous target voltage” (the amplitude of the target sine wave shown in FIG. 2) in the next cycle is suppressed in step S3 shown in FIG. Corrected). That is, in the power supply device on the side where the delayed reactive power cross current flows, the above-mentioned basic sine wave voltage (accordingly, the AC output voltage E 1 (or E 2 )) is increased, and the delayed reactive power side current flows out. In the power supply device, it works to lower the basic sine wave voltage (and hence the AC output voltage E 2 (or E 1 )).
なお、図４におけるステップＳ１２およびＳ１３において、『誤差無効電力』（９）を用いていることはＰＩ演算における比例演算（Ｐ）に相当し、『積分誤差無効電力』（７）を用いてステップＳ１２において『積分誤差無効電力』（１０）を得ていることがＰＩ演算における積分演算（Ｉ）に相当する。 Note that the use of “error reactive power” (9) in steps S12 and S13 in FIG. 4 corresponds to proportional calculation (P) in the PI calculation, and step using “integral error reactive power” (7). Obtaining “integral error reactive power” (10) in S12 corresponds to the integral operation (I) in the PI operation.
また、図４に示すステップＳ１６またはＳ１７において『積分誤差無効電力』（１０）に対して定数Ｋ3 を減算または加算しているのは、積分誤差無効電力の偏りを複数回のサイクルの間に徐々に解消してゆくことを表している。 Also, the constant K 3 is subtracted or added to the “integration error reactive power” (10) in step S16 or S17 shown in FIG. It means that it will gradually disappear.
更に、図１において、直流電圧検出回路１０ａ，１０ｂや信号線１１ａ，１１ｂを示していて、これらは自己側の電源装置における『主回路電圧』を、図２に示す区分点ｔ0 ，ｔ1 …に対応づけて相手方の電源装置の制御回路６ｂ（又は６ａ）に伝送するためのものであるが、これらの作用は本発明には直接の関連をもたないことから、具体的な説明を省略する。
Further, in FIG. 1, DC
前記本発明に関する説明において、有効電力の分担についての説明が行われていないが、前記式（８）に示されることからも明らかな如く、従来から公知の制御、即ち自己側の電源装置が出力する有効電力の増大に応じて自己側の電源装置における交流出力の周波数を低くする方向に制御が行われている。これに有効電力の分担がアンバランスとなることを抑止している。なお、式（８）における位相差δ1 （又は位相差δ2 ）を変更することは、交流出力の周波数を変化させることによって、位相差を調整していることを意味している。 In the description relating to the present invention, the sharing of the active power is not described. However, as is clear from the expression (8), conventionally known control, that is, the self-side power supply device outputs Control is performed in the direction of lowering the frequency of the AC output in the power supply device on its own side as the active power increases. This prevents the sharing of active power from becoming unbalanced. Note that changing the phase difference δ 1 (or phase difference δ 2 ) in Equation (8) means that the phase difference is adjusted by changing the frequency of the AC output.
以上説明した如く、本発明においては、並列インバータ装置における横流を逐次抑止してゆくように制御でき、負荷への給電効率を高めることができる。 As described above, in the present invention, it is possible to control so as to sequentially suppress the cross current in the parallel inverter device, and the power supply efficiency to the load can be increased.
１Ａ，１Ｂ：電源装置
２ａ，２ｂ：エンジン発電機
３ａ，３ｂ：インバータ
４ａ，４ｂ：フィルタ回路
５ａ，５ｂ：平滑コンデンサ
６ａ，６ｂ：制御回路
７ａ，７ｂ：ドライバ回路
８ａ，８ｂ：出力電圧検出回路
９ａ，９ｂ：電流検出器
１０ａ，１０ｂ：直流電圧検出回路
１１ａ，１１ｂ：信号線
１２：コンピュータ間シリヤル通信機能
1A, 1B:
Claims (2)
スイッチング素子を有し、
前記直流電圧回路の出力をＰＷＭゲート制御信号に基づいてスイッチングして高周波電圧を出力するインバータ回路と、
前記高周波電圧を正弦波状の交流出力電圧として出力するフィルタ回路と、
前記インバータ回路の出力電流に応じた電流検出信号を出力する出力電流検出手段と、
前記出力電流検出手段からの出力を利用して有効電力を得て、該有効電力が増加するにつれて前記高周波電圧に対応する基本正弦波電圧の周波数を下げる機能を有するインバータ装置を備え、
当該インバータ装置が複数個もうけられて、各インバータ装置の前記交流出力電圧が並列に負荷に給電される並列インバータ装置において、
前記各インバータ装置は、制御回路内にコンピュータをそなえ、
自己の出力無効電力の値と自己の積分誤差無効電力の値とを、相手方となるインバータ装置に対して、電圧の周期の区切り点に対応して、自己の前記コンピュータにおけるコンピュータ間シリヤル通信機能を用いて、デジタル情報として伝送し、
かつ前記各インバータ装置は、自己の前記コンピュータにおけるコンピュータ間シリヤル通信機能を用いて受信した前記デジタル情報にもとづいて、相手方となるインバータ装置における前記無効電力の値と前記積分誤差無効電力とを取得し、自己のインバータ装置における出力無効電力との差をとり、誤差無効電力として抽出して、積分誤差無効電力を更正し、誤差無効電力の値が小さくなる方向に、前記高周波電圧の前記基本正弦波電圧の値を増減する手段を有すると共に、
当該高周波電圧に対応する基本正弦波電圧の値を増減する量は、抽出された前記誤差無効電力を積分して得られる積分誤差無効電力に基づいてテーブル索引により得られた補正電圧係数を用いて得た量である
ことを特徴とする並列インバータ装置。 A DC voltage circuit;
Having a switching element,
An inverter circuit that outputs a high-frequency voltage by switching the output of the DC voltage circuit based on a PWM gate control signal;
A filter circuit for outputting the high-frequency voltage as a sinusoidal AC output voltage;
Output current detection means for outputting a current detection signal corresponding to the output current of the inverter circuit;
Obtaining active power using the output from the output current detection means, comprising an inverter device having a function of lowering the frequency of the basic sine wave voltage corresponding to the high-frequency voltage as the active power increases,
In a parallel inverter device in which a plurality of the inverter devices are provided and the AC output voltage of each inverter device is fed to a load in parallel,
Each inverter device includes a computer in a control circuit,
A self-computer serial communication function in the computer corresponding to the break point of the voltage cycle is provided to the inverter device of the other party with the value of its own output reactive power and the value of its own integral error reactive power. Used to transmit as digital information,
And each said inverter apparatus acquires the value of the said reactive power in the other inverter apparatus, and the said integral error reactive power based on the said digital information received using the serial communication function between computers in the said own computer. taking the difference between the output reactive power at its own inverter unit, and extracted as an error reactive power, to rectify integration error reactive power, in the direction in which the value of the erroneous differential reactive power is decreased, the fundamental sine of the high frequency voltage Having means for increasing or decreasing the value of the wave voltage ;
The amount by which the value of the basic sine wave voltage corresponding to the high-frequency voltage is increased or decreased using the correction voltage coefficient obtained by the table index based on the integrated error reactive power obtained by integrating the extracted error reactive power. A parallel inverter device characterized in that the amount obtained .
相手方から受信した積分誤差無効電力と、自己の積分誤差無効電力を加算して積分偏り値を得て、
該積分偏り値の符号が正の場合には自己の積分誤差無効電力の値を減少させ、負の場合は自己の積分誤差無効電力の値を増加させることを特徴とする並列インバータ装置。 The parallel inverter device according to claim 1 ,
And integration error reactive power received from the opposite party, with the integrated deviation value by adding its own integration error reactive power,
A parallel inverter device characterized in that when the sign of the integral bias value is positive, the value of its own integral error reactive power is decreased, and when it is negative, the value of its own integral error reactive power is increased.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333575A JP3819889B2 (en) | 2003-09-25 | 2003-09-25 | Parallel inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333575A JP3819889B2 (en) | 2003-09-25 | 2003-09-25 | Parallel inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005102421A JP2005102421A (en) | 2005-04-14 |
| JP3819889B2 true JP3819889B2 (en) | 2006-09-13 |
Family
ID=34461550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003333575A Expired - Fee Related JP3819889B2 (en) | 2003-09-25 | 2003-09-25 | Parallel inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819889B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021049043A1 (en) | 2019-09-13 | 2021-03-18 | 株式会社電菱 | Parallel inverter device |
| CN115632545B (en) * | 2022-12-06 | 2023-03-21 | 深圳市永联科技股份有限公司 | Control method and system for power supply circulation |
-
2003
- 2003-09-25 JP JP2003333575A patent/JP3819889B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005102421A (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2769462B1 (en) | Method and system for detecting a failed rectifier in an ac/dc converter | |
| US8199534B2 (en) | Load current detection in electrical power converters | |
| US9429604B2 (en) | Three-phase AC phase sequence detecting method and apparatus | |
| EP2857850B1 (en) | HRG ground fault detector and method | |
| CN104124876A (en) | Method and apparatus for active front end filter capacitor degradation detection | |
| US9651592B2 (en) | Impedance detector apparatus and method | |
| JP6461874B2 (en) | Judgment method of connection order, judgment method of phase loss | |
| EP3365969B1 (en) | Power modules with programmed virtual resistance | |
| JP6416416B2 (en) | Insulation resistance measuring device | |
| EP3016274B1 (en) | Apparatus for controlling inverter | |
| JPH0772740B2 (en) | Power detector | |
| EP0059416B1 (en) | Ground fault detecting device for use with a dc circuit | |
| CN107037255A (en) | Voltage ripple detection circuit | |
| JP3819889B2 (en) | Parallel inverter device | |
| US20230393179A1 (en) | Method and device for measuring an insulation resistance of a dc voltage source connected to a split intermediate circuit in mains parallel operation | |
| JP2002078349A (en) | Inverter device | |
| JP5238358B2 (en) | AC power measuring device, AC power measuring method, and single-phase AC / DC converter | |
| JP2005102423A (en) | Parallel inverter arrangement | |
| JP3247252B2 (en) | Control device for power converter | |
| CN208539775U (en) | Current detection circuit and frequency converter for inverter | |
| JP4425648B2 (en) | Ground fault detection device | |
| US4150412A (en) | Filter excitation circuitry | |
| JP3995578B2 (en) | Storage battery internal impedance measuring device and storage battery internal impedance measuring method | |
| JP2012042367A (en) | Open-phase detection circuit and open-phase detection method | |
| JPH09196988A (en) | Deterioration detector for zinc oxide type lightning arrester |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |