JP3817406B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3817406B2 JP3817406B2 JP2000081701A JP2000081701A JP3817406B2 JP 3817406 B2 JP3817406 B2 JP 3817406B2 JP 2000081701 A JP2000081701 A JP 2000081701A JP 2000081701 A JP2000081701 A JP 2000081701A JP 3817406 B2 JP3817406 B2 JP 3817406B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- unit
- inverter device
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、PWMインバータ装置に関するものである。
【0002】
【従来の技術】
本発明は、PWMインバータ装置に係り、特にPWMパルス信号の指令データの高速伝送化、及び出力電圧の精度向上を図ったPWMインバータ装置に関するものである。
【0003】
交流電源を受電し、あるいは直流電源を受電し、任意の周波数の交流電源に変換して、その出力に接続された交流電動機を速度制御するインバータ装置が一般に普及している。
【0004】
最近のインバータ装置には、電力を逆変換するための主回路部のスイッチング素子としてバイポーラトランジスタ(bipolar transistor)やIGBT(insulated gate bipolar transistor)などのスイッチング素子が使用されている。また、出力電圧を正弦波に近づけ、その高調波を低減するためにPWM(Pulse Width Modulation)制御が一般的に適用されている。
【0005】
これら従来の技術の例として、特開平7−143735号(従来技術1とする)があげられる。この従来技術1は、信号生成回路から主回路スイッチング素子までドライブ信号を伝送する伝送路にフォトカプラを挿入し、低電圧で動作している信号生成回路と高電圧で動作しているインバータ主回路間を電気絶縁している。
【0006】
ところで、この従来技術1で示されるように、一般にインバータ装置は、そのインバータ主回路部に備わるスイッチング素子がブリッジ結線され、該ブリッジ結線の上下アームのスイッチング素子は入力直流電源に直列接続されている。そして、このスイッチング素子をオン/オフ制御するときには、上下アームのスイッチング素子が同時にオンすることのないようにドライブ信号が同時にオフする非ラップ期間(以下デッドタイムという)を設けている。スイッチング素子が実際にオンあるいはオフするまでには時間遅れがあり、しかもこのオン特性、オフ特性はスイッチング素子個々のばらつき、また温度変化や、ドライブ信号の伝送時間のばらつきなどによっても変化するなど一定しないので、このデッドタイムは、ある程度の余裕をもって設定される。
【0007】
またこのデッドタイム期間中には上下アームのスイッチング素子が同時にオフ状態になる期間が生じるので、この期間の出力電圧が流れる出力電流の流れる方向によって決まるなど不確定な要素がある。従ってこれらの要因により出力電圧に誤差が含まれる問題があった。
【0008】
これに対し従来技術として特開平5−316737号に示されるように、出力電流の方向を検出し、上記出力電流の流れる方向による出力電圧誤差を補正するものが提案されている(従来技術2とする)。しかしこの従来技術2によっても、スイッチング素子個々のオン特性、オフ特性のばらつき、温度変化やドライブ信号の伝送時間のばらつきなどによって生じる出力電圧誤差は補償することができない。
【0009】
また、実際の出力電圧を検出し、指令電圧に対する実際の出力電圧の誤差を補償する従来技術として、特開平10−23756号(従来技術3とする)がある。この従来技術3は、PWM指令のパルス信号と主回路から検出した出力電圧のパルス信号を突き合わせることにより、出力電圧の誤差をパルス信号の時間誤差として検出し、この誤差を無くすようにPWMパルス信号の立ち上がり、立ち下がりタイミングを補正する。これによりPWM指令パルス幅どおりの出力電圧のパルス幅が得られる。従来技術3によれば上記出力電圧の誤差の大部分を補正できる。しかしながらこの従来技術3には、低電圧の制御回路部と高電圧の主回路部を電気絶縁する手段として、出力電圧の検出回路にフォトカプラが使用されている。このフォトカプラはそれ自身のパルス伝送遅れ時間にばらつきがある上に、温度によって伝送特性が大きく変化し、このため出力電圧の誤差を小さくできない問題があった。
【0010】
そこでこの問題を解決する従来例を図1に示す。この従来例はPWM指令パルス信号と出力電圧検出信号は電気絶縁手段を介さずに直接突き合わせして偏差を求め、この偏差により出力電圧の誤差を補正するように構成している。そして、低電圧の制御回路と高電圧の主回路を電気絶縁する電気絶縁手段が、パルス指令数値データを演算する演算部とパルス変調部の間に挿入されている。
【0011】
1はマイコンなどを使用した演算部である。演算部1はPWM指令パルス信号9を生成するために必要なパルス発生タイミングなどのパルス指令数値データ信号7を演算して出力する。2は演算部1を含む低電圧部と主回路部6を含む高電圧部とを電気絶縁して信号を通過させるために設けられた絶縁部であり、フォトカプラなどを使用して構成される。3はPWM指令パルス信号9を生成するパルス幅変調部である。4はパルス幅変調部3からのPWM指令パルス信号9と主回路部6の出力電圧検出信号14を受けて、PWMパルス信号10、11の立ち上がり立ち下がりタイミングを補正するパルス幅補正部である。5は、パルス幅補正部4からのPWMパルス信号10、11を電力増幅して、主回路部6のスイッチング素子15,16のドライブ信号12,13として出力するドライバ部である。6はIGBTなどのスイッチング素子15,16を使用して直流を交流に変換するインバータ主回路部である(簡単化のため1相のみ示す)。
【0012】
演算部1は、パルス幅変調部3においてPWM指令パルス信号9を生成する際のパルス立ち上がりタイミング、および立ち下がりタイミングのデータを、デッドタイムをゼロとした動作遅れなしの数値データ7として演算する。そしてパルス幅補正部4は、この動作遅れなしの数値データ7をもとに、スイッチング素子15,16の動作遅れなどを出力電圧検出信号14を使って修正し、実際のドライブ信号12,13として供給するようにしている。そして演算部1からパルス幅変調部3に信号を伝送する信号のデータ伝送方式はシリアル伝送が使用されている。
【0013】
図1に示した構成では、主回路部6の出力電圧を検出してパルス幅補正部4へフィードバックする検出部に、フォトカプラなどで電気絶縁することをせず、この代わりに演算部1とパルス幅変調部3の間で電気絶縁している。この構成であると、出力電圧検出信号14はフォトカプラなどの伝送遅れのばらつきの大きい絶縁手段を介さないので、PWM指令パルス信号9と突き合わせてその誤差分を精度良く求めることができる。
【0014】
しかしこの方法は、演算部1からパルス幅変調部3へのパルス指令数値データ信号伝送に、シリアル通信にみられるようなシリアル伝送方式を用いているため、一回のデータ伝送におけるデータ伝送時間が、シリアル伝送の伝送速度やデータ数によって決定されてしまう。このことは、パルス指令数値データ信号7の更新を1回のデータ伝送におけるデータ伝送時間より短い時間でおこなうことは原理上不可能であることを意味しており、しかもこのデータ伝送時間はかなりの時間を要するものとなる。インバータ装置が出力周波数を制御するためには、3相インバータの場合、出力周波数1周期あたり少なくとも3回以上(1相分1回以上)のパルス指令数値データ信号7の更新が必要である。このため、図1の構成においては、この3パルス以上のPWM指令パルス信号9を生成するためにパルス指令数値データ信号7を出力周波数1周期の間に3回以上演算部1からパルス幅制御部3へ伝送しなければならない。したがって、図1の構成で制御できる出力周波数の上限は、1回の指令数値データ7のデータ伝送時間の3倍の時間を1周期とする出力周波数までに制限されることになる。
【0015】
また、実際に出力周波数制御を行う場合を考慮すると、出力周波数1周期当たりに3回のパルス指令数値データ信号7の更新では出力の歪みが大きく、1周期当たり9回または12回以上のパルス指令数値データ信号7の更新が最低限要求されてくる場合がほとんどである。すなわち、パルス指令数値データ信号7の更新周期を短くすることが要求されてくる。この様な場合、図1の構成では、伝送可能速度の制約が厳しいため、出力周波数1周期当たりのパルス指令数値データ信号7の更新回数が増えると、この更新回数の増加に伴い、制御可能な出力周波数の上限が低下してしまう。従って、インバータ装置が出力を制御しようとする際、図1の構成では、1回のパルス指令数値データ信号7の伝送時間がインバータの出力周波数の限界を決定してしまう。例えば1相当たりのパルス指令数値データ信号7の伝送時間が41μsであるとすれば3相分で伝送時間は123μsとなり、計算負荷率を50%として、1回のデータ更新に246μsの伝送時間が必要になる。出力周波数はこの246μsの逆数になるから、約4000Hzが出力周波数の限界となる。例えばプリント基板の孔開け加工機械を考えるとインバータ出力周波数が5000Hz以上のものが要求されるためこのような要求には応えることができない。
【0016】
このように図1の従来構成ではインバータ出力周波数を高周波にしようとした場合上限が低く抑えられてしまい、高周波インバータを実現することができなかった。
【0017】
【発明が解決しようとする課題】
本発明は、インバータの出力周波数を高めることのできるインバータ装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明の構成は上記電気絶縁手段を、PWMパルスを生成するための数値データ伝送路上ではなく、パルス信号に変換された後のPWM指令パルス信号の伝送路上に設ける。このように信号絶縁形態がマイクロコンピュータ(以下マイコンという)の数値データの絶縁ではなくパルス信号に変換された部分の絶縁となる。これにより、信号伝送時間を短くできること、または、高速にPWM指令パルス信号を更新できるものとなる。
【0019】
【発明の実施の形態】
本発明による具体的な実施例を図2に示す。この実施例は、図1の構成における演算部1とパルス幅変調部3の間のシリアルデータ伝送方式に代えてマイコンの通常の並列データバス方式で接続するものである。そしてパルス幅変調部とパルス補正部の間に絶縁部を設けるようにしてデータ伝送速度の高速化と絶縁部の回路の簡単化を図り、インバータの高周波化を実現するようにしたものである。またこの実施例は、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差Δtによる指令パルスの伝達誤差の小さい絶縁素子を使用してインバータ制御性能低下を更に低減するようにしている。
【0020】
この具体例を図2および図3によって説明する。
【0021】
図2の構成例では、演算部17は、デッドタイムをゼロとみなしたスイッチング素子15,16のオン・オフ時間とオン・オフタイミングのパルス指令数値データ信号20をマイコンで通常使用する並列データバス方式で出力する。
【0022】
次に演算部17からのパルス指令数値データ信号20を受け取ったパルス幅変調部18は、パルス指令数値データ信号20を、PWM指令パルス信号21に変換する。ここで、主回路部6の上アームと下アームのスイッチング素子15、16は、オン・オフ状態を排他的に動作させる必要があるのは既知の通りである(上・下アームの短絡を防止する)。また、パルス幅変調部18は、演算部17と同様、デッドタイムをゼロとみなしたパルス指令数値データ信号20をPWM指令パルス信号21へ変換する。従って、PWM指令パルス信号21もまたデッドタイムをゼロとみなしたものとなる。このような条件では、主回路部の上・下アームのオン時間(あるいはオフ時間)とオン・オフタイミングを1つのパルス信号で表せることになる。
【0023】
図3は、このパルス信号(PWMパルス信号)を生成する説明図である。変調波24が搬送波25よりハイレベルになるとPWM指令パルス信号26がハイレベルになる。また、変調波24が搬送波25よりローレベルになるとPWM指令パルス信号26がローレベルになる。PWM指令パルス信号26がハイレベルのときは主回路部6の上アームスイッチング素子をオン(または下アームがオフ)する指令となり、ローレベルのときは主回路部6の下アームスイッチング素子をオン(または上アームがオフ)する指令となる。PWM指令パルス信号26の立ち上がりエッジが主回路部6の上アームオンタイミング(あるいは下アームオフタイミング)を示している。図2の実施例では、PWM指令パルス信号21が図3のPWM指令パルス信号26に相当し、パルス幅変調部18がこの信号を出力している。
【0024】
また、単位時間あたりのパルス指令数値データ信号20の更新回数が増加した場合、PWM指令パルス信号21のパルス数も増加するが、絶縁部19に立ち上がり伝達遅延時間td1と立ち下がり伝達遅延時間td2の差Δtの小さい素子を使用すればインバータ制御性能低下を低減できる。即ち、PWM指令パルス信号21が絶縁部19を介して伝送された後の上記ΔtによるPWM指令パルス信号22に含まれる伝送誤差(即ち出力電圧誤差ΔV)は、ΔV=Vdc×fc×Δtと表すことができるが、Δtを小さくすれば出力電圧誤差ΔVを小さくできる。ここで、Vdcは直流電圧(図1などに示した主回路部6のP、N間電圧)、fcは搬送波25の周波数である。
【0025】
出力電圧誤差ΔVを小さくできる具体的な絶縁素子(高耐圧で高速なフォトカプラ)の例を以下に示す。
【0026】
この絶縁素子は、近年、より高速な高耐圧フォトカプラとして開発されたもので、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間(td1)と立ち下がり伝達遅延時間(td2)の差Δtの最大値100nsの性能を有している。
【0027】
演算部17が出力するパルス指令数値データ信号20をパルス幅変調部18でPWM指令パルス信号21に変換して並列データバス方式でデータ伝送を行うことによって、図1の構成による数値データのシリアル伝送方式に比べデータ伝送時間が無視できる程度に短くなる。したがって演算部17から出力されるパルス指令数値データ信号20が変化すればパルス幅変調部18から出力されるPWM指令パルス信号21も速やかに変化し、絶縁部19を介してパルス幅補正部4へ伝送される。絶縁部19に上記高速フォトカプラを使用すれば演算部17からパルス幅制御部4への高速データ伝送を更に改善したものが実現できる。
【0028】
以上の説明から明らかなように、数値データの伝送をシリアル伝送方式から並列データバス伝送方式に代えたほかに、絶縁部を通過するデータを数値データからパルス信号に代えることによりデータ伝送の高速化が実現できるものである。これでもある程度の高速化が実現できるが、更に絶縁部に上記高速フォトカプラを使用すればより高速化が実現できる。
【0029】
本発明のより具体的な実施例を図4に示す。図4は、PWM方式インバータ装置の実施例である。
【0030】
演算部17とパルス幅変調部18はマイコンにより実現された制御回路23となっている。
【0031】
インバータ装置の動作は、まず、デッドタイムをゼロとみなしたパルス指令数値データ信号20を演算部17から出力する。パルス幅変調部18は演算部17からのパルス指令数値データ信号20を受け取り、PWM指令パルス信号21を出力する。このPWM指令パルス信号21は数値データではなくパルス信号となっている。絶縁部19はパルス幅変調部18とパルス幅補正部4間に高耐圧絶縁をほどこし、PWM指令パルス信号21をPWM指令パルス信号22としてパルス補正部へ伝送する。この絶縁部19には上記の高速な高耐圧フォトカプラが使用される。パルス幅補正部4は、伝送されてきたPWM指令パルス信号22とフィードバックされてくる主回路部6の出力電圧検出信号14を比較して、ドライバ部5へPWMパルス信号10、11を出力する。このPWMパルス信号10、11を生成する際にはデッドタイムを付け加えてドライブパルスを生成する他に、PWM指令パルス信号22と出力電圧検出信号14に基づいて誤差信号ΔV(出力電圧誤差)を求め、この誤差がなくなるようにPWMパルス信号10、11を生成する。上記誤差信号ΔVは、上記PWM指令パルス信号22の立ち上がり、立ち下がりタイミングに対する、出力電圧検出信号14のパルス信号の立ち上がり、立ち下がりタイミングの誤差として求められる。ドライバ部5は、PWMパルス信号10、11を増幅して主回路部6のスイッチング素子15、16を駆動するドライブ信号12,13を出力する。
【0032】
図4の構成で、例えば、演算部17とパルス幅変調部18をマイコン、絶縁部19を高耐圧の高速フォトカプラ、パルス幅補正部4を論理回路、ドライバ部5をIGBT駆動用ドライバ、主回路部6のスイッチング素子15,16をIGBTで実現する場合、演算部17とパルス幅変調部18を1つのマイコンで実現出来る。パルス指令数値データ信号20の更新周期は使用するマイコンの処理能力に依存する。また高耐圧の高速フォトカプラで構成される絶縁部19は、オン・オフ時間とオン・オフタイミング情報を有するパルスが通過するので、フォトカプラのパルスに対する立ち上がり伝達遅延時間と立ち下がり伝達遅延時間のばらつきや変動にPWM指令パルス信号の伝達精度が左右される。
【0033】
パルス幅補正部4以降のドライバ部5やスイッチング素子15,16の誤差要因に起因する出力電圧変動は、パルス幅補正部4にフィードバックして補正されるので、パルス幅補正部4に入力されたPWM指令パルス信号22と主回路部6の出力電圧のPWMパルス信号は一致する。従って、前述の構成で構築されているインバータ装置の場合、パルス指令数値データ信号20の伝達特性は、マイコンの処理能力とフォトカプラの立ち上がり伝達遅延時間、立ち下がり伝達遅延時間に依存する。ここで、マイコンの処理能力については、インバータ装置を構築する際にパルス指令数値データ信号20の更新周期が十分確保できるマイコンを採用するのは従来のインバータ装置においても同様であるため、マイコンの処理能力は十分なものであり、パルス指令数値データ信号の伝送における影響は無視できる程度とする。結局、パルス指令数値データ信号20の伝送能力は、絶縁部19の高耐圧フォトカプラの性能に依存する。よって、絶縁部19の高耐圧フォトカプラの選定および使用方法を決定する際に、必要とするパルス指令数値データ信号20の伝送精度を満足するように決定する必要が生じる。
【0034】
理論的には、フォトカプラのみでなく、絶縁部19の絶縁前のPWM指令パルス信号21の入力から絶縁後のPWM指令パルス信号22の出力までの立ち上がり伝達遅延時間、立ち下がり伝達遅延時間などの特性ばらつきや変動が関係する。ここでパルス幅制御部4は絶縁前のPWM指令パルス信号21とPWM指令パルス信号22を一致させた状態で主回路部の出力電圧検出信号と比較するのが理想的である。しかし、現実にはPWM指令パルス信号22は絶縁部19による伝送誤差分があるので、この誤差分がインバータ装置の出力制御性能に対して無視出来るように回路を構築しなければならない。即ちフォトカプラは信号伝送遅れと信号伝送遅れのばらつきが大きいので、出力電圧の大きさに誤差となって現れる。例えば従来のフォトカプラは、その信号伝達誤差時間Δtが600ns〜1000nsのものが多く使用されていた。しかし、このような遅れのあるフォトカプラを使用し、PWMキャリア周波数(搬送周波数)を16kHzの非同期方式(変調波周波数が変わっても搬送波周波数を一定として変えない方式)とすると、出力電圧には約2.7Vの誤差電圧が生じる。最高出力周波数100Hzで出力電圧200Vのインバータ出力仕様であるばあい、このインバータを低周波例えば0.5Hzで運転すると、出力電圧は約1Vが出力仕様となる(但しこの計算は単純比例で200V/100Hzの比で考えた場合であり、実際には電動機一次巻線抵抗降下を考慮してこれよりもやや大きな値とする)。ここで上記誤差電圧2.7Vと上記0.5Hzのときの出力電圧1Vを比較すると、出力すべき電圧1Vを上回ったかなり大きな誤差電圧となり、従って低周波ではこの誤差電圧のため出力電圧が指令どおりに出力できず、大きな問題となる。先に述べたように、誤差電圧ΔVは、ΔV=Vdc×fc×Δtで表される。ここでフォトカプラの伝送遅延時間td1,td2の差Δtと出力電圧誤差ΔVは略比例の関係にあるので、本実施例では、先に説明したフォトカプラの信号伝送遅れ小さい100ns以下のものを使用し、誤差電圧を0.45Vにして、低周波数領域でインバータ装置としての十分な性能を確保する(運転周波数領域を拡大できる効果がある)。このように、使用するフォトカプラは、出力すべき出力電圧の最低値に対して許容される誤差電圧をΔVとしたとき、Δtは多くてもΔV/(Vdc×fc)を越えないように選定する。
【0035】
次にパルス幅補正を更に精度を向上させた実施例を図5〜図8により説明する。
【0036】
図5、図6はIGBTのコレクタ・エミッタ間電圧Vce、コレクタ電流Icのスイッチング特性を示したものである。電圧Vce、電流Icの変化の仕方はIGBTの製法によって異なっている。図5はプレーナ方式のIGBTの特性、図6はNPT(ノンプレーナ)方式のIGBTの特性である。これらの詳しい特性の説明は省略するが、これらの特性から明らかなように、電圧Vce、電流Icの変化の仕方はIGBTの製法によって異なったものとなっている。
【0037】
このように一口にIGBTとはいってもスイッチング特性はまちまちであり、従って、主回路部の出力電圧を検出する際、その電圧をどのような値のスレッショルド電圧で検出するかが問題となる。即ち、出力電圧検出信号はパルス信号で検出されるわけであるが、この検出パルスの立ち上がり、立ち下がりのタイミングが重要であり、このタイミングに誤差が含まれると出力電圧に誤差が含まれてしまう。
【0038】
実際の出力電圧から出力電圧検出信号であるパルス信号を得るためには、実際の出力電圧の中間レベルにスレショルド電圧Vthを設け、このスレショルド電圧Vthより大きいか小さいかでパルス信号を生成する。実際の出力電圧は台形上をなしたパルス状電圧であるから、スレショルド電圧Vthのレベルの設定の仕方で、検出されたパルス信号の幅が広くもなり狭くもなる。
【0039】
検出パルス信号は実際の出力電圧のパルス状電圧の平均値が等しくなるように検出されるのが理想である。出力電圧のパルス状電圧が台形状であれば高さで中央の1/2電圧をスレショルド電圧Vthとすればほぼこの値が得られると考えられるが、実際には検出遅れのために検出パルスの幅は理想の幅からずれる。これは出力電圧パルスが台形状であること、および出力電圧の電圧パルスの立ち上がり傾斜と立ち下がり傾斜の違いによるところが大きい。即ち立ち上がり傾斜が立ち下がり傾斜より急であると、検出遅れのためパルス幅は狭く検出され、立ち上がり傾斜が立ち下がり傾斜より緩やかであると広く検出される。従って立ち上がり傾斜が立ち下がり傾斜より急であるときはスレショルド電圧Vthを1/2電圧より低めの値に、立ち上がり傾斜が立ち下がり傾斜より緩やかなときは1/2電圧より高めの値に設定する。また、立ち上がり立ち下がりの電圧波形自体が歪んでいる場合には、これによる補正も必要になるので、実際のスイッチング素子特性に合わせて調整される。
【0040】
そこで、出力電圧検出部にスレッショルド電圧を調整する調整部27を設けて、出力電圧が精度良く検出できるようにしたものが図7に示す実施例である。
【0041】
図5のプレーナ方式の場合は立ち上がり/立ち下がりの傾斜がほぼ同じなのでオフ時の電圧Voffの1/2でよい。図6のNPT方式の場合は立ち下がりの変化が非常に速いため、Vthは検出回路の遅れを考慮して図のように1/2Voffより少し上のレベルに設定する。この検出レベルは調整部27で行われる。
【0042】
図8はより具体的な実施例である。即ち、比較器28とレベル調整用可変抵抗器29を用いたもので、比較器28は出力電圧がレベル調整用可変抵抗器29で設定されたスレショルド電圧Vthを越えると出力がハイレベルになり、スレショルド電圧Vthを下回ると出力がローレベルになるようにパルス信号を出力する。
【0043】
この実施例によれば、IGBTのさまざまなスイッチング特性に対応して、出力電圧の誤差を小さくすることができる。なおこの図8の実施例は一例を示したものに過ぎないので、これ以外の同等の手段で実施できる。
【0044】
本発明の実施例によれば、出力電圧検出信号の電気絶縁をやめ直接PWM指令パルス信号と突き合わせることにより、この絶縁部で生じる誤差を無くし、更に演算部からのデータを並列データバスによりパルス幅変調部に伝送してパルスを生成した後に、高速で伝達可能な絶縁部を通して指令パルスで伝送することにより、制御可能な出力周波数の範囲を拡大できる。
また、出力電圧検出信号の検出に調整部を設けることにより更に出力電圧の誤
差を小さくできる効果がある。
【0045】
【発明の効果】
本発明によれば、インバータの出力周波数を高めることのできるインバータ装置を提供することが可能となる。
【図面の簡単な説明】
【図1】出力検出信号を直接フィードバックする従来例を示す図である。
【図2】本発明のPWM指令パルス信号を絶縁した実施例を示す図である。
【図3】PWM指令パルス生成図である。
【図4】図2に示す実施例をより具体的に実施した例を示す図である。
【図5】プレーナ方式IGBTのスイッチング特性である。
【図6】NPT方式IGBTのスイッチング特性である。
【図7】本発明の電圧検出信号調整部を有する実施例を示す図である。
【図8】本発明の電圧検出信号調整部を有するより具体的な実施例を示す図である。
【符号の説明】
1…演算部、2…絶縁部、3…パルス幅変調部、4…パルス幅補正部、5…ドライバ部、6…主回路部、7…パルス指令数値データ信号、8…パルス指令数値データ信号、9…PWM指令パルス信号、10、11…PWMパルス信号、12、13…ドライブ信号、14…出力信号検出信号、15…上アームのスイッチング素子、16…したアームのスイッチング素子、17…演算部、18…パルス幅変調部、19…絶縁部、20…パルス指令数値データ信号、21…PWM指令パルス信号、22…PWM指令パルス信号、23…制御回路、24…変調波、25…搬送波、26…PWM指令パルス信号、27…調整部、28…比較器、29…可変抵抗器。
Claims (12)
- パルス指令数値データを演算する演算部と、
前記パルス指令数値データに基づきPWM指令パルス信号を生成するパルス幅変調部と、
前記PWM指令パルス信号に基づきPWMパルス信号を生成するパルス幅補正部と、
前記PWMパルス信号をインバータ主回路のスイッチング素子にドライブ信号として供給するドライバ部と、
前記ドライブ信号を受けて直流電力を交流電力に変換するインバータ主回路を備えたインバータ装置において、
前記パルス幅変調部と前記パルス幅補正部との間に電気的な絶縁を行う絶縁部を設けたことを特徴とするインバータ装置。 - 請求項1記載のインバータ装置において、前記パルス幅変調部と前記パルス幅補正部間で伝送される信号はインバータの出力相数分の信号線で伝送されることを特徴とするインバータ装置。
- 請求項1記載のインバータ装置において、前記絶縁部は、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差による指令パルス誤差の最大時間100nsの性能を有する絶縁素子、またはこれら以上の性能を有する絶縁素子で構成したことを特徴とするインバータ装置。
- 請求項1記載のインバータ装置において、前記出力電圧検出信号のパルス検出レベルを調整する調整部を設けたことを特徴とするインバータ装置。
- 請求項4記載の調整部は、比較器と可変抵抗器により構成されていることを特徴とするインバータ装置。
- パルス指令数値データを演算する演算部と、
前記パルス指令数値データに基づきPWM指令パルス信号を生成するパルス幅変調部と、
前記PWM指令パルス信号に基づきPWMパルス信号を生成するパルス幅補正部と、
前記PWMパルス信号をインバータ主回路のスイッチング素子にドライブ信号として供給するドライバ部と、
前記ドライブ信号を受けて直流電力をスイッチングし電圧パルス信号に変換する主回路を備えたインバータ装置において、
前記パルス幅変調部と前記パルス幅補正部との間に電気的な絶縁を行う絶縁部を備えことを特徴とするインバータ装置。 - 請求項6記載のインバータ装置において、前記パルス幅変調部と前記パルス幅補正部間で伝送される信号はインバータの出力相数分の信号線で伝送されることを特徴とするインバータ装置。
- 請求項6記載のインバータ装置において、前記絶縁部は、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差による指令パルス誤差の最大時間100nsの性能を有する絶縁素子、またはこれら以上の性能を有する絶縁素子で構成したことを特徴とするインバータ装置。
- 請求項6記載のインバータ装置において、前記出力電圧検出信号のパルス検出レベルを調整する調整部を設けたことを特徴とするインバータ装置。
- 請求項9記載の調整部は、比較器と可変抵抗器により構成されていることを特徴とするインバータ装置。
- 請求項1または、6記載のインバータ装置において、
前記演算部と前記パルス幅変調部との間で並列データバス伝送によって、データ転送することを特徴とするインバータ装置。 - 請求項1または、6記載のインバータ装置において、
前記演算部と前記パルス幅変調部との間でパルス信号によって、データ転送することを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000081701A JP3817406B2 (ja) | 1999-04-08 | 2000-03-17 | インバータ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10097499 | 1999-04-08 | ||
JP11-100974 | 1999-04-08 | ||
JP2000081701A JP3817406B2 (ja) | 1999-04-08 | 2000-03-17 | インバータ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000354379A JP2000354379A (ja) | 2000-12-19 |
JP2000354379A5 JP2000354379A5 (ja) | 2005-04-07 |
JP3817406B2 true JP3817406B2 (ja) | 2006-09-06 |
Family
ID=26441905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000081701A Expired - Lifetime JP3817406B2 (ja) | 1999-04-08 | 2000-03-17 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3817406B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104678327A (zh) * | 2015-03-24 | 2015-06-03 | 陕西夸克自控科技有限公司 | 一种脉冲高压负载电路及工作方法 |
-
2000
- 2000-03-17 JP JP2000081701A patent/JP3817406B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104678327A (zh) * | 2015-03-24 | 2015-06-03 | 陕西夸克自控科技有限公司 | 一种脉冲高压负载电路及工作方法 |
CN104678327B (zh) * | 2015-03-24 | 2018-04-24 | 陕西夸克自控科技有限公司 | 一种脉冲高压负载电路及工作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000354379A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724169B2 (en) | Controller for power device and drive controller for motor | |
US6169670B1 (en) | Inverter apparatus operatable over extended frequency range while suppressing output error | |
US5450306A (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
CN108141127B (zh) | 功率半导体元件的驱动电路、电力变换组件以及电力变换装置 | |
US6477067B1 (en) | Method and apparatus for compensating for device dynamics in inverter based control systems | |
EP2270453A1 (en) | Temperature detecting circuit | |
US10540234B2 (en) | Drive apparatus for switch | |
JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
JP5304967B1 (ja) | 電力変換装置 | |
JP3747105B2 (ja) | 共振型コンバータ制御システム | |
US9197203B2 (en) | Cycle modulation circuit for limiting peak voltage and associated power supply | |
CN111146966B (zh) | 电力转换装置、电力转换***以及电力转换方法 | |
JP7243735B2 (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
JP3817406B2 (ja) | インバータ装置 | |
JP2017055259A (ja) | 駆動回路制御装置 | |
US20060285371A1 (en) | Apparatus and method for controlling power converter | |
EP3787373A1 (en) | Induction cooker and operation method thereof | |
JP2006115647A (ja) | デットタイム補正装置及びインバータ装置 | |
US11764768B2 (en) | Dynamic slew rate controller | |
US20210050720A1 (en) | Operation device and operation system | |
US11196378B2 (en) | Motor control device | |
WO2021255850A1 (ja) | 電力変換装置 | |
JPH08331855A (ja) | インバータ装置 | |
CN116073686A (zh) | 逆变***的控制方法及车辆 | |
JP2000014164A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3817406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |