JP3805881B2 - Ａｔｍスイッチ - Google Patents
Ａｔｍスイッチ Download PDFInfo
- Publication number
- JP3805881B2 JP3805881B2 JP35844797A JP35844797A JP3805881B2 JP 3805881 B2 JP3805881 B2 JP 3805881B2 JP 35844797 A JP35844797 A JP 35844797A JP 35844797 A JP35844797 A JP 35844797A JP 3805881 B2 JP3805881 B2 JP 3805881B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- connection
- conduction time
- processing unit
- passing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）ネットワークに用いられるＡＴＭスイッチに係り、特にコネクションの解放処理に特徴を有するＡＴＭスイッチに関する。
【０００２】
【従来の技術】
元来、コネクション・オリエンティド通信（ＣＯ：通常の電話のように相手との接続を確認してから通信を行う方式）に用いられるＡＴＭスイッチでは、コネクションレス通信（ＣＬ：電報のように相手との接続を確認せずに突然通信する方式）のコネクションを収容することが可能である。
【０００３】
このコネクションレス通信（ＣＬ）のコネクションを解放する場合には、コネクションを通過するセル数をカウントするためのカウンタを利用して行う方法が一般的である。
【０００４】
図４および図５に従来の方法を示す。図４はｎ×ｎのＡＴＭスイッチの概略構成を示すブロック図、図５は同ＡＴＭスイッチ内の入側ＡＴＭレイヤ処理部の概略構成を示すブロック図である。なお、ｎ×ｎとは、入力がｎ個、出力がｎ個の意味である。
【０００５】
図４に示すように、ＡＴＭネットワークに用いられるＡＴＭスイッチでは、各回線毎にｎ個のポート４０1 〜４０n が接続されている。各回線より入力されたセルは、ポート４０1 〜４０n 内において、まず、入側ＡＴＭレイヤ処理部４２1 〜４２n に入力される。
【０００６】
入側ＡＴＭレイヤ処理部４２1 〜４２n では、各々に対応する回線より入力されたセルのＶＰＩ／ＶＣＩ等から入側変換テーブル４３1 〜４３n を検索し、該セルの出力先、コネクション識別子等の情報を得る。
【０００７】
ここで、ＶＰＩ／ＶＣＩについて簡単に説明しておく。
ＡＴＭネットワークの中には、いくつかの仮想パス（ＶＰ）が設定され、さらに、その各仮想パス毎に実際にデータを送る仮想チャネル（ＶＣ）がいくつか設定されている。このため、まず、どのＶＰを使用するかを識別するために、セルのヘッダ部分にＶＰＩ（Virtual Path Identifier ：仮想パス識別子）を設けている。さらに、ＶＰの中のどのＶＣを使用して相手にデータを送ればよいかを識別するために、セルのヘッダ部分にＶＣＩ（Virtual Channel Identifier：仮想チャネル識別子）を設けている。このＶＰＩ／ＶＣＩは、どのＶＰと、どのＶＣを選択して相手と通信するかを決める部分であるため、ルーティング・ビット（通信経路を選択するためのビット）と呼ばれている。なお、セルは５３バイトからなり、そのうちの５バイトをヘッダとして用い、残りの４８バイトをユーザ情報として用いている。
【０００８】
入側ＡＴＭレイヤ処理部４２1 〜４２n は、各コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル４４1 〜４４n に格納する。入側変換テーブル４３1 〜４３n と入側通過セル数カウンタテーブル４４1 〜４４n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【０００９】
セルは、入側変換テーブル４３1 〜４３n で得られた情報と共にＡＴＭスイッチコア部４５に転送される。入側変換テーブル４３1 〜４３n から得られる出力先はＡＴＭスイッチコア部４５に対する出力先を示す。ＡＴＭスイッチコア部４５では、入側ＡＴＭレイヤ処理部４２1 〜４２n で得られた出力先に従って所望の出側ＡＴＭレイヤ処理部４６1 〜４６n に対してセルを転送する。
【００１０】
出側ＡＴＭレイヤ処理部４６1 〜４６n では、セルと共に転送されるコネクション識別子により出側変換テーブル４７1 〜４７n を検索し、新たなＶＰＩ／ＶＣＩを得る。さらに、この得られたＶＰＩ／ＶＣＩにヘッダを付け替えてセルを回線に出力する。
【００１１】
入側ＡＴＭレイヤ処理部４２1 〜４２n と同様に、出側ＡＴＭレイヤ処理部４６1 〜４６n においても各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル４８1 〜４８n に格納する。出側変換テーブル４７1 〜４７n と出側通過セル数カウンタテーブル４８1 〜４８n についても物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００１２】
ここで、入側ＡＴＭレイヤ処理部４２1 〜４２n は、図５に示すような構成となっている。例えば入側ＡＴＭレイヤ処理部４２1 を例にすれば、回線１から入力されたセルは入力処理部５１に入力される。入力処理部５１は、該セルから入側変換テーブル４３1 および入側通過セル数カウンタテーブル４４1 を検索するためのキーとなるＶＰＩ／ＶＣＩ等の抽出を行い、ＶＰＩ／ＶＣＩを変換テーブル制御部５３および通過セル数カウンタテーブル制御部５４に転送すると共に、セルをセルバッファ５２に格納する。
【００１３】
変換テーブル制御部５３では、セルから抽出されたＶＰＩ／ＶＣＩ等を基に入側変換テーブル４３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部５４では抽出したＶＰＩ／ＶＣＩを基に入側通過セル数カウンタテーブル４４1 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を入側通過セル数カウンタテーブル４４1 に書き戻す。
【００１４】
出力処理部５５では、セルバッファ５２から転送されるセルおよび変換テーブル制御部５３から転送される該セルの出力先およびコネクション識別子等の情報を合わせてＡＴＭスイッチコア部４５に出力する。
【００１５】
また、プロセッサＩ／Ｆ部５６は、プロセッサ４１からのアクセスの制御を行う。プロセッサ４１から入側変換テーブル４３1 あるいは入側通過セル数カウンタテーブル４４1 をアクセスする場合には、プロセッサＩ／Ｆ部５６と、変換テーブル制御部５３あるいは通過セル数カウンタテーブル制御部５４を経由して行われる。また、後述するカウンタリードクリア機能を実現する場合は、通過セル数カウンタテーブル制御部５４に実装する。
【００１６】
出側ＡＴＭレイヤ処理部４６1 〜４６n についても同様の構成を有する。
このような構成において、従来の方式では、ＡＴＭスイッチ全体を制御するプロセッサ４１が、管理すべき全コネクションの入側通過セル数カウンタテーブル４４1 〜４４n を定期的にポーリングし、そのカウント値に基づいてコネクションの解放処理を行っていた。
【００１７】
すなわち、カウント値が前回ポーリングした通過セルカウンタ値と同一である場合には、前回ポーリングした時から該コネクションにはセルが導通していないことになる。このような場合に、プロセッサ４１は該コネクションは使用されていないと判断し、該コネクションを解放する処理を行う。
【００１８】
また、入側ＡＴＭレイヤ処理部４２1 〜４２n にて、プロセッサ４１からの読み込み時に通過セル数カウンタテーブル４４1 〜４４n を０にクリアする機能（カウンタリードクリア機能）を有する場合には、そのカウンタ値が０である場合に該コネクションを解放する処理を行うことになる。
【００１９】
なお、上記では入側通過セル数カウンタテーブル４４1 〜４４n をポーリングする方式を説明したが、出側通過セル数カウンタテーブル４８1 〜４８n をポーリングしても良い。
【００２０】
以下では、入側ＡＴＭレイヤ処理部４２1 〜４２n にカウンタリードクリア機能を有することとし（プロセッサ４１の読み込み時に前回と同じカウント値の場合に０にクリアする方式）、入側通過セル数カウンタテーブル４４1 〜４４n をポーリングする場合を想定して説明する。
【００２１】
【発明が解決しようとする課題】
上記したように、従来の方式においては、各コネクション毎の通過セル数カウンタを利用して、プロセッサで全コネクションについてポーリングすることでコネクションの解放処理を行っていた。
【００２２】
しかしながら、このような方法でコネクション解放を行った場合には、現在のカウンタ値に変化してからプロセッサがポーリングするまでに経過した時間がわからないため、セルの通過タイミングとポーリングのタイミングとのずれによって、コネクションの解放が遅れる問題がある。
【００２３】
すなわち、例えばポーリング直後まで該コネクションをセルが通過し、その後全くセルが通過しなかったとする。このような場合、次回の該通過セル数カウンタに対するポーリングではカウンタ値が０でないため、プロセッサは該コネクションは使用中であると判定し、コネクション解放処理を行わない。つまり、該コネクションを解放できるのは、次々回のポーリング時になってしまう。
【００２４】
プロセッサは、通過セル数カウンタのポーリングやコネクション解放処理のみでなく、ＡＴＭスイッチ全体の制御を行っているため、管理すべきコネクション数が多い場合には、特定コネクションの通過セル数カウンタに対するポーリング周期が長くなる（通過セル数カウンタのカウント値をチェックしにいく間隔が長くなる）。そのため、実際には使用されていないコネクションであるにも拘らず、特定コネクションの通過セル数カウンタのポーリング周期に比例して長時間該コネクションを解放できない事態が生じる。つまり、コネクション資源を有効に使用することができない問題が生じることになる。
【００２５】
このような問題はプロセッサがＡＴＭスイッチ全体の制御を行うため、管理すべきコネクション数が多い場合には特定コネクションの通過セル数カウンタのポーリング周期が長くなることに起因する。
【００２６】
なお、通過セル数カウンタのポーリング処理を専用に行う別のプロセッサを用意する方法があるが、このような方法ではプロセッサ間の制御が非常に複雑になってしまう問題がある。
【００２７】
本発明は上記のような点に鑑みなされたもので、複雑な制御を必要とせずに、不要となったコネクションを早期に解放することができ、これにより、コネクション資源を有効に利用することのできるＡＴＭスイッチを提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明の請求項１に係るＡＴＭスイッチは、各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段とを具備したことを特徴とする。
【００２９】
また、請求項２では、上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする。
【００３０】
また、請求項３では、上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする。
【００３１】
このような構成によれば、例えば入側処理部側にセル非導通時間検出手段および記憶手段を設け、入側にて各コネクション毎のセルの非導通時間を管理することにより、プロセッサがポーリングした直後にセルが通過し、その後セルが通過しない場合でも、ポーリングのタイミングと関係なく、最終セルが通過してからの経過時間を知ることができ、その経過時間に応じてコネクションを解放することができる。
【００３２】
この場合、プロセッサでコネクション解放のための基準セル非導通時間を各コネクション毎に設定すれば、ポーリングしたコネクションのセル非導通時間と基準セル非導通時間とを比較することにより、コネクション解放の判定条件（最終セルが到達してからコネクション解放するまでの時間）を各コネクション毎に制御することが可能である。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るＡＴＭスイッチについて説明する。
図１は本発明の一実施形態に係るｎ×ｎのＡＴＭスイッチの概略構成を示すブロック図である。なお、ｎ×ｎとは、入力がｎ個、出力がｎ個の意味である。
【００３４】
本発明のＡＴＭスイッチは、ＡＴＭネットワークに用いられる交換機であり、ＡＴＭスイッチ全体の制御を行うプロセッサ１１、各回線に接続されたｎ個のポート１０1 〜１０n 、これらのポート１０1 〜１０n を統括するＡＴＭスイッチコア部１６を主として構成される。
【００３５】
各ポート１０1 〜１０n には、入力側処理部と出側処理部が設けられている。入力側処理部は、入側ＡＴＭレイヤ処理部１２1 〜１２n 、入側変換テーブル１３1 〜１３n 、入側通過セル数カウンタテーブル１４1 〜１４n 、セル非導通時間テーブル１５1 〜１５n からなる。また、出側処理部は、出側ＡＴＭレイヤ処理部１７1 〜１７n 、出側変換テーブル１８1 〜１８n 、出側通過セル数カウンタテーブル１９1 〜１９n からなる。
【００３６】
入側ＡＴＭレイヤ処理部１２1 〜１２n は、プロセッサ１１の制御の下で、これらに対応する回線から入力されたセルの転送処理を行う。具体的には、入力セルのＶＰＩ／ＶＣＩ等から入側変換テーブル１３1 〜１３n を検索し、該セルの出力先およびコネクション識別子等の情報を得たり、各コネクション毎の通過セル数をカウントし、その値を入側通過セル数カウンタテーブル１４1 〜１４n に格納するなどの処理を行う。さらに、本実施形態では、セル非導通時間テーブル１５1 〜１５n の更新を行う。この入側ＡＴＭレイヤ処理部１２1 〜１２n の構成については、後に図２を参照して詳しく説明する。
【００３７】
入側変換テーブル１３1 〜１３n は、入力されたセルのＶＰＩ／ＶＣＩ情報など、入側転送処理に必要な情報を記憶しているテーブルである。入側通過セル数カウンタテーブル１４1 〜１４n は、入力されたセルの数（入側通過セル数）を管理するためのテーブルである。また、セル非導通時間テーブル１５1 〜１５n は、セルが導通していない時間（非導通時間）を管理するためのテーブルである。
【００３８】
なお、入側変換テーブル１３1 〜１３n と入側通過セル数カウンタテーブル１４1 〜１４n 、さらにセル非導通時間テーブル１５1 〜１５n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００３９】
一方、出側ＡＴＭレイヤ処理部１７1 〜１７n は、プロセッサ１１の制御の下で、所定の回線に出力されるセルの転送処理を行うものである。具体的には、セルと共に転送されるコネクション識別子により出側変換テーブル１８1 〜１８n を検索し、新たなＶＰＩ／ＶＣＩを得たり、その新たなＶＰＩ／ＶＣＩをヘッダに付け替えてセルを所定の回線に出力するなどの処理を行う。
【００４０】
また、入側ＡＴＭレイヤ処理部１２1 〜１２n と同様に、各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル１９1 〜１９n に格納する機能を有する。
【００４１】
出側変換テーブル１８1 〜１８n は、出側回線に出力するときに変換すべき出側ヘッダ情報など、出側転送処理に必要な情報を記憶しているテーブルである。出側通過セル数カウンタテーブル１９1 〜１９n は、ヘッダ情報の書き換えによって所定の回線に出力されるセルの数（出側通過セル数）を管理するためのテーブルである。
【００４２】
なお、出側変換テーブル１８1 〜１８n と出側通過セル数カウンタテーブル１９1 〜１９n は、物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００４３】
また、通過セル数は入側でカウントしているので、この出側の通過セル数カウンタテーブル１９1 〜１９n は特に必要はないが、多数のセルが入力された場合には、出側に送出されるセルが失われる可能性があるため、ここでは安全のために設けておくものとする。
【００４４】
次に、入側ＡＴＭレイヤ処理部１２1 〜１２n の構成について説明する。
図２は同実施形態における入側ＡＴＭレイヤ処理部の概略構成を示すブロック図である。入側ＡＴＭレイヤ処理部１２1 〜１２n は、入力処理部２１、セルバッファ２２、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４、セル非導通時間テーブル制御部２５、出力処理部２６、プロセッサＩ／Ｆ部２７からなる。
【００４５】
入力処理部２１は、入力されたセルからＶＰＩ／ＶＣＩ等を抽出し、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４およびセル非導通時間テーブル制御部２５に転送する。また、セル自体はセルバッファ２２に転送する。セルバッファ２２は、５３バイトからなるセルを一時的に記憶しておくためのメモリである。
【００４６】
ここで、説明を簡単にするため、回線１に接続された入側ＡＴＭレイヤ処理部１２1 を例にすると、変換テーブル制御部２３は、回線１を介して入力されたセルのＶＰＩ／ＶＣＩ等に基づいて入側変換テーブル１３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。通過セル数カウンタテーブル制御部２４は、入側通過セル数カウンタテーブル１４1 を参照し、入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を同カウンタテーブル１４1 に書き戻す。
【００４７】
セル非導通時間テーブル制御部２５は、セルが通過したことを示す情報をセル非導通時間テーブル１５に書き込む。本実施例では０を書き込むこととする。また、このセル非導通時間テーブル制御部２５は、セルが入力されたとき以外にセルサイクル毎に１回定期的にセル非導通時間テーブル１５のエントリを更新する機能を有する。プロセッサＩ／Ｆ部２７は、プロセッサ１１からのアクセスの制御を行う。
【００４８】
なお、出側ＡＴＭレイヤ処理部１７1 〜１７n についても、セル非導通時間テーブル制御部２５を除き、上記同様の構成を有する。
次に、本発明のＡＴＭスイッチの動作を説明する。
【００４９】
図１に示すように、各回線より入力されたセルは、ポート１０1 〜１０n 内の入側ＡＴＭレイヤ処理部１２1 〜１２n に入力される。入側ＡＴＭレイヤ処理部１２1 〜１２n では、それぞれに対応する回線より入力されたセルのＶＰＩ／ＶＣＩ等から入側変換テーブル１３1 〜１３n を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、入側ＡＴＭレイヤ処理部１２1 〜１２n は、コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル１４1 〜１４n に格納する。さらに、各コネクション毎にセルが導通していない時間を検出し、セル非導通時間テーブル１５1 〜１５n の更新を行う。このときの更新方法の詳細については後述する。
【００５０】
セルは入側変換テーブル１３1 〜１３n で得られた情報と共にＡＴＭスイッチコア部１６に転送される。入側変換テーブル１３1 〜１３n から得られる出力先はＡＴＭスイッチコア部１６に対する出力先を示す。ＡＴＭスイッチコア部１６では、入側ＡＴＭレイヤ処理部１０1 〜１０n で得られた出力先に従って所望の出側ＡＴＭレイヤ処理部１７1 〜１７n に対してセルを転送する。
【００５１】
出側ＡＴＭレイヤ処理部１７1 〜１７n では、ＡＴＭスイッチコア部１６を介してセルと共に転送されるコネクション識別子により出側変換テーブル１８1 〜１８n を検索し、新たなＶＰＩ／ＶＣＩを得る。さらに、この新たなＶＰＩ／ＶＣＩをヘッダに付け替えて該セルを所定の回線に出力する。その際、入側ＡＴＭレイヤ処理部１０1 〜１０n と同様に、出側ＡＴＭレイヤ処理部１７1 〜１７n においてもコネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル１９1 〜１９n に格納する。
【００５２】
ここで、回線１に接続されたポート１０1 を例にすると、図２に示すように、回線１を介して入力されたセルは入側ＡＴＭレイヤ処理部１２1 内の入力処理部２１に入力される。入力処理部２１は、該セルから入側変換テーブル１３1 、入側通過セル数カウンタテーブル１４1 およびセル非導通時間テーブル１５1 を検索するためのキーとなるＶＰＩ／ＶＣＩ等を抽出し、これを変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４およびセル非導通時間テーブル制御部２５に転送する。セル自体はセルバッファ２２に転送する。
【００５３】
変換テーブル制御部２３では、セルから抽出されたＶＰＩ／ＶＣＩ等に基づいて入側変換テーブル１３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部２４では、同ＶＰＩ／ＶＣＩに基づいて入側通過セル数カウンタテーブル１４1 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を入側通過セル数カウンタテーブル１４1 に書き戻す。セル非導通時間テーブル制御部２５では、セルが通過したことを示す情報として、ここでは０をセル非導通時間テーブル１５1 に書き込む。
【００５４】
この場合、セル非導通時間テーブル制御部２５は、セルが入力されたとき以外にセルサイクル毎に１回定期的にセル非導通時間テーブルのエントリを更新する機能を有する。テーブルエントリの更新は、セルサイクル毎に対象とするエントリを変えて、ハードウェアでサポートする全エントリに対して行い、読み込んだエントリの値に１を足して書き戻す方法で行う。これにより、定期的にセルが通過していれば、セル非導通時間テーブル１５1 のエントリは０であるが、長時間セルが通過しない場合には、その時間に比例してセル非導通時間テーブル１５1 のエントリは単調に増加していく。
【００５５】
具体的に説明すると、例えば３２ＫコネクションをサポートするＡＴＭスイッチにおいて、セル非導通時間テーブル１５1 をＳＲＡＭで構成した場合には、エントリの更新はセルサイクル毎にＳＲＡＭのアドレスを１づつ増やして行えば良いので、全コネクションのエントリを更新するためには、約９０ｍｓ（２．７ｕｓｘ３２Ｋ）必要となる。
【００５６】
すなわち、ある特定のコネクションのエントリの更新は約９０ｍｓ毎に行われることになるため、エントリの値が１であれば、９０±９０ｍｓ前に該コネクションを最後にセルが通過したことになり、エントリの値が２であれば、１８０±９０ｍｓ前に最後のセルが通過したことになる。
【００５７】
ただし、エントリ更新のタイミングによって、最後のセルが通過してからの経過時間に誤差が発生することがある。この様子を図３を参照して説明する。
例えばエントリの値が１である場合を考える。図３（ａ）に示すように最終セルが通過した直後にエントリの定期更新が行われる場合には、最終セルが通過してからほとんど時間が経過していないことになる。
【００５８】
一方、同図（ｂ）に示すように、最終セルが通過した直前にエントリの定期更新が行われた場合は、セル通過時にエントリが０になるため、再度エントリが１となるのは約９０ｍｓ後の次回の定期更新時になり、エントリが２となるのは約１８０ｍｓ後になる。
【００５９】
このように、最終セルの通過直後にエントリ更新が行われた場合と、最終セルの通過直前にエントリ更新が行われた場合とで前後９０ｍｓの誤差が生じることになる。しかしながら、プロセッサ１１のポーリング周期と比較すると、前後９０ｍｓの誤差はそれほど問題にならないと考えられる。
【００６０】
このようにして、入側ＡＴＭレイヤ処理部１２1 内において、回線１を介して入力されるセルが流れていない時間（セル非導通時間）が定期的に検出され、その情報がセル非導通時間テーブル１５1 に記憶されることになる。出力処理部２６では、セルバッファ２２から転送されるセルおよび変換テーブル制御部２３から転送される情報を合わせてＡＴＭスイッチコア部１６に出力する。
【００６１】
プロセッサＩ／Ｆ部２７は、プロセッサ１１からのアクセスの制御を行う。プロセッサ１１から入側変換テーブル１３1 、入側通過セル数カウンタテーブル１４1 あるいはセル非導通時間テーブル１５1 をアクセスする場合には、プロセッサＩ／Ｆ部２７、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４あるいはセル非導通時間テーブル制御部２５を経由して行われる。
【００６２】
その他の入側ＡＴＭレイヤ処理部１２n の動作についても同様である。また、出側ＡＴＭレイヤ処理部１７1 〜１７n についてもセル非導通時間テーブル制御部２５を除き同様である。
【００６３】
プロセッサ１１は、管理すべき全コネクションのセル非導通時間テーブル１５1 〜１５n のエントリを定期的にポーリングし、読み込んだ値を基に該コネクションを解放するか否かを判定する。この場合、セル非導通時間テーブル１５1 〜１５n のエントリはセルが導通していればゼロであり、セルが導通していない場合には、その時間に比例して大きな値となる。したがって、全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間と比較することで、この基準セル非導通時間以上の時間が経過しているコネクションについては現在使用されていないと判定することができ、直ちにコネクション解放処理を行う。
【００６４】
このように、各コネクション毎に最後のセルが通過してから経過した時間を管理することにより、プロセッサ１１のポーリング直後に最終セルが通過した場合でも、次回のポーリング時にはセル非導通時間は増大しているため、そのセル非導通時間を基にコネクション解放処理を行うことができる。これにより、不要となったコネクションを早期に解放することができ、コネクション資源を有効に使用できるようになる。
【００６５】
なお、上記実施形態では、各回線に接続されるポートの入側（入側ＡＴＭレイヤ処理部）でセルの非導通時間を管理する構成としたが、例えば同様の時間テーブルおよび制御部をポートの出側（出側ＡＴＭレイヤ処理部）にも設け、入側と出側の両方でセルの非導通時間を管理するようにしても良い。
【００６６】
ただし、例えば各回線から多数のセルが一度に入力されてくると、ＡＴＭスイッチコア部１６の処理が追い付かず、出側に送り出されるセルが失われる可能性があり、出側の信頼性は入側に比べて低い。したがって、少なくとも入側にて各コネクション毎の非導通時間を管理することが好ましい。
【００６７】
【発明の効果】
以上のように本発明によれば、各コネクション毎にセルの非導通時間を管理し、そのセル非導通時間に基づいてコネクションを解放するようにしたため、プロセッサのポーリング周期に関係なく、不要となったコネクションを早期に解放することができる。これにより、コネクション資源を有効に利用することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るｎ×ｎＡＴＭスイッチの概略構成を示すブロック図。
【図２】上記図１のＡＴＭスイッチに設けられる入側ＡＴＭレイヤ処理部の概略構成を示すブロック図。
【図３】本発明の方式を適用した場合のセルの経過時間の誤差について説明するための図。
【図４】従来のｎ×ｎＡＴＭスイッチの概略構成を示すブロック図。
【図５】上記図４のＡＴＭスイッチに設けられる入側ＡＴＭレイヤ処理部の概略構成を示すブロック図。
【符号の説明】
１０1 〜１０n …ポート
１１ …プロセッサ
１２1 〜１２n …入側ＡＴＭレイヤ処理部
１３1 〜１３n …入側変換テーブル
１４1 〜１４n …入側通過セル数カウンタテーブル
１５1 〜１５n …セル非導通時間テーブル
１６ …ＡＴＭスイッチコア部
１７1 〜１７n …出側ＡＴＭレイヤ処理部
１８1 〜１８n …出側変換テーブル
１９1 〜１９n …出側通過セル数カウンタテーブル
２１ …入力処理部
２２ …セルバッファ
２３ …変換テーブル制御部
２４ …通過セル数カウンタテーブル制御部
２５ …セル非導通時間テーブル制御部
２６ …出力処理部
２７ …プロセッサＩ／Ｆ部
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）ネットワークに用いられるＡＴＭスイッチに係り、特にコネクションの解放処理に特徴を有するＡＴＭスイッチに関する。
【０００２】
【従来の技術】
元来、コネクション・オリエンティド通信（ＣＯ：通常の電話のように相手との接続を確認してから通信を行う方式）に用いられるＡＴＭスイッチでは、コネクションレス通信（ＣＬ：電報のように相手との接続を確認せずに突然通信する方式）のコネクションを収容することが可能である。
【０００３】
このコネクションレス通信（ＣＬ）のコネクションを解放する場合には、コネクションを通過するセル数をカウントするためのカウンタを利用して行う方法が一般的である。
【０００４】
図４および図５に従来の方法を示す。図４はｎ×ｎのＡＴＭスイッチの概略構成を示すブロック図、図５は同ＡＴＭスイッチ内の入側ＡＴＭレイヤ処理部の概略構成を示すブロック図である。なお、ｎ×ｎとは、入力がｎ個、出力がｎ個の意味である。
【０００５】
図４に示すように、ＡＴＭネットワークに用いられるＡＴＭスイッチでは、各回線毎にｎ個のポート４０1 〜４０n が接続されている。各回線より入力されたセルは、ポート４０1 〜４０n 内において、まず、入側ＡＴＭレイヤ処理部４２1 〜４２n に入力される。
【０００６】
入側ＡＴＭレイヤ処理部４２1 〜４２n では、各々に対応する回線より入力されたセルのＶＰＩ／ＶＣＩ等から入側変換テーブル４３1 〜４３n を検索し、該セルの出力先、コネクション識別子等の情報を得る。
【０００７】
ここで、ＶＰＩ／ＶＣＩについて簡単に説明しておく。
ＡＴＭネットワークの中には、いくつかの仮想パス（ＶＰ）が設定され、さらに、その各仮想パス毎に実際にデータを送る仮想チャネル（ＶＣ）がいくつか設定されている。このため、まず、どのＶＰを使用するかを識別するために、セルのヘッダ部分にＶＰＩ（Virtual Path Identifier ：仮想パス識別子）を設けている。さらに、ＶＰの中のどのＶＣを使用して相手にデータを送ればよいかを識別するために、セルのヘッダ部分にＶＣＩ（Virtual Channel Identifier：仮想チャネル識別子）を設けている。このＶＰＩ／ＶＣＩは、どのＶＰと、どのＶＣを選択して相手と通信するかを決める部分であるため、ルーティング・ビット（通信経路を選択するためのビット）と呼ばれている。なお、セルは５３バイトからなり、そのうちの５バイトをヘッダとして用い、残りの４８バイトをユーザ情報として用いている。
【０００８】
入側ＡＴＭレイヤ処理部４２1 〜４２n は、各コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル４４1 〜４４n に格納する。入側変換テーブル４３1 〜４３n と入側通過セル数カウンタテーブル４４1 〜４４n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【０００９】
セルは、入側変換テーブル４３1 〜４３n で得られた情報と共にＡＴＭスイッチコア部４５に転送される。入側変換テーブル４３1 〜４３n から得られる出力先はＡＴＭスイッチコア部４５に対する出力先を示す。ＡＴＭスイッチコア部４５では、入側ＡＴＭレイヤ処理部４２1 〜４２n で得られた出力先に従って所望の出側ＡＴＭレイヤ処理部４６1 〜４６n に対してセルを転送する。
【００１０】
出側ＡＴＭレイヤ処理部４６1 〜４６n では、セルと共に転送されるコネクション識別子により出側変換テーブル４７1 〜４７n を検索し、新たなＶＰＩ／ＶＣＩを得る。さらに、この得られたＶＰＩ／ＶＣＩにヘッダを付け替えてセルを回線に出力する。
【００１１】
入側ＡＴＭレイヤ処理部４２1 〜４２n と同様に、出側ＡＴＭレイヤ処理部４６1 〜４６n においても各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル４８1 〜４８n に格納する。出側変換テーブル４７1 〜４７n と出側通過セル数カウンタテーブル４８1 〜４８n についても物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００１２】
ここで、入側ＡＴＭレイヤ処理部４２1 〜４２n は、図５に示すような構成となっている。例えば入側ＡＴＭレイヤ処理部４２1 を例にすれば、回線１から入力されたセルは入力処理部５１に入力される。入力処理部５１は、該セルから入側変換テーブル４３1 および入側通過セル数カウンタテーブル４４1 を検索するためのキーとなるＶＰＩ／ＶＣＩ等の抽出を行い、ＶＰＩ／ＶＣＩを変換テーブル制御部５３および通過セル数カウンタテーブル制御部５４に転送すると共に、セルをセルバッファ５２に格納する。
【００１３】
変換テーブル制御部５３では、セルから抽出されたＶＰＩ／ＶＣＩ等を基に入側変換テーブル４３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部５４では抽出したＶＰＩ／ＶＣＩを基に入側通過セル数カウンタテーブル４４1 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を入側通過セル数カウンタテーブル４４1 に書き戻す。
【００１４】
出力処理部５５では、セルバッファ５２から転送されるセルおよび変換テーブル制御部５３から転送される該セルの出力先およびコネクション識別子等の情報を合わせてＡＴＭスイッチコア部４５に出力する。
【００１５】
また、プロセッサＩ／Ｆ部５６は、プロセッサ４１からのアクセスの制御を行う。プロセッサ４１から入側変換テーブル４３1 あるいは入側通過セル数カウンタテーブル４４1 をアクセスする場合には、プロセッサＩ／Ｆ部５６と、変換テーブル制御部５３あるいは通過セル数カウンタテーブル制御部５４を経由して行われる。また、後述するカウンタリードクリア機能を実現する場合は、通過セル数カウンタテーブル制御部５４に実装する。
【００１６】
出側ＡＴＭレイヤ処理部４６1 〜４６n についても同様の構成を有する。
このような構成において、従来の方式では、ＡＴＭスイッチ全体を制御するプロセッサ４１が、管理すべき全コネクションの入側通過セル数カウンタテーブル４４1 〜４４n を定期的にポーリングし、そのカウント値に基づいてコネクションの解放処理を行っていた。
【００１７】
すなわち、カウント値が前回ポーリングした通過セルカウンタ値と同一である場合には、前回ポーリングした時から該コネクションにはセルが導通していないことになる。このような場合に、プロセッサ４１は該コネクションは使用されていないと判断し、該コネクションを解放する処理を行う。
【００１８】
また、入側ＡＴＭレイヤ処理部４２1 〜４２n にて、プロセッサ４１からの読み込み時に通過セル数カウンタテーブル４４1 〜４４n を０にクリアする機能（カウンタリードクリア機能）を有する場合には、そのカウンタ値が０である場合に該コネクションを解放する処理を行うことになる。
【００１９】
なお、上記では入側通過セル数カウンタテーブル４４1 〜４４n をポーリングする方式を説明したが、出側通過セル数カウンタテーブル４８1 〜４８n をポーリングしても良い。
【００２０】
以下では、入側ＡＴＭレイヤ処理部４２1 〜４２n にカウンタリードクリア機能を有することとし（プロセッサ４１の読み込み時に前回と同じカウント値の場合に０にクリアする方式）、入側通過セル数カウンタテーブル４４1 〜４４n をポーリングする場合を想定して説明する。
【００２１】
【発明が解決しようとする課題】
上記したように、従来の方式においては、各コネクション毎の通過セル数カウンタを利用して、プロセッサで全コネクションについてポーリングすることでコネクションの解放処理を行っていた。
【００２２】
しかしながら、このような方法でコネクション解放を行った場合には、現在のカウンタ値に変化してからプロセッサがポーリングするまでに経過した時間がわからないため、セルの通過タイミングとポーリングのタイミングとのずれによって、コネクションの解放が遅れる問題がある。
【００２３】
すなわち、例えばポーリング直後まで該コネクションをセルが通過し、その後全くセルが通過しなかったとする。このような場合、次回の該通過セル数カウンタに対するポーリングではカウンタ値が０でないため、プロセッサは該コネクションは使用中であると判定し、コネクション解放処理を行わない。つまり、該コネクションを解放できるのは、次々回のポーリング時になってしまう。
【００２４】
プロセッサは、通過セル数カウンタのポーリングやコネクション解放処理のみでなく、ＡＴＭスイッチ全体の制御を行っているため、管理すべきコネクション数が多い場合には、特定コネクションの通過セル数カウンタに対するポーリング周期が長くなる（通過セル数カウンタのカウント値をチェックしにいく間隔が長くなる）。そのため、実際には使用されていないコネクションであるにも拘らず、特定コネクションの通過セル数カウンタのポーリング周期に比例して長時間該コネクションを解放できない事態が生じる。つまり、コネクション資源を有効に使用することができない問題が生じることになる。
【００２５】
このような問題はプロセッサがＡＴＭスイッチ全体の制御を行うため、管理すべきコネクション数が多い場合には特定コネクションの通過セル数カウンタのポーリング周期が長くなることに起因する。
【００２６】
なお、通過セル数カウンタのポーリング処理を専用に行う別のプロセッサを用意する方法があるが、このような方法ではプロセッサ間の制御が非常に複雑になってしまう問題がある。
【００２７】
本発明は上記のような点に鑑みなされたもので、複雑な制御を必要とせずに、不要となったコネクションを早期に解放することができ、これにより、コネクション資源を有効に利用することのできるＡＴＭスイッチを提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明の請求項１に係るＡＴＭスイッチは、各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段とを具備したことを特徴とする。
【００２９】
また、請求項２では、上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする。
【００３０】
また、請求項３では、上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする。
【００３１】
このような構成によれば、例えば入側処理部側にセル非導通時間検出手段および記憶手段を設け、入側にて各コネクション毎のセルの非導通時間を管理することにより、プロセッサがポーリングした直後にセルが通過し、その後セルが通過しない場合でも、ポーリングのタイミングと関係なく、最終セルが通過してからの経過時間を知ることができ、その経過時間に応じてコネクションを解放することができる。
【００３２】
この場合、プロセッサでコネクション解放のための基準セル非導通時間を各コネクション毎に設定すれば、ポーリングしたコネクションのセル非導通時間と基準セル非導通時間とを比較することにより、コネクション解放の判定条件（最終セルが到達してからコネクション解放するまでの時間）を各コネクション毎に制御することが可能である。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るＡＴＭスイッチについて説明する。
図１は本発明の一実施形態に係るｎ×ｎのＡＴＭスイッチの概略構成を示すブロック図である。なお、ｎ×ｎとは、入力がｎ個、出力がｎ個の意味である。
【００３４】
本発明のＡＴＭスイッチは、ＡＴＭネットワークに用いられる交換機であり、ＡＴＭスイッチ全体の制御を行うプロセッサ１１、各回線に接続されたｎ個のポート１０1 〜１０n 、これらのポート１０1 〜１０n を統括するＡＴＭスイッチコア部１６を主として構成される。
【００３５】
各ポート１０1 〜１０n には、入力側処理部と出側処理部が設けられている。入力側処理部は、入側ＡＴＭレイヤ処理部１２1 〜１２n 、入側変換テーブル１３1 〜１３n 、入側通過セル数カウンタテーブル１４1 〜１４n 、セル非導通時間テーブル１５1 〜１５n からなる。また、出側処理部は、出側ＡＴＭレイヤ処理部１７1 〜１７n 、出側変換テーブル１８1 〜１８n 、出側通過セル数カウンタテーブル１９1 〜１９n からなる。
【００３６】
入側ＡＴＭレイヤ処理部１２1 〜１２n は、プロセッサ１１の制御の下で、これらに対応する回線から入力されたセルの転送処理を行う。具体的には、入力セルのＶＰＩ／ＶＣＩ等から入側変換テーブル１３1 〜１３n を検索し、該セルの出力先およびコネクション識別子等の情報を得たり、各コネクション毎の通過セル数をカウントし、その値を入側通過セル数カウンタテーブル１４1 〜１４n に格納するなどの処理を行う。さらに、本実施形態では、セル非導通時間テーブル１５1 〜１５n の更新を行う。この入側ＡＴＭレイヤ処理部１２1 〜１２n の構成については、後に図２を参照して詳しく説明する。
【００３７】
入側変換テーブル１３1 〜１３n は、入力されたセルのＶＰＩ／ＶＣＩ情報など、入側転送処理に必要な情報を記憶しているテーブルである。入側通過セル数カウンタテーブル１４1 〜１４n は、入力されたセルの数（入側通過セル数）を管理するためのテーブルである。また、セル非導通時間テーブル１５1 〜１５n は、セルが導通していない時間（非導通時間）を管理するためのテーブルである。
【００３８】
なお、入側変換テーブル１３1 〜１３n と入側通過セル数カウンタテーブル１４1 〜１４n 、さらにセル非導通時間テーブル１５1 〜１５n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００３９】
一方、出側ＡＴＭレイヤ処理部１７1 〜１７n は、プロセッサ１１の制御の下で、所定の回線に出力されるセルの転送処理を行うものである。具体的には、セルと共に転送されるコネクション識別子により出側変換テーブル１８1 〜１８n を検索し、新たなＶＰＩ／ＶＣＩを得たり、その新たなＶＰＩ／ＶＣＩをヘッダに付け替えてセルを所定の回線に出力するなどの処理を行う。
【００４０】
また、入側ＡＴＭレイヤ処理部１２1 〜１２n と同様に、各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル１９1 〜１９n に格納する機能を有する。
【００４１】
出側変換テーブル１８1 〜１８n は、出側回線に出力するときに変換すべき出側ヘッダ情報など、出側転送処理に必要な情報を記憶しているテーブルである。出側通過セル数カウンタテーブル１９1 〜１９n は、ヘッダ情報の書き換えによって所定の回線に出力されるセルの数（出側通過セル数）を管理するためのテーブルである。
【００４２】
なお、出側変換テーブル１８1 〜１８n と出側通過セル数カウンタテーブル１９1 〜１９n は、物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【００４３】
また、通過セル数は入側でカウントしているので、この出側の通過セル数カウンタテーブル１９1 〜１９n は特に必要はないが、多数のセルが入力された場合には、出側に送出されるセルが失われる可能性があるため、ここでは安全のために設けておくものとする。
【００４４】
次に、入側ＡＴＭレイヤ処理部１２1 〜１２n の構成について説明する。
図２は同実施形態における入側ＡＴＭレイヤ処理部の概略構成を示すブロック図である。入側ＡＴＭレイヤ処理部１２1 〜１２n は、入力処理部２１、セルバッファ２２、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４、セル非導通時間テーブル制御部２５、出力処理部２６、プロセッサＩ／Ｆ部２７からなる。
【００４５】
入力処理部２１は、入力されたセルからＶＰＩ／ＶＣＩ等を抽出し、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４およびセル非導通時間テーブル制御部２５に転送する。また、セル自体はセルバッファ２２に転送する。セルバッファ２２は、５３バイトからなるセルを一時的に記憶しておくためのメモリである。
【００４６】
ここで、説明を簡単にするため、回線１に接続された入側ＡＴＭレイヤ処理部１２1 を例にすると、変換テーブル制御部２３は、回線１を介して入力されたセルのＶＰＩ／ＶＣＩ等に基づいて入側変換テーブル１３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。通過セル数カウンタテーブル制御部２４は、入側通過セル数カウンタテーブル１４1 を参照し、入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を同カウンタテーブル１４1 に書き戻す。
【００４７】
セル非導通時間テーブル制御部２５は、セルが通過したことを示す情報をセル非導通時間テーブル１５に書き込む。本実施例では０を書き込むこととする。また、このセル非導通時間テーブル制御部２５は、セルが入力されたとき以外にセルサイクル毎に１回定期的にセル非導通時間テーブル１５のエントリを更新する機能を有する。プロセッサＩ／Ｆ部２７は、プロセッサ１１からのアクセスの制御を行う。
【００４８】
なお、出側ＡＴＭレイヤ処理部１７1 〜１７n についても、セル非導通時間テーブル制御部２５を除き、上記同様の構成を有する。
次に、本発明のＡＴＭスイッチの動作を説明する。
【００４９】
図１に示すように、各回線より入力されたセルは、ポート１０1 〜１０n 内の入側ＡＴＭレイヤ処理部１２1 〜１２n に入力される。入側ＡＴＭレイヤ処理部１２1 〜１２n では、それぞれに対応する回線より入力されたセルのＶＰＩ／ＶＣＩ等から入側変換テーブル１３1 〜１３n を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、入側ＡＴＭレイヤ処理部１２1 〜１２n は、コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル１４1 〜１４n に格納する。さらに、各コネクション毎にセルが導通していない時間を検出し、セル非導通時間テーブル１５1 〜１５n の更新を行う。このときの更新方法の詳細については後述する。
【００５０】
セルは入側変換テーブル１３1 〜１３n で得られた情報と共にＡＴＭスイッチコア部１６に転送される。入側変換テーブル１３1 〜１３n から得られる出力先はＡＴＭスイッチコア部１６に対する出力先を示す。ＡＴＭスイッチコア部１６では、入側ＡＴＭレイヤ処理部１０1 〜１０n で得られた出力先に従って所望の出側ＡＴＭレイヤ処理部１７1 〜１７n に対してセルを転送する。
【００５１】
出側ＡＴＭレイヤ処理部１７1 〜１７n では、ＡＴＭスイッチコア部１６を介してセルと共に転送されるコネクション識別子により出側変換テーブル１８1 〜１８n を検索し、新たなＶＰＩ／ＶＣＩを得る。さらに、この新たなＶＰＩ／ＶＣＩをヘッダに付け替えて該セルを所定の回線に出力する。その際、入側ＡＴＭレイヤ処理部１０1 〜１０n と同様に、出側ＡＴＭレイヤ処理部１７1 〜１７n においてもコネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル１９1 〜１９n に格納する。
【００５２】
ここで、回線１に接続されたポート１０1 を例にすると、図２に示すように、回線１を介して入力されたセルは入側ＡＴＭレイヤ処理部１２1 内の入力処理部２１に入力される。入力処理部２１は、該セルから入側変換テーブル１３1 、入側通過セル数カウンタテーブル１４1 およびセル非導通時間テーブル１５1 を検索するためのキーとなるＶＰＩ／ＶＣＩ等を抽出し、これを変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４およびセル非導通時間テーブル制御部２５に転送する。セル自体はセルバッファ２２に転送する。
【００５３】
変換テーブル制御部２３では、セルから抽出されたＶＰＩ／ＶＣＩ等に基づいて入側変換テーブル１３1 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部２４では、同ＶＰＩ／ＶＣＩに基づいて入側通過セル数カウンタテーブル１４1 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に１を足した値を入側通過セル数カウンタテーブル１４1 に書き戻す。セル非導通時間テーブル制御部２５では、セルが通過したことを示す情報として、ここでは０をセル非導通時間テーブル１５1 に書き込む。
【００５４】
この場合、セル非導通時間テーブル制御部２５は、セルが入力されたとき以外にセルサイクル毎に１回定期的にセル非導通時間テーブルのエントリを更新する機能を有する。テーブルエントリの更新は、セルサイクル毎に対象とするエントリを変えて、ハードウェアでサポートする全エントリに対して行い、読み込んだエントリの値に１を足して書き戻す方法で行う。これにより、定期的にセルが通過していれば、セル非導通時間テーブル１５1 のエントリは０であるが、長時間セルが通過しない場合には、その時間に比例してセル非導通時間テーブル１５1 のエントリは単調に増加していく。
【００５５】
具体的に説明すると、例えば３２ＫコネクションをサポートするＡＴＭスイッチにおいて、セル非導通時間テーブル１５1 をＳＲＡＭで構成した場合には、エントリの更新はセルサイクル毎にＳＲＡＭのアドレスを１づつ増やして行えば良いので、全コネクションのエントリを更新するためには、約９０ｍｓ（２．７ｕｓｘ３２Ｋ）必要となる。
【００５６】
すなわち、ある特定のコネクションのエントリの更新は約９０ｍｓ毎に行われることになるため、エントリの値が１であれば、９０±９０ｍｓ前に該コネクションを最後にセルが通過したことになり、エントリの値が２であれば、１８０±９０ｍｓ前に最後のセルが通過したことになる。
【００５７】
ただし、エントリ更新のタイミングによって、最後のセルが通過してからの経過時間に誤差が発生することがある。この様子を図３を参照して説明する。
例えばエントリの値が１である場合を考える。図３（ａ）に示すように最終セルが通過した直後にエントリの定期更新が行われる場合には、最終セルが通過してからほとんど時間が経過していないことになる。
【００５８】
一方、同図（ｂ）に示すように、最終セルが通過した直前にエントリの定期更新が行われた場合は、セル通過時にエントリが０になるため、再度エントリが１となるのは約９０ｍｓ後の次回の定期更新時になり、エントリが２となるのは約１８０ｍｓ後になる。
【００５９】
このように、最終セルの通過直後にエントリ更新が行われた場合と、最終セルの通過直前にエントリ更新が行われた場合とで前後９０ｍｓの誤差が生じることになる。しかしながら、プロセッサ１１のポーリング周期と比較すると、前後９０ｍｓの誤差はそれほど問題にならないと考えられる。
【００６０】
このようにして、入側ＡＴＭレイヤ処理部１２1 内において、回線１を介して入力されるセルが流れていない時間（セル非導通時間）が定期的に検出され、その情報がセル非導通時間テーブル１５1 に記憶されることになる。出力処理部２６では、セルバッファ２２から転送されるセルおよび変換テーブル制御部２３から転送される情報を合わせてＡＴＭスイッチコア部１６に出力する。
【００６１】
プロセッサＩ／Ｆ部２７は、プロセッサ１１からのアクセスの制御を行う。プロセッサ１１から入側変換テーブル１３1 、入側通過セル数カウンタテーブル１４1 あるいはセル非導通時間テーブル１５1 をアクセスする場合には、プロセッサＩ／Ｆ部２７、変換テーブル制御部２３、通過セル数カウンタテーブル制御部２４あるいはセル非導通時間テーブル制御部２５を経由して行われる。
【００６２】
その他の入側ＡＴＭレイヤ処理部１２n の動作についても同様である。また、出側ＡＴＭレイヤ処理部１７1 〜１７n についてもセル非導通時間テーブル制御部２５を除き同様である。
【００６３】
プロセッサ１１は、管理すべき全コネクションのセル非導通時間テーブル１５1 〜１５n のエントリを定期的にポーリングし、読み込んだ値を基に該コネクションを解放するか否かを判定する。この場合、セル非導通時間テーブル１５1 〜１５n のエントリはセルが導通していればゼロであり、セルが導通していない場合には、その時間に比例して大きな値となる。したがって、全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間と比較することで、この基準セル非導通時間以上の時間が経過しているコネクションについては現在使用されていないと判定することができ、直ちにコネクション解放処理を行う。
【００６４】
このように、各コネクション毎に最後のセルが通過してから経過した時間を管理することにより、プロセッサ１１のポーリング直後に最終セルが通過した場合でも、次回のポーリング時にはセル非導通時間は増大しているため、そのセル非導通時間を基にコネクション解放処理を行うことができる。これにより、不要となったコネクションを早期に解放することができ、コネクション資源を有効に使用できるようになる。
【００６５】
なお、上記実施形態では、各回線に接続されるポートの入側（入側ＡＴＭレイヤ処理部）でセルの非導通時間を管理する構成としたが、例えば同様の時間テーブルおよび制御部をポートの出側（出側ＡＴＭレイヤ処理部）にも設け、入側と出側の両方でセルの非導通時間を管理するようにしても良い。
【００６６】
ただし、例えば各回線から多数のセルが一度に入力されてくると、ＡＴＭスイッチコア部１６の処理が追い付かず、出側に送り出されるセルが失われる可能性があり、出側の信頼性は入側に比べて低い。したがって、少なくとも入側にて各コネクション毎の非導通時間を管理することが好ましい。
【００６７】
【発明の効果】
以上のように本発明によれば、各コネクション毎にセルの非導通時間を管理し、そのセル非導通時間に基づいてコネクションを解放するようにしたため、プロセッサのポーリング周期に関係なく、不要となったコネクションを早期に解放することができる。これにより、コネクション資源を有効に利用することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るｎ×ｎＡＴＭスイッチの概略構成を示すブロック図。
【図２】上記図１のＡＴＭスイッチに設けられる入側ＡＴＭレイヤ処理部の概略構成を示すブロック図。
【図３】本発明の方式を適用した場合のセルの経過時間の誤差について説明するための図。
【図４】従来のｎ×ｎＡＴＭスイッチの概略構成を示すブロック図。
【図５】上記図４のＡＴＭスイッチに設けられる入側ＡＴＭレイヤ処理部の概略構成を示すブロック図。
【符号の説明】
１０1 〜１０n …ポート
１１ …プロセッサ
１２1 〜１２n …入側ＡＴＭレイヤ処理部
１３1 〜１３n …入側変換テーブル
１４1 〜１４n …入側通過セル数カウンタテーブル
１５1 〜１５n …セル非導通時間テーブル
１６ …ＡＴＭスイッチコア部
１７1 〜１７n …出側ＡＴＭレイヤ処理部
１８1 〜１８n …出側変換テーブル
１９1 〜１９n …出側通過セル数カウンタテーブル
２１ …入力処理部
２２ …セルバッファ
２３ …変換テーブル制御部
２４ …通過セル数カウンタテーブル制御部
２５ …セル非導通時間テーブル制御部
２６ …出力処理部
２７ …プロセッサＩ／Ｆ部
Claims (3)
- 各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、
このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、
この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、
このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段と
を具備したことを特徴とするＡＴＭスイッチ。 - 上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする請求項１記載のＡＴＭスイッチ。
- 上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする請求項１記載のＡＴＭスイッチ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35844797A JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Ａｔｍスイッチ |
| PCT/JP1998/005964 WO1999034558A1 (fr) | 1997-12-25 | 1998-12-25 | Repeteur mta et reseau le comprenant |
| US09/367,956 US6781994B1 (en) | 1997-12-25 | 1998-12-25 | Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding |
| CA002282441A CA2282441C (en) | 1997-12-25 | 1998-12-25 | Atm relay device and network including same |
| EP98961608A EP0967756A4 (en) | 1997-12-25 | 1998-12-25 | ATM INTERMEDIATE REGENERATOR AND NETWORK WITH THIS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35844797A JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191777A JPH11191777A (ja) | 1999-07-13 |
| JP3805881B2 true JP3805881B2 (ja) | 2006-08-09 |
Family
ID=18459358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35844797A Expired - Fee Related JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805881B2 (ja) |
-
1997
- 1997-12-25 JP JP35844797A patent/JP3805881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11191777A (ja) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109591B2 (ja) | Ａｔｍ交換機 | |
| US5764624A (en) | Aim switching system and path changing method | |
| CA2124424C (en) | Fast connection setup interfaces using pre-assigned virtual channel identifiers | |
| JP3542556B2 (ja) | ポイント対ポイントおよび／またはポイント対マルチポイントのａｔｍセルのバッファ化 | |
| US5530806A (en) | Method and apparatus for storing and retrieving routing information in a network node | |
| US5287535A (en) | Switching node in label multiplexing type switching network | |
| US4964119A (en) | Method and system for packet exchange | |
| US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
| KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| US5790525A (en) | Information collection device and method for use with communications networks | |
| JP3805881B2 (ja) | Ａｔｍスイッチ | |
| JP2760343B2 (ja) | Ａｔｍセル化回路 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| US6005844A (en) | Information collection device and method for use with communications networks | |
| Kumar et al. | On Design of a Shared-Buffer based ATM Switch for Broadband ISDN | |
| JPH11266261A (ja) | 回線交換方法及び、これを用いた非同期モード交換機 | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| JP3008905B2 (ja) | Ａｂｒシェーパのレート制御方式 | |
| KR100296042B1 (ko) | 비동기 전송 모드 스위치내 큐의 상태를 감시하는 장치 및 방법 | |
| JPH05167601A (ja) | 制御信号転送方式 | |
| JP3297079B2 (ja) | 課金システム | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JP3033629B2 (ja) | 警報処理回路 | |
| JP3456163B2 (ja) | Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060511 |
|
| LAPS | Cancellation because of no payment of annual fees |