JP3805881B2 - Atmスイッチ - Google Patents
Atmスイッチ Download PDFInfo
- Publication number
- JP3805881B2 JP3805881B2 JP35844797A JP35844797A JP3805881B2 JP 3805881 B2 JP3805881 B2 JP 3805881B2 JP 35844797 A JP35844797 A JP 35844797A JP 35844797 A JP35844797 A JP 35844797A JP 3805881 B2 JP3805881 B2 JP 3805881B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- connection
- conduction time
- processing unit
- passing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ATM(Asynchronous Transfer Mode:非同期転送モード)ネットワークに用いられるATMスイッチに係り、特にコネクションの解放処理に特徴を有するATMスイッチに関する。
【0002】
【従来の技術】
元来、コネクション・オリエンティド通信(CO:通常の電話のように相手との接続を確認してから通信を行う方式)に用いられるATMスイッチでは、コネクションレス通信(CL:電報のように相手との接続を確認せずに突然通信する方式)のコネクションを収容することが可能である。
【0003】
このコネクションレス通信(CL)のコネクションを解放する場合には、コネクションを通過するセル数をカウントするためのカウンタを利用して行う方法が一般的である。
【0004】
図4および図5に従来の方法を示す。図4はn×nのATMスイッチの概略構成を示すブロック図、図5は同ATMスイッチ内の入側ATMレイヤ処理部の概略構成を示すブロック図である。なお、n×nとは、入力がn個、出力がn個の意味である。
【0005】
図4に示すように、ATMネットワークに用いられるATMスイッチでは、各回線毎にn個のポート401 〜40n が接続されている。各回線より入力されたセルは、ポート401 〜40n 内において、まず、入側ATMレイヤ処理部421 〜42n に入力される。
【0006】
入側ATMレイヤ処理部421 〜42n では、各々に対応する回線より入力されたセルのVPI/VCI等から入側変換テーブル431 〜43n を検索し、該セルの出力先、コネクション識別子等の情報を得る。
【0007】
ここで、VPI/VCIについて簡単に説明しておく。
ATMネットワークの中には、いくつかの仮想パス(VP)が設定され、さらに、その各仮想パス毎に実際にデータを送る仮想チャネル(VC)がいくつか設定されている。このため、まず、どのVPを使用するかを識別するために、セルのヘッダ部分にVPI(Virtual Path Identifier :仮想パス識別子)を設けている。さらに、VPの中のどのVCを使用して相手にデータを送ればよいかを識別するために、セルのヘッダ部分にVCI(Virtual Channel Identifier:仮想チャネル識別子)を設けている。このVPI/VCIは、どのVPと、どのVCを選択して相手と通信するかを決める部分であるため、ルーティング・ビット(通信経路を選択するためのビット)と呼ばれている。なお、セルは53バイトからなり、そのうちの5バイトをヘッダとして用い、残りの48バイトをユーザ情報として用いている。
【0008】
入側ATMレイヤ処理部421 〜42n は、各コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル441 〜44n に格納する。入側変換テーブル431 〜43n と入側通過セル数カウンタテーブル441 〜44n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0009】
セルは、入側変換テーブル431 〜43n で得られた情報と共にATMスイッチコア部45に転送される。入側変換テーブル431 〜43n から得られる出力先はATMスイッチコア部45に対する出力先を示す。ATMスイッチコア部45では、入側ATMレイヤ処理部421 〜42n で得られた出力先に従って所望の出側ATMレイヤ処理部461 〜46n に対してセルを転送する。
【0010】
出側ATMレイヤ処理部461 〜46n では、セルと共に転送されるコネクション識別子により出側変換テーブル471 〜47n を検索し、新たなVPI/VCIを得る。さらに、この得られたVPI/VCIにヘッダを付け替えてセルを回線に出力する。
【0011】
入側ATMレイヤ処理部421 〜42n と同様に、出側ATMレイヤ処理部461 〜46n においても各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル481 〜48n に格納する。出側変換テーブル471 〜47n と出側通過セル数カウンタテーブル481 〜48n についても物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0012】
ここで、入側ATMレイヤ処理部421 〜42n は、図5に示すような構成となっている。例えば入側ATMレイヤ処理部421 を例にすれば、回線1から入力されたセルは入力処理部51に入力される。入力処理部51は、該セルから入側変換テーブル431 および入側通過セル数カウンタテーブル441 を検索するためのキーとなるVPI/VCI等の抽出を行い、VPI/VCIを変換テーブル制御部53および通過セル数カウンタテーブル制御部54に転送すると共に、セルをセルバッファ52に格納する。
【0013】
変換テーブル制御部53では、セルから抽出されたVPI/VCI等を基に入側変換テーブル431 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部54では抽出したVPI/VCIを基に入側通過セル数カウンタテーブル441 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を入側通過セル数カウンタテーブル441 に書き戻す。
【0014】
出力処理部55では、セルバッファ52から転送されるセルおよび変換テーブル制御部53から転送される該セルの出力先およびコネクション識別子等の情報を合わせてATMスイッチコア部45に出力する。
【0015】
また、プロセッサI/F部56は、プロセッサ41からのアクセスの制御を行う。プロセッサ41から入側変換テーブル431 あるいは入側通過セル数カウンタテーブル441 をアクセスする場合には、プロセッサI/F部56と、変換テーブル制御部53あるいは通過セル数カウンタテーブル制御部54を経由して行われる。また、後述するカウンタリードクリア機能を実現する場合は、通過セル数カウンタテーブル制御部54に実装する。
【0016】
出側ATMレイヤ処理部461 〜46n についても同様の構成を有する。
このような構成において、従来の方式では、ATMスイッチ全体を制御するプロセッサ41が、管理すべき全コネクションの入側通過セル数カウンタテーブル441 〜44n を定期的にポーリングし、そのカウント値に基づいてコネクションの解放処理を行っていた。
【0017】
すなわち、カウント値が前回ポーリングした通過セルカウンタ値と同一である場合には、前回ポーリングした時から該コネクションにはセルが導通していないことになる。このような場合に、プロセッサ41は該コネクションは使用されていないと判断し、該コネクションを解放する処理を行う。
【0018】
また、入側ATMレイヤ処理部421 〜42n にて、プロセッサ41からの読み込み時に通過セル数カウンタテーブル441 〜44n を0にクリアする機能(カウンタリードクリア機能)を有する場合には、そのカウンタ値が0である場合に該コネクションを解放する処理を行うことになる。
【0019】
なお、上記では入側通過セル数カウンタテーブル441 〜44n をポーリングする方式を説明したが、出側通過セル数カウンタテーブル481 〜48n をポーリングしても良い。
【0020】
以下では、入側ATMレイヤ処理部421 〜42n にカウンタリードクリア機能を有することとし(プロセッサ41の読み込み時に前回と同じカウント値の場合に0にクリアする方式)、入側通過セル数カウンタテーブル441 〜44n をポーリングする場合を想定して説明する。
【0021】
【発明が解決しようとする課題】
上記したように、従来の方式においては、各コネクション毎の通過セル数カウンタを利用して、プロセッサで全コネクションについてポーリングすることでコネクションの解放処理を行っていた。
【0022】
しかしながら、このような方法でコネクション解放を行った場合には、現在のカウンタ値に変化してからプロセッサがポーリングするまでに経過した時間がわからないため、セルの通過タイミングとポーリングのタイミングとのずれによって、コネクションの解放が遅れる問題がある。
【0023】
すなわち、例えばポーリング直後まで該コネクションをセルが通過し、その後全くセルが通過しなかったとする。このような場合、次回の該通過セル数カウンタに対するポーリングではカウンタ値が0でないため、プロセッサは該コネクションは使用中であると判定し、コネクション解放処理を行わない。つまり、該コネクションを解放できるのは、次々回のポーリング時になってしまう。
【0024】
プロセッサは、通過セル数カウンタのポーリングやコネクション解放処理のみでなく、ATMスイッチ全体の制御を行っているため、管理すべきコネクション数が多い場合には、特定コネクションの通過セル数カウンタに対するポーリング周期が長くなる(通過セル数カウンタのカウント値をチェックしにいく間隔が長くなる)。そのため、実際には使用されていないコネクションであるにも拘らず、特定コネクションの通過セル数カウンタのポーリング周期に比例して長時間該コネクションを解放できない事態が生じる。つまり、コネクション資源を有効に使用することができない問題が生じることになる。
【0025】
このような問題はプロセッサがATMスイッチ全体の制御を行うため、管理すべきコネクション数が多い場合には特定コネクションの通過セル数カウンタのポーリング周期が長くなることに起因する。
【0026】
なお、通過セル数カウンタのポーリング処理を専用に行う別のプロセッサを用意する方法があるが、このような方法ではプロセッサ間の制御が非常に複雑になってしまう問題がある。
【0027】
本発明は上記のような点に鑑みなされたもので、複雑な制御を必要とせずに、不要となったコネクションを早期に解放することができ、これにより、コネクション資源を有効に利用することのできるATMスイッチを提供することを目的とする。
【0028】
【課題を解決するための手段】
本発明の請求項1に係るATMスイッチは、各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段とを具備したことを特徴とする。
【0029】
また、請求項2では、上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする。
【0030】
また、請求項3では、上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする。
【0031】
このような構成によれば、例えば入側処理部側にセル非導通時間検出手段および記憶手段を設け、入側にて各コネクション毎のセルの非導通時間を管理することにより、プロセッサがポーリングした直後にセルが通過し、その後セルが通過しない場合でも、ポーリングのタイミングと関係なく、最終セルが通過してからの経過時間を知ることができ、その経過時間に応じてコネクションを解放することができる。
【0032】
この場合、プロセッサでコネクション解放のための基準セル非導通時間を各コネクション毎に設定すれば、ポーリングしたコネクションのセル非導通時間と基準セル非導通時間とを比較することにより、コネクション解放の判定条件(最終セルが到達してからコネクション解放するまでの時間)を各コネクション毎に制御することが可能である。
【0033】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るATMスイッチについて説明する。
図1は本発明の一実施形態に係るn×nのATMスイッチの概略構成を示すブロック図である。なお、n×nとは、入力がn個、出力がn個の意味である。
【0034】
本発明のATMスイッチは、ATMネットワークに用いられる交換機であり、ATMスイッチ全体の制御を行うプロセッサ11、各回線に接続されたn個のポート101 〜10n 、これらのポート101 〜10n を統括するATMスイッチコア部16を主として構成される。
【0035】
各ポート101 〜10n には、入力側処理部と出側処理部が設けられている。入力側処理部は、入側ATMレイヤ処理部121 〜12n 、入側変換テーブル131 〜13n 、入側通過セル数カウンタテーブル141 〜14n 、セル非導通時間テーブル151 〜15n からなる。また、出側処理部は、出側ATMレイヤ処理部171 〜17n 、出側変換テーブル181 〜18n 、出側通過セル数カウンタテーブル191 〜19n からなる。
【0036】
入側ATMレイヤ処理部121 〜12n は、プロセッサ11の制御の下で、これらに対応する回線から入力されたセルの転送処理を行う。具体的には、入力セルのVPI/VCI等から入側変換テーブル131 〜13n を検索し、該セルの出力先およびコネクション識別子等の情報を得たり、各コネクション毎の通過セル数をカウントし、その値を入側通過セル数カウンタテーブル141 〜14n に格納するなどの処理を行う。さらに、本実施形態では、セル非導通時間テーブル151 〜15n の更新を行う。この入側ATMレイヤ処理部121 〜12n の構成については、後に図2を参照して詳しく説明する。
【0037】
入側変換テーブル131 〜13n は、入力されたセルのVPI/VCI情報など、入側転送処理に必要な情報を記憶しているテーブルである。入側通過セル数カウンタテーブル141 〜14n は、入力されたセルの数(入側通過セル数)を管理するためのテーブルである。また、セル非導通時間テーブル151 〜15n は、セルが導通していない時間(非導通時間)を管理するためのテーブルである。
【0038】
なお、入側変換テーブル131 〜13n と入側通過セル数カウンタテーブル141 〜14n 、さらにセル非導通時間テーブル151 〜15n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0039】
一方、出側ATMレイヤ処理部171 〜17n は、プロセッサ11の制御の下で、所定の回線に出力されるセルの転送処理を行うものである。具体的には、セルと共に転送されるコネクション識別子により出側変換テーブル181 〜18n を検索し、新たなVPI/VCIを得たり、その新たなVPI/VCIをヘッダに付け替えてセルを所定の回線に出力するなどの処理を行う。
【0040】
また、入側ATMレイヤ処理部121 〜12n と同様に、各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル191 〜19n に格納する機能を有する。
【0041】
出側変換テーブル181 〜18n は、出側回線に出力するときに変換すべき出側ヘッダ情報など、出側転送処理に必要な情報を記憶しているテーブルである。出側通過セル数カウンタテーブル191 〜19n は、ヘッダ情報の書き換えによって所定の回線に出力されるセルの数(出側通過セル数)を管理するためのテーブルである。
【0042】
なお、出側変換テーブル181 〜18n と出側通過セル数カウンタテーブル191 〜19n は、物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0043】
また、通過セル数は入側でカウントしているので、この出側の通過セル数カウンタテーブル191 〜19n は特に必要はないが、多数のセルが入力された場合には、出側に送出されるセルが失われる可能性があるため、ここでは安全のために設けておくものとする。
【0044】
次に、入側ATMレイヤ処理部121 〜12n の構成について説明する。
図2は同実施形態における入側ATMレイヤ処理部の概略構成を示すブロック図である。入側ATMレイヤ処理部121 〜12n は、入力処理部21、セルバッファ22、変換テーブル制御部23、通過セル数カウンタテーブル制御部24、セル非導通時間テーブル制御部25、出力処理部26、プロセッサI/F部27からなる。
【0045】
入力処理部21は、入力されたセルからVPI/VCI等を抽出し、変換テーブル制御部23、通過セル数カウンタテーブル制御部24およびセル非導通時間テーブル制御部25に転送する。また、セル自体はセルバッファ22に転送する。セルバッファ22は、53バイトからなるセルを一時的に記憶しておくためのメモリである。
【0046】
ここで、説明を簡単にするため、回線1に接続された入側ATMレイヤ処理部121 を例にすると、変換テーブル制御部23は、回線1を介して入力されたセルのVPI/VCI等に基づいて入側変換テーブル131 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。通過セル数カウンタテーブル制御部24は、入側通過セル数カウンタテーブル141 を参照し、入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を同カウンタテーブル141 に書き戻す。
【0047】
セル非導通時間テーブル制御部25は、セルが通過したことを示す情報をセル非導通時間テーブル15に書き込む。本実施例では0を書き込むこととする。また、このセル非導通時間テーブル制御部25は、セルが入力されたとき以外にセルサイクル毎に1回定期的にセル非導通時間テーブル15のエントリを更新する機能を有する。プロセッサI/F部27は、プロセッサ11からのアクセスの制御を行う。
【0048】
なお、出側ATMレイヤ処理部171 〜17n についても、セル非導通時間テーブル制御部25を除き、上記同様の構成を有する。
次に、本発明のATMスイッチの動作を説明する。
【0049】
図1に示すように、各回線より入力されたセルは、ポート101 〜10n 内の入側ATMレイヤ処理部121 〜12n に入力される。入側ATMレイヤ処理部121 〜12n では、それぞれに対応する回線より入力されたセルのVPI/VCI等から入側変換テーブル131 〜13n を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、入側ATMレイヤ処理部121 〜12n は、コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル141 〜14n に格納する。さらに、各コネクション毎にセルが導通していない時間を検出し、セル非導通時間テーブル151 〜15n の更新を行う。このときの更新方法の詳細については後述する。
【0050】
セルは入側変換テーブル131 〜13n で得られた情報と共にATMスイッチコア部16に転送される。入側変換テーブル131 〜13n から得られる出力先はATMスイッチコア部16に対する出力先を示す。ATMスイッチコア部16では、入側ATMレイヤ処理部101 〜10n で得られた出力先に従って所望の出側ATMレイヤ処理部171 〜17n に対してセルを転送する。
【0051】
出側ATMレイヤ処理部171 〜17n では、ATMスイッチコア部16を介してセルと共に転送されるコネクション識別子により出側変換テーブル181 〜18n を検索し、新たなVPI/VCIを得る。さらに、この新たなVPI/VCIをヘッダに付け替えて該セルを所定の回線に出力する。その際、入側ATMレイヤ処理部101 〜10n と同様に、出側ATMレイヤ処理部171 〜17n においてもコネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル191 〜19n に格納する。
【0052】
ここで、回線1に接続されたポート101 を例にすると、図2に示すように、回線1を介して入力されたセルは入側ATMレイヤ処理部121 内の入力処理部21に入力される。入力処理部21は、該セルから入側変換テーブル131 、入側通過セル数カウンタテーブル141 およびセル非導通時間テーブル151 を検索するためのキーとなるVPI/VCI等を抽出し、これを変換テーブル制御部23、通過セル数カウンタテーブル制御部24およびセル非導通時間テーブル制御部25に転送する。セル自体はセルバッファ22に転送する。
【0053】
変換テーブル制御部23では、セルから抽出されたVPI/VCI等に基づいて入側変換テーブル131 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部24では、同VPI/VCIに基づいて入側通過セル数カウンタテーブル141 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を入側通過セル数カウンタテーブル141 に書き戻す。セル非導通時間テーブル制御部25では、セルが通過したことを示す情報として、ここでは0をセル非導通時間テーブル151 に書き込む。
【0054】
この場合、セル非導通時間テーブル制御部25は、セルが入力されたとき以外にセルサイクル毎に1回定期的にセル非導通時間テーブルのエントリを更新する機能を有する。テーブルエントリの更新は、セルサイクル毎に対象とするエントリを変えて、ハードウェアでサポートする全エントリに対して行い、読み込んだエントリの値に1を足して書き戻す方法で行う。これにより、定期的にセルが通過していれば、セル非導通時間テーブル151 のエントリは0であるが、長時間セルが通過しない場合には、その時間に比例してセル非導通時間テーブル151 のエントリは単調に増加していく。
【0055】
具体的に説明すると、例えば32KコネクションをサポートするATMスイッチにおいて、セル非導通時間テーブル151 をSRAMで構成した場合には、エントリの更新はセルサイクル毎にSRAMのアドレスを1づつ増やして行えば良いので、全コネクションのエントリを更新するためには、約90ms(2.7usx32K)必要となる。
【0056】
すなわち、ある特定のコネクションのエントリの更新は約90ms毎に行われることになるため、エントリの値が1であれば、90±90ms前に該コネクションを最後にセルが通過したことになり、エントリの値が2であれば、180±90ms前に最後のセルが通過したことになる。
【0057】
ただし、エントリ更新のタイミングによって、最後のセルが通過してからの経過時間に誤差が発生することがある。この様子を図3を参照して説明する。
例えばエントリの値が1である場合を考える。図3(a)に示すように最終セルが通過した直後にエントリの定期更新が行われる場合には、最終セルが通過してからほとんど時間が経過していないことになる。
【0058】
一方、同図(b)に示すように、最終セルが通過した直前にエントリの定期更新が行われた場合は、セル通過時にエントリが0になるため、再度エントリが1となるのは約90ms後の次回の定期更新時になり、エントリが2となるのは約180ms後になる。
【0059】
このように、最終セルの通過直後にエントリ更新が行われた場合と、最終セルの通過直前にエントリ更新が行われた場合とで前後90msの誤差が生じることになる。しかしながら、プロセッサ11のポーリング周期と比較すると、前後90msの誤差はそれほど問題にならないと考えられる。
【0060】
このようにして、入側ATMレイヤ処理部121 内において、回線1を介して入力されるセルが流れていない時間(セル非導通時間)が定期的に検出され、その情報がセル非導通時間テーブル151 に記憶されることになる。出力処理部26では、セルバッファ22から転送されるセルおよび変換テーブル制御部23から転送される情報を合わせてATMスイッチコア部16に出力する。
【0061】
プロセッサI/F部27は、プロセッサ11からのアクセスの制御を行う。プロセッサ11から入側変換テーブル131 、入側通過セル数カウンタテーブル141 あるいはセル非導通時間テーブル151 をアクセスする場合には、プロセッサI/F部27、変換テーブル制御部23、通過セル数カウンタテーブル制御部24あるいはセル非導通時間テーブル制御部25を経由して行われる。
【0062】
その他の入側ATMレイヤ処理部12n の動作についても同様である。また、出側ATMレイヤ処理部171 〜17n についてもセル非導通時間テーブル制御部25を除き同様である。
【0063】
プロセッサ11は、管理すべき全コネクションのセル非導通時間テーブル151 〜15n のエントリを定期的にポーリングし、読み込んだ値を基に該コネクションを解放するか否かを判定する。この場合、セル非導通時間テーブル151 〜15n のエントリはセルが導通していればゼロであり、セルが導通していない場合には、その時間に比例して大きな値となる。したがって、全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間と比較することで、この基準セル非導通時間以上の時間が経過しているコネクションについては現在使用されていないと判定することができ、直ちにコネクション解放処理を行う。
【0064】
このように、各コネクション毎に最後のセルが通過してから経過した時間を管理することにより、プロセッサ11のポーリング直後に最終セルが通過した場合でも、次回のポーリング時にはセル非導通時間は増大しているため、そのセル非導通時間を基にコネクション解放処理を行うことができる。これにより、不要となったコネクションを早期に解放することができ、コネクション資源を有効に使用できるようになる。
【0065】
なお、上記実施形態では、各回線に接続されるポートの入側(入側ATMレイヤ処理部)でセルの非導通時間を管理する構成としたが、例えば同様の時間テーブルおよび制御部をポートの出側(出側ATMレイヤ処理部)にも設け、入側と出側の両方でセルの非導通時間を管理するようにしても良い。
【0066】
ただし、例えば各回線から多数のセルが一度に入力されてくると、ATMスイッチコア部16の処理が追い付かず、出側に送り出されるセルが失われる可能性があり、出側の信頼性は入側に比べて低い。したがって、少なくとも入側にて各コネクション毎の非導通時間を管理することが好ましい。
【0067】
【発明の効果】
以上のように本発明によれば、各コネクション毎にセルの非導通時間を管理し、そのセル非導通時間に基づいてコネクションを解放するようにしたため、プロセッサのポーリング周期に関係なく、不要となったコネクションを早期に解放することができる。これにより、コネクション資源を有効に利用することができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るn×nATMスイッチの概略構成を示すブロック図。
【図2】上記図1のATMスイッチに設けられる入側ATMレイヤ処理部の概略構成を示すブロック図。
【図3】本発明の方式を適用した場合のセルの経過時間の誤差について説明するための図。
【図4】従来のn×nATMスイッチの概略構成を示すブロック図。
【図5】上記図4のATMスイッチに設けられる入側ATMレイヤ処理部の概略構成を示すブロック図。
【符号の説明】
101 〜10n …ポート
11 …プロセッサ
121 〜12n …入側ATMレイヤ処理部
131 〜13n …入側変換テーブル
141 〜14n …入側通過セル数カウンタテーブル
151 〜15n …セル非導通時間テーブル
16 …ATMスイッチコア部
171 〜17n …出側ATMレイヤ処理部
181 〜18n …出側変換テーブル
191 〜19n …出側通過セル数カウンタテーブル
21 …入力処理部
22 …セルバッファ
23 …変換テーブル制御部
24 …通過セル数カウンタテーブル制御部
25 …セル非導通時間テーブル制御部
26 …出力処理部
27 …プロセッサI/F部
【発明の属する技術分野】
本発明は、ATM(Asynchronous Transfer Mode:非同期転送モード)ネットワークに用いられるATMスイッチに係り、特にコネクションの解放処理に特徴を有するATMスイッチに関する。
【0002】
【従来の技術】
元来、コネクション・オリエンティド通信(CO:通常の電話のように相手との接続を確認してから通信を行う方式)に用いられるATMスイッチでは、コネクションレス通信(CL:電報のように相手との接続を確認せずに突然通信する方式)のコネクションを収容することが可能である。
【0003】
このコネクションレス通信(CL)のコネクションを解放する場合には、コネクションを通過するセル数をカウントするためのカウンタを利用して行う方法が一般的である。
【0004】
図4および図5に従来の方法を示す。図4はn×nのATMスイッチの概略構成を示すブロック図、図5は同ATMスイッチ内の入側ATMレイヤ処理部の概略構成を示すブロック図である。なお、n×nとは、入力がn個、出力がn個の意味である。
【0005】
図4に示すように、ATMネットワークに用いられるATMスイッチでは、各回線毎にn個のポート401 〜40n が接続されている。各回線より入力されたセルは、ポート401 〜40n 内において、まず、入側ATMレイヤ処理部421 〜42n に入力される。
【0006】
入側ATMレイヤ処理部421 〜42n では、各々に対応する回線より入力されたセルのVPI/VCI等から入側変換テーブル431 〜43n を検索し、該セルの出力先、コネクション識別子等の情報を得る。
【0007】
ここで、VPI/VCIについて簡単に説明しておく。
ATMネットワークの中には、いくつかの仮想パス(VP)が設定され、さらに、その各仮想パス毎に実際にデータを送る仮想チャネル(VC)がいくつか設定されている。このため、まず、どのVPを使用するかを識別するために、セルのヘッダ部分にVPI(Virtual Path Identifier :仮想パス識別子)を設けている。さらに、VPの中のどのVCを使用して相手にデータを送ればよいかを識別するために、セルのヘッダ部分にVCI(Virtual Channel Identifier:仮想チャネル識別子)を設けている。このVPI/VCIは、どのVPと、どのVCを選択して相手と通信するかを決める部分であるため、ルーティング・ビット(通信経路を選択するためのビット)と呼ばれている。なお、セルは53バイトからなり、そのうちの5バイトをヘッダとして用い、残りの48バイトをユーザ情報として用いている。
【0008】
入側ATMレイヤ処理部421 〜42n は、各コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル441 〜44n に格納する。入側変換テーブル431 〜43n と入側通過セル数カウンタテーブル441 〜44n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0009】
セルは、入側変換テーブル431 〜43n で得られた情報と共にATMスイッチコア部45に転送される。入側変換テーブル431 〜43n から得られる出力先はATMスイッチコア部45に対する出力先を示す。ATMスイッチコア部45では、入側ATMレイヤ処理部421 〜42n で得られた出力先に従って所望の出側ATMレイヤ処理部461 〜46n に対してセルを転送する。
【0010】
出側ATMレイヤ処理部461 〜46n では、セルと共に転送されるコネクション識別子により出側変換テーブル471 〜47n を検索し、新たなVPI/VCIを得る。さらに、この得られたVPI/VCIにヘッダを付け替えてセルを回線に出力する。
【0011】
入側ATMレイヤ処理部421 〜42n と同様に、出側ATMレイヤ処理部461 〜46n においても各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル481 〜48n に格納する。出側変換テーブル471 〜47n と出側通過セル数カウンタテーブル481 〜48n についても物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0012】
ここで、入側ATMレイヤ処理部421 〜42n は、図5に示すような構成となっている。例えば入側ATMレイヤ処理部421 を例にすれば、回線1から入力されたセルは入力処理部51に入力される。入力処理部51は、該セルから入側変換テーブル431 および入側通過セル数カウンタテーブル441 を検索するためのキーとなるVPI/VCI等の抽出を行い、VPI/VCIを変換テーブル制御部53および通過セル数カウンタテーブル制御部54に転送すると共に、セルをセルバッファ52に格納する。
【0013】
変換テーブル制御部53では、セルから抽出されたVPI/VCI等を基に入側変換テーブル431 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部54では抽出したVPI/VCIを基に入側通過セル数カウンタテーブル441 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を入側通過セル数カウンタテーブル441 に書き戻す。
【0014】
出力処理部55では、セルバッファ52から転送されるセルおよび変換テーブル制御部53から転送される該セルの出力先およびコネクション識別子等の情報を合わせてATMスイッチコア部45に出力する。
【0015】
また、プロセッサI/F部56は、プロセッサ41からのアクセスの制御を行う。プロセッサ41から入側変換テーブル431 あるいは入側通過セル数カウンタテーブル441 をアクセスする場合には、プロセッサI/F部56と、変換テーブル制御部53あるいは通過セル数カウンタテーブル制御部54を経由して行われる。また、後述するカウンタリードクリア機能を実現する場合は、通過セル数カウンタテーブル制御部54に実装する。
【0016】
出側ATMレイヤ処理部461 〜46n についても同様の構成を有する。
このような構成において、従来の方式では、ATMスイッチ全体を制御するプロセッサ41が、管理すべき全コネクションの入側通過セル数カウンタテーブル441 〜44n を定期的にポーリングし、そのカウント値に基づいてコネクションの解放処理を行っていた。
【0017】
すなわち、カウント値が前回ポーリングした通過セルカウンタ値と同一である場合には、前回ポーリングした時から該コネクションにはセルが導通していないことになる。このような場合に、プロセッサ41は該コネクションは使用されていないと判断し、該コネクションを解放する処理を行う。
【0018】
また、入側ATMレイヤ処理部421 〜42n にて、プロセッサ41からの読み込み時に通過セル数カウンタテーブル441 〜44n を0にクリアする機能(カウンタリードクリア機能)を有する場合には、そのカウンタ値が0である場合に該コネクションを解放する処理を行うことになる。
【0019】
なお、上記では入側通過セル数カウンタテーブル441 〜44n をポーリングする方式を説明したが、出側通過セル数カウンタテーブル481 〜48n をポーリングしても良い。
【0020】
以下では、入側ATMレイヤ処理部421 〜42n にカウンタリードクリア機能を有することとし(プロセッサ41の読み込み時に前回と同じカウント値の場合に0にクリアする方式)、入側通過セル数カウンタテーブル441 〜44n をポーリングする場合を想定して説明する。
【0021】
【発明が解決しようとする課題】
上記したように、従来の方式においては、各コネクション毎の通過セル数カウンタを利用して、プロセッサで全コネクションについてポーリングすることでコネクションの解放処理を行っていた。
【0022】
しかしながら、このような方法でコネクション解放を行った場合には、現在のカウンタ値に変化してからプロセッサがポーリングするまでに経過した時間がわからないため、セルの通過タイミングとポーリングのタイミングとのずれによって、コネクションの解放が遅れる問題がある。
【0023】
すなわち、例えばポーリング直後まで該コネクションをセルが通過し、その後全くセルが通過しなかったとする。このような場合、次回の該通過セル数カウンタに対するポーリングではカウンタ値が0でないため、プロセッサは該コネクションは使用中であると判定し、コネクション解放処理を行わない。つまり、該コネクションを解放できるのは、次々回のポーリング時になってしまう。
【0024】
プロセッサは、通過セル数カウンタのポーリングやコネクション解放処理のみでなく、ATMスイッチ全体の制御を行っているため、管理すべきコネクション数が多い場合には、特定コネクションの通過セル数カウンタに対するポーリング周期が長くなる(通過セル数カウンタのカウント値をチェックしにいく間隔が長くなる)。そのため、実際には使用されていないコネクションであるにも拘らず、特定コネクションの通過セル数カウンタのポーリング周期に比例して長時間該コネクションを解放できない事態が生じる。つまり、コネクション資源を有効に使用することができない問題が生じることになる。
【0025】
このような問題はプロセッサがATMスイッチ全体の制御を行うため、管理すべきコネクション数が多い場合には特定コネクションの通過セル数カウンタのポーリング周期が長くなることに起因する。
【0026】
なお、通過セル数カウンタのポーリング処理を専用に行う別のプロセッサを用意する方法があるが、このような方法ではプロセッサ間の制御が非常に複雑になってしまう問題がある。
【0027】
本発明は上記のような点に鑑みなされたもので、複雑な制御を必要とせずに、不要となったコネクションを早期に解放することができ、これにより、コネクション資源を有効に利用することのできるATMスイッチを提供することを目的とする。
【0028】
【課題を解決するための手段】
本発明の請求項1に係るATMスイッチは、各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段とを具備したことを特徴とする。
【0029】
また、請求項2では、上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする。
【0030】
また、請求項3では、上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする。
【0031】
このような構成によれば、例えば入側処理部側にセル非導通時間検出手段および記憶手段を設け、入側にて各コネクション毎のセルの非導通時間を管理することにより、プロセッサがポーリングした直後にセルが通過し、その後セルが通過しない場合でも、ポーリングのタイミングと関係なく、最終セルが通過してからの経過時間を知ることができ、その経過時間に応じてコネクションを解放することができる。
【0032】
この場合、プロセッサでコネクション解放のための基準セル非導通時間を各コネクション毎に設定すれば、ポーリングしたコネクションのセル非導通時間と基準セル非導通時間とを比較することにより、コネクション解放の判定条件(最終セルが到達してからコネクション解放するまでの時間)を各コネクション毎に制御することが可能である。
【0033】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るATMスイッチについて説明する。
図1は本発明の一実施形態に係るn×nのATMスイッチの概略構成を示すブロック図である。なお、n×nとは、入力がn個、出力がn個の意味である。
【0034】
本発明のATMスイッチは、ATMネットワークに用いられる交換機であり、ATMスイッチ全体の制御を行うプロセッサ11、各回線に接続されたn個のポート101 〜10n 、これらのポート101 〜10n を統括するATMスイッチコア部16を主として構成される。
【0035】
各ポート101 〜10n には、入力側処理部と出側処理部が設けられている。入力側処理部は、入側ATMレイヤ処理部121 〜12n 、入側変換テーブル131 〜13n 、入側通過セル数カウンタテーブル141 〜14n 、セル非導通時間テーブル151 〜15n からなる。また、出側処理部は、出側ATMレイヤ処理部171 〜17n 、出側変換テーブル181 〜18n 、出側通過セル数カウンタテーブル191 〜19n からなる。
【0036】
入側ATMレイヤ処理部121 〜12n は、プロセッサ11の制御の下で、これらに対応する回線から入力されたセルの転送処理を行う。具体的には、入力セルのVPI/VCI等から入側変換テーブル131 〜13n を検索し、該セルの出力先およびコネクション識別子等の情報を得たり、各コネクション毎の通過セル数をカウントし、その値を入側通過セル数カウンタテーブル141 〜14n に格納するなどの処理を行う。さらに、本実施形態では、セル非導通時間テーブル151 〜15n の更新を行う。この入側ATMレイヤ処理部121 〜12n の構成については、後に図2を参照して詳しく説明する。
【0037】
入側変換テーブル131 〜13n は、入力されたセルのVPI/VCI情報など、入側転送処理に必要な情報を記憶しているテーブルである。入側通過セル数カウンタテーブル141 〜14n は、入力されたセルの数(入側通過セル数)を管理するためのテーブルである。また、セル非導通時間テーブル151 〜15n は、セルが導通していない時間(非導通時間)を管理するためのテーブルである。
【0038】
なお、入側変換テーブル131 〜13n と入側通過セル数カウンタテーブル141 〜14n 、さらにセル非導通時間テーブル151 〜15n は物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0039】
一方、出側ATMレイヤ処理部171 〜17n は、プロセッサ11の制御の下で、所定の回線に出力されるセルの転送処理を行うものである。具体的には、セルと共に転送されるコネクション識別子により出側変換テーブル181 〜18n を検索し、新たなVPI/VCIを得たり、その新たなVPI/VCIをヘッダに付け替えてセルを所定の回線に出力するなどの処理を行う。
【0040】
また、入側ATMレイヤ処理部121 〜12n と同様に、各コネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル191 〜19n に格納する機能を有する。
【0041】
出側変換テーブル181 〜18n は、出側回線に出力するときに変換すべき出側ヘッダ情報など、出側転送処理に必要な情報を記憶しているテーブルである。出側通過セル数カウンタテーブル191 〜19n は、ヘッダ情報の書き換えによって所定の回線に出力されるセルの数(出側通過セル数)を管理するためのテーブルである。
【0042】
なお、出側変換テーブル181 〜18n と出側通過セル数カウンタテーブル191 〜19n は、物理的に分離されている必要はなく、物理的に一つのテーブルとして構成しても良い。
【0043】
また、通過セル数は入側でカウントしているので、この出側の通過セル数カウンタテーブル191 〜19n は特に必要はないが、多数のセルが入力された場合には、出側に送出されるセルが失われる可能性があるため、ここでは安全のために設けておくものとする。
【0044】
次に、入側ATMレイヤ処理部121 〜12n の構成について説明する。
図2は同実施形態における入側ATMレイヤ処理部の概略構成を示すブロック図である。入側ATMレイヤ処理部121 〜12n は、入力処理部21、セルバッファ22、変換テーブル制御部23、通過セル数カウンタテーブル制御部24、セル非導通時間テーブル制御部25、出力処理部26、プロセッサI/F部27からなる。
【0045】
入力処理部21は、入力されたセルからVPI/VCI等を抽出し、変換テーブル制御部23、通過セル数カウンタテーブル制御部24およびセル非導通時間テーブル制御部25に転送する。また、セル自体はセルバッファ22に転送する。セルバッファ22は、53バイトからなるセルを一時的に記憶しておくためのメモリである。
【0046】
ここで、説明を簡単にするため、回線1に接続された入側ATMレイヤ処理部121 を例にすると、変換テーブル制御部23は、回線1を介して入力されたセルのVPI/VCI等に基づいて入側変換テーブル131 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。通過セル数カウンタテーブル制御部24は、入側通過セル数カウンタテーブル141 を参照し、入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を同カウンタテーブル141 に書き戻す。
【0047】
セル非導通時間テーブル制御部25は、セルが通過したことを示す情報をセル非導通時間テーブル15に書き込む。本実施例では0を書き込むこととする。また、このセル非導通時間テーブル制御部25は、セルが入力されたとき以外にセルサイクル毎に1回定期的にセル非導通時間テーブル15のエントリを更新する機能を有する。プロセッサI/F部27は、プロセッサ11からのアクセスの制御を行う。
【0048】
なお、出側ATMレイヤ処理部171 〜17n についても、セル非導通時間テーブル制御部25を除き、上記同様の構成を有する。
次に、本発明のATMスイッチの動作を説明する。
【0049】
図1に示すように、各回線より入力されたセルは、ポート101 〜10n 内の入側ATMレイヤ処理部121 〜12n に入力される。入側ATMレイヤ処理部121 〜12n では、それぞれに対応する回線より入力されたセルのVPI/VCI等から入側変換テーブル131 〜13n を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、入側ATMレイヤ処理部121 〜12n は、コネクション毎の通過セル数をカウントし、そのカウント値を入側通過セル数カウンタテーブル141 〜14n に格納する。さらに、各コネクション毎にセルが導通していない時間を検出し、セル非導通時間テーブル151 〜15n の更新を行う。このときの更新方法の詳細については後述する。
【0050】
セルは入側変換テーブル131 〜13n で得られた情報と共にATMスイッチコア部16に転送される。入側変換テーブル131 〜13n から得られる出力先はATMスイッチコア部16に対する出力先を示す。ATMスイッチコア部16では、入側ATMレイヤ処理部101 〜10n で得られた出力先に従って所望の出側ATMレイヤ処理部171 〜17n に対してセルを転送する。
【0051】
出側ATMレイヤ処理部171 〜17n では、ATMスイッチコア部16を介してセルと共に転送されるコネクション識別子により出側変換テーブル181 〜18n を検索し、新たなVPI/VCIを得る。さらに、この新たなVPI/VCIをヘッダに付け替えて該セルを所定の回線に出力する。その際、入側ATMレイヤ処理部101 〜10n と同様に、出側ATMレイヤ処理部171 〜17n においてもコネクション毎の通過セル数をカウントし、そのカウント値を出側通過セル数カウンタテーブル191 〜19n に格納する。
【0052】
ここで、回線1に接続されたポート101 を例にすると、図2に示すように、回線1を介して入力されたセルは入側ATMレイヤ処理部121 内の入力処理部21に入力される。入力処理部21は、該セルから入側変換テーブル131 、入側通過セル数カウンタテーブル141 およびセル非導通時間テーブル151 を検索するためのキーとなるVPI/VCI等を抽出し、これを変換テーブル制御部23、通過セル数カウンタテーブル制御部24およびセル非導通時間テーブル制御部25に転送する。セル自体はセルバッファ22に転送する。
【0053】
変換テーブル制御部23では、セルから抽出されたVPI/VCI等に基づいて入側変換テーブル131 を検索し、該セルの出力先およびコネクション識別子等の情報を得る。また、通過セル数カウンタテーブル制御部24では、同VPI/VCIに基づいて入側通過セル数カウンタテーブル141 を参照し、該入力セルが正常に受信されていれば、参照したカウンタ値に1を足した値を入側通過セル数カウンタテーブル141 に書き戻す。セル非導通時間テーブル制御部25では、セルが通過したことを示す情報として、ここでは0をセル非導通時間テーブル151 に書き込む。
【0054】
この場合、セル非導通時間テーブル制御部25は、セルが入力されたとき以外にセルサイクル毎に1回定期的にセル非導通時間テーブルのエントリを更新する機能を有する。テーブルエントリの更新は、セルサイクル毎に対象とするエントリを変えて、ハードウェアでサポートする全エントリに対して行い、読み込んだエントリの値に1を足して書き戻す方法で行う。これにより、定期的にセルが通過していれば、セル非導通時間テーブル151 のエントリは0であるが、長時間セルが通過しない場合には、その時間に比例してセル非導通時間テーブル151 のエントリは単調に増加していく。
【0055】
具体的に説明すると、例えば32KコネクションをサポートするATMスイッチにおいて、セル非導通時間テーブル151 をSRAMで構成した場合には、エントリの更新はセルサイクル毎にSRAMのアドレスを1づつ増やして行えば良いので、全コネクションのエントリを更新するためには、約90ms(2.7usx32K)必要となる。
【0056】
すなわち、ある特定のコネクションのエントリの更新は約90ms毎に行われることになるため、エントリの値が1であれば、90±90ms前に該コネクションを最後にセルが通過したことになり、エントリの値が2であれば、180±90ms前に最後のセルが通過したことになる。
【0057】
ただし、エントリ更新のタイミングによって、最後のセルが通過してからの経過時間に誤差が発生することがある。この様子を図3を参照して説明する。
例えばエントリの値が1である場合を考える。図3(a)に示すように最終セルが通過した直後にエントリの定期更新が行われる場合には、最終セルが通過してからほとんど時間が経過していないことになる。
【0058】
一方、同図(b)に示すように、最終セルが通過した直前にエントリの定期更新が行われた場合は、セル通過時にエントリが0になるため、再度エントリが1となるのは約90ms後の次回の定期更新時になり、エントリが2となるのは約180ms後になる。
【0059】
このように、最終セルの通過直後にエントリ更新が行われた場合と、最終セルの通過直前にエントリ更新が行われた場合とで前後90msの誤差が生じることになる。しかしながら、プロセッサ11のポーリング周期と比較すると、前後90msの誤差はそれほど問題にならないと考えられる。
【0060】
このようにして、入側ATMレイヤ処理部121 内において、回線1を介して入力されるセルが流れていない時間(セル非導通時間)が定期的に検出され、その情報がセル非導通時間テーブル151 に記憶されることになる。出力処理部26では、セルバッファ22から転送されるセルおよび変換テーブル制御部23から転送される情報を合わせてATMスイッチコア部16に出力する。
【0061】
プロセッサI/F部27は、プロセッサ11からのアクセスの制御を行う。プロセッサ11から入側変換テーブル131 、入側通過セル数カウンタテーブル141 あるいはセル非導通時間テーブル151 をアクセスする場合には、プロセッサI/F部27、変換テーブル制御部23、通過セル数カウンタテーブル制御部24あるいはセル非導通時間テーブル制御部25を経由して行われる。
【0062】
その他の入側ATMレイヤ処理部12n の動作についても同様である。また、出側ATMレイヤ処理部171 〜17n についてもセル非導通時間テーブル制御部25を除き同様である。
【0063】
プロセッサ11は、管理すべき全コネクションのセル非導通時間テーブル151 〜15n のエントリを定期的にポーリングし、読み込んだ値を基に該コネクションを解放するか否かを判定する。この場合、セル非導通時間テーブル151 〜15n のエントリはセルが導通していればゼロであり、セルが導通していない場合には、その時間に比例して大きな値となる。したがって、全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間と比較することで、この基準セル非導通時間以上の時間が経過しているコネクションについては現在使用されていないと判定することができ、直ちにコネクション解放処理を行う。
【0064】
このように、各コネクション毎に最後のセルが通過してから経過した時間を管理することにより、プロセッサ11のポーリング直後に最終セルが通過した場合でも、次回のポーリング時にはセル非導通時間は増大しているため、そのセル非導通時間を基にコネクション解放処理を行うことができる。これにより、不要となったコネクションを早期に解放することができ、コネクション資源を有効に使用できるようになる。
【0065】
なお、上記実施形態では、各回線に接続されるポートの入側(入側ATMレイヤ処理部)でセルの非導通時間を管理する構成としたが、例えば同様の時間テーブルおよび制御部をポートの出側(出側ATMレイヤ処理部)にも設け、入側と出側の両方でセルの非導通時間を管理するようにしても良い。
【0066】
ただし、例えば各回線から多数のセルが一度に入力されてくると、ATMスイッチコア部16の処理が追い付かず、出側に送り出されるセルが失われる可能性があり、出側の信頼性は入側に比べて低い。したがって、少なくとも入側にて各コネクション毎の非導通時間を管理することが好ましい。
【0067】
【発明の効果】
以上のように本発明によれば、各コネクション毎にセルの非導通時間を管理し、そのセル非導通時間に基づいてコネクションを解放するようにしたため、プロセッサのポーリング周期に関係なく、不要となったコネクションを早期に解放することができる。これにより、コネクション資源を有効に利用することができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るn×nATMスイッチの概略構成を示すブロック図。
【図2】上記図1のATMスイッチに設けられる入側ATMレイヤ処理部の概略構成を示すブロック図。
【図3】本発明の方式を適用した場合のセルの経過時間の誤差について説明するための図。
【図4】従来のn×nATMスイッチの概略構成を示すブロック図。
【図5】上記図4のATMスイッチに設けられる入側ATMレイヤ処理部の概略構成を示すブロック図。
【符号の説明】
101 〜10n …ポート
11 …プロセッサ
121 〜12n …入側ATMレイヤ処理部
131 〜13n …入側変換テーブル
141 〜14n …入側通過セル数カウンタテーブル
151 〜15n …セル非導通時間テーブル
16 …ATMスイッチコア部
171 〜17n …出側ATMレイヤ処理部
181 〜18n …出側変換テーブル
191 〜19n …出側通過セル数カウンタテーブル
21 …入力処理部
22 …セルバッファ
23 …変換テーブル制御部
24 …通過セル数カウンタテーブル制御部
25 …セル非導通時間テーブル制御部
26 …出力処理部
27 …プロセッサI/F部
Claims (3)
- 各コネクション毎にセルが導通していない時間を定期的に検出するセル非導通時間検出手段と、
このセル非導通時間検出手段によって検出されたセルの非導通時間を記憶する記憶手段と、
この記憶手段に記憶されたセルの非導通時間を所定のポーリング周期でポーリングするポーリング手段と、
このポーリング手段によってポーリングされたセルの非導通時間に基づいてコネクションの解放処理を行うコネクション解放手段と
を具備したことを特徴とするATMスイッチ。 - 上記セル非導通時間検出手段および上記記憶手段は、各回線に接続されたポートの入側処理部と出側処理部のうち、少なくとも入側処理部側に設けられ、入側にて各コネクション毎のセルの非導通時間を管理することを特徴とする請求項1記載のATMスイッチ。
- 上記コネクション解放手段は、上記ポーリングされたセルの非導通時間が全コネクション一律あるいは各コネクション毎に設定された基準のセル非導通時間を経過した場合に当該コネクションを解放することを特徴とする請求項1記載のATMスイッチ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35844797A JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Atmスイッチ |
PCT/JP1998/005964 WO1999034558A1 (fr) | 1997-12-25 | 1998-12-25 | Repeteur mta et reseau le comprenant |
US09/367,956 US6781994B1 (en) | 1997-12-25 | 1998-12-25 | Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding |
CA002282441A CA2282441C (en) | 1997-12-25 | 1998-12-25 | Atm relay device and network including same |
EP98961608A EP0967756A4 (en) | 1997-12-25 | 1998-12-25 | ATM INTERMEDIATE REGENERATOR AND NETWORK WITH THIS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35844797A JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Atmスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191777A JPH11191777A (ja) | 1999-07-13 |
JP3805881B2 true JP3805881B2 (ja) | 2006-08-09 |
Family
ID=18459358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35844797A Expired - Fee Related JP3805881B2 (ja) | 1997-12-25 | 1997-12-25 | Atmスイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3805881B2 (ja) |
-
1997
- 1997-12-25 JP JP35844797A patent/JP3805881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11191777A (ja) | 1999-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3109591B2 (ja) | Atm交換機 | |
US5764624A (en) | Aim switching system and path changing method | |
CA2124424C (en) | Fast connection setup interfaces using pre-assigned virtual channel identifiers | |
JP3542556B2 (ja) | ポイント対ポイントおよび/またはポイント対マルチポイントのatmセルのバッファ化 | |
US5530806A (en) | Method and apparatus for storing and retrieving routing information in a network node | |
US5287535A (en) | Switching node in label multiplexing type switching network | |
US4964119A (en) | Method and system for packet exchange | |
US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
JPH06276214A (ja) | Stm信号とatm信号の混在処理方法およびスイッチシステム | |
US5790525A (en) | Information collection device and method for use with communications networks | |
JP3805881B2 (ja) | Atmスイッチ | |
JP2760343B2 (ja) | Atmセル化回路 | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
US6005844A (en) | Information collection device and method for use with communications networks | |
Kumar et al. | On Design of a Shared-Buffer based ATM Switch for Broadband ISDN | |
JPH11266261A (ja) | 回線交換方法及び、これを用いた非同期モード交換機 | |
US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
JP3008905B2 (ja) | Abrシェーパのレート制御方式 | |
KR100296042B1 (ko) | 비동기 전송 모드 스위치내 큐의 상태를 감시하는 장치 및 방법 | |
JPH05167601A (ja) | 制御信号転送方式 | |
JP3297079B2 (ja) | 課金システム | |
JPH06284453A (ja) | Atmセルスイッチ | |
JP3033629B2 (ja) | 警報処理回路 | |
JP3456163B2 (ja) | Atmセル伝送システム及びatmセルスイッチング装置並びにそれに用いるatmセル切替方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060511 |
|
LAPS | Cancellation because of no payment of annual fees |