JP3805188B2 - 複合メモリモジュールおよびその選別方法 - Google Patents
複合メモリモジュールおよびその選別方法 Download PDFInfo
- Publication number
- JP3805188B2 JP3805188B2 JP2000315559A JP2000315559A JP3805188B2 JP 3805188 B2 JP3805188 B2 JP 3805188B2 JP 2000315559 A JP2000315559 A JP 2000315559A JP 2000315559 A JP2000315559 A JP 2000315559A JP 3805188 B2 JP3805188 B2 JP 3805188B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- memory module
- composite memory
- composite
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、1つのパッケージ内に複数のICチップを搭載し、それぞれのチップと外部端子とを接続して形成される複合メモリモジュール及びその選別方法に関するものである。
【0002】
【従来の技術】
近年、携帯電話機やコンピュータシステム等の機器の高性能化に伴い、それらの機器に搭載されるメモリ装置には、高密度かつ大容量のメモリチップが必要となっている。また同時に小型軽量な実装形態も求められている。そのため、複数のICチップを高密度実装に適したパッケージ内に搭載し、樹脂などで封止してなる複合メモリモジュール(装置)が作られている。
【0003】
図4は、複合メモリ装置の出荷前における一般的な工程の流れを示したフローチャートである。複合メモリモジュールは、それぞれのチップの作製に適した工程で各チップを作製し、必要な複数のチップを1つのパッケージに実装し、封止する組み立て(アセンブリ)工程(ステップS1)の後、最終テストにより良品であるか不良品であるかの判定が行われる(ステップS2)。良品と判定された複合メモリモジュールは、さらにバーンインと呼ばれる高温高圧の試験により初期不良のスクリーニングが行われ(ステップS3)、所定の出荷テスト(ステップS4)の後、良品と判定された複合メモリモジュールのみマーキング(ステップS5)、外観検査(ステップS6)を経て出荷される(ステップS7)。
【0004】
【発明が解決しようとする課題】
しかしながら、一般に、最終テスト(S2)およびバーンイン(S3)を行ったモジュールの中には、搭載されている複数のメモリチップのうちパターン欠陥等による不良メモリチップが含まれている場合や、本来は正常に動作するチップ(以下、良品チップと称す)が、製造工程(実装工程)やテスト工程の途中で熱的もしくは電気的な過剰なストレスを受けて、正常に動作しなくなったチップ(以下、不良チップと称す)が含まれる場合がある。
【0005】
上記のように不良チップを有するモジュールは、その他のチップは正常に作動していても、その製品(モジュール)自体(全体)を不良品と判断し、従来は除去していた。そのため、歩留まり低下の要因となると共に、正常に動作するメモリチップの有効利用が望まれていた。
特に、従来は不良となった複合モジュールを別仕様(バージョン、ランク)に変更して再利用を図る場合には、その不良となった複合モジュールに対して別仕様(バージョン、ランク)のための選別テストを再度実施する必要があり、多大な費用と労力を必要とし、効率の悪いものであった。
【0006】
また、正常動作する複合メモリモジュールも、出荷後における経年変化等で特性が劣化したものについては、不良品として返品される可能性があり、この場合、早急に劣化の原因を究明すべく解析を行い、解析内容を製造工程にフイードバックして、より信頼性の高い製品を創り出す必要がある。
従って、各製品の製造工程途中での履歴、テスト時の履歴(あるいは市場での使用時の履歴等)を知ることが重要である。
【0007】
しかしながら、その不良品の製造履歴等を参照する場合には、製造工場の生産管理データを調べて履歴を追うこととなり、大変に時間と手間がかかり、解析の効率は良くなかった。
【0008】
本発明は、前記の問題点を解消するためになされたものであって、簡単に複合メモリモジュールの製造履歴等を参照でき、かつ、不良ICチップを含む複合メモリモジュールを有効活用し、歩留まりを向上することのできる複合メモリモジュールとその選別方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、次の構成を有する。
本発明の第1の要旨は、複数個のICチップを1つのパッケージ内に実装、封止している複合メモリモジュールにおいて、複数個のICチップのうちのいづれかが、不揮発性メモリチップであり、不揮発性メモリチップの所定の領域には、複合メモリモジュール内の不揮発性メモリチップ以外のICチップの動作テストの結果を含む履歴情報が書き込まれていることを特徴とする複合メモリモジュールにある。
【0010】
本発明の第2の要旨は、不揮発性メモリチップに書き込まれた履歴情報を特定の者のみが読み出せるようにするセキュリティ機能を備えたことを特徴とする要旨1記載の複合メモリモジュールにある。
【0011】
本発明の第3の要旨は、要旨1または2記載の複合メモリモジュールを選別する方法であって、不良品と判断された複合メモリ装置内の各ICチップの履歴情報を前記不揮発性メモリチップから読み出す読出工程と、読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程と、を有することを特徴とする複合メモリモジュールの選別方法にある。
【0012】
本発明の第4の要旨は、選別工程は、履歴情報に含まれるにメモリ容量、動作速度、動作電圧、動作電流、スタンバイ電流、消費電流、動作温度範囲、機能等に関する評価結果情報に基づいてランク別に選別するようにしたことを特徴とする要旨3記載の複合メモリモジュールの選別方法にある。
【0013】
本発明の第5の要旨は、履歴情報に基づいて不具合のあるICチップを特定し、正常なICチップから電気的に切断する分離工程を有することを特徴とする要旨3または4記載の複合メモリモジュールの選別方法にある。
【0014】
【発明の実施の形態】
本実施形態に係る複合メモリモジュールは、複数のICチップの内、少なくとも1のICチップを不揮発性メモリチップにより構成し、その不揮発性メモリチップに複合メモリモジュール内のICチップに関するテスト、履歴データを書込、読出可能とするものである。
【0015】
すなわち、不揮発性メモリチップ、例えばフラッシュメモリは、不揮発性であるため、電源を切っても記録した情報は消えることはないので、後から、つまり複合メモリモジュールとして完成した後からでも、記録した情報を読み出すことが可能となるからである。このように、複合メモリモジュール自体の中に記録した履歴情報等を読み出すという簡単な操作によりその必要とする情報が参照でき、従来のように製造工場の生産管理データを調べる等の煩雑な作業が必要無くなり、迅速な対応が可能となる。
【0016】
一方、従来の複合メモリモジュールを構成していた不揮発性メモリチップ以外の通常のICチップは、記録した情報を電源を切っても記録した情報を消失しない機能をそれ自体には持っていないため、単体での出荷を行う複合メモリモジュールではその意味をなさず、前記したような従来の問題を生じる結果となっていた。
【0017】
また、本実施形態に係る複合メモリモジュールでは、テスト、履歴データを書き込んでおき、後にそのデータを参照するだけで、簡単に良品チップを判断でき、仕様変更等の再利用が簡単にできる。これにより、不良品として処理される複合メモリモジュールの割合を小さくして、実質的に歩留まりを向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。尚、前記した構成と同一部分には同一符号を付し、説明を省略する。
【0018】
図1は、本発明に係る複合メモリモジュールの構成を例示する縦断面図である。CSP(Chip Size Package)の複合メモリモジュール1は、ICチップ2、4、及び不揮発性メモリチップ3を実装、封止してなる。5は、リードフレーム、6は半田ボール端子、7はパッド端子、8はボンディング配線を示している。
【0019】
本実施形態では、揮発性メモリチップ3とICチップ4は良品チップ、ICチップ2は不良チップと仮定する。また、ICチップ2、4は、不揮発性メモリチップまたはその他の機能のICチップで構成できる。
【0020】
1つのパッケージ1の中に実装、封止された3つのICチップ2、3、4のうち1つのICチップ2が不良チップと判定されると、従来は、この複合メモリモジュール1は不良品として処理されていた。
本実施の形態では、3つのICチップ2、3、4の製造履歴、テスト履歴を不揮発性メモリチップ3に記録することで、後の処理にて不良チップ2を読出して使用不能とするとともに、他の良品ICチップ3、4を使用することでメモリモジュール1の有効利用を図るものである。
【0021】
図2は、不揮発性メモリチップ3のメモリ領域の構成図である。図2において、31はフラッシュメモリのメインメモリ領域、32はフラッシュメモリ自身の製造履歴およびテスト履歴を記録する領域、33は複合メモリモジュール1内に搭載されている他のICチップ2、4の製造履歴およびテスト履歴を記録する領域を示している。ここで、「製造履歴」とは、製造日付や製造番号、ロット番号などの情報を意味し、「テスト履歴」とは、ICチップの動作スピード、スタンバイ電流、動作電流、動作温度範囲、テスト不良項目などの情報を意味する。
【0022】
前記メインメモリ領域31は、標準品としてユーザーに提供される領域であるため、16Mビットや、32Mヒット等といった標準的なメモリ容量を有している。これに対し履歴を記憶する領域32、33は、それぞれ数十から百バイト程度の小さな容量の記録エリアである。
【0023】
図3は、図1に示した複合メモリモジュールの組み立てから出荷に至る工程の流れを示したフローチャートである。
複合メモリモジュール1は、高密度実装に通したパッケージ内に複数(この例では3つ)のICチップ2、3、4を実装し封止する組み立て(アセンブリ)工程(ステップS1)の後、最終テスト(ステップS2)により良品であるか不良品であるかの判定が行われる。
【0024】
前記最終テストで良品(OK)と判定された複合メモリモジュール1は、さらにバーンイン(ステップS3)の高温高圧の試験により初期不良のスクリーニングが行われる。
【0025】
バーンイン試験後の出荷テストでは、図示しないテストソケット(試験装置)と接触するボール端子6、リードフレーム5、ボンディング配線8およびパッド端子7を通じて、各ICチップ2、3、4にテスト信号を入出力することにより実施される(ステップS4)。
また、最終、出荷テストでは、各ICチップ2、3、4それぞれの動作スピード、スタンバイ電流、動作電流等のテスト項目が行われる。
【0026】
この出荷テストにおいて、各ICチップ2、3、4それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ICチップの製造履歴およびテスト履歴情報が、不揮発性メモリ3内の所定の領域32、33に書き込まれる(ステップS4a、S4b)。その際、不揮発性メモリ3自身のテスト履歴は領域32に書き込まれ、その他のICチップ2、4のテスト履歴は領域33に書き込まれる。
【0027】
どちらのテスト履歴等も、製造者以外は知る必要はないので、製造者以外はこれらの領域22、23から情報を読み出せないようにしておく。例えば、ユーザーには公開しないテストモードに各チップを設定し、その状態において、外部からアドレスおよびデータを入力して各領域32、33を指定してデータを書き込む方法がある。
また、これらの領域32、33にはセキュリティのためにロックをかけ、製造者でなければ読出し・解除ができないようにしておく。その一つの方法として、記憶領域32および33に製造者のみが知り得るアクセス制限用のロックビットを付加しておき、テスト履歴等を書き込んだ後そのロックビットをセットする方法がある。メモリ内容を読み出すためには、製造者によりこのビットをリセットしなければならず、これにより、製造者以外はテスト履歴等を外部に読み出すことが出来ないようにできる。
【0028】
上記出荷テスト(S4)で良品(OK)と判定された複合メモリモジュール1は、テスト履歴および製造履歴の書き込み工程(S4a)の後、マーキング工程(S5)、外観検査工程(S6)を経て出荷(S7)される。
【0029】
一方、出荷テスト(S4)で不良品(NO)と判定された複合メモリモジュール1は、テスト履歴および製造履歴の書き込み工程(ステップS4b)の後、選別工程(ステップS4c)に移される。尚、本実施の形態では、テスト履歴および製造履歴の書き込み工程(S4b)を前記ステップS4aと別個に記載するが、ステップS4aにより行い、その後において選別工程(ステップS4c)に進んでもよい。
【0030】
前記選別工程(S4c)において、製造者は図示しない簡易テスタを使用して複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出すことにより、複合メモリモジュール1をメモリ容量、動作スピード、消費電流、動作温度範囲、機能等に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ3から読み出された履歴情報によってICチップ2が不良チップであることを知ることができるので、本来3チップ搭載品である複合メモリモジュール1を、2チップ搭載品すなわち2つのICチップ3、4のみ使用する別の製品として選別することができる。
【0031】
この例のように3チップ搭載品を2チップ搭載品に仕様変更する場合、不具合なICチップ2の外部電源端子を切断することによって、他の2つのICチップ3、4は悪影響を受けることなく正常に動作できるようにすることができる。
また、不揮発性メモリ3から動作速度、スタンバイ電流、動作温度範囲などのテスト情報を読み出すことにより(ステップS4c)、仕様やランク別に選別することができる(ステップS4d)。この工程で使用する簡易センサは、数十から数百バイト程度のデータを読み出すだけなので、出荷テスト時に使用されるもののように高速動作の必要はなく、安価なテスタで良いために、より臨機応変な対応ができる。
【0032】
このようにして選別された複合メモリモジュール1は、次の工程(ステップS5)で各仕様やランク別にマーキングが施され、外観検査(ステップS6)に合格した後、出荷(S14)される。
【0033】
このように、不良品と判断された複合メモリモジュール1内の不揮発性メモリチップ3に書き込まれている各ICチップ2、3、4の履歴情報に基づいて、その複合メモリモジュール1を所期の仕様と異なる別の仕様の製品として選別するようにしたことで、不良品として処理される複合メモリモジュール1の割合を小さくして、実質的に歩留まりを向上させ、複合メモリモジュール1の生産性を高めることができる。
【0034】
また、出荷後、市場での経年変化等で性能が劣化した複合メモリモジュール1が、不良品等として返品されてきた場合でも、出荷前のテスト履歴が複合メモリモジュール1自体に記録されていることにより、原因解析を容易に行うことができ、その解析結果を迅速に製造工程にフイードバックすることができる。
【0035】
なお、上記実施の形態では、3チップ搭載品の複合メモリモジュールについて説明したが、2チップ、4チップ以上のICチップを搭載した複合メモリモジュールについても有効に適用できることはいうまでもない。搭載しているチップ数が多いほど本発明は有効である。
【0036】
【発明の効果】
以上説明したように、本発明の要旨によれば、複合メモリモジュールは、搭載されている不揮発性メモリチップの特定領域に、各ICチップの動作テストの結果を含む履歴情報が書き込まれているため、出荷前のテストなどで不良品と判断された場合でも、その不揮発性メモリチップから各ICチップの動作テストの結果を含む履歴情報を読み出すことにより、不良品化の原因となったICチップを特定できるので、不良でない残りのICチップを有効利用して、別の用途の製品などに転用することができる。その結果、不良品として処理される複合メモリモジュールの割合を小さくして、実質的に歩留まりを向上させ、複合メモリモジュールの生産性を高めることができる。
【0037】
また、出荷後における経年変化等で特性が劣化したものについても、出荷前のテスト履歴が複合メモリモジュール自体に記録されているため、原因解析を容易に行うことができ、その解析結果を迅速に製造工程にフイードバックすることができるので、より信頼性の高い製品を創り出すことができる。
【0038】
また、本発明の複合メモリモジュールの選別方法では、不良品と判断された複合メモリモジュール内の不揮発性メモリチップに書き込まれている各ICチップの履歴情報に基づいて当該複合メモリモジュールを所期の仕様と異なる別の仕様の製品として選別するようにしたので、不良品として処理される複合メモリモジュールの割合を小さくして、実質的に歩留まりを向上させ、複合メモリモジュールの生産性を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る複合メモリモジュールの構成例を示した縦断面図である。
【図2】図1に示す複合メモリモジュールに搭載されている不揮発性メモリのメモリ領域の構成例を示した説明図である。
【図3】図1に示す複合メモリモジュールの組み立てから出荷に至る工程の流れを示したフローチャートである。
【図4】従来の複合メモリモジュールの組み立てから出荷に至る工程の流れを示したフローチャートである。
【符号の説明】
1 複合メモリモジュール
2、4 ICチップ
3 ICチップ(不揮発性メモリチップ)
31 メインメモリ領域
32 フラッシュメモリの製造履歴およびテスト履歴を記憶する領域
33 他のICの製造履歴およびテスト履歴を記憶する領域
Claims (5)
- 複数個のICチップを1つのパッケージ内に実装、封止している複合メモリモジュールにおいて、
前記複数個のICチップのうちのいづれかが、不揮発性メモリチップであり、
前記不揮発性メモリチップの所定の領域には、該複合メモリモジュール内の該不揮発性メモリチップ以外のICチップの動作テストの結果を含む履歴情報が書き込まれていることを特徴とする複合メモリモジュール。 - 前記不揮発性メモリチップに書き込まれた前記履歴情報を特定の者のみが読み出せるようにするセキュリティ機能を備えたことを特徴とする請求項1記載の複合メモリモジュール。
- 請求項1または2記載の複合メモリモジュールを選別する方法であって、
不良品と判断された複合メモリモジュール内の各ICチップの前記履歴情報を前記不揮発性メモリチップから読み出す読出工程と、
前記読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程と、を有することを特徴とする複合メモリモジュールの選別方法。 - 前記選別工程は、前記履歴情報に含まれる評価結果情報に基づいてランク別に選別するようにしたことを特徴とする請求項3記載の複合メモリモジュールの選別方法。
- 前記履歴情報に基づいて不具合のあるICチップを特定し、正常なICチップから電気的に切断する分離工程を有することを特徴とする請求項3または4記載の複合メモリモジュールの選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000315559A JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000315559A JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002123432A JP2002123432A (ja) | 2002-04-26 |
JP3805188B2 true JP3805188B2 (ja) | 2006-08-02 |
Family
ID=18794645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000315559A Expired - Fee Related JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3805188B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655078B1 (ko) * | 2005-09-16 | 2006-12-08 | 삼성전자주식회사 | 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법 |
US7609561B2 (en) * | 2006-01-18 | 2009-10-27 | Apple Inc. | Disabling faulty flash memory dies |
EP2099031A1 (fr) * | 2008-03-07 | 2009-09-09 | Axalto S.A. | Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants |
JP5763440B2 (ja) * | 2011-06-22 | 2015-08-12 | ラピスセミコンダクタ株式会社 | 半導体記憶装置 |
-
2000
- 2000-10-16 JP JP2000315559A patent/JP3805188B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002123432A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7404117B2 (en) | Component testing and recovery | |
US7779311B2 (en) | Testing and recovery in a multilayer device | |
EP0555307B1 (en) | A fault tolerant data storage system | |
US7053470B1 (en) | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information | |
US6365421B2 (en) | Method and apparatus for storage of test results within an integrated circuit | |
US20040261049A1 (en) | Circuit and method for error test, recordation, and repair | |
US6018686A (en) | Electrically imprinting a semiconductor die with identifying information | |
US20060197178A1 (en) | Electrical fuses with redundancy | |
TW201413729A (zh) | 儲存修復資料的方法及系統 | |
US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
US6812557B2 (en) | Stacked type semiconductor device | |
US6586823B2 (en) | Semiconductor device that can have a defective bit found during or after packaging process repaired | |
US9305664B2 (en) | Memory repair categorization tracking | |
US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
US20100096629A1 (en) | Multi-chip module for automatic failure analysis | |
US7076699B1 (en) | Method for testing semiconductor devices having built-in self repair (BISR) memory | |
US8743638B2 (en) | Method and circuit for testing a multi-chip package | |
JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
US20050086564A1 (en) | Multi-chip module and method for testing | |
US6961880B2 (en) | Recording test information to identify memory cell errors | |
US6209110B1 (en) | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested | |
US6181615B1 (en) | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested | |
KR20050087301A (ko) | 소켓 관리 시스템과, 그를 포함하는 테스트 시스템 | |
US20070007521A1 (en) | Semiconductor device and test method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3805188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |