JP3802895B2 - Parallel output type electronic interlocking device with a fail-safe majority logic circuit - Google Patents
Parallel output type electronic interlocking device with a fail-safe majority logic circuit Download PDFInfo
- Publication number
- JP3802895B2 JP3802895B2 JP2003343270A JP2003343270A JP3802895B2 JP 3802895 B2 JP3802895 B2 JP 3802895B2 JP 2003343270 A JP2003343270 A JP 2003343270A JP 2003343270 A JP2003343270 A JP 2003343270A JP 3802895 B2 JP3802895 B2 JP 3802895B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- fail
- failure
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Logic Circuits (AREA)
- Safety Devices In Control Systems (AREA)
Description
本発明は、本発明は、安全な制御を行うために、全く同一のハードウェアを複数準備し、全く同じ演算を実行し、それぞれの出力を入力し、照合を取り、出力が一致しなかった場合には、多数決を行い、最終的な制御出力を決定する多数決論理回路に係り、特に誤出力の発生を防止するために、回路の構成部品の中で１個だけが故障した場合、つまり単一故障の場合には、危険側に出力される可能性が全く無い、フエール・セーフ多数決論理回路を備えたパラレル出力型電子連動装置に関する。 In the present invention, in order to perform safe control, the present invention prepared a plurality of identical hardware, executed exactly the same operation, input each output, collated, and the output did not match In this case, it is related to a majority voting logic circuit that performs majority voting and determines the final control output. In particular, in order to prevent the occurrence of erroneous output, if only one of the circuit components fails, namely, The present invention relates to a parallel output type electronic interlocking device having a fail-safe majority logic circuit that has no possibility of being output to a dangerous side in the event of a single failure.
従来、信号機や転てつ器を直接駆動する、または、それらの機器を駆動するリレーを制御する電子連動装置は、連動の論理計算を行い、転てつ器あるいは信号機などを制御するための信号線をパラレルに出力する３組の処理装置と、それらの出力の照合を各ライン毎に行うフェール・セーフ多数決回路とから構成されている。 Conventionally, an electronic interlocking device that directly drives a traffic light or a switch or controls a relay that drives those devices performs a logical calculation of the interlock, and a signal for controlling the switch or the signal device. It consists of three sets of processing devices that output lines in parallel and a fail-safe majority circuit that collates their outputs for each line.
従来のフェール・セーフ多数決論理回路は、通常、図５に示すように、３個の並列入力のうち２つの示した値を正しいとして出力する回路が採用されている。 As shown in FIG. 5, a conventional fail-safe majority logic circuit normally employs a circuit that outputs two indicated values as correct among three parallel inputs.
図５において、１０１〜１０３は３個の並列入力であって、１１１〜１１３はそれぞれＡＮＤ回路、１２１はＯＲ回路、１３１は出力である。 In FIG. 5, 101 to 103 are three parallel inputs, 111 to 113 are AND circuits, 121 is an OR circuit, and 131 is an output.
この場合、例えば、入力１０１、１０２が「１」で、入力１０３が「０」であれば、ＡＮＤ回路１１１、１１３の出力は「０」、ＡＮＤ回路１１２の出力は「１」となり、出力１３１は「１」となる。
In this case, for example, if the
しかし、入力１０１のみ「１」で、入力１０２、１０３が「０」であれば、ＡＮＤ回路１１１〜１１３のいずれの出力も「０」となり、出力１３１は「０」となる。
However, if only the
このため、入力１０１〜１０３に同一の論理演算を別々の回路で行わせた結果を入力として加えたとき、そのうちの１個が誤動作しても、出力１３１にはその誤動作の影響は現れないという、信頼性を高める回路となっている。
For this reason, when the result of having the same logic operation performed by different circuits is added to the
ここで論理積を記号「・」、論理和を記号「＋」で示し、３個の入力の論理値を１０１〜１０３で示すと、この回路の論理式は、以下の(数１)となる。 Here, when the logical product is represented by the symbol “·”, the logical sum is represented by the symbol “+”, and the logical values of the three inputs are represented by 101 to 103, the logical expression of this circuit is expressed by the following (Equation 1). .
１０１・１０２＋１０２・１０３＋１０３・１０１ ……(数１) 101 · 102 + 102 · 103 + 103 · 101 (Equation 1)
しかし、この場合、多数決論理回路自体が損傷したとき、例えば、ＯＲ回路１２１またはＡＮＤ回路１１１が損傷すれば、誤出力を引き起こす。この点を考慮して、従来技術では、図６に示す様な回路によって、フェール・セーフ多数決回路自体が損傷した場合の対策を施している(例えば、特許文献１参照)。
However, in this case, when the majority logic circuit itself is damaged, for example, if the
図６において、２０１〜２０３は３個の並列入力であり、「１」、「０」の論理値が入力される。２１１〜２１６はトランジスタであり、２個ずつ並列に接続されたＡＮＤ回路を構成する。２２１〜２２６はダイオードであり、２個を直列接続した回路を並列に接続しＯＲ回路を構成している。２３１〜２３９は抵抗である。
In FIG. 6,
２４１〜２４３は＋の電位を持っている電源端子である。２５１〜２５３は零電位の電源端子である。２６１は本回路の論理出力である。本回路では、例えば、ダイオード２２１が導通故障を起こしても、回路自体の動作には全く影響を与えないことが保証されている。
ところが、本回路構成では、損傷したダイオードを検出する手段がない。そのため、故障が分からずに運転を継続し、２番目の故障が発生して、誤出力を引き起こす可能性がある。
本発明では上で述べた従来技術の欠点に鑑み、次の(1)〜(4)のという条件を満たす、フエール・セーフ多数決論理回路を実現することにある。 In view of the drawbacks of the prior art described above, the present invention is to realize a fail-safe majority logic circuit that satisfies the following conditions (1) to (4).
(1) ３個の論理入力の多数決をとる。 (1) Take the majority of three logical inputs.
(2) １個の部品が故障した場合には、危険側の錯誤出力を行わない。 (2) If one component fails, do not perform dangerous output.
(3) 故障が内在した場合にも、必ず故障検出が可能である。 (3) Even if a failure is inherent, failure detection is always possible.
(4) 故障検出結果に基づき、３個の論理入力条件を変更する。 (4) Change the three logical input conditions based on the failure detection result.
なお、ここで上記の危険側とは、ＯＮ制御側のことを指す。例えば、鉄道では、転てつ器を転換するために、転てつ器転換用モータの制御を行うが、錯誤により転換が行われなかった場合は、そのことにより直接人命などに関係する重大事故に繋がる可能性は少ない。 Here, the above danger side means the ON control side. For example, in a railway, the switch motor is controlled to switch the switch, but if the switch is not performed due to mistakes, a serious accident related directly to human life, etc. Is less likely to lead to
ところが、錯誤により転換が行われた場合には、転てつ器上を通過中の列車が脱線する可能性もあるから、極めて危険な錯誤と言える。そこで、ここでは装置を動かす側、つまり、ＯＮ制御側の故障を危険側故障としている。 However, if a change is made by mistake, there is a possibility that the train passing over the switch will derail, so it can be said that this is a very dangerous mistake. Therefore, here, a failure on the side where the apparatus is moved, that is, a failure on the ON control side is defined as a dangerous failure.
本発明は上記の課題を解決するために次のような手段を採用した。すなわち、連動の論理計算を行ない、信号機あるいは転てつ器を直接駆動するための論理値「１」と論理値「０」をとる信号、またはそれらの機器を駆動するリレーを制御するための論理値「１」と論理値「０」をとる信号の少なくとも一方の信号をパラレルに出力する３組の処理装置と、これら３組の処理装置から出力される３個の論理値のうちの２個ずつを入力とする３個のＯＲ回路及びこれら３個のＯＲ回路の出力を入力とする３入力ＡＮＤ回路により多数決演算を行うフェール・セーフ多数決論理回路を備えたパラレル出力型電子連動装置において、前記３入力ＡＮＤ回路は、単一故障では危険側の出力にならないフェール・セーフ性を有する回路で構成され、前記フェール・セーフ多数決論理回路に制御モードと故障検出モードを設定し、故障検出モード時に、前記３個の論理入力に故障検出用のパターンを与え、出力を観測することにより、フェール・セーフ多数決論理回路を構成している部品の故障を検出するようにした。 The present invention employs the following means in order to solve the above problems. That is, the logic for performing the interlocking logic calculation and taking the logic value “1” and the logic value “0” for directly driving the traffic light or the switch, or the logic for controlling the relay for driving those devices. Three sets of processing devices that output in parallel at least one of the signals having the value “1” and the logical value “0”, and two of the three logical values output from these three sets of processing devices In a parallel output type electronic interlocking device provided with a fail-safe majority logic circuit that performs a majority operation by three OR circuits each having inputs as inputs and a three-input AND circuit having outputs from these three OR circuits as inputs, The 3-input AND circuit is configured with a fail-safe circuit that does not become a dangerous output in the case of a single failure. The fail-safe majority logic circuit has a control mode and a failure detection mode. In the failure detection mode, a failure detection pattern is given to the three logic inputs, and the output is observed to detect a failure of the parts constituting the fail-safe majority logic circuit. .
このときフェール・セーフ多数決論理回路には制御モードと故障検出モードを設定し、故障検出モード時に、前記３個の論理入力に故障検出用のパターンを与え、出力を観測することにより、フェール・セーフ多数決論理回路を構成している部品の故障検出を可能としている。 At this time, the fail-safe majority logic circuit is set with a control mode and a failure detection mode, and in the failure detection mode, a pattern for failure detection is given to the three logic inputs, and the output is observed, thereby fail-safe. It is possible to detect a failure of parts constituting the majority logic circuit.
また、上記故障検出モード時、部品の短絡故障を検知した場合には、３個ある入力の内の１個を、フェール・セーフ多数決論理回路の出力が危険側に出力することのないように強制的に変更している。 Also, when a short circuit failure is detected in the failure detection mode, one of the three inputs is forced so that the output of the fail-safe majority logic circuit is not output to the dangerous side. Has changed.
さらに、前記フェール・セーフ多数決論理回路をパラレル出力型電子連動装置に適用することにより、電子連動装置の安全性を高めている。 Furthermore, the safety of the electronic interlocking device is enhanced by applying the fail-safe majority logic circuit to the parallel output type electronic interlocking device.
本発明によれば、フェール・セーフ多数決論理回路の３個の並列入力が一致しなかった場合に、多数決を行い、最終的な制御出力の安全性を高めることができる。 According to the present invention, when the three parallel inputs of the fail-safe majority logic circuit do not coincide with each other, a majority decision can be made and the safety of the final control output can be improved.
さらに、本発明のフェール・セーフ多数決論理回路は、部品の単一故障が危険側出力を引き起こす可能性は全く無く、内在する単一故障は診断パルスによって確実に検出が可能であり、フェール・セーフ特性を有する多数決論理回路を備えたパラレル出力型電子連動装置を実現することが可能となる。 Furthermore, the fail-safe majority logic circuit of the present invention has no possibility that a single failure of a component will cause a dangerous output, and an inherent single failure can be reliably detected by a diagnostic pulse. It is possible to realize a parallel output type electronic interlocking device having a majority logic circuit having characteristics.
また、単一故障が発生した場合でも論理入力条件を変更することにより危険側出力を出力することなく、電子連動装置の運転を継続できる。 Further, even when a single failure occurs, the operation of the electronic interlocking device can be continued without changing the logic input condition without outputting a dangerous output.
本発明のフェール・セーフ多数決論理回路の原理は次の論理式に基づく。 The principle of the fail-safe majority logic circuit of the present invention is based on the following logical expression.
フェール・セーフ多数決論理回路の３入力をＡ、Ｂ、Ｃとすると、本回路の論理式は次の(数２)となる。 Assuming that the three inputs of the fail-safe majority logic circuit are A, B, and C, the logical expression of this circuit is the following (Equation 2).
（Ａ＋Ｂ）・（Ｂ＋Ｃ）・（Ｃ＋Ａ） ……(数２) (A + B), (B + C), (C + A) (Equation 2)
本発明では、この論理式を用いることにより、単一故障の場合には、危険側誤出力の可能性は全く無くなり、また３個の入力に適当な入力パターンを与えることにより、確実に故障検出が可能なフエール・セーフ多数決論理回路が実現できる。 In the present invention, by using this logical expression, in the case of a single failure, there is no possibility of dangerous side erroneous output, and by providing appropriate input patterns to the three inputs, failure detection is ensured. Can realize a fail-safe majority logic circuit.
本発明の具体的な実施形態を説明する前に、本発明のフェール・セーフ多数決論理回路の基本回路について、図１により説明する。 Before describing specific embodiments of the present invention, the basic circuit of the fail-safe majority logic circuit of the present invention will be described with reference to FIG.
図１のものは、通常用いられている図５に示すフェール・セーフ多数決論理回路と異なった構成となっている。 The configuration shown in FIG. 1 is different from the commonly used fail-safe majority logic circuit shown in FIG.
図１において、３０１〜３０３は３個の並列論理入力であって、３１１〜３１３はそれぞれＯＲ回路、３２１はＡＮＤ回路、３３１は出力である。表１に、論理入力３０１〜３０３の全ての入力パターンと出力３３１の論理値を示す。表１から分かるように、図１は多数決論理回路を構成している。
図２において、４０１〜４０３は３個の並列論理入力であって、４１１〜４１６はダイオード、４２１〜４２３はフォト・モス・リレーを示している。４３１〜４３３は零あるいは負電位の電源端子であり、４４１、４４２は出力端子である。 In FIG. 2, 401 to 403 are three parallel logic inputs, 411 to 416 are diodes, and 421 to 423 are photo-moss relays. 431 to 433 are zero or negative potential power supply terminals, and 441 and 442 are output terminals.
論理値「１」の時に４４１、４４２間は導通し、論理値「０」の時に４４１、４４２間は非導通となる。ここで、導通側は危険側、非導通側は安全側とする。なお、図示していないが、フォト・モス・リレー４２１〜４２３は、励磁コイルと接点からなるリレーに置換することも可能である。
When the logic value is “1”, 441 and 442 are conductive, and when the logic value is “0”, 441 and 442 are non-conductive. Here, the conduction side is the danger side, and the non-conduction side is the safety side. Although not shown, the photo-
図２の多数決論理回路において、入力４０１が「１」、入力４０２と４０３が「０」の時にはフォト・モス・リレー４２１と４２２はＯＮとなるが、４２３がＯＦＦとなるため、４４１、４４２間は非導通となる。入力４０１と４０２が「１」、入力４０３が「０」の時にはフォト・モス・リレー４２１〜４２３は全てＯＮするため、４４１、４４２間は導通となる。この場合の入力と出力の関係は表１と全く等しくなる。
In the majority logic circuit of FIG. 2, when the
次に、本発明の多数決論理回路の構成部品の単一故障について簡単に説明する。まず、この単一故障とは構成部品が唯一個だけ壊れている状態である。複数の部品が同時に故障したように思える現象も、初めに単一故障が発生し、その後２個目、３個目の故障が発生したと考えることができる。 Next, a single failure of the components of the majority logic circuit of the present invention will be briefly described. First, this single failure is a state in which only one component is broken. A phenomenon that seems to have caused the failure of a plurality of parts at the same time can be considered as a single failure first and then a second and third failure.
したがって、単一故障を確実に検出し、２個目の故障が発生する前に、単一故障を修理することができるのであれば、故障モードとして単一故障のみを考慮すればよいことになる。 Therefore, if a single failure can be reliably detected and the single failure can be repaired before the second failure occurs, only a single failure needs to be considered as a failure mode. .
なお、本実施形態で考慮する故障には２種類ある。第１は、本多数決論理回路に論理値を入力する、図示していない３個の処理系の誤動作が考えられる。この処理系が誤動作する場合には、本多数決論理回路に入力される３個の並列入力の論理値が同一でなくなる。 There are two types of failures to be considered in this embodiment. First, a malfunction of three processing systems (not shown) that inputs a logical value to the majority logic circuit can be considered. When this processing system malfunctions, the logical values of the three parallel inputs inputted to the majority logic circuit are not the same.
第２は、本多数決論理回路を構成しているダイオードやフォト・モス・リレーの短絡故障、またはオープン故障が考えられる。 Secondly, a short circuit failure or an open failure of the diode or the photo MOS relay constituting the majority logic circuit can be considered.
したがって、本発明では、単一故障とは、多数決論理回路の全素子は故障していないが、並列入力の論理値が同一でないこと、または、並列入力の論理値は同一であるが、多数決論理回路を構成している素子のどれか１個が短絡故障、あるいはオープン故障を起こしていることと定義できる。 Therefore, in the present invention, a single failure means that all elements of the majority logic circuit have not failed, but the logic values of the parallel inputs are not the same, or the logic values of the parallel inputs are the same, but the majority logic It can be defined that any one of the elements constituting the circuit has a short circuit fault or an open fault.
次に、本発明による実施形態では、単一故障の場合には決して危険側出力が出力しないことを説明する。 Next, in the embodiment according to the present invention, it will be described that a dangerous output is never output in the case of a single failure.
前述のように、多数決論理回路の全素子は故障していないが、並列入力の論理値が同一でない場合、この場合にも単一故障の考え方を用いると、図示していない３個の処理系のどれか１系が故障した場合を考慮すれば十分である。 As described above, all elements of the majority logic circuit have not failed, but when the logical values of the parallel inputs are not the same, in this case also, using the concept of single failure, three processing systems not shown It is sufficient to consider the case where one of the systems fails.
すなわち、ただ１系のみが故障し、誤出力を出力するのであるから、多数決を実行すればこの場合、誤出力する可能性はない。 That is, since only one system fails and an erroneous output is output, if a majority vote is executed, there is no possibility of erroneous output in this case.
同じく、前述のように、並列入力の論理値は同一であるが、フェール・セーフ多数決論理回路を構成している部品が１個だけ故障した場合、並列入力の論理値が同一であると、１個のダイオードが短絡故障、オープン故障を起こしても、誤出力する可能性はない。 Similarly, as described above, the logical values of the parallel inputs are the same. However, if only one part constituting the fail-safe majority logic circuit fails, the logical values of the parallel inputs are the same as 1 Even if a single diode causes a short-circuit failure or an open failure, there is no possibility of erroneous output.
また、１個のフォト・モス・リレーが短絡故障を起こした場合もダイオードの場合と同様であり、誤出力する可能性は無い。 Also, when one photo-moss relay causes a short-circuit failure, it is the same as in the case of a diode, and there is no possibility of erroneous output.
１個のフォト・モス・リレーがオープン故障した場合には、３個のフォト・モス・リレーが直列に接続されているため、論理出力４４１〜４４２はＯＦＦ固定の誤出力を出す。この場合の故障は、安全側故障と考えられる。 When one photo moss relay has an open failure, since the three photo moss relays are connected in series, the logic outputs 441 to 442 output an error output fixed at OFF. The failure in this case is considered a safety-side failure.
次に、図３を用いて、本実施形態における、故障を検出する手法を説明する。 Next, a method for detecting a failure in this embodiment will be described with reference to FIG.
図３は、多数決論理回路の故障検出を考慮した回路である。５０１は故障を検出するための外部機器を駆動する電源である。５１１は制御対象となっている装置であり、例えば転てつ器を転換するモータなどを示している。
FIG. 3 is a circuit that considers the failure detection of the majority logic circuit.
５２１は本フェール・セーフ多数決論理回路が出力している論理値を監視する端子であり、図示していない３個の処理系によってモニタされる。ここで、制御対象５１１はある程度大きな時定数を持っており、検出用パルスの信号では、制御対象５１１は動作しないものと仮定する。
故障検出を行うには３個の並列論理入力４０１〜４０３から、検出用パルスの様々な論理値の組み合わせを与え、検出用パルスの論理入力により監視端子５２１がどのような出力を出すかを観測することにより、制御対象５１１を誤動作させずに、故障検出が可能となる。
In order to perform fault detection, combinations of various logic values of detection pulses are given from the three
ダイオード４１１がオープン故障した場合の、並列論理入力４０１〜４０３と監視端子５２１の論理値のパターンを表２に示す。表２の色付けした行が表１と異なっており、このことによりフェール・セーフ多数決論理回路内に故障が発生したことを検知できる。
フォト・モス・リレー４２１が短絡故障した場合は、並列論理入力４０１〜４０３と監視端子５２１の論理値パターンを表４に示す。表４の色付けした行が表１と異なっており、このことによりフェール・セーフ多数決論理回路内に故障が発生したことを検知できる。
表３、表４で観測されたような短絡単一故障が発生した場合には、いずれの表においても、１行目、８行目の値が安全上問題のないことを示している。 In the case where a single short-circuit failure as observed in Tables 3 and 4 occurs, the values in the first and eighth rows indicate that there is no safety problem in both tables.
次に、フェール・セーフ多数決論理回路に単一故障が発生している場合でも、危険側出力を出力することなく、フェール・セーフ多数決論理回路の運転を継続できる場合について説明する。 Next, a case where the operation of the fail-safe majority logic circuit can be continued without outputting a dangerous output even when a single failure occurs in the fail-safe majority logic circuit will be described.
図３に示すフェール・セーフ多数決論理回路において、単一故障、例えば、ダイオード４１１が短絡故障している場合、すなわち表３の状態の場合、フェール・セーフ多数決論理回路の運転を継続していると、次に並列論理入力４０３に入力を与える図示していない処理系が故障して、誤って「１」を出力した場合には、フェール・セーフ多数決論理回路は危険側誤出力を出力してしまう。
In the fail-safe majority logic circuit shown in FIG. 3, when the single failure, for example, the
したがって、このような場合、本発明では、この危険側出力を避けるために、例えば表３に示すような出力結果が観測された時点で、並列論理入力４０３を強制的に「０」に固定する処理を行う。これにより、第２番目の故障が発生しても、表５に示されるように、錯誤による危険側出力が出力しないことが分かる。
６０１〜６０３は連動論理の演算を行う処理装置であり、制御要求情報を入力し、さらに転てつ器あるいは信号機などを制御するための信号をパラレル出力し、またフェール・セーフ多数決論理回路の出力をパラレルに入力し、さらには転てつ器あるいは信号機などの表示情報や軌道リレーからの情報をパラレルに入力している。
６１１は図３で示したフェール・セーフ多数決論理回路であり、処理装置６０１〜６０３から入力されるパラレル信号線の数だけ並んだ構成を持つ。６２１は制御要求情報を伝達する回線であり、処理装置６０１〜６０３に接続されている。
６３１〜６３３は処理装置６０１〜６０３間でデータを交換するためのラインである。６４１〜６４３はパラレルラインであり、転てつ器あるいは信号機などを制御するための信号が流れる。６５１は転てつ器または信号機などに直接または中継リレーなどを介して間接的に接続されるラインである。
Reference numerals 631 to 633 denote lines for exchanging data between the
６６１はフェール・セーフ多数決論理回路６１１が出力した情報を処理装置６０１〜６０３にフィードバックするラインであり、処理装置６０１〜６０３に並列に接続されている。６７１は、転てつ器あるいは信号機などからの表示情報や軌道リレーからの情報を処理装置６０１〜６０３に伝達するラインである。
次にフェール・セーフ多数決論理回路を備えた電子連動装置の動作について説明する。 進路設定を行う場合には図示していない上位のシステムが６２１を介して、処理装置６０１〜６０３に同時に進路要求情報を伝送する。
Next, the operation of the electronic interlocking device having the fail-safe majority logic circuit will be described. When performing route setting, a host system (not shown) simultaneously transmits route request information to the
３系の処理装置６０１〜６０３は全く同じ処理を同時に行い、処理結果を６４１〜６４３に同時に出力する。さらに、３系の処理装置６０１〜６０３は６３１〜６３３を通じて、適当な間隔でお互いに監視データを交換し合い、故障検出を行う。
The three
フェール・セーフ多数決論理回路６１１は６４１〜６４３を介して得られた制御情報の多数決を行い、結果を６５１に出力し、転てつ器などの制御対象に制御信号を出力する。また、その制御信号は６６１を介して３系の処理装置６０１〜６０３にフィードバックされる。
The fail-safe
フェール・セーフ多数決論理回路６１１の故障検出を行うためには、３系の処理装置６０１〜６０３は、定期的に故障診断モードに入り、６３１〜６３３を介して情報を交換しながら６４１〜６４３に故障診断用のテストパターンを出力する。
In order to detect a failure of the fail-safe
１０１〜１０３：並列論理入力
１１１〜１１３：ＡＮＤ回路
１２１：ＯＲ回路
１３１：論理出力
２０１〜２０３：並列論理入力
２１１〜２１６：トランジスタ
２２１〜２２６：ダイオード
２３１〜２３９：抵抗
２４１〜２４３：正電位電源端子
２５１〜２５３：零電位電源端子
２６１：論理出力
３０１〜３０３：並列論理入力
３１１〜３１３：ＯＲ回路
３２１：ＡＮＤ回路
３３１：論理出力
４０１〜４０３：並列論理入力
４１１〜４１６：ダイオード
４２１〜４２３：フォト・モス・リレー
４３１〜４３３：零電位電源端子
４４１〜４４２：出力端子
５０１：故障検出用電源
５１１：制御対象
５２１：故障検出用端子
６０１〜６０３：処理装置
６１１：フェール・セーフ多数決論理回路
101 to 103:
Claims (1)
前記３入力ＡＮＤ回路は、単一故障では危険側の出力にならないフェール・セーフ性を有する回路で構成され、
前記フェール・セーフ多数決論理回路に制御モードと故障検出モードを設定し、故障検出モード時に、前記３個の論理入力に故障検出用のパターンを与え、出力を観測することにより、フェール・セーフ多数決論理回路を構成している部品の故障を検出する際、前記故障検出モードにおいて、部品の短絡故障を検知した場合に、３個ある入力の中の１個を、フェール・セーフ多数決論理回路の出力が危険側に出力しないように変更することを特徴とするパラレル出力型電子連動装置。 Interlocking logic calculation is performed, a signal having a logic value “1” and a logic value “0” for directly driving a traffic light or a switch, or a logic value “for controlling a relay for driving those devices” 3 sets of processing devices that output in parallel at least one of the signals having a logical value of “1” and “0”, and two of the three logical values output from these three sets of processing devices. In a parallel output type electronic interlocking device having a fail-safe majority logic circuit that performs a majority operation by three OR circuits as inputs and a three-input AND circuit that receives the outputs of these three OR circuits as inputs,
The 3-input AND circuit is composed of a circuit having fail-safety that does not become a dangerous output in a single failure,
By setting a control mode and a failure detection mode in the fail-safe majority logic circuit, giving a pattern for failure detection to the three logic inputs in the failure detection mode, and observing the output, the fail-safe majority logic When detecting a failure of a component constituting the circuit, when a short circuit failure of the component is detected in the failure detection mode, one of the three inputs is output from the fail-safe majority logic circuit. A parallel output type electronic interlocking device which is changed so as not to output to the dangerous side .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003343270A JP3802895B2 (en) | 1995-07-21 | 2003-10-01 | Parallel output type electronic interlocking device with a fail-safe majority logic circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18526195 | 1995-07-21 | ||
| JP2003343270A JP3802895B2 (en) | 1995-07-21 | 2003-10-01 | Parallel output type electronic interlocking device with a fail-safe majority logic circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18965296A Division JPH0998081A (en) | 1995-07-21 | 1996-07-18 | Fail-safe majority logic circuit and parallel output type electronic interlocking device using this circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004042906A JP2004042906A (en) | 2004-02-12 |
| JP3802895B2 true JP3802895B2 (en) | 2006-07-26 |
Family
ID=31719098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003343270A Expired - Lifetime JP3802895B2 (en) | 1995-07-21 | 2003-10-01 | Parallel output type electronic interlocking device with a fail-safe majority logic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802895B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4739732B2 (en) * | 2004-11-11 | 2011-08-03 | 株式会社東芝 | Vehicle traffic control system |
-
2003
- 2003-10-01 JP JP2003343270A patent/JP3802895B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004042906A (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583224A (en) | Fault tolerable redundancy control | |
| JPH02501244A (en) | Fault tolerant output circuit | |
| US4926281A (en) | Fail-safe and fault-tolerant alternating current output circuit | |
| US4270715A (en) | Railway control signal interlocking systems | |
| US7719255B2 (en) | Safe input circuit with one-channel peripheral connection for the input of a bus participant | |
| US7149925B2 (en) | Peripheral component with high error protection for stored programmable controls | |
| JP3668632B2 (en) | Railway safety control device and security control system | |
| JP3802895B2 (en) | Parallel output type electronic interlocking device with a fail-safe majority logic circuit | |
| JPS6128142B2 (en) | ||
| JP6738438B2 (en) | Monitoring device for monitoring safety device and method for monitoring safety device | |
| JPH0998081A (en) | Fail-safe majority logic circuit and parallel output type electronic interlocking device using this circuit | |
| JP3751746B2 (en) | Fail-safe output device | |
| WO2017056552A1 (en) | Contact input control device | |
| JP2008226619A (en) | Fail safe output circuit having relay failure detection function | |
| JP3630824B2 (en) | Auxiliary relay drive circuit | |
| EP4177680A1 (en) | Redundant control system fault protection using only two controllers | |
| JP2005343602A (en) | Elevator controller | |
| JPS60214048A (en) | Data processor quaranteed in signal technology | |
| Akita et al. | Safety and fault-tolerance in computer-controlled railway signalling systems | |
| EP0618679A1 (en) | High reliable integrated circuit structure for MOS power devices | |
| JP3395288B2 (en) | Information processing apparatus and information processing method | |
| JP6356325B1 (en) | Relay control device | |
| JP3392938B2 (en) | Double system equipment | |
| JPH0443305B2 (en) | ||
| KR0186119B1 (en) | Vital input circuit for interface of a railway signalling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |