JP3800926B2 - Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus - Google Patents
Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- JP3800926B2 JP3800926B2 JP2000145339A JP2000145339A JP3800926B2 JP 3800926 B2 JP3800926 B2 JP 3800926B2 JP 2000145339 A JP2000145339 A JP 2000145339A JP 2000145339 A JP2000145339 A JP 2000145339A JP 3800926 B2 JP3800926 B2 JP 3800926B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- block
- data signal
- signal
- target block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、データ線を一乃至複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、ブロック毎に各データ線に対応する画像信号を同時に供給し、これを各ブロックについて順次選択して実行する電気光学装置に用いて好適な画像データ処理方法及び画像データ処理回路、これを用いた電気光学装置並びに電子機器に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス型の液晶装置について、図16乃至図19を参照して説明する。
【0003】
図16は、従来の液晶表示装置の構成を示すブロック図である。図において、100は液晶表示パネル、200はタイミング回路、300は画像信号処理回路であり、これらで液晶表示装置が構成されている。また、Dintは、図示しない外部機器から供給されるデジタルの画像データ信号であり、液晶表示パネル100に表示すべき画像情報信号である。そして通常複数ビット幅を持つ。タイミング回路200は、各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。
【0004】
また、301はD/A変換回路、302は相展開回路、303は増幅・反転回路で、これらで画像信号処理回路300が構成されている。
【0005】
ここで、D/A変換回路301は、外部機器から供給されるデジタル信号の画像データ信号Dintをアナログ信号に変換して画像信号VIDとして出力する。更に相展開回路(シリアル−パラレル変換回路)302は、一連(シリアル)の画像信号VIDを入力すると、h相(図においては、h=6)の画像信号に展開(パラレル変換)して出力するものである。ここで、h相に展開する理由は、後述する画像信号供給回路において、TFTに供給される画像信号の印加時間を長くして、液晶表示パネル100の画像信号のサンプル時間及び充放電を充分に確保する為である。なお後で、相展開についての詳細説明を行う。
【0006】
そして、反転・増幅回路303は、h相に相展開された画像信号を所定の規則に従って極性反転させ、あるいは、そのままにして、適宜、増幅してから相展開された画像信号VID1〜VID6として液晶表示パネル100に供給するものである。ここで、極性反転とは、ある基準電位(一般には対向電極の電位)を基準にして画像信号の電圧を反転させることをいう。
【0007】
次に、相展開回路302について説明する。図17は相展開回路302の一構成例を示す図である。図において、1701〜1706は単極単投スイッチ、1730は6連単投スイッチである。1721〜1726と1741〜1746とはコンデンサ、1721〜1726と1751〜1756とはバッファ回路である。ここで、スイッチ回路1701〜1706の一端は、1つの端子Vinとなっており、他端は、それぞれバッファ回路1721〜1726の入力と接続している。そして、バッファ回路1721〜1726の出力は、スイッチ1730の対応する部分を介して、それぞれバッファ回路1721〜1726の入力と接続している。
【0008】
バッファ回路1721〜1726と1751〜1756との各入力には、それぞれコンデンサ1721〜1726と1741〜1746が接続されており、これらのコンデンサ1721〜1726と1741〜1746との他端はある電位に接続されいある。また、VinとVout1〜Vout6とは、それぞれ図16のD/A変換回路301の出力が入力する端子、増幅・反転回路303の入力へ出力する端子である。
【0009】
以上の構成において、例えば、画像データ信号Dintの値が、あるクロック信号に同期して順にαi,1、αi,2、…、αi,6、αi+1,1、αi+1,1、…αi+1,6、αi+2,1…と与えられた時、D/A変換回路301はこれに対応する電圧、Vi,1、Vi,2、…、Vi,6、Vi+1,1、Vi+1,1、…Vi,6、Vi+2,1…を順に出力する。するとこれに対応して、電圧Vi,1が出力された時にスイッチ1701だけがオンして、コンデンサ1711が電圧Vi,1に充電され、バッファ回路1721はこの電圧を保持する。そして、電圧Vi,2が出力された時にスイッチ1702だけがオンし、同様にバッファ回路1722が電圧Vi,2を保持し、以下同様に繰り返され、電圧Vi,6が出力された時にスイッチ1706がオンしバッファ回路が電圧Vi,6を保持する。そしてこの時だけ、スイッチ1730をオンにする。すると、バッファ回路1721〜1726のそれぞれに保持されている電圧Vi,1〜Vi,6で、それぞれコンデンサ1741〜1746を充電し、バッファ回路1751〜1756がそれぞれ電圧Vi,1〜Vi,6を保持し、図16における増幅・反転回路303へ出力する。そして、スイッチ1730がオフとなり、この電圧が保持されたままになる。その後、D/A変換回路301が電圧Vi+1,1を出力した時にスイッチ1701だけがオンして、バッファ回路1721はこの電圧Vi+1,1を保持する。そして、D/A変換回路301が電圧Vi+1,2を出力した時にスイッチ1702だけがオンし、同様にバッファ回路1722が電圧Vi+1,2を保持し、以下同様に繰り返され、電圧Vi+1,6を出力した時にスイッチ1726がオンしバッファ回路1726が電圧Vi+1,6を保持した時に、再びスイッチ1730がオンして、バッファ回路1751〜1756がそれぞれ電圧Vi+1,1〜Vi+1,6を保持する。以下、この動作が繰り返される。以上の動作から、D/A変換回路301から出力される電圧は、1クロック期間毎に逐次変化するのに対し、バッファ回路1751〜1756の電圧は、6クロック期間に時間軸伸張されて、更新されたものとなる。
【0010】
なお、ここで説明した画像信号処理回路300の構成は、D/A変換回路301によりアナログ信号に変換した信号を相展開する構成となっているが、画像データDintを、デジタル信号のまま相展開し、その各々について複数のD/A変換回路でアナログ信号に変換する構成となる場合もある。図18は、この場合の相展開の方法を示す図である。図において、1810は6ビットのシフトレジスタ回路、1820はラッチ回路、1831〜1836はD/A変換回路である。Dinは外部から供給される画像データ信号Dintを入力する端子、Vout1〜Vout6は、図16における増幅・反転回路303の入力へ出力する端子である。
【0011】
このような構成において、画像データ信号Dintの値が、あるクロック信号に同期して順にαi,1、αi,2、…、αi,6、αi+1,1、αi+1,1、…αi,6、…と与えられた時、シフトレジスタ回路1810は、クロック信号に同期して画像データ信号Dintを取り込み、図において下から上へシフトしていく。そして、シフトレジスタ1810の内容が、上から順にαi,1、αi,2、…、αi,6となった時、信号LPの立ち上がりでシフトレジスタ1810の内容をラッチ回路1820に取り込む。そして、その内容に応じた電圧Vi,1、Vi,2、…、Vi,6を、D/A変換回路1831〜1836がそれぞれ出力する。この状態は次に信号LPが立ち上がるまで維持される。そして、その間、シフトレジスタ1810には画像データの値、αi+1,1、αi+1,1、…αi,6が順次取り込まれ、シフトしていきシフトレジスタ1810の内容が、上から順にαi+1,1、αi+1,1、…αi,6となった時、信号LPを立ち上げてシフトレジスタSRの内容をラッチ回路1820に取り込む。以下、同じ動作が繰り返される。
【0012】
なお、図16及び図17で示されるように、アナログ信号にしてから相展開を行う方法を、アナログ相展開と称し、デジタル信号のまま相展開してからアナログ信号に変換する方法をデジタル相展開と称することにする。
【0013】
次に、液晶表示パネル100について説明する。液晶表示パネル100は素子基板と対向基板とが間隙をもって対向し、この間隙に液晶が封入された構成となっている。
【0014】
図19は、図16の液晶表示パネル100の構成を示す図である。図19において、111は複数の走査線であり、X方向に沿って平行に配列してある。112a〜112fは複数のデータ線であり、Y方向に沿って平行に配列してある。ここで、各データ線112は、h(ここではh=6)本を単位としてブロック化されており、これらをブロックB1〜Bqとする(qは正整数)。なお、以降の説明の便宜上、一般的なデータ線を指摘する時には、その符号を112とするが、特定のデータ線を特定する時には、その符号を112a〜112fと示すこととする。
【0015】
113は、例えば薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)などのスイッチ素子であり、走査線111とデータ線112との各交差部分に設けられ、ソース電極はデータ線112と接続され、ゲート電極は走査線111と接続されている。
【0016】
114は画素電極であり、各TFT113のドレイン電極と接続してある。そして、各画素は、画素電極114と対向基板に形成された図示しない対向電極(共通電極)と、これらの両電極に挟持された液晶とによって構成されて、走査電極111とデータ線112との交差部分毎にマトリクス状に配列することとなる。なお、この他に保持容量(図示せず)が各画素電極114に接続された状態で形成される場合もある。
【0017】
120は走査線駆動回路であり、図16のタイミング回路200によって出力されるクロック信号CLYや、転送開始信号DY等に基づいて、パルス的な走査信号を各走査線111に対し順次出力するものである。詳細には、走査線駆動回路120は、Y方向走査期間の最初に供給される転送開始信号DYを、クロック信号CLYに従って順次シフトして走査信号として出力し、これにより各走査線111を順次選択するものである。なお、クロック信号CLYの他にその反転クロック信号CLYINV(図示せず)が併用される場合もある。
【0018】
また、130はデータ線駆動回路であり、図16のタイミング回路200によって出力されるクロック信号CLXや、転送開始信号DX等に基づいて、サンプリング信号S1〜Sqを順次出力するものである。詳細には、図19のシフトレジスタ回路130は、X方向走査期間の最初に供給される転送開始信号DXを、クロック信号CLXに従って順次シフトしてサンプリング信号S1〜Sqとして順次出力するものである。なお、クロック信号CLXの他にその反転クロック信号CLXINV(図示せず)が併用される場合もある。
【0019】
140は画像信号供給回路であり、以下の構成となっている。141は画像信号線であり、画像信号DIV1〜DIV6をそれぞれ供給する。142はサンプリング用のスイッチ素子であって、TFTからなり、総てのデータ線112に対応して設けられているが、各々のソース電極には6個単位に画像信号線141上の画像信号DIV1〜DIV6がそれぞれ入力され、ドレイン電極にはデータ線112a〜112fの一端のそれぞれが対応するように順に接続してある。そして、ブロックB1のデータ線112a〜112fに接続された6個のTFT142のゲート電極はサンプリング信号S1の信号線と接続され、ブロックB2のデータ線112a〜112fに接続された6個のTFT131のゲート電極はサンプリング信号S2の信号線と接続され、以下同様に、ブロックBqのデータ線112a〜112fに接続された6個のTFT142のゲート電極はサンプリング信号Sqの信号線と接続されている。
【0020】
150はプリチャージ回路であり、以下の構成となっている。151はプリチャージ用のスイッチ素子であって、TFTからなり、総てのデータ線112に対応して設けられていて、総てのソース電極には外部から供給されるプリチャージ電圧VPREが入力され、ドレイン電極には各々のデータ線112と接続してあり、ゲート電極には図19のタイミング回路200が出力するプリチャージゲート信号PREGが供給される。なお、外部から供給されるプリチャージ電圧VPREが複数系統の構成となっている場合もある。例えば、奇数列のデータ線112a、112c、112eにはプリチャージ電圧VPRE1、偶数列のデータ線112b、112d、112fにはプリチャージ電圧VPRE2を供給する場合がある。
【0021】
図16及び図19の液晶表示パネル100は以上の構成となっている。ここで、動作説明をする。
【0022】
まず、ある走査線111が選択されると、まず、プリチャージゲート信号PREGが能動(アクティブ)になる。すると、総てのデータ線112にプリチャージ電圧VPREが印加され、選択行上の総ての画素に電圧VPREが書き込まれる。ここで、一般に電圧VPREは画素信号振幅の中心電圧付近に選ばれることが多い。この操作は、各画素に予め平均的な画素電圧(=電圧VPRE)を与えておくことによって、この後に続く各画素への書き込み動作を容易にするものであり、言い換えれば書き込みに要する時間を短縮するものである。そして、プリチャージゲート信号PREGを非能動にする。
【0023】
その後、サンプリング信号S1が出力されると、ブロックB1に属する6本のデータ線112a〜112fには、それぞれ画像信号DIV1〜DIV6が供給されて、選択されている走査線111とブロックB1とが交差する部分の6個の画素に、当該TFT116によって書き込まれる。この後、サンプリング信号S2が出力されると、ブロックB2に属する6本のデータ線112a〜112fには、それぞれ画像信号DIV1〜DIV6が供給されて、選択されている走査線111とブロックB2とが交差する部分の6個の画素に、当該TFT113によって書き込まれることになる。
【0024】
以下、同様にサンプリング信号S3、S4、…、Sqが順次出力されると、ブロックB3、B4、…、Bqに属する6本のデータ線112a〜112fには、それぞれ画像信号VID1〜VID6が選択されている走査線111と当該ブロックとが交差する部分の6個の画素にそれぞれ書き込まれていくこととなる。そして、この後、次の走査線111が選択されて、同様の操作が繰り返し実行されることとなる。
【0025】
以上、この駆動方式では画像信号供給回路140におけるスイッチ142を駆動制御するデータ線駆動回路130の段数が、各データ線112を点順次で駆動する方式と比較して1/6に低減される。更に、データ線駆動回路130に供給すべきクロック信号CLX等の周波数も1/6で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【0026】
【発明が解決しようとする課題】
しかしながら、データ線112をブロック化して駆動する方式には、本来表示されるべき画像に対し、それに隣接する左右部分(X方向)に滲み様の表示むら(以下、この現象をゴーストと言う)が発生するといった問題点がある。
【0027】
ここで、ゴーストの発生状況を詳細に説明するが、このゴーストは、中間調の背景に黒い四角形の窓を表示させた時に明瞭に見ることが出来る。図20は液晶表示パネル100の表示内容の一部を示す図であり、図全体が表示部分の一部となっており、図中の縦線(破線)は画素1列づつを示し、6本単位の実線は各ブロックの区切りを示している。そして、背景が中間調であり、クロスハッチングで示したいくつかの同形の黒い窓を表示させた時のゴーストの発生状態を示してある。そして、窓の左側の横線ハッチング部分、四角形の右側の右下がりの斜めハッチング部分、及び、右上がりの斜めハッチング部分が、それぞれゴーストであり、それぞれ前ゴースト、後ゴースト、及び、次ゴーストと呼ぶことにする。これらのゴーストの特徴的な点は、ブロック単位で発生し、その程度は窓の高さと幅には依存せずに、ブロック内にかかる窓部の幅に依存する点である。
【0028】
このうち、前ゴーストは、当該ブロック内にかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて明るくなって、目立つ表示むらである。次に、後ゴーストは当該ブロック内にかかる窓幅が狭いときには暗くなって目立つ表示むらであり、窓幅広がるにつれて一旦目立たなくなるが、更に窓枠が広がると明るくなって目立つ表示むらである。そして、次ゴーストは、当該ブロックの左側のブロックにかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて暗くなって、目立つ表示むらである。
【0029】
これらのゴーストは、筆者等の鋭意、研究・調査の結果、次のような発生機構によるものと解った。図21は、液晶表示パネル100のゴーストの発生機構を説明するための電気的な等価回路を示す図である。図において、211は、対向電極が有する抵抗であり、図中の逆△印である電位に接地されていることを示している。212a〜212fは、それぞれ画像信号DIV1〜DIV6を各スイッチのTFT142に供給する画像信号線141と対向電極との間において液晶を誘電体とする寄生容量である。
【0030】
142a〜142fは、あるブロックBi(iは1〜qのいずれか)の各スイッチ142であり、213a〜213fは、これらのスイッチ142に対応するデータ線112と対向電極との間において生じる寄生容量及び画素容量である。なお、このブロックBiが選択される前の寄生容量及び画素容量の電圧は、プリチャージ電圧となっている。
【0031】
以上のような等価回路となっているので、寄生容量212a〜212fと抵抗211とにより微分回路が構成される結果、対向電極上において、画像信号DIV1〜DIV6の電圧変化量に応じた波高の微分波形上の電圧歪みが生じる。これを要因1とする。
【0032】
更に、サンプリング信号Si(iは1〜qのいずれか)が出力されると、当該ブロックBiのスイッチ142がオン状態となる。すると、それに対応したデータ線112a〜112f上の寄生容量及び画素容量213a〜213fには、プリチャージ電圧から対応する画像信号DIV1〜DIV6の電圧になるまで、充放電がなされるが、この時の電流で対向電極上に、充放電の大きさに応じた波高の微分波形状の電圧歪みが発生する。これを要因2とする。
【0033】
これら要因1と要因2とによって生じる微分波形状の電圧歪みは、時間と共に減衰するが、サンプリング信号Siが出力し終わるまでに0にならないと画素に誤差電圧が生じて、表示むらとなる。例えば、画像信号の電圧をV0とし、サンプリング信号Siが出力し終わる時の対向電極に残る誤差電圧をVeとすると、データ線(電圧V0)と対向電極(電圧Ve)間の電圧はV0−Veとなるが、この電圧は寄生容量及び画素容量213a〜213fの電圧となるので、この状態でスイッチ142がオフとなるとその電圧が維持されて、表示むらとなる。
【0034】
これを一般的に詳細に説明すると、ブロックBi(i=1,2,…、q)が選択され、このブロック内のデータ線にそれぞれ、Vi,j、j=1、2、…、hを供給する場合を考える。
【0035】
ここで、まずブロックBiが選択される直前の対向電極に残る誤差電圧をVε0としておく。そして、ブロックBiが選択された直後を考える。すると、要因1による対向電極に発生する誤差電圧は、次の(1)式で示される。
【0036】
【数1】
但し、(1)式において、ζは定数であり、Vi-1,jは、ブロックBi-1が選択された時に対応するデータ線に供給した電圧である。
【0037】
同様に要因2による対向電極に発生する誤差電圧は、次の(2)式で示される。
【0038】
【数2】
但し、(2)式において、ξは定数であり、Vpreは、プリチャージ電圧である。よって、対向電極に発生する全誤差電圧は、次の(3)式で示される。
【0039】
【数3】
ここで、ブロックBiが選択終了直前では、一定の減衰係数kを乗じて、次式のように、画像信号を変数とした関数(以降、誤差関数ferrと称する)で表すことが出来る。
【0040】
【数4】
さて、この誤差関数ferrで、図20で示した前ゴーストを説明する。前ゴーストのブロックの左の画素は総て中間調なので、電圧Vi-1,jを例えば電圧Vpreと考えると、当該ブロックについても電圧Vi,jは電圧Vpreかそれ以上であり、第2項、第3項ともに非負である。そして、Vi,j>Vpreとなる画素が多くなると、即ち黒窓がブロックにかかる幅が広くなると、式の第2項、第3項ともに増加して正の誤差が大きくなって、明るいむらとなることが解る。
【0041】
後ゴーストについても、黒窓がブロックにかかる幅が広くなると明るいむらとなる。しかし、第2項は非負であるが、黒窓が狭くなると第3項は負の値をとる。よって、黒窓がブロックにかかる幅が狭くなると第3項が優勢となって、暗い表示となる。
【0042】
次ゴーストでは、第2項が0となり、第3項は正にはならない。よって暗いむらが生じる。
【0043】
以上のようにして、前ゴースト、後ゴースト、及び、次ゴーストが発生する。なお、hが1の場合、言い換えれば、いわゆる点順次走査駆動の場合でも、(4)式から解るようにゴーストが発生する。
【0044】
結局、いずれにせよ、このようなゴーストが発生して、表示画像の品質が劣化してしまうといった問題があった。
【0045】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、ゴーストを除去して高い品質の画像表示を可能とする画像データ処理方法及び画像データ処理回路、これを用いた電気光学装置ならびに電子機器を提供することにある。
【0046】
【課題を解決するための手段】
上記目的を達成するために、複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成するための画像データ信号処理方法であって、一の前記ブロックに対応する基準画像データ信号を1ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記補正電圧データは、少なくとも前記対象ブロックに対応する前記基準画像データ信号と、前記参照ブロックに対応する前記画像データ信号とを用いたブロック毎の演算により生成され、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するものであることを特徴とする。
【0047】
画素に書き込まれる電圧の誤差は、対象ブロックと参照ブロックに対応する画像データによって概ね既定されるので電圧の誤差が予測可能で、本来書き込むべき画素電圧に対応する基準画像データ信号に、予測される誤差電圧の影響を相殺させる補正電圧データを付け加えることによって、書き込み電圧の誤差を無くすることが出来、ゴーストが無くなる。
【0048】
詳細に説明すると、本来書き込むべき基準画像信号Vi,j(j=1,2,…,h)の代わりに、補正電圧Vcmpを付け加えた画像信号Vi,j+Vcmpを用いると、選択されている走査線行上の参照ブロックBiのj番目の画素電圧Vpi,jは、次の(5)式のように表される。
【0049】
【数5】
ここで、画素電圧Vpi,jが、基準画素信号Vi,jと等しくなれば良い。すなわち、次の(6)式を満たせば良い。
【0050】
【数6】
これを、補正電圧Vcmpについて解くと、次の(7)式が成立する。
【0051】
【数7】
なお、補正電圧Vcmpは、参照ブロックBiが選択し終わった直後の対向電極に残る誤差電圧Vε1と一致するので、この補正電圧Vcmpを基準画像信号Vi,jに加算すればゴーストが解消するはずである。従って、予め、補正電圧Vcmpに対応する補正電圧データDcmpを、基準画像データ信号Dintに加算した画像データ信号Dmodを供給することによってゴーストを解消することが可能となる。
【0052】
さて、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える方法とすることが望ましい。
【0053】
上述の補正電圧Vcmpを求める式の定数部分をax、(xは添字)で表すと、次の(8)式となる。
【0054】
【数8】
この方法は、この(8)式に基づいて補正電圧Vcmpを求め、これに対応する補正電圧データDcmpを、基準画像データ信号Dintに加算した画像データ信号Dmodを供給することによってゴーストを解消することを可能とするものである。
【0055】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える方法とすることが望ましい。
【0056】
この方法では、先の方法で用いられる参照ブロックの画像データ信号の代わりに基準画像データ信号を用いて演算を行っている。ここで、画像データ信号と基準画像データ信号の差は、補正電圧分であり、一般にこの差は小さいので、同様の効果が得られる。
【0057】
一方、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える方法であることが望ましい。
【0058】
この方法では、補正電圧データに第4の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第4の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【0059】
さて、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える方法であることが望ましい。
【0060】
この方法では、補正電圧データに第4の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第4の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【0061】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算方法であることが望ましい。
【0062】
補正電圧Vcmpを求める式を、Vi,jとVi-1,jがそれぞれ独立した和の形になるように変形し、定数部分をax、(xは添字)で表すと、次の(9)式となる。
【0063】
【数9】
この方法は、この(9)式に基づいて補正電圧Vcmpを求め、これに対応する補正電圧データDcmpを、基準画像データ信号Dintに加算した画像データ信号Dmodを供給することによってゴーストを解消することを可能とするものである。
【0064】
一方、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値と、前記参照ブロックの前記基準画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える方法であることが望ましい。
【0065】
この方法では、参照ブロックの画像データ信号の代わりに基準画像データ信号を用いて演算を行っている。ここで、画像データ信号と基準画像データ信号の差は、補正電圧分であり、一般にこの差は小さいので、同様の効果が得られる。
【0066】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値とを加える方法であることが望ましい。
【0067】
この方法では、補正電圧データに第4の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第4の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【0068】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値とを加える方法であることが望ましい。
【0069】
この方法では、補正電圧データに第4の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第4の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【0070】
結局、本件の画像データ処理方法における所定の演算方法としては、請求項2乃至9記載のいずれかの演算方法と同じ演算結果となる演算方法であれば良い。すなわち、演算方法としては、上述した各種の方法に限定されるものではなく、同じ演算結果が得られれば、ゴーストを解消することが出来る。
【0071】
次に、上記目的を達成するために、本発明は、複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成する画像データ信号処理回路であって、一の前記ブロックに対応する基準画像データ信号を1ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、少なくとも前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する前記画像データ信号とを用いてブロック毎に演算して生成された、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するための前記補正電圧データを求める演算処理回路を具備することを特徴とする。
本発明は、上記画像データ処理方法を具現する回路であり、画像データ処理方法について先に述べた同様な効果が得られる。
【0072】
さて、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0073】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0074】
一方、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0075】
さて、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0076】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0077】
一方、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値と、前記参照ブロックの前記基準画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0078】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0079】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第5の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第6の所定の値を掛けた値と、第7の所定の値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【0080】
結局、本件の画像データ処理回路における演算処理回路としては、請求項12乃至19記載のいずれかと同じ演算結果となる回路構成であれば良い。すなわち、演算処理回路の構成は、上述した各種の構成に限定されるものではなく、同じ演算結果が得られれば、ゴーストを解消することが出来る。
【0081】
次に、上記目的を達成するために、本件の電気光学装置は、請求項11乃至20記載の画像データ処理回路と、該画像データ処理回路の出力するデジタル信号である画像データ信号をアナログ信号に変換するD/A変換回路と、該D/A変換回路が出力する画像信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、前記走査線を順次選択する走査線駆動回路と、前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路とを備えたことを特徴としている。
【0082】
この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、ブロック単位でデータ線に画像信号を供給することができるので、データ線駆動回路の構成を簡易にすることができ、かつその消費電力を低減することが出来る。
【0083】
同様に、上記目的を達成するために、本件の別の電気光学装置は、請求項11乃至20記載の画像データ処理回路と、画像データ処理回路の出力する画像データ信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、該並列化回路の出力する画像データ信号をアナログ信号に変換するD/A変換回路と、前記走査線を順次選択する走査線駆動回路と、前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、各サンプリング信号に基づいて前記並列化画像信号を選択されたブロックに属するデータ線の各々に供給する画像信号供給回路とを備えたことを特徴としている。
【0084】
この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、ブロック単位でデータ線に画像信号を供給することができるので、データ線駆動回路の構成を簡易にすることができ、かつその消費電力を低減することが出来る。
【0085】
さらに、上記目的を達成するために、本件の電子機器は、請求項21または22に記載の電気光学装置を備えたことを特徴としている。このような電子機器としては、例えば、ビデオプロジェクタや、ノート型パーソナルコンピュータ、携帯電話機等が該当する。
【0086】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明をする。
【0087】
<第1の実施形態>
まず、電気光学装置の一例として、本発明の第1実施形態に係るアクティブマトリクス型液晶表示装置について説明する。
【0088】
図1は、本発明の液晶表示装置の全体構成を示すブロック図である。図において、100は液晶表示パネル、200はタイミング回路、300Aは画像信号処理回路であり、これらで液晶表示装置が構成されている。このうち、タイミング回路200は、各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。
【0089】
また、301はD/A変換回路、302は相展開回路、303が増幅・反転回路、310Aはデータ補正回路で、これらで画像信号処理回路300Aが構成されている。本実施形態に係る液晶表示装置は、画像信号処理回路300Aにおいて、データ補正回路310AをD/A変換回路301の前段に設けた点を除いて、図16に示す従来の液晶表示装置と同様に構成されているので、共通部分には、同一符号を付して説明の重複を避ける。なお、Dintは、図示せぬ外部装置等から供給される基準画像データ信号であり、Dmodは、データ補正回路310Aから出力される画像データ信号である。ここで、従来技術の説明にあっては、Dintを画像データ信号と呼称したが、以後、このように呼称を変更する。また、基準画像データ信号Dintは、通常、複数ビットからなる。
【0090】
そして、D/A変換回路301は、画像データDmodをアナログ信号に変換して画像信号VIDとして出力する。更に、相展開回路302は、一連の画像信号VIDを入力すると、h相の画像信号に展開して出力するものである。本実施形態では、hは、6の場合について説明をするが、無論これに限定するものではなく、一以上の整数の任意の数で構わない。
【0091】
また、反転・増幅回路303は、画像信号を所定の規則に従って極性反転させ、あるいは、そのままで適宜、増幅して、相展開された画像信号VID1〜VID6として液晶表示パネル100に供給するものである。
【0092】
図2はデータ補正回路310Aの一構成例を示す図である。この図において、401は減算を行う演算回路であり、基準画像データ信号から所定の数値a1を引く。402は加算器であり、演算回路401の出力値を累積加算する。後で詳細説明する。403は乗算を行う演算回路であり、加算器402の出力値に所定の係数a2を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。即ち、加算器402の出力値をメモリのアドレスとし、当該アドレス上のデータをアドレス値に係数a2を掛けた値にしてある。
【0093】
一方、404は遅延回路であり、基準画像データDintを取り込み、遅延して出力する。本実施形態では、6段のシフトレジスタ回路からなる。遅延して出力されるデータ信号を遅延基準データ信号と呼称し、記号Ddlyで表すことにする。そして、405は加算を行う演算回路であり、遅延回路404の出力と、後述する保持回路411の出力の値とを加算する。出力値は画像データ信号Dmodとなる。
【0094】
さて、406は減算を行う演算回路であり、基準画像データ信号Dintから画像データ信号Dmodを引く。407は加算器であり、演算回路406の出力値を累積加算する。後で詳細説明する。408は乗算を行う演算回路であり、加算器407の出力値に所定の係数a3を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。409は加算を行う演算回路で、演算回路403の出力と演算回路408の出力の値を加算する。そして、410は加算を行う演算回路であり、演算回路409の出力と、後述する演算回路413の出力の値とを加算する。
【0095】
つぎに、411と412とは、それぞれデータを保持する保持回路で、それぞれ演算回路410の出力と保持回路411の出力とを保持する。本実施形態では、この回路をラッチ回路で構成してある。413は、乗算を行う演算回路であり、保持回路412の出力値に所定の係数a4を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。
【0096】
ここで、図1のタイミング回路200から、データ補正回路310Aに制御信号として、クロック信号CLKとラッチパルス信号LPとが与えられる。クロック信号CLKは、加算器402、408及び遅延回路404のクロック信号として用いられ、ラッチパルス信号LPは保持回路411、412のクロック信号として、また、加算器402、408の制御信号として用いられる。なお、基準画像データDintは、クロック信号CLKの立ち上がりに同期して変化し、データ補正回路310Aに入力するものとする。また、図中のp1〜p4は内部信号線の名称で、それぞれ加算器402、408、保持回路411、412の出力信号を示す。
【0097】
図3は加算器402または408の一構成例を示す図である。図において、501は加算を行う演算回路、502はデータセレクタ回路、503は保持回路である。演算回路501は保持回路の出力値Doutと入力値Dinとを加算する。データセレクタ回路502は、入力値Dinまたは加算回路501の出力値のいずれかを選択し、出力する。これはラッチパルス信号LPによって制御され、信号LPが能動の時に入力値Dinを、非能動の時に加算回路501の出力値を、それぞれ選択する。保持回路503は、クロック信号CLKの立ち下がりに同期してデータセレクタ回路502の出力値を取り込み、保持する。
【0098】
従って、信号LPが能動な時に信号CLKが立ち下がると、保持回路503には入力値Dinが取り込まれ、その後、信号LPが非能動となり、再び信号CLKが立ち下がると、今度は保持回路503の値に入力値Dinを加算した値が、保持回路503に取り込まれる。その後、信号LPが非能動な期間中、信号CLKが立ち下がる度に、保持回路503の値に入力値Dinを加算した値が、保持回路503に取り込まれることになり、累積加算することになる。
【0099】
図1及び図2のデータ補正回路310Aの構成は以上のようになっている。
【0100】
次に、動作を説明する。図4は、データ補正回路310Aの動作を示すタイミング図である。図において、上からタイミング回路200が出力するクロック信号CLK、ラッチパルス信号LP、基準画像データ信号Dint、内部信号p1〜p4、遅延基準画像データ信号Ddly、画像データ信号Dmodを示す。横軸は時間である。クロック信号CLKの1周期の時間をtcとすると、ラッチパルス信号LPの周期はそのh(=6)倍になり、その周期をtbとする。ここで、信号LPが能動(図中、上のレベル)となる期間は1・tcである。また、ラッチパルス信号LPの立ち上がりから次の立ち上がりまでを1ブロック期間とする。そして、液晶表示パネル100のi番目のブロックBiに対応する基準画像データ信号Vi,jが外部機器から供給されている期間を、第iブロック期間とし、続くブロック期間を第i+1ブロック期間とする。
【0101】
ここで、記号αi,j(i=1,2,…,q、j=1,2,…,6)は、液晶表示パネル100のi番目のブロックBiの中のj番目のデータ線と、現在選択されている走査線行とが交差する場所の画素に対応する基準画像データ信号Dintの内容を示す。同様に、記号βi,j(i=1,2,…,q、j=1,2,…,6)は、液晶表示パネル100のi番目のブロックBiの中のj番目のデータ線と、現在選択されている走査線行とが交差する部分に対応する画像データ信号Dmodの内容を示す。また、記号γi,1は、基準画像データ信号αi,1から所定の定数a1を引いた値を示す。これに続く記号Σγ1〜2は、γi,1に基準画像データ信号αi,2からa1を引いた値を加えた値を示し、記号Σγ1〜3は、Σγ1〜2に基準画像データ信号αi,3からa1を引いた値を加えた値を示し、以下同様に累積加算値を示す。次に、記号δi,1は、基準画像データ信号αi,1から画像データ信号βi-1,1を引いた値を示す。これに続く記号Σδ1〜2は、δi,1に基準画像データ信号αi,2から画像データ信号βi-1,2を引いた値を加えた値を示し、記号Σδ1〜3は、Σδ1〜2に基準画像データ信号αi,3から画像データ信号βi-1,3を引いた値を加えた値を示し、以下同様に累積加算値を示す。また、記号Dcmpiは、ブロックBiに対応する基準画像データ信号Dintに付け加える補正電圧データの値を示す。
【0102】
まず、クロック信号CLKの立ち上がりに同期して、第iブロック期間の始めから、外部から供給される基準画素データ信号Dintは、ブロックBiに対応する値であるαi,1、αi,2、…、αi,6をとり、続く、第i+1ブロック期間では、ブロックBi+1に対応する値であるαi+1,1、αi+1,2、…、αi+1,6となり、以下順次繰り返される。
【0103】
ここで、演算回路401は、基準画像データ信号αi,1から定数a1を引き、値γi,1を得る。この時、信号LPは能動であるから、信号CLKの立ち下がりに同期して、加算器402に取り込まれ、保持される。次に、演算回路401は、基準画像データ信号αi,2から定数a1を引き、値γi,2を得る。この時、信号LPは非能動であるから、信号CLKの立ち下がりに同期して、加算器402に保持されていた値γi,1と値γi,2とを加算した値Σγ1〜2を保持する。以下、ブロック期間まで同様に累積加算される。これを信号p1として図示する。
【0104】
次に、演算回路406は、基準画像データ信号αi,1から画像データ信号βi-1,1を引き、値δi,1を得る。この時、信号LPは能動であるから、信号CLKの立ち下がりに同期して、加算器407に取り込まれ、保持される。次に演算回路406は基準画像データ信号αi,2から画像データ信号βi-1,2を引き、値δi,2を得る。この時、信号LPは非能動であるから、信号CLKの立ち下がりに同期して、加算器407に保持されていた値δi,1と値δi,2とを加算した値Σδ1〜2を保持する。以下、ブロック期間まで同様に累積加算される。これを信号p2として図示する。
【0105】
すると、ブロック期間の終わりにおいて、加算器402には、ブロックBiのそれぞれの基準画像データ信号αi,jから定数a1を引いた値の総和Σγ1〜6が保持される一方、加算器407には、ブロックBiのそれぞれの基準画像データ信号αi,2からブロックBi-1の対応する画像データ信号βi-1,jを引いた値の総和Σδ1〜6が保持される。これらの値はそれぞれ乗算器403、408で定数a2、a3倍され、更に演算回路409で、両方の値が加算される。
【0106】
そして、この演算回路409の値と乗算器413の出力値とを演算回路410で加算する。この値が補正電圧データDcmpiとなり、信号LPの立ち上がりに同期して保持回路411に取り込まれ保持される。これを信号p3として図示する。
【0107】
次に、遅延回路404は、外部から入力される基準画素データ信号Dintを信号CLKの立ち上がりに同期して取り込み、1ブロック期間(tb)だけ遅らせた遅延基準画素データ信号を出力する。この信号Ddlyとして図示する。
【0108】
そして、演算回路405は、遅延基準画素データ信号の値に保持回路411の値、即ち補正電圧データDcmpiを加えて、画素データ信号Dmodとして出力する。即ち、ブロックBiに対応する画像データ信号Dmodは、第i+1ブロック期間に出力される。
【0109】
最後に、保持回路412は、保持回路411の値を信号LPの立ち上がりに同期して取り込み保持する。即ち、1ブロック期間だけ前に用いた補正電圧データDcmpi-1、言い換えれば誤差電圧データを取り込み、保持する。これを信号p4として図示する。従って、乗算器413の出力は誤差電圧データに定数a4を掛けたものとなる。
【0110】
以上の動作をするので、保持回路411には、ブロックBiの基準画像データ信号Dintのそれぞれの値から定数a1を引いた値の総和Σγ1〜6に定数a2を乗じた値と、ブロックBiの基準画像データ信号DintのそれぞれからブロックBi-1の対応する画像データ信号Dmodのそれぞれを引いた値の総和Σδ1〜6に定数a3を乗じた値と、1ブロック期間だけ前の誤差電圧データに定数a4を乗じた値との和の値が保持され、この値が電圧補正データDcmpとして用いられる。この値は、(8)式の値に他ならない。よって、これを基準画素データ信号Dintに加算して、画像データ信号Dmodを作って液晶表示パネル100を駆動することにより、ゴーストが解消される。
【0111】
<第2の実施形態>
他の実施形態について、図を用いて説明する。図5は、液晶表示装置の全体構成を示すブロック図である。図において、300Bは画像信号処理回路であり、さらに、画像信号処理回路300Bを構成する310Bはデータ補正回路である。なお、このデータ補正回路310B以外の構成及び動作は、図1の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避けることとする。
【0112】
図6は、データ補正回路310Bの一構成例を示す図である。図において、演算回路406に入力するデータ信号が、基準画像データ信号Dintと遅延回路404の出力する遅延基準画像データ信号とであることを除くと、図2のデータ補正回路310Aと同じであるので、同一符号を付して、説明の重複を避ける。
【0113】
以上の構成となっている。ここで、図2のデータ補正回路310Aとの違いは、演算回路406に入力するデータ信号として、データ補正回路310Aでは画像データDmodを用いているのに対し、図6のデータ補正回路310Bでは遅延回路404の出力する遅延基準画像データ信号Ddlyを用いている点だけである。ここで、画像データ信号Dmodは、遅延基準画像データ信号Ddlyに補正電圧データDcmpを付け加えたものである。そして、補正電圧データDcmpの絶対値はそれほど大きくはないので、画像データ信号Dmodと遅延基準画像データ信号Ddlyとの差は小さい。
【0114】
よって、画像データ信号Dmodの代わりに遅延基準画像データ信号Ddlyを用いて、補正電圧データDcmpを求めて、これに基づいて基準画像データ信号Dintに補正を加えても、第1の実施形態と同様にゴーストを解消することが出来る。また、遅延基準画像データ信号Ddlyを直接、演算回路406へ入力出来るので、データ補正回路310Bを実際に作る際に、回路素子の動作速度を必要以上に速くすることが無く、製造が容易になる。
【0115】
<第3の実施形態>
他の実施形態について、図を用いて説明する。図7は、液晶表示装置の全体構成を示すブロック図である。図において、300Cは画像信号処理回路であり、さらに、画像信号処理回路300Cを構成する310Cはデータ補正回路である。なお、このデータ補正回路310C以外の構成及び動作は、図1の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【0116】
図8は、データ補正回路310Cの一構成例を示す図である。図において、保持回路411に入力する信号が演算回路409であり、演算回路410、保持回路412、乗算器413が省略されていることを除くと、図2のデータ補正回路310Aと同じであるので、同一符号を付して、説明の重複を避ける。
【0117】
以上の構成となっている。ここで、図2のデータ補正回路310Aとの違いは、演算回路409の出力信号が、補正電圧データを保持する保持回路411に入力している点である。即ち、本実施形態にあっては、補正電圧データの計算に、図2のデータ補正回路310Aでは用いていた、データ誤差電圧データに定数a4を掛けた値を用いず省略している。ここで、データ誤差電圧データに定数a4を掛けた値は、小さい場合が多いので、これの有無によって補正電圧データが大きく影響することは少ない。よって、このような構成で補正電圧データを求めて、これに基づいて基準画像データ信号に補正を加えても、第1の実施形態と同様にゴーストを解消することが出来る。また、回路構成が簡素化され、製造が容易になる。
【0118】
<第4の実施形態>
他の実施形態について、図を用いて説明する。図9は、液晶表示装置の全体構成を示すブロック図である。図において、300Dは画像信号処理回路であり、さらに、画像信号処理回路300Dを構成する310Dはデータ補正回路である。なお、このデータ補正回路310D以外の構成及び動作は、図7の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【0119】
図10は、データ補正回路310Dの一構成例を示す図である。図において、演算回路406に入力するデータ信号が、基準画像データ信号Dintと遅延回路404の出力する遅延基準画像データ信号Ddlyとであることを除くと、図8のデータ補正回路310Cと同じであるので、同一符号を付して、説明の重複を避ける。
【0120】
以上の構成となっている。ここで、図2のデータ補正回路310Cとの違いは、演算回路406に入力するデータ信号として、データ補正回路310Cでは画像データDmodを用いているのに対し、図10のデータ補正回路310Dでは遅延回路404の出力する遅延基準画像データ信号Ddlyを用いている点だけである。ここで、画像データ信号Dmodは、遅延基準画像データ信号Ddlyに補正電圧データDcmpを付け加えたものである。そして、補正電圧データDcmpの絶対値はそれほど大きくはないので、画像データ信号Dmodと遅延基準画像データ信号Ddlyとの差は小さい。
【0121】
よって、画像データ信号Dmodの代わりに遅延基準画像データ信号Ddlyを用いて、補正電圧データDcmpを求め、これに基づいて基準画像データ信号Dintに補正を加えても、第1の実施形態と同様にゴーストを解消することが出来る。また、遅延基準画像データ信号Ddlyを直接、演算回路406へ入力出来るのでデータ補正回路310Bを実際に作る際に、素子の動作速度を必要以上に速くすることが無く、製造が容易になる。
【0122】
<第5の実施形態>
他の実施形態について、図を用いて説明する。図11は、液晶表示装置の全体構成を示すブロック図である。図において、300Eは画像信号処理回路であり、さらに、画像信号処理回路300Eを構成する310Eはデータ補正回路である。なお、このデータ補正回路310E以外の構成及び動作は、図1の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【0123】
図12は、データ補正回路310Eの一構成例を示す図である。図において、演算回路406と401とが省略され、基準画像データ信号Dint、画像データ信号Dmodが直接、それぞれ加算器402、407に入力する点と、演算回路409と410との間に加算演算を行う演算回路414が新たに設けられた点とを除くと、図2のデータ補正回路310Aと同じ構成となっている。
【0124】
但し、乗算器403、408はそれぞれ、所定の定数a5、a6倍の乗算演算を行い、また、演算回路414は、演算回路409の値に所定の値a7を加算する構成となっている。
【0125】
以上の構成となっているので、各ブロック期間の終わりでは、加算器402には画像データ信号の総和の値が保持される一方、加算器407には画像データ信号の総和の値が保持される。そして、乗算器403、408でそれぞれの値が、それぞれa5、a6倍にされた後、演算回路409で両者の和を得る。更に、この和に、演算回路414で定数a7が加算され、更に、乗算器413の出力値が加算される。この値が、保持回路411に保持され、補正電圧データとして用いられる。この値は、(9)式の値に他ならない。よって、これを基準画素データ信号に加算することにより、ゴーストが解消される。
【0126】
<第6の実施形態>
次に、本発明の第6の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第6の実施形態では、第5の実施形態で用いたデータ補正回路310E(図12参照)において、加算器407に入力するデータ信号を、画像データ信号の代わりに遅延画像データ信号に置き換えた構成としたものである。これにより、第2の実施形態の説明で説明したのと同様効果が得られる。
【0127】
<第7の実施形態>
続いて、本発明の第7の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第7の実施形態では、第5の実施形態で用いたデータ補正回路310Eにおいて、乗算器413の出力する値を補正電圧データの計算に用いない構成としたものである。これにより、第3の実施形態の説明で説明したのと同様効果が得られる。
【0128】
<第8の実施形態>
さらに、本発明の第8の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第8の実施形態では、第5のの実施形態で用いたデータ補正回路310Eにおいて、乗算器413の出力する値を補正電圧データの計算に用いない構成とするとともに、加算器407に入力するデータ信号を、画像データ信号の代わりに遅延画像データ信号に置き換えた構成としたものである。これにより、第4の実施形態の説明で説明したのと同様効果が得られる。
【0129】
<他の実施形態>
以上、(8)式、(9)式に基づいて、演算回路構成を説明してきたが、本発明は、これに限定するものではなく、(8)式、(9)式と同じ演算結果が得られれば、他の回路構成にしても構わない。例えば、図2のデータ補正回路310Aでは、加算器402、407のそれぞれの後に、乗算器403、408で乗算演算を行っているが、これらの乗算器403、408を加算器402、407の前に持ってきて、先に乗算演算を行った後に加算演算を行っても、第1の実施形態と同様の効果が得られる。
【0130】
また、上述した各実施形態に係る液晶表示装置は、画像データ処理回路300A〜300E等から出力された画像データ信号を、D/A変換回路301でアナログ信号に変換し、液晶表示パネル100のブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化して、液晶表示パネル100へ供給して、いわゆるアナログ相展開を行う構成となっている。本発明は、これに限られず、これをデジタル相展開で行っても良い。これによっても同様の効果が得られることになる。
【0131】
<電子機器>
次に、上述した各実施形態で説明した液晶表示装置を電子機器に用いた例の幾つかについて説明する。
【0132】
<その1:プロジェクタ>
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図13はプロジェクタの一構成例を示す平面図である。
【0133】
1300はプロジェクタであり、1301はハロゲンランプ等の白色光源からなるランプユニット、1302はライトガイド、1303はミラー、1304はダイクロイック・ミラー、1305R、1305G、1305Bはそれぞれ液晶パネル、1306はダイクロイック・プリズム、1307は投射レンズである。
【0134】
ここで、ランプユニット1301から射出された投射光は、ライトガイド1302内に配置されている4枚のミラー1303及び2枚のダイクロイック・ミラー1304によって赤、青、緑の3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1305R、1305G、1305Bに入射される。
【0135】
液晶パネル1305R、1305G、1305Bの構成は、上述した液晶表示パネル100と同等であり、図示しない画像信号処理回路から供給される赤、青、緑の各原色の画像データ信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイック・プリズム1306に3方向から入射される。このうち、ダイクロイック・プリズム1306に入射した赤及び青の光は直角に反射し、緑の光は直進する。従って、各色の画像が合成される結果、投射レンズ1307を介して、スクリーン等にカラー画像が投射されることになる。
【0136】
上述したように、本発明の液晶表示装置は、基準画像データ信号に補正電圧データを付け加えたものを各液晶パネル1305R、1305G、1305Bの画像データ信号として供給するので、ゴーストの発生を抑えることが出来、表示画像の品質を大幅に改善することが出来る。
【0137】
<その2:モバイル型コンピュータ>
次に、本発明の液晶表示装置をモバイル型コンピュータに適用した例について説明する。図14はコンピュータの構成を示す斜視図である。1400はコンピュータであり、1401は本体、1402はキーボード、1403は表示部、1404は液晶表示装置である。本体1401にはキーボード1402等を備え、表示部1403には、液晶表示装置1404が備わっている。ここで用いられている液晶表示装置1404には、先に述べた液晶表示パネル100の背面に、バックライトや反射板等が付け加えられている。これについても、ゴーストの発生を抑えることが出来、表示画像の品質を大幅に改善することが出来る。
【0138】
<その3:携帯電話>
更に、本発明の液晶表示装置を携帯電話に適用した例について説明する。図15は携帯電話の構成を示す斜視図である。1500は携帯電話であり、1501は操作釦、1502は液晶表示装置である。携帯電話1500は、操作釦1501と液晶表示装置1502とを備えている。ここで、液晶表示装置1502の液晶表示パネルの背面には反射板が設けてあり、また前面には必要に応じてフロントライトが設けられている。これについても表示画像の品質を大幅に改善することが出来る。
【0139】
以上、図13〜図15を参照して説明した電子機器の他にも、液晶テレビやビューファインッダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等々が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0140】
【発明の効果】
以上説明したように本発明によれば、データ線を一乃至複数の本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、ブロック毎に各データ線に対応する画像信号を同時に供給し、これを各ブロックについて順次実行する場合に、表示画像に表れるゴーストを予め予測し、これを補償するように画像データ信号を補正するので、表示画像の品質を大幅に向上させることが出来る。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図2】 データ補正回路310Aの一構成例を示す図である。
【図3】 加算器402と408の一構成例を示す図である。
【図4】 データ補正回路310Aの動作を示すタイミング図である。
【図5】 本発明の第2の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図6】 データ補正回路310Bの一構成例を示す図である。
【図7】 本発明の第3の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図8】 データ補正回路310Cの一構成例を示す図である。
【図9】 本発明の第4の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図10】 データ補正回路310Dの一構成例を示す図である。
【図11】 本発明の第5の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図12】 データ補正回路310Eの一構成例を示す図である。
【図13】 液晶表示装置を適用した電子機器の一例たるプロジェクタの一構成例を示す平面図である。
【図14】 液晶表示装置を適用した電子機器の一例たるコンピュータの構成を示す斜視図である。
【図15】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図16】 従来の液晶表示装置の構成を示す図である。
【図17】 従来の相展開回路302の一構成例を示す図である。
【図18】 従来の他の相展開の方法を示す図である。
【図19】 従来の液晶表示パネル100の構成を示す図である。
【図20】 従来の液晶表示パネルの表示内容及びゴーストの一部を示す図である。
【図21】 液晶表示パネルのゴーストの発生機構を説明する電気等価回路を示す図である。
【符号の説明】
100……液晶表示パネル
200……タイミング回路
300A…画像信号処理回路
301……D/A変換回路
302……相展開回路
303……増幅・反転回路
VID1〜6 …画像信号(アナログ信号)
Dint ……基準画像データ信号
Ddly ……遅延基準画像データ信号
Dmod ……画像データ信号
p1〜p4……内部信号名
401……減算を行う演算回路
402……累積加算を行う回路
403……乗算を行う乗算器
404……遅延回路
405……加算を行う演算回路
406……減算を行う演算回路
407……累積加算を行う回路
408……乗算を行う乗算器
409……加算を行う演算回路
410……加算を行う演算回路
411……保持回路
412……保持回路
413……乗算を行う乗算器[0001]
BACKGROUND OF THE INVENTION
The present invention simultaneously supplies image signals corresponding to each data line for each block based on each sampling signal corresponding to each block in which one or more data lines are grouped together, and sequentially selects these for each block. The present invention relates to an image data processing method and an image data processing circuit suitable for use in an electro-optical device to be executed, an electro-optical device using the same, and an electronic apparatus.
[0002]
[Prior art]
A conventional electro-optical device, for example, an active matrix liquid crystal device will be described with reference to FIGS.
[0003]
FIG. 16 is a block diagram showing a configuration of a conventional liquid crystal display device. In the figure, 100 is a liquid crystal display panel, 200 is a timing circuit, and 300 is an image signal processing circuit, and these constitute a liquid crystal display device. Dint is a digital image data signal supplied from an external device (not shown), and is an image information signal to be displayed on the liquid
[0004]
[0005]
Here, the D /
[0006]
Then, the inverting / amplifying
[0007]
Next, the
[0008]
[0009]
In the above configuration, for example, the values of the image data signal Dint are sequentially set to αi, 1, αi, 2,..., Αi, 6, αi + 1,1, αi + 1,1,. When given as αi + 1,6, αi + 2,1,..., the D /
[0010]
The configuration of the image
[0011]
In such a configuration, the values of the image data signal Dint are in sequence αi, 1, αi, 2,..., Αi, 6, αi + 1,1, αi + 1,1,. , 6,..., The
[0012]
As shown in FIG. 16 and FIG. 17, the method of performing phase expansion after converting to an analog signal is called analog phase expansion, and the method of performing phase expansion with a digital signal and then converting to an analog signal is digital phase expansion. I will call it.
[0013]
Next, the liquid
[0014]
FIG. 19 is a diagram showing a configuration of the liquid
[0015]
[0016]
[0017]
A scanning
[0018]
A data
[0019]
[0020]
[0021]
The liquid
[0022]
First, when a
[0023]
Thereafter, when the sampling signal S1 is output, the image signals DIV1 to DIV6 are supplied to the six
[0024]
Similarly, when the sampling signals S3, S4,..., Sq are sequentially output, the image signals VID1 to VID6 are selected for the six
[0025]
As described above, in this driving method, the number of stages of the data line driving
[0026]
[Problems to be solved by the invention]
However, in the method of driving the
[0027]
Here, the occurrence state of a ghost will be described in detail. This ghost can be clearly seen when a black square window is displayed on a halftone background. FIG. 20 is a diagram showing a part of the display contents of the liquid
[0028]
Among these, the front ghost is inconspicuous when the window width in the block is narrow, and becomes brighter and noticeable display unevenness as the window width increases. Next, the rear ghost is a display unevenness that becomes dark and conspicuous when the window width in the block is narrow, and is once inconspicuous as the window width widens, but it becomes bright and noticeable display unevenness when the window frame further expands. Then, the next ghost is inconspicuous when the window width of the block on the left side of the block is narrow, and becomes dark as the window width widens, and is noticeable display unevenness.
[0029]
These ghosts are the result of the author's diligence, research and investigation, and it was found that they were caused by the following generation mechanism. FIG. 21 is a diagram showing an electrical equivalent circuit for explaining a ghost generation mechanism of the liquid
[0030]
[0031]
Since the equivalent circuit is as described above, the differential circuit is constituted by the
[0032]
Further, when the sampling signal Si (i is any one of 1 to q) is output, the
[0033]
Although the voltage distortion of the differential wave shape caused by the
[0034]
In general, this will be explained in detail. A block Bi (i = 1, 2,..., Q) is selected, and Vi, j, j = 1, 2,. Consider the case of supply.
[0035]
Here, first, the error voltage remaining on the counter electrode immediately before the block Bi is selected is set to Vε0. Then, consider immediately after the block Bi is selected. Then, the error voltage generated in the counter electrode due to
[0036]
[Expression 1]
In equation (1), ζ is a constant, and Vi-1, j is a voltage supplied to the corresponding data line when the block Bi-1 is selected.
[0037]
Similarly, the error voltage generated in the counter electrode due to
[0038]
[Expression 2]
In Equation (2), ξ is a constant, and Vpre is a precharge voltage. Therefore, the total error voltage generated in the counter electrode is expressed by the following equation (3).
[0039]
[Equation 3]
Here, immediately before the end of the selection of the block Bi, it can be expressed by a function (hereinafter referred to as an error function ferr) using the image signal as a variable by multiplying by a constant attenuation coefficient k and as in the following equation.
[0040]
[Expression 4]
Now, the previous ghost shown in FIG. 20 will be described using this error function ferr. Since the pixels on the left of the previous ghost block are all halftone, when the voltage Vi-1, j is considered to be, for example, the voltage Vpre, the voltage Vi, j is equal to or higher than the voltage Vpre for the block, and the second term, Both third terms are non-negative. When the number of pixels satisfying Vi, j> Vpre increases, that is, when the width of the black window applied to the block increases, both the second and third terms of the equation increase, and the positive error increases, resulting in bright unevenness. I understand that
[0041]
The rear ghost also becomes brighter as the width of the black window on the block increases. However, although the second term is non-negative, the third term takes a negative value when the black window becomes narrower. Therefore, when the width of the black window covering the block is narrowed, the third term becomes dominant, resulting in dark display.
[0042]
In the next ghost, the second term is 0 and the third term is not positive. Therefore, dark unevenness occurs.
[0043]
As described above, the front ghost, the rear ghost, and the next ghost are generated. When h is 1, in other words, even in the case of so-called dot sequential scanning driving, a ghost is generated as can be seen from equation (4).
[0044]
After all, there is a problem that such a ghost occurs and the quality of the display image deteriorates.
[0045]
The present invention has been made in view of such problems, and an object of the present invention is to use an image data processing method, an image data processing circuit, and an image data processing circuit that enable high-quality image display by removing ghosts. To provide an electro-optical device and an electronic apparatus.
[0046]
[Means for Solving the Problems]
To achieve the above object, the data line comprises a plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. The image is used in an electro-optical device in which a voltage based on an image data signal is simultaneously supplied to each data line included in the block, based on each sampling signal corresponding to each block in which a plurality of blocks are collected. An image data signal processing method for generating a data signal, which is obtained by adding correction voltage data to a signal obtained by delaying a reference image data signal corresponding to one block by one block period, and corresponding to the one block Output as the image data signal, the one block as a target block, and a block selected before the target block as a reference block The correction voltage data is generated by calculation for each block using at least the standard image data signal corresponding to the target block and the image data signal corresponding to the reference block, and the target block The display ghost is corrected based on a voltage change of the image data signal with the reference block.
[0047]
Since the error in the voltage written to the pixel is roughly determined by the image data corresponding to the target block and the reference block, the voltage error can be predicted, and is predicted to the reference image data signal corresponding to the pixel voltage to be originally written. By adding correction voltage data that cancels out the influence of the error voltage, the error in the write voltage can be eliminated, and the ghost is eliminated.
[0048]
More specifically, when the image signal Vi, j + Vcmp to which the correction voltage Vcmp is added is used instead of the reference image signal Vi, j (j = 1, 2,..., H) to be originally written, the selected scanning line is used. The j-th pixel voltage Vpi, j of the reference block Bi on the row is expressed by the following equation (5).
[0049]
[Equation 5]
Here, the pixel voltage Vpi, j may be equal to the reference pixel signal Vi, j. That is, the following equation (6) should be satisfied.
[0050]
[Formula 6]
When this is solved for the correction voltage Vcmp, the following equation (7) is established.
[0051]
[Expression 7]
Since the correction voltage Vcmp matches the error voltage Vε1 remaining on the counter electrode immediately after the selection of the reference block Bi, adding this correction voltage Vcmp to the standard image signal Vi, j should eliminate the ghost. is there. Accordingly, it is possible to eliminate the ghost by supplying the image data signal Dmod obtained by adding the correction voltage data Dcmp corresponding to the correction voltage Vcmp to the reference image data signal Dint in advance.
[0052]
As a predetermined calculation method in the image data processing method of the present case, a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. A sum of a value and a value obtained by subtracting each value of the image data signal of the corresponding reference block from each of the reference image data signal of the target block, and a value obtained by multiplying the reference by the third predetermined value It is desirable to add a value obtained by multiplying the correction voltage data used in the image data signal of the block by a fourth predetermined value.
[0053]
When the constant part of the equation for obtaining the correction voltage Vcmp is expressed by ax and (x is a subscript), the following equation (8) is obtained.
[0054]
[Equation 8]
In this method, the correction voltage Vcmp is obtained based on the equation (8), and the ghost is eliminated by supplying the image data signal Dmod obtained by adding the correction voltage data Dcmp corresponding thereto to the reference image data signal Dint. Is possible.
[0055]
Further, as a predetermined calculation method in the image data processing method of the present case, a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. A sum of a value and a value obtained by subtracting each value of the reference image data signal of the corresponding reference block from each of the reference image data signal of the target block, and a value obtained by multiplying the third predetermined value, It is desirable to add a value obtained by multiplying the correction voltage data used in the image data signal of the reference block by a fourth predetermined value.
[0056]
In this method, the calculation is performed using the standard image data signal instead of the image data signal of the reference block used in the previous method. Here, the difference between the image data signal and the reference image data signal is a correction voltage, and since this difference is generally small, the same effect can be obtained.
[0057]
On the other hand, as a predetermined calculation method in the image data processing method of the present case, a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. A value and a sum of values obtained by subtracting the respective values of the image data signal of the corresponding reference block from the reference image data signals of the target block and a value obtained by multiplying the sum by a third predetermined value It is desirable that
[0058]
In this method, the calculation is performed without using a value obtained by multiplying the correction voltage data by the fourth predetermined value. Here, since the value obtained by multiplying the correction voltage data by the fourth predetermined value is generally small, the same effect can be obtained and the calculation can be simplified.
[0059]
As a predetermined calculation method in the image data processing method of the present case, a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. And a sum of a value obtained by subtracting each value of the reference image data signal of the corresponding reference block from each of the reference image data signals of the target block is multiplied by a third predetermined value. It is desirable to be a method.
[0060]
In this method, the calculation is performed without using a value obtained by multiplying the correction voltage data by the fourth predetermined value. Here, since the value obtained by multiplying the correction voltage data by the fourth predetermined value is generally small, the same effect can be obtained and the calculation can be simplified.
[0061]
The predetermined calculation method in the image data processing method of the present case includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the image data of the reference block. A sum of respective values of the signals multiplied by a sixth predetermined value, a seventh predetermined value, and a fourth predetermined value for the correction voltage data used in the image data signal of the reference block It is desirable that the calculation method add the value multiplied by.
[0062]
The equation for obtaining the correction voltage Vcmp is transformed so that Vi, j and Vi-1, j are in the form of independent sums, and the constant part is expressed by ax and (x is a subscript). It becomes an expression.
[0063]
[Equation 9]
In this method, a ghost is eliminated by obtaining a correction voltage Vcmp based on the equation (9) and supplying an image data signal Dmod obtained by adding the corresponding correction voltage data Dcmp to the reference image data signal Dint. Is possible.
[0064]
On the other hand, as a predetermined calculation method in the image data processing method of the present invention, a value obtained by multiplying the sum of the values of the reference image data signals of the target block by a fifth predetermined value, and the reference image of the reference block A sum of respective values of the data signal is multiplied by a sixth predetermined value, a seventh predetermined value, and a fourth predetermined value is added to the correction voltage data used in the reference image data signal of the reference block. It is desirable to add the value multiplied by the value of.
[0065]
In this method, the calculation is performed using the standard image data signal instead of the image data signal of the reference block. Here, the difference between the image data signal and the reference image data signal is a correction voltage, and since this difference is generally small, the same effect can be obtained.
[0066]
The predetermined calculation method in the image data processing method of the present case includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the image data of the reference block. It is desirable to add a value obtained by multiplying the sum of the respective values of the signal by the sixth predetermined value and a seventh predetermined value.
[0067]
In this method, the calculation is performed without using a value obtained by multiplying the correction voltage data by the fourth predetermined value. Here, since the value obtained by multiplying the correction voltage data by the fourth predetermined value is generally small, the same effect can be obtained and the calculation can be simplified.
[0068]
Further, as a predetermined calculation method in the image data processing method of the present case, a value obtained by multiplying a sum of values of the reference image data signals of the target block by a fifth predetermined value, and the reference image of the reference block It is desirable to add a value obtained by multiplying the sum of the respective values of the data signal by the sixth predetermined value and a seventh predetermined value.
[0069]
In this method, the calculation is performed without using a value obtained by multiplying the correction voltage data by the fourth predetermined value. Here, since the value obtained by multiplying the correction voltage data by the fourth predetermined value is generally small, the same effect can be obtained and the calculation can be simplified.
[0070]
After all, as the predetermined calculation method in the image data processing method of the present invention, any calculation method that produces the same calculation result as any one of the calculation methods according to
[0071]
Next, in order to achieve the above object, the present invention includes a plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. And an electro-optic in which a voltage based on an image data signal is simultaneously supplied to each data line included in the block based on each sampling signal corresponding to each block in which the data lines are grouped into a plurality of blocks. An image data signal processing circuit for generating the image data signal used in the apparatus, wherein a reference image data signal corresponding to one block is delayed by one block period and the correction voltage data is added Output as the image data signal corresponding to one block, the one block as a target block, and a block selected before the target block When a reference block is used, the target block and the reference block generated by calculation for each block using at least a standard image data signal corresponding to the target block and the image data signal corresponding to the reference block, And an arithmetic processing circuit for obtaining the correction voltage data for correcting a display ghost based on a voltage change of the image data signal.
The present invention is a circuit that embodies the above-described image data processing method, and can obtain the same effects as described above for the image data processing method.
[0072]
Now, as an arithmetic processing circuit in the image data processing circuit of the present case, a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. A sum of values obtained by subtracting each value of the image data signal of the corresponding reference block from each of the reference image data signal of the target block, and a value obtained by multiplying the reference block by a third predetermined value The circuit is preferably a circuit that performs an operation of adding a value obtained by multiplying the correction voltage data used in the image data signal by a fourth predetermined value. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0073]
Further, as the arithmetic processing circuit in the image data processing circuit of the present case, a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. A sum of values obtained by subtracting the respective values of the reference image data signals of the corresponding reference blocks from the respective reference image data signals of the target block, and a value obtained by multiplying the reference value by the third predetermined value. It is desirable that the circuit is a circuit that performs an operation of adding a value obtained by multiplying the correction voltage data used in the image data signal of the block by a fourth predetermined value. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0074]
On the other hand, as an arithmetic processing circuit in the image data processing circuit of the present case, a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. And a sum of values obtained by subtracting the values of the corresponding image data signals of the reference block from the respective reference image data signals of the target block and a value obtained by multiplying the value by a third predetermined value are performed. A configuration that is a circuit is desirable. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0075]
Now, as an arithmetic processing circuit in the image data processing circuit of the present case, a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block is multiplied by a second predetermined value. And a sum of values obtained by subtracting each value of the reference image data signal of the reference block corresponding to each of the reference image data signals of the target block and a value obtained by multiplying the value by a third predetermined value A configuration that is a circuit for performing the above is desirable. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0076]
Further, the arithmetic processing circuit in the image data processing circuit of the present case includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the image data signal of the reference block. A sum of the respective values of the first value multiplied by a sixth predetermined value, a seventh predetermined value, and a fourth predetermined value for the correction voltage data used in the image data signal of the reference block. A configuration that is a circuit that performs an operation of adding the multiplied value is desirable. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0077]
On the other hand, the arithmetic processing circuit in the image data processing circuit of the present case includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the image data signal of the reference block. A sum of the respective values of the first value multiplied by a sixth predetermined value, a seventh predetermined value, and a fourth predetermined value for the correction voltage data used in the reference image data signal of the reference block A configuration that is a circuit that performs an operation of adding a value multiplied by is desirable. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0078]
Further, the arithmetic processing circuit in the image data processing circuit of the present case includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the image data signal of the reference block. It is desirable that the circuit be a circuit that performs an operation of adding a value obtained by multiplying the sum of the respective values by a sixth predetermined value and a seventh predetermined value. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0079]
The arithmetic processing circuit in the image data processing circuit of the present invention includes a value obtained by multiplying the sum of the values of the reference image data signal of the target block by a fifth predetermined value, and the reference image data of the reference block. It is desirable that the circuit be a circuit that performs an operation of adding a value obtained by multiplying the sum of the respective values of the signal by a sixth predetermined value and a seventh predetermined value. This configuration is a circuit that embodies the above-described image data processing method, and according to this configuration, the same effect as described above for the image data processing method can be obtained.
[0080]
After all, the arithmetic processing circuit in the image data processing circuit of the present invention may have a circuit configuration that provides the same arithmetic result as any one of claims 12 to 19. That is, the configuration of the arithmetic processing circuit is not limited to the above-described various configurations, and ghosts can be eliminated if the same calculation result is obtained.
[0081]
Next, in order to achieve the above object, an electro-optical device according to the present invention converts an image data processing circuit according to
[0082]
According to this electro-optical device, the quality of the display image can be greatly improved, and an image signal can be supplied to the data lines in units of blocks, so that the configuration of the data line driving circuit can be simplified. And power consumption can be reduced.
[0083]
Similarly, in order to achieve the above object, another electro-optical device according to the present invention constitutes the image data processing circuit according to
[0084]
According to this electro-optical device, the quality of the display image can be greatly improved, and an image signal can be supplied to the data lines in units of blocks, so that the configuration of the data line driving circuit can be simplified. And power consumption can be reduced.
[0085]
Furthermore, in order to achieve the above object, an electronic apparatus according to the present invention includes the electro-optical device according to claim 21 or 22. Examples of such an electronic device include a video projector, a notebook personal computer, a mobile phone, and the like.
[0086]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0087]
<First Embodiment>
First, an active matrix liquid crystal display device according to a first embodiment of the present invention will be described as an example of an electro-optical device.
[0088]
FIG. 1 is a block diagram showing the overall configuration of the liquid crystal display device of the present invention. In the figure, 100 is a liquid crystal display panel, 200 is a timing circuit, and 300A is an image signal processing circuit, and these constitute a liquid crystal display device. Among these, the
[0089]
In addition, 301 is a D / A conversion circuit, 302 is a phase expansion circuit, 303 is an amplification / inversion circuit, 310A is a data correction circuit, and these constitute an image
[0090]
The D /
[0091]
The inverting /
[0092]
FIG. 2 is a diagram illustrating a configuration example of the
[0093]
On the other hand,
[0094]
[0095]
Next, 411 and 412 are holding circuits that hold data, respectively, and hold the output of the
[0096]
Here, the clock signal CLK and the latch pulse signal LP are supplied as control signals from the
[0097]
FIG. 3 is a diagram illustrating a configuration example of the
[0098]
Therefore, when the signal CLK falls while the signal LP is active, the input value Din is taken into the holding
[0099]
The configuration of the
[0100]
Next, the operation will be described. FIG. 4 is a timing chart showing the operation of the
[0101]
Here, the symbols α i, j (i = 1, 2,..., Q, j = 1, 2,..., 6) denote the j th data line in the i th block Bi of the liquid
[0102]
First, in synchronization with the rising edge of the clock signal CLK, the reference pixel data signal Dint supplied from the outside from the beginning of the i-th block period is a value corresponding to the block Bi, αi, 1, αi, 2,. In the following (i + 1) -th block period, αi, 6 is taken to become
[0103]
Here, the
[0104]
Next, the
[0105]
Then, at the end of the block period, the
[0106]
Then, the value of the
[0107]
Next, the
[0108]
The
[0109]
Finally, the holding
[0110]
Since the above operation is performed, the holding
[0111]
<Second Embodiment>
Other embodiments will be described with reference to the drawings. FIG. 5 is a block diagram showing the overall configuration of the liquid crystal display device. In the figure,
[0112]
FIG. 6 is a diagram illustrating a configuration example of the
[0113]
It has the above configuration. 2 is different from the
[0114]
Therefore, even if the corrected voltage data Dcmp is obtained using the delayed reference image data signal Ddly instead of the image data signal Dmod and the reference image data signal Dint is corrected based on this, the same as in the first embodiment. The ghost can be eliminated. In addition, since the delay reference image data signal Ddly can be directly input to the
[0115]
<Third Embodiment>
Other embodiments will be described with reference to the drawings. FIG. 7 is a block diagram showing the overall configuration of the liquid crystal display device. In the figure, 300C is an image signal processing circuit, and 310C constituting the image
[0116]
FIG. 8 is a diagram illustrating a configuration example of the data correction circuit 310C. In the figure, the signal input to the holding
[0117]
It has the above configuration. Here, the difference from the
[0118]
<Fourth Embodiment>
Other embodiments will be described with reference to the drawings. FIG. 9 is a block diagram showing the overall configuration of the liquid crystal display device. In the figure, reference numeral 300D denotes an image signal processing circuit, and
[0119]
FIG. 10 is a diagram illustrating a configuration example of the
[0120]
It has the above configuration. 2 is different from the data correction circuit 310C in FIG. 2 in that the data correction circuit 310C uses image data Dmod as a data signal input to the
[0121]
Therefore, even if the corrected voltage data Dcmp is obtained by using the delayed reference image data signal Ddly instead of the image data signal Dmod, and the reference image data signal Dint is corrected based on this, the same as in the first embodiment. Ghost can be eliminated. In addition, since the delay reference image data signal Ddly can be directly input to the
[0122]
<Fifth Embodiment>
Other embodiments will be described with reference to the drawings. FIG. 11 is a block diagram showing the overall configuration of the liquid crystal display device. In the figure,
[0123]
FIG. 12 is a diagram illustrating a configuration example of the
[0124]
However, the
[0125]
With the above configuration, at the end of each block period, the
[0126]
<Sixth Embodiment>
Next, a liquid crystal display device according to a sixth embodiment of the present invention is described. In this liquid crystal display device, the data correction circuit, which is a component in the image signal processing circuit, is changed to the following configuration. That is, in the sixth embodiment, in the
[0127]
<Seventh Embodiment>
Subsequently, a liquid crystal display device according to a seventh embodiment of the present invention will be described. In this liquid crystal display device, the data correction circuit, which is a component in the image signal processing circuit, is changed to the following configuration. That is, in the seventh embodiment, the
[0128]
<Eighth Embodiment>
Furthermore, a liquid crystal display device according to an eighth embodiment of the present invention will be described. In this liquid crystal display device, the data correction circuit, which is a component in the image signal processing circuit, is changed to the following configuration. That is, in the eighth embodiment, in the
[0129]
<Other embodiments>
As described above, the arithmetic circuit configuration has been described based on the formulas (8) and (9), but the present invention is not limited to this, and the same calculation results as the formulas (8) and (9) are obtained. If it is obtained, other circuit configurations may be used. For example, in the
[0130]
In the liquid crystal display device according to each of the above-described embodiments, the image data signal output from the image
[0131]
<Electronic equipment>
Next, some examples in which the liquid crystal display device described in each embodiment described above is used in an electronic device will be described.
[0132]
<Part 1: Projector>
First, a projector using this liquid crystal display device as a light valve will be described. FIG. 13 is a plan view showing a configuration example of the projector.
[0133]
1300 is a projector, 1301 is a lamp unit made of a white light source such as a halogen lamp, 1302 is a light guide, 1303 is a mirror, 1304 is a dichroic mirror, 1305R, 1305G, and 1305B are liquid crystal panels, and 1306 is a dichroic prism,
[0134]
Here, the projection light emitted from the
[0135]
The configurations of the
[0136]
As described above, the liquid crystal display device of the present invention supplies the reference image data signal plus the correction voltage data as the image data signal of each of the
[0137]
<Part 2: Mobile computer>
Next, an example in which the liquid crystal display device of the present invention is applied to a mobile computer will be described. FIG. 14 is a perspective view showing the configuration of the computer.
[0138]
<Part 3: Mobile phone>
Further, an example in which the liquid crystal display device of the present invention is applied to a mobile phone will be described. FIG. 15 is a perspective view showing a configuration of a mobile phone.
[0139]
As described above, in addition to the electronic devices described with reference to FIGS. 13 to 15, liquid crystal televisions, viewfinder type and monitor direct-view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, Examples include workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.
[0140]
【The invention's effect】
As described above, according to the present invention, an image signal corresponding to each data line is simultaneously supplied for each block based on each sampling signal corresponding to each block in which data lines are grouped into one or more books. When this is sequentially executed for each block, a ghost appearing in the display image is predicted in advance, and the image data signal is corrected so as to compensate for it, so that the quality of the display image can be greatly improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration example of a
FIG. 3 is a diagram illustrating a configuration example of
FIG. 4 is a timing chart showing the operation of the
FIG. 5 is a block diagram showing an overall configuration of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 6 is a diagram illustrating a configuration example of a
FIG. 7 is a block diagram illustrating an overall configuration of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 8 is a diagram illustrating a configuration example of a data correction circuit 310C.
FIG. 9 is a block diagram illustrating an overall configuration of a liquid crystal display device according to a fourth embodiment of the present invention.
FIG. 10 is a diagram illustrating a configuration example of a
FIG. 11 is a block diagram showing an overall configuration of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 12 is a diagram illustrating a configuration example of a
FIG. 13 is a plan view illustrating a configuration example of a projector as an example of an electronic apparatus to which a liquid crystal display device is applied.
FIG. 14 is a perspective view illustrating a configuration of a computer as an example of an electronic apparatus to which a liquid crystal display device is applied.
FIG. 15 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which a liquid crystal display device is applied.
FIG. 16 is a diagram showing a configuration of a conventional liquid crystal display device.
17 is a diagram showing a configuration example of a conventional
FIG. 18 is a diagram showing another conventional phase development method.
FIG. 19 is a diagram showing a configuration of a conventional liquid
FIG. 20 is a diagram illustrating a display content of a conventional liquid crystal display panel and a part of a ghost.
FIG. 21 is a diagram showing an electrical equivalent circuit for explaining a ghost generation mechanism of a liquid crystal display panel.
[Explanation of symbols]
100 …… LCD panel
200 …… Timing circuit
300A ... Image signal processing circuit
301 …… D / A conversion circuit
302 …… Phase expansion circuit
303 …… Amplification / inversion circuit
VID1 ~ 6 ... Image signal (analog signal)
Dint: Reference image data signal
Ddly ...... Delay reference image data signal
Dmod: Image data signal
p1 to p4 …… Internal signal name
401... Arithmetic circuit for performing subtraction
402... Circuit for cumulative addition
403 ... Multiplier that performs multiplication
404 …… Delay circuit
405... Arithmetic circuit for performing addition
406... Arithmetic circuit for performing subtraction
407 ... Circuit for cumulative addition
408... Multiplier that performs multiplication
409... Arithmetic circuit for performing addition
410... Arithmetic circuit for performing addition
411. Holding circuit
412 .. Holding circuit
413... Multiplier that performs multiplication
Claims (21)
一の前記ブロックに対応する基準画像データ信号を1ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、
前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記補正電圧データは、少なくとも前記対象ブロックに対応する前記基準画像データ信号と、前記参照ブロックに対応する前記画像データ信号とを用いたブロック毎の演算により生成され、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するものであることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersecting portions of the scanning lines and the data lines. An image for generating the image data signal used in an electro-optical device in which a voltage based on an image data signal is simultaneously supplied to each data line included in the block based on each sampling signal corresponding to the block A data signal processing method comprising:
A reference image data signal corresponding to one block is delayed by one block period and the correction voltage data is added as the image data signal corresponding to the one block;
When the one block is a target block and a block selected before the target block is a reference block, the correction voltage data includes at least the reference image data signal corresponding to the target block and the reference block. It is generated by calculation for each block using the corresponding image data signal, and corrects a display ghost based on a voltage change of the image data signal between the target block and the reference block. A featured image data processing method.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block and a second predetermined value, and the reference of the target block. The sum of values obtained by subtracting the respective values of the image data signal of the corresponding reference block from the corresponding image data signals is multiplied by a third predetermined value and used in the image data signal of the reference block. An image data processing method, which is a calculation method of adding a value obtained by multiplying the correction voltage data by a fourth predetermined value.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block and a second predetermined value, and the reference of the target block. The sum of values obtained by subtracting the respective values of the reference image data signals of the corresponding reference blocks from the corresponding image data signals is multiplied by a third predetermined value, and the image data signals of the reference blocks are used. An image data processing method, characterized by being a calculation method of adding a value obtained by multiplying the corrected voltage data by a fourth predetermined value.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block and a second predetermined value, and the reference of the target block. An image processing method comprising: adding a value obtained by multiplying a value obtained by subtracting each value of the image data signal of the reference block corresponding to each of the image data signal to a value obtained by multiplying a third predetermined value. Data processing method.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes a value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block and a second predetermined value, and the reference of the target block. A calculation method of adding a value obtained by multiplying a value obtained by subtracting each value of the reference image data signal of the reference block corresponding to each of the image data signals to a value obtained by multiplying a third predetermined value. Image data processing method.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes calculating a value obtained by multiplying a sum of values of the reference image data signals of the target block by a first predetermined value and a sum of values of the image data signals of the reference block. 2. A calculation method of adding a value obtained by multiplying a predetermined value of 2, a third predetermined value, and a value obtained by multiplying the correction voltage data used in the image data signal of the reference block by a fourth predetermined value. An image data processing method characterized by that.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
In the predetermined calculation method, a sum of respective values of the reference image data signal of the target block is multiplied by a first predetermined value, and a sum of values of the reference image data signal of the reference block is calculated. An operation of adding a value obtained by multiplying the second predetermined value, a third predetermined value, and a value obtained by multiplying the correction voltage data used in the image data signal of the reference block by a fourth predetermined value. A method for processing image data, characterized by being a method.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
The predetermined calculation method includes calculating a value obtained by multiplying a sum of values of the reference image data signals of the target block by a first predetermined value and a sum of values of the image data signals of the reference block. An image data processing method, which is a calculation method of adding a value obtained by multiplying a predetermined value of 2 and a third predetermined value.
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値とを加える演算方法であることを特徴とする画像データ処理方法。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal processing method for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image signal data,
When a certain block is a target block and a block selected before the target block is a reference block, the reference image data signal corresponding to the target block corresponds to at least the reference image data signal and the reference block. An image data signal or a reference image data signal, and the addition of the correction voltage data obtained by performing a predetermined calculation using the image data signal or the reference image data signal as an image data signal corresponding to the target block,
In the predetermined calculation method, a sum of respective values of the reference image data signal of the target block is multiplied by a first predetermined value, and a sum of values of the reference image data signal of the reference block is calculated. An image data processing method, which is an arithmetic method for adding a value obtained by multiplying a second predetermined value and a third predetermined value.
一の前記ブロックに対応する基準画像データ信号を1ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、
前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、少なくとも前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する前記画像データ信号とを用いてブロック毎に演算して生成された、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するための前記補正電圧データを求める演算処理回路を具備することを特徴とする画像データ処理回路。A plurality of scanning lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines. An image data signal for generating the image data signal used in an electro-optical device in which a voltage based on the image data signal is simultaneously supplied to each data line included in the block based on each sampling signal corresponding to the block A processing circuit,
A reference image data signal corresponding to one block is delayed by one block period and the correction voltage data is added as the image data signal corresponding to the one block;
When the one block is a target block and a block selected before the target block is a reference block, at least a standard image data signal corresponding to the target block and the image data signal corresponding to the reference block An arithmetic processing circuit for obtaining the correction voltage data for correcting a display ghost based on a voltage change of the image data signal between the target block and the reference block, which is generated by calculation for each block. An image data processing circuit comprising:
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
A value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block, a second predetermined value, and the reference image of the target block; The sum of values obtained by subtracting the respective values of the image data signals of the corresponding reference blocks from the corresponding data signals is multiplied by a third predetermined value, and the image data signal used in the image data signals of the reference blocks. An image data processing circuit which is a circuit for performing an operation of adding a value obtained by multiplying correction voltage data by a fourth predetermined value.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
A value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block, and a reference image of the target block; A sum of values obtained by subtracting each value of the reference image data signal of the corresponding reference block from each of the data signals is multiplied by a third predetermined value and used in the image data signal of the reference block. An image data processing circuit, which is a circuit for performing an operation of adding a value obtained by multiplying the correction voltage data by a fourth predetermined value.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
A value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block, and a reference image of the target block; A circuit for performing an operation of adding a value obtained by multiplying a value obtained by subtracting each value of the corresponding image data signal of the reference block from a value of each data signal to a third predetermined value. Image data processing circuit.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第1の所定の値を引いた値の総和に第2の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第3の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
A value obtained by multiplying a sum of values obtained by subtracting a first predetermined value from each of the reference image data signals of the target block, and a reference image of the target block; A circuit for performing an operation of adding a value obtained by multiplying a value obtained by subtracting each value of the reference image data signal of the reference block corresponding to each of the data signals to a value obtained by multiplying a third predetermined value. An image data processing circuit.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
The arithmetic processing circuit outputs a value obtained by multiplying a sum of values of the reference image data signals of the target block by a first predetermined value and a sum of values of the image data signals of the reference block. An operation is performed to add a value obtained by multiplying the predetermined value, a third predetermined value, and a value obtained by multiplying the correction voltage data used in the image data signal of the reference block by a fourth predetermined value. An image data processing circuit which is a circuit.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第4の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
The arithmetic processing circuit adds a value obtained by multiplying a sum of values of the reference image data signal of the target block by a first predetermined value and a sum of values of the reference image data signal of the reference block. An operation of adding a value obtained by multiplying a predetermined value of 2, a third predetermined value, and a value obtained by multiplying the correction voltage data used in the image data signal of the reference block by a fourth predetermined value. An image data processing circuit characterized by being a circuit to perform.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
The arithmetic processing circuit outputs a value obtained by multiplying a sum of values of the reference image data signals of the target block by a first predetermined value and a sum of values of the image data signals of the reference block. An image data processing circuit characterized by being a circuit for performing an operation of adding a value obtained by multiplying a predetermined value by a third predetermined value.
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第1の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第2の所定の値を掛けた値と、第3の所定の値とを加える演算を行う回路であることを特徴とする画像データ処理回路。A plurality of scan lines, a plurality of data lines, and transistors and pixel electrodes provided corresponding to the intersections of the scan lines and the data lines. An image data signal processing circuit for generating image signal data used in an electro-optical device that simultaneously selects the data lines included in the block based on each sampling signal corresponding to each block,
When outputting the reference image data signal plus correction voltage data as the image data signal,
When a block is a target block and a block selected before the target block is a reference block, a standard image data signal corresponding to the target block and an image data signal or a standard image data signal corresponding to the reference block A calculation processing circuit that adds a calculation result to the reference image data signal corresponding to the target block as the correction voltage data, and outputs the result as an image data signal.
The arithmetic processing circuit adds a value obtained by multiplying a sum of values of the reference image data signal of the target block by a first predetermined value and a sum of values of the reference image data signal of the reference block. An image data processing circuit, which is a circuit for performing an operation of adding a value obtained by multiplying a predetermined value of 2 and a third predetermined value.
該画像データ処理回路の出力するデジタル信号である画像データ信号をアナログ信号に変換するD/A変換回路と、
該D/A変換回路が出力する画像信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、
前記走査線を順次選択する走査線駆動回路と、
前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、
各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路と
を備えたことを特徴とする電気光学装置。An image data processing circuit according to any one of claims 10 to 18,
A D / A conversion circuit for converting an image data signal which is a digital signal output from the image data processing circuit into an analog signal;
A parallel circuit for extending the time axis and parallelizing the image signal output from the D / A converter circuit according to the number of image signal lines constituting the block;
A scanning line driving circuit for sequentially selecting the scanning lines;
A data line driving circuit for generating each sampling signal for sequentially selecting a block in which a plurality of image signal lines are grouped together;
An electro-optical device, comprising: an image signal supply circuit that supplies the parallel image signal to each of the data lines belonging to the selected block based on each sampling signal.
画像データ処理回路の出力する画像データ信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、
該並列化回路の出力する画像データ信号をアナログ信号に変換するD/A変換回路と、
前記走査線を順次選択する走査線駆動回路と、
前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、
各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路と
を備えたことを特徴とする電気光学装置。An image data processing circuit according to any one of claims 10 to 18,
A parallelizing circuit for extending and parallelizing the image data signal output from the image data processing circuit in accordance with the number of image signal lines constituting the block;
A D / A conversion circuit for converting an image data signal output from the parallel circuit into an analog signal;
A scanning line driving circuit for sequentially selecting the scanning lines;
A data line driving circuit for generating each sampling signal for sequentially selecting a block in which a plurality of image signal lines are grouped together;
An electro-optical device, comprising: an image signal supply circuit that supplies the parallel image signal to each of the data lines belonging to the selected block based on each sampling signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000145339A JP3800926B2 (en) | 2000-05-17 | 2000-05-17 | Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000145339A JP3800926B2 (en) | 2000-05-17 | 2000-05-17 | Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001324953A JP2001324953A (en) | 2001-11-22 |
JP3800926B2 true JP3800926B2 (en) | 2006-07-26 |
Family
ID=18651862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000145339A Expired - Fee Related JP3800926B2 (en) | 2000-05-17 | 2000-05-17 | Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3800926B2 (en) |
-
2000
- 2000-05-17 JP JP2000145339A patent/JP3800926B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001324953A (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3570362B2 (en) | Driving method of electro-optical device, image processing circuit, electro-optical device, and electronic apparatus | |
US6753840B2 (en) | Image processing system and method of processing image data to increase image quality | |
US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
US8102343B2 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
US7330180B2 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
JP3498734B2 (en) | Image processing circuit, image data processing method, electro-optical device, and electronic apparatus | |
JP3606270B2 (en) | Electro-optical device driving method, image processing circuit, electronic apparatus, and correction data generation method | |
US7148871B2 (en) | Liquid crystal display device, liquid crystal display device driving method, and liquid crystal projector apparatus | |
JP2006003866A (en) | Electro-optical device, driving circuit thereof, and electronic apparatus | |
JP6182914B2 (en) | Electro-optical device and electronic apparatus | |
JP2006030362A (en) | Device and method for image processing | |
US6674422B2 (en) | Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment | |
WO2005073953A1 (en) | Image signal correcting method, correcting circuit, electrooptic apparatus and electronic device | |
JP3800926B2 (en) | Image data processing method, image data processing circuit, electro-optical device, and electronic apparatus | |
JP3882443B2 (en) | Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus | |
JP2003345457A (en) | Timing generator circuit, display device and portable terminal | |
JP2004126551A (en) | Electro-optical device and electronic apparatus | |
US20040107390A1 (en) | Timing adjustment circuit, drive circuit, electrooptic device and electronic equipment | |
JP3775137B2 (en) | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus | |
JP4049041B2 (en) | Image processing circuit, image data processing method, electro-optical device, and electronic apparatus | |
JP4045752B2 (en) | Image processing circuit, image data processing method, electro-optical device, and electronic apparatus | |
JP2002062857A (en) | Method and circuit for driving electro-optical device, electro-optical device, and electronic equipment | |
JP2002149137A (en) | Picture processing circuit and picture data processing method, optoelectronic device, and electronic equipment | |
JP6167573B2 (en) | Electro-optical device and electronic apparatus | |
JP4017000B2 (en) | Electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |