JP3799302B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3799302B2 JP3799302B2 JP2002176539A JP2002176539A JP3799302B2 JP 3799302 B2 JP3799302 B2 JP 3799302B2 JP 2002176539 A JP2002176539 A JP 2002176539A JP 2002176539 A JP2002176539 A JP 2002176539A JP 3799302 B2 JP3799302 B2 JP 3799302B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- circuit
- period
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 76
- 230000004397 blinking Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000006641 stabilisation Effects 0.000 description 15
- 238000011105 stabilization Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- MINPZZUPSSVGJN-UHFFFAOYSA-N 1,1,1,4,4,4-hexachlorobutane Chemical compound ClC(Cl)(Cl)CCC(Cl)(Cl)Cl MINPZZUPSSVGJN-UHFFFAOYSA-N 0.000 description 1
- AGCPZMJBXSCWQY-UHFFFAOYSA-N 1,1,2,3,4-pentachlorobutane Chemical compound ClCC(Cl)C(Cl)C(Cl)Cl AGCPZMJBXSCWQY-UHFFFAOYSA-N 0.000 description 1
- 101150049492 DVR gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
- H05B41/3927—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by pulse width modulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
- H05B41/2822—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
- H05B41/2824—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using control circuits for the switching element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0237—Switching ON and OFF the backlight within one frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置に係り、これに備えられた液晶表示パネルに表示される動画像の輪郭のボヤケを抑え且つその表示画面の輝度を確保するに好適な光源装置の構造に関する。
【0002】
【従来の技術】
近年、テレビジョン装置等の所謂動画像を表示する映像機器への液晶表示装置(液晶表示モジュール)の搭載が検討され、これをブラウン管等の陰極線管を用いた映像機器に代えて販売する動きが活発化している。
【0003】
しかしながら、画像をインパルス的に画面に表示する陰極線管に対し、画像をフレーム期間毎に画面にホールド(hold)する液晶表示装置では、フレーム期間毎に画面内を動く物体の輪郭がフレーム期間毎に完全に消去されず、この輪郭に帯状のボヤケを形成していた。
【0004】
これに対し、フレーム期間毎に液晶表示装置に備えられた光源装置(バックライトとして知られる)を周期的にオフし、映像機器のユーザの視野から1フレーム期間前の映像を消す技術が検討されている。このような技術は、例えば特開2001−108962号、特開2001−125066号、及び特開2002−123226号の各公報に記載されている。これらの公報に記載されているフレーム期間毎に液晶表示装置の光源を一定期間に亘り消灯させる技術では、この一定期間での液晶表示パネルへの光照射の停止に因り、表示画面の輝度が低下した。また、冷陰極蛍光ランプ、キセノン・ランプ、蛍光管等、管球内に発生させた電離気体等から光を輻射させる光源(以下、放電管と呼ぶ)では、この放電管へのランプ電流供給のオン/オフ制御に対する発光量の増減の遅れから、これを備えた光源装置を点滅動作(Blinking Operation)させても、液晶表示パネルに表示される画像のコントラスト比は十分に改善され得ない。
【0005】
一方、光源装置をフレーム期間より短い周期でオン/オフし、その発光量を制御するバースト駆動法(Burst Operation Method)が例えば特開平11−299254号公報や特開2000−78857号公報にて論じられている。特開平11−299254号公報には上記放電管の駆動回路に供給される電圧パルス群をバースト信号に応じて間引く技術が、特開2000−78857号公報には上記放電管に印加される交流電界をバースト信号に応じて間欠的に発振させる技術が夫々記載される。
【0006】
【発明が解決しようとする課題】
液晶表示装置による動画像のコントラスト比を高めるにあたり、本発明者は光源駆動回路に備えられた調光回路へバースト信号を入力し、光源装置の点滅動作(Blinking Operation)における点灯期間にてランプ電流をバースト信号に応じ間欠的に放電管へ供給した。この本発明者による試みでは、液晶表示パネルに1フレーム期間分の画像データを入力する期間を点灯期間と消灯期間とに分け、この点灯期間にてバーストON期間とバーストOFF期間とを複数回繰り返す。
【0007】
このようにしてフレーム期間毎に光源装置の消灯に因る表示画面の輝度低下をその点灯期間で補うも、この点灯期間に含まれる複数のバーストOFF期間による液晶表示パネルへの光照射量の低下を複数のバーストON期間にて表示画像のコントラスト比を損なうことなく補うことは不可能であった。その1番目の理由は、上記放電管を光源装置に用いる場合、その放電をバーストOFF期間に維持することが不可能であり、上記点灯期間においても上記消灯期間に類似した状態が生じることである。2番目の理由は、バーストOFF期間からバーストON期間に移る段階で、消灯状態にある放電管内に定常的な放電を再開させるまでに所定の時間を要するため、点灯期間における放電管の輝度がバーストON期間とバーストOFF期間との比率(デュティ比)により一義的に制御できない(所望の明るさに調整し難い)ことである。
【0008】
また、2番目の理由に関連し、バーストON期間に放電管に供給するランプ電流を増大させると、その定常的な放電に到る所要時間も増え、更に光源駆動回路から不測の雑音(異常音とも呼ぶ)が生じる。特に後者の雑音は、液晶表示装置のユーザに不快感を与えると指摘される。
【0009】
【課題を解決するための手段】
本発明は、上述の技術的な課題に鑑み、液晶表示装置に備えられた光源装置を間欠的に動作させるに好適な光源駆動回路及びその駆動方法を提供する。
【0010】
本発明による液晶表示装置の代表的な一例は、
(a)液晶表示パネルと、フレーム期間毎に点滅動作する放電管を有する光源装置と、上記放電管を駆動する光源駆動回路とを備え、
(b)上記光源駆動回路は、上記点滅動作における点灯期間に上記放電管をバースト駆動させるために、バースト信号が有するバースト周波数に同期した電圧パルスを受ける1次側回路と、この1次側回路で生じた交流電圧を上げて出力する変圧回路と、この変圧回路から出力される交流電圧を上記放電管に印加する2次側回路とを含み、
(c)上記1次側回路は、第1の抵抗を介して上記電圧パルスが供給されるベースと、上記変圧回路の一端に接続されるコレクタとを有する第1の能動素子と、第2の抵抗を介して上記電圧パルスが供給されるベースと、上記変圧回路の他端に接続されるコレクタとを有する第2の能動素子と、上記第1の能動素子のベースと前記第2の能動素子のベースとに接続されたコイルと、上記第1の能動素子のエミッタと上記第2の能動素子のエミッタとにコレクタが接続され、エミッタが基準電位に接続され、バーストオン期間にはオン状態となりバーストオフ期間にはオフ状態となる第3の能動素子とを有し、且つ、
(d)上記放電管に印加される電圧の振幅は、上記バーストオン期間よりも上記バーストオフ期間で大きく、上記放電管の電流の振幅は、バーストオフ期間において、0ではなく、かつ、バーストオン期間よりも小さいことを特徴とする。
【0011】
本発明による上述の液晶表示装置には、次のような機能や構造を付加させると良い。
【0012】
その1番目は、上記第1の能動素子のエミッタと上記第2の能動素子のエミッタと、上記基準電位との間には、受動素子が接続されていてもよい。
【0013】
その2番目は、上記第3の能動素子の上記オン状態と上記オフ状態との切り替えは、上記バースト信号と、画像表示を制御する信号とを加算して得られた信号によってなされるとよい。
【0014】
その3番目は、上記放電管は、上記バーストオフ期間においても消灯しないようにすることである。
【0015】
以上に記した本発明の作用並びに効果、及びその望ましき実施形態の詳細に関しては、後述の説明で明らかになろう。
【0016】
【発明の実施の形態】
以下、本発明の具体的な実施形態をこれに関連する図面を参照して説明する。以下の説明にて参照する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0017】
<実施例1>
本実施例の液晶表示装置を図1乃至図8を参照して説明する。
【0018】
図7は、本実施例の液晶表示装置の概要を示す模式図である。本実施例の液晶表示装置は、液晶表示パネルPNL、上記液晶表示パネルの一方の主面に対向して設けられ且つ交流電界により駆動される放電管LPを有する光源装置LUM、及び上記交流電界を生成する光源駆動回路DRVからなる。これらの要素を組み立てて液晶表示モジュール等の製品を完成させるに必要な実装部品等は、図7にて省略されている。
【0019】
図7に示される如く、光源駆動回路DRVは、変圧器TRFMを境にその外部から直流電流を受け且つこれを交流電流に変換する1次側回路と、この1次側回路で生じた交流電流に放電管LPにおける放電開始に応じた電圧振幅を与え且つこれを放電管LPに供給する2次側回路とに分けられる。本実施例では、放電管LPとして冷陰極蛍光ランプ(Cold Cathode Fluorescent Lamp,以下、CFLとも略す)が用いられる。
【0020】
1次側回路は、直流電源から受けた電流を調光回路にて放電管LPの発光輝度に合わせて調整し、調光回路からインバータ回路に入力された電流に交流の電圧波形を重畳して変圧器TRFMの1次側コイルに入力する。変圧器TRFMでは、その1次側コイルの電磁誘導を受けて、2次側コイルに高電圧の交流電流が生じる。2次側コイルに生じた交流電流は放電管LPに供給されるが、放電管LP内での放電の開始(所謂点灯開始)から当該放電の自続(点灯状態の維持)に到る過程でランプ電圧(放電管LPの電極間に生じる電位差)及びランプ電流(放電管LPの電極間に生じる電流)が大きく変動する。光源駆動回路DRVの2次側回路を斯様な電圧及び電流の変動に対して安定に動作させるため、この2次側回路には安定化素子が設けられる。図7に示す光源駆動回路DRVでは、容量素子(バラスト・コンデンサとも呼ばれる)CBが安定化素子として用いられる。
【0021】
一方、図7に示す光源装置LUMは、放電管LPとこれからの光をその側面で受け且つその主面の一方から放射させる導光板GLBとを有する所謂エッジライト型(Edge−Light type)の構造を有する。この構造では、その名のとおり、液晶表示パネルPNLの光源装置に対向する主面に対して放電管LPの位置が脇に逸れる。光源装置LUMは、このエッジライト型に代えて、放電管LPを液晶表示パネルPNLの主面に対向させる所謂直下型バックライト(Direct Backlight)としてもよい。
【0022】
図7に示す液晶表示パネルPNLは、その隣接し合う2辺に印刷回路基板PCB1,PCB2が接続され、夫々の印刷回路基板には液晶表示パネル内に設けられた複数の画素の動作を制御する複数の駆動素子IC1,IC2が夫々備えられる。
【0023】
図1(A)は、図7に示した光源駆動回路DRVの詳細を示す回路ブロック図であり、図1(B)はこの回路ブロック図にスイッチング素子(能動素子)T1,T2,T3として示されるNPN型のバイポーラ・トランジスタ(NPN-type Bipolar Transistor)の説明図である。図1(C)は、NPN型のバイポーラ・トランジスタの動作を説明する簡略化されたバンド図である。図1(D)は、PNP型のバイポーラ・トランジスタ(PNP-type Bipolar Transistor)の説明図である。
【0024】
図7に示された調光回路は図1(A)においてCFL電流安定化回路に相当し、図7にて示されないCFL電流検出帰還回路やPulse整形回路が本実施例の光源駆動回路DRVの特徴の一つとして追加されている。上述のように、放電管LPにおける放電条件(これによる発光輝度)は、調光回路における電流及び電圧の調整により制御される。光源駆動回路DRVの1次側回路にて、直流の電流及び電圧を断続的に発生させて(例えば、矩形のパルスで)放電管LPの輝度制御を行う調光回路は、DC(直流)−DC(直流)コンバータとも呼ばれ、後述のバースト駆動による放電管の点灯では、その断続間隔(デュティ比)で2次側回路に生じるランプ電流ILを所望の点灯輝度に合わせて安定化させる。
【0025】
これに対し、図1(A)の破線枠内に示された回路(図2(A)にて拡大して後述)は、その変圧器TRFMの1次側コイルの一端(I)と他端(II)との電位を周期的に反転させ、放電管LP内の電極間に交流電界を発生させる。本実施例による光源駆動回路DRVの2次側回路で見れば、先述の直流電圧のチョッピング(Chopping)で放電管LPの一端に生じた電圧パルスの極性を、この破線枠内の回路で周期的に反転させるように処理する。但し、電圧パルスが断続される周期に比べ、この極性を反転させる周期は短い。CFL電流検出帰還回路は、後述する放電管LPのバースト駆動(Burst Operation)にて、2次側回路の動作状態をCFL電流安定化回路に帰還させ、2次側回路の動作の安定性を損なわずにCFL電流安定化回路に電圧及び電流を変調させる。さらに、Pulse整形回路(そのマッチング抵抗RM1,RM2を含む)は本実施例に特有のものであり、その機能については後述する。
【0026】
図1(A)に示す本実施例の光源駆動回路DRVを、その主要な部分を拡大して示す図2(A)と、この部分に対応する従来の光源駆動回路のそれを拡大した図2(B)とを参照して説明する。
【0027】
図2(A)及び図2(B)に示された回路は、本実施例及び従来の光源駆動回路において、放電管に設けられた一対の電極の一方の電位を他方のそれに対して変調する交流電界を発生する。例えば、図1のランプ電流安定化回路からV0の電圧信号をこの回路に入力した場合、変圧回路TRFMの1次側コイルの端部(I)と端部(II)との間には電圧範囲:2V0の交流電圧が現れる。この回路に入力された電圧信号V0は、これに設けられた抵抗R1とインダクタンスL0により、スイッチング素子T1及びT2(本実施例ではバイポーラ・トランジスタのコレクタCとエミッタEとの間)の交互に電流を発生させる。図1(A)に示す漏洩磁束型の変圧回路TRFMを備えた光源駆動回路DRVにおいて、インダクタンスL0はその1次側に第3のコイルとして…1次側コイルとともに…配置される。従って、インダクタンスL0はしばしば3次コイルとも呼ばれ、本明細書においても斯様に表記する。
【0028】
このようにして1次側回路で生じた交流電圧は、変圧回路TRFMの1次側コイルにて、スイッチング素子T2でのベース電流生成時にその端部(I)の電位を端部(II)のそれより高め、スイッチング素子T1でのベース電流生成時に端部(II)の電位を端部(I)のそれより高める動作を繰り返し、その2次側回路に交流電圧を誘起させる。
【0029】
別の見方をすれば、スイッチング素子T1及びT2が交互にオンされるに伴い、1次側コイルの両端部(I),(II)間の極性が反転する。従って、図2(A)及び図2(B)に示された回路はインバータ回路とも呼ばれ、その2次側から出力される電圧VINVを本実施例ではインバータ出力電圧と呼ぶ。また、スイッチング素子T1,T2としてNPN型のバイポーラ・トランジスタを用いる本実施例では、双方のコレクタ領域Cの極性が反転するゆえ、この種のインバータ回路はコレクタ共振型ともよばれる。
【0030】
図2(B)に示される従来のインバータ出力回路は、その2次側に交流電圧を生成させるスイッチング素子T1及びT2の一端(エミッタ…Emitter…E側)を接地電位(本明細書では便宜的に液晶表示装置等における基準電位をもこれに含ませる)にしている。スイッチング素子T1及びT2の他端(コレクタ…Collector…C側)には、上記1次側コイルを介してV0の電圧信号が印加されるが、スイッチング素子T1及びT2の一方に電流が生じることにより、この一方のスイッチング素子の他端の電位が接地電位に転じる。従って、スイッチング素子T1及びT2の夫々の他端の電位差が1次側コイルの端部(I)と端部(II)との間に電位差を発生させる。
【0031】
一方、図2(A)に示される本実施例のインバータ出力回路は、その2次側に交流電圧を生成させるスイッチング素子T1及びT2の一端(エミッタE側)と上記接地電位との間に抵抗素子(受動素子の一例)R5とスイッチング素子(能動素子)T3とを並列に接続する。抵抗素子R5は、スイッチング素子T3のオン状態(スイッチング素子T3に電流が生じる状態)における電流路より高い抵抗を持つ。なお、本実施例においては、スイッチング素子T1、T2及びT3のいずれもバイポーラ・トランジスタを用いているため、その夫々の電流路の抵抗をコレクタ−エミッタ間抵抗(又はC−E抵抗)と記す。スイッチング素子として電界効果型トランジスタを用いる場合は、チャネル(Channel)抵抗と呼ぶ。
【0032】
図2(A)に示されるようなインバータ回路を備えた本実施例の光源駆動回路(図1(A)参照)のバースト駆動を説明する前に、バースト駆動の概要について図3(A)を図3(B)とともに参照して説明する。液晶表示装置による表示画像のコントラスト比を高め、又はこれにより表示される動画像の輪郭を鮮明にするために、特開2002−123226号公報や特開2001−108962号公報では光源装置による液晶表示パネルへの光照射を間欠的に行い又はこの動作を表示画像のフレーム期間に同期させる技術が論じられている。これらの公報にて論じられた光源(ランプ)の点灯に対応するインバータ回路の1次側における制御信号の電圧波形は、図3(B)に示すように所定の間隔をおいてVON(光源の点灯電圧)と0(又はVOFF:光源の消灯電圧)とのいずれかの電圧値を示す。図3(B)においては、NTSC方式により60Hzの周波数で1フレーム期間毎の画像表示を行う液晶表示装置の動作において、1フレーム期間の映像が液晶表示装置の画面に形成される時間:16.7msec(ミリ秒=10- 3秒)にランプの点灯期間と消灯期間とが1回ずつ含まれる。また、消灯期間における液晶表示パネルの輝度低下は、点灯期間におけるインバータ回路の1次側での制御信号の電圧値:VONを制御して低減される。
【0033】
これに対して、バースト駆動法(Burst Driving Method)が適用される光源装置では、図3(A)に示される1フレーム期間の前半(図3(B)における上記点灯期間に相当)の如く、インバータ回路の1次側の電流を複数の電圧パルスに分割する。これらの電圧パルスの期間(以下、バーストON期間:TImax)と、その夫々を隔てる期間(以下、バーストOFF期間:TImin)との比率(以下、バースト駆動における「デュティ比(Duty Ratio)」)は、光源駆動回路DRVに入力されるバースト信号(Burst Signal)で調整される。
【0034】
バーストON期間TImaxが開始される第1の時刻からこれに続く次のバーストON期間TImaxが開始される第2の時刻までの間隔(期間:TImax+TImin)の逆数はバースト駆動の周波数とも呼ばれ、上記デュティ比同様にバースト信号に応じて光源駆動回路DRVで設定される。バースト駆動の周波数は、液晶表示パネルにおける画像表示のフレーム周波数(上記1フレーム期間の逆数)より高く、且つインバータ回路で交流に変換されるランプ電流(図1(A)にILと表示)の周波数(以下、インバータ周波数と記す)より低い。インバータ周波数は、液晶表示装置の用途及び仕様に応じて25kHz〜150kHzの範囲内のいずれかの値を有し、例えばモニタやテレビジョン用の液晶表示装置では40kHz〜50kHzの範囲内に設定されることが多い。インバータ周波数は、放電管LPに生成する電界の方向を周期的に反転させて、この放電管LP内部の壁面や電極の局部的な劣化を防ぐ。一方、バースト駆動の周波数は数百Hz〜数kHzの範囲にて調整され、例えば、300Hz(上記(TImax+TImin)にして、3.3msec)に設定される。
【0035】
バースト駆動法では、上述の電圧パルスのデュティ比及び周波数とともに、バーストON期間TImaxにおける1次側回路の電圧振幅や電流振幅も調整される。これにより、ランプの消灯期間(図3(A)の1フレーム期間後半)にて生じる光源装置の輝度低下を抑える。
【0036】
図1(A)の破線枠内に図2(B)に示すインバータ出力回路を設けた光源駆動回路DRVの場合、バースト信号はCFL安定化回路(調光回路)に入力され、インバータ回路に入力される電圧パルスの電圧値V0とそのデュティ比を決める。また、CFL安定化回路からインバータ回路に供給される電流は変圧回路TRFMの1次側コイルにその中間点(a点)から入るのみならず、このインバータ回路において差動回路をなすトランジスタT1,T2の夫々のベースにも抵抗R1,R2及び3次コイルL0を経由して流入する。これにより、上述の如くトランジスタ(スイッチング素子)T1及びT2が交互にオンされ、1次側コイルの両端部(I),(II)間の極性が周期的に反転する。この極性反転の周期が上述のインバータ周波数となる。なお、抵抗R3,R4はトランジスタT1,T2の夫々のベース電位を所定の値に定める。
【0037】
図2(B)のインバータ出力回路を用いた光源駆動回路DRVでは、上記バーストOFF期間TIminにて上記トランジスタ(スイッチング素子)T1,T2のいずれもオフされるため、変圧回路TRFMの1次側コイルの一端(I)と他端(II)との電位差も消える。これに応じて、1次側コイルの電流も止まる。このようなバーストOFF期間TIminからバーストON期間TImaxに切り替わる時刻tstart附近にて光源駆動回路DRVの2次側回路に生じる電圧(ランプ電圧:VL)と電流(ランプ電流:IL)の夫々の波形を図4(B)に示す。
【0038】
図4(B)の時刻tstart前(バーストOFF期間)では、電圧VL及び電流ILのいずれも実質Zero−Levelに留まる。これに対し、バーストON期間の開始時刻tstartから約120μsec(マイクロ秒=10- 6秒)が経過した後にて、電圧VL及び電流ILのいずれの波形も定常的な振幅に落ち着く。図4(B)のバーストON期間にてVL波形及びIL波形に生じる短い周期での極性の反転は、上記放電管LP内部の局部的な劣化を防ぐランプ電圧及びランプ電流の周波数に応じ、その周期は6.6〜40μsecと上記(TImax+TImin)に比べて非常に短い。なお、図2(B)のインバータ出力回路を用いる場合、上記インバータ周波数(ランプ電圧VL及びランプ電流ILの極性反転の周期)は、上述のトランジスタT1,T2の交互にオンされる間隔により決まる。
【0039】
図4(B)のVL波形から明らかなように、放電管LPのバースト駆動期間内にて、バーストOFF期間にて実質無きに等しい電圧波形がバーストON期間開始の度に約120μsecに亘り異常に大きく振れ、その後定常状態に落ち着く。その電位差をZero−to−Peak(V0-p)で記すと、1.3kV0-pなる定常状態に対して最大で1.9kV0-pに到る。一方、バーストOFF期間にて実質Zero−LevelであるIL波形は、その振幅を上述の約120μsec間に徐々に広げ、VL波形が定常状態となる時刻辺りに所定の電流値に落ち着く。その電流値をZero−to−Peak(I0-p)で記すと16.5mA0-p、実効値(Ieff)で記すと8.8mArmsとなる。ここで、実効電流値の単位に付記されたrmsとは、この値が二乗平均値の平方根(Root Mean Square value)として算出されることを示す。この実効電流値:Irmsは、概ね次式で最大電流値:Imaxから近似的に算出される。
【0040】
Irms≡Imax/21/2≒Imax/1.414 …(式)
図2(B)のインバータ出力回路を用いた光源駆動回路DRVでは、上述の如く、バースト駆動の周波数に応じて1次側回路の電流及び電圧のオン/オフが繰り返される。このため、放電管LPからの輻射光の輝度がランプ電流ILに依存するという観点では、バーストON期間の開始毎にランプ電流ILの振幅がその定常値を得るに費やす約120μsecの時間の累積が、バースト駆動期間に亘る光源装置LUMから液晶表示パネルPNLへの光照射強度を弱める。また、バーストON期間の開始毎に生じるランプ電圧VLの一時的な電圧振幅の増大は、光源駆動回路DRVにおける単位時間当たりのエネルギー変化量を増加させ、光源駆動回路DRVに雑音を発生させた。
【0041】
これに対し、本実施例では図1(A)に示す如く、その破線枠内のインバータ回路を図2(A)に示すそれに準じたものに代えた。その特徴の一つは、スイッチング素子T1及びT2の夫々に備えられた一対の電極(スイッチされる電流の出入口となる)の変圧回路TRFMの1次側コイルに接続されない一方を図2(B)に示されるように接地電位や基準電位に直接接続せず、その間に新たなスイッチング素子T3と抵抗素子R5とを並列に配置した回路を挿入する。従って、図1(A)のスイッチング素子T1及びT2の夫々の一方の電極に接続されるb点の電位は、オン状態にあるスイッチング素子T3の電流路の抵抗又は抵抗素子R5のそれに拠り、接地電位又は基準電位に対して上昇する。
【0042】
本実施例の他の特徴は、上記バースト信号(これに呼応した信号も含む)をCFL電流安定化回路(調光回路)のみならず、このスイッチング素子T3の制御電極(スイッチング素子がバイポーラ・トランジスタの場合はベース電極、電界効果型トランジスタの場合はゲート電極)にも入力させる。バースト信号によるスイッチング素子T3の制御は、これをパルス整形回路(Pulse Regulation Circuit)に通し、バーストON期間TImaxにおいてはスイッチング素子T3をオンし、バーストOFF期間TIminにおいてはスイッチング素子T3をオフする。
【0043】
図1(A)のb点にスイッチング素子T3とともに並列に接続される抵抗R5の値は、スイッチング素子T3のオン時における電流路の抵抗より高く設定され、望ましくは、スイッチング素子T3のオフ時における電流路の抵抗より低くする。抵抗R5は、スイッチング素子T3のオフ時に電流IOFFがこれに流入して生じるb点の電圧上昇を、CFL電流安定化回路からインバータ回路に入る電流の電圧V0(接地電位又は基準電位に対する)より大きくするように設定するとよい。スイッチング素子T3としてNPN型のバイポーラ・トランジスタを用いる本実施例において、その電流路の抵抗はコレクタ領域Cから、ベース領域Bを経てエミッタ領域Eに至る半導体層の抵抗値(コレクタ・エミッタ間抵抗又はC−E抵抗と記す)と定義される。スイッチング素子T3として電界効果型トランジスタを用いる場合は、そのチャネル層(ゲート電極からの印加電界に応じてキャリア密度が増減する半導体層)の抵抗値がスイッチング素子T3の電流路の抵抗に相当する。
【0044】
図1(A)に示される光源駆動回路DRVの動作は、スイッチング素子T3をバイポーラ・トランジスタに限らず、一般的に図示した図2(A)のインバータ回路を用い、さらに図5(A)乃至図5(E)の各波形を参照して以下の如く説明される。なお、図5(A)は図1(A)のパルス整形回路からスイッチング素子T3に出力される電圧波形Vpgenを、図5(B)は図2(A)のスイッチング素子(バイポーラ・トランジスタ)T1及びT2のエミッタ電圧VEMIT…換言すれば、図2(A)のb点の電圧Vb…を、図5(C)は図2(A)のスイッチング素子T1又はT2のいずれか一方のベース電圧VBASEを、夫々示す。図5(B)に示されるTINVは、インバータ周波数の逆数を示し、図5(C)がスイッチング素子T1のベース電圧波形を示す場合、これに対してスイッチング素子T2のベース電圧波形は時間軸沿いに(TINV/2)だけシフトする。図5(D)及び図5(E)は、図2(A)の変圧回路TRFMの2次側から出力された交流電力により放電管LP(図1(A)参照)の電極間に生じる電位差(上記ランプ電圧)VL及び電流(上記ランプ電流)ILの波形を夫々示す。図5(A)乃至図5(E)の波形は、図5(A)の波形VpgenがHigh状態からLow状態に変る時刻を除き、互いに共通の横軸(時間軸)に対して描かれている。
【0045】
スイッチング素子T3がオンされるバーストON期間TImaxでは、CFL電流安定化回路から接地電位又は基準電位に対して電圧V0でインバータ回路に入る電流IONに対し、スイッチング素子T1,T2は交互にオンされ、そのいずれかから電流IONが常に上記b点に到達する。上述のように、スイッチング素子T3のオン時の電流路は、これに並列に配置された抵抗R5より低い抵抗値を示すため、b点に到達した電流IONは殆どスイッチング素子T3の電流路を経て接地電位又は基準電位に至る。
【0046】
図5(A)において、バーストON期間TImaxは電圧波形VpgenがHigh状態となる期間1(Period1)に相当し、図5(B)乃至図5(E)においても夫々の左半分に示される波形が期間1に対応する。上述のとおり、スイッチング素子T3のオン時の電流路の抵抗値は抵抗R5に比べて殆ど無視できるため、これを電流IONが通過してもスイッチング素子T3の両端に殆ど電位差は生じない。従って、b点における電位Vb(VEMIT)も図5(B)の左半分に示す如く、微弱な上昇が間欠的に生じるも、殆ど接地電位(又は基準電位)に留まるとみなせる。一方、スイッチング素子T1及びT2の各々のベース電圧VBASEは、上述の如く互いにTINV/2の位相差を示すも、図5(C)の左半分の如き波形を示す。
【0047】
スイッチング素子T1及びT2の各々のベース電圧VBASEの極性は、インバータ周波数(TINV −1)に応じて反転するも、その電圧値が正極性のあるレベルに達すると、そのベース領域Bからエミッタ領域Eへ流れるベース電流により所定の正電圧値又はその近傍にクランプ(clamp)される。本実施例のスイッチング素子T1,T2がNPN型のバイポーラ・トランジスタ(図1(B)参照)であることを考慮すると、そのオン状態で図1(C)の如くエミッタ領域Eからベース領域Bに多数の電子が流入し、その電位を相対的に下げることから、このベース電圧VBASEの特定の正電圧値へのクランプは容易に理解される。図5(C)の左半分の正極性側に破線で示された曲線は、ベース電流に因る電圧クランプが生じない場合のベース電圧VBASEの変動を仮想的に示す。このようなベース電圧VBASEの電圧クランプ期間は、スイッチング素子T1及びT2のそれぞれがオンする期間を示し、各々のオン期間は時間TINVの間隔で互いに時間TINV/2の位相差を保ちながら繰り返される。これにより、変圧回路TRFMの1次側コイルの一端(I)と他端(II)との間の電位差は時間TINV/2の周期で反転し、図5(D)及び図5(E)の左半分に示されるような波形を有するランプ電圧VL及びランプ電流ILが観測される。
【0048】
以上、図5(A)乃至図5(E)の左半分を参照して説明したバーストON期間TImaxでの光源駆動回路DRVの動作は、b点(図1(A)及び図2(A)参照)と接地電位(又は基準電位)との間にスイッチング素子T3の抵抗が入るが、実質的には図2(B)のインバータ回路を用いた光源駆動回路DRVのそれと同様と見なせる。
【0049】
しかしながら、次に説明するバーストOFF期間TIminでの光源駆動回路DRVの動作には、本発明の液晶表示装置に特有な作用が見られる。
【0050】
スイッチング素子T3がオフされるバーストOFF期間TIminでは、CFL電流安定化回路からインバータ回路のa点(変圧回路TRFMの1次側コイルの中間点,図1(A)及び図2(A)参照)への電圧V0の印加が停止される。また、バーストON期間TImaxにてスイッチング素子T1,T2を交互にオンさせた電圧変化(本実施例では、上述のベース電圧、図5(C)参照)もバーストOFF期間TIminでは停止し、夫々のスイッチング素子T1,T2の制御信号(本実施例では、上述のベース電流)は略一定の電圧値に固定される。本実施例のようにバイポーラ・トランジスタをスイッチング素子T1,T2に用いた場合、そのベース電位はバーストOFF期間TIminにて微小なゆらぎを示すもののコレクタ電位に近い値に保たれる。バイポーラ・トランジスタに代えて電界効果型トランジスタをスイッチング素子T1,T2に用いる場合にも、そのゲート電位はバーストOFF期間TIminにてソース電位(又はドレイン電位)に近い値に保たれる。従って、スイッチング素子T1,T2の種類(バイポーラ・トランジスタ、電界効果型トランジスタ等)に拘らず、その夫々を通過する電流量(NPN型バイポーラ・トランジスタではコレクタ領域Cからエミッタ領域Eに向かう電流値)は減少する。このようにして、バーストOFF期間TIminにスイッチング素子T1,T2の夫々からb点に流入する電流をIOFFと記す。
【0051】
本実施例のインバータ回路において、b点と接地電位(又は基準電位)との間に設けられたスイッチング素子T3はバーストOFF期間TIminにてオフされる。このため、b点と接地電位(又は基準電位)との間には、抵抗R5とオフ状態にあるスイッチング素子T3の電流路の抵抗RC-Eとを並列に配置した回路が形成される。スイッチング素子T3は、半導体層で形成された電流路のキャリア(Carriers,電子や正孔)密度を変化させて、その導通を制御するため、そのオフ時の抵抗値は非常に高い。従って、バーストOFF期間TIminにて、上記電流IOFFは実質的に抵抗R5のみを通過し、b点と接地電位(又は基準電位)との間には電位差:ΔV(単位:V)=IOFF(単位:A)×R5(単位:Ω)が生じる。その結果、図5(A)乃至図5(E)を参照して以下に説明される如く、放電管LPの輝度が消灯されることなく調整される。
【0052】
図5(A)において、パルス整形回路(図1(A)の参照)からスイッチング素子T3に出力される電圧波形VpgenがLow状態となる右側の期間2(Period2)がバーストOFF期間TIminに相当し、図5(B)乃至図5(E)においても夫々の右半分に示される波形が期間2に対応する。上述のとおり、電流IOFFが抵抗R5を通過することによりb点(厳密には、抵抗R5のb点側)の電圧が上昇する。バーストOFF期間TIminでは、CFL電流安定化回路によりインバータ回路へ電圧が印加されないため、b点の電位は接地電位(又は基準電位)のみならず、インバータ回路全域に対しても上昇する。その結果、b点の電位Vb(VEMIT)も図5(B)の右半分に示す如く、(TINV/2)なる周期で揺らぐも、バーストON期間TImaxに比べて高くなる。このようなb点の電位上昇に伴い、このb点からスイッチング素子T1,T2に向かう電流IGenが生じ、図2(A)に示す3次コイルL0を通して変圧回路TRFMの1次側コイルの一端(I)と他端(II)との間に交流電界を形成する。
【0053】
図2(A)に示される如く、本実施例のインバータ回路(1次側回路)には、上記電流IGenを発生させるための電源は設けられず、また斯様な電源に電気的に接続されない。換言すれば、インバータ回路の1次側と接地電位(又は基準電位)との間に受動素子(抵抗R5)を設け、且つこれにオフ状態のインバータ回路(1次側)に生じる電流IOFFを流すのみで、b点の電位を上げ、電流IGenを発生させる。また、上記電流IGenはバーストON期間に生じる電流IONとは逆にb点からスイッチング素子T1及びT2へ流れ、更に変圧回路TRFMの1次側コイルを通してスイッチング素子T1及びT2のベース領域Bに交互に電圧を印加させる。従って、図2(A)に示す本実施例のインバータ回路に含まれる一対のスイッチング素子T1,T2(差動回路をなす)及び抵抗R5は、バーストOFF期間TIminにて、その1次側に生じる電流IOFFをその1次側に帰還させ、その2次側から交流電圧を出力させる自励型(Self-Excited type)の交流電力発生器として作用する。
【0054】
バーストOFF期間TIminにて、スイッチング素子T1及びT2の各々のベース電圧VBASEは、インバータ回路の1次側における自励回路としての動作に応じた電圧振幅を示し、その中心は図5(C)の右半分の波形の如く、0Vより正の電位に持ち上がる。バーストOFF期間TIminにおける斯様な1次側回路の動作により、変圧回路TRFMの2次側から交流電力が出力され、これにより放電管LPの電極間には図5(D)の右半分に示す如き波形を有する交流電圧(ランプ電圧)VLが生じる。バーストOFF期間TIminに生じるランプ電圧VLの波形は、図5(D)の左半分に示すバーストON期間TImaxのそれより大きい電圧振幅を有する。
【0055】
ところで、放電管LPを光源として利用する場合、その内部で自続的な放電を起こすことが必要となる。この自続放電は、放電管LP内に生じる電流(上記ランプ電流IL,放電電流とも呼ぶ)が所定の値(概ね10- 8〜10- 7A)を越したときに開始され、この電流値が増えるに従い前期グロー放電、正規グロー放電のいずれかに分類される。一方、自続放電の可否は、ランプ電流ILの値に対するランプ電圧VLの組合せで決まり、ランプ電流ILが上昇するにつれて、自続放電に好適なランプ電圧VLは下がる。前期グロー放電と正規グロー放電とは、数mA(ミリ・アンペア)のランプ電流IL値(放電管や放電条件に応じて電流値は変動する)を境にして分かれ、前期グロー放電に好適なランプ電流ILに対するランプ電圧VLの微係数は正規グロー放電に好適なそれより大きい。
【0056】
自続放電に好適なランプ電流ILとランプ電圧VLとの関係を、図6に黒丸でプロットされた実線グラフとして示す。上述した自続放電の可否の観点から左端の4つの黒丸プロットを無視すると、この実線グラフは右側に向けて下降し、その勾配は左側(ランプ電流IL1側)に向けて増大する。従って、図5(D)に示す如く、バーストOFF期間(期間2)におけるランプ電圧VLの振幅をバーストON期間(期間1)でのそれより大きくすることで、バーストOFF期間(期間2)におけるランプ電流ILの振幅を、図5(E)に示す如くバーストON期間(期間1)でのそれより小さくし、放電管LPの輝度を下げる。例えば、バーストON期間で放電管LP内にランプ電流IL2(図6参照)で正規グロー放電を、バーストOFF期間で放電管LP内にランプ電流IL1(図6参照)で前期グロー放電を夫々生じさせると、双方の期間に跨りランプ電流ILが大きく変化するため、放電管LPの発光輝度の変調比率が高まる。このように駆動される放電管LPを光源装置LUMに備えた液晶表示装置では、光源装置LUMから液晶表示パネルに照射される光の輝度変調比率に応じて表示画像のコントラストも高まり、また、バーストOFF期間においても放電管LP内の放電が継続するため、この表示画像全体の輝度の低下が抑えられる。
【0057】
図6に黒丸プロットを付けて示された上述の実線グラフは、上述のとおり自続放電に好適なランプ電流ILとランプ電圧VLとの関係を示すが、特にその右半分(正規グロー放電領域)においてランプ電流ILの変化に対するランプ電圧VL1の変化は小さい。換言すれば、ランプ電圧VLの僅かな変動に対して放電を安定に継続するにはランプ電流ILを大きく変化させねばならない。図2(B)に示すインバータ回路では、バーストOFF期間の冒頭にて1次側回路への電圧信号入力が停止するとともに、その電流がスイッチング素子T1,T2から接地電位(又は基準電位)に掃き出されるため、変圧回路TRFMの1次側コイルの電位差が急激に消える。これにより、光源駆動回路DRVの2次側回路においては、ランプ電圧VLの変化にランプ電流ILが追従しきれず、放電管LP内の放電は止まらざるを得ない。
【0058】
これに対し、図2(A)に示す本実施例のインバータ回路では、1次側回路への電圧信号入力が停止されても、スイッチング素子T1,T2と接地電位(又は基準電位)との間に加えられた抵抗により1次側回路内部に自励回路を形成し、これにより1次側の電流は変圧回路TRFMの1次側コイルに電位差を与える。このため、バーストON期間からバーストOFF期間に掛けて光源駆動回路DRVの2次側回路に生じるランプ電圧VLの変動は、ランプ電流ILがこれに追従し得る範囲に制限され、その結果、放電管LP内の放電は止まることなくその輝度を変化させる。
【0059】
バースト期間(ON,OFFの双方含む)を通して放電管LP内の放電の維持させる本実施例での光源装置の駆動により、光源駆動回路DRVの2次側には図4(A)に示す如き波形のランプ電圧VLとランプ電流ILとが生じる。図4(A)の右側に示されたバーストON期間TImaxの定常状態にて、ランプ電圧VL1は1.1kV0-pなるZero−to−Peak値を、ランプ電流ILは16.5mA0-pなるZero−to−Peak値を夫々示す。また、図4(A)の左側に示されたバーストOFF期間TIminの定常状態にて、ランプ電圧VLは1.3kV0-pなるZero−to−Peak値を、ランプ電流ILは8.0mA0-pなるZero−to−Peak値を夫々示す。図4(A)と図4(B)との比較から明らかなように、図4(A)に示す本実施例では、バーストOFF期間TImi nにおいても、ランプ電圧VL及びランプ電流ILは夫々の振幅が所定の値(ゼロ:0を除く)に落ち着く定常状態を取る。また、本実施例では、バーストON期間TImaxの開始時刻:tstartの20μsec後には、ランプ電圧VL及びランプ電流ILのいずれも定常状態の振幅を示す。さらに、図4(B)の時刻:tstart後の120μsec内に見られたランプ電圧VL1の振幅の異常な上昇も、図4(A)では認められない。
【0060】
一方、図2(A)に示す本実施例のインバータ回路及び図2(B)に示すインバータ回路を夫々液晶表示装置の光源駆動回路DRVに組み込み、前者ではバースト信号をCFL電流安定化回路とパルス整形回路とに、後者ではバースト信号をCFL電流安定化回路のみに夫々入力して、夫々の液晶表示パネルに照射される光の輝度をバースト信号に応じて変調させた。その結果、表示画像のコントラストは双方の液晶表示装置にて互角であるものの、画面全体における輝度は図2(A)のインバータ回路を備えた本実施例の液晶表示装置にて高くなった。換言すれば、本実施例の液晶表示装置によりコントラスト比の高い画像が明るく表示される。また、バースト駆動期間にて光源駆動回路DRVから生じる雑音のレベルは、本実施例の液晶表示装置にてかなり低減されていた。図2(A)に示す本実施例のインバータ回路を備えた光源駆動回路DRVが図4(A)に示す電圧及び電流波形を、図2(B)に示すインバータ回路を備えた光源駆動回路DRVが図4(B)に示す電圧及び電流波形を夫々示すことと、前者のインバータ回路を備えた液晶表示装置と後者のそれを備えた液晶表示装置とを比較して得られた上記効果の相違とを照合すると、次のような結論が得られる。
【0061】
まず、本実施例のインバータ回路は、バーストOFF期間TIminにて放電管LP内を通過するランプ電流量をバーストON期間TImaxにおけるそれに比べて低減するため、液晶表示パネルに照射される光の強度は、その画面の明るく表示されるべき領域をより明るく、その画面の暗く表示されるべき領域をより暗く表示するように調整するものと結論付けられる。また、本実施例のインバータ回路は、バーストON期間TImaxにおける放電管LP内での放電をその期間の開始時刻から20μsec程度以内で定常状態に至らしめ、その間にランプ電圧VLを異常に増幅させることもない。従って、本実施例のインバータ回路(2次側)における単位時間当たりのランプ電圧VLの振幅変化は、図2(B)に示すインバータ回路のそれより緩やかであり、変圧回路TRFMを急激に励磁しないため、光源駆動回路DRVの雑音も知覚できない程度に低減されると結論付けられる。
【0062】
なお、図6には、駆動回路DRV周辺の雑音を低減するために今まで検討されてきた光源の改良技術の性能を参考として併せて記す。黒い四角のプロットとともに示された破線グラフは冷陰極蛍光ランプ(放電管LP)の外部の長手方向沿いに銅箔を配置した(近接導体効果を利用する)ときの、白丸プロットとともに示された実線グラフは上記銅箔を接地電位にしたときの、安定な自続放電に好適なランプ電圧VLとランプ電流ILとの組合せを示す。いずれのグラフも黒丸プロットとともに記された本実施例の実線グラフに比べてランプ電流IL軸沿いに短い。これは、近接導体効果を利用した放電管LPにおける自続放電を安定にするランプ電流ILのダイナミック・レンジが狭いことを反映し、この銅箔が放電管LPの周囲に大きな付加容量を形成することに起因すると考えられている。上述のように放電管LPの自続放電を安定化するランプ電流ILのダイナミック・レンジが広いほど、放電管LPの輝度変調の比率を大きくすることができるため、近接導体効果による放電管LP周辺の雑音抑制技術に比べて、本実施例のインバータ回路が放電管LPのバースト駆動の性能を格段に向上することが図6より明らかに理解される。
【0063】
本実施例では、図1(A)に示すようにスイッチング素子T1,T2,T3としてNPN型のバイポーラ・トランジスタを用いたが、調光回路及びインバータ回路の構成に応じ、これを図1(D)に示すPNP型のバイポーラ・トランジスタに置き換えてもよく、また図8に示す如く、電界効果型トランジスタ(ソース領域S,ゲート領域G,及びドレイン領域Dを有する)に置き換えてもよい。特にスイッチング素子T3は、バーストON期間とバーストOFF期間とでスイッチング素子T1,T2と接地電位(又は基準電位)との間の電気抵抗を変えられればよいため、半導体装置に限られるものではない。
【0064】
本実施例では、液晶表示パネルへのフレーム期間毎の映像データ転送タイミングを制御するフレーム同期信号をバースト信号とともにパルス整形回路に入力し、この映像データ転送に連動してスイッチング素子T3を制御する。このようにして光源駆動回路DRVを制御することで、フレーム期間毎の画面における映像表示タイミングと放電管LPの輝度変調タイミングとを合わせることにより、画面の輝度低下の抑止と映像のコントラストの向上とが両立される。しかしながら、フレーム同期信号をパルス整形回路又は光源駆動回路DRVに含まれる他の回路に入力させず、そのバースト駆動制御を液晶表示パネルへの映像データ転送と独立に行っても本発明の実施を妨げるものでない。
【0065】
さらに、図8に示す如く、変圧回路TRFMとして図1(A)に示す漏洩磁束型に代え、図8に示すような圧電型(例えば、特開2000−78857号公報参照)のトランスを用いてもよい。また、図8に示す如く、バースト信号をパルス整形回路を通さず、スイッチング素子T3及びCFL安定化回路に直接入力してもよい。さらに、図8に示すインバータ回路において、発振器(Oscillator)を3次コイルL0を含む図1(A)の共振回路を用い、CFL安定化回路から供給される電圧信号を電界効果型トランジスタからなるスイッチング素子T1及びT2のゲート領域Gに交互に印加してもよい。
【0066】
<実施例2>
本実施例の液晶表示装置では、その光源駆動回路DRVを図9に模式的に示されるように、スイッチング素子T1,T2のベース電位をスイッチング素子T4により変調させる。実施例1では、スイッチング素子T1,T2のベース電位と接地電位(基準電位)との間に設けられて、このベース電位を安定化していた抵抗R3,R4の接地電位側にスイッチング素子T4と抵抗R7(保護抵抗)とを並列に配置する。バーストON期間では、抵抗R3又はR4及びR7で接地電位(基準電位)よりスイッチング素子T1,T2のベース電位が決まる。これに対し、バーストOFF期間では電流IOFFと抵抗R5により接地電位(基準電位)より電位の上昇したb点から電流IGenがスイッチング素子T4のベース領域に流れ込み、これをオン状態にする。
【0067】
本実施例にて、スイッチング素子T4は負帰還信号増幅トランジスタとも呼ばれる。図1(A)と図9とを比較して明らかなように、バーストOFF期間にて生じた電流IGenは、図1(A)の場合、スイッチング素子T1,T2のいずれかの電流路を通らねば、変圧回路TRFMに到達し得ない。バーストOFF期間ではスイッチング素子T1,T2がオフ状態にあるため、夫々のエミッタ領域Eの電位を上げてコレクタ領域Cに至る電流を形成するまでの敷居が高い。従って、バーストOFF期間にこのインバータ回路を自励回路として機能させる条件設定が難しくなる可能性が否めない。
【0068】
これに対して、本実施例では図9に示すように、スイッチング素子T4を通して抵抗R3,R4と接地電位(基準電位)との間に電流を発生させる。これに伴い、抵抗R3並びにR4及び3次コイルL0からスイッチング信号T1,T2を交互にオン状態にする信号が生じる。従って、バーストOFF期間にて生じた電流IGenは、スイッチング素子T1,T2を経て変圧回路TRFMに至る電流路形成の敷居をスイッチング素子T4を通して自力で下げる。換言すれば、本実施例のインバータ回路をバーストOFF期間に自励回路として機能させる条件設定はかなり容易になる。
【0069】
本実施例では、光源駆動回路DRVの1次側に直流電流源DCSを設け、その低電圧側(放電管LPのCold側に接続される側)を基準電位としている。ここで基準電位とは、直流電圧VDCに対して低電圧側、交流電圧VINV,VLに対して電圧振幅の中心又はその値が小さい側を指す。直流電源DCSが有する図示しない調光回路(CFL電流安定化回路)にはバースト信号として、PWM(Pulse Width Modulation)信号が入力され、インダクタンスL及びフューズFを通してインバータ回路に供給される直流電圧VDC及び直流電流IDCをチョッピングする。この直流電圧及び直流電流のチョッピングのデュティが放電管LPの輝度を決める。
【0070】
このPWM信号は、液晶表示パネルPNLへの画像データ転送を制御するフレーム同期パルス信号(垂直同期パルスとも呼ばれる)に加算されてポートSig.INからスイッチング素子T3に印加される。このように放電管LPの輝度を制御する信号(バースト信号)と液晶表示パネルにおける画像表示を制御する信号という性格の異なる2種類の信号を加算することで、光源装置LUMの駆動が表示画像をより引き立てるように制御される。
【0071】
なお、本実施例の液晶表示装置においても、表示画像のコントラスト比が改善されながら、画面全体の輝度も向上されるという先述の実施例1の液晶表示装置に比べて遜色のない効果が得られた。また、光源駆動回路DRVを含めた光源装置LUMから発生される雑音も、液晶表示装置のユーザの耳障りにならないレベルに抑えられた。
【0072】
【発明の効果】
以上の実施例から明らかなように、本発明による液晶表示装置は、従来のそれに比べて表示画像のコントラスト比を高めるとともに、その画面全体における輝度をも高めた。従って、本発明によれば、ホールド型発光を用いた液晶表示装置においても、動的なテレビジョン映像を陰極線管並みの明瞭な輪郭で再現することが可能となり、動画像に生じるボヤケも著しく低減される。
【0073】
また、本発明による液晶表示装置は、これに組み込まれた光源装置(光源駆動回路を含む)をバースト動作させて動的な映像表示に生じる残像を解消するに際し、ユーザから耳障りと指摘された交流回路系の雑音を抑えることにも成功した。従って、液晶表示装置の光源装置をバースト動作させて、その寿命(特に冷陰極蛍光ランプ等の放電管の寿命)を延ばすとともに、雑音の少ない液晶テレビジョン装置を実現させる。
【図面の簡単な説明】
【図1】 図1(A)乃至(D)は本発明による液晶表示装置の実施例1に関し、図1(A)は図7の光源駆動回路DRVの詳細を示す回路ブロック図、図1(B)はこの回路ブロックのスイッチング素子T1,T2,T3をなすNPN型のバイポーラ・トランジスタの説明図、図1(C)はNPN型のバイポーラ・トランジスタの動作を説明する簡略化されたバンド図、及び図1(D)はPNP型のバイポーラ・トランジスタの説明図を夫々示す。
【図2】 図2(A)及び(B)は図1(A)に示す光源駆動回路DRVのインバータ回路(共振回路)を拡大して示し、図2(A)は本発明の実施例1の液晶表示装置に備えられたインバータ回路を、図2(B)は従来のインバータ回路を夫々示す。
【図3】 図3(A)及び(B)は液晶表示装置の光源装置の点滅動作の制御波形を示し、図3(A)は光源装置の点灯期間にて放電管をバースト駆動する場合の波形図を、図3(B)は1フレームにおける点灯期間にて放電管を連続的に点灯させる従来の場合の波形図を夫々示す。
【図4】 図4(A)及び(B)はバースト駆動される放電管に生じるランプ電圧VL及びランプ電流ILの波形を示し、図4(A)は本発明によるインバータ回路(図2(A)参照)でバースト駆動されたときの波形図を、図4(B)は従来のインバータ回路(図2(B)参照)でバースト駆動されたときの波形図を夫々示す。
【図5】 図5(A)乃至(E)は本発明による液晶表示装置の光源駆動回路DRV(図1(A)参照)の動作に係り、図5(A)はパルス整形回路からスイッチング素子T3に出力される電圧波形Vpgenの波形図を、図5(B)はスイッチング素子T1及びT2のエミッタ電圧VEMIT(b点の電圧Vb)の波形図を、図5(C)はスイッチング素子T1又はT2のいずれか一方のベース電圧VBASEの波形図を、図5(D)は放電管LPに生じる電位差(ランプ電圧)VLの波形図を、図5(E)は放電管LPに生じる電流(ランプ電流)ILの波形図を夫々示す。
【図6】 図6は、放電管に自続放電を発生させるに好適なランプ電流ILとランプ電圧VLとの関係を示すグラフである。
【図7】 図7は、実施例1の液晶表示装置の概要を示す模式図である。
【図8】 図8は、本発明による液晶表示装置の実施例1のインバータ回路において、スイッチング素子を電界効果型トランジスタに、変圧回路を圧電型トランスに夫々置き換えた一例を示す回路ブロック図である。
【図9】 図9は、本発明による液晶表示装置の実施例2の光源駆動回路DRVを示す回路ブロック図である。
【符号の説明】
T1,T2…インバータ回路に設けられたスイッチング素子、T3…インバータ回路への負帰還を制御するスイッチング素子、T4…負帰還信号増幅用スイッチング素子、TRFM…変圧回路、R1,R2,R3,R4…スイッチング素子T1,T2のベース電位設定用抵抗素子、R5…インバータ回路を自励発振させる抵抗素子、LP…放電管、CB…2次側回路の安定素子(容量素子)。
Claims (5)
- 液晶表示パネルと、フレーム期間毎に点滅動作する放電管を有する光源装置と、上記放電管を駆動する光源駆動回路とを備え、
上記光源駆動回路は、上記点滅動作における点灯期間に上記放電管をバースト駆動させるために、バースト信号が有するバースト周波数に同期した電圧パルスを受ける1次側回路と、該1次側回路で生じた1次側交流電圧を上げて出力する変圧回路と、該変圧回路から出力される交流電圧を上記放電管に印加する2次側回路とを含み、
上記1次側回路は、
第1の抵抗を介して上記電圧パルスが供給されるベースと、上記変圧回路の一端に接続されるコレクタとを有する第1の能動素子と、
第2の抵抗を介して上記電圧パルスが供給されるベースと、上記変圧回路の他端に接続されるコレクタとを有する第2の能動素子と、
上記第1の能動素子のベースと前記第2の能動素子のベースとに接続されたコイルと、
上記第1の能動素子のエミッタと上記第2の能動素子のエミッタとにコレクタが接続され、エミッタが基準電位に接続され、バーストオン期間にはオン状態となりバーストオフ期間にはオフ状態となる第3の能動素子とを有し、
上記放電管に印加される電圧の振幅は、上記バーストオン期間よりも上記バーストオフ期間で大きく、
上記放電管の電流の振幅は、バーストオフ期間において、0ではなく、かつ、バーストオン期間よりも小さいことを特徴とする液晶表示装置。 - 上記第1の能動素子のエミッタと上記第2の能動素子のエミッタと、上記基準電位との間には、受動素子が接続されていることを特徴とする請求項1に記載の液晶表示装置。
- 上記第3の能動素子の上記オン状態と上記オフ状態との切り替えは、上記バースト信号と、画像表示を制御する信号とを加算して得られた信号によってなされることを特徴とする請求項1又は2に記載の液晶表示装置。
- 上記放電管は、上記バーストオフ期間においても消灯しないことを特徴とする請求項1乃至3の何れかに記載の液晶表示装置。
- 上記第1の能動素子と上記第2の能動素子とを交互にオン状態とさせることで上記1次側交流電圧を生成していることを特徴とする請求項1乃至4の何れかに記載の液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002176539A JP3799302B2 (ja) | 2002-06-18 | 2002-06-18 | 液晶表示装置 |
US10/463,606 US7405721B2 (en) | 2002-06-18 | 2003-06-18 | Liquid crystal display device |
US12/213,523 US8089450B2 (en) | 2002-06-18 | 2008-06-20 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002176539A JP3799302B2 (ja) | 2002-06-18 | 2002-06-18 | 液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004020975A JP2004020975A (ja) | 2004-01-22 |
JP2004020975A5 JP2004020975A5 (ja) | 2005-02-10 |
JP3799302B2 true JP3799302B2 (ja) | 2006-07-19 |
Family
ID=31174819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002176539A Expired - Fee Related JP3799302B2 (ja) | 2002-06-18 | 2002-06-18 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7405721B2 (ja) |
JP (1) | JP3799302B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064740B2 (en) | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
JP4371765B2 (ja) * | 2003-10-17 | 2009-11-25 | Nec液晶テクノロジー株式会社 | 液晶表示装置 |
WO2005052673A2 (en) * | 2003-11-21 | 2005-06-09 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive color |
US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
KR100629510B1 (ko) * | 2004-01-29 | 2006-09-28 | 삼성전자주식회사 | 백라이트 인버터 시스템 및 그 시동 제어 방법 |
US8395577B2 (en) * | 2004-05-04 | 2013-03-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with illumination control |
US7602369B2 (en) * | 2004-05-04 | 2009-10-13 | Sharp Laboratories Of America, Inc. | Liquid crystal display with colored backlight |
US7777714B2 (en) * | 2004-05-04 | 2010-08-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive width |
US20050248553A1 (en) * | 2004-05-04 | 2005-11-10 | Sharp Laboratories Of America, Inc. | Adaptive flicker and motion blur control |
US7612757B2 (en) * | 2004-05-04 | 2009-11-03 | Sharp Laboratories Of America, Inc. | Liquid crystal display with modulated black point |
US7872631B2 (en) * | 2004-05-04 | 2011-01-18 | Sharp Laboratories Of America, Inc. | Liquid crystal display with temporal black point |
US7505018B2 (en) * | 2004-05-04 | 2009-03-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with reduced black level insertion |
US7532192B2 (en) * | 2004-05-04 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with filtered black point |
US7898519B2 (en) | 2005-02-17 | 2011-03-01 | Sharp Laboratories Of America, Inc. | Method for overdriving a backlit display |
US8050511B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
US8050512B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
US8836621B2 (en) * | 2004-12-15 | 2014-09-16 | Nlt Technologies, Ltd. | Liquid crystal display apparatus, driving method for same, and driving circuit for same |
KR101243402B1 (ko) | 2005-12-27 | 2013-03-13 | 엘지디스플레이 주식회사 | 액정표시소자의 하이브리드 백라이트 구동 장치 |
US8121401B2 (en) * | 2006-01-24 | 2012-02-21 | Sharp Labortories of America, Inc. | Method for reducing enhancement of artifacts and noise in image color enhancement |
US9143657B2 (en) * | 2006-01-24 | 2015-09-22 | Sharp Laboratories Of America, Inc. | Color enhancement technique using skin color detection |
US8941580B2 (en) * | 2006-11-30 | 2015-01-27 | Sharp Laboratories Of America, Inc. | Liquid crystal display with area adaptive backlight |
US7560871B2 (en) * | 2007-04-12 | 2009-07-14 | Osram Sylvania, Inc. | Ballast with socket-to-fixture voltage limiting |
JP2008295174A (ja) | 2007-05-23 | 2008-12-04 | Panasonic Electric Works Co Ltd | 揺動装置、同装置を用いた光走査装置、映像表示装置、及び揺動装置の制御方法 |
CN101389177A (zh) * | 2007-09-14 | 2009-03-18 | 群康科技(深圳)有限公司 | 调光电路 |
KR101338993B1 (ko) | 2007-11-22 | 2013-12-09 | 엘지디스플레이 주식회사 | 액정표시장치의 인버터회로 |
US8531082B2 (en) | 2010-08-27 | 2013-09-10 | Industrial Technology Research Institute | Actuator and method for using the same |
CN103998975B (zh) * | 2011-12-29 | 2018-09-21 | 英特尔公司 | 显示器背光调制 |
US11562702B2 (en) * | 2020-03-31 | 2023-01-24 | Sharp Kabushiki Kaisha | Dimming unit, and liquid crystal display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4495445A (en) * | 1983-06-06 | 1985-01-22 | General Electric Company | Brightness control for a vacuum fluorescent display |
JPH0210698A (ja) | 1988-06-29 | 1990-01-16 | Toshiba Lighting & Technol Corp | 放電灯点灯装置 |
WO1995012964A1 (en) * | 1993-11-03 | 1995-05-11 | Science Applications International Corporation | High efficiency uv backlighting system for rear illumination of electronic display devices |
JP3027298B2 (ja) * | 1994-05-31 | 2000-03-27 | シャープ株式会社 | バックライト制御機能付き液晶表示装置 |
KR0137917B1 (ko) * | 1994-10-28 | 1998-05-15 | 김광호 | 액정표시소자의 후면광원 구동회로 |
US6856519B2 (en) * | 2002-05-06 | 2005-02-15 | O2Micro International Limited | Inverter controller |
-
2002
- 2002-06-18 JP JP2002176539A patent/JP3799302B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-18 US US10/463,606 patent/US7405721B2/en not_active Expired - Fee Related
-
2008
- 2008-06-20 US US12/213,523 patent/US8089450B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7405721B2 (en) | 2008-07-29 |
US20040041782A1 (en) | 2004-03-04 |
JP2004020975A (ja) | 2004-01-22 |
US20080291155A1 (en) | 2008-11-27 |
US8089450B2 (en) | 2012-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3799302B2 (ja) | 液晶表示装置 | |
JP4972151B2 (ja) | 放電灯点灯装置、照明装置、及び液晶表示装置 | |
JP4249900B2 (ja) | 液晶ディスプレイ装置のバックライトのランプを減光する方法と装置 | |
JP4142845B2 (ja) | 液晶表示装置のバックライト装置 | |
JP4168660B2 (ja) | 放電灯点灯装置 | |
JP2005322504A (ja) | 冷陰極管点灯装置 | |
JP2008536459A (ja) | 放出電子機器を伴うロイヤー発振器 | |
JP3599570B2 (ja) | 放電灯の輝度調整方法及び放電灯点灯装置 | |
US6774579B2 (en) | Electric discharge lamp and electric discharge lamp drive apparatus | |
JPH10228993A (ja) | 圧電トランスインバータ装置 | |
US7764023B2 (en) | Capacitive coupling to aid ignition in discharge lamps | |
JP2002100496A (ja) | 平面ランプの調光装置 | |
KR101338993B1 (ko) | 액정표시장치의 인버터회로 | |
KR101441955B1 (ko) | 액정표시장치의 인버터회로 | |
JPH02282220A (ja) | 液晶表示装置のバックライト用蛍光ランプ駆動回路 | |
JP2008218291A (ja) | 液晶テレビジョン及び自励式インバータ回路 | |
KR100528698B1 (ko) | 램프의 구동장치 및 구동방법 | |
JP5035422B2 (ja) | 放電管点灯装置 | |
JPH0524157Y2 (ja) | ||
JP3975727B2 (ja) | 平板型光源装置 | |
JP2005011681A (ja) | 冷陰極管の駆動装置 | |
KR20090050444A (ko) | 액정표시장치의 인버터회로 | |
JPH10162988A (ja) | 照明装置 | |
JP2008210815A (ja) | バックライト装置、そのバックライト装置の点滅位相制御装置、その点滅位相制御装置を備えた表示装置 | |
JP2003100494A (ja) | 放電管調光制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3799302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |