JP3798184B2 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP3798184B2
JP3798184B2 JP16313699A JP16313699A JP3798184B2 JP 3798184 B2 JP3798184 B2 JP 3798184B2 JP 16313699 A JP16313699 A JP 16313699A JP 16313699 A JP16313699 A JP 16313699A JP 3798184 B2 JP3798184 B2 JP 3798184B2
Authority
JP
Japan
Prior art keywords
external terminal
power semiconductor
bonding
external
main current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16313699A
Other languages
Japanese (ja)
Other versions
JP2000353777A (en
Inventor
琢夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP16313699A priority Critical patent/JP3798184B2/en
Publication of JP2000353777A publication Critical patent/JP2000353777A/en
Application granted granted Critical
Publication of JP3798184B2 publication Critical patent/JP3798184B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a power semiconductor module, which can be improved in electrical reliability and protected against malfunctions and damages by a method, wherein an outer terminal is protected against disconnection caused by thermal cycles, and a surge voltage induced at switching is decreased by lessening a main current path in inductance. SOLUTION: A power semiconductor module has a structure, where an outer terminal D1 through which a main current is inputted from the outside, an outer terminal S2 through which a main current is outputted from an inner power semiconductor device, and an outer terminal S1/D2 through which a main current is inputted or outputted are provided to an outer case by insert molding. The bonding regions 71 of the outer terminals D1 and S2 are provided confronting the bonding region 61 of the outer terminal S1/S2. Bonding wires 52, which connect the outer terminals D1 and S2 to the power semiconductor device, are provided along a bonding wire 51 which connects the outer terminal S1/D2 to the power semiconductor device.

Description

【０００１】
【発明の属する技術分野】
本発明は、パワー半導体モジュールに関し、パッケージ内にマウントされたパワー半導体素子とパッケージ外との間で主電流の入力、出力のそれぞれを行うための外部端子を有するパワー半導体モジュールに関する。
【０００２】
【従来の技術】
パワー半導体モジュールは例えばモータの回転制御に使用されている。この種のパワー半導体モジュールは、放熱板を兼ねたベース板上にパワー半導体素子（半導体チップ）をマウントした回路基板を取り付け、パワー半導体素子及び回路基板を樹脂ケースで被覆するパッケージ構造を備えている。パワー半導体モジュールの外部から入力される主電流は外部端子（外部電極）、回路基板の配線パターンのそれぞれを通してパワー半導体素子のボンディングパッドに入力されている。逆に、パワー半導体素子のボンディングパッドから出力される主電流は、回路基板の配線パターン、外部端子のそれぞれを通してパワー半導体モジュールの外部に出力されている。外部端子はパッケージの樹脂ケースの上蓋部分に装着される場合が一般的で、この外部端子の一端側は回路基板の配線パターンに半田で電気的かつ機械的に接続されており、外部端子の他端側はパッケージの外部に導出されている。
【０００３】
ところが、パワー半導体モジュールにおいては、パワー半導体素子のスイッチング動作による発熱量が大きいので、回路基板、外部端子のそれぞれの熱膨張係数の違いから半田接合部に温度サイクルによる繰り返し応力が生じ、この半田接合部が剥離してしまうという技術的課題があった。
【０００４】
実開平１−１５７４４５号公報、特開平５−２１６７４号公報、特開平４−３３６４５４号公報のそれぞれにはこのような技術的課題を解決することができる発明が開示されている。すなわち、これらの公開公報に開示された発明は、外部端子に例えばS字形状のベンド部を設け、このベンド部で温度サイクルに起因する繰り返し応力を緩和し又吸収させることにより、半田接合部の剥離を防止することができるものである。
【０００５】
一方、特開平９−１７２１３９号公報、特開平９−２２９７３号公報のそれぞれには同様に上記技術的課題を解決することができる発明が開示されており、これらの公開公報に開示された発明は、パッケージの樹脂ケースに外部端子を装着し、この外部端子を回路基板に半田接合せずに外部端子と回路基板の配線パターンとの間をボンディングワイヤで電気的に接続することにより、ボンディングワイヤで応力を緩和させるものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述の公開公報に開示された発明においては、以下の点について配慮がなされていなかった。
【０００７】
第１に、実開平１−１５７４４５号公報、特開平５−２１６７４号公報、特開平４−３３６４５４号公報のそれぞれに開示された、パワー半導体モジュールの外部端子にベンド部を設ける発明においては、隣接する外部端子の一部を互いに向かい合わせ主電流が互いに逆方向に流れることを利用して相互インダクタンスを増加させる手段を併せ持たせてはいるものの、ベンド部の採用で逆に主電流経路長が長くなってしまうので、配線インダクタンスが増大してしまう。この主電流経路のインダクタンスの増大はスイッチング時のサージ電圧（逆起電力）が大きくなり、パワー半導体素子の誤動作や破壊を招いてしまうという問題点があった。
【０００８】
第２に、同一公開公報に開示された発明に係るパワー半導体モジュールにおいては、回路基板の配線パターンに半田接合を行う接合領域を確保するために、外部端子の一端側は折り曲げられ回路パターンに面接触できるような形状で形成されている。このため、外部端子の一端側と回路パターンとの接合面積が大きくなってしまうので、高密度で外部端子を配設することができず、パッケージサイズが大型になってしまうという問題点があった。
【０００９】
第３に、特開平９−１７２１３９号公報、特開平９−２２９７３号公報のそれぞれに開示された、パワー半導体モジュールの外部端子と回路基板の配線パターンとの間をボンディングワイヤで接続する発明においては、ボンディングワイヤを自由に引き回すことができるので、外部端子の配置自由度があり、主電流経路長を短くすることができる利点がある。しかしながら、特開平９−１７２１３９号公報に開示された発明においては、樹脂ケースの上蓋に外部端子挿入穴を形成し、この外部端子挿入穴に外部端子を挿入させ装着させており、特開平９−２２９７３号公報に開示された発明においては、樹脂ケースに沿って外部端子を成型して予め樹脂ケースに埋設させていたナットに外部端子を固定したりしなくてはならないので、それぞれの公開公報に開示された発明においてはいずれもパッケージ構造が複雑になるばかりか、製造プロセス（組立プロセス）が複雑になってしまうという問題点があった。
【００１０】
第４に、特開平９−１７２１３９号公報に開示された発明に係るパワー半導体モジュールにおいては、外部端子に対向させてダミー電極板を配設することにより外部端子のインダクタンスを減少させているが、充分な渦電流を発生させることができず、相互インダクタンスを期待どおり増加させることができないという問題点があった。さらに、特開平９−２２９７３号公報に開示された発明に係るパワー半導体モジュールにおいては、隣接する外部端子の一部を互いに対向させて外部端子間の相互インダクタンスを増加させているが、前述のように外部端子を樹脂ケースに固定するパッケージ構造が複雑で、しかも製造プロセスが複雑になってしまうという問題点があった。
【００１１】
本発明は上記課題を解決するためになされたものである。従って、本発明の第１の目的は、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させることによりパワー半導体素子のスイッチング時のサージ電圧を減少させてパワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することである。
【００１２】
さらに、本発明の第２の目的は、本発明の第１の目的を達成しつつ、パッケージ内の外部端子の占有面積を減少させることによりパッケージサイズの小型化を実現することができるパワー半導体モジュールを提供することである。
【００１３】
さらに、本発明の第３の目的は、本発明の第１の目的又は第２の目的を達成しつつ、１つの外部端子あたりのサージ電圧の上昇を抑制させることにより、より一層パワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、パワー半導体モジュールにおいて、パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部からパワー半導体素子に主電流を入力するための第１外部端子と、少なくとも第１外部端子の一部に対向させて外装ケースにインサート成型され、第２ボンディング領域を有し、パワー半導体素子から外部に主電流を出力するための第２外部端子と、一端が第１ボンディング領域に電気的に接続され、他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、一端が第２ボンディング領域に電気的に接続され、第１ボンディングワイヤに沿って他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤとを備え、さらに第１外部端子に第２外部端子の少なくとも一部を重複させて配設させた（外部端子を多段構造とした）ことである。ここで、「第２外部端子の少なくとも一部」とは、第２外部端子の一部並びに全部を含む意で使用される。又、「外装ケースにインサート成型された第１外部端子及び第２外部端子」とは、好ましくは樹脂材料で形成される外装ケース内部に一体的に成型された第１外部端子及び第２外部端子という意で使用される。「少なくとも第１外部端子の一部に対向させた第２外部端子」とは、互いに逆方向に主電流が流れる第１外部端子と第２外部端子との間で相互インダクタンスを増加させることができるように、少なくとも第１外部端子に対向させて第２外部端子を配設するという意で使用される。ここで、「少なくとも第１外部端子の一部」とは、第１外部端子の一部又は第１外部端子の実質的に全部が第２外部端子の一部に対向する場合、第１外部端子の一部又は第１外部端子の実質的に全部が第２外部端子の実質的に全部に対向する場合のいずれもが含まれる。第１外部端子の第１ボンディング領域、第２外部端子の第２ボンディング領域はいずれもボンディングを容易に実施することができるように平坦な領域で形成されており、この双方の平坦な領域を互いに対向配置させることが好ましい。
【００１５】
さらに、本発明の第１の特徴に係るパワー半導体モジュールにおいて、「第１ボンディングワイヤに沿う第２ボンディングワイヤ」とは、互いに逆方向に主電流が流れる第１ボンディングワイヤと第２ボンディングワイヤとの間で相互インダクタンスを増加させることができるように、少なくとも第１ボンディングワイヤの一部に並んで少なくとも第２ボンディングワイヤの一部が配設されるという意で使用される。「第１ボンディングワイヤ又は第２ボンディングワイヤの他端がパワー半導体素子に直接的に電気的に接続された」とは、ボンディングワイヤの他端がパワー半導体素子のボンディングパッドに直接ボンディングされる意で使用される。また、「第１ボンディングワイヤ又は第２ボンディングワイヤの他端がパワー半導体素子に間接的に電気的に接続された」とは、ボンディングワイヤの他端がパワー半導体素子をマウントした回路基板の配線パターンに直接ボンディングされ、この回路基板の配線パターンを通してボンディングワイヤの他端がパワー半導体素子のボンディングバッドに電気的に接続される意で使用される。
【００１６】
このように構成される本発明の第１の特徴に係るパワー半導体モジュールにおいては、外部とパワー半導体素子との間の主電流経路を第１外部端子及び第１ボンディングワイヤ、又は第２外部端子及び第２ボンディングワイヤで構成し、第１ボンディングワイヤ、第２ボンディングワイヤのそれぞれで温度サイクルにより生じる応力を減少（或いは吸収）させることができるので、外部端子の電気的な接続不良を防止することができる。さらに、第１ボンディングワイヤ又は第２ボンディングワイヤで応力を減少させることができる結果、第１外部端子、第２外部端子のそれぞれに応力緩和用ベンド部を備える必要がなくなり、第１外部端子、第２外部端子のそれぞれの主電流経路長を短縮させることができるので、第１外部端子、第２外部端子のそれぞれのインダクタンスを減少させることができる。さらに、少なくとも第１外部端子の一部に第２外部端子を対向させ、第１外部端子、第２外部端子のそれぞれに互いに逆方向になるように主電流を流すことができるので、第１外部端子と第２外部端子との間の相互インダクタンスを増加させることができる。さらに、第１ボンディングワイヤに沿って第２ボンディングワイヤを形成し、第１ボンディングワイヤ、第２ボンディングワイヤのそれぞれに互いに逆方向になるように主電流を流すことができるので、第１ボンディングワイヤと第２ボンディングワイヤとの間の相互インダクタンスを増加させることができる。さらに、第１外部端子、第２外部端子のそれぞれを外装ケースにインサート成型させているので、第１外部端子及び第２外部端子の外装ケースへの装着構造、すなわちパッケージ構造を簡易にすることができる。さらに、第１外部端子の少なくとも一部に第２外部端子を対向させて別途ダミー電源板を必要としないので、インダクタンスを減少させるための部品点数を削減することができ、パッケージ構造を簡易にすることができる。さらに、第１外部端子、第２外部端子のそれぞれには比較的占有面積の大きな半田接合領域がなくなり、比較的占有面積の小さなボンディング領域を備えればよいので、さらにパワー半導体素子を回路基板にマウントする場合にはこの回路基板に外部端子接続用の半田接合領域がなくなり、比較的占有面積の小さなボンディング領域を備えればよいので、高密度な外部端子の配列を実現することができ、パッケージサイズを小型化することができる。
【００１７】
更に、本発明の第１の特徴に係るパワー半導体モジュールにおいて、第１外部端子、第２外部端子のそれぞれには互いに逆方向の主電流を流すので、第１外部端子と第２外部端子との間には絶縁体が配設されることが好ましい。
【００１８】
このように構成される本発明の第１の特徴に係るパワー半導体モジュールにおいては、第１外部端子の占有面積内の高さ方向の空間を利用して第２外部端子の少なくとも一部を配設させることができるので、パッケージ内の外部端子の占有面積を減少させることができ、パッケージサイズを小型化することができる。
【００１９】
本発明の第２の特徴は、パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部からパワー半導体素子に主電流を入力するための第１外部端子と、少なくとも第１外部端子の一部に対向させて外装ケースにインサート成型され、第２ボンディング領域を有し、パワー半導体素子から外部に主電流を出力するための第２外部端子と、一端が第１ボンディング領域に電気的に接続され、他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、一端が第２ボンディング領域に電気的に接続され、第１ボンディングワイヤに沿って他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤとを備えるパワー半導体モジュールにおいて、第１外部端子を複数に分割し、この複数に分割された第１外部端子をそれぞれ第１外部端子よりも低いインダクタンスを有する第１外部結線バスバーにより電気的に並列接続し、第２外部端子を複数に分割し、この複数に分割された第２外部端子をそれぞれ第２外部端子よりも低いインダクタンスを有する第２外部結線バスバーにより電気的に並列接続したことである。
【００２０】
このように構成される本発明の第２の特徴に係るパワー半導体モジュールにおいては、第１外部端子を複数に分割し、第２外部端子を複数に分割したので、１つの外部端子あたりのサージ電圧の上昇を抑制させることができ、より一層パワー半導体素子の誤動作や破壊を防止することができる。
【００２１】
上記の本発明の第１及び第２の特徴における「パワー半導体素子」としては、パワーバイポーラトランジスタ(BJT)、絶縁ゲート型バイポーラトランジスタ(IGBT)、パワーMOSFET、ゲートターンオフ(GTO)サイリスタ、電力用静電誘導トランジスタ(SIT)、静電誘導サイリスタ(SIサイリスタ）等種々の半導体素子が適用可能である。また、エミッタ・スイッチド・サイリスタ(EST)等のMOS複合デバイスを、本発明の「パワー半導体素子」として適用してもかまわない。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図９は本発明の実施の形態に係る直流モータの制御システムを示すブロック回路図である。図９に示すように、本発明の実施の形態に係る直流モータの制御システムは、直流モータＭと、この直流モータＭを駆動するための直流電源ＤＣと、直流モータＭの正転動作並びに逆転動作を行うための４個のスイッチング素子１〜４とを備えている。
【００２３】
スイッチング素子１は、外部の直流電源ＤＣからの主電流を入力するための外部端子Ｄ１及びスイッチング素子１を通して外部に主電流を出力するための外部端子Ｓ１を備えている。同様に、スイッチング素子３は、直流電源ＤＣからの主電流を入力するための外部端子Ｄ３及びスイッチング素子３を通して外部に主電流を出力するための外部端子Ｓ３を備えている。また、スイッチング素子２は、スイッチング素子３から直流モータＭを通して主電流を入力するための外部端子Ｄ２及びスイッチング素子２を通して外部の直流電源ＤＣに主電流を出力するための外部端子Ｓ２を備えている。同様に、スイッチング素子４は、スイッチング素子１から直流モータＭを通して主電流を入力するための外部端子Ｄ４及びスイッチング素子４を通して外部の直流電源ＤＣに主電流を出力するための外部端子Ｓ４を備えている。
【００２４】
スイッチング素子１の外部端子Ｄ１、スイッチング素子３の外部端子Ｄ３のそれぞれは電気的に並列接続され、スイッチング素子２の外部端子Ｓ２、スイッチング素子４の外部端子Ｓ４のそれぞれは同様に電気的に並列接続されている。スイッチング素子１の外部端子Ｓ１とスイッチング素子２の外部端子Ｄ２との間は同一電位であり、共通の外部端子Ｓ１／Ｄ２として使用されている。同様に、スイッチング素子３の外部端子Ｓ３とスイッチング素子４の外部端子Ｄ４との間は同一電位であり、共通の外部端子Ｓ３／Ｄ４として使用されている。この外部端子Ｓ１／Ｄ２とＳ３／Ｄ４との間に直流モータＭが電気的に直列に挿入されている。
【００２５】
本発明の実施の形態においては、スイッチング素子１及び２を１つのパワー半導体モジュールＭ１で構成し、スイッチング素子３及び４を他の１つのパワー半導体モジュールＭ２で構成している。
【００２６】
図８は本発明の実施の形態に係るパワー半導体モジュールのブロック回路図である。図８に示すように、パワー半導体モジュールＭ１は、このモジュール内で要求される電流容量に合わせるために、スイッチング素子１Ａ及び１Ｂで形成されたスイッチング素子１と、スイッチング素子２Ａ及び２Ｂで形成されるスイッチング素子２とで構成されている。スイッチング素子１Ａ、１Ｂにはそれぞれ同一電位が印加される（実際には電気的に並列接続される）外部端子Ｄ１及び外部端子Ｓ１（共通の外部端子Ｓ１／Ｄ２）を備えている。同様に、スイッチング素子２Ａ、２Ｂにはそれぞれ同一電位が印加される（実際には電気的に並列接続される）外部端子Ｄ２（共通の外部端子Ｓ１／Ｄ２）及び外部端子Ｓ２を備えている。なお、図示並びに説明はしないが、他のパワー半導体モジュールＭ２は、基本的にはパワー半導体モジュールＭ１と同様の構造を備えている。
【００２７】
ここで、直流モータＭの制御システムの回転制御動作を説明する。図９において、直流モータＭの正転制御は、図示しない駆動制御回路によりスイッチング素子１及び４を導通状態（オン状態）に、スイッチング素子２及び３を非導通状態（オフ状態）にすることで行われる。この状態により、直流電源ＤＣからの主電流ｉ１は外部端子Ｄ１、スイッチング素子１、外部端子Ｓ１、直流モータＭ、外部端子Ｄ４、スイッチング素子４、外部端子Ｓ４の順に流れ、直流モータＭを正転させることができる。
【００２８】
一方、直流モータＭの逆転制御は、駆動制御回路によりスイッチング素子２及び３を導通状態（オン状態）に、スイッチング素子１及び４を非導通状態（オフ状態）にすることで行われる。この状態により、直流電源ＤＣからの主電流ｉ２は外部端子Ｄ３、スイッチング素子３、外部端子Ｓ３、直流モータＭ、外部端子Ｄ２、スイッチング素子２、外部端子Ｓ２の順に流れ、直流モータＭを逆転させることができる。
【００２９】
次に、前述のパワー半導体モジュールＭ１の詳細な構造を説明する。なお、パワー半導体モジュールＭ２は基本的にはパワー半導体モジュールＭ１と同様の構造を備えているので、ここでの説明は省略する。図２は本発明の実施の形態に係るパワー半導体モジュールＭ１の封止蓋を取り除いた状態の平面構成図、図３は図２に示すパワー半導体モジュールＭ１のＦ３−Ｆ３切断線で切った断面構成図、図４は図２に示すパワー半導体モジュールＭ１のＦ４−Ｆ４切断線（Ｆ３−Ｆ３切断線と同一切断線）で切ったパッケージ自体の断面構成図である。
【００３０】
図２乃至図４に示すように、パワー半導体モジュールＭ１は、パワー半導体素子１１，１２，２１及び２２を内部に収納する外装ケース３１にインサート成型され、ボンディング領域７１を有し、外部からパワー半導体素子１１，１２のそれぞれに主電流ｉ１を入力するための外部端子（主電流用外部端子）Ｄ１と、少なくとも外部端子Ｄ１の一部に対向させて外装ケース３１にインサート成型され、ボンディング領域６１を有し、パワー半導体素子１１，１２のそれぞれから外部に主電流ｉ１を出力するための外部端子（主電流用外部端子）Ｓ１（Ｓ１／Ｄ２）と、一端が外部端子Ｄ１のボンディング領域７１に電気的に接続され、他端がパワー半導体素子１１，１２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５２と、一端がボンディング領域６１に電気的に接続され、ボンディングワイヤ５２に沿って他端がパワー半導体素子１１，１２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５１とを備えている。さらに、パワー半導体モジュールＭ１は、パワー半導体素子１１，１２，２１及び２２を内部に収納する外装ケース３１にインサート成型され、ボンディング領域６１を有し、外部からパワー半導体素子２１，２２のそれぞれに主電流ｉ２を入力するための外部端子（主電流用外部端子）Ｄ２（Ｓ１／Ｄ２）と、少なくとも外部端子Ｄ２の一部に対向させて外装ケース３１にインサート成型され、ボンディング領域７１を有し、パワー半導体素子２１，２２のそれぞれから外部に主電流ｉ２を出力するための外部端子（主電流用外部端子）Ｓ２と、一端が外部端子Ｄ２のボンディング領域６１に電気的に接続され、他端がパワー半導体素子２１，２２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５１と、一端がボンディング領域７１に電気的に接続され、ボンディングワイヤ５１に沿って他端がパワー半導体素子２１，２２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５２とを備えている。
【００３１】
パワー半導体モジュールＭ１のパッケージは、ベース板３０と、このベース板３０上の周辺部分に取り付けられた前述の外装ケース３１と、ベース板３０及び外装ケース３１で形成される内部空間を封止するように外装ケース３１の上側に取り付けられた封止蓋３３とを備えている。
【００３２】
ベース板３０はパワー半導体素子１１，１２，２１及び２２のスイッチング動作で発生する熱をパッケージ外部に放出するための放熱板を兼ねており、例えば熱伝達性の良好な銅（Cu）板で形成されることが好ましい。
【００３３】
図２及び図３に示すように、ベース板３０上の中央部分には回路基板４０が取り付けられており、この回路基板４０上にはパワー半導体素子１１，１２，２１及び２２がマウントされている。本発明の実施の形態に係る回路基板４０は、例えば、アルミナ(Al２O３)、窒化アルミニウム（AlN）等のセラミックス材料で形成された絶縁基板４２と、この絶縁基板４２の表面上に例えばメタライズ層として形成された配線パターン４１と、絶縁基板４２の裏面上に例えばメタライズ層として形成された裏面配線パターン４３と、図示しないが絶縁基板４２の厚さ方向に形成され配線パターン４１と裏面配線パターン４３との間を電気的に接続するスルーホール配線とを備えている。回路基板４０はベース板３０上に接着体４６、例えば半田により取り付けられ固定されている。
【００３４】
本発明の実施の形態において、パワー半導体素子１１，１２，２１及び２２のそれぞれは、例えば単結晶シリコンチップに形成されたバイポーラトランジスタ（BJT)で構成されている。すなわち、パワートランジスタ（パワーBJT）の場合には、パワーBJTの第１及び第２の主電極間、即ち、コレクタ電極とエミッタ電極との間に主電流（コレクタ−エミッタ間電流）ｉ１又はｉ２が流れ、この主電流ｉ１又はｉ２の流れは図示しない駆動制御回路から入力されるベース電流により制御されるようになっている。
【００３５】
パワー半導体素子１１は前述の図８に示すスイッチング素子１Ａに対応し、パワー半導体素子１２はスイッチング素子１Ｂに対応し、パワー半導体素子２１はスイッチング素子２Ａに対応し、そしてパワー半導体素子２２はスイッチング素子２Ｂに対応するようになっている。パワー半導体素子１１，１２，２１及び２２のそれぞれは回路基板４０の所定の配線パターン４１上に接着体４５、例えば半田により電気的にかつ機械的に接続されている。
【００３６】
さらに、パワー半導体素子１１の近傍の配線パターン４１上（パワー半導体素子１１がマウントされた同一配線パターン４１上）にはダイオード素子１５がマウントされている。ダイオード素子１５は、パワー半導体素子１１の第１及び第２の主電極間に、例えばパワーBJTのコレクタ電極とエミッタ電極との間（主電極間）に、電気的に並列にかつ逆方向に挿入されており、保護素子として使用される。同様に、パワー半導体素子１２の近傍の配線パターン４１上にはダイオード素子１６がマウントされ、パワー半導体素子２１の近傍の配線パターン４１上にはダイオード素子２５がマウントされ、パワー半導体素子２２の近傍の配線パターン４１上にはダイオード素子２６がマウントされている。これらのダイオード素子１５，１６，２５及び２６のそれぞれには例えば単結晶シリコンからなるフリーホイールダイオードを使用することが好ましい。
【００３７】
外装ケース３１はパワー半導体素子１１，１２，２１及び２２、ダイオード素子１５，１６，２５及び２６、回路基板４０のそれぞれの周囲を取り囲む枠体として形成されており、この外装ケース３１には前述のように外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれがインサート成型されている。すなわち、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれは外装ケース３１を成型する際にこの外装ケース３１内部に一体的に作り込まれる。外装ケース３１は例えば樹脂、詳細にはポリフェニレン・サルファイド（PPS:polyphenylenesulfide）樹脂等で形成されることが好ましい。
【００３８】
図１は本発明の実施の形態に係るパワー半導体モジュールＭ１の外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２部分の拡大斜視図である。さらに図５（Ａ）は外部端子Ｓ１／Ｄ２の正面図、図５（Ｂ）は外部端子Ｓ１／Ｄ２の上面図、図５（Ｃ）は外部端子Ｓ１／Ｄ２の側面図、図６（Ａ）は外部端子Ｄ１又はＳ２の正面図、図６（Ｂ）は外部端子Ｄ１又はＳ２の上面図、図６（Ｃ）は外部端子Ｄ１又はＳ２の側面図である。
【００３９】
図１、図５（Ａ）乃至図５（Ｃ）に示すように、外部端子Ｓ１／Ｄ２は、回路基板４０の回路パターン４１の表面と実質的に平行になるような平坦面を有する板状のボンディング領域６１と、ボンディング領域６１に一体に形成され、ボンディング領域６１の中央部分から上方にパッケージ外部まで（封止蓋３３よりも高く）引き伸ばされた板状の導出部６２と、導出部６２の上部に配設された貫通穴６３とを備えている。ボンディング領域６１、導出部６２のそれぞれは、一枚の板材を双方の輪郭に沿って切断加工したものをボンディング領域６１と導出部６２とでL字型形状になるように成型されたものである。外部端子Ｓ１／Ｄ２のうち導出部６２の下側が外装ケース３１にインサート成型される。外部端子Ｓ１／Ｄ２には例えば電気伝導性の良好な銅（Cu)板を使用することができ、この銅（Cu)板の表面にはボンダビリティを向上させるためのニッケル(Ni)めっき層が形成されている。
【００４０】
一方、図１、図６（Ａ）乃至図６（Ｃ）に示すように、外部端子Ｄ１、Ｓ２のそれぞれは、外部端子Ｓ１／Ｄ２と同様に、回路基板４０の回路パターン４１の表面と実質的に平行になるような平坦面を有する板状のボンディング領域７１と、ボンディング領域７１に一体に形成され、ボンディング領域７１の一端部分から上方にパッケージ外部まで（封止蓋３３よりも高く）引き伸ばされた板状の導出部７２と、導出部７２の上部に配設された貫通穴７３とを備えている。ボンディング領域７１、導出部７２のそれぞれは、一枚の板材を双方の輪郭に沿って切断加工したものをボンディング領域７１と導出部７２とでL字型形状になるように成型されたものである。外部端子Ｄ１、Ｓ２のそれぞれの導出部７２の下側が外装ケース３１にインサート成型される。外部端子Ｄ１、Ｓ２にはいずれにも例えば電気伝導性の良好な銅（Cu)板を使用することができ、この銅（Cu)板の表面にはボンダビリティを向上させるためのニッケル(Ni)めっき層が形成されている。
【００４１】
外部端子Ｄ１のボンディング領域７１は外部端子Ｓ１／Ｄ２のボンディング領域６１の一端側の約半分（図１中、右側半分）の領域上に双方のボンディング領域７１と６１とが対向するように配設されている。すなわち、外部端子Ｄ１のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１とは双方を重複させて配設させた多段構造で構成されている。外部端子Ｄ１に流れる主電流ｉ１は外部端子Ｓ１／Ｄ２に流れる主電流ｉ１に対して逆方向になるように設定されており、外部端子Ｄ１と外部端子Ｓ１／Ｄ２との間の相互インダクタンスＺ１を増加させることができるようになっている。同様に、外部端子Ｓ２のボンディング領域７１は外部端子Ｓ１／Ｄ２のボンディング領域６１の他端側の約半分（図１中、左側半分）の領域上に双方のボンディング領域７１と６１とが対向するように配設されている（多段構造で構成されている）。外部端子Ｓ２に流れる主電流ｉ２は外部端子Ｓ１／Ｄ２に流れる主電流ｉ２に対して逆方向になるように設定されており、外部端子Ｓ２と外部端子Ｓ１／Ｄ２との間の相互インダクタンスＺ１を増加させることができるようになっている。
【００４２】
外部端子Ｄ１のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１との間、外部端子Ｓ２のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１との間には、図３及び図４に示すように、絶縁体３２が配設され、双方の間は電気的に絶縁されている。絶縁体３２には、例えばポリブチレン・テレフタレート（PBT:polybutylene terephthalate）、PPS等の絶縁性樹脂を実用的に使用することができる。
【００４３】
なお、本発明に係るパワー半導体モジュールＭ１においては、外部端子Ｄ１のボンディング領域７１及び導出部７２と外部端子Ｓ１／Ｄ２のボンディング領域６１及び導出部６２との間の実質的に全域を対向させ、外部端子Ｓ２のボンディング領域７１及び導出部７２と外部端子Ｓ１／Ｄ２のボンディング領域６１及び導出部６２との間の実質的に全域を対向させて、最大限に相互インダクタンスＺ１を増加させるように構成することができる。
【００４４】
図２、図３及び図４に示すように、外部端子Ｄ１は複数（本発明の実施の形態においては２個）に分割されており、スイッチング素子１Ａ（パワー半導体素子１１）の外部端子Ｄ１、スイッチング素子１Ｂ（パワー半導体素子１２）の外部端子Ｄ１のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。同様に、外部端子Ｓ１／Ｄ２は複数に分割されており、スイッチング素子１Ａ（パワー半導体素子１１）の外部端子Ｓ１又はスイッチング素子２Ａ（パワー半導体素子２１）の外部端子Ｄ２、スイッチング素子１Ｂ（パワー半導体素子１２）の外部端子Ｓ１又はスイッチング素子２Ｂ（パワー半導体素子２２）の外部端子Ｄ２のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。外部端子Ｓ２は複数に分割されており、スイッチング素子２Ａ（パワー半導体素子２１）の外部端子Ｓ２、スイッチング素子２Ｂ（パワー半導体素子２２）の外部端子Ｓ２のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。
【００４５】
この分割された複数の外部端子Ｄ１のそれぞれの導出部７２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ（成型され）、それぞれ折り曲げられた導出部７２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。同様に、分割された複数の外部端子Ｓ１／Ｄ２のそれぞれの導出部６２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ、それぞれ折り曲げられた導出部６２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。さらに、分割された複数の外部端子Ｓ２のそれぞれの導出部７２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ、それぞれ折り曲げられた導出部７２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。
【００４６】
外部端子Ｓ１／Ｄ２のボンディング領域６１と回路基板４０の配線パターン４１との間はボンディングワイヤ５１で電気的に接続されており、外部端子Ｓ１／Ｄ２はこのボンディングワイヤ５１、配線パターン４１のそれぞれを通してパワー半導体素子１１，１２，２１及び２２のそれぞれのボンディングパッド（図示しない）に電気的に接続されている。つまり、外部端子Ｓ１／Ｄ２とパワー半導体素子１１，１２，２１及び２２のそれぞれとの間の主電流経路はボンディングワイヤ５１及び配線パターン４１により確保されている。同様に、外部端子Ｄ１のボンディング領域７１と回路基板４０の配線パターン４１との間はボンディングワイヤ５２で電気的に接続されており、外部端子Ｄ１はこのボンディングワイヤ５２、配線パターン４１のそれぞれを通してパワー半導体素子１１，１２のそれぞれのボンディングパッドに電気的に接続されている。外部端子Ｄ１とパワー半導体素子１１，１２のそれぞれとの間の主電流経路はボンディングワイヤ５２及び配線パターン４１により確保されている。外部端子Ｓ２のボンディング領域７１と回路基板４０の配線パターン４１との間はボンディングワイヤ５２で電気的に接続されており、外部端子Ｓ２はこのボンディングワイヤ５２、配線パターン４１のそれぞれを通してパワー半導体素子２１，２２のそれぞれのボンディングパッドに電気的に接続されている。外部端子Ｓ２とパワー半導体素子２１，２２のそれぞれとの間の主電流経路はボンディングワイヤ５２及び配線パターン４１により確保されている。
【００４７】
外部端子Ｓ１／Ｄ２のボンディング領域６１に接続されたボンディングワイヤ５１に対して、外部端子Ｄ１のボンディング領域７２に接続されたボンディングワイヤ５２は、相互インダクタンスＺ２を増加させることができるように、ほぼ平行な軌跡を有するように配設されている。同様に、外部端子Ｓ１／Ｄ２のボンディング領域６１に接続されたボンディングワイヤ５１に対して、外部端子Ｓ２のボンディング領域７２に接続されたボンディングワイヤ５２は、相互インダクタンスＺ２’を増加させることができるように、ほぼ平行な軌跡を有するように配設されている。ボンディングワイヤ５１、５２そして前述したボンディングワイヤ５０には例えばアルミニウム（Al）ワイヤを実用的に使用することができる。
【００４８】
さらに、図２乃至図４、図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に示すように、パワー半導体モジュールＭ１の外装ケース３１には駆動回路接続用外部端子Ｇ１〜Ｇ３がインサート成型されている。図７（Ａ）は本発明の実施の形態に係る外部端子Ｇ１〜Ｇ３の正面図、図７（Ｂ）は外部端子Ｇ１〜Ｇ３の上面図、図７（Ｃ）は外部端子Ｇ１〜Ｇ３の側面図である。基本的には、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれと同様な構造を備えており、外部端子Ｇ１〜Ｇ３のそれぞれはボンディング領域８１及び導出部８２を備えている。外部端子Ｇ１〜Ｇ３のそれぞれはボンディングワイヤ５０及び回路基板４０の配線パターン４１を通してパワー半導体素子１１，１２，２１及び２２のいずれかのボンディングパッドに電気的に接続されており、パワーBJTの制御信号を供給するようになっている。
【００４９】
このように構成される本発明の実施の形態に係るパワー半導体モジュールＭ１においては、以下のような効果を得ることができる。
【００５０】
（１）外部とパワー半導体素子１１，１２のそれぞれとの間の主電流経路を外部端子Ｄ１及びボンディングワイヤ５２で、外部とパワー半導体素子１１，１２，２１及び２２のそれぞれとの間の主電流経路を外部端子Ｓ１／Ｄ２及びボンディングワイヤ５１で、外部とパワー半導体素子２１，２２のそれぞれとの間の主電流経路を外部端子Ｓ２及びボンディングワイヤ５２で各々確保し、ボンディングワイヤ５１、５２のそれぞれで温度サイクルにより生じる応力を減少（或いは吸収）させることができ、半田接合部の剥離の要因を根本的になくすことができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの電気的な接続不良をなくすことができる。
【００５１】
（２）ボンディングワイヤ５１、５２のそれぞれで応力を減少させることができる結果、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれに応力緩和用ベンド部を備える必要がなくなり、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの主電流経路長を短くすることができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれのインダクタンスを減少させることができる。
【００５２】
（３）外部端子Ｓ１／Ｄ２に外部端子Ｄ１、Ｓ２のそれぞれを対向させ、外部端子Ｓ１／Ｄ２に流れる主電流と外部端子Ｄ１、Ｓ２のそれぞれに流れる主電流とを逆方向にすることができるので、外部端子Ｓ１／Ｄ２と外部端子Ｄ１、Ｓ２のそれぞれとの間の相互インダクタンスを増加させることができる。
【００５３】
（４）ボンディングワイヤ５１に沿ってボンディングワイヤ５２を形成し、ボンディングワイヤ５１、５２のそれぞれに互いに逆方向になるように主電流を流すことができるので、ボンディングワイヤ５１、５２のそれぞれの間の相互インダクタンスを増加させることができる。
【００５４】
（５）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれを外装ケース３１にインサート成型させたので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの外装ケース３１への装着構造、すなわちパッケージ構造を簡易にすることができる。
【００５５】
（６）外部端子Ｓ１／Ｄ２のボンディング領域６１に外部端子Ｄ１、Ｓ２のそれぞれのボンディング領域７１を対向させて別途ダミー電源板を必要としないので、インダクタンスを減少するための部品点数を削減することができ、パッケージ構造を簡易にすることができる。
【００５６】
（７）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれには比較的占有面積の大きな半田接合領域がなくなり、比較的占有面積の小さなボンディング領域６１、７１を備えればよいので、さらにパワー半導体素子１１，１２，２１及び２２のそれぞれを回路基板４０にマウントする場合にはこの回路基板４０に外部端子接続用の半田接合領域がなくなり、比較的占有面積の小さなボンディング領域（配線パターン４１）を備えればよいので、高密度な外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の配列を実現することができ、パッケージサイズを小型化することができる。
【００５７】
（８）外部端子Ｓ１／Ｄ２の占有面積内の高さ方向の空間を利用して外部端子Ｄ１、Ｓ２のそれぞれを配設させることができるので、パッケージ内の外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２の占有面積を減少させることができ、パッケージサイズを小型化することができる。
【００５８】
（９）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれを複数に分割したので、分割された１つの外部端子あたりのサージ電圧の上昇を抑制させることができ、より一層パワー半導体素子１１，１２，２１及び２２の誤動作や破壊を防止することができる。
【００５９】
次に、前述のパワー半導体モジュールＭ１の製造方法（組立方法）を簡単に説明する。図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）及び図１２は本発明の実施の形態に係るパワー半導体モジュールＭ１の製造方法を説明するための工程断面図である。
【００６０】
（イ）まず、図１０（Ａ）に示すように、回路基板４０の配線パターン４１上にパワー半導体素子２１，２２、ダイオード素子２５，２６のそれぞれをマウントする。なお、図面においてはパワー半導体素子１１，１２、ダイオード素子１５，１６のそれぞれは示されていないが、前述の図２に示すようにこれらの素子は同様にマウントされる。これらの素子のマウントには接着体４５が使用される。
【００６１】
（ロ）次に、図１０（Ｂ）に示すように、ベース板３０上の中央部分に、図１０（Ａ）において複数の素子をマウントした回路基板４０を取り付ける。回路基板４０の取り付けには接着体４６が使用される。
【００６２】
（ハ）そして、図１１（Ａ）に示すように、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれがインサート成型された外装ケース３１をベース板３０上の周辺部分に取り付ける。外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれは外装ケース３１に予めインサート成型されているで、外装ケース３１をベース板３０に取り付けた段階でベース板３０への外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれの装着を完了させることができる。
【００６３】
（ニ）その後、図１１（Ｂ）に示すように、外部端子Ｓ１／Ｄ２と回路基板４０の配線パターン４１との間にボンディングワイヤ５１を、外部端子Ｄ１と配線パターン４１との間にボンディングワイヤ５２を、外部端子Ｓ１と配線パターン４１との間にボンディングワイヤ５２を、外部端子Ｇ１〜Ｇ３のそれぞれと配線パターン４１との間にボンディングワイヤ５０を、配線パターン４１とパワー半導体素子１１，１２，２１及び２２、ダイオード素子１５，１６，２５及び２６のそれぞれとの間にボンディングワイヤ５０をそれぞれボンディングする。
【００６４】
（ホ）そして、外装ケース３１の上部に封止蓋３３を取り付け、図１２に示すように外部端子Ｄ１、Ｓ２のそれぞれの導出部７２の上側、外部端子Ｓ１／Ｄ２の導出部６２の上側をそれぞれ折り曲げる。
【００６５】
（へ）最後に、前述の図３及び図４に示すように、外部結線バスバー５５を取り付けることにより、本発明の実施の形態に係るパワー半導体モジュールＭ１が完成する。
【００６６】
このような本発明の実施の形態に係るパワー半導体モジュールＭ１の製造方法においては、以下の効果を得ることができる。
【００６７】
（１）外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２を予め外装ケース３１にインサート成型しているので、ベース板３０上の周辺部に外装ケース３１を取り付けた段階でパッケージに外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２を装着することができる。すなわち、ベース板３０上の中央部分にパワー半導体素子１１，１２，２１及び２２をマウントし、ベース板３上の周辺部に外装ケース３１を取り付けると同時に外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２を装着し、この後にボンディングワイヤ５０〜５２をボンディングすることができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の取り付けに伴うボンディングワイヤ５０〜５２の変形や切断を防止することができる。
【００６８】
（２）外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２を外装ケース３１にインサート成型した段階で双方の位置合わせを高い精度で行うことができるので、ベース板３０と外装ケース３１との位置合わせを行うことでベース板３０、外装ケース３１及び外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の３つの部品の位置合わせを同時に行うことができ、位置合わせ回数を減少させて位置合わせ精度を向上させることができる。
【００６９】
（３）ベース板３０に外装ケース３１を取り付けることにより、ベース板３０、外装ケース３１及び外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の組み立てを行うことができるので、製造工程数を削減することができ、製造を容易に行うことができる。
【００７０】
（４）外装ケース３１に外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれがインサート成型されているので、外部端子を取り付ける際に別途位置決めを行うための治具が必要でなくなる。
【００７１】
なお、上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７２】
例えば、上記の実施の形態は直流モータの制御システムに組み込まれたパワー半導体モジュールについて説明したが、本発明は交流モータの制御システムに組み込まれるパワー半導体モジュールに応用することができる。そしてより、一般的には、モータの制御システム以外のインバータやコンバータ等の種々の電力制御システムにも適用可能である。
【００７３】
さらに、上記の実施の形態の説明においては、パワー半導体素子は、便宜上パワーBJTであるとして例示したが、パワーBJTの代わりにGTOサイリスタを用いても良い。或いは、これらの電流駆動型のパワー半導体素子の代わりに、パワーMOSFET、IGBT、パワ−SIT、SIサイリスタやMOS複合デバイス等の電圧駆動型のパワー半導体素子を用いても良い。ノーマリオフ型のパワーSIT（BSIT)やSIサイリスタでは、バイアス条件により電流駆動型でも、電圧駆動型でも動作させることが可能である。また、半導体材料は、シリコン(Si)に限られず、炭化珪素(SiC)やガリウム砒素(GaAs)等他の半導体材料が使用できることは勿論である。
【００７４】
さらに、上記の実施の形態の説明においては、パワー半導体モジュールの外部端子を回路基板の配線パターンを介在させて間接的にパワー半導体素子のボンディングパッドに接続したが、外部端子とパワー半導体素子のボンディングパッドとの間を直接的にボンディングワイヤで接続してもよい。
【００７５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００７６】
【発明の効果】
本発明は、第１に、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させ、パッケージ内の外部端子の占有面積を減少させることにより、パワー半導体素子のスイッチング時のサージ電圧を減少させてパワー半導体素子の誤動作や破壊を防止すると同時に、パッケージサイズの小型化を実現することができるパワー半導体モジュールを提供することことができる。
【００７７】
さらに、本発明は、第２に、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させ、１つの外部端子あたりのサージ電圧の上昇を抑制することにより、より一層パワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るパワー半導体モジュールの外部端子部分の拡大斜視図である。
【図２】 本発明の実施の形態に係るパワー半導体モジュールの封止蓋を取り除いた状態の平面構成図である。
【図３】 本発明の実施の形態に係るパワー半導体モジュールの断面構成図（Ｆ３−Ｆ３切断線で切った断面構成図）である。
【図４】 本発明の実施の形態に係るパワー半導体モジュールのパッケージ自体の断面構成図（Ｆ４−Ｆ４切断線で切った断面構成図）である。
【図５】 （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）はこの外部端子の側面図である。
【図６】 （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）はこの外部端子の側面図である。
【図７】 （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）この外部端子の側面図である。
【図８】 本発明の実施の形態に係るパワー半導体モジュールのブロック回路図である。
【図９】 本発明の実施の形態に係る直流モータの制御システムを示すブロック回路図である。
【図１０】 （Ａ）、（Ｂ）はいずれも本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その１）である。
【図１１】 （Ａ）、（Ｂ）はいずれも本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その２）である。
【図１２】 本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その３）である。
【符号の説明】
１〜４，１Ａ，１Ｂ，２Ａ，２Ｂ スイッチング素子
Ｍ１，Ｍ２ パワー半導体モジュール
１１，１２，２１，２２ パワー半導体素子
１５，１６，２５，２６ ダイオード素子
３０ ベース板
３１ 外装ケース
３２ 絶縁体
３３ 封止蓋
４０ 回路基板
４１ 配線パターン
４２ 絶縁基板
４３ 裏面配線パターン
４５，４６ 接着体
５０〜５２ ボンディングワイヤ
５５ 外部結線バスバー
６１，７１，８１ ボンディング領域
６２，７２，８２ 導出部
Ｄ１〜Ｄ４，Ｓ１〜Ｓ４，Ｇ１〜Ｇ３ 外部端子[0001]
BACKGROUND OF THE INVENTION
The present invention Power semiconductor module In connection with the power semiconductor element mounted in the package and the outside of the package, there is an external terminal for each of the input and output of the main current Power semiconductor module About.
[0002]
[Prior art]
Power semiconductor modules are used, for example, for motor rotation control. This type of power semiconductor module has a package structure in which a circuit board on which a power semiconductor element (semiconductor chip) is mounted is mounted on a base plate that also serves as a heat sink, and the power semiconductor element and the circuit board are covered with a resin case. . The main current input from the outside of the power semiconductor module is input to the bonding pad of the power semiconductor element through each of the external terminal (external electrode) and the wiring pattern of the circuit board. Conversely, the main current output from the bonding pad of the power semiconductor element is output to the outside of the power semiconductor module through each of the wiring pattern of the circuit board and the external terminal. In general, external terminals are attached to the upper lid of the resin case of the package. One end of the external terminals is electrically and mechanically connected to the circuit board wiring pattern by soldering. The end side is led out of the package.
[0003]
However, in the power semiconductor module, since the amount of heat generated by the switching operation of the power semiconductor element is large, the stress due to the temperature cycle is repeatedly generated in the solder joint due to the difference in thermal expansion coefficient between the circuit board and the external terminal. There was a technical problem that the part would peel off.
[0004]
Japanese Patent Application Laid-Open No. 1-157445, Japanese Patent Application Laid-Open No. 5-21674, and Japanese Patent Application Laid-Open No. 4-336454 each disclose an invention that can solve such a technical problem. That is, in the invention disclosed in these publications, for example, an S-shaped bend portion is provided on an external terminal, and by relieving and absorbing repeated stress caused by the temperature cycle in this bend portion, It can prevent peeling.
[0005]
On the other hand, each of JP-A-9-172139 and JP-A-9-22773 discloses an invention that can solve the above technical problem, and the inventions disclosed in these publications By attaching external terminals to the resin case of the package and electrically connecting the external terminals and the wiring pattern of the circuit board with bonding wires without soldering the external terminals to the circuit board, It relieves stress.
[0006]
[Problems to be solved by the invention]
However, in the invention disclosed in the aforementioned publication, the following points have not been considered.
[0007]
Firstly, in the inventions disclosed in Japanese Utility Model Laid-Open No. 1-157445, Japanese Patent Application Laid-Open No. 5-21674, and Japanese Patent Application Laid-Open No. 4-336454, the external terminal of the power semiconductor module is provided with a bend portion. Although there is a means to increase the mutual inductance by utilizing the fact that the main currents flow in opposite directions with some of the external terminals facing each other, the main current path length is conversely reduced by adopting the bend part. Since it becomes long, wiring inductance will increase. This increase in the inductance of the main current path has a problem that a surge voltage (back electromotive force) at the time of switching increases, which causes malfunction and destruction of the power semiconductor element.
[0008]
Second, in the power semiconductor module according to the invention disclosed in the same publication, one end side of the external terminal is bent to face the circuit pattern in order to secure a bonding region for solder bonding to the wiring pattern of the circuit board. It is formed in a shape that allows contact. For this reason, since the junction area of the one end side of an external terminal and a circuit pattern will become large, there existed a problem that an external terminal could not be arrange | positioned with high density and the package size became large. .
[0009]
Thirdly, in the invention disclosed in Japanese Patent Application Laid-Open Nos. 9-172139 and 9-22773, the external terminals of the power semiconductor module and the wiring pattern of the circuit board are connected by bonding wires. Since the bonding wire can be drawn freely, there is an advantage that the external terminal can be arranged freely and the main current path length can be shortened. However, in the invention disclosed in Japanese Patent Application Laid-Open No. 9-172139, an external terminal insertion hole is formed in the upper lid of the resin case, and an external terminal is inserted into the external terminal insertion hole. In the invention disclosed in Japanese Patent No. 22973, the external terminals must be molded along the resin case and fixed to the nuts embedded in the resin case in advance. In each of the disclosed inventions, not only the package structure is complicated, but also the manufacturing process (assembly process) is complicated.
[0010]
Fourth, in the power semiconductor module according to the invention disclosed in Japanese Patent Laid-Open No. 9-172139, the inductance of the external terminal is reduced by disposing a dummy electrode plate facing the external terminal. There was a problem that a sufficient eddy current could not be generated and the mutual inductance could not be increased as expected. Furthermore, in the power semiconductor module according to the invention disclosed in Japanese Patent Laid-Open No. 9-22773, the mutual inductance between the external terminals is increased by causing a part of the adjacent external terminals to face each other. In addition, the package structure for fixing the external terminals to the resin case is complicated, and the manufacturing process is complicated.
[0011]
The present invention has been made to solve the above problems. Accordingly, the first object of the present invention is to improve the electrical reliability by preventing the connection failure of the external terminal that occurs in the temperature cycle, and further to reduce the inductance of the main current path, thereby reducing the power semiconductor. It is an object of the present invention to provide a power semiconductor module capable of reducing a surge voltage at the time of switching of an element and preventing malfunction and destruction of the power semiconductor element.
[0012]
Furthermore, a second object of the present invention is a power semiconductor module capable of realizing a reduction in package size by reducing the area occupied by external terminals in the package while achieving the first object of the present invention. Is to provide.
[0013]
Furthermore, the third object of the present invention is to further increase the power semiconductor element by suppressing the surge voltage per one external terminal while achieving the first object or the second object of the present invention. To provide a power semiconductor module capable of preventing malfunction and destruction.
[0014]
[Means for Solving the Problems]
In order to solve the above-described problem, a first feature of the present invention is that in a power semiconductor module, the power semiconductor element is insert-molded in an outer case that houses the power semiconductor element, has a first bonding region, and is externally powered. A first external terminal for inputting a main current to the first external terminal, and an insert case formed in an outer case facing at least a part of the first external terminal, having a second bonding region, and supplying the main current from the power semiconductor element to the outside A second external terminal for outputting, a first bonding wire having one end electrically connected to the first bonding region and the other end electrically connected directly or indirectly to the power semiconductor element; and one end Is electrically connected to the second bonding region, and the other end is electrically connected directly or indirectly to the power semiconductor element along the first bonding wire. The a second bonding wire And at least a portion of the second external terminal overlaps with the first external terminal (the external terminal has a multi-stage structure). Here, “at least a part of the second external terminal” is used to include a part and the whole of the second external terminal. or, “The first external terminal and the second external terminal that are insert-molded in the exterior case” means the first external terminal and the second external terminal that are integrally molded in the exterior case that is preferably formed of a resin material. Used in. “At least a second external terminal opposed to a part of the first external terminal” can increase the mutual inductance between the first external terminal and the second external terminal through which main current flows in opposite directions. As described above, the second external terminal is disposed so as to face at least the first external terminal. Here, “at least a part of the first external terminal” refers to the first external terminal when a part of the first external terminal or substantially all of the first external terminal faces a part of the second external terminal. Or a case where substantially all of the first external terminals face substantially all of the second external terminals is included. The first bonding region of the first external terminal and the second bonding region of the second external terminal are both formed as flat regions so that bonding can be easily performed. It is preferable to arrange them facing each other.
[0015]
Furthermore, in the power semiconductor module according to the first aspect of the present invention, the “second bonding wire along the first bonding wire” is a combination of the first bonding wire and the second bonding wire in which main currents flow in opposite directions. It is used in the sense that at least a part of the second bonding wire is arranged alongside at least a part of the first bonding wire so that the mutual inductance can be increased between them. “The other end of the first bonding wire or the second bonding wire is directly electrically connected to the power semiconductor element” means that the other end of the bonding wire is directly bonded to the bonding pad of the power semiconductor element. used. Further, “the other end of the first bonding wire or the second bonding wire is indirectly connected to the power semiconductor element” means that the other end of the bonding wire is a wiring pattern of a circuit board on which the power semiconductor element is mounted. The other end of the bonding wire is electrically connected to the bonding pad of the power semiconductor element through the wiring pattern of the circuit board.
[0016]
In the power semiconductor module according to the first feature of the present invention configured as described above, the main current path between the outside and the power semiconductor element is the first external terminal and the first bonding wire, or the second external terminal and Since it is composed of the second bonding wire and the stress caused by the temperature cycle in each of the first bonding wire and the second bonding wire can be reduced (or absorbed), it is possible to prevent poor electrical connection of the external terminals. it can. Furthermore, since the stress can be reduced by the first bonding wire or the second bonding wire, it is not necessary to provide a stress relaxation bend on each of the first external terminal and the second external terminal. Since the main current path lengths of the two external terminals can be shortened, the inductances of the first external terminal and the second external terminal can be reduced. Furthermore, since the second external terminal is opposed to at least a part of the first external terminal, and the main current can flow in the opposite directions to each of the first external terminal and the second external terminal, the first external terminal The mutual inductance between the terminal and the second external terminal can be increased. Furthermore, a second bonding wire can be formed along the first bonding wire, and a main current can be caused to flow in opposite directions to each of the first bonding wire and the second bonding wire. The mutual inductance with the second bonding wire can be increased. Furthermore, since each of the first external terminal and the second external terminal is insert-molded in the exterior case, the mounting structure of the first external terminal and the second external terminal to the exterior case, that is, the package structure can be simplified. it can. Furthermore, since the second external terminal is opposed to at least a part of the first external terminal and a dummy power supply plate is not required, the number of parts for reducing the inductance can be reduced, and the package structure is simplified. be able to. Furthermore, each of the first external terminal and the second external terminal does not have a solder joint region having a relatively large occupied area, and it is only necessary to provide a bonding region having a relatively small occupied area. When mounting, this circuit board has no solder joint area for connecting external terminals, and only needs to have a bonding area with a relatively small area. The size can be reduced.
[0017]
In addition, In the power semiconductor module according to the first feature of the present invention, since main currents in opposite directions flow in the first external terminal and the second external terminal, respectively, between the first external terminal and the second external terminal. Is preferably provided with an insulator.
[0018]
The present invention configured as described above First feature In the power semiconductor module according to the present invention, since at least a part of the second external terminals can be disposed using the space in the height direction within the occupied area of the first external terminals, the external terminals in the package are occupied. The area can be reduced, and the package size can be reduced.
[0019]
Of the present invention Second feature is, A first external terminal that is insert-molded in an outer case that houses the power semiconductor element, has a first bonding region, and inputs a main current to the power semiconductor element from the outside, and at least a part of the first external terminal And a second external terminal for outputting a main current to the outside from the power semiconductor element, and one end thereof are electrically connected to the first bonding area. A first bonding wire whose other end is electrically connected to the power semiconductor element directly or indirectly, and one end is electrically connected to the second bonding region, and the other end along the first bonding wire is A second bonding wire electrically connected directly or indirectly to the power semiconductor element In the power semiconductor module, the first external terminal is divided into a plurality of parts, and the divided first external terminals are electrically connected in parallel by first external connection bus bars each having an inductance lower than that of the first external terminals. The second external terminal is divided into a plurality of parts, and the divided second external terminals are electrically connected in parallel by second external connection bus bars each having an inductance lower than that of the second external terminals.
[0020]
The present invention configured as described above Second feature In the power semiconductor module according to the present invention, since the first external terminal is divided into a plurality of parts and the second external terminal is divided into a plurality of parts, an increase in surge voltage per one external terminal can be suppressed, and the power semiconductor can be further increased. It is possible to prevent malfunction and destruction of the element.
[0021]
Of the present invention described above First and second features As the `` power semiconductor element '' in, there are power bipolar transistor (BJT), insulated gate bipolar transistor (IGBT), power MOSFET, gate turn-off (GTO) thyristor, electrostatic induction transistor for power (SIT), electrostatic induction thyristor ( Various semiconductor elements such as SI thyristors are applicable. Also, a MOS composite device such as an emitter-switched thyristor (EST) may be applied as the “power semiconductor element” of the present invention.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 9 is a block circuit diagram showing a DC motor control system according to the embodiment of the present invention. As shown in FIG. 9, the direct current motor control system according to the embodiment of the present invention includes a direct current motor M, a direct current power source DC for driving the direct current motor M, a forward rotation operation and a reverse rotation of the direct current motor M. Four switching elements 1 to 4 for operating are provided.
[0023]
The switching element 1 includes an external terminal D1 for inputting a main current from an external DC power source DC and an external terminal S1 for outputting the main current to the outside through the switching element 1. Similarly, the switching element 3 includes an external terminal D3 for inputting a main current from the DC power source DC and an external terminal S3 for outputting the main current to the outside through the switching element 3. The switching element 2 includes an external terminal D2 for inputting a main current from the switching element 3 through the DC motor M and an external terminal S2 for outputting the main current to an external DC power source DC through the switching element 2. . Similarly, the switching element 4 includes an external terminal D4 for inputting the main current from the switching element 1 through the DC motor M and an external terminal S4 for outputting the main current to the external DC power source DC through the switching element 4. Yes.
[0024]
The external terminal D1 of the switching element 1 and the external terminal D3 of the switching element 3 are electrically connected in parallel, and the external terminal S2 of the switching element 2 and the external terminal S4 of the switching element 4 are similarly electrically connected in parallel. Has been. The external terminal S1 of the switching element 1 and the external terminal D2 of the switching element 2 have the same potential, and are used as a common external terminal S1 / D2. Similarly, the external terminal S3 of the switching element 3 and the external terminal D4 of the switching element 4 have the same potential, and are used as a common external terminal S3 / D4. A DC motor M is electrically inserted in series between the external terminals S1 / D2 and S3 / D4.
[0025]
In the embodiment of the present invention, the switching elements 1 and 2 are constituted by one power semiconductor module M1, and the switching elements 3 and 4 are constituted by another one power semiconductor module M2.
[0026]
FIG. 8 is a block circuit diagram of the power semiconductor module according to the embodiment of the present invention. As shown in FIG. 8, the power semiconductor module M1 is formed by the switching element 1 formed by the switching elements 1A and 1B and the switching elements 2A and 2B in order to match the current capacity required in the module. The switching element 2 is used. The switching elements 1A and 1B each have an external terminal D1 and an external terminal S1 (common external terminals S1 / D2) to which the same potential is applied (actually electrically connected in parallel). Similarly, the switching elements 2A and 2B each have an external terminal D2 (common external terminal S1 / D2) and an external terminal S2 to which the same potential is applied (actually electrically connected in parallel). Although not shown and described, the other power semiconductor module M2 basically has the same structure as the power semiconductor module M1.
[0027]
Here, the rotation control operation of the control system of the DC motor M will be described. In FIG. 9, the forward rotation control of the DC motor M is performed by setting the switching elements 1 and 4 to the conductive state (ON state) and the switching elements 2 and 3 to the non-conductive state (OFF state) by a drive control circuit (not shown). Done. In this state, the main current i1 from the DC power source DC flows in the order of the external terminal D1, the switching element 1, the external terminal S1, the DC motor M, the external terminal D4, the switching element 4, and the external terminal S4. Can be made.
[0028]
On the other hand, the reverse rotation control of the DC motor M is performed by setting the switching elements 2 and 3 to the conductive state (ON state) and the switching elements 1 and 4 to the non-conductive state (OFF state) by the drive control circuit. In this state, the main current i2 from the DC power source DC flows in the order of the external terminal D3, the switching element 3, the external terminal S3, the DC motor M, the external terminal D2, the switching element 2, and the external terminal S2, and reverses the DC motor M. be able to.
[0029]
Next, the detailed structure of the power semiconductor module M1 will be described. Since the power semiconductor module M2 basically has the same structure as the power semiconductor module M1, description thereof is omitted here. FIG. 2 is a plan configuration diagram of the power semiconductor module M1 according to the embodiment of the present invention with the sealing lid removed, and FIG. 3 is a cross-sectional configuration of the power semiconductor module M1 shown in FIG. 4 and 4 are cross-sectional configuration diagrams of the package itself taken along the F4-F4 cutting line (the same cutting line as the F3-F3 cutting line) of the power semiconductor module M1 shown in FIG.
[0030]
As shown in FIGS. 2 to 4, the power semiconductor module M1 is insert-molded in an outer case 31 that houses the power semiconductor elements 11, 12, 21, and 22 and has a bonding region 71. An external terminal (main current external terminal) D1 for inputting a main current i1 to each of the elements 11 and 12 and an insert molding in the outer case 31 facing at least a part of the external terminal D1, An external terminal (main current external terminal) S1 (S1 / D2) for outputting the main current i1 to the outside from each of the power semiconductor elements 11 and 12, and one end electrically connected to the bonding region 71 of the external terminal D1. A bonding wire 52 whose other end is indirectly electrically connected to each of the power semiconductor elements 11 and 12, End is electrically connected to the bonding region 61, the other end along the bonding wire 52 is provided with a bonding wire 51, which is indirectly electrically connected to the respective power semiconductor elements 11 and 12. Furthermore, the power semiconductor module M1 is insert-molded into an outer case 31 that accommodates the power semiconductor elements 11, 12, 21, and 22 therein, has a bonding region 61, and is mainly connected to each of the power semiconductor elements 21 and 22 from the outside. An external terminal (main current external terminal) D2 (S1 / D2) for inputting the current i2, and at least a part of the external terminal D2 are insert-molded into the outer case 31, and has a bonding region 71; An external terminal (main current external terminal) S2 for outputting the main current i2 from each of the power semiconductor elements 21 and 22 is electrically connected to the bonding region 61 of the external terminal D2, and the other end is Bonding wire 51 indirectly connected to each of power semiconductor elements 21 and 22, and one end bonded Is electrically connected to the band 71, the other end along the bonding wire 51 and a bonding wire 52 which is indirectly electrically connected to the respective power semiconductor elements 21 and 22.
[0031]
The package of the power semiconductor module M1 seals the base plate 30, the above-described exterior case 31 attached to the peripheral portion on the base plate 30, and the internal space formed by the base plate 30 and the exterior case 31. And a sealing lid 33 attached to the upper side of the outer case 31.
[0032]
The base plate 30 also serves as a heat radiating plate for releasing heat generated by the switching operation of the power semiconductor elements 11, 12, 21, and 22 to the outside of the package, and is formed of, for example, a copper (Cu) plate having good heat transfer properties. It is preferred that
[0033]
As shown in FIGS. 2 and 3, a circuit board 40 is attached to a central portion on the base plate 30, and power semiconductor elements 11, 12, 21, and 22 are mounted on the circuit board 40. . The circuit board 40 according to the embodiment of the present invention includes, for example, alumina (Al 2 O 3 ), An insulating substrate 42 formed of a ceramic material such as aluminum nitride (AlN), a wiring pattern 41 formed as a metallized layer on the surface of the insulating substrate 42, and a metallized layer on the back surface of the insulating substrate 42, for example. And a through-hole wiring that is formed in the thickness direction of the insulating substrate 42 and that electrically connects the wiring pattern 41 and the back wiring pattern 43 (not shown). The circuit board 40 is attached and fixed on the base plate 30 by an adhesive 46, for example, solder.
[0034]
In the embodiment of the present invention, each of the power semiconductor elements 11, 12, 21, and 22 is composed of, for example, a bipolar transistor (BJT) formed on a single crystal silicon chip. That is, in the case of the power transistor (power BJT), the main current (collector-emitter current) i1 or i2 is between the first and second main electrodes of the power BJT, that is, between the collector electrode and the emitter electrode. The flow of the main current i1 or i2 is controlled by a base current input from a drive control circuit (not shown).
[0035]
The power semiconductor element 11 corresponds to the switching element 1A shown in FIG. 8, the power semiconductor element 12 corresponds to the switching element 1B, the power semiconductor element 21 corresponds to the switching element 2A, and the power semiconductor element 22 corresponds to the switching element. It corresponds to 2B. Each of the power semiconductor elements 11, 12, 21, and 22 is electrically and mechanically connected to a predetermined wiring pattern 41 of the circuit board 40 by an adhesive body 45, for example, solder.
[0036]
Furthermore, a diode element 15 is mounted on the wiring pattern 41 in the vicinity of the power semiconductor element 11 (on the same wiring pattern 41 on which the power semiconductor element 11 is mounted). The diode element 15 is inserted between the first and second main electrodes of the power semiconductor element 11, for example, between the collector electrode and the emitter electrode of the power BJT (between the main electrodes) in parallel and in the opposite direction. It is used as a protective element. Similarly, the diode element 16 is mounted on the wiring pattern 41 in the vicinity of the power semiconductor element 12, and the diode element 25 is mounted on the wiring pattern 41 in the vicinity of the power semiconductor element 21. A diode element 26 is mounted on the wiring pattern 41. For each of these diode elements 15, 16, 25 and 26, it is preferable to use, for example, a free wheel diode made of single crystal silicon.
[0037]
The outer case 31 is formed as a frame surrounding each of the power semiconductor elements 11, 12, 21 and 22, the diode elements 15, 16, 25 and 26, and the circuit board 40. Thus, each of the external terminals D1, S1 / D2, and S2 is insert-molded. That is, each of the external terminals D1, S1 / D2, and S2 is integrally formed in the exterior case 31 when the exterior case 31 is molded. The outer case 31 is preferably formed of, for example, a resin, specifically polyphenylene sulfide (PPS) resin.
[0038]
FIG. 1 is an enlarged perspective view of the external terminals D1, S1 / D2, and S2 of the power semiconductor module M1 according to the embodiment of the present invention. 5A is a front view of the external terminal S1 / D2, FIG. 5B is a top view of the external terminal S1 / D2, FIG. 5C is a side view of the external terminal S1 / D2, and FIG. ) Is a front view of the external terminal D1 or S2, FIG. 6B is a top view of the external terminal D1 or S2, and FIG. 6C is a side view of the external terminal D1 or S2.
[0039]
As shown in FIGS. 1 and 5A to 5C, the external terminals S1 / D2 have a plate shape having a flat surface that is substantially parallel to the surface of the circuit pattern 41 of the circuit board 40. Bonding region 61, a plate-like lead-out portion 62 formed integrally with the bonding region 61 and extended upward from the center of the bonding region 61 to the outside of the package (higher than the sealing lid 33), and a lead-out portion 62 And a through-hole 63 disposed on the upper portion. Each of the bonding region 61 and the lead-out portion 62 is formed by cutting a single plate material along the contours of both so that the bonding region 61 and the lead-out portion 62 are L-shaped. . The lower side of the lead-out portion 62 of the external terminals S1 / D2 is insert-molded into the outer case 31. For example, a copper (Cu) plate having good electrical conductivity can be used for the external terminals S1 / D2, and a nickel (Ni) plating layer for improving bondability is provided on the surface of the copper (Cu) plate. Is formed.
[0040]
On the other hand, as shown in FIGS. 1 and 6A to 6C, each of the external terminals D1 and S2 is substantially the same as the surface of the circuit pattern 41 of the circuit board 40, like the external terminals S1 / D2. Plate-like bonding area 71 having a flat surface that is parallel to each other, and formed integrally with bonding area 71 and extended upward from one end of bonding area 71 to the outside of the package (higher than sealing lid 33). A plate-like lead-out portion 72 and a through-hole 73 disposed on the top of the lead-out portion 72 are provided. Each of the bonding region 71 and the lead-out portion 72 is formed by cutting a single plate material along the contours of both so that the bonding region 71 and the lead-out portion 72 are L-shaped. . The lower side of each lead-out portion 72 of the external terminals D1 and S2 is insert-molded into the exterior case 31. For example, a copper (Cu) plate having good electrical conductivity can be used for each of the external terminals D1 and S2, and nickel (Ni) for improving bondability is provided on the surface of the copper (Cu) plate. A plating layer is formed.
[0041]
The bonding region 71 of the external terminal D1 is arranged on the half of the one end side (the right half in FIG. 1) of the bonding region 61 of the external terminal S1 / D2 so that both the bonding regions 71 and 61 face each other. Has been. That is, the bonding region 71 of the external terminal D1 and the bonding region 61 of the external terminal S1 / D2 have a multi-stage structure in which both are overlapped. The main current i1 flowing through the external terminal D1 is set to be opposite to the main current i1 flowing through the external terminal S1 / D2, and a mutual inductance Z1 between the external terminal D1 and the external terminal S1 / D2 is set. It can be increased. Similarly, the bonding region 71 of the external terminal S2 is opposed to the bonding region 71 and 61 on the other half of the bonding region 61 of the external terminal S1 / D2 (on the left half in FIG. 1). (It is comprised by the multistage structure.). The main current i2 flowing through the external terminal S2 is set to be opposite to the main current i2 flowing through the external terminal S1 / D2, and a mutual inductance Z1 between the external terminal S2 and the external terminal S1 / D2 is set. It can be increased.
[0042]
3 and 4 between the bonding region 71 of the external terminal D1 and the bonding region 61 of the external terminal S1 / D2, and between the bonding region 71 of the external terminal S2 and the bonding region 61 of the external terminal S1 / D2. As shown, an insulator 32 is disposed, and the two are electrically insulated. For the insulator 32, for example, an insulating resin such as polybutylene terephthalate (PBT) or PPS can be used practically.
[0043]
In the power semiconductor module M1 according to the present invention, substantially the entire region between the bonding region 71 and the lead-out portion 72 of the external terminal D1 and the bonding region 61 and the lead-out portion 62 of the external terminal S1 / D2 is opposed to each other. It is configured to increase the mutual inductance Z1 to the maximum by making substantially the entire region between the bonding region 71 and the lead-out portion 72 of the external terminal S2 and the bonding region 61 and the lead-out portion 62 of the external terminal S1 / D2. can do.
[0044]
As shown in FIGS. 2, 3 and 4, the external terminal D1 is divided into a plurality (two in the embodiment of the present invention), and the external terminal D1 of the switching element 1A (power semiconductor element 11), Each of the external terminals D1 of the switching element 1B (power semiconductor element 12) is disposed so as to face each other (up and down in FIG. 2, and left and right in FIG. 3). Similarly, the external terminal S1 / D2 is divided into a plurality of parts. The external terminal S1 of the switching element 1A (power semiconductor element 11) or the external terminal D2 of the switching element 2A (power semiconductor element 21) and the switching element 1B (power semiconductor). The external terminals S1 of the element 12) or the external terminals D2 of the switching element 2B (power semiconductor element 22) are disposed at positions facing each other (up and down in FIG. 2, and left and right in FIG. 3). The external terminal S2 is divided into a plurality of positions, which are opposed to each other as the external terminal S2 of the switching element 2A (power semiconductor element 21) and the external terminal S2 of the switching element 2B (power semiconductor element 22) (in FIG. 2, It is arranged on the top and bottom (left and right in FIG. 3).
[0045]
The upper side of each of the divided lead terminals 72 of the plurality of external terminals D1 is bent (molded) on the sealing lid 33 along the upper surface of the sealing lid 33. The external connection bus bar 55 having a relatively low inductance is electrically connected. Similarly, the upper side of each lead-out portion 62 of each of the divided external terminals S1 / D2 is bent along the upper surface of the seal lid 33 on the seal lid 33, and each bent lead-out portion 62 is The external connection bus bar 55 having a relatively low inductance is electrically connected. Further, the upper side of each lead-out portion 72 of each of the divided external terminals S2 is bent on the sealing lid 33 along the upper surface of the sealing lid 33, and the bent lead-out portions 72 are lower than that. The external connection bus bar 55 having inductance is electrically connected.
[0046]
The bonding region 61 of the external terminal S1 / D2 and the wiring pattern 41 of the circuit board 40 are electrically connected by a bonding wire 51. The external terminal S1 / D2 passes through each of the bonding wire 51 and the wiring pattern 41. The power semiconductor elements 11, 12, 21, and 22 are electrically connected to bonding pads (not shown). That is, the main current path between the external terminal S1 / D2 and each of the power semiconductor elements 11, 12, 21, and 22 is secured by the bonding wire 51 and the wiring pattern 41. Similarly, the bonding region 71 of the external terminal D1 and the wiring pattern 41 of the circuit board 40 are electrically connected by a bonding wire 52, and the external terminal D1 is powered through each of the bonding wire 52 and the wiring pattern 41. The semiconductor elements 11 and 12 are electrically connected to the respective bonding pads. A main current path between the external terminal D1 and each of the power semiconductor elements 11 and 12 is secured by the bonding wire 52 and the wiring pattern 41. The bonding region 71 of the external terminal S2 and the wiring pattern 41 of the circuit board 40 are electrically connected by a bonding wire 52. The external terminal S2 is connected to the power semiconductor element 21 through the bonding wire 52 and the wiring pattern 41, respectively. , 22 are electrically connected to the respective bonding pads. A main current path between the external terminal S2 and each of the power semiconductor elements 21 and 22 is secured by the bonding wire 52 and the wiring pattern 41.
[0047]
The bonding wire 52 connected to the bonding region 72 of the external terminal D1 is substantially parallel to the bonding wire 51 connected to the bonding region 61 of the external terminal S1 / D2 so that the mutual inductance Z2 can be increased. It is arrange | positioned so that it may have a locus | trajectory. Similarly, the bonding wire 52 connected to the bonding region 72 of the external terminal S2 can increase the mutual inductance Z2 ′ relative to the bonding wire 51 connected to the bonding region 61 of the external terminal S1 / D2. Are arranged so as to have a substantially parallel locus. For example, an aluminum (Al) wire can be practically used for the bonding wires 51 and 52 and the bonding wire 50 described above.
[0048]
Furthermore, as shown in FIGS. 2 to 4, 7A, 7B, and 7C, the external case 31 of the power semiconductor module M1 has external terminals G1 to G3 for connecting a drive circuit. Insert molded. 7A is a front view of the external terminals G1 to G3 according to the embodiment of the present invention, FIG. 7B is a top view of the external terminals G1 to G3, and FIG. 7C is a view of the external terminals G1 to G3. It is a side view. Basically, it has the same structure as each of the external terminals D1, S1 / D2, and S2, and each of the external terminals G1 to G3 includes a bonding region 81 and a lead-out portion 82. Each of the external terminals G1 to G3 is electrically connected to any one of the bonding pads of the power semiconductor elements 11, 12, 21 and 22 through the bonding wire 50 and the wiring pattern 41 of the circuit board 40, and the control signal of the power BJT To supply.
[0049]
In the power semiconductor module M1 according to the embodiment of the present invention configured as described above, the following effects can be obtained.
[0050]
(1) The main current path between the outside and each of the power semiconductor elements 11, 12 is the main current path between the outside and each of the power semiconductor elements 11, 12, 21, 22 by the external terminal D 1 and the bonding wire 52. A path is secured by the external terminal S1 / D2 and the bonding wire 51, and a main current path between the outside and each of the power semiconductor elements 21 and 22 is secured by the external terminal S2 and the bonding wire 52, respectively. The stress generated by the temperature cycle can be reduced (or absorbed), and the cause of the peeling of the solder joint can be fundamentally eliminated, so that each of the external terminals D1, S1 / D2, and S2 can be electrically connected. Defects can be eliminated.
[0051]
(2) As a result of reducing the stress in each of the bonding wires 51 and 52, it is not necessary to provide a bend portion for stress relaxation in each of the external terminals D1, S1 / D2, and S2, and the external terminals D1, S1 / D2 , S2 can shorten the respective main current path lengths, so that the respective inductances of the external terminals D1, S1 / D2, and S2 can be reduced.
[0052]
(3) Each of the external terminals D1 and S2 is opposed to the external terminal S1 / D2, and the main current flowing through the external terminal S1 / D2 and the main current flowing through each of the external terminals D1 and S2 can be reversed. Therefore, the mutual inductance between the external terminal S1 / D2 and each of the external terminals D1 and S2 can be increased.
[0053]
(4) Since the bonding wires 52 are formed along the bonding wires 51 and main currents can flow through the bonding wires 51 and 52 in opposite directions to each other, between the bonding wires 51 and 52, respectively. Mutual inductance can be increased.
[0054]
(5) Since each of the external terminals D1, S1 / D2, and S2 is insert-molded in the exterior case 31, the structure for mounting the external terminals D1, S1 / D2, and S2 on the exterior case 31, that is, the package structure is simplified. Can be.
[0055]
(6) Since the bonding regions 71 of the external terminals D1 and S2 are opposed to the bonding region 61 of the external terminals S1 / D2, and no additional dummy power supply plate is required, the number of components for reducing inductance is reduced. The package structure can be simplified.
[0056]
(7) Since each of the external terminals D1, S1 / D2, and S2 does not have a solder joint region having a relatively large occupied area and only needs to include bonding regions 61 and 71 having a relatively small occupied area, the power semiconductor element When each of 11, 12, 21, and 22 is mounted on the circuit board 40, the circuit board 40 has no solder joint area for connecting external terminals, and has a bonding area (wiring pattern 41) having a relatively small area. Therefore, it is possible to realize a high-density array of external terminals D1, S1 / D2, and S2, and to reduce the package size.
[0057]
(8) Since each of the external terminals D1 and S2 can be disposed using the space in the height direction within the area occupied by the external terminals S1 / D2, the external terminals D1, S1 / D2 and S2 in the package can be disposed. Can be reduced, and the package size can be reduced.
[0058]
(9) Since each of the external terminals D1, S1 / D2, and S2 is divided into a plurality of parts, an increase in surge voltage per one divided external terminal can be suppressed, and the power semiconductor elements 11, 12, The malfunction and destruction of 21 and 22 can be prevented.
[0059]
Next, a manufacturing method (assembly method) of the power semiconductor module M1 will be briefly described. 10A, FIG. 10B, FIG. 11A, FIG. 11B, and FIG. 12 are process cross-sectional views for explaining a method of manufacturing the power semiconductor module M1 according to the embodiment of the present invention. It is.
[0060]
(A) First, as shown in FIG. 10A, the power semiconductor elements 21 and 22 and the diode elements 25 and 26 are mounted on the wiring pattern 41 of the circuit board 40, respectively. Although the power semiconductor elements 11 and 12 and the diode elements 15 and 16 are not shown in the drawing, these elements are similarly mounted as shown in FIG. An adhesive body 45 is used for mounting these elements.
[0061]
(B) Next, as shown in FIG. 10B, the circuit board 40 on which a plurality of elements in FIG. An adhesive 46 is used to attach the circuit board 40.
[0062]
(C) Then, as shown in FIG. 11A, the outer case 31 in which each of the external terminals D1, S1 / D2, S2, and the external terminals G1 to G3 is insert-molded is attached to the peripheral portion on the base plate 30. . Each of the external terminals D1, S1 / D2, S2 and the external terminals G1 to G3 is insert-molded in the exterior case 31 in advance, and the external terminal D1 to the base plate 30 when the exterior case 31 is attached to the base plate 30. , S1 / D2, S2, and the external terminals G1 to G3 can be completely mounted.
[0063]
(D) Thereafter, as shown in FIG. 11B, a bonding wire 51 is provided between the external terminal S1 / D2 and the wiring pattern 41 of the circuit board 40, and a bonding wire is provided between the external terminal D1 and the wiring pattern 41. 52, the bonding wire 52 between the external terminal S1 and the wiring pattern 41, the bonding wire 50 between each of the external terminals G1 to G3 and the wiring pattern 41, the wiring pattern 41 and the power semiconductor elements 11, 12,. Bonding wires 50 are respectively bonded between 21 and 22 and the diode elements 15, 16, 25 and 26.
[0064]
(E) Then, the sealing lid 33 is attached to the upper part of the outer case 31, and as shown in FIG. 12, the upper side of the leading part 72 of each of the external terminals D1 and S2 and the upper side of the leading part 62 of the external terminal S1 / D2 Bend each one.
[0065]
(F) Finally, as shown in FIG. 3 and FIG. 4 described above, by attaching the external connection bus bar 55, the power semiconductor module M1 according to the embodiment of the present invention is completed.
[0066]
In the method for manufacturing the power semiconductor module M1 according to the embodiment of the present invention, the following effects can be obtained.
[0067]
(1) Since the external terminals D1, S1 / D2, and S2 are insert-molded in the exterior case 31 in advance, the external terminals D1, S1 / D2 are attached to the package when the exterior case 31 is attached to the peripheral portion on the base plate 30. , S2 can be mounted. That is, the power semiconductor elements 11, 12, 21, and 22 are mounted on the central portion on the base plate 30, and the external case D 1, S 1 / D 2, and S 2 are mounted at the same time that the outer case 31 is mounted on the peripheral portion on the base plate 3 And since the bonding wires 50-52 can be bonded after this, the deformation | transformation and cutting | disconnection of the bonding wires 50-52 accompanying attachment of the external terminal D1, S1 / D2, S2 can be prevented.
[0068]
(2) Since the external terminals D1, S1 / D2, and S2 can be aligned with high accuracy at the stage where the external terminals D1, S1 / D2, and S2 are insert-molded, the alignment between the base plate 30 and the exterior case 31 is performed. Thus, the positioning of the three components of the base plate 30, the outer case 31, and the external terminals D1, S1 / D2, and S2 can be performed simultaneously, and the number of times of positioning can be reduced and the positioning accuracy can be improved.
[0069]
(3) Since the base plate 30, the outer case 31, and the external terminals D1, S1 / D2, and S2 can be assembled by attaching the outer case 31 to the base plate 30, the number of manufacturing steps can be reduced. Can be easily manufactured.
[0070]
(4) Since each of the external terminals D1, S1 / D2, and S2 is insert-molded in the exterior case 31, a jig for separately positioning when attaching the external terminals is not necessary.
[0071]
It should not be understood that the description and the drawings, which constitute a part of the disclosure of the above-described embodiment, limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0072]
For example, although the above embodiment has been described with respect to a power semiconductor module incorporated in a DC motor control system, the present invention can be applied to a power semiconductor module incorporated in an AC motor control system. More generally, the present invention can be applied to various power control systems such as inverters and converters other than the motor control system.
[0073]
Further, in the description of the above embodiment, the power semiconductor element is exemplified as the power BJT for convenience, but a GTO thyristor may be used instead of the power BJT. Alternatively, voltage-driven power semiconductor elements such as power MOSFETs, IGBTs, power SITs, SI thyristors, and MOS composite devices may be used instead of these current-driven power semiconductor elements. Normally-off power SIT (BSIT) and SI thyristors can be operated by either current drive or voltage drive depending on bias conditions. The semiconductor material is not limited to silicon (Si), and other semiconductor materials such as silicon carbide (SiC) and gallium arsenide (GaAs) can be used.
[0074]
Furthermore, in the description of the above embodiment, the external terminal of the power semiconductor module is indirectly connected to the bonding pad of the power semiconductor element through the wiring pattern of the circuit board. The pads may be directly connected with bonding wires.
[0075]
As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention-specific matters according to the above-mentioned reasonable claims.
[0076]
【The invention's effect】
First, the present invention can improve the electrical reliability by preventing the connection failure of the external terminal that occurs in the temperature cycle, and further reduce the inductance of the main current path. By reducing the area occupied by the external terminals in the package, Reduces the surge voltage when switching power semiconductor elements to prevent power semiconductor element malfunctions and destruction At the same time, the package size can be reduced. A power semiconductor module can be provided.
[0077]
Furthermore, the present invention secondly, Electrical reliability can be improved by preventing poor connection of external terminals that occur in the temperature cycle, further reducing the inductance of the main current path, By suppressing an increase in surge voltage per one external terminal, it is possible to provide a power semiconductor module that can further prevent malfunction and destruction of the power semiconductor element.
[Brief description of the drawings]
FIG. 1 is an enlarged perspective view of an external terminal portion of a power semiconductor module according to an embodiment of the present invention.
FIG. 2 is a plan configuration diagram of the power semiconductor module according to the embodiment of the present invention with a sealing lid removed.
FIG. 3 is a cross-sectional configuration diagram of the power semiconductor module according to the embodiment of the present invention (a cross-sectional configuration diagram cut along the F3-F3 cutting line).
FIG. 4 is a cross-sectional configuration diagram (a cross-sectional configuration diagram taken along a cutting line F4-F4) of the package of the power semiconductor module according to the embodiment of the present invention.
5A is a front view of an external terminal of the power semiconductor module according to the embodiment of the present invention, FIG. 5B is a top view of the external terminal, and FIG. 5C is a side view of the external terminal.
6A is a front view of an external terminal of the power semiconductor module according to the embodiment of the present invention, FIG. 6B is a top view of the external terminal, and FIG. 6C is a side view of the external terminal.
7A is a front view of an external terminal of the power semiconductor module according to the embodiment of the present invention, FIG. 7B is a top view of the external terminal, and FIG. 7C is a side view of the external terminal.
FIG. 8 is a block circuit diagram of the power semiconductor module according to the embodiment of the present invention.
FIG. 9 is a block circuit diagram showing a DC motor control system according to an embodiment of the present invention.
FIGS. 10A and 10B are process cross-sectional views (part 1) for explaining a method for manufacturing a power semiconductor module according to an embodiment of the present invention. FIGS.
FIGS. 11A and 11B are process cross-sectional views (part 2) for explaining the method of manufacturing the power semiconductor module according to the embodiment of the present invention. FIGS.
FIG. 12 is a process cross-sectional view (No. 3) for explaining the method of manufacturing the power semiconductor module according to the embodiment of the invention.
[Explanation of symbols]
1-4, 1A, 1B, 2A, 2B Switching element
M1, M2 power semiconductor module
11, 12, 21, 22 Power semiconductor element
15, 16, 25, 26 Diode element
30 Base plate
31 exterior case
32 Insulator
33 Sealing lid
40 Circuit board
41 Wiring pattern
42 Insulating substrate
43 Backside wiring pattern
45,46 Adhesive
50-52 bonding wire
55 External connection bus bar
61, 71, 81 Bonding area
62, 72, 82 Deriving unit
D1-D4, S1-S4, G1-G3 External terminal

Claims (3)

パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部から前記パワー半導体素子に主電流を入力するための第１外部端子と、
少なくとも前記第１外部端子の一部に対向させて前記外装ケースにインサート成型され、第２ボンディング領域を有し、前記パワー半導体素子から外部に前記主電流を出力するための第２外部端子と、
一端が前記第１ボンディング領域に電気的に接続され、他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、
一端が前記第２ボンディング領域に電気的に接続され、前記第１ボンディングワイヤに沿って他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤと
を備え、前記第１外部端子に前記第２外部端子の少なくとも一部を重複して配設させたことを特徴とするパワー半導体モジュール。 A first external terminal that is insert-molded in an outer case that houses the power semiconductor element, has a first bonding region, and inputs a main current from the outside to the power semiconductor element;
A second external terminal that is insert-molded in the exterior case so as to face at least a part of the first external terminal, has a second bonding region, and outputs the main current from the power semiconductor element to the outside;
A first bonding wire having one end electrically connected to the first bonding region and the other end electrically connected directly or indirectly to the power semiconductor element;
A second bonding wire having one end electrically connected to the second bonding region and the other end electrically connected directly or indirectly to the power semiconductor element along the first bonding wire;
The provided power semiconductor module, characterized in that is disposed to overlap at least a portion of said second external terminal to the first external terminal. パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部から前記パワー半導体素子に主電流を入力するための第１外部端子と、
少なくとも前記第１外部端子の一部に対向させて前記外装ケースにインサート成型され、第２ボンディング領域を有し、前記パワー半導体素子から外部に前記主電流を出力するための第２外部端子と、
一端が前記第１ボンディング領域に電気的に接続され、他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、
一端が前記第２ボンディング領域に電気的に接続され、前記第１ボンディングワイヤに沿って他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤ
とを備え、
前記第１外部端子は複数に分割され、この複数に分割された前記第１外部端子はそれぞれ前記第１外部端子よりも低いインダクタンスを有する第１外部結線バスバーにより電気的に並列接続され、
前記第２外部端子は複数に分割され、この複数に分割された前記第２外部端子はそれぞれ前記第２外部端子よりも低いインダクタンスを有する第２外部結線バスバーにより電気的に並列接続された
ことを特徴とするパワー半導体モジュール。 A first external terminal that is insert-molded in an outer case that houses the power semiconductor element, has a first bonding region, and inputs a main current from the outside to the power semiconductor element;
A second external terminal that is insert-molded in the exterior case so as to face at least a part of the first external terminal, has a second bonding region, and outputs the main current from the power semiconductor element to the outside;
A first bonding wire having one end electrically connected to the first bonding region and the other end electrically connected directly or indirectly to the power semiconductor element;
A second bonding wire having one end electrically connected to the second bonding region and the other end electrically connected directly or indirectly to the power semiconductor element along the first bonding wire.
And
The first external terminal is divided into a plurality of first external terminal which is divided into the plurality are electrically connected in parallel by the first external connection bus bar having an inductance lower than each of the first external terminal,
Said second external terminal is divided into a plurality, said second external terminal which is divided into the plurality of electrically parallel connected through the second external connection bus bar having an inductance lower than each of the second external terminal A featured power semiconductor module. 前記第１外部端子に前記第２外部端子の少なくとも一部を重複して配設させたことを特徴とする請求項２に記載のパワー半導体モジュール。The power semiconductor module according to claim 2, wherein at least a part of the second external terminal overlaps with the first external terminal.
JP16313699A 1999-06-09 1999-06-09 Power semiconductor module Expired - Fee Related JP3798184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16313699A JP3798184B2 (en) 1999-06-09 1999-06-09 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16313699A JP3798184B2 (en) 1999-06-09 1999-06-09 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2000353777A JP2000353777A (en) 2000-12-19
JP3798184B2 true JP3798184B2 (en) 2006-07-19

Family

ID=15767896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16313699A Expired - Fee Related JP3798184B2 (en) 1999-06-09 1999-06-09 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP3798184B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383941A (en) * 2012-05-02 2013-11-06 Abb技术有限公司 Power semiconductor module
US9685879B2 (en) 2012-03-01 2017-06-20 Mitsubishi Electric Corporation Power semiconductor module and power conversion device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710194B2 (en) * 2001-08-03 2011-06-29 富士電機システムズ株式会社 Semiconductor device package
JP4066644B2 (en) * 2001-11-26 2008-03-26 株式会社豊田自動織機 Semiconductor device and wiring method of semiconductor device
JP4628337B2 (en) * 2006-10-04 2011-02-09 日本インター株式会社 Power semiconductor module
CN103650137B (en) * 2011-07-11 2017-09-29 三菱电机株式会社 Power semiconductor modular
WO2015152373A1 (en) * 2014-04-03 2015-10-08 三菱電機株式会社 Semiconductor device
WO2018202620A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Half-bridge module with coaxial arrangement of the dc terminals

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685879B2 (en) 2012-03-01 2017-06-20 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
US9979314B2 (en) 2012-03-01 2018-05-22 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
DE112013001234B4 (en) 2012-03-01 2023-02-02 Mitsubishi Electric Corporation Power semiconductor module and energy conversion device
CN103383941A (en) * 2012-05-02 2013-11-06 Abb技术有限公司 Power semiconductor module
CN103383941B (en) * 2012-05-02 2018-10-19 Abb瑞士股份有限公司 Power semiconductor modular

Also Published As

Publication number Publication date
JP2000353777A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
JP5919511B2 (en) Power semiconductor module
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP2019117944A (en) Power module semiconductor device
US20150371937A1 (en) Semiconductor device
WO2014061211A1 (en) Semiconductor device
US9468087B1 (en) Power module with improved cooling and method for making
JP5293473B2 (en) Semiconductor power module
US10319671B2 (en) Semiconductor package with leadframe
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
EP3522213B1 (en) Semiconductor device
JP2003197862A (en) Power module and its assembling method
KR102293740B1 (en) Semiconductor module and power converter using the same
JP2006186170A (en) Semiconductor device
CN111584477A (en) Semiconductor module and method for manufacturing semiconductor module
CN113875006A (en) Three-level power module
JP3798184B2 (en) Power semiconductor module
JP7428019B2 (en) semiconductor module
JP2004221381A (en) Semiconductor device
KR20130100702A (en) Semiconductor device and method for manufacturing semiconductor device
CN110911375A (en) Semiconductor device with a plurality of semiconductor chips
KR101897639B1 (en) power module
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP3525823B2 (en) Mounting structure of complementary IGBT
TW202209583A (en) Intelligent power module packaging structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060419

R150 Certificate of patent or registration of utility model

Ref document number: 3798184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees