JP3794606B2 - 受光素子用接合容量 - Google Patents
受光素子用接合容量 Download PDFInfo
- Publication number
- JP3794606B2 JP3794606B2 JP03497199A JP3497199A JP3794606B2 JP 3794606 B2 JP3794606 B2 JP 3794606B2 JP 03497199 A JP03497199 A JP 03497199A JP 3497199 A JP3497199 A JP 3497199A JP 3794606 B2 JP3794606 B2 JP 3794606B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- junction
- receiving element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受光素子用集積回路に用いられる接合容量に関する。
【０００２】
【従来の技術】
従来、フォトセンサ、フォトインタラプタ、フォトカプラ等に用いられる受光素子用集積回路における接合容量としては、例えば図３に示すような窒化膜等の絶縁膜を使用したコンデンサが用いられてきた。
【０００３】
この従来例では、図３に示すように、Ｐ型半導体基板３７上に形成されたＮ型エピタキシャル層３６が、Ｐ型拡散層３８、３９により、コンデンサ部のエピタキシャル層領域と他のエピタキシャル層領域とに分離されており、このコンデンサ部のエピタキシャル層領域には、高不純物濃度のＮ型半導体層３５、コンデンサ部を構成する窒化膜３２、及びコンデンサの一方の電極を構成する金属層３３がこの順で形成され、又コンデンサの他方の電極となるＮ型半導体層３５上の一部にはオーミックコンタクトをとる金属層３４が形成され、コンデンサの他方の電極取り出し口となっており、コンデンサ外部が酸化膜等の厚い保護膜３１により覆われている。
【０００４】
このコンデンサでは、Ｎ型半導体層３５とＮ型エピタキシャル層３６は同じＮ型半導体で導通しており、Ｎ型エピタキシャル層３６はＰ型半導体基板３７とＰＮ接合を構成する。このＰＮ接合は、受光素子においてはフォトダイオードと同一構成で、フォトダイオードと同一動作を行うので、Ｎ型エピタキシャル層３６からＰ型半導体基板３７に向かって光電流を生じる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来構成では、光電流をＩ３とし、Ｎ型エピタキシャル層３６とオーミックコンタクトをとっている金属層３４に抵抗負荷Ｒ３１が接続されるとすると、金属層３４に（Ｒ３１×Ｉ３）で表される電圧降下が生じ、コンデンサの一端が光電流Ｉ３によって電位変動を生じる。
【０００６】
この電位変動の問題を解消するためには、金属層３４側を常に接地電位ＧＮＤ又は電源電位Ｖｃｃなどの低インピーダンス信号ラインに接続する必要があり、従来構成では高インピーダンス信号ラインには接続できないという問題があった。
【０００７】
本発明は、こうした従来技術の課題を解決するものであり、受光素子用集積回路に用いられる接合容量を、光によって誤動作しないようにでき、接合容量の各電極を高インピーダンス信号ラインに接続することができる受光素子用接合容量を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の受光素子用接合容量は、受光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されるＮ型エピタキシャル層中に、該Ｐ型半導体基板と該第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、その上部の該第１のＰ型埋め込み分離拡散層と、該第１のＰ型埋め込み分離拡散層に達する該第２のＰ型分離拡散層とによってＮ型ウェルが構成され、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、該Ｎ型エミッタ拡散層と該Ｐ型ベース拡散層のＰＮ接合を逆バイアスして接合容量としており、そのことにより上記目的が達成される。
【０００９】
前記Ｎ型ウェルと前記Ｐ型ベース拡散層のＰＮ接合を逆バイアスして接合容量としてもよい。
【００１０】
また、前記Ｎ型エミッタ拡散層と前記Ｎ型ウェルを導通させ、該Ｎ型エミッタ拡散層と前記Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、前記Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成としてもよい。
【００１１】
また、本発明の受光素子用接合容量は、受光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されＮ型ウェルを構成する第１のＮ型エピタキシャル層と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されＮ型ウェルを構成しない第２のＮ型エピタキシャル層と、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、該第１のＮ型エピタキシャル層及び該第２のＮ型エピタキシャル層に電源電圧又は所定の基準電圧を印加し、該第１のＰ型埋め込み分離拡散層及び該第２のＰ型分離拡散層と該Ｎ型ウェルのＰＮ接合を逆バイアスして接合容量としており、そのことにより上記目的が達成される。
【００１２】
好ましくは、前記Ｎ型ウェルの不純物濃度が、前記Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成とする。
【００１３】
以下に、本発明の作用について説明する。
【００１４】
上記構成によれば、接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合の接合容量によって構成される。このＰＮ接合は、Ｎ型エピタキシャル層とＰ型半導体基板によって構成されるＰＮ接合より、はるかに浅い表面に近い部分で接合をつくる。
【００１５】
一方、フォトセンサー、フォトインタラプタ、フォトカプラ等に用いられる信号光は赤外光又は赤色光などの波長の長い光である。これらの光によって生じる少数キャリア（光信号電流）は、ほとんどＰ型半導体基板中で発生するため、島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層以外の部分のＮ型エピタキシャル層とＰ型半導体基板によるＰＮ接合で吸収される。
【００１６】
他方、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合は、半導体層の浅い部分で接合をつくるので、これらの光に対して影響を受けず不感となり、光によって誤動作しない接合容量を構成することができる。
【００１７】
従って、従来のように、光電流による電位変動を抑えるために、接合容量の電極の一方を構成する半導体の電位を電源電位や接地電位に固定する必要がなくなり、接合容量を構成するＮ型エミッタ拡散層、Ｐ型ベース拡散層のどちらでも高インピーダンス信号ラインに接続することが可能となる。
【００１８】
また、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合、並びにＮ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層によるＰＮ接合においても、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ接合より半導体層の浅い部分で接合をつくるので、上記と同様の作用をもたらす。
【００１９】
また、Ｎ型エミッタ拡散層とＮ型ウェルを導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成にすると、接合容量の容量値を増大させることが可能となる。
【００２０】
更に、Ｎ型ウェルの不純物濃度を、Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成にすると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量を大きくすることが可能となる。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２２】
（実施形態１）
図１に、本発明の実施形態１による受光素子用接合容量を構成する半導体層の断面構造を示す。
【００２３】
この実施形態１は、図１に示すように、受光素子用集積回路を構成するＰ型半導体基板１０１Ａと、このＰ型半導体基板１０１Ａ上に、第１のＰ型埋め込み分離拡散層１０３Ａと第２のＰ型分離拡散層１０４Ａにより島状に分離して形成されるＮ型エピタキシャル層１０５Ａ中に、Ｐ型半導体基板１０１Ａと第１のＰ型埋め込み分離拡散層１０３Ａとの間に形成されたＮ型埋め込み層１０２Ａと、その上部の第１のＰ型埋め込み分離拡散層１０３Ａと、この第１のＰ型埋め込み分離拡散層１０３Ａに達する第２のＰ型分離拡散層１０４ＡとによってＮ型ウェルが構成され、このＮ型ウェル中に形成されたＰ型ベース拡散層１０６Ａと、このＰ型ベース拡散層１０６Ａ中に形成されたＮ型エミッタ拡散層１０７Ａとを有し、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスして接合容量とするものである。
【００２４】
接合容量は、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスして構成してもよい。
【００２５】
また、Ｎ型エミッタ拡散層１０７ＡとＮ型ウェル１０５Ａを導通させ、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成としてもよい。
【００２６】
更には、接合容量は、Ｎ型エピタキシャル層１０５Ａ，１０５Ｂに電源電圧又は所定の基準電圧を印加し、第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４ＡとＮ型ウェル１０５ＡのＰＮ接合を逆バイアスして構成してもよい。
【００２７】
より詳しくは、この実施形態１では、図１に示すように、接合容量を形成する部分の断面は、Ｐ型半導体基板１０１Ａ上に、Ｎ型埋め込み拡散層１０２Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層１０５Ａ、Ｎ型ウェル中に形成され、ＮＰＮトランジスタのベース層を構成する拡散層と同一のＰ型ベース拡散層１０６Ａ、Ｐ型ベース拡散層１０６Ａ中に形成され、ＮＰＮトランジスタのエミッタ層を構成する拡散層と同一のＮ型エミッタ拡散層１０７Ａ、及び酸化膜等による保護膜１１６Ａが、この順で形成されている。
【００２８】
更に、Ｎ型エピタキシャル層の上層部において、Ｎ型エピタキシャル層（Ｎ型ウェル）１０５ＡとオーミックコンタクトをとるためのＮ型エミッタ拡散層１０８Ａが形成され、第１のＰ型埋め込み分離拡散層１０３Ａ、１０３Ｂと第２のＰ型分離拡散層１０４Ａ、１０４Ｂで分離されたＮ型エピタキシャル層１０５ＢとオーミックコンタクトをとるためのＮ型エミッタ拡散層１０９Ａが形成され、第２のＰ型分離拡散層１０４ＡとオーミックコンタクトをとるためのＰ型ベース拡散層１１０Ａが形成されている。
【００２９】
Ｐ型ベース拡散層１１０Ａには電極用配線１１１Ａが形成され、Ｎ型エミッタ拡散層１０８Ａには電極用配線１１２Ａが形成され、Ｐ型ベース拡散層１０６Ａには電極用配線１１３Ａが形成されている。また、Ｎ型エミッタ拡散層１０７Ａには電極用配線１１４Ａが形成され、Ｎ型エミッタ拡散層１０９Ａには電極用配線１１５Ａが形成されている。
【００３０】
上記構成によれば、接合容量は、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合の接合容量によって構成される。このＰＮ接合は、Ｎ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５ＣとＰ型半導体基板１０１Ａによって構成されるＰＮ接合より、はるかに浅い表面に近い部分の半導体層で接合をつくる。
【００３１】
一方、フォトセンサー、フォトインタラプタ、フォトカプラ等に用いられる信号光は、赤外光又は赤色光などの波長の長い光である。これらの光によって生じる少数キャリア（光信号電流）は、ほとんどＰ型半導体基板１０１Ａ中で発生するため、島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層１０５Ａ以外の部分のＮ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５ＣとＰ型半導体基板１０１ＡによるＰＮ接合で吸収される。
【００３２】
他方、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合は、半導体層の浅い部分で接合をつくるので、これらの光に対して影響を受けず不感となる。
【００３３】
従って、Ｎ型エミッタ拡散層１０７Ａと、Ｐ型ベース拡散層１０６ＡのＰＮ接合を使用した接合容量の電極取り出し口である電極用配線１１３Ａ、１１４Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３４】
同様に、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を使用する場合には、その接合容量の電極取り出し口である電極用配線１１２Ａ、１１３Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３５】
また、Ｎ型エミッタ拡散層１０７ＡとＮ型ウェル１０５Ａを金属等の導電体で接続して導通させ、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成として、接合容量の容量値を増大させることもできる。
【００３６】
更には、第１のＰ型埋め込み分離拡散層１０３Ａ，１０３Ｂ及び第２のＰ型分離拡散層１０４Ａ，１０４Ｂにより島状に分離して形成され、Ｎ型ウェルを構成しないＮ型エピタキシャル層１０５Ｂ、並びに第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａにより島状に分離して形成され、Ｎ型ウェルを構成するＮ型エピタキシャル層１０５Ａを、電源電圧とするか、又は第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａの電位以上の所定の電圧とすることで、第１のＰ型埋め込み分離拡散層１０３ＡとＮ型エピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合は逆バイアスされる。
【００３７】
ここで、第１のＰ型埋め込み分離拡散層１０３ＡとＮ型ウェルであるＮ型エピタキシャル層１０５Ａ、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキシャル層１０５ＡのＰＮ接合も、赤外光、赤色光の影響は軽微である。
【００３８】
従って、このＰＮ接合を逆バイアスし接合容量として使用するとき、接合容量の電極取り出し口である電極用配線１１１Ａ、１１２Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３９】
（実施形態２）
図２に、本発明の実施形態２による受光素子用接合容量を構成する半導体層の断面構造を示す。
【００４０】
この実施形態２は、図２に示すように、上述した実施形態１に対し、Ｎ型ウェル１０５Ａに高濃度のＮ型不純物拡散領域２０１Ａを形成する点で相違し、その他の構成は実施形態１の場合と同様である。この構成により、接合容量を増大させることが可能となる。
【００４１】
一般に、接合容量値は、ＰＮ接合を構成するＰ型半導体及びＮ型半導体の不純物濃度に比例するので、不純物濃度が高いほど接合容量の容量値は増大する。
【００４２】
しかしながら、図１に示すＮ型ウェル１０５Ａは、Ｎ型エピタキシャル層であって、通常ＮＰＮトランジスタのコレクタ領域を構成するため、不純物濃度が低くなっている。このため、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成されるＰＮ接合の接合容量は大きくできない。
【００４３】
これに対し、図２に示すように、Ｎ型ウェル１０５ＡにＮ型不純物を高濃度に拡散させ、高濃度のＮ型不純物拡散領域２０１Ａを形成すると、Ｎ型ウェル１０５Ａにおける高濃度のＮ型不純物拡散領域２０１Ａと第１のＰ型埋め込み分離拡散層１０３Ａで構成されるＰＮ接合の接合容量を大きくすることが可能となる。従って、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成されるＰＮ接合の全体の接合容量を大きくすることができる。
【００４４】
【発明の効果】
以上説明したように、本発明の受光素子用接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合、又はＮ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層によるＰＮ接合によって構成するので、Ｎ型エピタキシャル層とＰ型半導体基板によって構成されるＰＮ接合より、はるかに浅い表面に近い部分の半導体層で接合をつくることができる。
【００４５】
従って、赤外光又は赤色光などの波長の長い光である信号光によって生じる少数キャリアは、ほとんどＰ型半導体基板中で発生するため、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ接合で吸収されるので、上記した半導体層の浅い部分でＰＮ接合をつくる本発明の構成では、これらの光に対して影響を受けず不感となり、光によって誤動作しない接合容量を構成することができる。
【００４６】
その結果、従来のように、光電流による電位変動を抑えるために、接合容量の電極の一方を構成する半導体の電位を電源電位や接地電位に固定する必要がなくなり、接合容量を構成する電極はどちらも高インピーダンス信号ラインと接続することが可能となり、接合容量を介しての信号伝達、いわゆるＡＣ結合可能な容量を提供することができる。
【００４７】
また、Ｎ型エミッタ拡散層とＮ型ウェルを導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成にすると、接合容量の容量値を増大させることができる。
【００４８】
更に、Ｎ型ウェルの不純物濃度を、Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成にすると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【図２】本発明の実施形態２による受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【図３】従来の受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【符号の説明】
１０１Ａ Ｐ型半導体基板
１０２Ａ Ｎ型埋め込み層
１０３Ａ，１０３Ｂ 第１のＰ型埋め込み分離拡散層
１０４Ａ，１０４Ｂ 第２のＰ型分離拡散層
１０５Ａ Ｎ型ウェルを構成する島状のＮ型エピタキシャル層
１０５Ｂ，１０５Ｂ’ Ｎ型ウェルを構成しない島状のＮ型エピタキシャル層
１０５Ｃ Ｎ型エピタキシャル層
１０６Ａ，１１０Ａ Ｐ型ベース拡散層
１０７Ａ，１０８Ａ，１０９Ａ Ｎ型エミッタ拡散層
１１１Ａ〜１１５Ａ 電極用配線
１１６Ａ 保護膜
２０１Ａ 高濃度のＮ型不純物拡散領域
【発明の属する技術分野】
本発明は、受光素子用集積回路に用いられる接合容量に関する。
【０００２】
【従来の技術】
従来、フォトセンサ、フォトインタラプタ、フォトカプラ等に用いられる受光素子用集積回路における接合容量としては、例えば図３に示すような窒化膜等の絶縁膜を使用したコンデンサが用いられてきた。
【０００３】
この従来例では、図３に示すように、Ｐ型半導体基板３７上に形成されたＮ型エピタキシャル層３６が、Ｐ型拡散層３８、３９により、コンデンサ部のエピタキシャル層領域と他のエピタキシャル層領域とに分離されており、このコンデンサ部のエピタキシャル層領域には、高不純物濃度のＮ型半導体層３５、コンデンサ部を構成する窒化膜３２、及びコンデンサの一方の電極を構成する金属層３３がこの順で形成され、又コンデンサの他方の電極となるＮ型半導体層３５上の一部にはオーミックコンタクトをとる金属層３４が形成され、コンデンサの他方の電極取り出し口となっており、コンデンサ外部が酸化膜等の厚い保護膜３１により覆われている。
【０００４】
このコンデンサでは、Ｎ型半導体層３５とＮ型エピタキシャル層３６は同じＮ型半導体で導通しており、Ｎ型エピタキシャル層３６はＰ型半導体基板３７とＰＮ接合を構成する。このＰＮ接合は、受光素子においてはフォトダイオードと同一構成で、フォトダイオードと同一動作を行うので、Ｎ型エピタキシャル層３６からＰ型半導体基板３７に向かって光電流を生じる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来構成では、光電流をＩ３とし、Ｎ型エピタキシャル層３６とオーミックコンタクトをとっている金属層３４に抵抗負荷Ｒ３１が接続されるとすると、金属層３４に（Ｒ３１×Ｉ３）で表される電圧降下が生じ、コンデンサの一端が光電流Ｉ３によって電位変動を生じる。
【０００６】
この電位変動の問題を解消するためには、金属層３４側を常に接地電位ＧＮＤ又は電源電位Ｖｃｃなどの低インピーダンス信号ラインに接続する必要があり、従来構成では高インピーダンス信号ラインには接続できないという問題があった。
【０００７】
本発明は、こうした従来技術の課題を解決するものであり、受光素子用集積回路に用いられる接合容量を、光によって誤動作しないようにでき、接合容量の各電極を高インピーダンス信号ラインに接続することができる受光素子用接合容量を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の受光素子用接合容量は、受光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されるＮ型エピタキシャル層中に、該Ｐ型半導体基板と該第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、その上部の該第１のＰ型埋め込み分離拡散層と、該第１のＰ型埋め込み分離拡散層に達する該第２のＰ型分離拡散層とによってＮ型ウェルが構成され、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、該Ｎ型エミッタ拡散層と該Ｐ型ベース拡散層のＰＮ接合を逆バイアスして接合容量としており、そのことにより上記目的が達成される。
【０００９】
前記Ｎ型ウェルと前記Ｐ型ベース拡散層のＰＮ接合を逆バイアスして接合容量としてもよい。
【００１０】
また、前記Ｎ型エミッタ拡散層と前記Ｎ型ウェルを導通させ、該Ｎ型エミッタ拡散層と前記Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、前記Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成としてもよい。
【００１１】
また、本発明の受光素子用接合容量は、受光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されＮ型ウェルを構成する第１のＮ型エピタキシャル層と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層と第２のＰ型分離拡散層により島状に分離して形成されＮ型ウェルを構成しない第２のＮ型エピタキシャル層と、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、該第１のＮ型エピタキシャル層及び該第２のＮ型エピタキシャル層に電源電圧又は所定の基準電圧を印加し、該第１のＰ型埋め込み分離拡散層及び該第２のＰ型分離拡散層と該Ｎ型ウェルのＰＮ接合を逆バイアスして接合容量としており、そのことにより上記目的が達成される。
【００１２】
好ましくは、前記Ｎ型ウェルの不純物濃度が、前記Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成とする。
【００１３】
以下に、本発明の作用について説明する。
【００１４】
上記構成によれば、接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合の接合容量によって構成される。このＰＮ接合は、Ｎ型エピタキシャル層とＰ型半導体基板によって構成されるＰＮ接合より、はるかに浅い表面に近い部分で接合をつくる。
【００１５】
一方、フォトセンサー、フォトインタラプタ、フォトカプラ等に用いられる信号光は赤外光又は赤色光などの波長の長い光である。これらの光によって生じる少数キャリア（光信号電流）は、ほとんどＰ型半導体基板中で発生するため、島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層以外の部分のＮ型エピタキシャル層とＰ型半導体基板によるＰＮ接合で吸収される。
【００１６】
他方、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合は、半導体層の浅い部分で接合をつくるので、これらの光に対して影響を受けず不感となり、光によって誤動作しない接合容量を構成することができる。
【００１７】
従って、従来のように、光電流による電位変動を抑えるために、接合容量の電極の一方を構成する半導体の電位を電源電位や接地電位に固定する必要がなくなり、接合容量を構成するＮ型エミッタ拡散層、Ｐ型ベース拡散層のどちらでも高インピーダンス信号ラインに接続することが可能となる。
【００１８】
また、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合、並びにＮ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層によるＰＮ接合においても、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ接合より半導体層の浅い部分で接合をつくるので、上記と同様の作用をもたらす。
【００１９】
また、Ｎ型エミッタ拡散層とＮ型ウェルを導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成にすると、接合容量の容量値を増大させることが可能となる。
【００２０】
更に、Ｎ型ウェルの不純物濃度を、Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成にすると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量を大きくすることが可能となる。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２２】
（実施形態１）
図１に、本発明の実施形態１による受光素子用接合容量を構成する半導体層の断面構造を示す。
【００２３】
この実施形態１は、図１に示すように、受光素子用集積回路を構成するＰ型半導体基板１０１Ａと、このＰ型半導体基板１０１Ａ上に、第１のＰ型埋め込み分離拡散層１０３Ａと第２のＰ型分離拡散層１０４Ａにより島状に分離して形成されるＮ型エピタキシャル層１０５Ａ中に、Ｐ型半導体基板１０１Ａと第１のＰ型埋め込み分離拡散層１０３Ａとの間に形成されたＮ型埋め込み層１０２Ａと、その上部の第１のＰ型埋め込み分離拡散層１０３Ａと、この第１のＰ型埋め込み分離拡散層１０３Ａに達する第２のＰ型分離拡散層１０４ＡとによってＮ型ウェルが構成され、このＮ型ウェル中に形成されたＰ型ベース拡散層１０６Ａと、このＰ型ベース拡散層１０６Ａ中に形成されたＮ型エミッタ拡散層１０７Ａとを有し、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスして接合容量とするものである。
【００２４】
接合容量は、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスして構成してもよい。
【００２５】
また、Ｎ型エミッタ拡散層１０７ＡとＮ型ウェル１０５Ａを導通させ、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成としてもよい。
【００２６】
更には、接合容量は、Ｎ型エピタキシャル層１０５Ａ，１０５Ｂに電源電圧又は所定の基準電圧を印加し、第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４ＡとＮ型ウェル１０５ＡのＰＮ接合を逆バイアスして構成してもよい。
【００２７】
より詳しくは、この実施形態１では、図１に示すように、接合容量を形成する部分の断面は、Ｐ型半導体基板１０１Ａ上に、Ｎ型埋め込み拡散層１０２Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層１０５Ａ、Ｎ型ウェル中に形成され、ＮＰＮトランジスタのベース層を構成する拡散層と同一のＰ型ベース拡散層１０６Ａ、Ｐ型ベース拡散層１０６Ａ中に形成され、ＮＰＮトランジスタのエミッタ層を構成する拡散層と同一のＮ型エミッタ拡散層１０７Ａ、及び酸化膜等による保護膜１１６Ａが、この順で形成されている。
【００２８】
更に、Ｎ型エピタキシャル層の上層部において、Ｎ型エピタキシャル層（Ｎ型ウェル）１０５ＡとオーミックコンタクトをとるためのＮ型エミッタ拡散層１０８Ａが形成され、第１のＰ型埋め込み分離拡散層１０３Ａ、１０３Ｂと第２のＰ型分離拡散層１０４Ａ、１０４Ｂで分離されたＮ型エピタキシャル層１０５ＢとオーミックコンタクトをとるためのＮ型エミッタ拡散層１０９Ａが形成され、第２のＰ型分離拡散層１０４ＡとオーミックコンタクトをとるためのＰ型ベース拡散層１１０Ａが形成されている。
【００２９】
Ｐ型ベース拡散層１１０Ａには電極用配線１１１Ａが形成され、Ｎ型エミッタ拡散層１０８Ａには電極用配線１１２Ａが形成され、Ｐ型ベース拡散層１０６Ａには電極用配線１１３Ａが形成されている。また、Ｎ型エミッタ拡散層１０７Ａには電極用配線１１４Ａが形成され、Ｎ型エミッタ拡散層１０９Ａには電極用配線１１５Ａが形成されている。
【００３０】
上記構成によれば、接合容量は、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合の接合容量によって構成される。このＰＮ接合は、Ｎ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５ＣとＰ型半導体基板１０１Ａによって構成されるＰＮ接合より、はるかに浅い表面に近い部分の半導体層で接合をつくる。
【００３１】
一方、フォトセンサー、フォトインタラプタ、フォトカプラ等に用いられる信号光は、赤外光又は赤色光などの波長の長い光である。これらの光によって生じる少数キャリア（光信号電流）は、ほとんどＰ型半導体基板１０１Ａ中で発生するため、島状に分離して形成されＮ型ウェルを構成するＮ型エピタキシャル層１０５Ａ以外の部分のＮ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５ＣとＰ型半導体基板１０１ＡによるＰＮ接合で吸収される。
【００３２】
他方、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合は、半導体層の浅い部分で接合をつくるので、これらの光に対して影響を受けず不感となる。
【００３３】
従って、Ｎ型エミッタ拡散層１０７Ａと、Ｐ型ベース拡散層１０６ＡのＰＮ接合を使用した接合容量の電極取り出し口である電極用配線１１３Ａ、１１４Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３４】
同様に、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を使用する場合には、その接合容量の電極取り出し口である電極用配線１１２Ａ、１１３Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３５】
また、Ｎ型エミッタ拡散層１０７ＡとＮ型ウェル１０５Ａを金属等の導電体で接続して導通させ、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成として、接合容量の容量値を増大させることもできる。
【００３６】
更には、第１のＰ型埋め込み分離拡散層１０３Ａ，１０３Ｂ及び第２のＰ型分離拡散層１０４Ａ，１０４Ｂにより島状に分離して形成され、Ｎ型ウェルを構成しないＮ型エピタキシャル層１０５Ｂ、並びに第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａにより島状に分離して形成され、Ｎ型ウェルを構成するＮ型エピタキシャル層１０５Ａを、電源電圧とするか、又は第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａの電位以上の所定の電圧とすることで、第１のＰ型埋め込み分離拡散層１０３ＡとＮ型エピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合は逆バイアスされる。
【００３７】
ここで、第１のＰ型埋め込み分離拡散層１０３ＡとＮ型ウェルであるＮ型エピタキシャル層１０５Ａ、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキシャル層１０５ＡのＰＮ接合も、赤外光、赤色光の影響は軽微である。
【００３８】
従って、このＰＮ接合を逆バイアスし接合容量として使用するとき、接合容量の電極取り出し口である電極用配線１１１Ａ、１１２Ａのいずれの端子にも高インピーダンス信号ラインを接続することができる。
【００３９】
（実施形態２）
図２に、本発明の実施形態２による受光素子用接合容量を構成する半導体層の断面構造を示す。
【００４０】
この実施形態２は、図２に示すように、上述した実施形態１に対し、Ｎ型ウェル１０５Ａに高濃度のＮ型不純物拡散領域２０１Ａを形成する点で相違し、その他の構成は実施形態１の場合と同様である。この構成により、接合容量を増大させることが可能となる。
【００４１】
一般に、接合容量値は、ＰＮ接合を構成するＰ型半導体及びＮ型半導体の不純物濃度に比例するので、不純物濃度が高いほど接合容量の容量値は増大する。
【００４２】
しかしながら、図１に示すＮ型ウェル１０５Ａは、Ｎ型エピタキシャル層であって、通常ＮＰＮトランジスタのコレクタ領域を構成するため、不純物濃度が低くなっている。このため、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成されるＰＮ接合の接合容量は大きくできない。
【００４３】
これに対し、図２に示すように、Ｎ型ウェル１０５ＡにＮ型不純物を高濃度に拡散させ、高濃度のＮ型不純物拡散領域２０１Ａを形成すると、Ｎ型ウェル１０５Ａにおける高濃度のＮ型不純物拡散領域２０１Ａと第１のＰ型埋め込み分離拡散層１０３Ａで構成されるＰＮ接合の接合容量を大きくすることが可能となる。従って、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成されるＰＮ接合の全体の接合容量を大きくすることができる。
【００４４】
【発明の効果】
以上説明したように、本発明の受光素子用接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合、又はＮ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層によるＰＮ接合によって構成するので、Ｎ型エピタキシャル層とＰ型半導体基板によって構成されるＰＮ接合より、はるかに浅い表面に近い部分の半導体層で接合をつくることができる。
【００４５】
従って、赤外光又は赤色光などの波長の長い光である信号光によって生じる少数キャリアは、ほとんどＰ型半導体基板中で発生するため、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ接合で吸収されるので、上記した半導体層の浅い部分でＰＮ接合をつくる本発明の構成では、これらの光に対して影響を受けず不感となり、光によって誤動作しない接合容量を構成することができる。
【００４６】
その結果、従来のように、光電流による電位変動を抑えるために、接合容量の電極の一方を構成する半導体の電位を電源電位や接地電位に固定する必要がなくなり、接合容量を構成する電極はどちらも高インピーダンス信号ラインと接続することが可能となり、接合容量を介しての信号伝達、いわゆるＡＣ結合可能な容量を提供することができる。
【００４７】
また、Ｎ型エミッタ拡散層とＮ型ウェルを導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合容量とを並列接続してなる構成にすると、接合容量の容量値を増大させることができる。
【００４８】
更に、Ｎ型ウェルの不純物濃度を、Ｎ型エピタキシャル層の不純物濃度より高くしてなる構成にすると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【図２】本発明の実施形態２による受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【図３】従来の受光素子用接合容量を構成する半導体層の断面構造を示す図である。
【符号の説明】
１０１Ａ Ｐ型半導体基板
１０２Ａ Ｎ型埋め込み層
１０３Ａ，１０３Ｂ 第１のＰ型埋め込み分離拡散層
１０４Ａ，１０４Ｂ 第２のＰ型分離拡散層
１０５Ａ Ｎ型ウェルを構成する島状のＮ型エピタキシャル層
１０５Ｂ，１０５Ｂ’ Ｎ型ウェルを構成しない島状のＮ型エピタキシャル層
１０５Ｃ Ｎ型エピタキシャル層
１０６Ａ，１１０Ａ Ｐ型ベース拡散層
１０７Ａ，１０８Ａ，１０９Ａ Ｎ型エミッタ拡散層
１１１Ａ〜１１５Ａ 電極用配線
１１６Ａ 保護膜
２０１Ａ 高濃度のＮ型不純物拡散領域
Claims (5)
- 受光素子用集積回路を構成するＰ型半導体基板と、
該Ｐ型半導体基板上にＰＮ接合を形成するように設けられたＮ型エピタキシャル層と、
該ＰＮ接合によって受光素子が形成される領域とは異なる領域において、前記Ｎ型エピタキシャル層の下部に設けられた第１のＰ型埋め込み分離拡散層と、
前記Ｎ型エピタキシャル層中において、前記第１のＰ型埋め込み分離拡散層とともに、島状に分離されたＮ型ウェルを形成するように設けられた第２のＰ型分離拡散層と、
前記Ｐ型半導体基板と前記第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、
前記Ｎ型ウェルの上部に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、
該Ｎ型エミッタ拡散層と前記Ｐ型ベース拡散層とによって形成されるＰＮ接合が逆バイアスされていることを特徴とする受光素子用接合容量。 - 受光素子用集積回路を構成するＰ型半導体基板と、
該Ｐ型半導体基板上にＰＮ接合を形成するように設けられたＮ型エピタキシャル層と、
該ＰＮ接合によって受光素子が形成される領域とは異なる領域において、前記Ｎ型エピタキシャル層の下部に設けられた第１のＰ型埋め込み分離拡散層と、
前記Ｎ型エピタキシャル層中において、前記第１のＰ型埋め込み分離拡散層とともに、島状に分離されたＮ型ウェルを形成するように設けられた第２のＰ型分離拡散層と、
前記Ｐ型半導体基板と前記第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、
前記Ｎ型ウェルの上部に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、
該Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合が逆バイアスされていることを特徴とする受光素子用接合容量。 - 受光素子用集積回路を構成するＰ型半導体基板と、
該Ｐ型半導体基板上にＰＮ接合を形成するように設けられたＮ型エピタキシャル層と、
該ＰＮ接合によって受光素子が形成される領域とは異なる領域において、前記Ｎ型エピタキシャル層の下部に設けられた第１のＰ型埋め込み分離拡散層と、
前記Ｎ型エピタキシャル層中において、前記第１のＰ型埋め込み分離拡散層とともに、島状に分離されたＮ型ウェルを形成するように設けられた第２のＰ型分離拡散層と、
前記Ｐ型半導体基板と前記第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、
前記Ｎ型ウェルの上部に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、
該Ｎ型エミッタ拡散層が前記Ｎ型ウェルと導通しており、該Ｎ型エミッタ拡散層と前記Ｐ型ベース拡散層のＰＮ接合が逆バイアスされて形成された接合容量と、前記Ｎ型ウェルと前記Ｐ型ベース拡散層のＰＮ接合が逆バイアスされて形成された接合容量とが並列接続されていることを特徴とする受光素子用接合容量。 - 受光素子用集積回路を構成するＰ型半導体基板と、
該Ｐ型半導体基板上にＰＮ接合を形成するように設けられたＮ型エピタキシャル層と、
該ＰＮ接合によって受光素子が形成される領域とは異なる領域において、前記Ｎ型エピタキシャル層の下部に設けられた第１のＰ型埋め込み分離拡散層と、
前記Ｎ型エピタキシャル層中において、前記第１のＰ型埋め込み分離拡散層とともに、島状に分離されたＮ型ウェルを形成するように設けられた第２のＰ型分離拡散層と、
前記Ｐ型半導体基板と前記第１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋め込み層と、
前記Ｎ型ウェルの上部に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層とを有し、
前記Ｎ型ウェルと該Ｎ型ウェル以外のＮ型エピタキシャル層との間に電源電圧又は所定の基準電圧が印加されることによって、前記第１のＰ型埋め込み分離拡散層及び前記第２のＰ型分離拡散層と該Ｎ型ウェルのＰＮ接合とが逆バイアスされていることを特徴とする受光素子用接合容量。 - 前記Ｎ型ウェルの不純物濃度が、該Ｎ型ウェル以外の前記Ｎ型エピタキシャル層における不純物濃度より高くなっている請求項１〜請求項４のいずれかに記載の受光素子用接合容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03497199A JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03497199A JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236064A JP2000236064A (ja) | 2000-08-29 |
| JP3794606B2 true JP3794606B2 (ja) | 2006-07-05 |
Family
ID=12429038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03497199A Expired - Fee Related JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794606B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414685C (zh) * | 2006-08-28 | 2008-08-27 | 汤庆敏 | 一种半导体器件芯片穿通隔离区及pn结的制造工艺 |
| JP4979513B2 (ja) * | 2007-08-22 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-02-12 JP JP03497199A patent/JP3794606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000236064A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001345436A (ja) | 回路内蔵受光素子 | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JPS6399616A (ja) | 固体リレ−及びその製造方法 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| JPS6136713B2 (ja) | ||
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| JPH0779154B2 (ja) | 回路内蔵受光素子 | |
| JP3504114B2 (ja) | 回路内蔵受光素子 | |
| JP2649862B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JPH04242980A (ja) | 受光素子 | |
| JP3129801B2 (ja) | 受光素子及び受光素子の使用方法 | |
| JP2670634B2 (ja) | 回路内蔵受光素子 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPS63174357A (ja) | 半導体集積回路装置 | |
| JPH04373181A (ja) | フォトカプラ | |
| JPH0621815B2 (ja) | 半導体光検出装置 | |
| JP3763683B2 (ja) | 半導体装置 | |
| JPH03101173A (ja) | フオトカプラー | |
| JP2000269537A (ja) | 半導体受光装置 | |
| JPS5845830B2 (ja) | 集積回路とその製法 | |
| JPH063840B2 (ja) | 半導体装置 | |
| CN113892190A (zh) | 光电器件、光子检测器和生成光电器件的方法 | |
| JPS5996784A (ja) | 光結合半導体装置 | |
| JPH05183186A (ja) | フォトトランジスタ | |
| JPH02294070A (ja) | 受光素子内蔵集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |