JP3786170B2 - Inductive load drive circuit - Google Patents
Inductive load drive circuit Download PDFInfo
- Publication number
- JP3786170B2 JP3786170B2 JP33527999A JP33527999A JP3786170B2 JP 3786170 B2 JP3786170 B2 JP 3786170B2 JP 33527999 A JP33527999 A JP 33527999A JP 33527999 A JP33527999 A JP 33527999A JP 3786170 B2 JP3786170 B2 JP 3786170B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- range
- output stage
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Electric Motors In General (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、誘導性負荷駆動回路に関し、特に例えばCD,CD−ROM,MD等のディスクを駆動するディスクドライブに適用され、ピックアップ送りモータディスク回転モータ,スピンドルモータ,ローディングモータなどに設けられたコイル負荷などの通電を制御する誘導性負荷駆動回路に関する。
【0002】
【従来の技術】
従来のこの種の誘導性負荷駆動回路の一例が図6および図7に示される。図6に示すコイル負荷駆動回路を光ピックアップのトラッキングサーボモータに設ける場合、負荷コイルLに流れる電流は、トラッキング制御信号に基づく入力電圧Viに応じて切り換えられる。つまり、入力電圧Vi が負帰還増幅器1で増幅され、これによってコイル負荷Lの駆動電圧Voが得られる。この駆動電圧Voに対して位相が約90度遅れた励磁電流IaおよびIbが、コイル負荷Lを流れる。
【0003】
負帰還増幅器1に含まれるオペアンプ2の出力段は図7に示すように構成される。トランジスタT4のベースに与えられた制御電圧Vcに応答して、出力端S1から駆動電圧Voが出力される。図8に示されるように、コイル負荷Lを流れる励磁電流IaおよびIbの位相は、駆動電圧Voに対して約90度遅れ、電流値がプラスのときコイル負荷Lに励磁電流Iaが流し込まれ、電流値がマイナスのときコイル負荷Lから励磁電流Ibが引き出される。
【0004】
また、トランジスタT3およびT1によってブッシュプル回路が構成される。したがって、コイル負荷Lに励磁電流Iaが流れるとき、トランジスタT3が導通されトランジスタT1が遮断される。一方、コイルに励磁電流Ib が流れるき、トランジスタT3が遮断され、トランジスタT1が導通される。
【0005】
励磁電流Iaが流れるとき、トランジスタT4のコレクタ電圧は駆動電圧Voよりもわずかに高くなっており、これによってトランジスタT3が導通される。これに対して、励磁電流Ibが流れるとき、トランジスタT4のコレクタ電圧は駆動電圧Voと等しくなっており、トランジスタT1が導通される。これは、ダイオードD1およびD2並びにトランジスタT3,T5およびT6のベース−エミッタからなるアイドリングループが形成されているが、定電流源C1からの電流によりダイオードD1およびD2の2つ分の順方向電圧降下(Vf)に対し、トランジスタT3,T5およびT6の3つ分のVfを必要とするため、トランジスタT3あるいはトランジスタT6(およびT5)のどちらかしか導通できないことによる。
【0006】
したがって、このトランジスタT4のコレクタ電圧が駆動電圧Voよりも大きいときはトランジスタT5およびT6は導通されないが、トランジスタT4のコレクタ電圧がVoと等しくなるとトランジスタT5およびT6が導通され、トランジスタT1が導通状態となり、励磁電流Ibが引き込まれる。
【0007】
そして、コイル負荷Lを流れる電流は駆動電圧Voに対して位相が約90度遅れるため、図8において斜線で示す期間にトランジスタT1を導通して電流Ibを流す必要がある。
【0008】
しかし、アイドリングループが動作する駆動電圧Voの上限が制限されるため、駆動電圧Voが大きくなりすぎると、トランジスタT1がうまく導通されず、これによって負帰還動作が不安定になる。
【0009】
このような問題を解決するために、図9,図10に示されるような、コイル負荷駆動回路が、先行例として本発明者により提案されている。
【0010】
図9を参照して、この先行例のコイル負荷駆動回路10は、入力電圧を受ける端子S3および基準電圧Vrefを受ける端子S4を含む。入力端子S3は、抵抗R1を介して帰還増幅器12を構成するオペアンプ14の反転入力端子に接続される。オペアンプ14の出力端子と反転入力端子との間には帰還抵抗R2が介挿され、オペアンプ14の非反転入力端子には入力端子S4が接続される。また、入力端子S3及びS4がそれぞれ、極性コンパレータ16に含まれるコンパレータ18の非反転入力端子および反転入力端子と接続され、コンパレータ18の出力が直接およびインバータ20を介してオペアンプ22および24に与えられる。
【0011】
オペアンプ22は帰還増幅器26に含まれ、オペアンプ24は帰還増幅器28に含まれる。帰還増幅器26において、オペアンプ22の出力端子と反転入力端子との間には帰還抵抗R3が介挿され、反転入力端子と端子S4との間には抵抗R4が介挿される。また、帰還増幅器28においては、オペアンプ24の出力端子と反転入力端子との間に抵抗R5が介挿され、反転入力端子と端子S4との間に抵抗R6が介挿される。帰還増幅器26から出力された駆動電圧Vo(−)が端子S1を介してコイル負荷Lの一方端に与えられ、帰還増幅器28から出力された駆動電圧Vo(+)が端子S2を介してコイル負荷Lの他方端に与えられる。
【0012】
帰還増幅器12は端子S3からの入力電圧を増幅する。増幅電圧はそのままオペアンプ22の非反転入力端子に入力されるとともに、インバータ30を介してオペアンプ24の非反転入力端子に与えられる。帰還増幅器26および28は互いに同じ構成を有するため、オペアンプ22から出力される駆動電圧Vo(−)とオペアンプ24から出力される駆動電圧Vo(+)とでは極性が反転する。コイル負荷Lは、このような駆動電圧Vo(−)およびVo(+)によって駆動される。
【0013】
一方、コンパレータ18は端子S3からの人力電圧と端子S4からの基準電圧Vrefとを比較し、入力電圧が基準電圧以上であればハイレベル信号を出力し、入力電圧が基準電圧より小さければローレベル信号を出力する。コンパレータ18からの出力は、そのままオペアンプ22および24に与えられるとともに、インバータ20を介してオペアンプ22および24に与えられ、これによってオペアンプ22および24の特性が切り換えられる。
【0014】
オペアンプ22は図10に示すように構成される。つまり、非反転入力端子S5はトランジスタT10のべ一スと接続され、反転入力端子S6はトランジスタT11のベースと接続される。トランジスタT10およびT11は差動対を形成し、それぞれのエミッタが定電流源C4を介して接地面と接続される。トランジスタT10のコレクタはトランジスタT8のコレクタと接続され、トランジスタT8のエミッタが電源Vccと接続される。一方、トランジスタT11のコレクタはトランジスタT9のコレクタと接続され、トランジスタT9のエミッタは電源Vccと接続される。トランジスタT8のベースとトランジスタT9のベースとは互いに接続され、接続点がトランジスタT9のコレクタと接続される。つまり、トランジスタT8およびT9はカレントミラー回路を形成する。
【0015】
トランジスタT10のコレクタは、コレクタが接地されたトランジスタT7のベースと接続され、トランジスタT7のエミッタはトランジスタT4のベースと接続される。つまり、トランジスタT7はトランジスタT4とダーリントン接続される。トランジスタT4のエミッタは電源Vccと接続され、トランジスタT4のコレクタはスイッチSW1および定電流源C2を介して接地される。トランジスタT4のコレクタはまた、トランジスタT3及びT6のベース並びにダイオードD3のアノードと接続される。
【0016】
トランジスタT3のコレクタは電源Vccと接続され、トランジスタT3のエミッタはトランジスタT1のコレクタおよびトランジスタT2のエミッタと接続され、トランジスタT1のエミッタは接地される。トランジスタT2はPNPトランジスタであり、トランジスタT2のコレクタはトランジスタT1のベースと接続される。つまり、トランジスタT1およびT3がブッシュプル回路を形成し、トランジスタT1およびT2がインバ一テッドダ一リントン回路を形成する。
【0017】
トランジスタT6のベースは、ダイオ一ドD3,スイッチSW2および定電流源C3を介して接地され、トランジスタT6のコレクタはトランジスタT1のベースと接続され、そして、トランジスタT6のエミッタはトランジスタT5のエミッタと接続される。トランジスタT5のコレクタは電源Vccと接続され、トランジスタT5のベースはダイオードD1のアノードと接続される。トランジスタT3およびT1の接続点は、ダイオードD1およびD2、スイッチSW3およ電流源C1を介して電源Vccと接続され、また、トランジスタT3およびT1の接続点に出力端子S1が接続される。なお、オペアンプ24はオペアンプ22と同様に構成される。
【0018】
端子S6には基準電圧Vrefに相関する所定の直流電圧が与えられ、端子S5にはオペアンプ14から出力された交流の増幅電圧が与えられる。このため、トランジスタT7のベース電流はこの増幅電圧に応じて変化し、トランジスタT4に増幅電圧と同位相のコレクタ電圧が現れる。このコレクタ電圧に応じてトランジスタT3のエミッタ電圧つまり駆動電圧Vo(−)およびVo(+)が変化する。駆動電圧Vo(−)およびVo(+)は、図11(a)および(b)に示すように互いに逆相の関係にあるため、コイル負荷Lの端子間電圧は図11(c)に示すように変化し、この端子間電圧に対して位相が約90度遅れた励磁電流Ia、Ibがコイル負荷Lに流れる。つまり、励磁電流は、図11(c)に示す端子間電圧に対して図11(d)に示すように変化する。なお図11(d)において電流Iaが端子S1からS2に流れる励磁電流を意味し、電流Ibが端子S2から端子S1に流れる励磁電流を意味する。
【0019】
端子S3からの入力電圧と駆動電圧Vo(+)とは同相の関係にあるため、駆動電圧Vo(+)が負極性のときコンパレータ18からはロ一レベル信号が出力される。スイッチSW2はこのローレベル信号によってオフされ、スイッチSW1およびSW3はインバータ20によって反転されたハイレベル信号によってオンされる。すなわち、定電流源C1およびダイオードD1およびD2,トランジスタT3,T5およびT6からなる第1のアイドリングループが、極性コンパレータ16によって能動化される。これに対して、駆動電圧Vo(+)が正極性のときは、コンパレータ18からハイレベル信号が出力され、これによってスイッチSW1およびSW3がオフされ、スイッチSW2がオンされる。即ち、トランジスタT2,T3、ダイオードD3および定電流源C3からなる第2のアイドリングルーブが能動化される。
【0020】
駆動電圧Vo(−)と駆動電圧Vo(+)とは逆相の関係にあるが、コンパレータ18からの出力がスイッチSW1およびSW3に与えられ、インバータ20からの出力がスイッチSW2に与えられる。このため、オペアンプ22においても駆動電圧Vo(−)が負極性のとき第1のアイドリングループが形成され、駆動電圧Vo(−)が正極性のとき第2のアイドリングル−プが形成される。つまり、オペアンプ22において第1のアイドリングル一ブが形成されるときはオペアンプ24において第2のアイドリングルーブが形成され、オペアンプ22において第2のアイドリングルーブが形成されるときは、オペアンプ24において第1のアイドリングルーブが形成される。
【0021】
以上のように、先行例では、駆動電圧Vo(‐)が負極性のときコンパレータ18からロ一レベル信号が出力され、第1のアイドリングループが能動化され、また、駆動電圧Vo(−)が正極性のときは、コンパレータ18からハイレベル信号が出力され、第2のアイドリングルーブが能動化される。このことから、図8において斜線で示す期間にトランジスタT1を導通して電流Ibを流すときに、駆動電圧Voが大きくなった場合にも、トランジスタT1が問題なく導通される。
【0022】
したがって、先行例では、図6,図7の従来例におけるような、負帰還動作が不安定になるという問題は、解消されている。
【0023】
【発明が解決しようとする課題】
しかしながら、この先行例のコイル負荷駆動回路では、2系統のアイドリングループを形成しているものの、ある基準電圧を境にしていずれか1系統のアイドリングループを有効とするように、各信号サイクル毎に切り替えている。
【0024】
このため、駆動電圧範囲のほとんどで有効に機能する第1及び第2アイドリングループの適用範囲を狭めてしまっている。また、適用される負荷駆動回路の信号周波数の各サイクル毎に、アイドリングループをスイッチングすることから、スイッチングノイズを発生させ、自らの機器とか周辺の電子機器に悪影響を与えている。
【0025】
そこで、本発明は、誘導性負荷駆動回路において、負帰還動作を安定させるとともに、そのためのアイドリングループを有効に利用して負荷駆動能力を向上させるとともに、スイッチングノイズを減少させることを目的とする。
【0026】
【課題を解決するための手段】
請求項1の誘導性負荷駆動回路は、第1の範囲で変化する駆動電圧を誘導性負荷に供給する誘導性負荷駆動回路において、前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第1の出力段トランジスタと、前記誘導性負荷に他方の向きの駆動電流を供給する第2の出力段トランジスタと、前記第1の範囲より狭く且つ上限が前記第1の範囲の上限と一致する第3の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第1制御手段と、前記第1の範囲より狭く且つ下限が前記第1の範囲の下限と一致する第2の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第2制御手段と、を備え、前記第2の範囲と前記第3の範囲とが重複する駆動電圧範囲では、前記第2の出力段トランジスタは、前記第1制御手段及び前記第2制御手段の双方により導通状態に制御されることを特徴とする。
【0027】
請求項1の誘導性負荷駆動回路によれば、誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Voが大きくなった場合にも、第2の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【0028】
そして、第1制御手段、第2制御手段ともその制御状態は自動的に切り替わることに着目し、スイッチによる切換を取り止め、重複する駆動電圧範囲では、第2の出力段トランジスタを、前記第1制御手段及び前記第2制御手段の双方により導通状態に制御する。これにより、切り替わり時のスイッチングノイズを減少させることができ、第2の出力段トランジスタによる誘導性負荷電流の吸い込み能力が向上する。
【0029】
請求項2の誘導性負荷駆動回路は、第1の範囲で変化する駆動電圧を誘導性負荷に供給する誘導性負荷駆動回路において、前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第1の出力段トランジスタと、前記誘導性負荷に他方の向きの駆動電流を供給する第2の出力段トランジスタと、前記第1の範囲より狭く且つ上限が前記第1の範囲の上限と一致する第2の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第1制御手段と、前記第1の範囲より狭く且つ下限が前記第1の範囲の下限と一致する第3の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第2制御手段と、前記第2の範囲と前記第3の範囲とが重複する駆動電圧範囲内で、前記第1制御手段と前記第2制御手段を双方がともに動作状態にある重複動作期間を設けるように選択的に能動化する能動化手段を備えることを特徴とする。
【0030】
請求項2の誘導性負荷駆動回路によれば、請求項1と同様に誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Voが大きくなった場合にも、第2の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【0031】
そして、駆動電圧の変化に応じて第1制御手段、第2制御手段を選択的に能動化するように切り替える際に、双方がともに動作状態にある重複動作期間を設けるから、必ずどちらかの制御手段が機能しており、切り替えに伴う主回路電流の遮断などの恐れが無く、安定した駆動を行うことができる。
【0032】
【発明の実施の形態】
以下、本発明の実施例について、図1〜図3を参照して説明する。
【0033】
図1は、本発明の実施例に係るコイル負荷駆動回路を示す図であり、また図2は、図1の実施例に係るコイル負荷駆動回路の一部を詳細に示す図である。
【0034】
図1においては、図9と比較して、極性コンパレータ16が省略されており、また図2においては、図10と比較して、極性コンパレータ16とこの指令に基づいてスイッチングされるスイッチ素子SW1〜SW3が省略されている。図1,図2のその他の構成は、それぞれ図9,図10と同じであり、各構成要素には同じ符号を付している。
【0035】
さて、本実施例の回路動作は、コイル負荷Lの駆動電圧Vo(+)(またはVo(−))の極性(正または負)や、励磁電流の方向(IaまたはIb)、あるいはその大きさによって、種々の態様を取る。
【0036】
したがって、まず、本発明のコイル負荷駆動回路におけるアイドリング回路の構成、機能を、以下、第1及び第2のアイドリングループについて説明する。
【0037】
図1、図2を参照して、第1のアイドリングループは、ダイオードD1およびD2並びにトランジスタT3,T5およびT6のベース−エミッタから形成されている。そして、定電流源C1からの電流によりダイオードD1およびD2の2つ分の順方向電圧降下(Vf)が発生するのに対し、トランジスタT3,T5およびT6の3つ分のVfを必要とするため、トランジスタT3あるいはトランジスタT6(およびT5)のどちらかしか導通することができない。
【0038】
励磁電流Iaが流れるとき、トランジスタT4のコレクタ電圧は駆動電圧Voよりもわずかに高くなっており、これによってトランジスタT3が導通される結果、この場合トランジスタT1は不導通となる。これに対して、励磁電流Ibが流れるとき、トランジスタT4のコレクタ電圧は駆動電圧Voと等しくなっており、これによってトランジスタT3が不導通となる結果、トランジスタT1は導通される。
【0039】
したがって、このトランジスタT4のコレクタ電圧と駆動電圧Voとの値によって、トランジスタT3が導通するか不導通となるかが決定され、これにしたがってトランジスタT1の不導通、導通が決まる。
【0040】
しかし、この第1のアイドリングループでは、電源Vccと端子S1との間に定電流源C1とダイオードD1およびD2とが介挿されているため、アイドリングループが動作する状態、つまりダイオードD1,D2に電圧降下が得られる駆動電圧Voの上限は、[Vcc‐Vsat(C1)‐2Vf ]、となる。ただし、Vsat(C1)は、定電流源C1の飽和電圧である。なお、この第1のアイドリングループでは、動作できる駆動電圧Voの下限はトランジスタT1の飽和電圧Vsat(T1)であり、極めて低い値となっている。
【0041】
次に、第2のアイドリングループは、ダイオードD3およびトランジスタT2,T3から形成されている。そして、定電流源C3の電流によりダイオードD3の順方向電圧降下(Vf)が発生するのに対し、トランジスタT2,T3の2つ分のVfを必要とするため、トランジスタT3あるいはトランジスタT2(およびのどちらかしか導通することができない。したがって、第1アイドリングループにおけると同様に、トランジスタT4のコレクタ電圧と駆動電圧Voとの値によって、トランジスタT3が導通するか不導通となるかが決定され、これにしたがってトランジスタT1の不導通、導通が決まる。
【0042】
この第2のアイドリングループでは、第1のアイドリングループとは異なり、動作できる駆動電圧Voに上限方向に制限はなく、電源Vccまで動作可能である。しかし、接地面と端子S1との間にトランジスタT1のベースエミッタとトランジスタT2とが介挿されているため、トランジスタT1が駆動できる駆動電圧Voの上限は、[Vsat(T2)+Vf]、となる。ただし、Vsat(T2)は、トランジスタT2の飽和電圧である。
【0043】
以上の説明のように、第1の範囲、すなわちVccからVsat(T1)の範囲で変化する駆動電圧Voに対して、第1のアイドリングループでは、駆動電圧Voが第3の範囲、すなわち[Vcc‐Vsat(C1)‐2Vf]からVsat(T1)の範囲で有効であり、第2のアイドリングループでは、駆動電圧Voが第2の範囲、すなわちVccから[Vsat(T2)+Vf ]の範囲で有効である。なお、トランジスタT1の飽和電圧Vsat(T1)は、極めて低い値であり、ほぼ無視できる程度の値である。
【0044】
さて、本発明のコイル負荷駆動回路の動作を、図1及び図2を参照して、説明する。
【0045】
まず、端子電圧が負極性のときコイル負荷Lに励磁電流Iaが流れると、オペアンプ22ではトランジスタT4のコレクタ電圧が駆動電圧V。(−)よりもわずかに高くなる。したがって、トランジスタT3が導通されるとともにトランジスタT1が遮断される。これによって、トランジスタT3のエミッタ電流が、励磁電流Iaとして端子S1から出力される。
【0046】
端子電圧が負極性のときコイル負荷Lに励磁電流Ibが流れるとオペアンプ22ではトランジスタT4のコレクタ電圧が駆動電圧Vo(−)と同じになる。従って、トランジスタT3のベース−エミッタ間電圧が零となりトランジスタT3は不導通となる。一方、第1アイドリングループのトランジスタT5およびT6が導通状態となり、トランジスタT5のエミッタ電流がトランジスタT1のベースに入力される。同時に、第2アイドリングループのトランジスタT2が導通状態となり、トランジスタT2のエミッタ電流がトランジスタT1のベースに入力される。つまり、トランジスタT1が2系統のアイドリングループの電流により導通される。これによって、励磁電流IbがトランジスタT1を介して接地面に流れ込む。
【0047】
このように、第1、第2のアイドリングループによってトランジスタT1が導通されるので、負荷電流のシンク(吸い込み)能力が向上する。この第1のアイドリングループの動作する駆動電圧Voの範囲は、図3(b)の1のようになり、第2のアイドリングループの動作する駆動電圧Voの範囲は、図3(b)の2のようになり、それぞれ動作範囲の限界電圧値に達した場合には自動的に動作が終了する。そして、本発明では、両アイドリングループによる電流をトランジスタT1のベース電流として供給しているから、図3(b)の3のように、駆動電圧範囲のほとんどの範囲では1と2の電流が重畳して流れ、限界値を超えた場合には1と2のいずれかの電流が流れることになる。
【0048】
なお、図3(a)は、対比のために示した先行例における図である。この図に示されるように、先行例では、ある基準電圧Vrefと入力電圧とを比較し、この比較結果に基づいて第1あるいは第2のアイドリングループのいずれかのみを選択的に使用するようにしており、同図3に示されるように総合特性は単純に1あるいは2の電流が供給されることになっている。
【0049】
一方、コイル負荷Lの端子電圧が正極性を有するとき、コイル負荷Lに励磁電流Iaが流れるとき、トランジスタT4のコレクタ電圧が駆動電圧Vo(−)よりも僅かに高くなり、トランジスタT3がONされる。このとき、トランジスタT3が導通されていることにより、第1のアイドリングループのトランジスタT5,T6及び第2のアイドリングループのトランジスタT2は、ともに不導通の状態にある。
【0050】
これに対して、コイル負荷Lに励磁電流Ib が流れるとき、トランジスタT4のコレクタ電圧は駆動電圧Vo(‐)と同一となり、トランジスタT3は不導通になる。一方、第1アイドリングループのトランジスタT5およびT6が導通状態となり、トランジスタT5のエミッタ電流がトランジスタT1のベースに入力される。同時に、第2アイドリングループのトランジスタT2が導適状態となり、トランジスタT2のエミッタ電流がトランジスタT1のベースに入力される。つまり、トランジスタT1が2系統のアイドリングループの電流により導通される。これによって、励磁電流IbがトランジスタT1を介して接地面に流れ込む。
【0051】
このように、第1、第2のアイドリングループによってトランジスタT1が導通される。その動作する電圧範囲は前述と同様に、図3(b)に示されるようになる。
【0052】
なお、オペアンプ24については、その動作の極性がオペアンプ22とちょうど逆になるだけで、同様の動作をする。
【0053】
この本発明の実施例によれば、両アイドリングループを選択的に切り替えるのでなく、両アイドリングループによる電流をトランジスタT1のベース電流として供給しているから、図3(b)のように、駆動電圧範囲のほとんどの範囲では電流が重畳して流れ、シンク(吸い込み)能力を向上することができる。
【0054】
また、駆動電圧の大きさが動作限界値を超えた場合には、自動的に第1あるいは第2のアイドリングループによるいずれかの電流が確実に流れるから、図6,図7の従来例におけるような、負帰還動作が不安定になるという問題も解消される。
【0055】
また、第1,第2アイドリングループを切り替えしないから、切り替えに伴う出力ノイズがなくなりコイル負荷を安定して駆動することができる。また、スイッチングノイズを発生することもなく、自らの機器の他の構成部品への影響とか、周辺に配置されている電子機器への影響をなくすことができる。
【0056】
次に、本発明の他の実施例について、図4、図5を参照して説明する。
【0057】
図1〜図3に係る実施例では、第1,第2のアイドリングループを選択的に切り替えるのでなく、両アイドリングループによる電流をトランジスタT1のベース電流として供給しているが、図4、図5の実施例では先行例における第1,第2のアイドリングループの切り替え方法を改善し、切り替えに伴う出力ノイズをなくし、コイル負荷を安定して駆動するものである。
【0058】
このため、回路図の構成は先行例の図9,図10と同様であるので、図示を省略する。
【0059】
さて、図4に示されるように、駆動電圧Voは入力される信号につれて周期的に変動している。Vrefは図8に示されるような基準電圧であり、極性コンパレータ16において入力信号と比較される。この入力信号は駆動電圧と同様に変化するので、極性コンパレータ16は基準電圧Vrefと駆動電圧とを比較し、その大小を判別していることになる。
【0060】
本実施例では、まず、図4のように、駆動電圧Voが基準電圧Vrefより大きいときには第2のアイドリングループが作動状態(図中2)とされ、逆に駆動電圧Voが基準電圧Vrefより小さいときには第1のアイドリングループが作動状態(図中1)とされる。
【0061】
この図からも明白なように、2の状態から1の状態へ切り替える時には、2の状態のオフ動作を所定時間Tだけ遅らせている。同様に1の状態から2の状態へ切り替える時には、1の状態のオフ動作を所定時間Tだけ遅らせている。このようにして、第1アイドリングループ状態1と、第2アイドリングループ状態2とを切り替えるときには、所定時間Tだけ両アイドリングループを作動状態にさせる。このための手段としては種々の手段が取り得るが、簡単にはオフディレイタイプの遅延素子の採用が考えられる。
【0062】
次に、図5のように、基準電圧をその値に差のあるVref1とVref2の2つとし、それぞれ駆動電圧Voと比較する。駆動電圧Voが基準電圧Vref2より大きいときには第2のアイドリングループが作動状態(図中2)とされ、逆に駆動電圧Voが基準電圧Vref1より小さいときには第1のアイドリングループが作動状態(図中1)とされる。
【0063】
この図からも明白なように、使用するアイドリングループがいずれであるかに応じて基準電圧Verf1,Vref2を異ならせているから、2の状態から1の状態へ切り替える時、および1の状態から2の状態へ切り替える時に、その基準電圧Verf1,Vref2の差に応じた所定時間Vだけ両アイドリングループを作動状態にさせる。このための手段としては、図9の極性コンパレータを一部改変する必要があるが、その改変は容易にできるものである。
【0064】
本実施例においては、図4のようなタイムベースの手段、図5のようなバリューベースの手段などが採用できるが、いずれにしても、第1アイドリングループ状態1と、第2アイドリングループ状態2とを切り替えるときには、所定時間T(あるいはV)だけ両アイドリングループを重複して作動状態にさせるから、同時切り替えの場合に動作時間の不揃いなどによる出力回路のばたつきの恐れもなく、切り替えに伴う出力ノイズがなくなり、コイル負荷を安定して駆動することができる。
【0065】
以上、各実施例の誘導性負荷駆動回路では、2つのオペアンプを設けて、コイル負荷Lの両端電位をそれぞれ逆極性に制御するものについて説明したが、これに代えて、コイル負荷Lの一端側の電位のみを制御し、他端側を所定電位点(例えばVcc/2)に接続する構成とすることもできる。
【0066】
【発明の効果】
請求項1の誘導性負荷駆動回路によれば、誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Voが大きくなった場合にも、第2の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【0067】
そして、第1制御手段、第2制御手段ともその制御状態は自動的に切り替わることに着目し、スイッチによる切換を取り止め、重複する駆動電圧範囲では、第2の出力段トランジスタを、前記第1制御手段及び前記第2制御手段の双方により導通状態に制御する。これにより、切り替わり時のスイッチングノイズを減少させることができ、第2の出力段トランジスタによる誘導性負荷電流の吸い込み能力が向上する。
【0068】
請求項2の誘導性負荷駆動回路によれば、請求項1と同様に誘導性負荷を流れる電流が駆動電圧に対して位相が遅れることに起因して、駆動電圧Voが大きくなった場合にも、第2の出力段トランジスタを導通状態に制御できるから、負帰還動作が不安定になるという問題が解消される。
【0069】
そして、駆動電圧の変化に応じて第1制御手段、第2制御手段を選択的に能動化するように切り替える際に、双方がともに動作状態にある重複動作期間を設けるから、必ずどちらかの制御手段が機能しており、切り替えに伴う主回路電流の遮断などの恐れが無く、安定した駆動を行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る誘導性負荷駆動回路を示す図。
【図2】本発明の実施例に係る誘導性負荷駆動回路の一部を詳細に示す図。
【図3】本発明の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図4】本発明の他の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図5】本発明の他の実施例に係る誘導性負荷駆動回路の動作を説明する図。
【図6】従来例の誘導性負荷駆動回路を示す図。
【図7】従来例の誘導性負荷駆動回路の一部を詳細に示す図。
【図8】従来例の誘導性負荷駆動回路の動作を説明する図。
【図9】先行例の誘導性負荷駆動回路を示す図。
【図10】先行例の誘導性負荷駆動回路の一部を詳細に示す図。
【図11】先行例の誘導性負荷駆動回路の動作を説明する図。
【符号の説明】
12,26,28 帰還増幅器
L 誘導性負荷
T1,T3 出力トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inductive load drive circuit, and is particularly applied to a disk drive for driving a disk such as a CD, CD-ROM, MD, etc., and a coil provided in a pickup feed motor disk rotation motor, spindle motor, loading motor, etc. The present invention relates to an inductive load driving circuit that controls energization of a load or the like.
[0002]
[Prior art]
An example of a conventional inductive load driving circuit of this type is shown in FIGS. When the coil load drive circuit shown in FIG. 6 is provided in the tracking servo motor of the optical pickup, the current flowing through the load coil L is switched according to the input voltage Vi based on the tracking control signal. That is, the input voltage Vi is amplified by the
[0003]
The output stage of the
[0004]
The transistors T3 and T1 constitute a bush pull circuit. Therefore, when the exciting current Ia flows through the coil load L, the transistor T3 is turned on and the transistor T1 is cut off. On the other hand, when the exciting current Ib flows through the coil, the transistor T3 is cut off and the transistor T1 is turned on.
[0005]
When the exciting current Ia flows, the collector voltage of the transistor T4 is slightly higher than the drive voltage Vo, thereby turning on the transistor T3. On the other hand, when the exciting current Ib flows, the collector voltage of the transistor T4 is equal to the drive voltage Vo, and the transistor T1 is turned on. This is because the idlin group consisting of the diodes D1 and D2 and the base-emitters of the transistors T3, T5 and T6 is formed, but the forward voltage drop of two diodes D1 and D2 by the current from the constant current source C1. Since Vf corresponding to three transistors T3, T5, and T6 is required for (Vf), only the transistor T3 or the transistor T6 (and T5) can conduct.
[0006]
Therefore, when the collector voltage of the transistor T4 is larger than the drive voltage Vo, the transistors T5 and T6 are not turned on. However, when the collector voltage of the transistor T4 becomes equal to Vo, the transistors T5 and T6 are turned on and the transistor T1 is turned on. The excitation current Ib is drawn.
[0007]
Since the phase of the current flowing through the coil load L is delayed by about 90 degrees with respect to the drive voltage Vo, it is necessary to turn on the transistor T1 and flow the current Ib during the period indicated by hatching in FIG.
[0008]
However, since the upper limit of the drive voltage Vo at which the idling group operates is limited, if the drive voltage Vo becomes too large, the transistor T1 is not turned on well, which makes the negative feedback operation unstable.
[0009]
In order to solve such a problem, a coil load driving circuit as shown in FIGS. 9 and 10 has been proposed by the present inventor as a prior example.
[0010]
Referring to FIG. 9, the coil
[0011]
The
[0012]
The
[0013]
On the other hand, the
[0014]
The
[0015]
The collector of the transistor T10 is connected to the base of the transistor T7 whose collector is grounded, and the emitter of the transistor T7 is connected to the base of the transistor T4. That is, the transistor T7 is Darlington-connected to the transistor T4. The emitter of the transistor T4 is connected to the power supply Vcc, and the collector of the transistor T4 is grounded via the switch SW1 and the constant current source C2. The collector of transistor T4 is also connected to the bases of transistors T3 and T6 and the anode of diode D3.
[0016]
The collector of the transistor T3 is connected to the power supply Vcc, the emitter of the transistor T3 is connected to the collector of the transistor T1 and the emitter of the transistor T2, and the emitter of the transistor T1 is grounded. The transistor T2 is a PNP transistor, and the collector of the transistor T2 is connected to the base of the transistor T1. That is, the transistors T1 and T3 form a bush pull circuit, and the transistors T1 and T2 form an inverted Darlington circuit.
[0017]
The base of the transistor T6 is grounded via the diode D3, the switch SW2 and the constant current source C3, the collector of the transistor T6 is connected to the base of the transistor T1, and the emitter of the transistor T6 is connected to the emitter of the transistor T5. Is done. The collector of the transistor T5 is connected to the power supply Vcc, and the base of the transistor T5 is connected to the anode of the diode D1. The connection point of the transistors T3 and T1 is connected to the power supply Vcc via the diodes D1 and D2, the switch SW3 and the current source C1, and the output terminal S1 is connected to the connection point of the transistors T3 and T1. The
[0018]
A predetermined DC voltage correlated with the reference voltage Vref is applied to the terminal S6, and an AC amplified voltage output from the
[0019]
Since the input voltage from the terminal S3 and the drive voltage Vo (+) are in the same phase, the
[0020]
The drive voltage Vo (−) and the drive voltage Vo (+) are in a reverse phase relationship, but the output from the
[0021]
As described above, in the preceding example, when the drive voltage Vo (−) is negative, a low level signal is output from the
[0022]
Therefore, in the prior example, the problem that the negative feedback operation becomes unstable as in the conventional examples of FIGS. 6 and 7 is solved.
[0023]
[Problems to be solved by the invention]
However, in this coil load drive circuit of the preceding example, although two idling groups are formed, every one signal cycle is made effective so that any one idling group is effective at a certain reference voltage. Switching.
[0024]
This narrows the application range of the first and second idlin groups that function effectively in most of the drive voltage range. In addition, since the idlin group is switched every cycle of the signal frequency of the applied load driving circuit, switching noise is generated, which adversely affects its own devices and peripheral electronic devices.
[0025]
Therefore, an object of the present invention is to stabilize negative feedback operation in an inductive load driving circuit, to effectively use an idling group for that purpose, to improve load driving capability, and to reduce switching noise.
[0026]
[Means for Solving the Problems]
The inductive load driving circuit according to
[0027]
According to the inductive load driving circuit of the first aspect, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage, the second output stage. Since the transistor can be controlled to be conductive, the problem that the negative feedback operation becomes unstable is solved.
[0028]
Then, paying attention to the fact that the control state of both the first control means and the second control means is automatically switched, the switching by the switch is stopped, and in the overlapping drive voltage range, the second output stage transistor is controlled in the first control means. And the second control means are controlled to be in a conductive state. As a result, the switching noise at the time of switching can be reduced, and the inductive load current suction capability of the second output stage transistor is improved.
[0029]
The inductive load driving circuit according to
[0030]
According to the inductive load driving circuit of
[0031]
And when switching to selectively activate the first control means and the second control means in accordance with the change of the drive voltage, since there is an overlapping operation period in which both are in the operating state, it is always necessary to control either The means is functioning, and there is no fear of interruption of the main circuit current accompanying switching, and stable driving can be performed.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to FIGS.
[0033]
FIG. 1 is a diagram showing a coil load drive circuit according to an embodiment of the present invention, and FIG. 2 is a diagram showing in detail a part of the coil load drive circuit according to the embodiment of FIG.
[0034]
In FIG. 1, the
[0035]
Now, the circuit operation of this embodiment is based on the polarity (positive or negative) of the drive voltage Vo (+) (or Vo (−)) of the coil load L, the direction of the excitation current (Ia or Ib), or the magnitude thereof. Depending on the mode, various modes are taken.
[0036]
Therefore, first, the configuration and function of the idling circuit in the coil load driving circuit of the present invention will be described below for the first and second idlin groups.
[0037]
1 and 2, the first idlin group is formed of diodes D1 and D2 and base-emitters of transistors T3, T5 and T6. The forward current voltage drop (Vf) corresponding to two of the diodes D1 and D2 is generated by the current from the constant current source C1, whereas Vf corresponding to three of the transistors T3, T5, and T6 is required. Only one of the transistors T3 and T6 (and T5) can conduct.
[0038]
When the exciting current Ia flows, the collector voltage of the transistor T4 is slightly higher than the drive voltage Vo, and as a result, the transistor T3 is turned on. In this case, the transistor T1 is turned off. On the other hand, when the exciting current Ib flows, the collector voltage of the transistor T4 is equal to the drive voltage Vo, and as a result, the transistor T3 becomes non-conductive, so that the transistor T1 becomes conductive.
[0039]
Therefore, the value of the collector voltage of the transistor T4 and the drive voltage Vo determines whether the transistor T3 is conductive or nonconductive, and the non-conductive and conductive of the transistor T1 are determined accordingly.
[0040]
However, in this first idlin group, since the constant current source C1 and the diodes D1 and D2 are interposed between the power supply Vcc and the terminal S1, the idling group operates, that is, in the diodes D1 and D2. The upper limit of the drive voltage Vo at which a voltage drop is obtained is [Vcc−Vsat (C1) −2Vf]. However, Vsat (C1) is the saturation voltage of the constant current source C1. In the first idlin group, the lower limit of the operable drive voltage Vo is the saturation voltage Vsat (T1) of the transistor T1, which is an extremely low value.
[0041]
Next, the second idlin group is formed of a diode D3 and transistors T2 and T3. Since the forward voltage drop (Vf) of the diode D3 is generated by the current of the constant current source C3, Vf corresponding to two of the transistors T2 and T3 is required. Therefore, the transistor T3 or the transistor T2 (and Therefore, as in the first idlin group, the value of the collector voltage of the transistor T4 and the drive voltage Vo determine whether the transistor T3 is conductive or nonconductive. Accordingly, non-conduction and conduction of the transistor T1 are determined.
[0042]
In the second idlin group, unlike the first idlin group, the operable drive voltage Vo is not limited in the upper limit direction and can operate up to the power supply Vcc. However, since the base emitter of the transistor T1 and the transistor T2 are interposed between the ground plane and the terminal S1, the upper limit of the drive voltage Vo that can drive the transistor T1 is [Vsat (T2) + Vf]. . However, Vsat (T2) is the saturation voltage of the transistor T2.
[0043]
As described above, with respect to the driving voltage Vo that changes in the first range, that is, in the range from Vcc to Vsat (T1), in the first idlin group, the driving voltage Vo is in the third range, that is, [Vcc -Vsat (C1) -2Vf] to Vsat (T1), and in the second idlin group, the driving voltage Vo is effective in the second range, ie, Vcc to [Vsat (T2) + Vf]. It is. Note that the saturation voltage Vsat (T1) of the transistor T1 is a very low value and is a value that can be substantially ignored.
[0044]
Now, the operation of the coil load driving circuit of the present invention will be described with reference to FIGS.
[0045]
First, when the exciting current Ia flows through the coil load L when the terminal voltage is negative, in the
[0046]
When the exciting current Ib flows through the coil load L when the terminal voltage is negative, in the
[0047]
Thus, since the transistor T1 is turned on by the first and second idlin groups, the load current sinking capability is improved. The range of the driving voltage Vo for operating the first idlin group is as shown in FIG. 3B, and the range of the driving voltage Vo for operating the second idlin group is 2 in FIG. Thus, the operation ends automatically when the limit voltage value of the operation range is reached. In the present invention, since the currents of both idlin groups are supplied as the base current of the transistor T1, the
[0048]
Note that FIG. 3A is a diagram in the preceding example shown for comparison. As shown in this figure, in the preceding example, a reference voltage Vref is compared with an input voltage, and only one of the first and second idlin groups is selectively used based on the comparison result. As shown in FIG. 3, the total characteristic is simply supplied with a current of 1 or 2.
[0049]
On the other hand, when the terminal voltage of the coil load L has a positive polarity, when the exciting current Ia flows through the coil load L, the collector voltage of the transistor T4 becomes slightly higher than the drive voltage Vo (−), and the transistor T3 is turned on. The At this time, since the transistor T3 is conductive, the transistors T5 and T6 of the first idlin group and the transistor T2 of the second idlin group are both in a non-conductive state.
[0050]
On the other hand, when the exciting current Ib flows through the coil load L, the collector voltage of the transistor T4 becomes the same as the drive voltage Vo (−), and the transistor T3 becomes non-conductive. On the other hand, the transistors T5 and T6 of the first idlin group are turned on, and the emitter current of the transistor T5 is input to the base of the transistor T1. At the same time, the transistor T2 of the second idlin group becomes conductive, and the emitter current of the transistor T2 is input to the base of the transistor T1. That is, the transistor T1 is turned on by the currents of the two systems of idlin groups. As a result, the exciting current Ib flows into the ground plane through the transistor T1.
[0051]
Thus, the transistor T1 is turned on by the first and second idlin groups. The operating voltage range is as shown in FIG. 3B, as described above.
[0052]
Note that the
[0053]
According to this embodiment of the present invention, instead of selectively switching between both idlin groups, the current from both idlin groups is supplied as the base current of the transistor T1, so as shown in FIG. In most of the range, current flows in a superimposed manner, and the sink (suction) capability can be improved.
[0054]
In addition, when the magnitude of the drive voltage exceeds the operation limit value, either current from the first or second idling group automatically flows reliably, so that in the conventional example of FIGS. Also, the problem that the negative feedback operation becomes unstable is solved.
[0055]
Further, since the first and second idlin groups are not switched, the output noise associated with the switching is eliminated and the coil load can be driven stably. In addition, it is possible to eliminate the influence on the other components of the device itself and the influence on the electronic devices arranged in the vicinity without generating switching noise.
[0056]
Next, another embodiment of the present invention will be described with reference to FIGS.
[0057]
In the embodiment according to FIGS. 1 to 3, instead of selectively switching between the first and second idlin groups, the current from both idlin groups is supplied as the base current of the transistor T1, but FIGS. In this embodiment, the switching method of the first and second idlin groups in the preceding example is improved, the output noise accompanying the switching is eliminated, and the coil load is driven stably.
[0058]
For this reason, the configuration of the circuit diagram is the same as that of FIGS.
[0059]
Now, as shown in FIG. 4, the drive voltage Vo periodically varies with the input signal. Vref is a reference voltage as shown in FIG. 8 and is compared with the input signal by the
[0060]
In the present embodiment, first, as shown in FIG. 4, when the drive voltage Vo is larger than the reference voltage Vref, the second idlin group is set in the operating state (2 in the figure), and conversely, the drive voltage Vo is smaller than the reference voltage Vref. Sometimes the first idlin group is activated (1 in the figure).
[0061]
As is apparent from this figure, when switching from the
[0062]
Next, as shown in FIG. 5, the reference voltage is set to two values Vref1 and Vref2 having different values, and compared with the drive voltage Vo. When the drive voltage Vo is higher than the reference voltage Vref2, the second idlin group is in an operating state (2 in the figure). Conversely, when the drive voltage Vo is lower than the reference voltage Vref1, the first idlin group is in an operating state (1 in the figure). ).
[0063]
As is clear from this figure, since the reference voltages Verf1 and Vref2 are made different depending on which idlin group is used, when switching from the
[0064]
In the present embodiment, time-based means as shown in FIG. 4 and value-based means as shown in FIG. 5 can be adopted. In any case, the first
[0065]
As described above, in the inductive load driving circuit according to each embodiment, two operational amplifiers are provided and the potentials at both ends of the coil load L are controlled to have opposite polarities, but instead, one end side of the coil load L is described. It is also possible to control only the first potential and connect the other end to a predetermined potential point (for example, Vcc / 2).
[0066]
【The invention's effect】
According to the inductive load driving circuit of the first aspect, even when the driving voltage Vo increases due to the phase of the current flowing through the inductive load being delayed with respect to the driving voltage, the second output stage. Since the transistor can be controlled to be conductive, the problem that the negative feedback operation becomes unstable is solved.
[0067]
Then, paying attention to the fact that the control state of both the first control means and the second control means is automatically switched, the switching by the switch is stopped, and in the overlapping drive voltage range, the second output stage transistor is controlled in the first control means. And the second control means are controlled to be in a conductive state. As a result, the switching noise at the time of switching can be reduced, and the inductive load current suction capability of the second output stage transistor is improved.
[0068]
According to the inductive load driving circuit of
[0069]
And when switching to selectively activate the first control means and the second control means in accordance with the change of the drive voltage, since there is an overlapping operation period in which both are in the operating state, it is always necessary to control either The means is functioning, and there is no fear of interruption of the main circuit current accompanying switching, and stable driving can be performed.
[Brief description of the drawings]
FIG. 1 is a diagram showing an inductive load driving circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing in detail a part of the inductive load driving circuit according to the embodiment of the present invention.
FIG. 3 is a diagram for explaining the operation of the inductive load driving circuit according to the embodiment of the present invention.
FIG. 4 is a diagram for explaining the operation of an inductive load driving circuit according to another embodiment of the present invention.
FIG. 5 is a diagram for explaining the operation of an inductive load driving circuit according to another embodiment of the present invention.
FIG. 6 is a diagram showing a conventional inductive load driving circuit.
FIG. 7 is a diagram showing in detail a part of a conventional inductive load driving circuit.
FIG. 8 is a diagram for explaining the operation of a conventional inductive load driving circuit;
FIG. 9 is a diagram showing an inductive load driving circuit according to a preceding example.
FIG. 10 is a diagram showing in detail a part of the inductive load driving circuit of the preceding example.
FIG. 11 is a diagram for explaining the operation of the inductive load driving circuit of the preceding example.
[Explanation of symbols]
12, 26, 28 Feedback amplifier
L Inductive load
T1, T3 output transistor
Claims (2)
前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、
制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第1の出力段トランジスタと、
前記誘導性負荷に他方の向きの駆動電流を供給する第2の出力段トランジスタと、
前記第1の範囲より狭く且つ上限が前記第1の範囲の上限と一致する第2の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第1制御手段と、
前記第1の範囲より狭く且つ下限が前記第1の範囲の下限と一致する第3の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第2制御手段と、を備え、
前記第2の範囲と前記第3の範囲とが重複する駆動電圧範囲では、前記第2の出力段トランジスタは、前記第1制御手段及び前記第2制御手段の双方により導通状態に制御されることを特徴とする誘導性負荷駆動回路。In an inductive load driving circuit that supplies a driving voltage that varies in a first range to an inductive load,
Control voltage forming means for forming a control voltage obtained by negative feedback amplification of the drive voltage;
A control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on a relative relationship between the control voltage and the drive voltage. A first output stage transistor for supplying
A second output stage transistor for supplying a driving current in the other direction to the inductive load;
Based on the drive voltage that is narrower than the first range and whose upper limit varies in a second range that matches the upper limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. First control means for controlling the output stage transistor to a conductive state;
Based on the driving voltage that is narrower than the first range and whose lower limit varies in a third range that matches the lower limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. Second control means for controlling the output stage transistor to a conductive state,
In the driving voltage range in which the second range and the third range overlap, the second output stage transistor is controlled to be in a conductive state by both the first control unit and the second control unit. An inductive load driving circuit characterized by the above.
前記駆動電圧を負帰還増幅した制御電圧を形成する制御電圧形成手段と、
制御端子に前記制御電圧形成手段の前記制御電圧を受け、この制御電圧と前記駆動電圧との相対関係に基づいて導通、不導通が決定され、導通時に前記誘導性負荷に一方の向きの駆動電流を供給する第1の出力段トランジスタと、
前記誘導性負荷に他方の向きの駆動電流を供給する第2の出力段トランジスタと、
前記第1の範囲より狭く且つ上限が前記第1の範囲の上限と一致する第2の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第1制御手段と、
前記第1の範囲より狭く且つ下限が前記第1の範囲の下限と一致する第3の範囲で変化する前記駆動電圧に基づいて、前記第1の出力段トランジスタが不導通の時に前記第2の出力段トランジスタを導通状態に制御する第2制御手段と、
前記第2の範囲と前記第3の範囲とが重複する駆動電圧範囲内で、前記第1制御手段と前記第2制御手段を双方がともに動作状態にある重複動作期間を設けるように選択的に能動化する能動化手段を備えることを特徴とする誘導性負荷駆動回路。In an inductive load driving circuit that supplies a driving voltage that varies in a first range to an inductive load,
Control voltage forming means for forming a control voltage obtained by negative feedback amplification of the drive voltage;
A control terminal receives the control voltage of the control voltage forming means, and conduction or non-conduction is determined based on a relative relationship between the control voltage and the drive voltage. A first output stage transistor for supplying
A second output stage transistor for supplying a driving current in the other direction to the inductive load;
Based on the drive voltage that is narrower than the first range and whose upper limit varies in a second range that matches the upper limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. First control means for controlling the output stage transistor to a conductive state;
Based on the driving voltage that is narrower than the first range and whose lower limit varies in a third range that matches the lower limit of the first range, the second output stage transistor is non-conductive when the first output stage transistor is non-conductive. Second control means for controlling the output stage transistor to a conductive state;
The first control means and the second control means are selectively provided so as to provide an overlapping operation period in which both the first control means and the second control means are in an operating state within a driving voltage range where the second range and the third range overlap. An inductive load driving circuit comprising an activating means for activating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33527999A JP3786170B2 (en) | 1999-11-26 | 1999-11-26 | Inductive load drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33527999A JP3786170B2 (en) | 1999-11-26 | 1999-11-26 | Inductive load drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156611A JP2001156611A (en) | 2001-06-08 |
JP3786170B2 true JP3786170B2 (en) | 2006-06-14 |
Family
ID=18286749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33527999A Expired - Lifetime JP3786170B2 (en) | 1999-11-26 | 1999-11-26 | Inductive load drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3786170B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3969590B2 (en) | 2004-05-27 | 2007-09-05 | ローム株式会社 | Coil load driving circuit and optical disk apparatus |
-
1999
- 1999-11-26 JP JP33527999A patent/JP3786170B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001156611A (en) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0519471B1 (en) | Amplification circuit | |
JP3786170B2 (en) | Inductive load drive circuit | |
JP3443591B2 (en) | Coil load drive circuit | |
JP3323998B2 (en) | Power supply | |
US4527104A (en) | Speed control apparatus for d.c. motor | |
JP3431545B2 (en) | Power drive circuit | |
JPH11266374A (en) | Clamp circuit | |
JP2880660B2 (en) | Load drive | |
JP3664224B2 (en) | Power drive circuit | |
US20050151569A1 (en) | Output circuit and operational amplifier | |
JP2000323977A (en) | Output circuit | |
JPH04407B2 (en) | ||
JP3092244B2 (en) | Amplifier circuit | |
JP3243947B2 (en) | Operational amplifier | |
JPH0749541Y2 (en) | Transistor switch circuit | |
JP3462579B2 (en) | Amplifier circuit | |
JP2847010B2 (en) | Transistor output circuit | |
JP3505325B2 (en) | BTL amplifier circuit | |
JP3119585B2 (en) | Reverse current bypass circuit | |
JPH1169790A (en) | Switching power source | |
JPH0865061A (en) | Idling current control circuit | |
JPH073831Y2 (en) | Integrated circuit | |
JP2001094203A (en) | Laser driving device | |
JPH11136048A (en) | Btl amplifier circuit | |
JPH087561Y2 (en) | Switching amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3786170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |