JP3780670B2

JP3780670B2 - ロータ識別装置を有した遠心機

Info

Publication number: JP3780670B2
Application number: JP32781097A
Authority: JP
Inventors: 伸二渡部; 雅裕稲庭; 広小野; 勝則赤津
Original assignee: Hitachi Koki Co Ltd
Current assignee: Koki Holdings Co Ltd
Priority date: 1997-11-28
Filing date: 1997-11-28
Publication date: 2006-05-31
Anticipated expiration: 2017-11-28
Also published as: JPH11156245A

Description

【０００１】
本発明は、遠心機のクラウン等に載置される複数個のロータの個々の種類を識別するロータ識別装置を有する遠心機に関するものである。
【０００２】
【従来の技術】
遠心機チャンバ内のクラウン等に載置され使用されるロータが複数の種類に及ぶ場合、ロータ固有の最高回転数、慣性モーメント、ロータ内の試料の温度管理のためのロータの温度制御係数等の把握が遠心機側で必要なため、ロータの種類を識別する装置が必要とされていた。
【０００３】
従来のアルミニューム等の非磁性体金属を材質とするロータアダプタに識別子となる凹凸を設け、この凹凸の感知を渦電流センサを用いて行い、凹凸の配置パターンによりロータを識別する装置では、凹凸による金属表面と渦電流センサヘッドとのエアギャップの変化により渦電流センサヘッドと協同して発振する発振回路の出力信号の発振周波数が変化するのを、フィルタの周波数に対する減衰特性を利用し周波数電圧変換器として用い、上記出力信号の周波数変化を電圧信号の変化に変換し、予め定められた比較電圧値との大小を比較することにより凹凸を検出し、この凹凸の配置パターンをコード化することによりロータを識別していた。
【０００４】
【発明が解決しようとする課題】
従来におけるロータ識別装置では、上記発振回路の発振周波数の変化は、ロータアダプタに形成された凹凸と渦電流センサヘッドの間のエアギャップの変化以外に、渦電流センサヘッドが配置される遠心機チャンバ内の温度の変化、或いは製品のばらつきによるロータアダプタと渦電流センサヘッドとの相対距離の個々の違いに起因する環境、条件等の変化により、渦電流センサヘッドのインダクタンスが増減し発振周波数が変化するため、ロータアダプタに形成された凹凸による周波数の変化がフィルタの周波数減衰帯域から外れた領域にある場合は、周波数が変化しても周波数電圧変換器の出力電圧が変化せず、この凹凸が検知できないという問題があった。
【０００５】
また、この発振周波数の変化がフィルタの周波数減衰帯域内で行われ、上記凹凸による周波数の変化が電圧の変化として変換される場合においても、上記検出環境、条件の変化により電圧が増減するため、予め定められた比較電圧値以外の電圧領域で変化する時には凹凸を検出することができず、配置パターンをコード化できないという問題があった。
【０００６】
本発明の目的は、上記問題を解消し、遠心機チャンバ内の温度の変化、或いは製品のばらつきによるロータアダプタと渦電流センサヘッドとの相対距離の個々の違い等の検出環境、条件が変化してもロータアダプタに形成された凹凸を確実に検知し、信頼性の高い且つ安定したロータ識別装置を有する遠心機を提供することである。
【０００７】
【課題を解決するための手段】
上記目的は、識別子となるロータの表面に設けられた凹凸を感知する渦電流センサヘッドと、上記渦電流センサヘッドと協同し発振する発振回路と、上記発振回路の発振周波数を電圧に変換する周波数電圧変換器と、上記周波数電圧変換器の出力信号から識別子を検出する識別子検出手段と、上記発振回路の発振周波数を測定する手段と、上記発振回路の発振周波数を制御する手段とを設け、ロータ識別動作開始直前に発振回路の発振周波数を測定し、この結果から発振周波数を制御する手段により前記発振回路の発振周波数をフィルタの周波数減衰帯域内の適切な所定の周波数に設定することにより達成される。
【０００８】
また、上記目的は、前記識別子を感知するセンサヘッドを備え、前記ロータ識別子の配置パターンの認識は識別子検出手段とメモリを用い、前記センサヘッドのセンサ出力信号をＡ／Ｄコンバータでデジタル値に変換し、ロータ１周分の該デジタル値を前記メモリに記憶し、記憶した前記デジタル値を基に２値化コードを決定し、該２値化コードにより前記ロータ識別子のロータ回転円周上の配置パターンの識別を行うパターン識別手段を設けることにより達成される。
【０００９】
本発明の具体的実施例を以下図面を用いて詳細に説明する。図１は本発明になるロータ識別装置を有する遠心機を示すブロック回路図であり、１は識別するロータ、２はロータ１の底面に装着されたアルミニューム等を材質とした円筒形のロータアダプタ、３はロータアダプタ２の底面の円周上に設けた識別子となる穴識別子、４は穴識別子３と対向する位置に据え付けたインダクタで構成される識別子を感知するセンサヘッドとなる渦電流式のセンサヘッド、５は渦電流センサヘッド４と協同して発振する発振回路である。６は発振回路５の周波数を電圧に変換する周波数電圧変換器であり、発振回路５の発振出力を増幅器１３で増幅し、シュミットトリガ１４を介し振幅を一定とした方形波に変換し、方形波信号を分周器１５により２分周し、バンドパスフィルタとなるフィルタ１６で方形波信号の周波数の値に対応して減衰させ、積分器１７を介し直流電圧に変換し、増幅器１８で電圧の増幅を行う。周波数電圧変換器６の電圧出力は、穴識別子３が設けられた凹部とロータアダプタ２の平面のままの状態の凸部とから成る凹凸パターンを検出するマイクロコンピュータ（以下ＣＰＵと称す）から成る識別子検出手段７に入力される。８は発振回路５の発振周波数を計測する手段と成るカウンタであり、シュミットトリガ１４が出力する方形波信号をカウントする、例えば日本電気製μＰＤ７１０５４等のプログラマブルカウンタで構成される。９は発振回路５の発振周波数を制御する手段と成るＤ／Ａコンバータ等の出力電圧が制御可能な電圧制御器であり、カウンタ８及びＤ／Ａコンバータ９の制御はＣＰＵ７により行われる。１０は周波数電圧変換器６の出力電圧をデジタル値に変換し記憶する手段と成るＣＰＵ７に内蔵されたＡ／Ｄコンバータ及びメモリーであり、１１はロータ１の回転角を検出するためのロータリエンコーダ１９とカウンタ２０から構成される角度検出器である。Ａ／Ｄコンバータ及びメモリー１０は角度検出器１１の信号出力に同期して動作し、周波数電圧変換器６の出力電圧をデジタル値に変換し記憶する。ＣＰＵ７はこのデジタル値を基にして２値化値を算出し、この２値化値により上記のデジタル値の２値化演算を行い識別子３の配置パターンを識別するパターン識別手段と成る。
【００１０】
次に、本実施例におけるロータ識別装置を有する遠心機の動作を図２乃至図１５を用いて説明する。なお、図２乃至図１５においては、図１と同一の機能の部分には同一の番号を符してある。
【００１１】
図２はロータ１の識別のためにロータ１の底面に取り付けられたロータアダプタ２に設けた穴識別子３の配置パターンを示しており、ロータ１の回転軸を中心としたロータアダプタ２の同一円周上に、例えば１５等分した等角間隔の格子点上に穴識別子３が配置し、ＡからＯの格子点上の塗りつぶした円で示したＢ、Ｃ、Ｅ、Ｈ、Ｉ、Ｊ、Ｋ、Ｍ、Ｏの位置に９個の穴識別子３が設け、破線の円で示したＡ、Ｄ、Ｆ、Ｇ、Ｌ、Ｎの位置は穴識別子を設けずロータアダプタ２のそのままの底面としている。
【００１２】
図４は渦電流センサヘッド４と協同して発振する発振回路５の具体的実施例を示す構成図である。図４の２５、２６、２７、２８、２９はそれぞれセンサヘッド４と共にコルピッツ形の発振器を構成するトランジスタ、抵抗器、コンデンサであり、２４はキャパシタンスが調節可能な可変容量ダイオードである。Ｄ／Ａコンバータ９の出力電圧を制御し、可変容量ダイオード２４のバイアス電圧を調整することにより、可変容量ダイオード２４のキャパシタンスを変化させ、発振回路５全体のキャパシタンスを変えるようになっており、センサヘッド４のインダクタとの共振において発振周波数を変更することができる。
【００１３】
図５はフィルタ１６の周波数に対する減衰率を示した一例であり、本実施例においては中心周波数ｆ₀を４５５ＫＨｚとしたバンドパスフィルタを使用し、Ｐ−Ｑ間の太線で示した高減衰領域のサイドスロープを利用し、分周器１５の出力方形波を減衰し積分器１７を介し直流電圧に変換し、発振回路５の出力信号の周波数の変化を電圧の変化に変換する。図５に於いてfiはロータ識別動作開始前の分周器１５の出力方形波の初期周波数を例示したものである。遠心機チャンバ内の温度変化、遠心機の個々の製品のばらつきによるロータアダプタ２とセンサヘッド４との相対距離の変化等による検出環境、条件の変化により、センサヘッド４のインダクタンスが変化し発振回路５の発振周波数が変化するためfiは常時一定の周波数とはならない。一例として、fiがバンドパスフィルタのＰＱ間以外の中心周波数ｆ₀の近傍にある状態から、穴識別子３の有無により発振回路５の発振周波数が変化する場合は、分周器１５の出力方形波周波数はｆ₀近傍の無減衰領域内で変化し変換後の直流電圧は変化せず、また、fiがＰ−Ｑ間を外れた高い周波数領域にある状態から同様に発振回路５の発振周波数が変化する場合は、変換後の直流電圧の変化は微少なものとなり、識別子３の存在を電圧変化として検知することが困難となる。従って、穴識別子３の存在を検知する上で、分周器１５の周波数の変動がこれらの環境、条件の変化により上記サイドスロープ上を外れず分周器１５の周波数変化と積分器１７の直流電圧変化との関係に直線性を持たせることが必要であり、本実施例では、ロータ識別動作直前に発振回路５の発振周波数をカウンタ８を介しＣＰＵ７により測定し、Ｄ／Ａコンバータ９の出力電圧を調整し、分周器１５の出力方形波の初期周波数fiが目標周波数となるfcとして例えば４６７ＫＨｚになるように、発振回路５の発振周波数をその２倍の９３４ＫＨｚに制御設定することにより、環境、条件が変化しても穴識別子３の有無の安定した検知を実現している。
【００１４】
図６は本実施例によるＤ／Ａコンバータ９の出力電圧に対する発振回路５の発振周波数を示している。可変容量ダイオード２４は、アノードに対するカソードの電圧、即ち逆バイアス電圧が大きいほどキャパシタンスが小さくなるため、Ｄ／Ａコンバータ９の出力電圧の大小により発振回路５の発振周波数を制御している。従って、Ｄ／Ａコンバータ９の出力電圧が高い時は可変容量ダイオード２４の逆バイアス電圧は低くなるから、可変容量ダイオード２４のキャパシタンスは大きくなり発振回路５は低い周波数で発振し、逆にＤ／Ａコンバータ９の出力電圧が低い時は発振回路５の発振周波数は高くなる。
【００１５】
図７はＣＰＵ７によるロータ識別動作直前の発振回路５の発振周波数を目標設定周波数ｆcに制御する処理のフローチャートを示すものであり、ＲＯＭ２２に示す記憶装置に予め定められた処理手順が記憶されている。図７の処理１０１は発振回路５の発振周波数をカウントするカウンタ８のカウント値の初期化及びカウンタ８の起動処理であり、処理１０２により所定時間、例えば２０msesのタイムインターバルを経た後、処理１０３に進み処理１０１での初期値からダウンカウントされたカウント値の読み出し処理を行い、処理１０４に進み処理１０３でのカウント値とカウント時間を基に発振回路５の発振周波数を算出する。処理１０５は目標補正周波数ｆcと発振回路５の発振周波数ｆとの差分Δｆを演算し、判断１０６により周波数差分の絶対値が２００Ｈｚ以下であれば発振回路５の発振周波数自動補正処理を終え、周波数差分Δｆの絶対値が２００Ｈｚを超えている場合は処理１０７に進み、処理１０７では周波数差分Δｆを基にＤ／Ａコンバータ９の出力電圧のデジタル値の比例演算処理を行い、Ｄ／Ａコンバータ９の出力電圧の増減デジタル値となるΔＨｖを、例えば発振回路５の発振周波数fが目標補正周波数ｆcよりも大きく周波数差分Δｆが正の値であれば、発振回路５の発振周波数ｆを減少させるようにΔＨｖをΔｆの大きさに応じた正の値とし、一方、ｆがｆcよりも小さくΔｆが負の値であれば、発振回路５の発振周波数を増加させるため、ΔＨｖを周波数差分の大きさに応じた負の値に決定し、処理１０８ではＤ／Ａコンバータ９が出力する電圧の現在のデジタル値Ｈｖに処理１０７で演算された増減デジタル値ΔＨｖを加算することによりＤ／Ａコンバータ９に出力するデジタル値を確立し、処理１０９においてＤ／Ａコンバータ９の出力電圧の変更処理を実行し、処理１０１に戻り以後上記の行程を繰り返すことにより発振回路５の発振周波数の自動補正を行う。
【００１６】
本実施例では周波数の電圧変換手段としてフィルタ１６をバンドパスフィルタを例に挙げ説明したが、これに限らずローパスフィルタ、ハイパスフィルタ等の周波数に対して減衰特性を持つものやＦ／Ｖコンバータ等の周波数の電圧変換装置であれば利用可能であることは、本発明の思想から明白である。また、発振回路５の周波数の制御手段はＤ／Ａコンバータ９に限らずデジタルポテンショメータ等の抵抗分圧比をＣＰＵ７から制御でき、電圧値が変えれるものであれば同様に本発明の目的が達成されるものである。
【００１７】
図３において、ＶADは図２に示す穴識別子３の配置パターンに対応するＣＰＵ７のＡ／Ｄコンバータ１０の入力信号波形を示すものであり、センサヘッド４の対向する位置に図２に示すＡのロータアダプタ２のそのままの底面がある状態からインバータ２３によりモータ２１が回転駆動されロータ１が回転する場合のＡ／Ｄコンバータ１０の入力信号の電圧変化の様子を図示するものである。ロータアダプタ２の底面Ａとセンサヘッド４が対向する位置関係にある状態で、ロータ識別動作前に発振回路５の発振周波数の自動補正を行うことにより、図５に示した分周器１５の出力方形波の初期周波数ｆiは目標補正周波数ｆcに近づき、この時のＡ／Ｄコンバータ１０の入力電圧はＶADiとなる。モータ２１の回転駆動によるロータ１の回転に伴い、センサヘッド４の対向する位置にＢの穴識別子が差し掛かると、エアギャプの増加により分周器１５の出力方形波の周波数は減少しフィルタ１６の減衰率も低下するためＶADはＶADiからＶADHに増加する。一方、センサヘッド４の対向する位置にＣの穴識別子３がある状態から回転駆動する場合も同様に発振回路５の発振周波数を初期化補正し、回転に伴いセンサヘッド４の対向する位置にロータアダプタ２の底面であるＤが差し掛かかると、エアギャプの減少に伴い分周器１５の出力方形波の周波数は増加するため、ＶADはＶADiよりも減少した値となる。
【００１８】
従って、ＶADは図２に示す識別子３の配置パターンを穴識別子では高い電圧として、ロータアダプタ２の底面では低い電圧として出力され、いずれの場合においてもフィルタ１６の目標補正周波数となるｆcを中心として高減衰領域のサイドスロープＰ−Ｑ間の周波数の範囲内にあり、ロータアダプタ２の識別子３の凹凸の状態とセンサヘッド４のエアギャプに対応した電圧信号として出力され安定且つ確実な穴識別子３の検出が行われる。
【００１９】
図８はロータ１及びロータアダプタ２の角度検出器１１となるロータリエンコーダ１９とその信号出力をカウントするカウンタ２０の具体的実施例を示すブロック回路図であり、ロータリエンコーダ１９の２相信号出力φＡ及びφＢは積分回路３０、３１を経た後、シュミットトリガインバータ３２、３３を介して７４ＨＣ１７５等のフリップフロップ３４の１段目のＤ入力端子に入力され、フリップフロップ３４のクロック入力端子には発振器３５からクロック信号が供給されている。フリップフロップ３４の２段目のＤ入力端子は１段目のＱ出力にそれぞれ接続されており、１段目のＱ出力と２段目のＱ出力には７４ＨＣ８６等の排他的論理和を取るゲート（以下イクスクルーシブオアゲートと称す）３６、３８の入力端が接続されており、２相信号φＡ及びφＢについての１段目のフリップフロップのＱ出力にイクスクルーシブオアゲート３７の入力端が接続され、これらのゲート３６、３８の出力は７４ＨＣ１５８等のデータセレクタ３９の入力端１Ａ及び２Ｂ、２Ａ及び１Ｂに接続され、ゲート３７の出力はデータセレクタ３９のセレクト入力端Ｓに入力されている。データセレクタ３９の反転出力端１Ｙ、２Ｙはイクスクルーシブオアゲート４０に入力され、このゲートの出力端はＣＰＵ７の割り込み入力端子ＩＲＱに接続され、データセレクタ３９の反転出力端１Ｙ、２Ｙはそれぞれ７４ＨＣ００等のナンドゲート４１、４２で構成されるＲーＳフリップフロップの入力端に接続され、ナンドゲート４２の出力はＣＰＵ７のＰ０ポートに入力される。
【００２０】
図９は図８のブロック回路図の動作状態を模擬的に示すタイムチャート図であり、ロータ１を識別するためにロータ１をオペレータの手、或いはモータ２１を回転駆動させることにより回転させ、前記ＣＰＵ７のＡ／Ｄコンバータ１０の入力信号（図９のヘ）のＡ／Ｄ変換とロータアダプタ２の位置の確認をＣＰＵ７が行う時、図中のイ、ロで示すようにシュミットトリガインバータ３２、３３からロータリエンコーダ１９の２相信号の反転信号がフリップフロップ３４に入力されると、例えばロータ１が時計方向回転時にはデータセレクタ３９の１Ｙ出力端から図中のハに示すように２相信号のエッジが現れる度に発振器３５のクロックパルス幅の論理「０」レベルの信号が出力され、この時のデータセレクタ３９の２Ｙ出力端は論理「１」レベルに保てたれている（図９のニ）から、ＣＰＵ７の割り込み入力端子ＩＲＱにはイクスクルージブオアゲート４０で論理が反転された図中のトに示す信号が送られ、一方Ｐ０ポート入力信号（図９のホ）は、ロータリエンコーダ１９の回転方向を示す信号となり、この状態では論理「０」レベルの信号が送られる。
【００２１】
図９のタイムチャートは図２に示す穴識別子のあるＯの位置からロータ１を反時計方向に回転させ、ロータアダプタ２の底面となるＡの位置で停止し、後に時計方向に回転させＯの位置を通過した時の図８のブロック回路図の動作状態を示すものと同様であり、本実施例においてＣＰＵ７のＡ／Ｄコンバータ１０は図９のヘに示すロータ１の回転時のＡ／Ｄコンバータ入力信号の電圧のサンプリング動作を、ＩＲＱ入力信号（図９のト）の立ち下がりエッジに同期して行うため、ロータ１の回転位置に対応した識別子３の存在をＡ／Ｄコンバータ入力信号の電圧の高低として検知することができる。
【００２２】
図１０はＣＰＵ７がその割り込み入力端子ＩＲＱ及び入力ポートＰ０を基にＡ／Ｄコンバータ１０の入力信号のＡ／Ｄ変換処理と、ロータ１の回転角に対応したＡ／Ｄ変換値のサンプリング処理のフローチャートを示すものであり、ＲＯＭ２２に示す記憶装置に予め定められた処理手順が記憶されている。図１０において処理２０１はＡ／Ｄコンバータ入力信号のＡ／Ｄ変換値とＡ／Ｄ変換値の大きさに関する頻度を格納するメモリ１２（以下ＲＡＭと称す）のイニシャライズを実行する処理であり、Ａ／Ｄ変換値のメモリ内格納状態を例示する図１１を参照すると、ロータリエンコーダ１９の１回転あたりの出力パルス数が例えば１２０パルス／１回転であれば、カウンタ２０により４倍の４８０パルス／１回転の分解能となるため、２バイトのＡ／Ｄ変換値の１回転中で格納される９６０アドレスの０からＮ番地の範囲のＲＡＭ１２のＡ／Ｄ変換値格納エリアを「０」で埋め、また、Ａ／Ｄ変換値頻度のメモリ格納状態を示す図１２を参照すると、Ａ／Ｄ変換値頻度格納エリアは、Ａ／Ｄ変換値の大きさを２５６段階に分け、Ａ／Ｄ変換値の大きさに対応する頻度を記憶するためものであり、Ａ／Ｄ変換値の大きさに対応したＭからＭ＋256番地までのＲＡＭ１２の２５６バイトのＡ／Ｄ変換値頻度格納エリアを全て「０」で埋める処理を行い、この後に処理２０２によりＩＲＱ入力端子の入力信号を発生要因とする割り込みを許可し、処理２０３のモータ２１の回転起動処理を実行することにより、例えばロータ１が２０ｍｉｎ~¹で回転し、ＣＰＵ７は以降ＩＲＱ入力端子の入力信号の立ち下がりエッジに起因して割り込み処理を実行され、処理２０７によりＣＰＵ７のＡ／Ｄコンバータ１０が起動される。Ａ／Ｄコンバータ１０のＡ／Ｄ変換動作が終了するとＡ／Ｄ変換終了割り込みが発生し、Ａ／Ｄ変換終了割り込み処理の処理２０８でＡ／Ｄ変換値の確立処理が実行され、処理２０９はＡ／Ｄ変換値の大きさに関する頻度をＲＡＭ１２のＡ／Ｄ変換値頻度格納エリアのＡ／Ｄ変換値の大きさに対応したアドレスのデータを＋１インクリメントし書き込む処理であり、例えば「０」”から「３ＦＦ」までのＡ／Ｄ変換値を４で除算し、この結果をＡ／Ｄ変換値頻度格納エリア先頭アドレスとなるＭ番地に加算したアドレスのデータを＋１インクリメントする処理を行い判断２１０に進む。判断２１０によりＰ０ポートの信号入力状態をチェックし、論理「０」であればロータ１が時計方向に回転しているから、処理２１１に進みＲＡＭ１２のＡ／Ｄ変換値格納エリアのＡ／Ｄ変換値格納先アドレスの＋２インクリメントを実行し、処理２１３に進み処理２１１により決定されたＲＡＭ１２の格納先アドレスにＡ／Ｄ変換値を書き込む処理を実行する。同様にして、判断２１０によりＰ０ポートの信号入力状態をチェックし、論理「１」であればロータ１が反時計方向に回転しているから、処理２１２に進みＡ／Ｄ変換値の格納先アドレスの−２デクリメントを実行し、処理２１３に進む。なお、処理２１１でインクリメント前のアドレスが既にＲＡＭ１２のＡ／Ｄ変換値格納エリアの最高段となるＮ番地であればアドレスを最小段となる０番地とし、同様に処理２１２でデクリメント前のアドレスが０番地の最小段であればアドレスをＮ番地の最高段とする処理が行われる。判断２１４はロータ１が１回転しＲＡＭ１２のＡ／Ｄ変換値格納エリアの全エリアにＡ／Ｄ変換値が書き込まれたことをチェックし、全エリア書き込み完了時に処理２１５に進み、Ａ／Ｄ変換値頻度格納エリアのＡ／Ｄ変換値の大きさの頻度を基にＡ／Ｄ変換値の最大、最小値の中間値となる図３のＶSFに示すような２値化用比較値を求める。判断２０４はＡ／Ｄ変換値格納エリアの書き込みの完了と２値化用比較値の確立をチェックするものであり、処理２０５ではＲＡＭ１２のＡ／Ｄ変換値格納エリアに格納された個々のＡ／Ｄ変換値と２値化用比較値との大小を比較し、Ａ／Ｄ変換値が大きく穴識別子３を検知している時は論理値「１」とし、Ａ／Ｄ変換値が小さくロータアダプタ２の底面を検知している時は論理値「０」とする２値化を実行し、図３のロータ１の回転に伴う２値化演算結果を図示した２値化信号に示すように穴識別子３の有無による配置パターンの２値化コードを確立する。処理２０６では上記の２値化コードを基にロータの識別コードを決定する処理を実行する。
【００２３】
本実施例では、Ａ／Ｄ変換値のヒストグラムを基にＡ／Ｄ変換値の最大、最小値の中間値となる２値化用比較値を生成することにより２値化コードを求めたが、ロータアダプタ２の回転位置に対する底面の面ぶれ、穴識別子３の偏心等に起因するＡ／Ｄコンバータ１０の入力信号の変動に対応するため、図１３のフローチャートに示すロータアダプタ２の同一円周上の等角間隔に分割された各々の角度間隔に対応するＡ／Ｄ変換値について、勾配の有無をチェックし穴識別子の存在を検知することにより２値化コードを求めることも可能であり、図１３において処理３０１は穴識別子の存在によりＡ／Ｄ変換値が増大するため、ＲＡＭ１２のＡ／Ｄ変換値格納エリアのＡ／Ｄ変換値格納先アドレスの０番地から、ｎ番地とｎ＋２インクリメント番地とのデータの差分をチェックすることにより、ロータ１の回転に伴う最初の穴識別子３の存在を示すＡ／Ｄ変換値の立ち上がりを検出する処理を実行する。処理３０２はロータアダプタ２の同一円周上の等角間隔に分割された各々の等角間隔に対応するデータにおいて、立ち上がり、立ち下がりの有無を検知する処理であり、例えば１回転あたり１５分割された等間隔角度中のＡ／Ｄ変換値は３２データとなるため、１５分割された各々の３２個のＡ／Ｄ変換値について、立ち上がり及び立ち下がりを検知することで穴識別子３の存在を検出する。処理３０３は処理３０２に基づき穴識別子３を検知している時は論理値「１」とし、ロータアダプタ２の底面を検知している時は論理値「０」とし、穴識別子３の存在を記憶する処理であり、処理３０４では次の等角間隔に対応するためにＡ／Ｄ変換値格納先アドレスのインクリメントを実行する。なお、インクリメントされたＡ／Ｄ変換値格納先アドレスがＡ／Ｄ変換値格納エリアの最高段となるＮ番地を超える場合は、０番地に戻り超えた分を０番地に加算する処理を行い、処理３０１でのＡ／Ｄ変換値の立ち上がりを検出した時のアドレスまでインクリメントを実行する。判断３０５はＡ／Ｄ変換値格納先アドレスのインクリメントの結果により、全ての分割された等間隔角度のＡ／Ｄ変換値についての立ち上がり及び立ち下がりの検知の終了をインクリメントされたＡ／Ｄ変換値格納先アドレスにより判断する処理であり、終了と判断した場合に処理３０６に進み、未終了で処理３０２に戻る。処理３０６では処理３０３によるロータ１の回転位置に対応する穴識別子３の存在を示す論理値により、穴識別子の配置パターンの２値化コードを確立する。
【００２４】
図１４は図２に示す穴識別子の配置パターンの２値化コードを読み出し位置を異ならせて示した図であり、以下、図１４により本実施例でのロータの識別方法を説明する。図１４においてＮｏ.１は読み出し位置が図２のＡの場合、Ｎｏ.２は読み出し位置がＢの場合、同様にしてＮｏ.１５はＯにそれぞれ対応する。例えば図２に示す穴識別子の配置パターンをＡから時計回りに読み出すと「０１１０１００１１１１０１０１」の「１」、「０」から構成される１５ビットの２進数表現の識別コードとなる。この時先頭から５ビット単位で１６進数で表現すると「０Ｄ０７１５」となり、先頭からの１０ビット「０Ｄ０７」を分類コード、末尾５ビットの「１５」を分類コードのチェックコードとする。計算チェックコードの生成は、２進数の「１１１１１」から分類コードを構成する２つの２進数「０１１０１」、「００１１１」を減算し、この場合「１１１１１」−「０１１０１」で「１００１０」、「１００１０」−「００１１１」で「０１０１１」となり、「０１０１１」の５ビットでの２の補数を取り「１０１０１」となり、１６進数表現で「１５」とする計算方法により、この場合、チェックコードと計算チェックコードが一致するために識別コードとして正当性を持つ。
【００２５】
しかし、識別コードの読み出し位置はＡから開始するとは限定できず、例えばＢの位置から読み出す場合もあるため、この場合は図１４のＮｏ.２で示したＡの位置から読み出したＮｏ.１の識別コードに対し１５ビットの識別コードを１ビット左にローティトシフトした識別コードの構成となり、分類コードは「１Ａ０Ｆ」チェックコードは「０Ａ」と読み出され、上記の計算方法による計算チェックコードは「０Ａ」となりチェックコードと計算チェックコードが一致し、一方Ｃの位置から読み出した場合は、分類コードは「１４１Ｅ」チェックコードは「１５」と読み出され、計算チェックコードは「１３」となりチェックコードと計算チェックコードが一致せず、Ｃの位置からの読み出しは不当であることが判る。同様にしてＮｏ.１５まで読み出し位置を順次変えて読み出すと、Ｎｏ.１、２、７、８、９でチェックコードと計算チェックコードが一致する。図４のこの例ではチェックコードと計算チェックコードがＮｏ.１、２、７、８、９で一致するするため一意的に分類コードが特定できないが、「０Ｄ０７」、「１Ａ０Ｆ」、「０Ｆ０Ａ」、「１Ｅ１５」、「１Ｄ０Ｂ」の５種類の識別コードを同一のロータのコードとして扱うことにより、穴識別子の配置パターンが異なる他のロータの識別コードとの区別が可能である。
【００２６】
図１５は５つの穴識別子で配置パターンを構成し、分類コードを図１４とは異なる場合の例を示したものであり、この場合、上述の方法によるチェックコードと計算チェックコードはＮｏ.１のみで一致するため、分類コードは「０１０３」であると識別でき、通常はこの種のパターンを用いる。
【００２７】
以上本実施例では、ロータアダプタ２がアルミニューム等の非磁性体金属の場合を例にとり説明したが、ロータアダプタ２が鉄等の磁性体の場合でも渦電流センサの周波数が変化するため、この方法が適用される。なお、渦電流センサヘッド４が磁性体に近接するときは磁性体の抵抗成分等が増大し発振信号の振幅が減衰するから、この場合には、増幅器１３は出力信号の大きさが入力信号の大きさが変化してもほぼ一定になる自動利得調節機能を有する増幅器を用い、後段の分周器１５による分周機能が損なわれないようにする構成にする。
【００２８】
本発明の実施例を用いてロータの過回転防止を図った場合について以下に説明する。
【００２９】
図１６は、本発明になる遠心機のロータ識別装置と異なる他のロータ識別装置とを組み合わせ、安全性の確保のため、いかなる部品の単一故障に対してもロータの過回転防止を図る場合の実施例を示したものであり、図１と同一の機能を持つ部分には同一の番号が符してあり、上記した実施例と構成が異なる他方のロータ１のロータ識別装置としては、特開平８−１０８０９８号公報に記載されているものと同様である。ロータ１の回転軸中心には、角度θをなす角度にマグネット等の識別子４３とこの識別子４３を検出するホール素子、磁気抵抗素子等のマグネットセンサからなる識別子検出センサ４４を設け、制御装置４５に信号が送られている。
【００３０】
図１６において４７は交流電源等の電源、５５はモータ２１とインバータ２３を結ぶエネルギ供給線であり、４９は電源４７からのインバータ２３への給電を遮断する第１の遮断装置であり、５４はインバータ２３からモータ２１へのエネルギ供給を遮断する第２の遮断装置であり、遮断装置４９、５４はモータ２１の回転エネルギの供給路に対して互いに直列に配置されている。５０は上記実施例のロータ１の識別機能を含み、更にモータ２１の回転数制御及びロータ１の過回転防止機能を有する制御装置であり、エンコーダ１９の信号出力からモータ２１すなわちロータ１の実回転数ＲＲＰＭを計測、把握し、制御線５１を介してインバータ２３に制御信号を出力し所定の回転数にモータ２１を制御すると共に、センサヘッド４及び穴識別子３からロータ１を識別した結果より求めたロータ１の最高許容回転数ＲＭＡＸ１をロータ１の回転数が超えたと判断すると、制御線５２を介して４９、５４の遮断装置に接続されるノアゲート４８、５３に遮断信号を出力し、電源４７からのインバータ２３への給電を遮断すると共にインバータ２３からモータ２１を切り離すようになっている。
【００３１】
図１７は図１６のＡ−Ａ線に沿う断面図であり、図１６と同一機能の部分には同一の番号が符してある。図１８はロータ１が回転中の１回転に識別子検出センサ４４が出力する信号の様子を表したものであり、マイクロコンピュータを内蔵する制御装置４５は、ロータ１回転に於けるパルスの出力周期Ｔ、ＴH及びＴLからロータ１の実回転数ＲＲＰＭ、種類コードＩＤ０、種類コードから割り出される最高許容回転数ＲＭＡＸ２（ＲＭＡＸ１に等しい）を演算し、実回転数ＲＲＰＭが最高許容回転数ＲＭＡＸ２を超えたと判断すると、ノアドゲート４８、５３に接続される信号線４６を介して遮断装置４９により電源４７からのインバータ２３への給電を遮断し、及び遮断装置５４によりインバータ２３からのモータ２１へのエネルギ供給を遮断するようになっている。
【００３２】
従って、ロータ１の回転駆動を独立した２重の防護手段により保護し、いかなる部品の単一故障に対してもロータ１の過回転防止を図ることができる。
【００３３】
本発明によれば、ロータ表面に設けられた識別子となる凹凸を感知する渦電流センサヘッドと、渦電流センサヘッドと協同し発振する発振回路と、発振回路の発振周波数を電圧に変換する周波数電圧変換器と、電圧の変動からこの凹凸を検知する装置と、発振回路の発振周波数を検出する周波数検出器と、前記発振回路の周波数を制御する手段とを設け、ロータ識別開始直前に周波数検出器により発振回路の発振周波数を検出し、発振回路の発振周波数を制御する手段により発振回路の発振周波数を予め定められた周波数に初期設定するようにしたので、センサヘッドの温度及びエアギャップの製品機体差による発振周波数のばらつきを補正し、凹凸による発振周波数の変動をフィルタの減衰特性のサイドスロープ上で行われるようになり、周波数の変動と電圧変動との関係に直線性を持たせることができるため、遠心機チャンバ内の温度の変化、或いは製品のばらつきによるロータアダプタと渦電流センサヘッドとの相対距離の個々の違い等の検出環境、条件が変化してもロータアダプタに形成された凹凸を確実に検知し、信頼性の高い且つ安定したロータ識別装置を有する遠心機を提供することができる。
【００３４】
また、ロータ識別子を感知するセンサヘッドを備え、前記ロータ識別子の配列パターンの認識は識別子検出手段とメモリを用い、前記センサヘッドのセンサ出力信号をＡ／Ｄコンバータでデジタル値に変換し、ロータ１周期分の該デジタル値を前記メモリに記憶し、記憶した前記デジタル値を基に２値化コードを決定し、該２値化コードにより前記ロータ識別子のロータ回転円周上の配置パターンの識別を行うようにしたので、識別誤りを極力排除でき、識別の信頼性をより向上させることができる。
【図面の簡単な説明】
【図１】本発明になる遠心機のロータ識別装置を示すブロック回路図。
【図２】本発明になる穴識別子の配置を示すパターン図。
【図３】本発明になる穴識別子の配置パターンに対するＡ／Ｄコンバータの入力信号及び２値化用比較値、２値化演算結果を示す図。
【図４】本発明になる渦電流センサヘッドと協同して発振する発振回路の具体的実施例を示す構成図。
【図５】本発明になるフィルタの周波数に対する減衰率を示す図。
【図６】本発明になるＤ／Ａコンバータの出力電圧に対する発振回路の発振周波数の変化を示す図。
【図７】本発明になるＣＰＵによる発振回路の発振周波数の制御処理を示すフローチャート。
【図８】本発明になるカウンタの具体的実施例を示すブロック回路図。
【図９】本発明になるカウンタの動作状態を示すタイムチャート。
【図１０】本発明になるＣＰＵのロータの識別処理を示すフローチャート。
【図１１】本発明になるＡ／Ｄ変換値のメモリ格納状態を示す図。
【図１２】本発明になるＡ／Ｄ変換値の頻度のメモリ格納状態を示す図。
【図１３】本発明になるＣＰＵの２値化演算処理を示すフローチャート。
【図１４】本発明になる穴識別子の配置パターン読み出し位置を異ならせた場合を示す図。
【図１５】本発明になる穴識別子の他の配置パターン読み出し位置を異ならせた場合を示す図。
【図１６】本発明になる他の実施例を示す図。
【図１７】図１６に示すＡ−Ａ線断面図。
【図１８】本発明になるロータの回転中の１回転に出力される信号の様子を示す図。
【符号の説明】
１はロータ、３は識別子、４はセンサヘッド、５は発振回路、６は周波数電圧変換器、７は識別子検出手段、８は発振周波数を測定する手段、９は発振周波数を制御する手段、１０は角度検出器の出力信号と同期してデジタル値に変換し記憶する手段、１１は角度検出器である。

Claims

遠心機に載置される複数のロータの個々の種類をロータ表面に設けた識別子を検出し識別するロータ識別装置を有する遠心機において、前記識別子を感知するセンサヘッドと、該センサヘッドと協同して発振する発振回路と、該発振回路の出力信号を電圧に変換する周波数電圧変換器と、該周波数電圧変換器の出力信号から識別子を検出する識別子検出手段と、前記発振回路の発振周波数を測定する手段と、前記発振回路の発振周波数を制御する手段とを備え、前記識別子検出手段によりロータ識別動作を開始する前に前記発振周波数を測定する手段及び前記発振回路の発振周波数を制御する手段とにより前記発振回路の発振周波数を予め定められた所定の周波数に設定することを特徴としたロータ識別装置を有する遠心機。
遠心機に載置される複数のロータの個々の種類をロータの回転中心を中心として同一円周上に設けられた識別子の配置パターンを識別するロータ識別装置を有する遠心機において、前記識別子を感知するセンサヘッドを備え、前記ロータ識別子の配置パターンの認識は、識別子検出手段とメモリを用い、前記センサヘッドのセンサ出力信号をＡ／Ｄコンバータでデジタル値に変換し、ロータ１周分の該デジタル値を前記メモリに記憶し、記憶した前記デジタル値を基に２値化コードを決定し、該２値化コードにより前記ロータ識別子の配置パターン識別を行うパターン識別手段を設けたことを特徴とするロータ識別装置を有する遠心機。