JP3779532B2 - サーキュレータを備えた電子回路ユニット - Google Patents
サーキュレータを備えた電子回路ユニット Download PDFInfo
- Publication number
- JP3779532B2 JP3779532B2 JP2000218731A JP2000218731A JP3779532B2 JP 3779532 B2 JP3779532 B2 JP 3779532B2 JP 2000218731 A JP2000218731 A JP 2000218731A JP 2000218731 A JP2000218731 A JP 2000218731A JP 3779532 B2 JP3779532 B2 JP 3779532B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit unit
- circuit board
- circulator
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アンテナ共用器等の電子回路ユニットに使用して好適なサーキュレータを備えた電子回路ユニットに関する。
【０００２】
【従来の技術】
従来のサーキュレータを備えた電子回路ユニットを図１１，図１２に基づいて説明すると、サーキュレータＳ２は、１２０度の間隔で配されると共に、一部が互いに交叉して配置され３個の中心導体５１を取り付けた誘電体基板５２と、中心導体５１の交叉部分の上下に配置された磁石５３、及びフェライト（図示せず）と、上部に位置する磁石５３の外部を覆うように配置された磁性体からなる第１のヨーク５４と、この第１のヨーク５４に接合され、下部に位置するフェライトの外部を覆うように配置された磁性体からなる第２のヨーク５５とで構成されている。
【０００３】
また、このサーキュレータＳ２は、第１，第２のヨーク５４，５５で磁気閉回路が形成されると共に、３個の中心導体５１に設けられた入出力用の端子５１ａが第１，第２のヨーク５４，５５の側方から外部に突出した構成となって、サーキュレータＳ２は、単品の製品で形成されている。
【０００４】
アンテナ共用器等の回路基板５６は、孔５６ａが設けられると共に、この孔５６ａの周辺に複数個の導電パターン５７が設けられている。
また、導電パターン５７が施されたこの回路基板５６上には、種々の電気部品（図示せず）が搭載されて、所望の電子回路が形成されている。
【０００５】
そして、単品からなるサーキュレータＳ２は、回路基板５６の孔５６ａに位置させて、中心導体５１の端子５１ａ、及びアース電極（図示せず）を導電パターン５７上に載置し、これ等を半田付けにより導電パターン５７に接続されており、このような構成によって、従来のサーキュレータを備えた電子回路ユニットが形成されている。
【０００６】
【発明が解決しようとする課題】
従来のサーキュレータを備えた電子回路ユニットにおいて、サーキュレータＳ２が単品で構成され、この単品のサーキュレータＳ２が回路基板５６に半田付けされるようになっているため、生産性が悪い上に、スペースファクタが悪く、大型になるという問題がある。
【０００７】
そこで、本発明は、小型で、生産性の良好なサーキュレータを備えた電子回路ユニットを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、複数の誘電体基板が積層されて構成されると共に、電気部品が設けられて所望の電子回路が形成された回路基板と、この回路基板に設けられ、上下方向において一部が交叉する第１、第２、第３の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第１のヨークと、前記フェライトの外側を覆う第２のヨークとを有するサーキュレータとを備え、前記第１、第２、第３の中心導体は、複数の前記誘電体基板のそれぞれに設けられて、これ等が積層されて構成されると共に、前記中心導体が位置する前記回路基板の下部には、前記フェライトを収納する凹部が設けられ、前記凹部を囲むように前記回路基板に形成した上下に貫通する複数の貫通孔には磁性材が設けられ、前記磁石と前記フェライトを覆うように、前記回路基板の上下に配置された前記第１、第２のヨーク間の磁路を前記磁性材によって形成して、磁気閉回路を構成した。
【０００９】
また、第２の解決手段として、前記磁性材は、磁性分を含んだペーストを前記貫通孔に充填して形成された構成とした。
また、第３の解決手段として、前記第１、第２のヨークの少なくとも一方は、筒状の側壁を有し、前記誘電体基板には、前記側壁の端部と対向し、前記凹部を囲む同一円周上に設けられた前記磁性材に接合した環状の磁性パターンが設けられた構成とした。
また、第４の解決手段として、前記磁性パターンが前記第１、第２のヨーク間に位置する前記誘電体基板のそれぞれに設けられた構成とした。
【００１０】
また、第５の解決手段として、前記凹部には前記フェライトが配置されると共に、前記回路基板の上面には前記磁石が配置され、円筒状の前記側壁を有する前記第１のヨークが前記磁石の外側を覆うように配置され、板状の前記第２のヨークが前記フェライトの外側を覆うと共に、前記凹部を塞ぐように配置された構成とした。
【００１１】
また、第６の解決手段として、前記回路基板の最上面に配置された第１層目の前記誘電体基板の表面には導電パターンが設けられ、第１層目の前記誘電体基板より下部に配置された前記誘電体基板には、前記第１，第２，第３の中心導体が設けられ、前記第１，第２，第３の中心導体のそれぞれの一端は、前記回路基板に設けられた孔に充填されたスルーホール導体により前記導電パターンに接続された構成とした。
【００１２】
また、第７の解決手段として、前記第１，第２，第３の中心導体のそれぞれの他端は、環状の前記磁性パターンより中心側の位置で、前記回路基板に設けられた孔に充填されたスルーホール導体を介して接地された構成とした。
また、第８の解決手段として、前記第１，第２，第３の中心導体の前記他端に接続された前記スルーホール導体のそれぞれは、一つの良導電体に接続された構成とした。
【００１３】
また、第９の解決手段として、前記回路基板の上面には、前記第１のヨークから外の位置に印刷によって形成されたサーキュレータ用のコンデンサが設けられて、前記コンデンサが前記第１のヨークの取付後、トリミング可能とした構成とした。
【００１４】
【発明の実施の形態】
本発明のサーキュレータを備えた電子回路ユニットの図面を説明すると、図１は本発明のサーキュレータを備えた電子回路ユニットの要部の斜視図、図２は本発明のサーキュレータを備えた電子回路ユニットの要部の分解斜視図、図３は本発明のサーキュレータを備えた電子回路ユニットに係り、回路基板の構成を示す説明用斜視図である。
【００１５】
また、図４は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の４−４線の位置における電子回路ユニットの断面図、図５は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の５−５線の位置における電子回路ユニットの断面図、図６は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の６−６線の位置における電子回路ユニットの断面図、図７は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の７−７線の位置における電子回路ユニットの断面図、図８は本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータの等価回路図である。
【００１６】
次に、本発明のサーキュレータを備えた電子回路ユニットの構成を図１〜図８に基づいて説明すると、アンテナ共用器等の電子回路ユニットに使用される回路基板１は、複数のセラミックスグリーンシートからなる誘電体基板２が積層されて構成されている。
そして、この回路基板１は、最上面に位置する第１層目の誘電体基板２の表面、下部から露出した誘電体基板２の下面、及び誘電体基板２間において、所望の形状の導電パターン３が設けられ、スルーホール導体（後述する）によって、導電パターン３間が電気的に接続されている。
【００１７】
また、この回路基板１の上面には、印刷によって形成されたコンデンサ４ａ、４ｂ、４ｃ等の印刷形成、及びチップ状からなる種々の電気部品（図示せず）が設けられて、所望の電子回路が形成されている。
また、コンデンサ４ａ、４ｂ、４ｃは、回路基板１の上面に設けられた導電パターン３で形成される電極３ａと、誘電体基板２を挟んで、回路基板１内に設けられた接地パターン３ｂとで構成されている。
なお、このコンデンサ４ａ、４ｂ、４ｃは、チップ型のものを使用しても良い。
【００１８】
次に、本発明におけるサーキュレータＳ１の構成を説明すると、サーキュレータＳ１は、上下方向において一部が交叉する銅箔パターン等からなる第１，第２，第３の中心導体５，６，７と、交叉部分の上下に配置された磁石８，及びフェライト９と、磁石８とフェライト９の外側を覆う磁性体からなる第１，第２のヨーク１０，１１と、第１，第２のヨーク１０，１１との間に設けられた磁性材１２，及び環状の磁性パターン１３とで形成されている。
【００１９】
そして、第１の中心導体５は、回路基板１の上面から第２層目に位置する誘電体基板２の上面に印刷等により設けられ、また、第２の中心導体６は、回路基板１の上面から第３層目に位置する誘電体基板２の上面に印刷等により設けられ、更に、第３の中心導体７は、回路基板１の上面から第４層目に位置する誘電体基板２の上面に印刷等により設けられている。
【００２０】
また、これ等の第１，第２，第３の中心導体５，６，７を設けた複数の誘電体基板２は、互いに重ね合わされた状態で積層されると共に、第１，第２，第３の中心導体５，６，７は、中央部が交叉した状態で、互いに１２０度の間隔を持って配置されている。
即ち、これ等の中心導体５，６，７は、導電パターン３を形成した第１層目の誘電体基板２より下部に位置した誘電体基板２に形成されている。
【００２１】
また、回路基板１の第１層目の誘電体基板２の下部には、第１，第２，第３の中心導体５，６，７に対向し、上部が第１層目から第４層目の誘電体基板２で塞がれた状態で、下面が開放して設けられた凹部１ａと、この凹部１ａの周囲に設けられた切り欠き部からなる肩部１ｂとを有し、この凹部１ａ内にはフェライト９が配置されると共に、回路基板１の上面には、接着剤等によって磁石８が貼着されて配置されている。
【００２２】
即ち、磁石８とフェライト９とで、第１，第２，第３の中心導体５，６，７の交叉部分を上下から挟むように配置されている。
また、図４〜図６に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの一端の上部に位置する誘電体基板２には、孔１ｃが設けられ、これ等の孔１ｃには、銀等の導電ペーストからなるスルーホール導体１４が充填されて、第１，第２，第３の中心導体５，６，７のそれぞれの一端が導電パターン３に接続されると共に、サーキュレータＳ１用のコンデンサ４ａ、４ｂ、４ｃの電極３ａに接続されている。
【００２３】
また、図４〜図６に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの他端の下部に位置する誘電体基板２には、孔１ｄが設けられ、これ等の孔１ｄには、銀等の導電ペーストからなるスルーホール導体１５が充填されて、第１，第２，第３の中心導体５，６，７のそれぞれの他端に接続されたスルーホール導体１５が肩部１ｂの下面に露出した状態で導出されている。
【００２４】
また、回路基板１には、図４〜図７に示すように、凹部１ａを囲む同一円周上において、上下に貫通する複数個（０．４ｍｍのピッチで、約３０個）の貫通孔１ｅが設けられており、そして、上部から第１層目に位置する誘電体基板２において、第１，第２，第３の中心導体５，６，７の一端と接続される導電パターン３が形成された部分においては、導電パターン３との絶縁を図るために、貫通孔１ｅがない状態となっている。
【００２５】
また、回路基板１を構成する誘電体基板２には、図１〜図７に示すように、最上部に位置する第１層目の誘電体基板２の上面，肩部１ｂに位置する誘電体基板２の下面、及び誘電体基板２間の全てにおいて、凹部１ａを囲む同一円周上の貫通孔１ｅと一致した状態で、環状の磁性パターン１３が設けられている。
この磁性パターン１３は、銅とニッケル等を含んだペーストを誘電体基板２に印刷した後、焼成することにより形成されており、また、この磁性パターン１３は、導電パターン３が形成された第１層目の誘電体基板２と、第１，第２，第３の中心導体５，６，７が形成された第２層目、第３層目、及び第４層目の誘電体基板２において、それぞれ導電パターン３，及び第１，第２，第３の中心導体５，６，７との接触を避けるために、一部が切断された切り欠き部１３ａが設けられている。
【００２６】
そして、それぞれの貫通孔１ｅには、銅とニッケル等の磁性粉を含んだペーストからなる磁性材１２が充填されると共に、これ等の磁性材１２は、それぞれの磁性パターン１３に接触した状態で接合されて、これ等の環状の磁性パターン１３と磁性材１２によって磁路が形成されている。
また、これ等の磁性パターン１３は、第１，第２，第３の中心導体５，６，７の他端より外側、即ち、第１，第２，第３の中心導体５，６，７の他端が環状の磁性パターン１３よりも中心側に位置した状態で、スルーホール導体１５に接続された状態となっている。
【００２７】
また、第１のヨーク１０は、上壁１０ａと、この上壁１０ａの端部から直角に折り曲げられた円筒状の側壁１０ｂと、この側壁１０ｂの端部に設けられた３個の切り欠き部１０ｃとを有し、この第１のヨーク１０は、回路基板１の上面に配置された磁石８の外側を覆うと共に、切り欠き部１０ｃが導電パターン３に位置した状態で回路基板１上に載置されている。
そして、切り欠き部１０ｃを除く側壁１０ｂの端部全周が環状の磁性パターン１３に半田１８付けされて、第１のヨーク１０が回路基板１に取り付けられている。
即ち、磁性パターン１３と磁性材１２は、第１のヨーク１０の側壁１０ｂの端部に沿った状態で形成され、第１のヨーク１０が取り付けられた際、側壁１０ｂの端部は、磁性パターン１３と磁性材１２とに接触した状態となっている。
【００２８】
また、第２のヨーク１１は、円板状の磁性板からなり、この第２のヨーク１１の上面には、銅等の導電性の良い金属板からなる一枚の良導電体１９が配置されている。
そして、この第２のヨーク１１は、フェライト９の外側を覆うと共に、回路基板１の凹部１ａの開放部を塞ぐように肩部１ｂに配置され、磁性パターン１３とスルーホール導体１５に、半田２０付けによって、良導電体１９と共に回路基板１に取り付けられている。
また、半田２０は、下端部１ｂの表面に設けられた接地パターン（図示せず）にも付着して、良導電体１９とスルーホール導体１５を接地するようになっている。
【００２９】
そして、第１，第２のヨーク１０，１１が取り付けられると、第１，第２のヨーク１０，１１間には、磁性パターン１３と磁性材１２とで磁路が形成され、その結果、第１，第２のヨーク１０，１１と、磁性パターン１３，及び磁性材１２とで磁気閉回路が構成されるようになる。
また、第２のヨーク１１が取り付けられると、一つの良導電体１９が第１，第２，第３の中心導体５，６，７の他端に接続されたスルーホール導体１５のそれぞれに接触して、第１，第２，第３の中心導体５，６，７の他端の接地を良好にしている。
【００３０】
このような構成によってサーキュレータＳ１が形成され、このサーキュレータＳ１は、図８の等価回路図に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの一端側に入出力端子２１が設けられ、また、それぞれの他端側が接地されると共に、第１，第２，第３の中心導体５，６，７と入出力端子２１との間において、接地されたコンデンサ４ａ、４ｂ、４ｃが接続されて構成されている。
【００３１】
そして、このようなサーキュレータＳ１を組み込んだ電子回路ユニットは、電気的な性能のチェックが行われるが、特に、サーキュレータＳ１の性能のチェックにおいては、第１，第２のヨーク１０，１１を組込した状態において性能チェックが行われると共に、所望の性能を得るために、コンデンサ４ａ、４ｂ、４ｃの電極３ａの一部を削ってトリミングするようになっている。
【００３２】
なお、第１のヨーク１０は、四角、或いはそれ以上の多角形の角筒状のものを使用しても良い。
また、上記実施例において、磁性材１２は、磁性分を含んだペーストを貫通孔１ｅに充填したもので説明したが、この磁性材は、第１のヨーク１０の側壁１０ｂの端部から延びた複数の突部で形成し、この突部を貫通孔１ｅに挿入することにより磁路を形成しても良い。
この場合、貫通孔１ｅには、半田ペーストを充填して、この半田ペーストによって、突部と磁性パターン１３とを半田付けすると、より丈夫な回路基板１が形成できる。
【００３３】
また、電気抵抗が小さく、且つ、磁気抵抗の大きな銀と、磁気抵抗が小さく、且つ、電気抵抗の大きなパラジュームとの合金を用いることにより、磁性パターン１３と中心導体５，６，７を同じ材料で形成できて、製作性が良好となる。
また、磁性パターン１３は、銅下地の上にパーマロイ（鉄、ニッケル合金）をメッキしたもの、或いはその他の合金を使用しても良い。
また、磁性材１２は、パーマロイのペーストやその他の合金のペーストを使用するなどしても良い。
【００３４】
また、図９，図１０は、サーキュレータＳ１がアイソレータ（非可逆回路素子）に適用された実施例を示し、この実施例は、コンデンサ４ｃが回路基板１の上面に形成された抵抗器２２を介して第３の中心導体７に接続されたものであり、その他の構成は、上記実施例と同様であるので、同一部品に同一番号を付し、ここでは説明を省略する。
なお、抵抗器２２は、絶縁フイルム上に抵抗体を設けたシート状のもの、或いはチップ型のもの，更には、抵抗体を印刷形成した印刷型のものでも良い。
【００３５】
そして、このようなアイソレータは、図９，図１０に示すように、コンデンサ４ａは、第１の中心導体５とコンデンサ４ａ間に存在する導電パターン３で形成されるインダクタ２３と、コンデンサ４ａと入出力端子２１との間に存在する導電パターン３で形成されるインダクタ２４との間に接続され、また、コンデンサ４ｂは、第２の中心導体６とコンデンサ４ｂ間に存在する導電パターン３で形成されるインダクタ２５と、コンデンサ４ｂと入出力端子２１との間に存在する導電パターン３で形成されるインダクタ２６との間に接続され、更に、一端が接地されたコンデンサ４ｃは、第３の中心導体７に接続された抵抗器２２に接続された構成となっている。
【００３６】
このようなアイソレータは、第１，第２のヨーク１０，１１を被せた後に、コンデンサ４ａ、４ｃ、４ｃと抵抗器２２，及びインダクタ２３．２４．２５．２６を削って調整して、アイソレーション特性、周波数特性を調整することができるようになっている。
従って、このような構成にすれば、調整後にヨークを被せるもの比して、一層、正確な調整が可能となるものである。
【００３７】
【発明の効果】
本発明のサーキュレータを備えた電子回路ユニットにおいて、サーキュレータＳ１は、回路基板１の一部を使用して形成されると共に、回路基板１への電子回路の製造工程の中で製作できるので、従来に比して、生産性が良好で、且つ、スペースファクタが良く、小型のサーキュレータを備えた電子回路ユニットを提供できる。
【００３８】
また、回路基板１の上下に貫通する複数の貫通孔１ｅには磁性材が設けられ、磁石８とフェライト９を覆うように、回路基板１の上下に配置された第１，第２のヨーク１０，１１間の磁路を磁性材１２によって形成して、磁気閉回路を構成したため、第１，第２のヨーク１０，１１を小さくできると共に、磁性材１２によって、磁気閉回路の可能なものを提供できる。
【００３９】
また、磁性材１２は、磁性粉を含んだペーストを貫通孔１ｅに充填して形成されたため、この構成が簡単で、生産性の良好なものが得られる。
【００４０】
また、第１，第２のヨーク１０，１１の少なくとも一方は、筒状の側壁１０ｂを有し、誘電体基板２には、側壁１０ｂの端部と対向し、磁性材１２に接合した環状の磁性パターン１３が設けられたため、第１，第２のヨーク１０，１１間における磁路が確実となり、磁気閉回路の良好なものが得られる。
【００４１】
また、磁性パターン１３が第１，第２のヨーク１０，１１間に位置する誘電体基板２のそれぞれに設けられたため、第１，第２のヨーク１０，１１間における磁路がより確実となり、磁気閉回路のより良好なものが得られる。
【００４２】
また、凹部１ａにはフェライト９が配置されると共に、回路基板１の上面には磁石８が配置され、円筒状の側壁１０ｂを有する第１のヨーク１０が磁石８の外側を覆うように配置され、板状の第２のヨーク１１がフェライト１１の外側を覆うと共に、凹部１ａを塞ぐように配置されたため、第１，第２のヨーク１０，１１の形状がシンプルで、小型となり、生産性が良く、小型のサーキュレータを備えた電子回路ユニットを提供できる。
【００４３】
また、回路基板１の最上面に配置された第１層目の誘電体基板２の表面には導電パターン３が設けられ、第１層目の誘電体基板２より下部に配置された誘電体基板２には、第１，第２，第３の中心導体５，６，７が設けられ、第１，第２，第３の中心導体５，６，７のそれぞれの一端は、回路基板１に設けられた孔１ｃに充填されたスルーホール導体１４により導電パターン３に接続されたため、サーキュレータＳ１の入出力端子２１を上面に集中でき、配線が容易となって、生産性の良好なものが得られる。
【００４４】
また、第１，第２，第３の中心導体５，６，７のそれぞれの他端は、環状の磁性パターン１３より中心側の位置で、回路基板１に設けられた孔１ｄに充填されたスルーホール導体１５を介して接地されたため、第１，第２，第３の中心導体５，６，７の接地側が環状の磁性パターン１３を横切ることが無く、従って、磁性パターン１３の切り欠き部１６ａを少なくできると共に、径方向の小さいスペースで接地できるものが得られる。
【００４５】
また、第１，第２，第３の中心導体５，６，７の他端に接続されたスルーホール導体１５のそれぞれは、一つの良導電体１９に接続されたため、それぞれが電気抵抗の少ない状態で接地できるものが得られる。
【００４６】
また、回路基板１の上面には、第１のヨーク１０から外の位置に印刷によって形成されたサーキュレータＳ１用のコンデンサ４ａ、４ｂ、４ｃが設けられて、コンデンサ４ａ、４ｂ、４ｃが第１のヨーク１０の取付後、トリミング可能としたため、コンデンサ４ａ、４ｂ、４ｃは、回路基板１の製作工程の中で形成できると共に、電子回路ユニットが完成した後にトリミングが可能となり、性能の良好な電子回路ユニットを提供できる。
【図面の簡単な説明】
【図１】本発明のサーキュレータを備えた電子回路ユニットの要部の斜視図。
【図２】本発明のサーキュレータを備えた電子回路ユニットの要部の分解斜視図。
【図３】本発明のサーキュレータを備えた電子回路ユニットに係り、回路基板の構成を示す説明用斜視図。
【図４】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の４−４線の位置における電子回路ユニットの断面図。
【図５】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の５−５線の位置における電子回路ユニットの断面図。
【図６】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の６−６線の位置における電子回路ユニットの断面図。
【図７】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の７−７線の位置における電子回路ユニットの断面図。
【図８】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータの等価回路図。
【図９】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータをアイソレータに適用した実施例を示す要部の斜視図。
【図１０】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータをアイソレータに適用した実施例におけるアイソレータの等価回路図。
【図１１】従来のサーキュレータを備えた電子回路ユニットに係るサーキュレータの分解斜視図。
【図１２】従来のサーキュレータを備えた電子回路ユニットの分解斜視図。
【符号の説明】
１ 回路基板
１ａ 凹部
１ｂ 肩部
１ｃ 孔
１ｄ 孔
１ｅ 貫通孔
２ 誘電体基板
３ 導電パターン
３ａ 電極
３ｂ 接地パターン
４ａ コンデンサ
４ｂ コンデンサ
４ｃ コンデンサ
Ｓ１ サーキュレータ
５ 第１の中心導体
６ 第２の中心導体
７ 第３の中心導体
８ 磁石
９ フェライト
１０ 第１のヨーク
１０ａ 上壁
１０ｂ 側壁
１０ｃ 切り欠き部
１１ 第２のヨーク
１２ 磁性材
１３ 磁性パターン
１３ａ 切り欠き部
１４ スルーホール導体
１５ スルーホール導体
１８ 半田
１９ 良導電体
２０ 半田
２１ 入出力端子
２２ 抵抗器
２３ インダクタ
２４ インダクタ
２５ インダクタ
２６ インダクタ
【発明の属する技術分野】
本発明は、アンテナ共用器等の電子回路ユニットに使用して好適なサーキュレータを備えた電子回路ユニットに関する。
【０００２】
【従来の技術】
従来のサーキュレータを備えた電子回路ユニットを図１１，図１２に基づいて説明すると、サーキュレータＳ２は、１２０度の間隔で配されると共に、一部が互いに交叉して配置され３個の中心導体５１を取り付けた誘電体基板５２と、中心導体５１の交叉部分の上下に配置された磁石５３、及びフェライト（図示せず）と、上部に位置する磁石５３の外部を覆うように配置された磁性体からなる第１のヨーク５４と、この第１のヨーク５４に接合され、下部に位置するフェライトの外部を覆うように配置された磁性体からなる第２のヨーク５５とで構成されている。
【０００３】
また、このサーキュレータＳ２は、第１，第２のヨーク５４，５５で磁気閉回路が形成されると共に、３個の中心導体５１に設けられた入出力用の端子５１ａが第１，第２のヨーク５４，５５の側方から外部に突出した構成となって、サーキュレータＳ２は、単品の製品で形成されている。
【０００４】
アンテナ共用器等の回路基板５６は、孔５６ａが設けられると共に、この孔５６ａの周辺に複数個の導電パターン５７が設けられている。
また、導電パターン５７が施されたこの回路基板５６上には、種々の電気部品（図示せず）が搭載されて、所望の電子回路が形成されている。
【０００５】
そして、単品からなるサーキュレータＳ２は、回路基板５６の孔５６ａに位置させて、中心導体５１の端子５１ａ、及びアース電極（図示せず）を導電パターン５７上に載置し、これ等を半田付けにより導電パターン５７に接続されており、このような構成によって、従来のサーキュレータを備えた電子回路ユニットが形成されている。
【０００６】
【発明が解決しようとする課題】
従来のサーキュレータを備えた電子回路ユニットにおいて、サーキュレータＳ２が単品で構成され、この単品のサーキュレータＳ２が回路基板５６に半田付けされるようになっているため、生産性が悪い上に、スペースファクタが悪く、大型になるという問題がある。
【０００７】
そこで、本発明は、小型で、生産性の良好なサーキュレータを備えた電子回路ユニットを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、複数の誘電体基板が積層されて構成されると共に、電気部品が設けられて所望の電子回路が形成された回路基板と、この回路基板に設けられ、上下方向において一部が交叉する第１、第２、第３の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第１のヨークと、前記フェライトの外側を覆う第２のヨークとを有するサーキュレータとを備え、前記第１、第２、第３の中心導体は、複数の前記誘電体基板のそれぞれに設けられて、これ等が積層されて構成されると共に、前記中心導体が位置する前記回路基板の下部には、前記フェライトを収納する凹部が設けられ、前記凹部を囲むように前記回路基板に形成した上下に貫通する複数の貫通孔には磁性材が設けられ、前記磁石と前記フェライトを覆うように、前記回路基板の上下に配置された前記第１、第２のヨーク間の磁路を前記磁性材によって形成して、磁気閉回路を構成した。
【０００９】
また、第２の解決手段として、前記磁性材は、磁性分を含んだペーストを前記貫通孔に充填して形成された構成とした。
また、第３の解決手段として、前記第１、第２のヨークの少なくとも一方は、筒状の側壁を有し、前記誘電体基板には、前記側壁の端部と対向し、前記凹部を囲む同一円周上に設けられた前記磁性材に接合した環状の磁性パターンが設けられた構成とした。
また、第４の解決手段として、前記磁性パターンが前記第１、第２のヨーク間に位置する前記誘電体基板のそれぞれに設けられた構成とした。
【００１０】
また、第５の解決手段として、前記凹部には前記フェライトが配置されると共に、前記回路基板の上面には前記磁石が配置され、円筒状の前記側壁を有する前記第１のヨークが前記磁石の外側を覆うように配置され、板状の前記第２のヨークが前記フェライトの外側を覆うと共に、前記凹部を塞ぐように配置された構成とした。
【００１１】
また、第６の解決手段として、前記回路基板の最上面に配置された第１層目の前記誘電体基板の表面には導電パターンが設けられ、第１層目の前記誘電体基板より下部に配置された前記誘電体基板には、前記第１，第２，第３の中心導体が設けられ、前記第１，第２，第３の中心導体のそれぞれの一端は、前記回路基板に設けられた孔に充填されたスルーホール導体により前記導電パターンに接続された構成とした。
【００１２】
また、第７の解決手段として、前記第１，第２，第３の中心導体のそれぞれの他端は、環状の前記磁性パターンより中心側の位置で、前記回路基板に設けられた孔に充填されたスルーホール導体を介して接地された構成とした。
また、第８の解決手段として、前記第１，第２，第３の中心導体の前記他端に接続された前記スルーホール導体のそれぞれは、一つの良導電体に接続された構成とした。
【００１３】
また、第９の解決手段として、前記回路基板の上面には、前記第１のヨークから外の位置に印刷によって形成されたサーキュレータ用のコンデンサが設けられて、前記コンデンサが前記第１のヨークの取付後、トリミング可能とした構成とした。
【００１４】
【発明の実施の形態】
本発明のサーキュレータを備えた電子回路ユニットの図面を説明すると、図１は本発明のサーキュレータを備えた電子回路ユニットの要部の斜視図、図２は本発明のサーキュレータを備えた電子回路ユニットの要部の分解斜視図、図３は本発明のサーキュレータを備えた電子回路ユニットに係り、回路基板の構成を示す説明用斜視図である。
【００１５】
また、図４は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の４−４線の位置における電子回路ユニットの断面図、図５は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の５−５線の位置における電子回路ユニットの断面図、図６は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の６−６線の位置における電子回路ユニットの断面図、図７は本発明のサーキュレータを備えた電子回路ユニットに係り、図３の７−７線の位置における電子回路ユニットの断面図、図８は本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータの等価回路図である。
【００１６】
次に、本発明のサーキュレータを備えた電子回路ユニットの構成を図１〜図８に基づいて説明すると、アンテナ共用器等の電子回路ユニットに使用される回路基板１は、複数のセラミックスグリーンシートからなる誘電体基板２が積層されて構成されている。
そして、この回路基板１は、最上面に位置する第１層目の誘電体基板２の表面、下部から露出した誘電体基板２の下面、及び誘電体基板２間において、所望の形状の導電パターン３が設けられ、スルーホール導体（後述する）によって、導電パターン３間が電気的に接続されている。
【００１７】
また、この回路基板１の上面には、印刷によって形成されたコンデンサ４ａ、４ｂ、４ｃ等の印刷形成、及びチップ状からなる種々の電気部品（図示せず）が設けられて、所望の電子回路が形成されている。
また、コンデンサ４ａ、４ｂ、４ｃは、回路基板１の上面に設けられた導電パターン３で形成される電極３ａと、誘電体基板２を挟んで、回路基板１内に設けられた接地パターン３ｂとで構成されている。
なお、このコンデンサ４ａ、４ｂ、４ｃは、チップ型のものを使用しても良い。
【００１８】
次に、本発明におけるサーキュレータＳ１の構成を説明すると、サーキュレータＳ１は、上下方向において一部が交叉する銅箔パターン等からなる第１，第２，第３の中心導体５，６，７と、交叉部分の上下に配置された磁石８，及びフェライト９と、磁石８とフェライト９の外側を覆う磁性体からなる第１，第２のヨーク１０，１１と、第１，第２のヨーク１０，１１との間に設けられた磁性材１２，及び環状の磁性パターン１３とで形成されている。
【００１９】
そして、第１の中心導体５は、回路基板１の上面から第２層目に位置する誘電体基板２の上面に印刷等により設けられ、また、第２の中心導体６は、回路基板１の上面から第３層目に位置する誘電体基板２の上面に印刷等により設けられ、更に、第３の中心導体７は、回路基板１の上面から第４層目に位置する誘電体基板２の上面に印刷等により設けられている。
【００２０】
また、これ等の第１，第２，第３の中心導体５，６，７を設けた複数の誘電体基板２は、互いに重ね合わされた状態で積層されると共に、第１，第２，第３の中心導体５，６，７は、中央部が交叉した状態で、互いに１２０度の間隔を持って配置されている。
即ち、これ等の中心導体５，６，７は、導電パターン３を形成した第１層目の誘電体基板２より下部に位置した誘電体基板２に形成されている。
【００２１】
また、回路基板１の第１層目の誘電体基板２の下部には、第１，第２，第３の中心導体５，６，７に対向し、上部が第１層目から第４層目の誘電体基板２で塞がれた状態で、下面が開放して設けられた凹部１ａと、この凹部１ａの周囲に設けられた切り欠き部からなる肩部１ｂとを有し、この凹部１ａ内にはフェライト９が配置されると共に、回路基板１の上面には、接着剤等によって磁石８が貼着されて配置されている。
【００２２】
即ち、磁石８とフェライト９とで、第１，第２，第３の中心導体５，６，７の交叉部分を上下から挟むように配置されている。
また、図４〜図６に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの一端の上部に位置する誘電体基板２には、孔１ｃが設けられ、これ等の孔１ｃには、銀等の導電ペーストからなるスルーホール導体１４が充填されて、第１，第２，第３の中心導体５，６，７のそれぞれの一端が導電パターン３に接続されると共に、サーキュレータＳ１用のコンデンサ４ａ、４ｂ、４ｃの電極３ａに接続されている。
【００２３】
また、図４〜図６に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの他端の下部に位置する誘電体基板２には、孔１ｄが設けられ、これ等の孔１ｄには、銀等の導電ペーストからなるスルーホール導体１５が充填されて、第１，第２，第３の中心導体５，６，７のそれぞれの他端に接続されたスルーホール導体１５が肩部１ｂの下面に露出した状態で導出されている。
【００２４】
また、回路基板１には、図４〜図７に示すように、凹部１ａを囲む同一円周上において、上下に貫通する複数個（０．４ｍｍのピッチで、約３０個）の貫通孔１ｅが設けられており、そして、上部から第１層目に位置する誘電体基板２において、第１，第２，第３の中心導体５，６，７の一端と接続される導電パターン３が形成された部分においては、導電パターン３との絶縁を図るために、貫通孔１ｅがない状態となっている。
【００２５】
また、回路基板１を構成する誘電体基板２には、図１〜図７に示すように、最上部に位置する第１層目の誘電体基板２の上面，肩部１ｂに位置する誘電体基板２の下面、及び誘電体基板２間の全てにおいて、凹部１ａを囲む同一円周上の貫通孔１ｅと一致した状態で、環状の磁性パターン１３が設けられている。
この磁性パターン１３は、銅とニッケル等を含んだペーストを誘電体基板２に印刷した後、焼成することにより形成されており、また、この磁性パターン１３は、導電パターン３が形成された第１層目の誘電体基板２と、第１，第２，第３の中心導体５，６，７が形成された第２層目、第３層目、及び第４層目の誘電体基板２において、それぞれ導電パターン３，及び第１，第２，第３の中心導体５，６，７との接触を避けるために、一部が切断された切り欠き部１３ａが設けられている。
【００２６】
そして、それぞれの貫通孔１ｅには、銅とニッケル等の磁性粉を含んだペーストからなる磁性材１２が充填されると共に、これ等の磁性材１２は、それぞれの磁性パターン１３に接触した状態で接合されて、これ等の環状の磁性パターン１３と磁性材１２によって磁路が形成されている。
また、これ等の磁性パターン１３は、第１，第２，第３の中心導体５，６，７の他端より外側、即ち、第１，第２，第３の中心導体５，６，７の他端が環状の磁性パターン１３よりも中心側に位置した状態で、スルーホール導体１５に接続された状態となっている。
【００２７】
また、第１のヨーク１０は、上壁１０ａと、この上壁１０ａの端部から直角に折り曲げられた円筒状の側壁１０ｂと、この側壁１０ｂの端部に設けられた３個の切り欠き部１０ｃとを有し、この第１のヨーク１０は、回路基板１の上面に配置された磁石８の外側を覆うと共に、切り欠き部１０ｃが導電パターン３に位置した状態で回路基板１上に載置されている。
そして、切り欠き部１０ｃを除く側壁１０ｂの端部全周が環状の磁性パターン１３に半田１８付けされて、第１のヨーク１０が回路基板１に取り付けられている。
即ち、磁性パターン１３と磁性材１２は、第１のヨーク１０の側壁１０ｂの端部に沿った状態で形成され、第１のヨーク１０が取り付けられた際、側壁１０ｂの端部は、磁性パターン１３と磁性材１２とに接触した状態となっている。
【００２８】
また、第２のヨーク１１は、円板状の磁性板からなり、この第２のヨーク１１の上面には、銅等の導電性の良い金属板からなる一枚の良導電体１９が配置されている。
そして、この第２のヨーク１１は、フェライト９の外側を覆うと共に、回路基板１の凹部１ａの開放部を塞ぐように肩部１ｂに配置され、磁性パターン１３とスルーホール導体１５に、半田２０付けによって、良導電体１９と共に回路基板１に取り付けられている。
また、半田２０は、下端部１ｂの表面に設けられた接地パターン（図示せず）にも付着して、良導電体１９とスルーホール導体１５を接地するようになっている。
【００２９】
そして、第１，第２のヨーク１０，１１が取り付けられると、第１，第２のヨーク１０，１１間には、磁性パターン１３と磁性材１２とで磁路が形成され、その結果、第１，第２のヨーク１０，１１と、磁性パターン１３，及び磁性材１２とで磁気閉回路が構成されるようになる。
また、第２のヨーク１１が取り付けられると、一つの良導電体１９が第１，第２，第３の中心導体５，６，７の他端に接続されたスルーホール導体１５のそれぞれに接触して、第１，第２，第３の中心導体５，６，７の他端の接地を良好にしている。
【００３０】
このような構成によってサーキュレータＳ１が形成され、このサーキュレータＳ１は、図８の等価回路図に示すように、第１，第２，第３の中心導体５，６，７のそれぞれの一端側に入出力端子２１が設けられ、また、それぞれの他端側が接地されると共に、第１，第２，第３の中心導体５，６，７と入出力端子２１との間において、接地されたコンデンサ４ａ、４ｂ、４ｃが接続されて構成されている。
【００３１】
そして、このようなサーキュレータＳ１を組み込んだ電子回路ユニットは、電気的な性能のチェックが行われるが、特に、サーキュレータＳ１の性能のチェックにおいては、第１，第２のヨーク１０，１１を組込した状態において性能チェックが行われると共に、所望の性能を得るために、コンデンサ４ａ、４ｂ、４ｃの電極３ａの一部を削ってトリミングするようになっている。
【００３２】
なお、第１のヨーク１０は、四角、或いはそれ以上の多角形の角筒状のものを使用しても良い。
また、上記実施例において、磁性材１２は、磁性分を含んだペーストを貫通孔１ｅに充填したもので説明したが、この磁性材は、第１のヨーク１０の側壁１０ｂの端部から延びた複数の突部で形成し、この突部を貫通孔１ｅに挿入することにより磁路を形成しても良い。
この場合、貫通孔１ｅには、半田ペーストを充填して、この半田ペーストによって、突部と磁性パターン１３とを半田付けすると、より丈夫な回路基板１が形成できる。
【００３３】
また、電気抵抗が小さく、且つ、磁気抵抗の大きな銀と、磁気抵抗が小さく、且つ、電気抵抗の大きなパラジュームとの合金を用いることにより、磁性パターン１３と中心導体５，６，７を同じ材料で形成できて、製作性が良好となる。
また、磁性パターン１３は、銅下地の上にパーマロイ（鉄、ニッケル合金）をメッキしたもの、或いはその他の合金を使用しても良い。
また、磁性材１２は、パーマロイのペーストやその他の合金のペーストを使用するなどしても良い。
【００３４】
また、図９，図１０は、サーキュレータＳ１がアイソレータ（非可逆回路素子）に適用された実施例を示し、この実施例は、コンデンサ４ｃが回路基板１の上面に形成された抵抗器２２を介して第３の中心導体７に接続されたものであり、その他の構成は、上記実施例と同様であるので、同一部品に同一番号を付し、ここでは説明を省略する。
なお、抵抗器２２は、絶縁フイルム上に抵抗体を設けたシート状のもの、或いはチップ型のもの，更には、抵抗体を印刷形成した印刷型のものでも良い。
【００３５】
そして、このようなアイソレータは、図９，図１０に示すように、コンデンサ４ａは、第１の中心導体５とコンデンサ４ａ間に存在する導電パターン３で形成されるインダクタ２３と、コンデンサ４ａと入出力端子２１との間に存在する導電パターン３で形成されるインダクタ２４との間に接続され、また、コンデンサ４ｂは、第２の中心導体６とコンデンサ４ｂ間に存在する導電パターン３で形成されるインダクタ２５と、コンデンサ４ｂと入出力端子２１との間に存在する導電パターン３で形成されるインダクタ２６との間に接続され、更に、一端が接地されたコンデンサ４ｃは、第３の中心導体７に接続された抵抗器２２に接続された構成となっている。
【００３６】
このようなアイソレータは、第１，第２のヨーク１０，１１を被せた後に、コンデンサ４ａ、４ｃ、４ｃと抵抗器２２，及びインダクタ２３．２４．２５．２６を削って調整して、アイソレーション特性、周波数特性を調整することができるようになっている。
従って、このような構成にすれば、調整後にヨークを被せるもの比して、一層、正確な調整が可能となるものである。
【００３７】
【発明の効果】
本発明のサーキュレータを備えた電子回路ユニットにおいて、サーキュレータＳ１は、回路基板１の一部を使用して形成されると共に、回路基板１への電子回路の製造工程の中で製作できるので、従来に比して、生産性が良好で、且つ、スペースファクタが良く、小型のサーキュレータを備えた電子回路ユニットを提供できる。
【００３８】
また、回路基板１の上下に貫通する複数の貫通孔１ｅには磁性材が設けられ、磁石８とフェライト９を覆うように、回路基板１の上下に配置された第１，第２のヨーク１０，１１間の磁路を磁性材１２によって形成して、磁気閉回路を構成したため、第１，第２のヨーク１０，１１を小さくできると共に、磁性材１２によって、磁気閉回路の可能なものを提供できる。
【００３９】
また、磁性材１２は、磁性粉を含んだペーストを貫通孔１ｅに充填して形成されたため、この構成が簡単で、生産性の良好なものが得られる。
【００４０】
また、第１，第２のヨーク１０，１１の少なくとも一方は、筒状の側壁１０ｂを有し、誘電体基板２には、側壁１０ｂの端部と対向し、磁性材１２に接合した環状の磁性パターン１３が設けられたため、第１，第２のヨーク１０，１１間における磁路が確実となり、磁気閉回路の良好なものが得られる。
【００４１】
また、磁性パターン１３が第１，第２のヨーク１０，１１間に位置する誘電体基板２のそれぞれに設けられたため、第１，第２のヨーク１０，１１間における磁路がより確実となり、磁気閉回路のより良好なものが得られる。
【００４２】
また、凹部１ａにはフェライト９が配置されると共に、回路基板１の上面には磁石８が配置され、円筒状の側壁１０ｂを有する第１のヨーク１０が磁石８の外側を覆うように配置され、板状の第２のヨーク１１がフェライト１１の外側を覆うと共に、凹部１ａを塞ぐように配置されたため、第１，第２のヨーク１０，１１の形状がシンプルで、小型となり、生産性が良く、小型のサーキュレータを備えた電子回路ユニットを提供できる。
【００４３】
また、回路基板１の最上面に配置された第１層目の誘電体基板２の表面には導電パターン３が設けられ、第１層目の誘電体基板２より下部に配置された誘電体基板２には、第１，第２，第３の中心導体５，６，７が設けられ、第１，第２，第３の中心導体５，６，７のそれぞれの一端は、回路基板１に設けられた孔１ｃに充填されたスルーホール導体１４により導電パターン３に接続されたため、サーキュレータＳ１の入出力端子２１を上面に集中でき、配線が容易となって、生産性の良好なものが得られる。
【００４４】
また、第１，第２，第３の中心導体５，６，７のそれぞれの他端は、環状の磁性パターン１３より中心側の位置で、回路基板１に設けられた孔１ｄに充填されたスルーホール導体１５を介して接地されたため、第１，第２，第３の中心導体５，６，７の接地側が環状の磁性パターン１３を横切ることが無く、従って、磁性パターン１３の切り欠き部１６ａを少なくできると共に、径方向の小さいスペースで接地できるものが得られる。
【００４５】
また、第１，第２，第３の中心導体５，６，７の他端に接続されたスルーホール導体１５のそれぞれは、一つの良導電体１９に接続されたため、それぞれが電気抵抗の少ない状態で接地できるものが得られる。
【００４６】
また、回路基板１の上面には、第１のヨーク１０から外の位置に印刷によって形成されたサーキュレータＳ１用のコンデンサ４ａ、４ｂ、４ｃが設けられて、コンデンサ４ａ、４ｂ、４ｃが第１のヨーク１０の取付後、トリミング可能としたため、コンデンサ４ａ、４ｂ、４ｃは、回路基板１の製作工程の中で形成できると共に、電子回路ユニットが完成した後にトリミングが可能となり、性能の良好な電子回路ユニットを提供できる。
【図面の簡単な説明】
【図１】本発明のサーキュレータを備えた電子回路ユニットの要部の斜視図。
【図２】本発明のサーキュレータを備えた電子回路ユニットの要部の分解斜視図。
【図３】本発明のサーキュレータを備えた電子回路ユニットに係り、回路基板の構成を示す説明用斜視図。
【図４】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の４−４線の位置における電子回路ユニットの断面図。
【図５】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の５−５線の位置における電子回路ユニットの断面図。
【図６】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の６−６線の位置における電子回路ユニットの断面図。
【図７】本発明のサーキュレータを備えた電子回路ユニットに係り、図３の７−７線の位置における電子回路ユニットの断面図。
【図８】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータの等価回路図。
【図９】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータをアイソレータに適用した実施例を示す要部の斜視図。
【図１０】本発明のサーキュレータを備えた電子回路ユニットに係り、サーキュレータをアイソレータに適用した実施例におけるアイソレータの等価回路図。
【図１１】従来のサーキュレータを備えた電子回路ユニットに係るサーキュレータの分解斜視図。
【図１２】従来のサーキュレータを備えた電子回路ユニットの分解斜視図。
【符号の説明】
１ 回路基板
１ａ 凹部
１ｂ 肩部
１ｃ 孔
１ｄ 孔
１ｅ 貫通孔
２ 誘電体基板
３ 導電パターン
３ａ 電極
３ｂ 接地パターン
４ａ コンデンサ
４ｂ コンデンサ
４ｃ コンデンサ
Ｓ１ サーキュレータ
５ 第１の中心導体
６ 第２の中心導体
７ 第３の中心導体
８ 磁石
９ フェライト
１０ 第１のヨーク
１０ａ 上壁
１０ｂ 側壁
１０ｃ 切り欠き部
１１ 第２のヨーク
１２ 磁性材
１３ 磁性パターン
１３ａ 切り欠き部
１４ スルーホール導体
１５ スルーホール導体
１８ 半田
１９ 良導電体
２０ 半田
２１ 入出力端子
２２ 抵抗器
２３ インダクタ
２４ インダクタ
２５ インダクタ
２６ インダクタ
Claims (9)
- 複数の誘電体基板が積層されて構成されると共に、電気部品が設けられて所望の電子回路が形成された回路基板と、この回路基板に設けられ、上下方向において一部が交叉する第１、第２、第３の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第１のヨークと、前記フェライトの外側を覆う第２のヨークとを有するサーキュレータとを備え、前記第１、第２、第３の中心導体は、複数の前記誘電体基板のそれぞれに設けられて、これ等が積層されて構成されると共に、前記中心導体が位置する前記回路基板の下部には、前記フェライトを収納する凹部が設けられ、前記凹部を囲むように前記回路基板に形成した上下に貫通する複数の貫通孔には磁性材が設けられ、前記磁石と前記フェライトを覆うように、前記回路基板の上下に配置された前記第１、第２のヨーク間の磁路を前記磁性材によって形成して、磁気閉回路を構成したことを特徴とするサーキュレータを備えた電子回路ユニット。
- 前記磁性材は、磁性粉を含んだペーストを前記貫通孔に充填して形成されたことを特徴とする請求項１記載のサーキュレータを備えた電子回路ユニット。
- 前記第１、第２のヨークの少なくとも一方は、筒状の側壁を有し、前記誘電体基板には、前記側壁の端部と対向し、前記凹部を囲む同一円周上に設けられた前記磁性材に接合した環状の磁性パターンが設けられたことを特徴とする請求項１、又は２記載のサーキュレータを備えた電子回路ユニット。
- 前記磁性パターンが前記第１、第２のヨーク間に位置する前記誘電体基板のそれぞれに設けられたことを特徴とする請求項３記載のサーキュレータを備えた電子回路ユニット。
- 前記凹部には前記フェライトが配置されると共に、前記回路基板の上面には前記磁石が配置され、円筒状の前記側壁を有する前記第１のヨークが前記磁石の外側を覆うように配置され、板状の前記第２ヨークが前記フェライトの外側を覆うと共に、前記凹部を塞ぐように配置されたことを特徴とする請求項３、又は４記載のサーキュレータを備えた電子回路ユニット。
- 前記回路基板の最上面に配置された第１層目の前記誘電体基板の表面には導電パターンが設けられ、第１層目の前記誘電体基板より下部に配置された前記誘電体基板には、前記第１、第２、第３の中心導体が設けられ、前記第１、第２、第３の中心導体のそれぞれの一端は、前記回路基板に設けられた孔に充填されたスルーホール導体により前記導電パターンに接続されたことを特徴とする請求項１から５の何れかに記載のサーキュレータを備えた電子回路ユニット。
- 前記第１、第２、第３の中心導体のそれぞれの他端は、環状の前記磁性パターンより中心側の位置で、前記回路基板に設けられた孔に充填されたスルーホール導体を介して接地されたことを特徴とする請求項６記載のサーキュレータを備えた電子回路ユニット。
- 前記第１、第２、第３の中心導体の前記他端に接続された前記スルーホール導体のそれぞれは、一つの両道電体に接続されることを特徴とする請求項７記載のサーキュレータを備えた電子回路ユニット。
- 前記回路基板の上面には、前記第１のヨークから外の位置に印刷によって形成されたサーキュレータ用のコンデンサが設けられて、前記コンデンサが前記第１のヨークの取付後、トリミング可能としたことを特徴とする請求項５から８の何れかに記載のサーキュレータを備えた電子回路ユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218731A JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
| US09/904,950 US6741478B2 (en) | 2000-07-14 | 2001-07-12 | Compact electronic circuit unit having circulator, manufactured with high productivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218731A JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033606A JP2002033606A (ja) | 2002-01-31 |
| JP3779532B2 true JP3779532B2 (ja) | 2006-05-31 |
Family
ID=18713645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218731A Expired - Fee Related JP3779532B2 (ja) | 2000-07-14 | 2000-07-14 | サーキュレータを備えた電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779532B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3655583B2 (ja) | 2001-12-17 | 2005-06-02 | アルプス電気株式会社 | 非可逆回路素子 |
| WO2018220790A1 (ja) * | 2017-06-01 | 2018-12-06 | 三菱電機株式会社 | 非可逆回路 |
-
2000
- 2000-07-14 JP JP2000218731A patent/JP3779532B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033606A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| JP3779532B2 (ja) | サーキュレータを備えた電子回路ユニット | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP3655583B2 (ja) | 非可逆回路素子 | |
| JP2023016158A (ja) | コイル部品 | |
| JP3852373B2 (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP3717384B2 (ja) | サーキュレータ | |
| JP3655591B2 (ja) | 非可逆回路素子 | |
| JP3948391B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP4465659B2 (ja) | 非可逆回路素子 | |
| JP4423602B2 (ja) | 非可逆回路素子 | |
| JP4507192B2 (ja) | 非可逆回路素子 | |
| JPH10214722A (ja) | チップ部品 | |
| JP2002094305A (ja) | サーキュレータを備えた電子回路ユニット | |
| JP4070131B2 (ja) | 電子部品モジュール、非可逆回路素子及びその製造方法 | |
| JPH0410657Y2 (ja) | ||
| JP4024709B2 (ja) | 非可逆回路素子 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| KR100311810B1 (ko) | 비가역소자의적층형하부케이스 | |
| JP3660316B2 (ja) | 非可逆回路素子 | |
| JP2003188607A (ja) | 非可逆回路素子の製造方法 | |
| JPH0753429Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3986023B2 (ja) | 電子部品モジュール、非可逆回路素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |