JP3777755B2 - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP3777755B2 JP3777755B2 JP30900197A JP30900197A JP3777755B2 JP 3777755 B2 JP3777755 B2 JP 3777755B2 JP 30900197 A JP30900197 A JP 30900197A JP 30900197 A JP30900197 A JP 30900197A JP 3777755 B2 JP3777755 B2 JP 3777755B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- electrode
- stacked
- inverter device
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、直流電圧を交流電圧に変換するインバータ装置に関する。
【0002】
【従来の技術】
従来、この種のインバータ装置においては、特開平7−123738号公報に示されるように、直列接続された複数のスイッチング素子を平面配置して、それぞれの端子をブスバーにて電気接続するようにしている。
【0003】
【発明が解決しようとする課題】
しかしながら、このように複数のスイッチング素子を平面配置した場合には、体格が大きくならざるを得ないという問題がある。
本発明は上記問題に鑑みたもので、インバータ装置の小型化を図ることを目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明においては、正母線と負母線の間において直列に接続された少なくとも2つのスイッチング素子が上下方向に積層され、上側のスイッチング素子の裏面電極と下側のスイッチング素子の表面電極とが電気的に導通するように接合されており、前記上下方向と直交する一方向において前記上側のスイッチング素子と前記下側のスイッチング素子のそれぞれの一側の側面が揃い、その一側の側面と対向するそれぞれの他側の側面がずれて、前記下側のスイッチング素子の表面側に前記上側のスイッチング素子と積層されていない領域が露出しており、その領域に前記下側のスイッチング素子の複数の電極パッドが形成されていることを特徴としている。
【0005】
このような積層構造とすることによって、インバータ装置の小型化を図ることができる。また、下側のスイッチング素子の表面側で上側のスイッチング素子と積層されていない領域に電極パッドを形成しているから、積層構造とした場合であっても下側のスイッチング素子上において電極取り出しを行うことができる。
【0006】
なお、上側のスイッチング素子の裏面電極と下側のスイッチング素子の表面電極は、請求項2に記載の発明のように、ろう付けにより接合することができる。また、請求項3に記載の発明のように、板状電極を挟んで接合するようにすれば、スイッチング素子の放熱を良好に行うことができる。
【0007】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図1に、マルチレベル電力変換器として4レベルインバータを用いた場合の部分的な電気結線図を示す。
図において、直流電圧源1と並列に、コンデンサ2、3、4が直列接続されている。また、インバータの正母線5と負母線6の間には、U相のインバータアーム10が設けられている。このインバータアーム10は、複数の半導体スイッチング素子(縦方向に電流が流れる縦型のパワーMOSトランジスタ)11a〜11fと、逆並列ダイオード(フライホイールダイオード)12a〜12fと、出力電圧レベルを変えるときの電流経路を形成するダイオード13a〜13dにより構成されている。ここで、スイッチング素子11a〜11cは上アームを構成し、スイッチング素子11d〜11fは下アームを構成している。また、図示しないが、V相、W相のインバータアームも、U相と同様の構成で、コンデンサ2〜4を共通使用して、正母線5と負母線6の間にそれぞれ設けられている。
【0008】
このような構成において、U相、V相、W相のインバータアームにおける各スイッチング素子をオンオフ制御することにより、直流電圧源1の直流電圧を交流電圧に変換して、図示しない負荷例えば3相交流電動機を駆動する。
本実施形態では、上記した上アームを構成するスイッチング素子11a〜11cと、下アームを構成するスイッチング素子11d〜11fを、それぞれ積層して1モジュール化した構造としている。図2に、上アームを構成するスイッチング素子11a〜11cを積層した構造の模式的な外観構成を示す。
【0009】
図に示すように、スイッチング素子11aからスイッチング素子11cに向けてチップサイズが順次小さくなっており、それらを積層したときに、スイッチング素子11a、11b、11cのゲート電極パッド101、111、121とソース電極パッド102、112、122のそれぞれが重ならないようになっている。すなわち、スイッチング素子11a、11b、11cを階段状に積層して、それぞれの表面(スイッチング素子11a、11bについては、上側のスイッチング素子と積層されていない領域の表面)にゲート電極パッド、ソース電極パッドが形成されるようになっている。これらのゲート電極パッド、ソース電極パッドは、ワイヤボンディングによって、外部と電気接続される。なお、各スイッチング素子の表面側には表面電極をなすソース電極が形成されているが、ゲート電極パッドおよびソース電極パッドは、ソース電極上に形成された図示しない保護膜の上に形成されている。
【0010】
図3に、スイッチング素子11a〜11cを積層した部分の断面構成を示す。スイッチング素子11a、11b、11cは、図に示すように、表面電極としてソース電極103、113、123が形成され、裏面電極としてドレイン電極104、114、124が形成されたものであって、それぞれは縦方向に電流が流れる周知の縦型MOSトランジタを構成している。そして、スイッチング素子11aのソース電極103とスイッチング素子11bのドレイン電極114の間、およびスイッチング素子11bのソース電極113とスイッチング素子11cのドレイン電極124の間は、ろう付けによってそれぞれ接合されている。
【0011】
このような積層構造とすることによって、スイッチング素子11aからスイッチング素子11cの方向に電流を流すようにすることができる。
また、下アームを構成するスイッチング素子11d〜11fについても、上アームを構成するスイッチング素子11a〜11cと同様に、積層した構造になっている。
【0012】
このように複数のスイッチング素子を積層構造として1モジュール化することにより、低損失、低ノイズで小型のインバータ装置とすることができる。
なお、上記した実施形態においては、スイッチング素子11aのソース電極103とスイッチング素子11bのドレイン電極114の間、およびスイッチング素子11bのソース電極113とスイッチング素子11cのドレイン電極124の間を直接ろう付けにて接合するものを示したが、図4に示すように、それぞれの間に金属の板状電極130、131を挟み、ろう付けによって接合するようにしてもよい。この場合、パワー素子であるスイッチング素子の放熱を良好にすることができる。
【0013】
また、上記実した施形態においては、4レベルインバータに適用した場合の構成について説明したが、3レベルインバータ、あるいは5レベル以上のインバータにおいても、上記と同様の積層構造とすることができる。
【図面の簡単な説明】
【図1】4レベルインバータの部分的な電気結線図である。
【図2】上アームを構成するスイッチング素子11a〜11cを積層した構造の模式的な外観図である。
【図3】スイッチング素子11a〜11cを積層した部分の断面構成を示す図である。
【図4】他の実施形態を示す図である。
【符号の説明】
1…直流電圧源、2〜4…コンデンサ、5…正母線、6…負母線、
10…インバータアーム、11a〜11f…スイッチング素子、
12a〜12f…逆並列ダイオード、13a〜13d…ダイオード、
101、111、121…ゲート電極パッド、
102、112、122…ソース電極パッド、
103、113、123…表面電極としてのソース電極、
104、114、124…裏面電極としてドレイン電極。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter device that converts a DC voltage into an AC voltage.
[0002]
[Prior art]
Conventionally, in this type of inverter device, as shown in Japanese Patent Application Laid-Open No. 7-123738, a plurality of switching elements connected in series are arranged in a plane, and each terminal is electrically connected by a bus bar. Yes.
[0003]
[Problems to be solved by the invention]
However, when a plurality of switching elements are arranged in a plane in this way, there is a problem that the physique must be increased.
The present invention has been made in view of the above problems, and an object thereof is to reduce the size of an inverter device.
[0004]
[Means for Solving the Problems]
In order to achieve the above object, in the invention described in claim 1, at least two switching elements connected in series between the positive bus and the negative bus are stacked in the vertical direction, and the back electrode of the upper switching element and A surface electrode of the lower switching element is joined so as to be electrically conductive, and one side surface of each of the upper switching element and the lower switching element in one direction orthogonal to the vertical direction Are aligned, the other side surfaces facing the one side surface are displaced, and a region that is not stacked with the upper switching device is exposed on the surface side of the lower switching device. Further, a plurality of electrode pads of the lower switching element are formed .
[0005]
By adopting such a laminated structure, the inverter device can be miniaturized. Also, because they form an electrode pad in a region which is not laminated with the upper switching element on the surface side of the lower switching element, the electrode was taken out on the switching elements of the lower side even in the case of a stacked structure It can be carried out.
[0006]
The back electrode of the upper switching element and the surface electrode of the lower switching element can be joined together by brazing as in the second aspect of the invention. Moreover, if it joins on both sides of a plate-shaped electrode like invention of
[0007]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below.
FIG. 1 shows a partial electrical connection diagram when a 4-level inverter is used as a multi-level power converter.
In the figure,
[0008]
In such a configuration, on / off control of each switching element in the U-phase, V-phase, and W-phase inverter arms converts the DC voltage of the DC voltage source 1 into an AC voltage, and loads such as a three-phase AC (not shown) Drive the electric motor.
In the present embodiment, the
[0009]
As shown in the figure, the chip size is gradually reduced from the
[0010]
In FIG. 3, the cross-sectional structure of the part which laminated | stacked
[0011]
With such a stacked structure, it is possible to cause a current to flow from the switching
Further, the
[0012]
Thus, by making a plurality of switching elements into a single module as a laminated structure, a small inverter device with low loss and low noise can be obtained.
In the above-described embodiment, the
[0013]
In the embodiment described above, the configuration when applied to a four-level inverter has been described. However, a three-level inverter or an inverter having five or more levels can have a stacked structure similar to the above.
[Brief description of the drawings]
FIG. 1 is a partial electrical connection diagram of a four-level inverter.
FIG. 2 is a schematic external view of a structure in which switching
FIG. 3 is a diagram showing a cross-sectional configuration of a portion where
FIG. 4 is a diagram showing another embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... DC voltage source, 2-4 ... Capacitor, 5 ... Positive bus, 6 ... Negative bus,
10 ... Inverter arm, 11a-11f ... Switching element,
12a to 12f: anti-parallel diode, 13a to 13d: diode,
101, 111, 121 ... gate electrode pads,
102, 112, 122 ... source electrode pads,
103, 113, 123 ... source electrodes as surface electrodes,
104, 114, 124: Drain electrodes as backside electrodes.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30900197A JP3777755B2 (en) | 1997-11-11 | 1997-11-11 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30900197A JP3777755B2 (en) | 1997-11-11 | 1997-11-11 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11146656A JPH11146656A (en) | 1999-05-28 |
JP3777755B2 true JP3777755B2 (en) | 2006-05-24 |
Family
ID=17987726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30900197A Expired - Fee Related JP3777755B2 (en) | 1997-11-11 | 1997-11-11 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3777755B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3757890B2 (en) | 2002-04-01 | 2006-03-22 | 日産自動車株式会社 | Driving method of rotating electric machine |
JP3847676B2 (en) * | 2002-07-15 | 2006-11-22 | 三菱電機株式会社 | Power semiconductor device |
KR102557708B1 (en) * | 2021-05-28 | 2023-07-20 | 울산과학기술원 | Apparatus for operation of buck-boost converter |
-
1997
- 1997-11-11 JP JP30900197A patent/JP3777755B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11146656A (en) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633432B2 (en) | Semiconductor device and power conversion device | |
JP4561874B2 (en) | Power converter | |
JP3692906B2 (en) | Power wiring structure and semiconductor device | |
US8237260B2 (en) | Power semiconductor module with segmented base plate | |
EP2099119B1 (en) | Power converter apparatus | |
JP6717270B2 (en) | Semiconductor module | |
US20130235636A1 (en) | Power module | |
CN111480231B (en) | Power conversion device | |
US10229869B2 (en) | Semiconductor device and power conversion device including a bent control side frame | |
JP2979930B2 (en) | Power semiconductor device package | |
JP5056595B2 (en) | Power converter | |
US20210234467A1 (en) | Switching element unit and switching element module | |
WO2022024567A1 (en) | Semiconductor device | |
WO2021149352A1 (en) | Power conversion device | |
JP2009148077A (en) | Voltage-driven semiconductor module and power converter using same | |
JP5092892B2 (en) | Semiconductor device | |
JP4064741B2 (en) | Semiconductor device | |
EP2099121B1 (en) | Power converter apparatus | |
JP5100535B2 (en) | Power semiconductor module and semiconductor power conversion device including the same | |
JP3777755B2 (en) | Inverter device | |
CN110622307B (en) | Semiconductor module and power conversion device | |
CN113519050A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP3487235B2 (en) | Semiconductor module pair connection structure and inverter | |
JP4479365B2 (en) | Semiconductor device | |
JP3819838B2 (en) | Semiconductor device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |