JP3770413B2 - スルーコネクタ基板の静電気防止構造 - Google Patents

スルーコネクタ基板の静電気防止構造 Download PDF

Info

Publication number
JP3770413B2
JP3770413B2 JP21910095A JP21910095A JP3770413B2 JP 3770413 B2 JP3770413 B2 JP 3770413B2 JP 21910095 A JP21910095 A JP 21910095A JP 21910095 A JP21910095 A JP 21910095A JP 3770413 B2 JP3770413 B2 JP 3770413B2
Authority
JP
Japan
Prior art keywords
connector
branch terminal
branch
elongated hole
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21910095A
Other languages
English (en)
Other versions
JPH0963785A (ja
Inventor
嘉紀 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP21910095A priority Critical patent/JP3770413B2/ja
Publication of JPH0963785A publication Critical patent/JPH0963785A/ja
Application granted granted Critical
Publication of JP3770413B2 publication Critical patent/JP3770413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Elimination Of Static Electricity (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、スルーコネクタの入出力端子が挿入されるスルーコネクタ基板の静電気防止構造に関する。
【0002】
【従来の技術】
電子ユニットには、複数のプリント配線基板を積層状態に配設し、これらを同時に貫通するスルーコネクタを備え、これら複数のプリント配線基板を高密度に統合した集約化ユニットを構成するものがある。このような電子ユニットでは、入出力端子にかかる静電気から内部回路を保護するため、静電気防止構造が設けられる場合がある。この種の静電気防止構造で、静電気吸収部品であるコンデンサを設けたものの一例を図4、図5に基づき説明する。図3は従来の静電気防止構造の配線例を示す回路図、図5は図4の回路による基板構成例を示す平面図である。
【0003】
スルーコネクタ基板(基板)1にはスリット状の長穴3が穿設され、長穴3にはスルーコネクタのスルー端子5が挿通される。スルー端子5は、基板1を貫通した後、積層配置される他の基板へと挿入される。長穴3の両側には分岐ターミナルランド7が長穴の長手方向にそれぞれ複数個設けられ、分岐ターミナルランド7にはスルーコネクタの図示しない分岐端子が挿入接続される。長穴3を挟んで一方側に設けられたそれぞれの分岐ターミナルランド7にはパターン配線9を介してチップコンデンサ11が接続され、チップコンデンサ11は基板1上のグランドパターン13、グランドスルーホール15へと接続されている。
【0004】
このような従来の静電気防止構造では、分岐ターミナルランド7を、チップコンデンサ11を介してグランドパターン13等に接続することで、スルーコネクタにかかる静電気をグランドパターン13側に吸収し、例えばIC等の静電気に対して弱い電気部品の破壊を防止していた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の構造では、それぞれの分岐ターミナルランド7ごとにチップコンデンサ11を設けていたため、スルーコネクタの数に対応する分、チップコンデンサ11が必要となり、部品点数が増え、コストが増大するとともに、チップコンデンサ11設置のためのスペースも必要となり、基板の小型化の障害になる問題があった。また、このようなチップコンデンサ11を用いた静電気吸収方式では、ある電圧の静電気までは耐え得るが、それを超過すると吸収が困難となり、基板内の配線パターンや電気部品に放電が生ずる虞れがあった。
本発明は上記状況に鑑みてなされたもので、コンデンサ等の静電気吸収用の部品を増設することなく内部回路を保護することができるスルーコネクタ基板の静電気防止構造を提供し、コストの低減、基板小型化の障害除去、耐電性の向上を図ることを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するための本発明に係る静電気防止構造の構成は、グランドパターンの形成されたスルーコネクタ基板と、該スルーコネクタ基板に形成されスルーコネクタのスルー端子を挿入する長穴と、該長穴を包囲して形成されるとともに前記グランドパターンに接続され表面にレジストが被覆された配線パターンと、該配線パターンを挟んで前記長穴と反対側に形成され前記スルーコネクタの分岐端子を挿通する分岐ターミナルランドと、前記レジストを除去することにより前記配線パターンに形成され該配線パターンを跨いで配設された前記スルーコネクタの分岐端子に対向する導体露出部とを具備したことを特徴とするものである。
そして、このように構成される静電気防止構造では、静電気がスルーコネクタにかけられた際、この静電気が内部回路に流れる前にスルーコネクタからグランドレベルの導体露出部に放電され、電子ユニット内部に設けられたICなどへ静電気が流れなくなる。また、プリント配線のグランドパターンに静電気が直接放電され、静電気吸収用部品を用いた場合に比べ、耐電圧が高いものとなる。
【0007】
【発明の実施の形態】
以下、本発明に係る静電気防止構造の好適な実施の形態を図面を参照して詳細に説明する。図1は本発明による静電気防止構造を示す要部断面図、図2は本発明による静電気防止構造の要部平面図である。
スルーコネクタ基板(基板)21にはスリット状の長穴23が形成され、長穴23にはスルーコネクタ25のスルー端子27が貫通されるようになっている。基板21上には長穴23を包囲してループ状の配線パターン29が形成され、配線パターン29は基板21上のグランドパターン31へと接続されている。グランドパターン31及びこの配線パターン29の表面は、レジスト33によって覆われている。
【0008】
長穴23を中央にして配線パターン29の左右には、分岐ターミナルランド35が長穴23の長手方向に複数個設けられている。従って、図1に示すように、長穴23にスルー端子27の貫通されたスルーコネクタ25は、両側から突出された一対の分岐端子37が両側の分岐ターミナルランド35にそれぞれ挿入されることとなる。
【0009】
スルーコネクタ25は、スルー端子27が垂設された基体25aの両側で、両側から突出された腕部41をM字形状に折曲することで分岐端子37を形成している。従って、分岐端子37の先端が分岐ターミナルランド35に挿入されると、腕部41は左右の配線パターン29を跨いだ状態で配置されることとなる。
【0010】
この配線パターン29にはレジスト33が被覆されず、配線パターンの導体部が露出した、ループ状の導体露出部45が長穴23を包囲して形成されている。この導体露出部45の幅、即ち、レジスト33の被覆されていない部分の幅は、例えば0.1mm程度の寸法で形成される。また、この導体露出部45は、細い線状に半田を密着させたものであってもよい。導体露出部45は、半田ブリッジが発生しない距離で、極力スルーコネクタ25、例えば腕部41に接近させた位置に形成する。
【0011】
このように形成された基板21の静電気防止構造では、帯電物から放電された直後のエネルギ的に最も大きい静電気がスルーコネクタ25にかけられた際、この静電気は、内部回路に流れる前にスルーコネクタ25の腕部41、又は分岐ターミナルランド35から、グランドレベルの導体露出部45に放電されることとなる。これにより、電子ユニット内部に設けられたICなどの静電気に弱い電気部品の破壊が防止されることとなる。
【0012】
また、この静電気防止構造では、プリント配線のグランドパターン31に静電気を直接放電させることになるので、従来のチップコンデンサ等の静電気吸収用部品を用いた場合に比べ、耐電圧が高いものとなる。
【0013】
このように、上述の静電気防止構造によれば、集約化ユニットを構成する部品以外に、チップコンデンサ等の静電気吸収用部品を増設する必要がなくなるため、部品点数が大幅に削減でき、コストが低減できるとともに、これらの静電気吸収用部品を配設するためのスペースも不要となるため、基板の小型化も容易なものとなる。更に、静電気吸収用部品を用いず、直接プリント配線のグランドパターン31に放電させることにより、耐電性も向上させることができる。
【0014】
なお、上述の実施の形態は、導体露出部45が、長穴23を包囲するループ状に形成される場合を例に説明したが、本発明による静電気防止構造は、グランドパターン31に接続された導体露出部45がスルーコネクタ25、或いは分岐ターミナルランド35に近接して形成されるものであれば、必ずしもループ状でなくてもよく、例えばC字形状のものであってもよい。
【0015】
図3は本発明による静電気防止構造の他の実施の形態を示す要部断面図である。この静電気防止構造では、スルーコネクタ25挿入側の基板面21aに上述した導体露出部45が形成されない一方、スルーコネクタ25挿入側と反対側の基板面21bに導体露出部47が形成されている。導体露出部47はグランドパターン31に接続されるとともに、半田ブリッジが発生しない距離で、分岐ターミナルランド35に極力近い位置に形成される。
この静電気防止構造においても、上述同様、静電気がスルーコネクタ25に帯電した際、静電気が分岐ターミナルランド35からグランドレベルの導体露出部47に放電される。これにより、電子ユニット内部に設けられたICなどの静電気に弱い電気部品の破壊が防止されることとなる。
【0016】
また、図示は省略するが、本発明による静電気防止構造は、スルーコネクタ25挿入側の基板面21aに導体露出部45を形成するとともに、スルーコネクタ25挿入側の反対側の基板面21bにも導体露出部47を形成してもよい。
このような構造とすれば、放電可能箇所が増えることにより、放電をより確実なものとすることができる。
【0017】
【発明の効果】
以上詳細に説明したように、本発明に係る静電気防止構造によれば、基板のグンドパターンに接続される導体露出部を、配線パターンを跨いで配設されたスルーコネクタの分岐端子に対向させて形成したので、静電気がスルーコネクタにかけられた際、この静電気が内部回路に流れる前にスルーコネクタからグランドレベルの導体露出部に放電させることができる。この結果、静電気吸収用部品を増設する必要がなくなるため、部品点数が大幅に削減でき、コストが低減できるとともに、これらの配設スペースも不要となるため、基板の小型化も容易となる。更に、静電気を直接プリント配線のグランドパターンに放電させるので、耐電性も向上させることができる。
【図面の簡単な説明】
【図1】本発明による静電気防止構造を示す要部断面図である。
【図2】本発明による静電気防止構造の要部平面図である。
【図3】他の実施の形態による静電気防止構造を示す要部断面図である。
【図4】従来の静電気防止構造の配線例を示す回路図である。
【図5】図4の回路による基板構成例を示す平面図である。
【符号の説明】
31 グランドパターン
21 スルーコネクタ基板(基板)
25 スルーコネクタ
27 スルー端子
23 長穴
33 レジスト
29 配線パターン
37 分岐端子
35 分岐ターミナルランド
45、47 導体露出部

Claims (5)

  1. グランドパターンの形成されたスルーコネクタ基板と、該スルーコネクタ基板に形成されスルーコネクタのスルー端子を挿入する長穴と、該長穴を包囲して形成されるとともに前記グランドパターンに接続され表面にレジストが被覆された配線パターンと、該配線パターンを挟んで前記長穴と反対側に形成され前記スルーコネクタの分岐端子を挿通する分岐ターミナルランドと、前記レジストを除去することにより前記配線パターンに形成され該配線パターンを跨いで配設された前記スルーコネクタの分岐端子に対向する導体露出部とを具備したことを特徴とするスルーコネクタ基板の静電気防止構造。
  2. 前記長穴を包囲して形成される配線パターン及び前記導体露出部が連続したループ状に形成されることを特徴とする請求項1記載のスルーコネクタ基板の静電気防止構造。
  3. 前記長穴を挟んで前記長穴の短径方向に一対の前記分岐ターミナルランドを設け、前記スルーコネクタに一対の前記分岐端子を形成し、前記スルーコネクタのスルー端子を前記長穴に挿通するとともに該一対の分岐端子を長穴両側の前記分岐ターミナルランドに挿通することで、該一対の分岐端子のそれぞれが前記導体露出部を跨ぐことを特徴とする請求項1記載のスルーコネクタ基板の静電気防止構造。
  4. グランドパターンの形成されたスルーコネクタ基板と、該スルーコネクタ基板に設けられスルーコネクタの分岐端子を挿通接続する分岐ターミナルランドと、分岐端子挿入側と反対側のスルーコネクタ基板面に形成され前記グランドパターンに接続されるとともに同一の該基板面で露出された前記分岐ターミナルランドと対向する導体露出部とを具備したことを特徴とするスルーコネクタ基板の静電気防止構造。
  5. 分岐端子挿入側と反対側のスルーコネクタ基板面に形成され前記グランドパターンに接続されるとともに同一の該基板面で露出された前記分岐ターミナルランドと対向する第2の導体露出部をさらに具備したことを特徴とする請求項1記載のスルーコネクタ基板の静電気防止構造。
JP21910095A 1995-08-28 1995-08-28 スルーコネクタ基板の静電気防止構造 Expired - Fee Related JP3770413B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21910095A JP3770413B2 (ja) 1995-08-28 1995-08-28 スルーコネクタ基板の静電気防止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21910095A JP3770413B2 (ja) 1995-08-28 1995-08-28 スルーコネクタ基板の静電気防止構造

Publications (2)

Publication Number Publication Date
JPH0963785A JPH0963785A (ja) 1997-03-07
JP3770413B2 true JP3770413B2 (ja) 2006-04-26

Family

ID=16730264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21910095A Expired - Fee Related JP3770413B2 (ja) 1995-08-28 1995-08-28 スルーコネクタ基板の静電気防止構造

Country Status (1)

Country Link
JP (1) JP3770413B2 (ja)

Also Published As

Publication number Publication date
JPH0963785A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
EP0317469B1 (en) Electrostatic discharge protection for electronics packages
US7520780B2 (en) Fraud preventing security arrangement for an electrical connector for chip cards
JPS5954249A (ja) 半導体装置
GB2358735A (en) Mounting a ball grid array device on a printed circuit board
US5777277A (en) Printed circuit board
JPH1154237A (ja) 配線基板の放電構造
JPH10321398A (ja) 携帯電子機器
US5583748A (en) Semiconductor module having multiple circuit boards
JP3770413B2 (ja) スルーコネクタ基板の静電気防止構造
KR100547963B1 (ko) 전자 카드
JP2014090042A (ja) 電子制御ユニットの耐静電気構造
JP2000269667A (ja) 電気接続箱
JP3010820B2 (ja) プリント基板
JPH08125360A (ja) パッケージへの給電装置
JP3439160B2 (ja) プリント基板装置及びその製造方法
JP2872250B2 (ja) ハンドセット型通話器
KR20040096171A (ko) 정전기 방전 개선을 위한 인쇄회로기판
JPH10154854A (ja) プリント基板装置
JPH0982420A (ja) コネクタ
JPH0625026Y2 (ja) 両面基板
JPH0779052A (ja) プリント基板
JP3563522B2 (ja) プリント回路基板
JPH0642589B2 (ja) プリント基板
JPH02163958A (ja) 半導体装置
JPH0473992A (ja) ハイブリッド回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees