JP3766791B2 - 高周波フィルタ回路および高周波通信装置 - Google Patents
高周波フィルタ回路および高周波通信装置 Download PDFInfo
- Publication number
- JP3766791B2 JP3766791B2 JP2001315268A JP2001315268A JP3766791B2 JP 3766791 B2 JP3766791 B2 JP 3766791B2 JP 2001315268 A JP2001315268 A JP 2001315268A JP 2001315268 A JP2001315268 A JP 2001315268A JP 3766791 B2 JP3766791 B2 JP 3766791B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- filter circuit
- output
- input
- frequency filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20381—Special shape resonators
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
この発明は、特にミリ波帯等の高周波帯で用いられ、マイクロストリップ線路やコプレーナ線路等の高周波伝送線路を用いた高周波フィルタ回路および高周波通信装置に関する。
【0002】
【従来の技術】
従来、高周波フィルタ回路としては、図16に示す分布定数回路として扱われる高周波フィルタ回路がある。この高周波フィルタ回路は、図16に示すように、分布定数の基になる高周波伝送線路としてマイクロストリップ線路を用いている。図16において、85はセラミック等の誘電体基板、86は上記誘電体基板85の裏面のGNDパターン、81は上記誘電体基板85上に設けられた一端が入力ポートの入力線路、82は上記誘電体基板85上に設けられた一端が出力ポートの出力線路、84a,84bはλ/2共振器である。このλ/2共振器84a,84bは、長さがフィルタの中心周波数での波長λに対して概略λ/2の寸法に設計されたマイクロストリップ線路であり、その両端は開放端となっている。また、87aは一端が入力ポートの入力線路81とλ/2共振器84aとの間に設けられたギャップであり、87bは一端が出力ポートの出力線路82とλ/2共振器84bとの間に設けられたギャップであり、88はλ/2共振器84aとλ/2共振器84bとの間に設けられたギャップである。
【0003】
このような高周波フィルタ回路は、一層の印刷配線だけでフィルタ回路が形成でき、製造性,コスト面に優れることから、5〜30GHz程度の周波数帯で多用されている。さらに、近年では、30〜60GHzのミリ波帯においても使用されるようになっている。
【0004】
図17は、図16に示す高周波フィルタ回路の等価回路であり、図17において、C51,C52,C53はキャパシタ、L51はインダクタである。この高周波フィルタ回路のフィルタ特性は、一般的に図18,図19のようになることが知られている。図18,図19において、S11は反射係数を表すパラメータであり、S21は透過係数を表すパラメータである。図18は広帯域のグラフであり、図19は通過帯域と減衰帯域を含む部分を拡大したグラフである。このときのキャパシタC51は0.03661pF、キャパシタC52は0.05270pF、キャパシタC53は0.02884pF、インダクタL51,L52は0.01699nHである。なお、図19では、後述するこの発明の高周波フィルタ回路のグラフと比較するために、フィルタの通過帯域は60〜62GHzとし、55〜57GHzに設定した不要波帯域(ミキサに起因するイメージ帯域)を除去する用途を想定した場合について、要求されるフィルタ仕様の通過帯域と減衰帯域(不要波帯域)を斜線で示している。
【0005】
以下、本明細書では、幾つかのグラフを載せているが、説明の都合上やむえず、集中定数等価回路によるシミュレーション結果と、分布定数等価回路によるシミュレーション結果と、実際に実験を行った測定結果の3種類のグラフが混在している。中でも図18,図19や図10のような集中定数を中心としたシミュレーション結果は、回路の動作原理を明確にするためのものであり、回路素子の損失までは考慮していないため、挿入損失が過小に計算されている。図16の従来の高周波フィルタ回路は、帯域幅や減衰量によっても変わるが、一般的には比較的周波数が低いマイクロ波帯の最小挿入損失でさえ2〜3dB程度になる。
【0006】
【発明が解決しようとする課題】
ところで、上記高周波フィルタ回路では、特にミリ波帯のような超高周波帯で用いる場合、フィルタ特性における急峻度が低いという第1の問題がある。一般的に、ミリ波帯のフィルタ回路に要求される仕様における最大の特徴は、その急峻度にある。例えば、60GHz帯の無線通信機を例に説明する。60GHz帯の無線通信機とは言っても、IF回路における信号処理は、1〜2GHz程度の低い周波数帯で行われているのが普通である。その後に、例えば59GHzのローカル信号とミキシングすることで、最終的に60〜61GHzのミリ波帯にアップコンバートされる。このような無線通信機において、イメージ除去をミリ波帯フィルタで行う場合に要求されるフィルタ仕様を考えてみる。上記60〜61GHzのミリ波帯にアップコンバートしたとき、イメージ帯は57〜58GHzに位置することになる。すなわち、60GHzの通過帯域から僅か2GHzだけしか離れていない58GHzが阻止域になり、その周波数間隔は、比帯域で言うならば2÷60=3.3%程度しか離れていないことになる。したがって、フィルタ仕様として、僅か3%程度の比帯域の間に最低15dB程度は信号を減衰させる極めて高い急峻度が要求される。
【0007】
しかしながら、図16の従来の高周波フィルタ回路の場合、図18,図19のグラフから明らかなように、なだらかに裾野を引くようなバンドパス特性しか実現できず、高い急峻度を得ることができない。このようなフィルタ回路の場合、急峻度を高めるには回路の段数を増やす、すなわちλ/2共振器の数を増やす方法が知られている。しかし、このような方法では、実際には通過帯域の近傍では急峻度の改善度が低い上に、以下に説明する第2,第3の問題が増大してしまうという悪影響があり、現実的でない。
【0008】
上記高周波フィルタ回路の第2の問題として、挿入損失が大きいという問題がある。一般的にミリ波帯のような超高周波帯では、回路の寄生損失が急増することが知られている。特に、図16に示す高周波フィルタ回路の場合、この寄生損失が顕著になることが、その構造より容易に推測できる。上記入力線路81の入力ポートより入った電気信号は、ギャップ87a,λ/2共振器84a,ギャップ88,λ/2共振器84bおよびギャップ87bという長い経路を直列に経た後に、ようやく出力線路82の出力ポートに現れる。この間に、各ギャップ87a,88,87bと各共振器84a,84bにおいて、導体損,放射損および誘電体損が発生して加算される。すなわち、直列の信号経路が長過ぎるという構造自体に、損失増加が避けられない原因がある。
【0009】
さらに、上記高周波フィルタ回路の第3の問題として、回路面積が大きいという問題がある。ミリ波帯のような超高周波帯では、複数の回路をMMIC(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波・集積回路)上に1チップ化することで、部品数や回路間の接続個所を削減することが、電気的性能の改善および製造コストの改善の両面において、極めて有効な手法であることが知られている。このことは、高周波フィルタ回路についても同様であり、前後に接続されるアンプ回路やミキサ回路と一体化して、MMIC上に1チップ化したいというニーズが強い。一方で、MMICのチップコストを低減するために、回路の面積を小さくする必要がある。図16に示す高周波フィルタ回路の場合、入力線路81、λ/2共振器84a、λ/2共振器84b、出力線路82が直列に連続した構造であるために、特に図16中のA方向において寸法が非常に長くなってしまうという欠点がある。たとえ波長λが短いミリ波帯とはいえども、例えば60GHz帯でのλ/2寸法は1mm近くになるのが普通であり、一般的に1〜2mm□程度のサイズが多いミリ波帯MMICの寸法から見れば、図16の寸法Aは許容できないほど大きな寸法になってしまう。
【0010】
また、従来の高周波通信装置としては、図20に示すミリ波帯通信機がある。このミリ波帯通信機は、図20に示すように、TV信号が夫々入力される2つのミキサ91,92と、上記2つのミキサ91,92にローカル信号を夫々供給するローカル発振器93と、上記2つのミキサ91,92から出力された信号を増幅するアンプリファイアー(以下、アンプという)94と、上記アンプ94の出力が接続されたアンテナ95とを備えている。上記2つのミキサ91,92でバランス型ミキサ90を構成している。
【0011】
図20に示すミリ波帯通信機のイメージ除去の目的では、フィルタではなく、バランス型のイメージ除去ミキサが使用されることが多かった。その理由は、ミリ波帯では、急峻度のよいフィルタを得ることが困難であったためである。しかし、バランス型のイメージ除去ミキサには一般的に帯域幅が狭いという欠点があり、バランス型のイメージ除去ミキサだけで2〜3GHzもの帯域幅を有するTV信号伝送システム(文献「K. Hamaguchi et al., "A Wireless Video Home-Link Using 60GHz Band: A Concept of Developed System", Proc. of EuMC, vol.1, pp.293-296, 2000」参照)の要求に応えるのは困難であった。また、バランス型のイメージ除去ミキサを用いた場合には、バランス型でない通常のミキサ回路と比べてチップ面積が2倍以上に大型化するのが普通であり、そのため、チップ単価の上昇を招いたり、これ以上は他の回路(アンプ回路等)を同一チップ上に集積化するのが困難であるという問題がある。
【0012】
さらに、従来の他の高周波通信装置としては、図21に示すミリ波帯通信機がある。このミリ波帯通信機は、図21に示すように、TV信号が入力されるミキサ101と、上記ミキサ101にローカル信号を供給するローカル発振器102と、上記ミキサ101から出力された信号のイメージ除去を行うフィルタ103と、上記フィルタ103から出力された信号を増幅するアンプ104と、上記アンプ104の出力が接続されたアンテナ105とを備えている。
【0013】
図21に示すミリ波帯通信機のイメージ除去の目的では、ミリ波帯でも高性能が得られるフィルタ103として、導波管フィルタが使われることも多かった。しかし、この場合、導波管とMMICとの間の電気的接続が困難であることや、導波管フィルタ自体が高価でかつ大型で重いという欠点があった。
【0014】
そこで、この発明の目的は、高い急峻度と低い挿入損失の良好なフィルタ特性が得られると共に、製造が容易にでき、MMIC化に適した小型軽量で低コストな高周波フィルタ回路および高周波通信装置を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するため、第1の発明の高周波フィルタ回路は、一方の線路端が入力ポートで他方の線路端が開放端である入力側第1線路と、上記入力側第1線路の両側に夫々配置された入力側第2線路,入力側第3線路とを有する第1結合伝送線路系と、一方の線路端が出力ポートで他方の線路端が開放端である出力側第1線路と、上記出力側第1線路に両側に夫々配置された出力側第2線路,出力側第3線路とを有する第2結合伝送線路系とを備えた高周波フィルタ回路であって、上記入力側第2線路は、上記入力側第1線路の開放端側と同じ側の線路端が開放端であり、上記入力側第3線路は、上記入力側第1線路の入力ポート側と同じ側の線路端が開放端であり、上記出力側第2線路は、上記出力側第1線路の開放端側と同じ側の線路端が開放端であり、上記出力側第3線路は、上記出力側第1線路の出力ポート側と同じ側の線路端が開放端であると共に、上記第1結合伝送線路系の入力側第2線路の入力ポート側の線路端と、上記第2結合伝送線路系の出力側第3線路の出力ポート側と反対の側の線路端とを結線する一方、上記第2結合伝送線路系の出力側第2線路の出力ポート側の線路端と、上記第1結合伝送線路系の入力側第3線路の入力ポート側と反対の側の線路端とを結線することを特徴としている。
【0016】
上記構成の高周波フィルタ回路によれば、上記第1結合伝送線路系の入力側第2線路の入力ポート側の線路端と上記第2結合伝送線路系の出力側第3線路の出力ポート側と反対の側の線路端とを結線した部分、および、上記第2結合伝送線路系の出力側第2線路の出力ポート側の線路端と第1結合伝送線路系の入力側第3線路の入力ポート側と反対の側の線路端とを結線した部分は、λ/2共振器として作用する。そうして、このλ/2共振器が共振を起こす周波数帯がフィルタの通過帯域となると共に、その通過帯域の両側近傍に減衰極を有する急峻なバンドパス特性が得られる。このように、2つのλ/2共振器が入出力ポート間において、直列ではなく並列に接続しているために回路全体を小さくできると共に、急峻なバンドパス特性が得られるためにフィルタ回路を多段化して大型化する必要がない。したがって、高い急峻度と低い挿入損失の良好なフィルタ特性が得られると共に、製造が容易にでき、MMIC化に適した小型軽量で低コストな高周波フィルタ回路を実現できる。
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
また、この発明の高周波通信装置は、上記高周波フィルタ回路を、イメージ除去フィルタとして他の回路と共にMMIC上に一体形成したことを特徴としている。
【0024】
上記実施形態の高周波高周波通信装置によれば、システム全体のMMIC化が容易になることから、フィルタ回路単体の低コスト化,小型化および軽量化にとどまらず、システム全体の大幅な簡略化,部品数の削減および製造工程の簡略化が可能となる。
【0025】
【発明の実施の形態】
以下、この発明の高周波フィルタ回路および高周波通信装置を図示の実施の形態により詳細に説明する。
【0026】
(第1実施形態)
図1はこの発明の第1実施形態の高周波フィルタ回路の構造を単純化して示す分布定数等価回路である。図1において、G1は第1結合伝送線路系、G2は第2結合伝送線路系である。上記第1結合伝送線路系G1は、入力側第1線路としての第1線路TL1と、入力側第2線路としての第2線路TL2と、入力側第3線路としての第3線路TL3の3本の高周波伝送線路で構成されている。上記第2結合伝送線路系G2は、出力側第1線路としての第1線路TL1と、出力側第2線路としての第2線路TL2と、出力側第3線路としての第3線路TL3の3本の高周波伝送線路で構成されている。
【0027】
上記第1結合伝送線路系G1の第1線路TL1の線路端1Aは入力ポートになっており、第2結合伝送線路系G2の第1線路TL1の線路端1Aは出力ポートになっている。また、上記第1結合伝送線路系G1,第2結合伝送線路系G2とも、第1線路TL1の線路端1B,第2線路TL2の線路端2Bおよび第3線路TL3の線路端3Aは開放端になっている。上記第1結合伝送線路系G1の第2線路TL2の線路端2Aは、第2結合伝送線路系G2の第3線路TL3の線路端3Bに位相線路3を介して接続されている。また、上記第2結合伝送線路系G2の第2線路TL2の線路端2Aは、第1結合伝送線路系G1の第3線路TL3の線路端3Bに位相線路4を介して接続されている。
【0028】
上記第1結合伝送線路系G1の第2線路TL2の線路端2Aから位相線路3を介して第2結合伝送線路系G2の第3線路TL3の線路端3Bに至るまでの部分、および、上記第2結合伝送線路系G2の第2線路TL2の線路端2Aから位相線路4を介して第1結合伝送線路系G1の第3線路TL3の線路端3Bに至るまでの部分は、おおむねλ/2共振器として作用している。すなわち、このλ/2共振器が共振を起こす周波数帯がフィルタの通過帯域となる。この高周波フィルタ回路は、全体として点対称な構造になっている。
【0029】
なお、この第1実施形態では、第1結合伝送線路系G1と第2結合伝送線路系G2とは同一寸法の対称形としたが、完全同一寸法の対称形である必要はなく、多少の変形は、この発明の高周波フィルタ回路の原理を基本とするものである。
【0030】
図2,図3は、一般的な市販の高周波回路シミュレータを用いて、図1の高周波フィルタ回路の応答特性(透過係数S21と反射係数S11)をシミュレーションした結果を示すグラフである。図2は広帯域のグラフであり、図3は図2に示す通過帯域と減衰帯域を含む部分を拡大したグラフである。図2から明らかなように、非常に単純な回路構成でありながら、通過帯域の両側近傍に計2個の減衰極が形成され、図18,図19に示す従来の高周波フィルタ回路と比べて、通過帯域近傍の急峻度が大幅に改善していることが分かる。なお、図3のグラフ中には、図19と同様に、通過帯域を60〜62GHz、減衰帯域(イメージ帯域)を55〜57GHzと想定して、要求されるフィルタ仕様の通過帯域と減衰帯域とを斜線で示している。
【0031】
なお、図2,図3のシミュレーション結果は、以下のようなパラメータ条件で計算している。この高周波フィルタ回路に用いられる高周波伝送線路として、比誘電率εr=12.9で厚みが60μmの誘電体基板上に、10μm厚のAuをパターニングすることにより形成されたマイクロストリップ線路を用いている。また、第1結合伝送線路系G1,第2結合伝送線路系G2において、線路幅は、第1線路TL1が40μm、第2線路TL2,第3線路TL3が35μmである。ギャップ幅は、第1線路TL1と第2線路TL2との間が50μm、第1線路TL1と第3線路TL3との間が10μmである。第1線路TL1〜第3線路TL3の長さは200μmである。さらに、位相線路3は、インピーダンスが50Ωの線路であり、位相回転角は60GHzにおいて85度である。
【0032】
図4は、図1に示す高周波フィルタ回路を、GaAs基板上のMMIC回路として実際に試作したフィルタ回路のレイアウトを示している。
【0033】
図4に示す高周波フィルタ回路において、GaAs基板は、研磨によって60μm厚まで薄くされ、裏面にAuを蒸着してグランド層を形成している。このGaAs基板のおもて面に10μm厚のAuをパターニングすることで、マイクロストリップ線路を形成している。このマイクロストリップ線路のLine/Spaceは30μmを中心に設計したが、部分的には20μmを用いている。入出力ポートのマイクロストリップ線路のみは、50Ωに整合させるために線幅40μmで設計している。
【0034】
図4において、1は一端が入力ポートの入力線路、2は一端が出力ポートの出力線路、3,4は位相線路である。上記位相線路3,4の特性インピーダンスは50Ωとは限らず、この試作フィルタの場合では、50Ωより若干高目になっている。この試作フィルタの場合、第1結合伝送線路系G1,第2結合伝送線路系G2の各線路は、直線ではなく、小型化のためにやや曲げた設計になっている。このように、線路を多少曲げたり、線路幅を多少変化させる程度の些細な調整は、この発明を逸脱するものではない。例えば、第1結合伝送線路系G1,第2結合伝送線路系G2を多少曲げたからと言って、結合伝送線路系自体に何か新たな電気的な機能,性質が付加されたわけではなく、図1で開示されているこの発明の高周波フィルタ回路の原理を基本とすることに変わりがないためである。この第1実施形態の高周波フィルタ回路は、図4から明らかなように、1層のパターニングだけで形成できる極めて単純な回路であり、例えばエアーブリッジを用いた配線のクロスオーバー等は全く含まれていない。そのため、簡単な製造工程で済む上に、バラツキも小さくできる。
【0035】
図4に示す高周波フィルタ回路のレイアウト設計は、一端が入力ポートの入力線路1と一端が出力ポートの出力線路2であるマイクロストリップ線路を除けば、パターン部分のサイズは、僅か300μm×490μmしかない。そのため、MMIC上に他の回路(アンプ回路やミキサ回路)と一体に形成することが容易にできる。このように、従来の高周波フィルタ回路と比べて回路を非常に小型化できる理由は、次の2つである。第1の理由は、2本のλ/2共振器が、入出力ポート間において、直列ではなく並列に接続されているため、回路全体を無理なくコンパクトに折り畳むことができたためである。第2の理由は、以下の図5,図6のグラフでも示す通り、減衰極によって急峻なバンドパス特性が得られるために、フィルタ回路を多段化して大型化する必要がないためである。
【0036】
図5,図6は、図4の高周波フィルタ回路を実測した結果を示すグラフであり、図5は広帯域のグラフを示し、図6は図5の通過帯域と減衰帯域を含む部分を拡大したグラフを示している。測定方法としては、試作されたMMIC上の入力線路1と出力線路2であるマイクロストリップ線路の先端に、バイアホール技術によりGSG(コプレーナ)のプロービングパッドを設けておき、ここにLRM(ライン・リフレクト・マッチ)校正したコプレーナ高周波プローブを当てて、ネットワークアナライザによりSパラメータを測定した。
【0037】
図5,図6では、測定機の制約のために65GHzまでしか測定できていないが、図2,図3のシミュレーション結果の予測通り、通過帯域近傍に減衰極が形成され、これによって急峻度が改善していることが確認できた。また、この試作された高周波フィルタ回路の場合、挿入損失は最小で1.9dBであった。挿入損失がこのように小さくなった理由の1つは、2つのλ/2共振器が入出力ポート間において、直列ではなく並列に接続されているため、導体損等の寄生損失が入り込みにくいためである。なお、図5,図6の試作された高周波フィルタ回路の実測結果では、中心周波数がやや狙いよりも低周波側にずれてしまったため、図6のグラフ中にフィルタ仕様の通過帯域を低周波側に補正して斜線で示している。
【0038】
(第2実施形態)
ミリ波帯のような超高周波帯において、高周波フィルタ回路は、第1実施形態の図4に示す完全な分布定数回路として設計することが望ましい。しかし、準マイクロ波帯のような比較的低い周波数帯では、回路素子の一部を集中定数のインダクタLやキャパシタCで置き換えた方が、小型化の上で有利である。以下、この発明の高周波フィルタ回路の一部または全部を集中定数で置き換えた高周波フィルタ回路を説明する。
【0039】
図7はこの発明の第2実施形態の高周波フィルタ回路を半集中定数化した等価回路図であり、第1実施形態の図1に示す高周波フィルタ回路の第1線路TL1と第3線路TL3との間の電磁界結合を集中定数のキャパシタで置き換えたものである。上記第1実施形態の高周波フィルタ回路の第1線路TL1と第3線路TL3の関係のように、高周波フィルタ回路において、開放端を有する2本のマイクロストリップ線路を、オーバーラップ寸法をλ/4未満にして、逆方向に伸ばして接近させれば、これら第1線路TL1と第3線路TL3との間の主要な電磁界結合は容量結合になることが一般的に知られている。
【0040】
図7に示すように、入力ポート11を第1線路TL11の一方の線路端11Aに接続し、第2線路TL12の一方の線路端12Aに位相線路13の一端を接続し、その位相線路13の一端をキャパシタC21を介して第1線路TL21の他方の線路端21Bに接続している。上記第1線路TL21の一方の線路端21Aに出力ポート12を接続している。また、第2線路TL22の一方の線路端22Aに位相線路14の一端を接続し、その位相線路14の他端にキャパシタC11を介して第1線路TL11の他方の線路端11Bを接続している。また、上記第2線路TL12の他方の線路端12BをキャパシタC12を介してグランドに接続すると共に、第2線路TL22の他方の線路端22BをキャパシタC22を介してグランドに接続している。このキャパシタC12,C22は、図1では省略していた線路の開放端の寄生容量である。上記キャパシタC11,C21は0.02003pF、キャパシタC12,C22は0.00990pFとしている。
【0041】
上記第1線路TL11,第2線路TL12およびキャパシタC11で第1結合伝送線路系を構成し、第1線路TL21,第2線路TL22およびキャパシタC12で第2結合伝送線路系を構成している。上記第1線路TL11,第2線路TL12,第1線路TL21および第2線路TL22は、マイクロストリップ線路である。
【0042】
図9は図7の高周波フィルタ回路のシミュレーション結果を示している。図9に示すように、この発明の高周波フィルタ回路の特徴である2つの減衰極が図7の高周波フィルタ回路においても再現され、急峻なフィルタ特性が得られる。
【0043】
なお、図9のシミュレーション結果は、以下のようなパラメータ条件で計算している。高周波伝送線路として、比誘電率εr=12.9で厚みが60μmの誘電体基板上に、10μm厚のAuをパターニングにより形成されたマイクロストリップ線路を用いた。線路幅は、第1線路TL11,TL21が30μm、第2線路TL12,TL22が50μmである。第1線路TL11と第2線路TL12との間および第1線路TL21と第2線路TL22との間のギャップ幅は30μmである。第1線路TL11,TL21と第2線路TL12,TL22の長さは215μmである。また、位相線路13は、特性インピーダンスが50Ωの線路であり、位相回転角は60GHzにおいて103度である。
【0044】
また、図8は、この発明の第2実施形態の図7に示す高周波フィルタ回路を完全集中定数化した等価回路図を示している。図8に示すように、この高周波フィルタ回路は、入力ポート21をインダクタL11の一端に接続し、そのインダクタL11の他端をキャパシタC31を介してグランドに接続している。また、上記インダクタL11と相互インダクタンスを有するインダクタL12の他端をキャパシタC32を介してグランドに接続している。上記インダクタL12の一端にインダクタL3の一端を接続し、そのインダクタL3の他端にキャパシタC43の一端を接続している。上記キャパシタ43の他端をインダクタL21の一端に接続し、そのインダクタL21の一端に出力ポート22を接続すると共に、インダクタL21の他端をキャパシタC41を介してグランドに接続している。上記インダクタL21との間に相互インダクタンスを有するインダクタL22の他端をキャパシタC42を介してグランドに接続している。また、インダクタL22の一端にインダクタL4の一端を接続し、そのインダクタL4の他端をキャパシタC33を介してインダクタL11の一端に接続している。
【0045】
なお、上記キャパシタC33,C43は、図7のキャパシタC11,C21に相当する。また、上記インダクタL11,L12は、図7の第1線路TL11,第2線路TL12に夫々相当すると共に、インダクタL21,L22は、図7の第1線路TL21,第2線路TL22に夫々相当する。また、キャパシタC31,C32,C41,C42は、図1では省略していた線路の開放端の寄生容量である。ここで、インダクタL11,L12,L21,L22は0.08503nH、インダクタL3,L4は0.18254nH、キャパシタC33,C43は0.07484pFである。また、インダクタL11,L12の結合係数kおよびインダクタL21,L22の結合係数kは0.11042である。
【0046】
上記構成の高周波フィルタ回路は、図7の高周波フィルタ回路をさらに完全に集中定数化するために、図1の第1,第2結合伝送線路系G1,G2の第1線路TL1と第2線路TL2との間の電磁界結合を集中定数の相互インダクタンスで夫々置き換えたものである。さらに、この高周波フィルタ回路では、図7に示す位相線路13,14も、集中定数のインダクタL3,L4で置き換えている。
【0047】
この高周波フィルタ回路のシミュレーション結果を図10に示している。図10に示すように、この発明の高周波フィルタ回路の特徴である2つの減衰極が図8の高周波フィルタ回路においても再現され、急峻なフィルタ特性が得られている。
【0048】
(第3実施形態)
以上のように、この発明の高周波フィルタ回路は、図1に示す分布定数等価回路を基本とするものの、図4で説明したように実際のレイアウトには自由度があり、また図7,図8で説明したように部分的に集中定数素子への置き換えを行えばさらに様々なデザインが考えられる。その具体例を図11〜図13に示している。
【0049】
図11は第1結合伝送線路系,第2結合伝送線路系を、第1〜第3線路に対して直角方向(図11の上下方向)に並べられたレイアウト例である。特に、第1〜第3線路の長手方向(図11の左右方向)の寸法を縮めてレイアウトしたい場合に有効である。図11において、31は入力ポート、32は出力ポート、33は位相線路、34は位相線路、G31は第1結合伝送線路系、G32は第2結合伝送線路系である。
【0050】
図12は第1結合伝送線路系,第2結合伝送線路系を、第1〜第3線路の長手方向(図11の左右方向)に並べた場合のレイアウトを示している。特に、第1〜第3線路に対して直角方向(図11の上下方向)の寸法を縮めてレイアウトしたい場合に有効である。図12において、41は入力ポート、42は出力ポート、43は位相線路、44は位相線路、G41は第1結合伝送線路系、G42は第2結合伝送線路系である。
【0051】
図13は、図8の集中定数のキャパシタを取り入れた場合のレイアウトを示している。図13において、51は入力ポート、52は出力ポート、53は位相線路、54は位相線路であり、G51は第1結合伝送線路系、G52は第2結合伝送線路系である。図13では、図8におけるキャパシタC11,C21は、チップキャパシタ57,58によって夫々実現され、図8におけるキャパシタC12,C22は、第1,第2結合伝送線路系G51,G52の第2線路の開放端として夫々実現されている。
【0052】
(第4実施形態)
図1において、3本の高周波伝送線路からなる結合伝送線路系は、もし相互の電磁界結合量が適切に保たれるならば、ある程度は構造に自由度がある。例えば、3本の線路が同一平面上にある必要はないし、また、3本の高周波伝送線路の順番が入れ替わっても構わない。また、高周波伝送線路も、マイクロストリップ線路に限定されるわけではなく、コプレーナ線路であってもよい。
【0053】
図14(a)〜(c)は、そのような高周波フィルタ回路の構造を変更した例であり、図14(a)は基板60の表裏を合わせた透視図、図14(b)は基板60のおもて側のパターン、図14(c)は基板60のうら側のパターンである。図14(a)に示すように、テフロン(登録商標)等の両面銅張り基板60を用いて、回路の半分は基板60のおもて側、残りの半分は基板60のうら側に配置している。また、高周波伝送線路としてはコプレーナ線路を用いている。図14(a)において、61は入力ポート、62は出力ポート、64はλ/2共振器である。図14(a)〜(c)では、図1における第1線路TL1と第3線路TL3との間の電磁界結合は、基板の表裏間の電磁界結合として実現されている。
【0054】
(第5実施形態)
この発明のフィルタ技術の1つの特徴は、図4の試作した高周波フィルタ回路で示す通り、ミリ波帯において僅か400〜500μ□程度のサイズでMMIC化が可能なことである。しかもそのとき、図5,図6の測定結果で示した通り、通過帯域,減衰帯域(イメージ帯域)ともに、2〜3GHzもの広い帯域幅が容易に確保できる。このような特徴は、文献「K. Hamaguchi et al., "A Wireless Video Home-Link Using 60GHz Band: A Concept of Developed System", Proc. of EuMC, vol.1, pp.293-296, 2000」で報告されている多チャンネルのTV信号伝送システムに極めて適した特徴である。
【0055】
この発明の高周波フィルタ回路では、60GHz帯で2〜3GHzの帯域幅が容易に確保でき、またフィルタ回路自体が小型なことから、さらに他の回路(アンプ回路等)を同一チップ上に集積化するのが容易にできる。
【0056】
また、この発明の高周波フィルタ回路では、MMIC上に前後のアンプ回路やミキサ回路と一体形成することが容易である上、フィルタ自体も低コスト,超小型,超軽量である。
【0057】
図15は、この発明の高周波フィルタ回路を用いた高周波通信装置としての上記文献のシステムの送信回路であるミリ波帯通信機の構成を示すブロック図である。このミリ波帯通信機は、図15に示すように、TV信号が入力されるミキサ71と、上記ミキサ71にローカル信号を供給するローカル発振器72と、上記ミキサ71から出力された信号のイメージ除去を行うフィルタ73と、上記フィルタ73から出力された信号を増幅するアンプ74と、上記アンプ74の出力が接続されたアンテナ75とを備えている。上記ミキサ71,ローカル発振器72,フィルタ73およびアンプ74を全て同一チップ上に形成した1チップ・アップコンバータMMIC70としている。なお、製造や設計の都合に合わせて、2チップ程度のMMICに分割してもよい。
【0058】
このようにシステム全体のMMIC化が容易になることから、フィルタ回路単体の低コスト化,小型化および軽量化にとどまらず、システム全体の大幅な簡略化,部品数の削減および製造工程の簡略化という相乗効果が得られる。
【0059】
【発明の効果】
以上より明らかなように、この発明の高周波フィルタ回路によれば、通過帯域の両側近傍に減衰極を有することで急峻なバンドパス特性を持つフィルタ回路が、ミリ波帯のような超高周波帯においても、簡単な回路構造によって容易に実現することができる。また、単純,小型の回路であることから、ミリ波MMICの上に一体形成するような用途に適している。また、一般的に回路の寄生損失が急増すると言われているミリ波帯のような超高周波帯においても、低挿入損失のフィルタ回路が実現することができる。
【0060】
また、特にこの発明の高周波フイルタ回路を高周波通信装置(例えばミリ波帯通信機)のMMIC型イメージ除去フィルタとして用いた場合は、フィルタ回路単体のみならず、システム全体の大幅な簡略化,製造性改善が図れる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の高周波フィルタ回路の構成を示す分布定数等価回路図である。
【図2】 図2は上記高周波フィルタ回路のシミュレーション結果を示す広帯域のグラフである。
【図3】 図3は図2に示す通過帯域と減衰帯域を含む部分を拡大したグラフである。
【図4】 図4はこの発明の第1実施形態の高周波フィルタ回路の試作サンプルのレイアウトを示す図である。
【図5】 図5は図4の上記試作サンプルの測定結果を示す広帯域のグラフである。
【図6】 図6は図5の通過帯域と減衰帯域を含む部分を拡大したグラフである。
【図7】 図7はこの発明の第2実施形態の高周波フィルタ回路を半集中定数化した等価回路図である。
【図8】 図8は上記高周波フィルタ回路を完全集中定数化した等価回路図である。
【図9】 図9は図5の高周波フィルタ回路のシミュレーション結果を示すグラフである。
【図10】 図10は図8の高周波フィルタ回路のシミュレーション結果を示すグラフである。
【図11】 図11はこの発明の第3実施形態の高周波フィルタ回路のレイアウトを示す図である。
【図12】 図12はこの発明の第3実施形態の高周波フィルタ回路の他のレイアウトを示す図である。
【図13】 図13はこの発明の第3実施形態の高周波フィルタ回路の他のもう1つのレイアウトを示す図である。
【図14】 図14(a)はこの発明の第4実施形態の高周波フィルタ回路の基板の透視図であり、図14(b)は基板のおもて側のパターンを示す図であり、図14(c)は基板のうら側のパターンを示す図である。
【図15】 図15はこの発明の第5実施形態の高周波通信装置としてのミリ波帯通信器の構成を示すブロック図である。
【図16】 図16は従来の高周波フィルタ回路の斜視図である。
【図17】 図17は上記高周波フィルタ回路の等価回路である。
【図18】 図18は上記高周波フィルタ回路の等価回路のシミュレーション結果を示す広帯域のグラフである。
【図19】 図19は図18の通過帯域と減衰帯域の部分を拡大したグラフである。
【図20】 図20は従来の高周波通信装置の構成を示すブロック図である。
【図21】 図21は従来の他の高周波通信装置の構成を示すブロック図である。
【符号の説明】
1,11,21,31,41,51,61…入力ポート、
2,12,22,32,42,52,62…出力ポート、
3,4,13,14,33,34,43,44,53,54…位相線路、
57,58…チップコンデンサ、
64…λ/2共振器、
70…1チップ・アップコンバータMMIC、
71…ミキサ、
72…ローカル発振器、
73…フィルタ、
74…アンプ、
75…アンテナ、
G1,G31,G41,G51…第1結合伝送線路系、
G2,G32,G42,G52…第2結合伝送線路系、
TL1,TL11,TL21…第1線路、
TL2,TL12,TL22…第2線路、
TL3…第3線路、
C11,C12,C21,C22,C31〜C33,C41〜C43…キャパシタ、
L3,L4,L11,L12,L21,L22…インダクタ。
Claims (2)
- 一方の線路端が入力ポートで他方の線路端が開放端である入力側第1線路と、上記入力側第1線路の両側に夫々配置された入力側第2線路,入力側第3線路とを有する第1結合伝送線路系と、
一方の線路端が出力ポートで他方の線路端が開放端である出力側第1線路と、上記出力側第1線路に両側に夫々配置された出力側第2線路,出力側第3線路とを有する第2結合伝送線路系とを備えた高周波フィルタ回路であって、
上記入力側第2線路は、上記入力側第1線路の開放端側と同じ側の線路端が開放端であり、上記入力側第3線路は、上記入力側第1線路の入力ポート側と同じ側の線路端が開放端であり、上記出力側第2線路は、上記出力側第1線路の開放端側と同じ側の線路端が開放端であり、上記出力側第3線路は、上記出力側第1線路の出力ポート側と同じ側の線路端が開放端であると共に、
上記第1結合伝送線路系の入力側第2線路の入力ポート側の線路端と、上記第2結合伝送線路系の出力側第3線路の出力ポート側と反対の側の線路端とを結線する一方、上記第2結合伝送線路系の出力側第2線路の出力ポート側の線路端と、上記第1結合伝送線路系の入力側第3線路の入力ポート側と反対の側の線路端とを結線することを特徴とする高周波フィルタ回路。 - 請求項1に記載の高周波フィルタ回路を、イメージ除去フィルタとして他の回路と共にMMIC上に一体形成したことを特徴とする高周波通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315268A JP3766791B2 (ja) | 2001-10-12 | 2001-10-12 | 高周波フィルタ回路および高周波通信装置 |
US10/492,093 US6989726B2 (en) | 2001-10-12 | 2002-10-03 | High-frequency filter circuit and high-frequency communication device |
PCT/JP2002/010322 WO2003034534A1 (fr) | 2001-10-12 | 2002-10-03 | Circuit de filtrage haute frequence et dispositif de communication haute frequence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315268A JP3766791B2 (ja) | 2001-10-12 | 2001-10-12 | 高周波フィルタ回路および高周波通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124707A JP2003124707A (ja) | 2003-04-25 |
JP3766791B2 true JP3766791B2 (ja) | 2006-04-19 |
Family
ID=19133463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001315268A Expired - Fee Related JP3766791B2 (ja) | 2001-10-12 | 2001-10-12 | 高周波フィルタ回路および高周波通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6989726B2 (ja) |
JP (1) | JP3766791B2 (ja) |
WO (1) | WO2003034534A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3998602B2 (ja) | 2003-05-21 | 2007-10-31 | 株式会社東芝 | 超伝導フィルタ |
KR100726329B1 (ko) * | 2005-03-07 | 2007-06-08 | 강인호 | λ/4 전송선로를 이용한 대역 통과 필터 |
US7783954B2 (en) * | 2006-09-11 | 2010-08-24 | Globalfoundries Inc. | System for controlling high-speed bidirectional communication |
EP2124253B1 (en) * | 2007-03-14 | 2019-05-22 | Mitsubishi Electric Corporation | High frequency package |
JP4821828B2 (ja) * | 2008-10-15 | 2011-11-24 | 株式会社村田製作所 | ストリップラインフィルタ |
JP5464545B2 (ja) * | 2009-12-08 | 2014-04-09 | 独立行政法人国立高等専門学校機構 | 高周波帯域フィルタ及び通信装置並びにその調整方法 |
US20110250861A1 (en) * | 2010-04-08 | 2011-10-13 | Viasat, Inc. | Highly integrated, high frequency, high power operation mmic |
TWI556502B (zh) * | 2010-10-26 | 2016-11-01 | 南洋理工大學 | 用於射頻積體電路的多模濾波器 |
WO2020066620A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 共振器並列結合フィルタおよび通信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418324A (en) * | 1981-12-31 | 1983-11-29 | Motorola, Inc. | Implementation of a tunable transmission zero on transmission line filters |
FR2578104B1 (fr) * | 1985-02-27 | 1987-03-20 | Alcatel Thomson Faisceaux | Filtre passe-bande pour hyperfrequences |
JPH067315U (ja) * | 1992-06-23 | 1994-01-28 | 太陽誘電株式会社 | 電圧可変フィルタ回路 |
US6215374B1 (en) * | 1998-03-16 | 2001-04-10 | Broadband Innovations, Inc. | Magnetically coupled resonators for achieving low cost narrow band pass filters having high selectivity, low insertion loss and improved out-of-band rejection |
US6559741B2 (en) * | 2000-04-27 | 2003-05-06 | Kyocera Corporation | Distributed element filter |
US6627992B2 (en) * | 2001-05-21 | 2003-09-30 | Xytrans, Inc. | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set |
KR100441993B1 (ko) * | 2001-11-02 | 2004-07-30 | 한국전자통신연구원 | 고주파 저역 통과 필터 |
-
2001
- 2001-10-12 JP JP2001315268A patent/JP3766791B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-03 WO PCT/JP2002/010322 patent/WO2003034534A1/ja active Application Filing
- 2002-10-03 US US10/492,093 patent/US6989726B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6989726B2 (en) | 2006-01-24 |
WO2003034534A1 (fr) | 2003-04-24 |
US20040257174A1 (en) | 2004-12-23 |
JP2003124707A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567153B2 (en) | Compact bandpass filter for double conversion tuner | |
US8284001B2 (en) | Differential filtering device with coplanar coupled resonators and filtering antenna furnished with such a device | |
US7526263B2 (en) | Input arrangement for a low-noise amplifier pair | |
US8305283B2 (en) | Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line | |
JP3304724B2 (ja) | デュアルモードフィルタ | |
WO1992017914A1 (en) | Half wave resonator dielectric filter construction having self-shielding top and bottom surfaces | |
US6492886B1 (en) | Laminated filter, duplexer, and mobile communication apparatus using the same | |
Simpson et al. | Coupling matrix-based design of fully reconfigurable differential/balanced RF filters | |
JP3766791B2 (ja) | 高周波フィルタ回路および高周波通信装置 | |
JP4233451B2 (ja) | フィルタ一体型偶高調波ミキサおよびそれを用いた高周波無線通信装置 | |
US6876276B2 (en) | Filter circuit and high frequency communication circuit using the same | |
JP2002151908A (ja) | 高周波フィルタおよびそれを用いたフィルタ装置およびそれらを用いた電子装置 | |
JP2001500329A (ja) | コプレーナ帯域通過フィルタ | |
JP4550915B2 (ja) | フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール | |
KR20100042299A (ko) | 이중 대역통과 여파기 | |
KR100449226B1 (ko) | 유전체 듀플렉서 | |
JP2001203503A (ja) | ストリップ線路フィルタ、デュプレクサ、フィルタ装置、通信装置およびストリップ線路フィルタの特性調整方法 | |
JP2000151228A (ja) | 共振器装置、発振器、フィルタ、デュプレクサ、通信機装置 | |
JP2005101946A (ja) | 電力分配合成器 | |
JP4602240B2 (ja) | 短絡手段、および短絡手段を備える先端短絡スタブ、共振器並びに高周波フィルタ | |
JP3823390B2 (ja) | 信号合成回路 | |
US20230395960A1 (en) | Balanced bandpass filters for millimeter-wave applications | |
JP2003243904A (ja) | 高周波フィルタ回路およびマイクロ波モノリシック集積回路,高周波通信装置 | |
JP2008067329A (ja) | 安定化回路、高周波フィルタ | |
JPH0856101A (ja) | トランスバーサルフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |