JP3758678B2 - 高性能集積回路パッケージ - Google Patents
高性能集積回路パッケージ Download PDFInfo
- Publication number
- JP3758678B2 JP3758678B2 JP52289096A JP52289096A JP3758678B2 JP 3758678 B2 JP3758678 B2 JP 3758678B2 JP 52289096 A JP52289096 A JP 52289096A JP 52289096 A JP52289096 A JP 52289096A JP 3758678 B2 JP3758678 B2 JP 3758678B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- dielectric layer
- metal ring
- power signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
1.発明の分野
本発明は、高性能集積回路実装の分野に関する。
2.技術の背景
従来、マイクロプロセッサは、電気的性能要件および熱的性能要件のためにセラミック・ピン・グリッド・アレイ・パッケージとして実装される。具体的には、マイクロプロセッサの命令実行速度が高いので、マイクロプロセッサの実装の設計に2つの制限が課される。第1に、マイクロプロセッサは高い命令実行速度で動作するが、電力消費量はその命令実行速度の関数であるので、マイクロプロセッサの実装の設計に対して課される1つの制限はエネルギーの節約である。第2に、マイクロプロセッサの命令実行速度が高いので、実装では、回路ノードができるだけ迅速に充電し放電することができるようにマイクロプロセッサ・ダイとの間の過渡電源電流(たとえば、過渡グラウンド電流および過渡VCC供給電流)の除去および供給に要する時間を最小限に抑える必要がある。
エネルギーの節約と時間の制約は共に、電源信号(たとえば、グラウンド供給信号やVCC供給信号)にプリント回路(PC)ボードからダイへの最も短い経路を与えることによって満たすことができる。言い換えれば、電源信号がPCボードからダイへ移動する必要がある距離を最小限に抑えることによって、電源信号が経路内で出会う障害物(すなわち、抵抗およびインダクタンス)が少なくなるので、エネルギーが節約される。さらに、電源信号がPCボードからダイへ移動する必要がある距離を最小限に抑えることによって、PCボードとダイとの間で過渡電源電流を供給し除去するための時間も最小限に抑えられる。
従来、(PCボードからダイへの)電源信号経路を短くする従来技術の解決策は他のタイプの実装では首尾良く実施できないことが多いので、マイクロプロセッサは主としてセラミック・ピン・グリッド・アレイ・パッケージとして実装されている。電源信号経路を短くする従来技術の一方法は、容量性電気平面をパッケージ内に配置することである。このような容量性電気平面(薄層キャパシタとも呼ばれる)は、電源信号に接続され、したがって迅速にダイからアクセスできるローカル・オンチップ電源を形成する。
残念なことに、容量性電気平面は数種類の材料でしか実施できない。容量性電気平面を実施できるかどうかは、各電力平面と接地平面との間で達成できる最小分離距離と、パッケージの誘電定数に依存する。したがって、セラミック・パッケージが高誘電定数を有し、小さな分離距離を与えるので、セラミック・パッケージでは容量性電気平面を実施することができる。しかし、前述のように、容量性電気平面は、すべてのタイプのパッケージで実施できるわけではない。たとえば、プラスチック・パッケージは、誘電定数が低く、隣接する電気平面間に小さな分離距離を与えることができないので、より廉価なプラスチック・パッケージ技法では容量性電気平面を使用して電源信号経路を短くすることはできない。
電源信号の経路を短くする従来技術の他の解決策は、パッケージ上にチップ・キャパシタを実装し、このキャパシタを、電源信号に結合してローカル電源として働くようにすることである。しかし、チップ・キャパシタが高価なので、従来技術のこの解決策では、マイクロプロセッサの処理コストが増大する。
したがって、電源信号をPCボードからダイへ転送する際にエネルギーおよび時間を費用有効に節約する、マイクロプロセッサ用の実装方法および装置を提供することが望ましい。具体的には、(すべてのタイプの実装で実施できるわけではない)容量性電気平面を使用せず、かつ(高価な)チップ・キャパシタを使用せずに、PCボードからダイへの最も短い電源信号経路を与える、マイクロプロセッサ用の実装方法および装置が必要である。
発明の概要
本発明の目的は、電源信号をPCボードからダイへ転送する際にエネルギーおよび時間を費用有効に節約する、マイクロプロセッサ用の実装方法および装置を提供することである。具体的には、本発明の目的は、容量性電気平面を使用せず、かつチップ・キャパシタを使用せずに、PCボードからダイへの最も短い電源信号経路を与える、マイクロプロセッサ用の実装方法および装置を提供することである。
本発明のこれらおよびその他の目的は、プリント回路(PC)ボード上に配置された高性能集積回路パッケージによって達成される。この高性能パッケージは、上面側に、金属化ダイ・パッドと、この金属化ダイ・パッドを囲む第1の金属リングとが位置決めされた、第1の誘電層を有する。金属化ダイ・パッドおよび第1の金属リングはそれぞれ、第1の電源信号および第2の電源信号を受信するためにPCボードに電気的に結合される。次いで、金属化ダイ・パッドに集積回路ダイが取り付けられる。この集積回路ダイは、それぞれ、金属化ダイ・パッドおよび第1の金属リングに結合された、第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドとを有する。したがって、金属化ダイ・パッドおよび第1の金属リングは、PCボードから来る第1および第2の電源信号を集積回路ダイ上の第1および第2の電源信号ボンド・パッドに結合する第1の電源平面および第2の電源平面として動作する。
【図面の簡単な説明】
当業者には、本発明の目的および利点が、下記の詳細な説明および添付の図面を調べた後に容易に明らかになろう。
第1図は、本発明の一実施形態のボール・グリッド・アレイ・パッケージの平面図である。
第2図は、第1図のボール・グリッド・アレイ・パッケージの側面断面図である。
第3図は、第1図のボール・グリッド・アレイ・パッケージの拡大断面図である。
第4図は、汎用コンピュータ・システムのマイクロプロセッサを収納する本発明の高性能集積回路パッケージを示す図である。
発明の詳細な説明
本発明は、ボール・グリッド・アレイ(BGA)パッケージの高性能品質を利用する集積回路実装方法および装置を提供する。具体的には、はんだボールを、隣接するボール間の距離を比較的短くして(たとえば、50ミル)集積回路パッケージに取り付けることができるので、BGAパッケージは高いはんだボール密度を有する。さらに、BGAパッケージの高はんだボール密度のために、このようなパッケージは比較的小さな寸法を有することができる。後述のように、本発明のパッケージ設計では、BGAパッケージのはんだボール密度が高く寸法が小さいことを使用して、最も短い電源信号経路がえられる。
下記の説明では、説明の都合上、本発明を完全に理解していただくために多数の詳細について述べる。しかし、当業者には、このような特定の詳細なしに本発明を実施できることが明らかになろう。たとえば、本発明の下記の説明はBGAパッケージに関するものであるが、当業者には、ピン・グリッド・アレイ(PGA)パッケージのピン密度および隣接ピン間隔が、BGAパッケージのボール密度および隣接ボール間隔に匹敵する場合にはピン・グリッド・アレイ(PGA)パッケージを使用して本発明を実施できることが理解されよう。
第1図ないし第3図は、本発明の実装方法および装置の一実施形態を示す。これらの図に示したように、プラスチック・パッケージ10は集積回路12を収納する。集積回路12は、本発明の一実施形態ではマイクロプロセッサである。また、第1図ないし第3図で述べる本発明の実施形態ではプラスチック・パッケージについて説明するが、パッケージ10が他のタイプの材料で構成できることを理解されたい。パッケージ10は、その底面に取り付けられた複数のコネクタ14を有する。これらのコネクタは、PCボード上の金属パッドとの接点を形成し、それによってパッケージ10をPCボードに結合する。第1図ないし第3図で述べる本発明の実施形態では、コネクタははんだボールである。しかし、前述のように、密度および隣接間隔が、BGAパッケージのボール密度および隣接ボール間隔に匹敵する場合には他のタイプのコネクタ(たとえば、ピン)を使用することができる。
第1図ないし第3図で述べる本発明の実施形態では、パッケージ10は、第1の誘電層16と、第2の誘電層18と、第3の誘電層20の3つの誘電材料層を有する。パッケージ10の第1の誘電層の上面にパッケージ10に第1の金属化ダイ・パッド22が取り付けられる。本発明の一実施形態では、第1の金属化ダイ・パッド22は、積層プロセスを通じてパッケージ10に取り付けられる。このダイ・パッドは、メッキ・バイア24を通じて第2の金属化パッド26に電気的および熱的に接続されている。この第2の金属化パッド26は第1の誘電層16の底面に取り付けられている。さらに、第1の金属化ダイ・パッド22は、第2の金属化パッド26に結合されたはんだボール14aを通じて、PCボール上の第1の電源信号に結合される。第1図ないし第3図で述べる本発明の実施形態では、第1の電源信号はコア・グラウンド供給信号VSSである。しかし。第1の供給信号が、いくつかの異なるタイプの電源供給信号のうちの1つでよいことを理解されたい。
マイクロプロセッサ・ダイ12は次いで、電気的および熱的に伝導性の接着剤によって第1の金属化ダイ・パッド22に取り付けられる。マイクロプロセッサ・ダイ12は、コア・グラウンド・ボンド・パッド28、周辺グラウンド・ボンド・パッド30、コアVCCボンド・パッド32、周辺VCCボンド・パッド34、個別の信号ボンド・パッド36を含め、複数のボンド・パッドを含む。コア・グラウンド・ボンド・パッドはすべて、ダイ・パッド22にワイヤ・ボンディングされることによって短絡される。したがって、ダイ上のコア・グラウンド・ボンド・パッドからPCボード上のコア・グラウンド供給信号への最も短い電気(すなわち、最低インダクタンス)経路は、第1の金属化ダイ・パッド22と、バイア24と、第2の金属化パッド26と、はんだボール14aを通じて確立される。この最も短い経路は、ダイ寸法およびパッケージ寸法とは独立したものである。
パッケージ10は、第1の誘電層16の上面と底面の両方に金属化パッドを囲む第1の1組の金属リング38も含む。第1の1組の金属リングの上面側リング38aと底面側リング38bは、メッキ・バイア40を通じて接続される。底面側第1の金属リングは、はんだボール14bを通じて、PCボード上の第2の電源信号に結合される。第1図ないし第3図で述べる本発明の実施形態では、第2の電源信号はコアVCC供給信号である。しかし、第2の電源信号がいくつかの異なるタイプの電源信号のうちの1つでよいことを理解されたい。マイクロプロセッサ・ダイ上のコアVCCボンド・パッドはすべて、上面側の第1の金属リングにワイヤ・ボンディングされることによって短絡される。したがって、ダイ上のコアVCCボンド・パッドからPCボード上のコアVCC供給信号への短い電気(すなわち、低インダクタンス)経路は、上面側の第1の金属リング38aと、バイア40と、底面側の第1の金属リング38bと、はんだボール14bを通じて確立される。
さらに図示したように、パッケージ10は、第1の誘電層16の上面と底面の両方の金属化パッドおよび第1の1組の金属リングを囲む第2の1組の金属リング42も含む。第2の1組の金属リングの上面側リング42aと底面側リング42bは、メッキ・バイア44を通じて電気的および熱的に接続される。底面側の第2の金属リングは、それに取り付けられたはんだボール14cを通じてPCボード上の第3の電源信号に結合される。第1図ないし第3図で述べる本発明の実施形態では、第3の供給信号は周辺グラウンド供給信号VSSPである。しかし、第3の電源信号がいくつかの異なるタイプの電源信号のうちの1つでよいことを理解されたい。
マイクロプロセッサ・ダイ上の周辺グラウンド・ボンド・パッドはすべて、上面側の第2の金属リングにワイヤ・ボンディングされることによって短絡される。このように、第2の1組の金属リングを使用して、ダイ上の周辺グラウンド・ボンド・パッドがPCボード上の周辺グラウンド供給信号に結合される。本発明のこの実施形態は、マイクロプロセッサのコア活動(たとえば、命令の実行)によって使用される電源を、マイクロプロセッサの周辺活動(たとえば、他の装置との通信)に使用される「雑音の多い」電源から絶縁するために周辺電源接続を形成する。
さらに図示したように、パッケージ10は2つのボンド・フィンガの列も含む。第1のボンド・フィンガの列46は、金属化ダイ・パッド22、上面側の第1の金属リング38a、第2の金属リング42aと共に(第1の下部ボンディング・シェルフを構成する)第1の誘電層16上面上に配置される。第1のボンド・フィンガの列46は、個別の信号接続に使用されるいくつかの個別の信号ボンド・フィンガを有する。具体的には、特定の信号ボンド・パッドを特定の信号フィンガにワイヤ・ボンディングすることによって、マイクロプロセッサ・ダイ上の特定の信号ボンド・パッドを、PCボードから来る特定の信号に結合することができる。さらに、特定の信号フィンガは、パッケージの長さまたは幅に沿って、PCボード上の特定の信号を受信する個別のバイアおよび個別のはんだボールへ横切る(すなわち、パッケージの長さまたは幅の一部あるいはパッケージの長さまたは幅全体に沿って横切る)個別のトレースに結合される。
第2の誘電層18上に位置決めされた(第2のより高いボンディング・シェルフを構成する)第3の誘電層20の上面上に第2のボンド・フィンガの列48が配置される。第1図ないし第3図に示したように、第2および第3の誘電層は、第1の金属化ダイ・パッド22と、第1の上面側の金属リング38aと、第2の上面側の金属リング42aと、第1のボンド・フィンガの列46を囲む。また、第2および第3の誘電層は、ダイ・パッド、上面側の金属層、第1のボンド・フィンガの列を露出することができるようにパッケージの中央軸から所定の量だけオフセットされる。
第2のボンド・フィンガの列は、2つのタイプのボンド・フィンガを含む。第1のタイプのボンド・フィンガは、第4の電源ボンド・フィンガ50であり、第1図ではより長いボンド・フィンガとして示されている。この第4の電源ボンド・フィンガは、第1、第2、第3の誘電層で形成されたキャビティの縁部を横切り、第2の誘電層の上面と第3の誘電層の底面との間に位置決めされた金属化平面54に結合される。この金属化平面は、少なくとも1つのバイアを通じて少なくとも1つのはんだボールに結合され、このはんだボールはPCボール上の第4の電源信号に結合される。このように、金属化平面54は、すべての第4の電源フィンガを第4の電源信号に対して短絡させる。
第1図ないし第3図で述べる本発明の実施形態では、第4の電源信号は周辺VCC供給信号(VCCP)である。しかし、第4の電源信号が、いくつかの異なるタイプの電源信号のうちの1つでよいことを理解されたい。また、前述のように、本発明のこの実施形態は、マイクロプロセッサのコア活動に使用されるVCC供給信号を、マイクロプロセッサの周辺活動に使用される「雑音の多い」VCC供給信号から分離するために周辺VCC供給信号接続を形成する。
第1図ないし第3図で述べる本発明の実施形態では、第2のボンド・フィンガの列は第2のタイプのボンド・フィンガも含む。しかし、本発明の代替実施形態では、第2のボンド・フィンガの列に第4の電源ボンド・フィンガしか含められないことを理解されたい。第1図ないし第3図で述べる実施形態では、第2の列上の第2のタイプのボンド・フィンガは個別の追加信号ボンド・フィンガ52であり、それによって特定の各信号フィンガは、マイクロプロセッサ・ダイ上の特定の信号ボンド・パッドを、ワイヤ相互接続部、(パッケージの長さまたは幅を横切る)特定のトレース、特定のバイア、特定のはんだボールを通じて、PCボードから来る特定の信号に結合する。この実施形態では、第2の個別信号ボンド・フィンガの列は、ダイ上の隣接する個別の信号ボンド・パッドを個別の信号ボンド・フィンガに結合することができるように設けられる。具体的には、現在の所、個別のボンド・フィンガ間で達成できる最小離隔距離が200ミクロンであり、それに対して個別のボンド・パッド間で達成できる最小離隔距離が100ミクロンであるので、本発明のこの実施形態は、隣接する個別の信号ボンド・パッドを個別の信号ボンド・フィンガに結合することができるように第2の信号フィンガの列を備える。最後に、パッケージ10は、さらに、(第1、第2、第3の誘電層と共に)BGAパッケージの上部を密閉するために成形化合物封止剤が注入されるキャビティを形成する、プラスチック封止56を有する。
第4図は、汎用コンピュータ・システムのマイクロプロセッサを収納する本発明の高性能集積回路パッケージを示す。この図に示したように、コンピュータ・システム60は、プリント回路(PC)ボード62上に収納され、バス64と、マイクロプロセッサ66と、高性能マイクロプロセッサ・パッケージ68と、電源信号生成装置70と、メモリ72とを含む。高性能マイクロプロセッサ・パッケージ68は、マイクロプロセッサ66とバス64に結合された装置との間で電源信号および非電源信号を伝達するためにマイクロプロセッサ66をバス64に結合する。第4図に示した本発明の実施形態では、バス64はマイクロプロセッサ66をメモリ72および電源信号生成装置70に結合する。しかし、本発明の代替実施形態では、マイクロプロセッサ66を2つの異なるバスを通じてメモリ72および電源信号生成装置70に結合できることを理解されたい。また、本発明の代替実施形態では、電源信号生成装置70は、PCボード62上に位置決めされずにバス64に結合される。
したがって、本発明は多数の利点を有する。たとえば、本発明は、ダイからPCボードへの最も短い経路を電源信号経路として使用する(すなわち、パッケージの中央付近のボールをVCC接続および接地接続用に使用する)ことによって、オンチップ・キャパシタおよび容量性電気平面を使用せずに電源ループ・インダクタンスを低下させることができる。また、この設計では、パッケージの中央付近のボールが電源接続に使用され、パッケージの外側の列のボールが信号接続に使用されるので、PCボード上の信号ルーティングが簡略化される(すなわち、追加ルーティング層がなくてもパッケージの中央付近のボールをルーティングすることができる)。さらに、本発明の方法および装置は、ダイ・パッド、上面側の第1および第2の金属リングを1つのボンディング・シェルフ(すなわち、第1のボンディング・シェルフ)上に配置することによって、複数の金属層および基板層を最小限に抑え、それによってパッケージの表側面上すなわち上面側の金属リングの外側の領域を信号接続に使用できるようにする。
前述の本発明が、本開示の趣旨や基本的な特性から逸脱せずに他の特定の形態で具体化できることが認識されよう。たとえば、上記の説明は、2つのボンディング・シェルフを有するパッケージに関するものであるが、当業者には、本発明の代替実施形態に、1つのボンディング・シェルフしか有さない集積回路パッケージが含まれることが理解されよう。たとえば、本発明の一実施形態が1つのボンディング・シェルフしか有さないのは、(1)第4の電源ボンド・フィンガ50および金属化平面54ではなく、第2の1組の金属リング42を囲む第3の1組の金属リングを使用して第4の電源ボンド・パッド34をPCボード上の第4の電源に結合し、(2)金属化パッド22、上面側の第1の金属リング36a、上面側の第2の金属リング42a、上面側の第3の金属リングを囲む1つの信号ボンド・フィンガの列(すなわち、第1の信号ボンド・フィンガの列)しか使用せずにダイ上の個別の信号ボンド・パッドがPCボード上の個別の信号に結合されるからである。したがって、ある種の例示的な実施形態を説明し添付の図面に図示したが、本発明が上記の例示的な詳細に限らず、添付の請求の範囲によって定義されるものであることを理解されたい。
Claims (5)
- a)上面と底面とを有する第1の誘電層と;
b)第1の電源信号を受信するためにプリント回路(PC)ボードに電気的に結合する前記第1の誘電層の上面に配置された上面側金属化パッドと;
c)前記上面側金属化パッドの一部が露出されるよう該上面側金属化パッド上に配置された集積回路ダイであって、第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドと第3の電源信号ボンド・パッドとを備えると共に、前記第1の電源信号ボンド・パッドが前記上面側金属化パッドの露出した部分に結合される集積回路ダイと;
d)前記上面側金属化パッドを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第2の電源信号ボンド・パッドが結合される上面側の第1の金属リングと;
e)第2の電源信号を受信するために、前記上面側の第1の金属リングに結合される、前記第1の誘電層の底面に配置された底面側の第1の金属リングと;
f)前記上面側の第1の金属リングを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第3の電源信号ボンド・パッドが結合される上面側の第2の金属リングと;
g)第3の電源信号を受信するために、前記上面側の第2の金属リングに結合される、前記第1の誘電層の底面に配置された底面側の第2の金属リングと
から成ることを特徴とする電力信号経路を短くした集積回路パツケージ。 - プリント回路(PC)ボードを含むコンピュータ・システムであって:
a)バスと;
b)前記バスに結合されたメモリと;
c)前記バスと前記PCボードとに結合されたマイクロプロセッサ・パッケージとを備え、
前記マイクロプロセッサ・パッケージが:
d)上面と底面とを有する第1の誘電層と;
e)第1の電源信号を受信するためにPCボードに電気的に結合する前記第1の誘電層の上面に配置された上面側金属化パッドと;
f)前記上面側金属化パッドの一部が露出されるよう該上面側金属化パッド上に配置された集積回路ダイであって、第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドと第3の電源信号ボンド・パッドとを備えると共に、前記第1の電源信号ボンド・パッドが前記上面側金属化パッドの露出した部分に結合される集積回路ダイと;
g)前記上面側金属化パッドを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第2の電源信号ボンド・パッドが結合される上面側の第1の金属リングと;
h)第2の電源信号を受信するために、前記上面側の第1の金属リングに結合される、前記第1の誘電層の底面に配置された底面側の第1の金属リングと;
i)前記上面側の第1の金属リングを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第3の電源信号ボンド・パッドが結合される上面側の第2の金属リングと;
j)第3の電源信号を受信するために、前記上面側の第2の金属リングに結合される、前記第1の誘電層の底面に配置された底面側の第2の金属リングと
から構成されて前記マイクロプロセッサ・パッケージの電力信号経路が短くされていることを特徴とするコンピュータ・システム。 - 第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドと第3の電源信号ボンド・パッドとを有する集積回路ダイを収納する集積回路パッケージであって:
a)上面と底面とを有する第1の誘電層と;
b)前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイが配置される上面側の金属化パッドと;
c)前記第1の誘電層の底面に配置されるとともに前記上面側の金属化パッドに結合する底面側の金属化パッドであって、前記集積回路ダイの第1の電源信号ボンド・パッドへの第1の電源信号を前記底面側、前記上面側の金属化パッドを介して受信させるために、プリント回路(PC)ボードに電気的に結合された底面側の金属化パッドと;
d)前記上面側の金属化パッドを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第2の電源信号ボンド・パッドが結合される上面側の第1の金属リングと;
e)前記底面側の金属化パッドを包囲するよう前記第1の誘電層の底面に配置された底面側の第1の金属リングであって、前記集積回路ダイの第2の電源信号ボンド・パッドへの第2の電源信号を前記底面側、前記上面側の第1の金属リングを介して受信させるために前記プリント回路(PC)ボードに電気的に結合された底面側の第1の金属リングと;
f)前記上面側の第1の金属リングを包囲するよう前記第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第3の電源信号ボンド・パッドが結合される上面側の第2の金属リングと、
g)前記底面側の第1の金属リングを包囲するよう前記第1の誘電層の底面に配置された底面側の第2の金属リングであって、前記集積回路ダイの第3の電源信号ボンド・パッドへの第3の電源信号を前記底面側、前記上面側の第2の金属リングを介して受信させるために前記プリント回路(PC)ボードに電気的に結合された底面側の第2の金属リングと;
h)前記上面側の第1の金属リングを包囲するよう配置された第1のボンド・フィンガの列であって、前記集積回路ダイの第1の非電源信号ボンド・パッドに第1の非電源信号を結合させる第1のボンド・フィンガを有する第1のボンド・フィンガの列と;
i)前記上面側の金属化パッドと、前記上面側の第1の金属リングと、前記上面側の第2の金属リング及び前記第1のボンド・フィンガの列とを露出するように、前記第1の誘電層の上面に位置決めされた追加の誘電層と;
j)前記追加の誘電層上に位置決めされ、所定の非電源信号を前記集積回路ダイに送るための第2のボンド・フィンガの列と
から構成されて電力信号経路が短くされていることを特徴とする集積回路パッケージ。 - 第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドと第3の電源信号ボンド・パッドと第4の電源信号ボンド・パッドと第1の非電源信号ボンド・パッドとを有する集積回路ダイを収納する集積回路パッケージであって:
a)上面と底面とを有する第1の誘電層と;
b)第1の誘電層の上面に配置されており、前記集積回路ダイが配置されている第1の金属化パッドと;
c)第1の誘電層の底面に配置されており、第1の電源信号ボンド・パッドへの第1の電源信号を前記第1の金属化パッドを介して受信させるためにPCボードに電気的に結合するように前記第1の金属化パッドに結合される第2の金属化パッドと;
d)前記第1の金属化パッドを包囲するよう第1の誘電層の上面に配置されるとともに、前記集積回路ダイの第2の電源信号ボンド・パッドが結合される上面側第1の金属リングと;
e)前記第2の金属化パッドを包囲するよう第1の誘電層の底面に配置されており、第2の電源信号ボンド・パッドへの第2の電源信号を前記上面側第1の金属リングを介して受信させるためにPCボードに電気的に結合するように前記上面側第1の金属リングに結合された底面側第1の金属リングと;
f)前記上面側第1の金属リングを包囲するよう第1の誘電層の上面に配置されるとともに、第3の電源信号を受信させるためにPCボードに電気的に結合し、前記集積回路ダイの第3の電源信号ボンド・パッドに結合する第2の金属リングと;
g)第2の金属リングを囲むように配置され、第1の非電源信号をPCボードから受信し前記第1の非電源信号ボンド・パッドに結合される第1のボンド・フィンガを有する第1のボンド・フィンガの列と;
h)第1の金属化パッドと上面側第1の金属リングと第2の金属リングと第1のボンド・フィンガの列とを露出するように第1の誘電層の上面に位置決めされた第2の誘電層と;
i)第2の誘電層に位置決めされ、第4の電源信号を受信し前記第4の電源信号ボンド・パッドに結合される第2のボンド・フィンガを有する第2のボンド・フィンガの列と
から構成されて電力信号経路が短くされている集積回路パッケージ。 - 集積回路パッケージであって:
a)上面と底面とを有する第1の誘電層と;
b)第1の誘電層に配置された第1の金属化パッドと;
c)第1の金属化パッドの一部を露出するように前記第1の金属化パッド上に配置され、第1の電源信号ボンド・パッドと第2の電源信号ボンド・パッドと第3の電源信号ボンド・パッドと第4の電源信号ボンド・パッドとを有し、且つ前記第1の電源信号ボンド・パッドが前記第1の金属化パッドの露出した部分に結合される集積回路ダイと;
d)第1の誘電層の底面に配置され、第1の電源信号を受信するためにPCボードに電気的に結合するように前記第1の金属化パッドに結合された第2の金属化パッドと;
e)金属化パッドを囲み、第1の誘電層の上面に配置されており、第2の電源信号ボンド・パッドが結合されている第1の上面側金属リングと;
f)第2の金属化パッドを囲み、第1の誘電層の底面に配置され、第2の電源信号を受信するためにPCボードに電気的に結合するように前記第1の上面側金属リングに結合された底面側第1の金属リングと;
g)第1の金属リングを囲み、第1の誘電層上に配置され、第3の電源信号を受信し、前記第3の電源信号ボンド・パッドが結合されている第2の金属リングと;
h)第2の金属リングを囲み、PCボードから第1の非電源信号を受信する第1のボンド・フィンガを有し、前記第1の非電源信号ボンド・パッドが前記第1のボンド・フィンガに結合される第1のボンド・フィンガの列と;
i)第1の金属化パッドと上記側第1の金属リングと第2の金属リングと第1のボンド・フィンガの列とを露出するように第1の誘電層の上面に位置決めされた第2の誘電層と;
j)第1の金属化パッドと上面側第1の金属リングと第2の金属リングと第1のボンド・フィンガの列とを露出するように第2の誘電層の上部に位置決めされた第3の誘電層と;
k)第3の誘電層に位置決めされ、第4の電源信号を受信し前記第4の電源信号ボンド・パッドに結合される第2のボンド・フィンガを有する第2のボンド・フィンガの列と
から構成されて電力信号経路が短くされている集積回路パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37777895A | 1995-01-24 | 1995-01-24 | |
US08/377,778 | 1995-01-24 | ||
PCT/US1996/000400 WO1996023320A1 (en) | 1995-01-24 | 1996-01-11 | High performance integrated circuit package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10513012A JPH10513012A (ja) | 1998-12-08 |
JP3758678B2 true JP3758678B2 (ja) | 2006-03-22 |
Family
ID=23490498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52289096A Expired - Lifetime JP3758678B2 (ja) | 1995-01-24 | 1996-01-11 | 高性能集積回路パッケージ |
Country Status (8)
Country | Link |
---|---|
US (1) | US5982632A (ja) |
JP (1) | JP3758678B2 (ja) |
KR (1) | KR100276165B1 (ja) |
CN (1) | CN1139116C (ja) |
AU (1) | AU4697496A (ja) |
GB (1) | GB2312786B (ja) |
HK (1) | HK1004702A1 (ja) |
WO (1) | WO1996023320A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734545B1 (en) * | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
US6020637A (en) * | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
US6499054B1 (en) * | 1999-12-02 | 2002-12-24 | Senvid, Inc. | Control and observation of physical devices, equipment and processes by multiple users over computer networks |
US6601125B1 (en) * | 2000-03-17 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Minimizing signal stub length for high speed busses |
US6496383B1 (en) * | 2000-08-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Integrated circuit carrier arrangement for reducing non-uniformity in current flow through power pins |
US6448639B1 (en) * | 2000-09-18 | 2002-09-10 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
US6608375B2 (en) * | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
US20030057544A1 (en) * | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
US20030059976A1 (en) * | 2001-09-24 | 2003-03-27 | Nathan Richard J. | Integrated package and methods for making same |
TW536765B (en) * | 2001-10-19 | 2003-06-11 | Acer Labs Inc | Chip package structure for array type bounding pad |
US20030153119A1 (en) * | 2002-02-14 | 2003-08-14 | Nathan Richard J. | Integrated circuit package and method for fabrication |
US6903458B1 (en) | 2002-06-20 | 2005-06-07 | Richard J. Nathan | Embedded carrier for an integrated circuit chip |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US7173342B2 (en) * | 2002-12-17 | 2007-02-06 | Intel Corporation | Method and apparatus for reducing electrical interconnection fatigue |
US6998719B2 (en) * | 2003-07-30 | 2006-02-14 | Telairity Semiconductor, Inc. | Power grid layout techniques on integrated circuits |
KR101099925B1 (ko) | 2003-10-10 | 2011-12-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전자 장치 및 캐리어 기판 |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7489519B1 (en) * | 2008-04-15 | 2009-02-10 | International Business Machines Corporation | Power and ground ring snake pattern to prevent delamination between the gold plated ring and mold resin for wirebond PBGA |
JP2010192680A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置 |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4587548A (en) * | 1982-04-26 | 1986-05-06 | Amp Incorporated | Lead frame with fusible links |
US4608592A (en) * | 1982-07-09 | 1986-08-26 | Nec Corporation | Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage |
US4513355A (en) * | 1983-06-15 | 1985-04-23 | Motorola, Inc. | Metallization and bonding means and method for VLSI packages |
US4560826A (en) * | 1983-12-29 | 1985-12-24 | Amp Incorporated | Hermetically sealed chip carrier |
US5066831A (en) * | 1987-10-23 | 1991-11-19 | Honeywell Inc. | Universal semiconductor chip package |
US5016085A (en) * | 1988-03-04 | 1991-05-14 | Hughes Aircraft Company | Hermetic package for integrated circuit chips |
US4972253A (en) * | 1988-06-27 | 1990-11-20 | Digital Equipment Corporation | Programmable ceramic high performance custom package |
FR2647962B1 (fr) * | 1989-05-30 | 1994-04-15 | Thomson Composants Milit Spatiau | Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs |
US5502278A (en) * | 1989-05-30 | 1996-03-26 | Thomson Composants Militaires Et Spatiaux | Encased electronic circuit with chip on a grid zone of conductive contacts |
US5036163A (en) * | 1989-10-13 | 1991-07-30 | Honeywell Inc. | Universal semiconductor chip package |
JPH03258101A (ja) * | 1990-03-08 | 1991-11-18 | Nec Corp | 回路基板 |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5468994A (en) * | 1992-12-10 | 1995-11-21 | Hewlett-Packard Company | High pin count package for semiconductor device |
US5444298A (en) * | 1993-02-04 | 1995-08-22 | Intel Corporation | Voltage converting integrated circuit package |
US5545923A (en) * | 1993-10-22 | 1996-08-13 | Lsi Logic Corporation | Semiconductor device assembly with minimized bond finger connections |
US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
JP3509274B2 (ja) * | 1994-07-13 | 2004-03-22 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US5483099A (en) * | 1994-08-31 | 1996-01-09 | Intel Corporation | Standardized power and ground design for pin grid array packages |
US5581122A (en) * | 1994-10-25 | 1996-12-03 | Industrial Technology Research Institute | Packaging assembly with consolidated common voltage connections for integrated circuits |
JP2716005B2 (ja) * | 1995-07-04 | 1998-02-18 | 日本電気株式会社 | ワイヤボンド型半導体装置 |
TW353223B (en) * | 1995-10-10 | 1999-02-21 | Acc Microelectronics Corp | Semiconductor board providing high signal pin utilization |
US5650660A (en) * | 1995-12-20 | 1997-07-22 | Intel Corp | Circuit pattern for a ball grid array integrated circuit package |
US5672911A (en) * | 1996-05-30 | 1997-09-30 | Lsi Logic Corporation | Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package |
US5691568A (en) * | 1996-05-31 | 1997-11-25 | Lsi Logic Corporation | Wire bondable package design with maxium electrical performance and minimum number of layers |
US5825084A (en) * | 1996-08-22 | 1998-10-20 | Express Packaging Systems, Inc. | Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices |
US5841191A (en) * | 1997-04-21 | 1998-11-24 | Lsi Logic Corporation | Ball grid array package employing raised metal contact rings |
-
1996
- 1996-01-11 KR KR1019970705030A patent/KR100276165B1/ko not_active IP Right Cessation
- 1996-01-11 WO PCT/US1996/000400 patent/WO1996023320A1/en active IP Right Grant
- 1996-01-11 GB GB9713489A patent/GB2312786B/en not_active Expired - Lifetime
- 1996-01-11 JP JP52289096A patent/JP3758678B2/ja not_active Expired - Lifetime
- 1996-01-11 CN CNB961925345A patent/CN1139116C/zh not_active Expired - Lifetime
- 1996-01-11 AU AU46974/96A patent/AU4697496A/en not_active Abandoned
-
1998
- 1998-01-15 US US09/007,349 patent/US5982632A/en not_active Expired - Lifetime
- 1998-05-05 HK HK98103868A patent/HK1004702A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5982632A (en) | 1999-11-09 |
AU4697496A (en) | 1996-08-14 |
KR100276165B1 (ko) | 2000-12-15 |
HK1004702A1 (en) | 1998-12-04 |
WO1996023320A1 (en) | 1996-08-01 |
CN1178602A (zh) | 1998-04-08 |
JPH10513012A (ja) | 1998-12-08 |
KR19980701636A (ko) | 1998-06-25 |
CN1139116C (zh) | 2004-02-18 |
GB2312786B (en) | 1999-07-28 |
GB9713489D0 (en) | 1997-09-03 |
GB2312786A (en) | 1997-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3758678B2 (ja) | 高性能集積回路パッケージ | |
JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
US6043559A (en) | Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses | |
US5841191A (en) | Ball grid array package employing raised metal contact rings | |
US7501313B2 (en) | Method of making semiconductor BGA package having a segmented voltage plane | |
US5606199A (en) | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame | |
JPH0362934A (ja) | 集積回路パツケージ | |
EP0268260B1 (en) | Flexible film chip carrier with decoupling capacitors | |
JP4597512B2 (ja) | 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法 | |
US5965936A (en) | Multi-layer lead frame for a semiconductor device | |
US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
JPH1092972A (ja) | 集積回路用パッケージ | |
US6340839B1 (en) | Hybrid integrated circuit | |
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
US5399904A (en) | Array type semiconductor device having insulating circuit board | |
US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
US6031283A (en) | Integrated circuit package | |
EP0262493B1 (en) | Electronic package with distributed decoupling capacitors | |
JPH04133341A (ja) | 半導体チップキャリア | |
JPH1027863A (ja) | 半導体装置 | |
JPH07176572A (ja) | 多層配線tab用テープキャリアおよびこれを用いた半導体装置 | |
JPH0621156A (ja) | 多層フィルムキャリヤ | |
JPH11177012A (ja) | 半導体装置 | |
KR20050058839A (ko) | 내부에 실리콘 커패시터를 포함하는 전자 소자 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050307 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |