JP3756844B2 - スイッチング電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、直流電圧を所望の電圧に変換し、電子機器に供給するスイッチング電源装置であって同期整流方式のスイッチング電源装置に関する。
【０００２】
【従来の技術】
近年の電子機器は、高機能と低消費電力の両立が求められ、高機能の電子機器は、ほとんどがCPUやDSPと言った集積回路を搭載し、集積回路の内部で様々な演算処理を行っている。この高機能を実現するため、集積回路は高速で演算処理を行っており、高速の演算処理により集積回路内部における消費電力は増加する傾向にあり、集積回路内部の消費電力が増加すると、その発熱量が増加し放熱が問題となる。しかしも、集積回路は小型であるため、発生した熱を全て取り除くには限界がある。従って、集積回路自身の消費電力を低減し、発生する熱量を低減することが求められている。従来、その方法として、集積回路の動作電圧を低電圧化する方法が用いられている。
【０００３】
集積回路の動作電圧の低電圧化に伴って、スイッチング電源装置の出力電圧にも低電圧が要求されている。また電子機器全体の低消費電力化のために、スイッチング電源装置の効率向上も併せて要求されている。
【０００４】
そこで、スイッチング電源装置の出力電圧の低電圧化と高効率化を両立させる手段として、整流回路にMOS-FET等の素子を用いた同期整流回路が近年のスイッチング電源装置に広く用いられるようになった。
【０００５】
この同期整流回路を備えたスイッチング電源装置には、フォワード、フライバック、ブリッジ、チョッパ等の様々な回路方式があるが、これらの回路方式にかかわらず、以下に述べるように、同期整流回路を備えたスイッチング電源装置に共通した問題がある。
【０００６】
ここでは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例に回路動作を説明し、その問題点を述べる。
【０００７】
先ず、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の構成を図６に示す。図６の回路では、入力電力をスイッチングするスイッチング素子及び同期整流を行う素子の全てにｎ-チャネル型MOS-FETを用いた場合を例に挙げている。この同期整流回路を備えたシングルフォワード方式のスイッチング電源装置は、入力電源１０のプラス端子に、トランスＴ0の１次巻線１１のドットを付した側の端子が接続され、トランスＴ0の１次巻線１１のドットの無い側の端子に、スイッチング素子INV-FETのドレインが接続され、スイッチング素子INV-FETのソースには、入力電源１０のマイナス端子が接続されている。
【０００８】
トランスＴ0の２次巻線１２のドットを付した側の端子には、フォワード側同期整流素子Fw-FETのゲート、フライホイール側同期整流素子Fr-FETのドレインおよび出力チョークコイルLoの一端が接続され、出力チョークコイルLoの他端には、出力コンデンサCoの一端が接続されている。出力コンデンサCoの他端には、フライホイール側同期整流素子Fr-FETのソースおよびフォワード側同期整流素子Fw-FETのソースが接続され、フォワード側同期整流素子Fw-FETのドレインは、トランスＴ0の２次巻線１２のドットの無い側の端子が接続されている。出力コンデンサCoには、並列に負荷１６が接続されている。
【０００９】
スイッチング素子INV-FETのゲートには、スイッチング素子制御回路１８が接続され、フライホイール側同期整流素子Fr-FETのゲートには、同期整流素子制御回路２０が接続されている。
【００１０】
図６に示す同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の動作は、スイッチング素子INV-FETがオンする（スイッチング素子INV-FETのゲート・ソース間電圧（以下VGSと称す）がHigh（以下Hと称す）になる）期間に同期して、フォワード側同期整流素子Fw-FETがオンし（フォワード側同期整流素子Fw-FETのVGSがHになる）、スイッチング素子INV-FETがオフする（スイッチング素子INV-FETのVGSがLow（以下Lと称す）になる）タイミングに同期して、フライホイール側同期整流素子Fr-FETがオンする（フライホイール側同期整流素子Fr-FETのVGSがHになる）。この動作を繰り返すように、同期整流素子制御回路２０が、フライホイール側同期整流素子Fr-FETのゲート電圧を制御することで同期整流を実現している。
【００１１】
また、出力電圧が所定の電圧Voとなるように、スイッチング素子制御回路１８によって、スイッチング素子INV-FETのオン・オフ周期に対するオン期間であるDutyが制御されている。
【００１２】
この同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の各部の電流と電圧は、十分な負荷電流が流れているときは、図７に示すように動作している。即ち、スイッチング素子INV-FETのドレイン電流、フォワード側同期整流素子Fw-FETのドレイン電流、フライホイール側同期整流素子Fr-FETのドレイン電流、および出力チョークコイルLoの電流の全てが正方向に流れている。この正方向の電流の向きは、スイッチング素子INV-FETではドレインからソース、フォワード側同期整流素子Fw-FET及びフライホイール側同期整流素子Fr-FETではソースからドレイン、出力チョークコイルでは、フライホイール側同期整流素子Fr-FETのドレインと接続されている端子から出力コンデンサCoの一端に接続されている端子に向かう方向である。
【００１３】
これに対して、図８に示すように、負荷電流が零のときの図６に示した同期整流回路を備えたシングルフォワード方式のスイッチング電源装置各部の波形は、スイッチング素子INV-FETのドレイン電流、フォワード側同期整流素子Fw-FETのドレイン電流、および出力チョークコイルLoの電流は、スイッチング素子INV-FETがオンした直後には、十分な負荷電流が流れているときの電流の向きと逆方向に流れ、時間が経過すると、電流が零となる点を通過し、正方向の電流が流れるようになる。また、フライホイール側同期整流素子Fr-FETのドレイン電流は、スイッチング素子INV-FETがオフした直後には、正方向の電流が流れるが、時間が経過すると、電流が零となる点を通過し、逆方向の電流が流れるようになる。
【００１４】
これは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧を所定電圧Voで一定となるように動作するためである。同期整流回路を備えたシングルフォワード方式のスイッチング電源装置では、負荷電流が零の場合には、入力電源１０、トランスＴ0の1次巻線１１側から2次巻線１２側、出力チョークコイルLoを経由して、出力コンデンサCoへ送り出された電流が、出力チョークコイルLo、トランスＴ0の２次巻線１２側から1次巻線１１側を経由して、再び、入力電源１０に回生される。つまり、入力電源１０から出力コンデンサCoへ送り出される電流と、出力コンデンサCoから入力電源１０へ回生される電流の大きさが等しくなることで、負荷電流が零の時でも、出力コンデンサCoの電圧が上昇してしまうことが無く、負荷電流が十分大きいときと同じDutyのままで、出力電圧Voを一定に保つことができる。
【００１５】
即ち、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置では、負荷電流の大きさによらず、入力電圧Vin、トランスＴ0の１次巻線１１と２次巻線１２の巻数比と出力電圧Voの関係からDutyが決定される。
【００１６】
ここで、この図６に示した同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の出力に、図示しない外部電圧源を接続すると、外部電圧源からこのスイッチング電源装置の出力へ電流が流れ込む現象が発生し、図９に示した動作となる。これと図８とを比較すると、スイッチング素子INV-FETのドレイン電流、フォワード側同期整流素子Fw-FETのドレイン電流、フライホイール側同期整流素子Fr-FETのドレイン電流、および出力チョークコイルLoの電流Iは、正方向へ流れる電流よりも逆方向へ流れる電流が大きくなっていることが分かる。これは、上記のように同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧をVoで一定にするように動作するためである。
【００１７】
このときの同期整流回路を備えたシングルフォワード方式のスイッチング電源装置では、入力電源１０、トランスＴ0の1次巻線１１側から２次巻線１２側、出力チョークコイルLoを経由して、出力コンデンサCoへ送り出された電流よりも、出力チョークコイルLo、トランスＴ0の２次巻線１２側から1次巻線１１側を経由して、入力電源１０に回生される電流が大きくなる動作を行う。つまり、外部電圧源から出力コンデンサCoに電流が流れ込み、出力コンデンサCoの電圧が上昇しようとするが、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧をVoに保とうとするため、出力コンデンサCoに流れ込む電流を、入力電源１０に回生することで、出力コンデンサCoの電圧上昇を抑えている。
【００１８】
以上の動作作用により、外部電圧源から同期整流回路を備えたシングルフォワード方式のスイッチング電源装置へ逆流電流が流れ込む。
【００１９】
【発明が解決しようとする課題】
図６に示す同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を並列運転した場合、例えば同性能の２台のスイッチング電源装置ＡおよびＢを並列運転した場合を考える。スイッチング電源装置Ａ及びＢは、出力電流が増加すると、電源装置内部の抵抗成分等が原因で出力電圧が低下する特性を持っている。そして、逆流時（スイッチング電源装置の出力へ電流が流れ込んでいる状態）には、電源装置内部の抵抗成分等が原因で出力電圧が上昇する特性を持っている。そして、並列運転しない状態においては、構成部品等のばらつきにより電源装置Ａは電源装置Ｂよりも出力電圧が若干高い状態だったとする。これら２台のスイッチング電源装置Ａ，Ｂを並列に接続して、負荷へ電流を流さない状態にしておくと、図１０に示すように、スイッチング電源装置Ａ（出力電圧の高い方）は点ａの出力状態から点ａ１の状態となり、電流を吐き出す（出力電流が+方向になる）ことで出力電圧が低下し、スイッチング電源装置Ｂ（出力電圧の低い方）は点ｂの出力状態から点ｂ１の状態となり、電流を吸い込む（出力電流が−方向になる）ことで出力電圧が増加し、それぞれの出力電圧が等しくなる点Ｏの電圧が並列運転時の出力電圧となる。
【００２０】
この状態では、負荷にはまったく電流が流れていないのに、スイッチング電源装置Ａは電流を吐き出しており、スイッチング電源装置Ｂは電流を吸い込んでおり、それぞれの電源Ａ，Ｂにおいて損失が発生している状態となる。つまり、負荷は、まったく電流を必要としていない場合でも各スイッチング電源装置Ａ，Ｂにおいて損失が発生していると言う問題が生じる。
【００２１】
そして、スイッチング電源装置Ａとスイッチング電源装置Ｂの並列運転しない状態の出力電圧の差が大きくなるほど、スイッチング電源装置Ａが吐き出す電流と、スイッチング電源装置Ｂが吸い込む電流が大きくなり、発生する損失が大きくなってしまう。
【００２２】
さらに、３台以上の複数台のスイッチング電源装置を並列運転する場合、複数台のスイッチング電源装置から出力された電流が、１台のスイッチング電源装置に流れ込むといった状態が発生することがあり、最悪の場合、電流が流れ込んだスイッチング電源装置内部の半導体が、電流定格を超えて破壊してしまうと言った問題が生じる。
【００２３】
上記の問題を解決する手段として、特開2001-169545号公報に開示されているようなスイッチング電源装置がある。この公報のスイッチング電源装置は、図１２に示すような出力電流−出力電圧特性をスイッチング電源装置に持たせたものである。この特性は、逆流電流が流れた場合に、出力電流の変動分に対する出力電圧の変動分を急激に大きくなるようにしたものである。
【００２４】
特開2001-169545号公報に開示されているスイッチング電源装置を、図１１にブロック線図で示す。ここで、図６と同様の部材は同一符号を付して説明する。このスイッチング電源装置では、トランスT0に３次巻線１３を設けこの３次巻線１３の出力を、ダイオードD11，D12、チョークコイルL11およびコンデンサC11を用いて整流・平滑し、その電圧Vo’を抵抗R11，R12で分圧して、スイッチング素子制御回路１８の電圧検出端子１９に入力している。そして、この電圧Vo’がスイッチング素子制御回路１８が定めた電圧値になるように、スイッチング素子制御回路１８は、スイッチング素子INV-FETのDutyを制御する。従って、負荷に与えられる出力電圧Voは、Vo＝[Vo’の電圧]×[２次巻線の巻数／３次巻線の巻数]となる。
【００２５】
このスイッチング電源装置に逆流電流が流れた場合の動作は、上記公報に記載されているように、入力側に逆流電流が流れると逆流検知回路２２が動作し、逆流検知回路２２からの信号によりスイッチング素子制御回路１８は、トランスT0の３次巻線１３の出力を整流・平滑化した電圧Vo’が上昇するようにスイッチング素子制御信号のDutyを広げる。電圧Vo’が上昇すると、出力電圧Voも上昇する。これにより、このスイッチング電源装置では、図１２に示した特性を得ている。
【００２６】
次に、図１２に示すような特性を持つスイッチング電源装置Ｃ，Ｄを、並列運転した場合を考える。並列運転しない状態においては、スイッチング電源装置Ｃはスイッチング電源装置Ｄよりも出力電圧が若干高い状態だったとする。これら２台のスイッチング電源装置Ｃ，Ｄを並列に接続して、負荷へ電流を流さない状態にしておくと、スイッチング電源装置Ｃ（出力電圧の高い方）は点ｃの出力状態から点ｃ１の状態となり、電流を吐き出す（出力電流が+方向になる）ことで出力電圧が低下し、スイッチング電源装置Ｄ（出力電圧の低い方）は点ｄの出力状態から点ｄ１の状態となり、電流を吸い込む（出力電流が−方向になる）ことで出力電圧が増加する。従って、スイッチング電源装置Ｄは、逆流時の出力電圧の変動が大きいため、図１０に示すスイッチング電源ＡとＢを並列運転した場合と比較すると、逆流電流の流れ込みが少なくなる。
【００２７】
以上のように、図１１に示すスイッチング電源装置では、上記制御により逆流電流の通電量を抑制することで、スイッチング電源装置が並列運転されたときに、それぞれのスイッチング電源装置の出力電圧のアンバランスによって発生する損失を抑制している。さらに、複数台の同期整流回路を備えたスイッチング電源装置が並列運転されたときに、１台のスイッチング電源装置に他の数台のスイッチング電源装置から逆流電流が流れ込み、スイッチング電源装置内部の半導体の定格を超えてしまい、半導体が破壊するといった問題も解決している。
【００２８】
ところで、一般的に３次巻線の出力を整流・平滑した電圧Vo’を所定の値になるようにスイッチング素子制御信号のDutyを制御するようなスイッチング電源装置では、この電圧Vo’をスイッチング素子制御回路１８の駆動電源として用いている。ところが、スイッチング素子制御回路１８には、制御用ICやスイッチング素子INV-FETの駆動回路等が含まれおり、逆流電流が大きくなることにより、３次巻線１３の出力を整流・平滑した電圧Vo’が上昇するような制御が行われると、逆流電流の増大とともにスイッチング素子制御回路１８にかかる電圧も高くなる。従って、制御用ICに耐電圧の高いものが必要になったり、スイッチング素子INV-FETの駆動電力が増加し、回路全体の損失が増加してしまうと言った問題が生じる。
【００２９】
ここでは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例に問題点を述べたが、これらの問題は、同期整流回路を備えたスイッチング電源装置であれば、フォワード、フライバック、チョッパ、ブリッジ等の方式の違いによらず同様に発生する問題である。
【００３０】
この発明は、上記の従来の技術に鑑みてなされたもので、簡単な構成で小型化が可能であり、同期整流回路を備えたスイッチング電源装置を並列運転した際にも各スイッチング電源装置の出力電圧のアンバランスによって発生する損失を抑制し、装置の損傷を防ぐことができ、制御用素子に耐電圧の高いものを必要とせず、高効率なスイッチング電源装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
この発明は、直流入力電流をオン・オフするMOS-FET等のスイッチング素子と、上記スイッチング素子に接続され上記スイッチング素子のオン・オフを制御するスイッチング素子制御回路と、上記スイッチング素子に同期して電流を流すMOS-FET等の同期整流素子と、上記同期整流素子を制御する同期整流素子制御回路と、電力の出力側から入力側へ逆流電流が流れたことを検知する逆流検知回路とを備え、上記スイッチング素子制御回路から上記同期整流素子制御回路へ伝達された信号によって上記同期整流素子をオフさせるスイッチング電源装置であって、上記スイッチング素子制御回路は、トランスの３次巻線を整流・平滑された電圧を、上記スイッチング素子制御回路によって決定される一定の電圧に し、上記スイッチング素子制御回路から上記スイッチング素子へ伝達されるスイッチング素子制御信号を遅延させる遅延回路と、上記逆流検知回路が検知した逆流電流に対応させて上記遅延回路の遅延時間を制御する遅延時間制御手段とを設け、上記スイッチング素子制御回路の出力は、上記スイッチング素子のオン・オフ周期に対するオン期間が変わることなく遅延されるとともに、上記遅延回路を経ないで上記同期整流素子制御回路に入力し、上記同期整流素子制御回路により上記同期整流素子を動作させ、同期整流素子のオフに対して、上記スイッチング素子がオンするタイミングを遅らせるようにしたスイッチング電源装置である。
【００３２】
また、上記スイッチング素子制御回路の出力は、絶縁回路を介して上記同期整流素子制御回路に入力しているものである。
【００３３】
上記遅延回路は、上記スイッチング素子制御回路から出力されるスイッチング素子制御信号が、上記スイッチング素子へ伝達されるまでの時間を遅延させるものである。
【００３４】
この発明は、上記スイッチング素子制御回路から上記同期整流素子制御回路へ伝達された信号によって同期整流素子をオフさせる機能と、上記逆流検知回路が逆流電流を検知したときに上記遅延回路の遅延時間を増加させる機能を設けることで、フライホイール側同期整流素子のオフに対して、スイッチング素子がオンするタイミングを遅らせ、逆流電流の通電量を抑制するものである。
【００３５】
これにより、逆流電流の通電に起因した損失の発生やスイッチング電源装置内部の半導体が破壊してしまうことを防ぐことができ、しかも制御用ICに耐電圧の高いものを必要とせず、スイッチング素子の駆動電力の損失を抑えたスイッチング電源装置とすることができる。
【００３６】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１、図２は、この発明の一実施形態のスイッチング電源装置を示すもので、このスイッチング電源装置は、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例にしたものである。このスイッチング電源装置は、図１，図２に示すように、直流入力電力をスイッチングするスイッチング素子、及び同期整流を行う各素子の全てにn-チャネル型MOS-FETを用いている。そして、トランスT0に、１次巻線１１、２次巻線１２、３次巻線１３、４次巻線１４を設け、トランスT0の１次巻線１１のドットを付した側の端子には、入力電源１０のプラス側の端子が接続され、トランスT0の１次巻線１１のドットの無い側の端子には、スイッチング素子INV-FETのドレインが接続されている。スイッチング素子INV-FETのソースには抵抗R41の一端が接続され、抵抗R41の他端は入力電源１０のマイナス側の端子に接続されている。
【００３７】
トランスT0の2次巻線１２のドットを付した側の端子には、フライホイール側同期整流素子Fr-FETのドレインおよび出力チョークコイルLoの一端が接続され、出力チョークコイルLoの他端には、出力コンデンサCoの一端が接続され、出力コンデンサCoの他端には、フライホイール側同期整流素子Fr-FETのソースおよびフォワード側同期整流素子Fw-FETのソースが接続され、フォワード側同期整流素子Fw-FETのドレインには、トランス2次巻線１２のドットの無い側の端子が接続されている。そして、出力コンデンサCoには、並列に負荷１６が接続される。
【００３８】
図２に示すように、トランスT0の３次巻線１３のドットを付した側の端子には、ダイオードD11のアノードが接続され、ダイオードD11のカソードには、ダイオードD12のカソードおよびチョークコイルL11の一端が接続されている。チョークコイルL11の他端には、コンデンサC11の一端および抵抗R11の一端が接続され、抵抗R11の他端には、抵抗R12の一端が接続されている。抵抗R12の他端には、コンデンサC11の他端、ダイオードD12のアノード、及び３次巻線１３のドットの無い側の端子が接続され、接地されている。
【００３９】
スイッチング素子制御回路１８のスイッチング素子制御信号を出力する出力端子２には、後述する遅延回路３０の入力端子３１、およびトランスT1の1次巻線Ｔ１１のドットを付した側の端子に接続されている。また、スイッチング素子制御回路１８の電圧検出端子４は、抵抗R11の他端と抵抗R12の一端が接続された箇所に繋がれている。
【００４０】
トランスT0の４次巻線１４のドットを付した側の端子は、フォワード側同期整流素子Fw-FETのゲート、及び同期整流素子制御回路２０の入力端子２１に接続され、同期整流素子制御回路２０の出力端子２３は、フライホイール側同期整流素子Fr-FETのゲートに接続されている。
【００４１】
次に、同期整流素子制御回路２０の構成について説明する。同期整流素子制御回路２０は、トランスT0の4次巻線１４のドットを付した側の端子に接続された入力端子２１が、ダイオードD21のアノードに接続され、ダイオードD21のカソードは、コンデンサC21の一端に接続されている。同期整流素子制御回路２０の入力端子２１は、さらに抵抗R21の一端に接続され、抵抗R21の他端にはコンデンサC22の一端が接続され、コンデンサC22の他端はPNPトランジスタTr21のベースおよびダイオードD22のアノードに接続されている。トランジスタTr21のエミッタには、ダイオードD22のカソード、コンデンサC21の一端、及びダイオードD21のカソードが接続されている。同期整流素子制御回路２０の入力端子２２には抵抗R22の一端が接続され、抵抗R22の他端にはNPNトランジスタTr22のベースが接続され、トランジスタTr22のコレクタには、トランジスタTr21のコレクタが接続され、トランジスタTr22のコレクタとトランジスタTr21のコレクタが接続された箇所が、同期整流素子制御回路２０の出力端子２３となっている。また、同期整流素子駆動回路２０の入力端子２２は、トランスT1の２次巻線T12のドットを付した側の端子が接続され、トランスＴ１を介して、スイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２に接続されている。
【００４２】
次に、遅延回路３０の構成について説明する。この遅延回路３０は、遅延回路３０の入力端子３１にスイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２が接続され、遅延回路３０の入力端子３２に逆流検知回路４０の出力端子４１が接続されている。遅延回路３０の出力端子３３は、スイッチング素子INV-FETのゲートに接続されている。そして、遅延回路３０の入力端子３１は、抵抗R31の一端が接続され、抵抗R31の他端には、コンデンサC31の一端およびコンパレータIC31の非反転入力端子が接続され、コンデンサC31の他端には、n-チャネルMOS-FETのトランジスタTr31のドレインが接続されている。コンパレータIC31の反転入力端子には、基準電圧の電圧源V31が接続され、コンパレータIC31の出力が遅延回路３０の出力端子３３に繋がっている。トランジスタTr31のソースは接地され、ゲートが遅延回路３０の入力端子３２となっている。電圧源V31の電圧は、スイッチング素子制御信号の出力端子２が、遅延回路３０の入力端子３１へ与える電圧よりも低いものとする。遅延回路３０の出力端子３３は、スイッチング素子INV-FETのゲートに接続されている。
【００４３】
次に、逆流検知回路４０の構成について説明する。逆流検知回路４０は、スイッチング素子INV-FETと直列に接続されている抵抗R41の両端の電圧を検出することで、逆流電流が流れたことを検知する。この逆流検知回路４０は、抵抗R41の一端にはコンパレータIC41の反転入力端子が接続され、抵抗R41の他端にはコンパレータIC41の非反転入力端子が接続されている。コンパレータIC41の出力には、ダイオードD41のアノードが接続され、ダイオードD41のカソードには、抵抗R42の一端が接続され、抵抗R42の他端には各々他端が接地されたコンデンサC41の一端と抵抗R43の一端が接続されている。抵抗R42の他端と抵抗R43の一端とコンデンサC41の一端が接続された箇所が、逆流検知回路の出力端子４１に接続され、遅延回路３０の入力端子３２に接続されている。
【００４４】
次にこの実施形態のスイッチング電源装置の出力電圧制御について説明する。このスイッチング電源装置では、トランスT0の３次巻線１３の出力を、ダイオードD11，D12、チョークコイルL11およびコンデンサC11を用いて整流・平滑した電圧Vo’を、抵抗R11，R12で分圧した後、スイッチング素子制御回路１８の電圧検出端子４に入力している。この電圧Vo’がスイッチング素子制御回路１８が定めた電圧値になるように、スイッチング素子制御回路１８はスイッチング素子INV-FETのDutyを制御する。従って、負荷に与えられる電圧Voは、Vo＝[Vo’の電圧]×[２次巻線の巻数／３次巻線の巻数]となる。
【００４５】
先ず、この実施形態のスイッチング電源装置の回路に逆流電流が流れていないときの同期整流の動作について説明する。図２の回路を組み込んだシングルフォワード方式のスイッチング電源装置において、逆流電流が流れていないときは、遅延回路３０の入力端子３２に逆流検知回路４０からの電圧が印加されず、トランジスタTr31はオフしている。この状態で、スイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２の出力がHになると、スイッチング素子制御回路１８の出力端子２から遅延回路３０の入力端子３１に電圧が印加され、抵抗R31を介してコンパレータIC31の非反転入力端子に印加される。コンパレータIC31の非反転入力端子に印加された電圧は、コンパレータIC31の反転入力端子に入力した基準電圧源V31によって印加されている電圧よりも高いので、IC31の出力端子は電圧を出力する。そして、コンパレータIC31の出力端子が電圧を出力することで、スイッチング素子INV-FETのゲートに電圧が印加され、スイッチング素子INV-FETがオンする。
【００４６】
スイッチング素子INV-FETのゲートに電圧が印加されると、スイッチング素子INV-FETがオンし、入力電源１０のプラス側端子→トランスT0の１次巻線１１→スイッチング素子INV-FET→抵抗R41→入力電源１０のマイナス側端子へ電流が流れる。このとき、トランスT0の１次巻線１１のドットを付した側の端子にプラス、ドットの無い側の端子にマイナスの電圧が印加されている状態となる。
【００４７】
トランスT0の１次巻線１１に電流が流れると、トランスT0の4次巻線１４に電圧が発生する。このとき、トランスT0の4次巻線１４のドットを付した側の端子にプラス、ドットの無い側の端子にマイナスの電圧が発生している状態となる。
【００４８】
そして、トランスT0の4次巻線１４のドットを付した側の端子にプラスの電圧が発生すると、フォワード側同期整流素子Fw-FETのゲートに電圧が印加され、フォワード側同期整流素子Fw-FETがオンする。このとき、フライホイール側同期整流素子Fr-FETは、同期整流素子制御回路２０によりオンしないように制御される。
【００４９】
スイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２がLとなると、スイッチング素子INV-FETのゲートに印加されていた電圧が無くなる。スイッチング素子INV-FETのゲートに印加されていた電圧が無くなると、スイッチング素子INV-FETがオフする。そして、スイッチング素子INV-FETがオフすると、トランスT0の１次巻線１１に電圧が印加されなくなる。トランスT0の１次巻線１１に電圧が印加されなくなると、トランスT0の4次巻線１４の電圧が低下する。従って、フォワード側同期整流素子Fw-FETのゲートに印加されていた電圧が無くなり、フォワード側同期整流素子Fw-FETがオフする。このとき、フライホイール側同期整流素子Fr-FETは、同期整流素子制御回路２０によりオンするように制御される。
【００５０】
以上、スイッチング素子INV-FETがオンしているときには、フォワード側同期整流素子Fw-FETがオンし、フライホイール側同期整流素子Fr-FETがオフしており、スイッチング素子INV-FETがオフしているときには、フォワード側同期整流素子Fw-FETがオフしており、フライホイール側同期整流素子Fr-FETがオンする動作を行う。
【００５１】
次に、同期整流素子制御回路２０の動作を説明する。同期整流素子制御回路２０は、スイッチング素子INV-FETがオンのとき、フライホイール側同期整流素子Fr-FETをオフさせ、スイッチング素子INV-FETがオフのとき、フライホイール側同期整流素子Fr-FETをオンさせる動作を行う。
【００５２】
スイッチング素子INV-FETがオンするときは、トランスT1を介して、同期整流素子駆動回路２０の入力端子２２がHになる。同期整流素子駆動回路２０の入力端子２２がHになると、抵抗R22を介してトランジスタTr22のベース電流が流れる。トランジスタTr22のベース電流が流れることで、トランジスタTr22がオンし、フライホイール側同期整流素子Fr-FETのゲートの電圧を放電させる。フライホイール側同期整流素子Fr-FETのゲートの電圧を放電させると、フライホイール側同期整流素子Fr-FETがオフする。
【００５３】
また、スイッチング素子INV-FETがオンしているときには、トランスT0の４次巻線１４のドットを付した側の端子から電流が出力される。トランスT0の４次巻線１４のドットを付した側の端子から出力された電流は、ダイオードD21を介して、コンデンサC21に蓄えられる。
【００５４】
そして、スイッチング素子制御回路１８のスイッチング素子制御信号を出力する端子２がLになると、スイッチング素子INV-FETがオフする。このとき、トランスT1を介して、同期整流素子制御回路２０の入力端子２２の電圧がLになる。同期整流素子制御回路２０の入力端子２２の電圧がLになると、抵抗R22を介してトランジスタTr22のベース電流が流れなくなり、トランジスタTr22のベース電流が流れなくなることで、トランジスタTr22がオフする。
【００５５】
さらに、スイッチング素子INV-FETがオフすると、トランスT0の４次巻線１４のドットを付した側の端子から電流が出力されなくなり、トランスT0の４次巻線１４のドットを付した側の端子の電圧が低下する。このとき、コンデンサC21に蓄えられていた電荷が、トランジスタTr21のエミッタからベース、コンデンサC22および抵抗R21を介して流れる。トランジスタTr21のエミッタからベースに電流が流れると、トランジスタTr21がオンし、トランジスタTr21のエミッタからコレクタに電流が流れ、フライホイール側同期整流素子Fr-FETのゲートが充電される。
【００５６】
フライホイール側同期整流素子Fr-FETのゲートが充電されると、フライホイール側同期整流素子Fr-FETがオンする。トランジスタTr21のエミッタからベースに流れる電流は、コンデンサC22を介しているので、コンデンサC22が充電されると、トランジスタTr21のエミッタからベースに流れる電流は停止し、トランジスタTr21はオフする。このとき、フライホイール側同期整流素子Fr-FETのゲート容量は、放電経路がないので電圧が保持され、フライホイール側同期整流素子Fr-FETはオン状態を維持する。
【００５７】
次に再度、スイッチング素子INV-FETがオンするときを考える。スイッチング素子INV-FETがオンするとトランスT0の４次巻線１４のドットを付した端子から電流が出力される。このとき、トランスT0の４次巻線１４のドットを付した端子にはプラスの電圧が発生する。トランスT0の４次巻線１４のドットを付した側にプラスの電圧が発生すると、抵抗R21→コンデンサC22→ダイオードD22→コンデンサC21の経路で電流が流れ、スイッチング素子INV-FETがオフしているときに、コンデンサC22に充電された電荷が放電される。コンデンサC22に充電された電荷が放電されることで、次にスイッチング素子INV-FETがオフしたときには、トランジスタTr21のエミッタからベースに電流が流れることができるようになる。
【００５８】
以上の動作により、この実施形態の同期整流素子制御回路２０は、スイッチング素子INV-FETがオンのとき、フライホイール側同期整流素子Fr-FETをオフさせ、スイッチング素子INV-FETがオフのとき、フライホイール側同期整流素子Fr-FETをオンさせる動作を行う。
【００５９】
次に、この実施形態の同期整流回路を備えたシングルフォワード方式のスイッチング電源装置において、逆流電流が流れているときの、各部の動作を説明する。
【００６０】
図２に示す実施形態の回路を備えたシングルフォワード方式のスイッチング電源装置に逆流電流が通電された場合、逆流検知回路４０の動作は、トランスT0の１次巻線１１側では、１次巻線１１のドットを付した側の端子→入力電源１０のプラス端子からマイナス端子→抵抗R41の他端から一端→スイッチング素子INV-FETのソースからドレイン→トランスT0の１次巻線１１のドットの無い側の端子、の方向に流れる逆流電流の方が、通常の流れである入力電源１０のプラス端子→トランスT0の１次巻線１１のドットを付した側の端子からトランスT0の１次巻線１１のドットの無い側の端子→スイッチング素子INV-FETのドレインからソース→抵抗R41の一端から他端→入力電源１０のマイナス端子、へ流れる電流より多い状態になる。つまり、抵抗R41の一端がプラスの極性の電位を示している時間より、抵抗R41の他端がプラスの極性の電位を示している時間が長くなる。
【００６１】
抵抗R41の一端は、コンパレータIC41の反転入力端子に、他端はコンパレータIC41の非反転入力端子に接続されているため、コンパレータIC41の出力は、逆電流が流れているときはプラスの電圧を出力する。コンパレータIC41の出力は、ダイオードD41と抵抗R42を介してコンデンサC41に接続されているため、逆流電流が通電された場合はコンデンサC41が充電される。そして、逆流電流の通電量が増加すると、コンパレータIC41の出力がプラスとなっている期間が長くなる。従って、逆流電流の通電量に比例して、コンデンサC41の電圧が高くなる。コンデンサC41の電圧は、逆流検知回路の出力端子４１に繋がっているので、逆流検知回路４０は、逆流電流の通電量が大きいと、逆流検知回路４０の出力電圧が上昇する動作を行う。
【００６２】
遅延回路３０の入力端子３２に逆流検知回路４０からの電圧が印加されると、トランジスタTr31がオンしてコンデンサC31は機能し、遅延回路３０が動作する状態となる。スイッチング素子制御回路１８のスイッチング素子制御信号を出力する出力端子２がHになると、スイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２から遅延回路３０の入力端子３１に電圧が印加される。このとき、遅延回路３０の入力端子３１に印加された電圧は、抵抗R31を介してコンパレータIC31の非反転入力端子に印加される。抵抗R31とコンパレータIC31の非反転入力端子の接続箇所には、コンデンサC31が接続されているので、コンデンサC31が充電されるまで、コンパレータIC31の非反転入力端子の電圧が上昇しない。
【００６３】
コンデンサC31が抵抗R31を介した電流で充電されると、コンパレータIC31の非反転入力端子の電圧が上昇し、コンパレータIC31の反転入力端子に印可されている電圧源V31の電圧よりも高くなると、コンパレータIC31の出力端子は電圧を出力する。そして、コンパレータIC31の出力端子が電圧を出力することで、スイッチング素子INV-FETのゲートに電圧が印加され、スイッチング素子INV-FETがオンする。
【００６４】
従って、スイッチング素子制御回路１８のスイッチング素子制御信号の出力端子２から遅延回路３０の入力端子３１に電圧が印加されても、コンデンサC31の電圧が電圧源V31の電圧よりも高くなるまでの時間、スイッチング素子INV-FETがオンすることができず、これが遅延時間となる。
【００６５】
ここで、トランジスタTr31は、ゲートに印加される電圧によって、トランジスタTr31のドレインとソースの間の抵抗値が変化する。つまり、遅延回路３０の入力端子３２に印加される電圧によって、トランジスタTr31のドレインとソースの間の抵抗値が変化する。トランジスタTr31のドレインとソースの間の抵抗成分は、コンデンサC31を流れる電流によって、トランジスタTr31のドレインとソースの間に電圧を発生させ、この電圧とコンデンサC31の充電電圧がコンパレータIC31の非反転入力端子に印加される。つまり、トランジスタTr31のドレインとソースの間の抵抗成分が大きい（ゲートに印加される電圧が低い）ときは、遅延時間が短くなる。
【００６６】
以上のように、遅延回路３０の入力端子３１に電圧が印加されてから遅延回路３０の出力電圧が出るまでの時間を、遅延回路３０の入力端子３２に印加される電圧の大きさによって制御することができる。
【００６７】
この実施形態の同期整流回路を備えたシングルフォワード方式のスイッチング電源装置に逆流電流が流れると、逆流検知回路４０が動作し、逆流電流の通電量に応じて、逆流検知回路４０の出力に発生する電圧が上昇する。逆流検知回路４０の出力に発生する電圧が上昇すると、遅延回路３０の入力端子３２に印加される電圧が上昇し、遅延回路３０の入力端子３２に印加される電圧が上昇する。これにより、スイッチング素子制御信号を出力する出力端子がHになってから、スイッチング素子INV-FETがオンするまでの遅延時間が増加する。
【００６８】
そして、遅延時間が増加すると、スイッチング素子制御回路１８がスイッチング素子制御信号を出力し、スイッチング素子INV-FETをオンさせようとしても、スイッチング素子INV-FETは、すぐにはオンできない状態となる。ここで、スイッチング素子制御回路１８が出すスイッチング素子制御信号は、同期整流素子制御回路２０にも伝えられており、このとき、フライホイール側同期整流素子Fr-FETはオフする。
【００６９】
ところで、スイッチング素子制御回路１８は、トランスT0の３次巻線をダイオードD11,D12、チョークコイルL11およびコンデンサC11で整流・平滑された電圧Vo’を、スイッチング素子制御回路１８によって決定される一定の電圧にしようとする。電圧Vo’は、入力電圧Vin、トランスT0の１巻線１１と３次巻線１３の巻数比、トランスT0の３次巻線１３から電圧が出力されている時間により決定される。つまり、遅延時間の発生に関係なく、３次巻線１３から電圧が発生している時間が所定の値となるように、スイッチング素子INV-FETのDutyが制御される。このとき遅延時間増加により影響を受けるのは、フライホイール側同期整流素子Fr-FETがオフしてからスイッチング素子INV-FETがオンしてくるまでの時間である。
【００７０】
次に、図３を基にして、フライホイール側同期整流素子Fr-FETがオフしてからスイッチング素子INV-FETがオンしてくるまでの時間（遅延時間）が増加したときの各素子の電圧又は電流波形を実線で示す。また点線は、この発明の回路が組み込まれていないスイッチング電源装置の場合の各素子の電圧又は電流波形を示す。
【００７１】
先ず、スイッチング素子制御回路１８の出力端子２の電圧がHになると同時に、フライホイール側同期整流素子Fr-FETがオフする。このとき、遅延回路３０が動作しているので、遅延時間の間は、スイッチング素子INV-FETのVGSは、Lのままとなり、フライホイール側同期整流素子Fr-FET、スイッチング素子INV-FETともにオフしている期間が発生する。このとき、フォワード側同期整流素子Fw-FETもオフの状態となっている。
【００７２】
フライホイール側同期整流素子Fr-FET、スイッチング素子INV-FET、フォワード側同期整流素子Fw-FETともにオフしている期間は、各整流素子のFETの入力容量成分に電流が流れるため、フライホイール側同期整流素子Fr-FETがオンしているときに比べて、出力チョークコイルLoを流れる電流の増加が遅くなる。
【００７３】
やがて、遅延時間が経過し、スイッチング素子INV-FETがオンしてくると、フォワード側同期整流素子Fw-FETもオンし、出力チョークコイルLoおよび各FETの容量成分を流れていた電流は、トランスT0を介して入力電源１０へ回生してくる。このとき、図３の点線で示すように、遅延時間が無かったときに比べて、出力コンデンサCoから出力チョークコイルLoへ逆流する電流が小さくなっていたため、結果として、トランスT0を介して入力電源１０へ回生してくる電流量も小さくなる。
【００７４】
この実施形態のスイッチング電源装置によれば、上記の動作により、逆流電流が流れたとき、その逆流電流に合わせて逆流電流を抑制する効果を奏する。そして、逆流電流を抑制しているときも、３次巻線１３の出力を整流・平滑した電圧Vo’が上昇することが無い。これにより、上記従来の技術の公報に開示されている回路のように、スイッチング素子制御回路に供給される電圧が高くなることがなく、制御回路内の素子に悪影響を与えることがない。従って、制御用ICに耐電圧の高いものを必要とせず、しかもスイッチング素子の駆動電力の損失が増加することがないスイッチング電源装置を提供することができる。
【００７５】
また、逆流電流が流れているときに、同期整流素子とスイッチング素子が共にオフしている期間を作り出すことで、逆流電流の通電量を抑制することができ、逆流電流の通電量を抑制できたことで、同期整流回路を備えたスイッチング電源装置が並列運転されたときに、それぞれのスイッチング電源装置の出力電圧のアンバランスによって発生する損失を抑制することが可能となる。また、複数台の同期整流回路を備えたスイッチング電源装置が並列運転されたときに、１台のスイッチング電源装置に他の数台のスイッチング電源装置から電流が流れ込み、スイッチング電源装置内部の半導体の定格を超えてしまい、半導体が破壊するといった問題も解決することができる。
【００７６】
なお、この実施形態では、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例に挙げたが、この発明は、図４に示すようなフライバック方式のスイッチング電源装置に適用してもよいものである。この場合トランスToの２次巻線１２のドットのない側の端子がMOS-FETの同期整流素子Ｑ１のソースに接続され、同期整流素子Ｑ１のドレインが出力コンデンサCoの一端に接続されている。また、２次巻線１２のドットを付した側の端子が出力コンデンサCoの他端に接続され、出力コンデンサCoの両端に負荷１６が接続されている。そして、同期整流素子Ｑ１のゲートに同期整流素子制御回路２０の出力が接続されている。
【００７７】
この場合も上記実施形態と同様に、スイッチング素子制御回路１８からの信号により同期整流素子Ｑ１がオフするとともに、スイッチング素子INV-FETがオンするタイミングを、逆流電流の量に合わせて遅延させ、逆流電流を抑えて上記実施形態と同様の効果を得ることができる。
【００７８】
また、この発明は、図５に示したチョッパ方式のスイッチング電源装置にも適用することができる。この場合入力電源１０のプラスの端子が、スイッチング素子INV-FETのドレインに接続され、スイッチング素子INV-FETのソースがチョークコイルLoの一端に接続されている。また、チョークコイルLoの一端とMOS-FETの同期整流素子Ｑ２のドレインが接続され、同期整流素子Ｑ２のソースが入力電源１０のマイナス側の端子に接続されている。チョークコイルLoの他端と入力電源１０のマイナス側の端子間に出力コンデンサCoが設けられ、出力コンデンサCoの両端に負荷１６が接続されている。そして、同期整流素子Ｑ２のゲートに同期整流素子制御回路２０の出力が接続されている。この場合も同様に、スイッチング素子制御回路１８からの信号により、同期整流素子Ｑ２がオフするとともに、スイッチング素子INV-FETがオンするタイミングを、逆流電流の量に合わせて遅延させ、逆流電流を抑えて上記実施形態と同様の効果を得ることができる。
【００７９】
さらに、この発明はその他ブリッジ方式等、回路方式によらず同期整流回路を備えたスイッチング電源装置の全てに適用することが可能である。また、同期整流素子としては、n-チャネルMOS-FETに限定されることはなく、p-チャネルMOS-FETやIGBT等の素子を用いても良い。
【００８０】
さらには、本発明の、同期整流素子制御回路は、本実施形態の回路に限定されず、スイッチング素子制御回路からスイッチング素子制御信号を受けて同期整流素子をオフできる機能を持つものであれば、どのような回路構成でも良い。
【００８１】
逆流検知回路も、本実施形態の回路に限定されず、逆流電流が流れているときに、逆流電流の大きさに応じて電圧を出力するものであれば良く、例えば、トランスの１次巻線側のスイッチング素子と直列にカレントトランスを接続し、ここから得られる電圧を用いても良いし、トランスの２次巻線側の同期整流素子や出力チョークコイルと直列に、カレントトランスや電流検出抵抗を直列に接続し、ここから得られる電圧を用いても良い。遅延回路も、この実施形態の回路に限定されず、入力される電圧で遅延時間を変化させることが可能な回路であれば良い。また、トランスＴ１も、フォトカプラ等の絶縁機能を有した素子に置き換えても良い。
【００８２】
【発明の効果】
この発明のスイッチング電源装置は、出力側から入力側へ逆流電流が流れたことを検知する逆流検知回路と、逆流電流を検知したときにスイッチング素子制御信号を遅延させる遅延回路を設け、逆流電流に対応させて遅延時間を増加させるようにし、逆流電流が流れているときに同期整流素子とスイッチング素子が共にオフしている期間を作り出すことで、逆流電流の通電量を抑制している。これにより、逆流電流の通電量を抑制できたことで、同期整流回路を備えたスイッチング電源装置が並列運転されたときに、それぞれのスイッチング電源装置の出力電圧のアンバランスによって発生する損失を抑制することが可能となった。
【００８３】
また、複数台の同期整流回路を備えたスイッチング電源装置が並列運転されたときも、１台のスイッチング電源装置に他のスイッチング電源装置から電流が流れ込み、スイッチング電源装置内部の半導体の定格を超えてしまい、半導体が破壊することを防止する。さらに、制御用ICに耐電圧の高いものを必要とせず、スイッチング素子の駆動電力の損失が増加することがないスイッチング電源装置とすることができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態のスイッチング電源装置の概略ブロック線図である。
【図２】 この実施形態のスイッチング電源装置の概略回路図である。
【図３】 この実施形態のスイッチング電源装置の逆流電流が発生した場合の動作を示すタイミングチャートである。
【図４】 この発明の他の実施形態のスイッチング電源装置の概略ブロック線図である。
【図５】 この発明のさらに他の実施形態のスイッチング電源装置の概略ブロック線図である。
【図６】 従来の同期整流回路を備えたスイッチング電源装置の概略ブロック線図である。
【図７】 従来のスイッチング電源装置の負荷電流が大きい場合の動作を示すタイミングチャートである。
【図８】 従来のスイッチング電源装置の負荷電流が零の場合の動作を示すタイミングチャートである。
【図９】 従来のスイッチング電源装置の出力に外部電圧を印加した場合の動作を示すタイミングチャートである。
【図１０】 従来のスイッチング電源装置を２台並列に接続した場合の出力電流−出力電圧の特性を示すグラフである。
【図１１】 他の従来例のスイッチング電源装置の概略ブロック線図である。
【図１２】 図１１に示す従来例のスイッチング電源装置を２台並列に接続した場合の出力電流−出力電圧の特性を示すグラフである。
【符号の説明】
１０ 入力電源
１１ １次巻線
１２ ２次巻線
１３ ３次巻線
１４ ４次巻線
１６ 負荷
１８ スイッチング素子制御回路
２０ 同期整流素子制御回路
３０ 遅延回路
４０ 逆流検知回路
INV-FET スイッチング素子
Fw-FET フォワード側同期整流素子
Fr-FET フライホイール側同期整流素子

Claims (2)

1. 直流入力電流をオン・オフするスイッチング素子と、上記スイッチング素子に接続され上記スイッチング素子のオン・オフを制御するスイッチング素子制御回路と、上記スイッチング素子に同期して電流を流す同期整流素子と、上記同期整流素子を制御する同期整流素子制御回路と、電力の出力側から入力側へ逆流電流が流れたことを検知する逆流検知回路とを備え、上記スイッチング素子制御回路から上記同期整流素子制御回路へ伝達された信号によって上記同期整流素子をオフさせるスイッチング電源装置において、
   上記スイッチング素子制御回路は、トランスの３次巻線を整流・平滑された電圧を、上記スイッチング素子制御回路によって決定される一定の電圧にし、上記スイッチング素子制御回路から上記スイッチング素子へ伝達されるスイッチング素子制御信号を遅延させる遅延回路と、上記逆流検知回路が検知した逆流電流に対応させて上記遅延回路の遅延時間を制御する遅延時間制御手段とを設け、上記スイッチング素子制御回路の出力は、上記スイッチング素子のオン・オフ周期に対するオン期間が変わることなく遅延されるとともに、上記遅延回路を経ないで上記同期整流素子制御回路に入力し、上記同期整流素子制御回路により上記同期整流素子を動作させ、同期整流素子のオフに対して、上記スイッチング素子がオンするタイミングを遅らせるようにしたことを特徴とするスイッチング電源装置。
2. 上記スイッチング素子制御回路の出力は、絶縁回路を介して上記同期整流素子制御回路に入力していることを特徴とする請求項１記載のスイッチング電源装置。

Images