JP3754773B2

JP3754773B2 - Electronic level crossing control device

Info

Publication number: JP3754773B2
Application number: JP30867596A
Authority: JP
Inventors: 博幸南; 克彦伊達; 英仁加藤
Original assignee: Kyushu Railway Co
Current assignee: Kyushu Railway Co
Priority date: 1996-11-06
Filing date: 1996-11-06
Publication date: 2006-03-15
Anticipated expiration: 2016-11-06
Also published as: JPH10129484A

Description

【０００１】
【発明の属する技術分野】
本発明は、複線或いは単線の警報区間への列車の進入に応じて踏切保安装置、特に踏切警報装置を制御する電子式踏切制御装置に関するものである。
【０００２】
【従来の技術】
従来から多く用いられている踏切制御装置は、リレーにより構成されていたが、このリレー式の踏切制御装置に代わって、ＣＰＵを用いた電子式のものが既に開発され、実用化されている。これは、２つの論理系を有し、２つの論理系の各同一部分の信号を比較して、信号に不一致があれば、故障と判定するものであった。
【０００３】
【発明が解決しようとする課題】
ところが、ＣＰＵを用いた電子式踏切制御装置は論理をソフトにより実現しているため、ソフトのバグが問題となるが、ソフトのバク根絶は困難である。この対策として、２つの論理系をハードウエアロジック回路により構成することを本発明者は考えている。論理をすべてハードウエアのみで構成すると、ハードウエア試験でそのフエールセーフ性が確認できるので、フエールセーフ性に優れたものにすることができる。しかし、始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際に、取込出力がハードウエアで構成された２つの論理系の間で過渡的にずれることがあり、このズレによっても故障と判定すると、システムダウンが比較的多い頻度で発生するおそれがあった。
【０００４】
本発明の目的は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる２つの論理系のデータ不一致を救済することができる電子式踏切制御装置を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込み、該データにより前記始動点と前記終動点の間の警報区間内に列車が存在するか否かを検出し、検出結果に応じた信号を出力する第１論理系と、該第１論理系と同一の構成の第２論理系と、前記第１論理系と第２論理系の各同一部分の信号を比較し、該信号に不一致があると、故障と判定する比較器とを備えた電子式踏切制御装置であって、前記第１論理系及び第２論理系をハードウエアロジック回路により構成し、前記始動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、前記終動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させる不一致吸収部を、前記第１論理系及び第２論理系の入力回路内に設けたことを特徴とするものである。
【０００６】
【発明の実施の形態】
図１は、始動点及び終動点の位置を示す図である。踏切１に対してその前方所定距離に下り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路形の踏切制御子２，４が設置される。また、踏切１の後方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに開電路形の踏切制御子３，５が設置される。下り始動点Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形成する。６は軌道である。
【０００７】
図２は、本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。電子式踏切制御装置７の入力側には、直流２４Ｖの電源入力、踏切制御子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ、接近鎖錠リレーＡＳＲからのデータが入力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下同様）、上り追跡Ｒが接続されると共に、故障と判定した場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回路、集中監視制御装置、動作記憶装置がそれぞれ接続される。Ｒ回路とは、踏切警報機（不図示）を動作させる警報リレーＲの回路である。
【０００８】
図３は、Ｒ回路を示すものである。警報区間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状態であるので、電子式踏切制御装置７は列車なしと判定し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこれらリレーの接点を共に閉状態とする。図３のそれ以外の接点も閉状態であるので、警報リレーＲは通電状態であり、これにより踏切警報機は不動作状態となる。今、例えば、下り列車が下り始動点Ａに進入することにより、踏切制御子２の動作が断たれると、電子式踏切制御装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。これにより図３の下り追跡Ｒの接点が開状態となり、警報リレーＲの通電が断たれて、それに応じて下り用の踏切警報機が動作を開始する。下り列車が下り終動点Ｂに到達すると、踏切制御子３は動作し、電子式踏切制御装置７は列車なしと判定し、下り追跡Ｒを通電する。しかし、この時点で反応リレーＢＰＲの図３の接点は列車通過中のため開状態であり、警報リレーＲの非通電状態は保持されている。そして、下り列車が下り終動点Ｂを通過すると、図３の反応リレーＢＰＲの接点が閉状態となり、警報リレーＲは通電状態に復帰して、それに応じて下り用の踏切警報機が動作を停止する。
【０００９】
図４は、本発明の実施の一形態である電子式踏切制御装置７のブロック図である。ハードウエアロジック回路から構成された第１論理系８と、該第１論理系８と同一構成の第２論理系９と、第１論理系８と第２論理系９の各同一部分の信号を比較し、これらの信号に不一致があると、故障と判定するフエールセーフ比較器回路１０と、第１論理系８、第２論理系９及びフエールセーフ比較器回路１０にクロックパルスを供給するクロック発生回路１１と、図２で説明した下り追跡Ｒ及び上り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥＤ表示回路１３とから成る。
【００１０】
論理系８，９は、取込部１４ａ、不一致吸収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回路１４、切換回路１５、二段動作マスク回路１６、列車カウント回路１７、シーケンスエラー検知回路１８及び検査パターン発生回路１９の各ハードウエアロジック回路から構成される。
【００１１】
次に電子式踏切制御装置７の全体的な動作を説明する。
（１）列車進入（追跡開始）
例えば、下り列車が下り始動点Ａに進入すると、フォトカプラ入力回路１４は踏切制御子２〜５などからのデータを所定時間間隔（１００ｍｓ）で取り込んでいるから、そのデータは切換回路１５を経て二段動作マスク回路１６でマスク処理により踏切制御子の二段動作（あおり）が除去され、列車カウント回路１７に入力される。
【００１２】
列車カウント回路１７は二段動作マスク回路１６からのデータ入力により「列車１本」とカウントする。その結果、出力制御回路１２は下り追跡Ｒの通電を断ち、警報リレーＲの通電も断って、踏切警報機を動作させる。同時に、列車カウント回路１７は、ＬＥＤ表示回路１３に「下り１本」を表示させると共に、検査モードに移行しないように検査パターン発生回路１９に切換抑止をかける。
（２）終動点到達（追跡終了）
下り列車の先頭が下り終動点Ｂに到達すると、踏切制御子３は動作し、そのデータは列車カウント回路１７に入力されて、列車カウント数を０とする。これにより、出力制御回路１２は下り追跡Ｒを通電する。同時に、ＬＥＤ表示回路１３は「列車なし」を表示する。しかし、二段動作マスク回路１６がまだ動作中のために検査モードへの移行は抑止されたままである。
（３）列車通過
列車の最後尾が下り終動点Ｂを通過すると、踏切制御子３は動作を停止し、警報リレーＲへの通電が復帰する。また、二段動作マスク回路１６は、マスク時間が終了した時点で、検査パターン発生回路１９への切換抑止を解除する。これで電子式踏切制御装置７は定位に復帰したことになる。
（４）定位（列車進入前）
列車なしの時で、フォトカプラ入力回路１４の照査部１４ｃの動作中（後述）に、検査パターン発生回路１９は、切換回路１５を検査パターン発生回路１９側に切り換え、ＥＰＲＯＭに記憶された検査パターン信号を読み出して、二段動作マスク回路１６以降の回路に供給し、検査パターン信号に従った動作を第１論理系８及び第２論理系９に行わせる。フエールセーフ比較器回路１０は第１論理系８と第２論理系９の二段動作マスク回路１６以降の各部分の信号を比較し、不一致を検出した時には、故障と判定し、出力制御回路１２により正常Ｒ、下り追跡Ｒ、上り追跡Ｒの通電をすべて停止させる。これにより、警報リレーＲは通電が断たれ、踏切警報機は動作する。なお、検査モード時には、ＬＥＤ表示回路１３は点滅して、検査モードであることを表示する。検査モードの時、検査パターン信号の注入は瞬時であるので、下り追跡Ｒ、上り追跡Ｒの通電状態には影響しない。
（５）シーケンス異常の場合
シーケンスエラー検知回路１８は、正常なシーケンスパターンを記憶しており、外部入力の異常により正常なシーケンスパターンと異なるシーケンスが行われると、これを検知して、出力制御回路１２により正常Ｒのみの通電を停止させる。
【００１３】
次に、フォトカプラ入力回路１４の詳細を図５及び図６により説明する。
【００１４】
図５において、踏切制御子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ及び接近鎖錠リレーＡＳＲ入力は第１論理系８（以下１系という）のフォトカプラ２０と第２論理系９（以下２系という）のフォトカプラ２１にそれぞれ入力し、電気的に絶縁されて、同期クリア部２２，２３にてクロックパルスに同期してクリアされ、取込ラッチ２４，２５により所定周期（１００ｍｓ）で取り込まれる。取り込まれたデータは、不一致吸収部２６，２７に入力される。不一致吸収部２６，２７は、具体的には図６に示されるような回路であり、下り始動点のデータに関してはオアゲート２８，２９、ＥＸオアゲート３０，３１が設けられ、下り終動点のデータに関してはアンドゲート３２，３３、ＥＸオアゲート３４，３５、インバータ３６，３７が設けられ、上り始動点のデータに関してはオアゲート３８，３９、ＥＸオアゲート４０，４１が設けられ、上り終動点のデータに関してはアンドゲート４２，４３、ＥＸオアゲート４４，４５、インバータ４６，４７が設けられる。
【００１５】
不一致吸収部２６，２７は、始動点のデータを取込ラッチ２４，２５により取り込んだ際に、取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点のデータを取り込んだ際に、取込データに不一致がある場合に、該データを列車不到達データに一致させるものである。図６において具体的に説明すると、取込ラッチ２４，２５にて取り込んだ下り始動点の１系と２系のデータが一致している場合には、ＥＸオアゲート３０，３１の出力はローレベルとなるので、オアゲート２８，２９の出力は下り始動点のデータ通りのものとなる。また、例えば、下り始動点の１系データが「列車不進入」（ローレベル）で、下り始動点の２系データが「列車進入」（ハイレベル）で、不一致となった場合には、ＥＸオアゲート３０，３１の出力はハイレベルとなるので、オアゲート２８，２９の出力は、取込データが何かにかかわらず、ハイレベル（列車進入）となる。つまり、始動点のデータが不一致の場合には安全側の「列車進入」にデータが加工される。
【００１６】
取込ラッチ２４，２５にて取り込んだ下り終動点の１系と２系のデータが一致している場合には、ＥＸオアゲート３４，３５の出力はローレベルとなり、インバータ３６，３７の出力はハイレベルとなるので、アンドゲート３２，３３の出力は下り終動点のデータ通りのものとなる。また、例えば、下り終動点の１系データが「列車到達」（ハイレベル）で、下り終動点の２系データが「列車不到達」（ローレベル）で、不一致となった場合には、ＥＸオアゲート３４，３５の出力はハイレベルとなり、インバータ３６，３７の出力はローレベルとなるので、アンドゲート３２，３３の出力は、取込データが何かにかかわらず、ローレベル（列車不到達）となる。つまり、終動点のデータが不一致の場合には安全側の「列車不到達」にデータが加工される。
【００１７】
ＣＰＵを用いた従来の電子式踏切制御装置のフォトカプラ入力回路の場合には、データ取込時に１系と２系のデータが不一致となった場合、そのデータを捨てて、次の取込データを待つようにしていたが、本発明のようにハードウエアロジック回路によりフォトカプラ入力回路を構成した場合には、不一致のデータを捨てることができない。したがって、上記のように、不一致のデータを安全側に加工して利用するようにしている。
【００１８】
再び図５に戻り、フォトカプラ２０，２１の照査について説明する。照査は、フォトカプラ２０，２１の２次側短絡故障を検知するための機能で、鉄道信号用の電子機器、例えば電子連動装置や電子式踏切制御装置等で既に使用されている。照査部１４ｃ（図４）は、照査フォトカプラ４４，４５、同期クリア部２２，２３、照査レジスタ４６，４７により構成される。照査動作は、１００ｍｓの周期で５０ｍｓの幅の照査信号を照査フォトカプラ４４，４５に入力させて、その２次側をオフとすることによって、全てのフォトカプラ２０，２１の１次側をオフとする。この時、フォトカプラ２０，２１の２次側出力は、正常ならばハイレベル、短絡故障ならばローレベル、となる。これらの照査データが取込ラッチ２４，２５に取り込まれ、照査レジスタ４６，４７によりパラレル−シリアル変換されて、フエールセーフ比較器回路１０に出力される。その後、取込ラッチ２４，２５に取り込まれた照査データは同期クリア部２２，２３によりクリアされて、制御子データを取り込む状態が準備される。１系と２系の照査データが不一致であれば、フエールセーフ比較器回路１０は故障と判定する。なお、フォトカプラ２０，２１の２次側オープン故障は安全側であるので、検出しなくても問題はない。
【００１９】
図示の実施の形態によれば、第１論理系８と第２論理系９とをハードウエアロジック回路（１４〜１９）により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性に優れたものとすることができる。そして、不一致吸収部２６，２７により、始動点のデータが１系と２系で不一致の場合には安全側の「列車進入」にデータを加工し、終動点のデータが１系と２系で不一致の場合には安全側の「列車不到達」にデータを加工するようにしたから、始動点及び終動点のデータを取り込んだ際の１系と２系の取り込み出力にズレがあっても、そのズレによるデータ不一致を救済することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、第１論理系及び第２論理系をハードウエアロジック回路により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性の優れたものとすることができる。そして、始動点の踏切制御子からのデータを取り込んだ際に、第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点の踏切制御子からのデータを取り込んだ際に、第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させるようにしたから、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる２つの論理系のデータ不一致を救済することができる。
【図面の簡単な説明】
【図１】始動点及び終動点の位置を示す図である。
【図２】本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。
【図３】警報リレーの回路を示す図である。
【図４】本発明の実施の一形態である電子式踏切制御装置のブロック図である。
【図５】図４のフォトカプラ入力回路の一例を示すブロック図である。
【図６】図５の不一致吸収部の具体例を示す回路図である。
【符号の説明】
１踏切
２，４閉電路形の踏切制御子
３，５開電路形の踏切制御子
６軌道
７電子式踏切制御装置
８第１論理系
９第２論理系
１０フエールセーフ比較器回路
１１クロック発生回路
１２出力制御回路
１３ＬＥＤ表示回路
１４フォトカプラ入力回路
１５切換回路
１６二段動作マスク回路
１７列車カウント回路
１８シーケンスエラー検知回路
１９検査パターン発生回路
２０，２１フォトカプラ
２４，２５取込ラッチ
２６，２７不一致吸収部
Ａ下り始動点
Ｂ下り終動点
Ｃ上り始動点
Ｄ上り終動点
ＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ反応リレー
Ｒ警報リレー[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a railroad crossing safety device, and more particularly to an electronic railroad crossing control device that controls a railroad crossing warning device in response to a train entering a double-track or single-wire warning section.
[0002]
[Prior art]
Conventionally, a level crossing control device that has been widely used has been constituted by a relay. However, instead of this relay type crossing control device, an electronic type using a CPU has already been developed and put into practical use. This has two logic systems, and the signals of the same parts of the two logic systems are compared, and if there is a mismatch between the signals, a failure is determined.
[0003]
[Problems to be solved by the invention]
However, since an electronic level crossing control device using a CPU realizes logic by software, a bug of software becomes a problem, but eradication of software is difficult. As a countermeasure against this, the present inventor considers that two logic systems are configured by hardware logic circuits. If the logic is composed entirely of hardware, the failsafe property can be confirmed by the hardware test, so that it can be made excellent in the failsafe property. However, when the data from the level crossing controller installed at the start point and the end point is taken in, the fetch output may be transiently shifted between the two logical systems configured by hardware. If it is determined that there is a failure due to the deviation, there is a possibility that the system will be down with a relatively high frequency.
[0004]
The object of the present invention is to detect data inconsistency between two logical systems due to a shift even if there is a shift in the fetch output when fetching data from a level crossing controller installed at the starting point and the end point for a level crossing. It is an object of the present invention to provide an electronic level crossing control device that can be relieved.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the present invention takes in data from a level crossing controller installed at a start point and an end point for a level crossing, and uses the data within an alarm section between the start point and the end point. A first logic system that detects whether or not a train is present in the vehicle and outputs a signal according to the detection result; a second logic system having the same configuration as the first logic system; and the first logic system and the first logic system An electronic level crossing control device comprising a comparator that compares signals of the same parts of two logic systems and determines that a failure occurs if the signals do not match, the first logic system and the second logic system Is constituted by a hardware logic circuit, and when the data from the crossing controller at the starting point is fetched, if there is a mismatch in fetched data between the first logic system and the second logic system, The data is matched with the train approach data, and the data from the end point crossing control When there is a mismatch in the captured data between the first logical system and the second logical system when the data is captured, a mismatch absorbing unit that matches the data with the train non-arrival data is provided in the first logical system. It is provided in the input circuit of the system and the second logic system.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing the positions of the start point and the end point. A descending starting point A and an ascending starting point C are determined at a predetermined distance in front of the level crossing 1, and closed-circuit-type level crossing controllers 2 and 4 are installed there. Further, a descending end point B and an ascending end point D are determined behind the level crossing 1, and open-circuit type level crossing controllers 3 and 5 are installed there. A down warning section is formed between the down start point A and the down end point B, and an up warning section is formed between the up start point C and the up end point D. 6 is an orbit.
[0007]
FIG. 2 is a diagram showing an example of the connection between the electronic level crossing control device of the present invention and an external circuit. On the input side of the electronic level crossing control device 7, a DC 24V power input, data from the reaction relays APR, BPR, CPR, DPR of the level crossing controllers 2 to 5, and data from the approaching lock relay ASR are input. On the output side, downstream tracking R (R is a relay meaning, the same shall apply hereinafter) and upstream tracking R are connected, and an R circuit is concentrated on a normal R (built-in) contact that is de-energized when a failure is determined. A monitoring control device and an operation storage device are connected to each other. The R circuit is a circuit of an alarm relay R that operates a railroad crossing alarm (not shown).
[0008]
FIG. 3 shows an R circuit. When there is no train in the alarm section, the reaction relays APR and CPR are in the energized state and the reaction relays BPR and DPR are in the unenergized state. The tracking R is energized together, and the contacts of these relays in FIG. 3 are both closed. Since the other contacts in FIG. 3 are also closed, the alarm relay R is in an energized state, thereby causing the level crossing alarm to be inoperative. Now, for example, when the operation of the level crossing controller 2 is cut off when the down train enters the down start point A, the electronic level crossing control device 7 determines that there is a train, and cuts off the energization of the down tracking R. As a result, the contact point of the downward tracking R in FIG. 3 is opened, the energization of the alarm relay R is cut off, and the downward crossing alarm is started accordingly. When the descending train reaches the descending end point B, the level crossing controller 3 operates, the electronic level crossing control device 7 determines that there is no train, and energizes the down tracking R. However, at this time, the contact of the reaction relay BPR in FIG. 3 is in an open state because the train is passing, and the de-energized state of the alarm relay R is maintained. When the descending train passes the descending end point B, the contact of the reaction relay BPR in FIG. 3 is closed, the alarm relay R returns to the energized state, and the descending level crossing alarm operates accordingly. Stop.
[0009]
FIG. 4 is a block diagram of the electronic level crossing control device 7 according to an embodiment of the present invention. The first logic system 8 composed of hardware logic circuits, the second logic system 9 having the same configuration as the first logic system 8, and the signals of the same parts of the first logic system 8 and the second logic system 9 Compare these, and if there is a discrepancy between these signals, the fail-safe comparator circuit 10 determines that a failure has occurred, and the clock generation that supplies clock pulses to the first logic system 8, the second logic system 9, and the fail-safe comparator circuit 10 The circuit 11 includes the output tracking circuit 12 (relay driver) that controls the downstream tracking R and the upstream tracking R described in FIG. 2 and controls the built-in normal R, the normal R, and the LED display circuit 13.
[0010]
The logic systems 8 and 9 include a photocoupler input circuit 14 having a capturing unit 14a, a mismatch absorbing unit 14b, and a checking unit 14c, a switching circuit 15, a two-stage operation mask circuit 16, a train count circuit 17, a sequence error detection circuit 18, and The inspection pattern generation circuit 19 is composed of each hardware logic circuit.
[0011]
Next, the overall operation of the electronic level crossing control device 7 will be described.
(1) Train approach (start tracking)
For example, when the down train enters the down start point A, the photocoupler input circuit 14 takes in data from the level crossing controllers 2 to 5 at a predetermined time interval (100 ms), and the data passes through the switching circuit 15. The two-stage operation (tilting) of the level crossing controller is removed by the mask process in the two-stage operation mask circuit 16 and input to the train count circuit 17.
[0012]
The train count circuit 17 counts “one train” in response to data input from the two-stage operation mask circuit 16. As a result, the output control circuit 12 cuts off the energization of the downward tracking R, cuts off the energization of the alarm relay R, and operates the railroad crossing alarm. At the same time, the train count circuit 17 displays “one down” on the LED display circuit 13 and suppresses switching of the inspection pattern generation circuit 19 so as not to shift to the inspection mode.
(2) End point reached (end of tracking)
When the head of the down train reaches the down end point B, the railroad crossing controller 3 operates and the data is input to the train count circuit 17 to set the train count number to zero. As a result, the output control circuit 12 energizes the downstream tracking R. At the same time, the LED display circuit 13 displays “no train”. However, since the two-stage operation mask circuit 16 is still in operation, the transition to the inspection mode remains inhibited.
(3) When the tail of the train passing train passes the descending end point B, the railroad crossing controller 3 stops its operation and the energization to the alarm relay R is restored. In addition, the two-stage operation mask circuit 16 cancels the inhibition of switching to the test pattern generation circuit 19 when the mask time ends. Thus, the electronic level crossing control device 7 has returned to the normal position.
(4) Localization (before entering the train)
When there is no train and the checking unit 14c of the photocoupler input circuit 14 is in operation (described later), the test pattern generation circuit 19 switches the switching circuit 15 to the test pattern generation circuit 19 side and stores the test pattern stored in the EPROM. The signal is read out and supplied to the circuits after the two-stage operation mask circuit 16 to cause the first logic system 8 and the second logic system 9 to perform the operation according to the test pattern signal. The fail-safe comparator circuit 10 compares the signals of the respective parts after the two-stage operation mask circuit 16 of the first logic system 8 and the second logic system 9, and when a mismatch is detected, it is determined as a failure, and the output control circuit 12 Thus, the energization of the normal R, the downlink tracking R, and the uplink tracking R are all stopped. As a result, the alarm relay R is de-energized and the railroad crossing alarm operates. In the inspection mode, the LED display circuit 13 blinks to indicate that it is in the inspection mode. In the inspection mode, since the inspection pattern signal is instantaneously injected, the energization state of the downstream tracking R and the upstream tracking R is not affected.
(5) In case of sequence abnormality The sequence error detection circuit 18 stores a normal sequence pattern, and when a sequence different from the normal sequence pattern is performed due to an abnormality in the external input, this is detected and the output control circuit 12, energization of only normal R is stopped.
[0013]
Next, details of the photocoupler input circuit 14 will be described with reference to FIGS.
[0014]
In FIG. 5, the data from the reaction relays APR, BPR, CPR, DPR of the level crossing controllers 2 to 5 and the input of the approaching lock relay ASR are the photocoupler 20 of the first logic system 8 (hereinafter referred to as 1 system) and the second logic. Each is input to a photocoupler 21 of system 9 (hereinafter referred to as system 2), is electrically isolated, and is cleared in synchronization with clock pulses by synchronous clear units 22 and 23. (100 ms). The captured data is input to the mismatch absorption units 26 and 27. Specifically, the non-coincidence absorbing units 26 and 27 are circuits as shown in FIG. 6. For the data of the downlink starting point, the OR gates 28 and 29 and the EX OR gates 30 and 31 are provided. Are provided with AND gates 32 and 33, EX OR gates 34 and 35, and inverters 36 and 37, and with respect to the data of the upstream starting point, OR gates 38 and 39 and EX OR gates 40 and 41 are provided. AND gates 42 and 43, EX OR gates 44 and 45, and inverters 46 and 47 are provided.
[0015]
When the start point data is taken in by the latches 24 and 25 and the take-in data does not match, the non-coincidence absorbing units 26 and 27 make the data coincide with the train entry data and the end point data. When there is a mismatch in the captured data when the train is captured, the data is matched with the train non-arrival data. Specifically, in FIG. 6, when the data of the 1st system and the 2nd system of the descending start point captured by the capture latches 24 and 25 match, the outputs of the EX OR gates 30 and 31 are low level. Therefore, the outputs of the OR gates 28 and 29 are in accordance with the data of the downward starting point. In addition, for example, if the first line data of the downward start point is “train not entered” (low level) and the second line data of the downward start point is “train approach” (high level), and there is a mismatch, EX Since the outputs of the OR gates 30 and 31 are at a high level, the outputs of the OR gates 28 and 29 are at a high level (train entry) regardless of the fetched data. In other words, if the starting point data do not match, the data is processed into a “train approach” on the safe side.
[0016]
When the data of the down end points 1 and 2 captured by the capture latches 24 and 25 coincide with each other, the outputs of the EX OR gates 34 and 35 are at a low level, and the outputs of the inverters 36 and 37 are Since it is at a high level, the outputs of the AND gates 32 and 33 are in accordance with the data at the downstream end point. Also, for example, if the first line data of the descending end point is “train arrival” (high level) and the second line data of the descending end point is “train not arrived” (low level), and there is a mismatch Since the outputs of the EX OR gates 34 and 35 are at a high level and the outputs of the inverters 36 and 37 are at a low level, the outputs of the AND gates 32 and 33 are low level (no train Reach). In other words, when the data at the end point does not match, the data is processed into “safe train non-arrival”.
[0017]
In the case of a photocoupler input circuit of a conventional electronic level crossing control device using a CPU, if the data of system 1 and system 2 do not match at the time of data capture, the data is discarded and the next captured data However, when the photocoupler input circuit is configured by the hardware logic circuit as in the present invention, the mismatched data cannot be discarded. Therefore, as described above, the inconsistent data is processed and used on the safe side.
[0018]
Returning to FIG. 5 again, the verification of the photocouplers 20 and 21 will be described. The verification is a function for detecting a secondary side short-circuit failure of the photocouplers 20 and 21, and has already been used in railway signal electronic devices such as an electronic interlocking device and an electronic level crossing control device. The verification unit 14 c (FIG. 4) includes verification photocouplers 44 and 45, synchronous clear units 22 and 23, and verification registers 46 and 47. In the verification operation, a verification signal having a width of 50 ms is input to the verification photocouplers 44 and 45 in a cycle of 100 ms, and the secondary side is turned off to turn off the primary side of all the photocouplers 20 and 21. And At this time, the secondary side outputs of the photocouplers 20 and 21 are at a high level if normal, and are at a low level if short circuit failure occurs. These check data are taken into the fetch latches 24 and 25, subjected to parallel-serial conversion by the check registers 46 and 47, and output to the fail-safe comparator circuit 10. Thereafter, the verification data fetched into the fetch latches 24 and 25 are cleared by the synchronous clear units 22 and 23, and a state for fetching the controller data is prepared. If the 1-system and 2-system verification data do not match, the fail-safe comparator circuit 10 determines that a failure has occurred. Since the secondary side open failure of the photocouplers 20 and 21 is on the safe side, there is no problem even if it is not detected.
[0019]
According to the illustrated embodiment, since the first logic system 8 and the second logic system 9 are configured by the hardware logic circuits (14 to 19), it is possible to achieve software-less operation and fail safe by hardware. It can be made excellent in properties. When the starting point data does not match between the 1st system and the 2nd system, the inconsistency absorbing units 26 and 27 process the data into the “train approach” on the safe side, and the end point data is converted to the 1st system and the 2nd system. If there is a discrepancy, the data is processed to the “train not reached” on the safe side, so there is a difference in the capture output of the 1st and 2nd systems when the start point and end point data are captured. However, it is possible to relieve data inconsistency due to the deviation.
[0020]
【The invention's effect】
As described above, according to the present invention, since the first logic system and the second logic system are configured by hardware logic circuits, it is possible to achieve software-less and excellent hardware safety. It can be. And, when the data from the crossing controller at the starting point is taken in, if there is a mismatch in the fetched data between the first logical system and the second logical system, the data is matched with the train approach data, When the data from the crossing controller at the end point is captured, if there is a mismatch in the captured data between the first logical system and the second logical system, the data is matched with the train non-arrival data. Therefore, even if there is a deviation in the fetch output when fetching data from the level crossing controller installed at the starting point and the end point for the level crossing, the data mismatch between the two logical systems due to the deviation is remedied. be able to.
[Brief description of the drawings]
FIG. 1 is a diagram showing positions of a start point and an end point.
FIG. 2 is a diagram showing an example of a connection between an electronic level crossing control device of the present invention and an external circuit.
FIG. 3 is a diagram showing a circuit of an alarm relay.
FIG. 4 is a block diagram of an electronic level crossing control apparatus according to an embodiment of the present invention.
5 is a block diagram showing an example of the photocoupler input circuit of FIG. 4. FIG.
6 is a circuit diagram showing a specific example of the mismatch absorbing unit in FIG. 5;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Level crossing 2, 4 Closed circuit type crossing controller 3, 5 Open circuit type crossing controller 6 Track 7 Electronic level crossing control device 8 1st logic system 9 2nd logic system 10 Fail safe comparator circuit 11 Clock generation circuit DESCRIPTION OF SYMBOLS 12 Output control circuit 13 LED display circuit 14 Photocoupler input circuit 15 Switching circuit 16 Two-stage operation mask circuit 17 Train count circuit 18 Sequence error detection circuit 19 Inspection pattern generation circuit 20, 21 Photocoupler 24, 25 Capture latch 26, 27 Mismatch Absorber A Downstream Start Point B Downstream End Point C Upstream Start Point D Upstream End Point APR, BPR, CPR, DPR Reaction Relay R Alarm Relay

Claims

踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込み、該データにより前記始動点と前記終動点の間の警報区間内に列車が存在するか否かを検出し、検出結果に応じた信号を出力する第１論理系と、該第１論理系と同一の構成の第２論理系と、前記第１論理系と第２論理系の各同一部分の信号を比較し、該信号に不一致があると、故障と判定する比較器とを備えた電子式踏切制御装置であって、前記第１論理系及び第２論理系をハードウエアロジック回路により構成し、前記始動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、前記終動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させる不一致吸収部を、前記第１論理系及び第２論理系の入力回路内に設けたことを特徴とする電子式踏切制御装置。Taking in data from the level crossing controller installed at the starting point and the end point for the level crossing, and detecting whether there is a train in the alarm section between the starting point and the end point by the data, The first logic system that outputs a signal according to the detection result, the second logic system having the same configuration as the first logic system, and the signals of the same parts of the first logic system and the second logic system are compared. An electronic level crossing control device including a comparator that determines that a failure occurs if the signals do not match, wherein the first logic system and the second logic system are configured by hardware logic circuits, and the starting point When the data from the level crossing controller is fetched, if there is a mismatch in the fetched data between the first logic system and the second logic system, the data is matched with the train approach data, and the final When the data from the point crossing controller is fetched, the first logical system When there is a discrepancy in the fetched data with the second logic system, a discrepancy absorption unit is provided in the input circuits of the first logic system and the second logic system to match the data with the train non-arrival data. An electronic level crossing control device characterized by that.