JP3754773B2 - Electronic level crossing control device - Google Patents
Electronic level crossing control device Download PDFInfo
- Publication number
- JP3754773B2 JP3754773B2 JP30867596A JP30867596A JP3754773B2 JP 3754773 B2 JP3754773 B2 JP 3754773B2 JP 30867596 A JP30867596 A JP 30867596A JP 30867596 A JP30867596 A JP 30867596A JP 3754773 B2 JP3754773 B2 JP 3754773B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic system
- circuit
- level crossing
- train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複線或いは単線の警報区間への列車の進入に応じて踏切保安装置、特に踏切警報装置を制御する電子式踏切制御装置に関するものである。
【0002】
【従来の技術】
従来から多く用いられている踏切制御装置は、リレーにより構成されていたが、このリレー式の踏切制御装置に代わって、CPUを用いた電子式のものが既に開発され、実用化されている。これは、2つの論理系を有し、2つの論理系の各同一部分の信号を比較して、信号に不一致があれば、故障と判定するものであった。
【0003】
【発明が解決しようとする課題】
ところが、CPUを用いた電子式踏切制御装置は論理をソフトにより実現しているため、ソフトのバグが問題となるが、ソフトのバク根絶は困難である。この対策として、2つの論理系をハードウエアロジック回路により構成することを本発明者は考えている。論理をすべてハードウエアのみで構成すると、ハードウエア試験でそのフエールセーフ性が確認できるので、フエールセーフ性に優れたものにすることができる。しかし、始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際に、取込出力がハードウエアで構成された2つの論理系の間で過渡的にずれることがあり、このズレによっても故障と判定すると、システムダウンが比較的多い頻度で発生するおそれがあった。
【0004】
本発明の目的は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる2つの論理系のデータ不一致を救済することができる電子式踏切制御装置を提供することである。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込み、該データにより前記始動点と前記終動点の間の警報区間内に列車が存在するか否かを検出し、検出結果に応じた信号を出力する第1論理系と、該第1論理系と同一の構成の第2論理系と、前記第1論理系と第2論理系の各同一部分の信号を比較し、該信号に不一致があると、故障と判定する比較器とを備えた電子式踏切制御装置であって、前記第1論理系及び第2論理系をハードウエアロジック回路により構成し、前記始動点の踏切制御子からのデータを取り込んだ際に、前記第1論理系と第2論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、前記終動点の踏切制御子からのデータを取り込んだ際に、前記第1論理系と第2論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させる不一致吸収部を、前記第1論理系及び第2論理系の入力回路内に設けたことを特徴とするものである。
【0006】
【発明の実施の形態】
図1は、始動点及び終動点の位置を示す図である。踏切1に対してその前方所定距離に下り始動点A及び上り始動点Cが定められ、そこに閉電路形の踏切制御子2,4が設置される。また、踏切1の後方に下り終動点B及び上り終動点Dが定められ、そこに開電路形の踏切制御子3,5が設置される。下り始動点Aと下り終動点Bとの間は下りの警報区間を形成し、上り始動点Cと上り終動点Dとの間は上りの警報区間を形成する。6は軌道である。
【0007】
図2は、本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。電子式踏切制御装置7の入力側には、直流24Vの電源入力、踏切制御子2〜5の反応リレーAPR,BPR,CPR,DPRからのデータ、接近鎖錠リレーASRからのデータが入力し、出力側では、下り追跡R(Rはリレーの意、以下同様)、上り追跡Rが接続されると共に、故障と判定した場合に通電が断たれる正常R(内蔵)の接点にR回路、集中監視制御装置、動作記憶装置がそれぞれ接続される。R回路とは、踏切警報機(不図示)を動作させる警報リレーRの回路である。
【0008】
図3は、R回路を示すものである。警報区間に列車がいない時には、反応リレーAPR,CPRは通電状態であり、反応リレーBPR,DPRは不通電状態であるので、電子式踏切制御装置7は列車なしと判定し、下り追跡R及び上り追跡Rに共に通電し、図3のこれらリレーの接点を共に閉状態とする。図3のそれ以外の接点も閉状態であるので、警報リレーRは通電状態であり、これにより踏切警報機は不動作状態となる。今、例えば、下り列車が下り始動点Aに進入することにより、踏切制御子2の動作が断たれると、電子式踏切制御装置7は列車ありと判定し、下り追跡Rの通電を断つ。これにより図3の下り追跡Rの接点が開状態となり、警報リレーRの通電が断たれて、それに応じて下り用の踏切警報機が動作を開始する。下り列車が下り終動点Bに到達すると、踏切制御子3は動作し、電子式踏切制御装置7は列車なしと判定し、下り追跡Rを通電する。しかし、この時点で反応リレーBPRの図3の接点は列車通過中のため開状態であり、警報リレーRの非通電状態は保持されている。そして、下り列車が下り終動点Bを通過すると、図3の反応リレーBPRの接点が閉状態となり、警報リレーRは通電状態に復帰して、それに応じて下り用の踏切警報機が動作を停止する。
【0009】
図4は、本発明の実施の一形態である電子式踏切制御装置7のブロック図である。ハードウエアロジック回路から構成された第1論理系8と、該第1論理系8と同一構成の第2論理系9と、第1論理系8と第2論理系9の各同一部分の信号を比較し、これらの信号に不一致があると、故障と判定するフエールセーフ比較器回路10と、第1論理系8、第2論理系9及びフエールセーフ比較器回路10にクロックパルスを供給するクロック発生回路11と、図2で説明した下り追跡R及び上り追跡Rを制御すると共に、内蔵の正常Rを制御する出力制御回路12(リレードライバ)と、正常Rと、LED表示回路13とから成る。
【0010】
論理系8,9は、取込部14a、不一致吸収部14b、照査部14cを有するフォトカプラ入力回路14、切換回路15、二段動作マスク回路16、列車カウント回路17、シーケンスエラー検知回路18及び検査パターン発生回路19の各ハードウエアロジック回路から構成される。
【0011】
次に電子式踏切制御装置7の全体的な動作を説明する。
(1)列車進入(追跡開始)
例えば、下り列車が下り始動点Aに進入すると、フォトカプラ入力回路14は踏切制御子2〜5などからのデータを所定時間間隔(100ms)で取り込んでいるから、そのデータは切換回路15を経て二段動作マスク回路16でマスク処理により踏切制御子の二段動作(あおり)が除去され、列車カウント回路17に入力される。
【0012】
列車カウント回路17は二段動作マスク回路16からのデータ入力により「列車1本」とカウントする。その結果、出力制御回路12は下り追跡Rの通電を断ち、警報リレーRの通電も断って、踏切警報機を動作させる。同時に、列車カウント回路17は、LED表示回路13に「下り1本」を表示させると共に、検査モードに移行しないように検査パターン発生回路19に切換抑止をかける。
(2)終動点到達(追跡終了)
下り列車の先頭が下り終動点Bに到達すると、踏切制御子3は動作し、そのデータは列車カウント回路17に入力されて、列車カウント数を0とする。これにより、出力制御回路12は下り追跡Rを通電する。同時に、LED表示回路13は「列車なし」を表示する。しかし、二段動作マスク回路16がまだ動作中のために検査モードへの移行は抑止されたままである。
(3)列車通過
列車の最後尾が下り終動点Bを通過すると、踏切制御子3は動作を停止し、警報リレーRへの通電が復帰する。また、二段動作マスク回路16は、マスク時間が終了した時点で、検査パターン発生回路19への切換抑止を解除する。これで電子式踏切制御装置7は定位に復帰したことになる。
(4)定位(列車進入前)
列車なしの時で、フォトカプラ入力回路14の照査部14cの動作中(後述)に、検査パターン発生回路19は、切換回路15を検査パターン発生回路19側に切り換え、EPROMに記憶された検査パターン信号を読み出して、二段動作マスク回路16以降の回路に供給し、検査パターン信号に従った動作を第1論理系8及び第2論理系9に行わせる。フエールセーフ比較器回路10は第1論理系8と第2論理系9の二段動作マスク回路16以降の各部分の信号を比較し、不一致を検出した時には、故障と判定し、出力制御回路12により正常R、下り追跡R、上り追跡Rの通電をすべて停止させる。これにより、警報リレーRは通電が断たれ、踏切警報機は動作する。なお、検査モード時には、LED表示回路13は点滅して、検査モードであることを表示する。検査モードの時、検査パターン信号の注入は瞬時であるので、下り追跡R、上り追跡Rの通電状態には影響しない。
(5)シーケンス異常の場合
シーケンスエラー検知回路18は、正常なシーケンスパターンを記憶しており、外部入力の異常により正常なシーケンスパターンと異なるシーケンスが行われると、これを検知して、出力制御回路12により正常Rのみの通電を停止させる。
【0013】
次に、フォトカプラ入力回路14の詳細を図5及び図6により説明する。
【0014】
図5において、踏切制御子2〜5の反応リレーAPR,BPR,CPR,DPRからのデータ及び接近鎖錠リレーASR入力は第1論理系8(以下1系という)のフォトカプラ20と第2論理系9(以下2系という)のフォトカプラ21にそれぞれ入力し、電気的に絶縁されて、同期クリア部22,23にてクロックパルスに同期してクリアされ、取込ラッチ24,25により所定周期(100ms)で取り込まれる。取り込まれたデータは、不一致吸収部26,27に入力される。不一致吸収部26,27は、具体的には図6に示されるような回路であり、下り始動点のデータに関してはオアゲート28,29、EXオアゲート30,31が設けられ、下り終動点のデータに関してはアンドゲート32,33、EXオアゲート34,35、インバータ36,37が設けられ、上り始動点のデータに関してはオアゲート38,39、EXオアゲート40,41が設けられ、上り終動点のデータに関してはアンドゲート42,43、EXオアゲート44,45、インバータ46,47が設けられる。
【0015】
不一致吸収部26,27は、始動点のデータを取込ラッチ24,25により取り込んだ際に、取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点のデータを取り込んだ際に、取込データに不一致がある場合に、該データを列車不到達データに一致させるものである。図6において具体的に説明すると、取込ラッチ24,25にて取り込んだ下り始動点の1系と2系のデータが一致している場合には、EXオアゲート30,31の出力はローレベルとなるので、オアゲート28,29の出力は下り始動点のデータ通りのものとなる。また、例えば、下り始動点の1系データが「列車不進入」(ローレベル)で、下り始動点の2系データが「列車進入」(ハイレベル)で、不一致となった場合には、EXオアゲート30,31の出力はハイレベルとなるので、オアゲート28,29の出力は、取込データが何かにかかわらず、ハイレベル(列車進入)となる。つまり、始動点のデータが不一致の場合には安全側の「列車進入」にデータが加工される。
【0016】
取込ラッチ24,25にて取り込んだ下り終動点の1系と2系のデータが一致している場合には、EXオアゲート34,35の出力はローレベルとなり、インバータ36,37の出力はハイレベルとなるので、アンドゲート32,33の出力は下り終動点のデータ通りのものとなる。また、例えば、下り終動点の1系データが「列車到達」(ハイレベル)で、下り終動点の2系データが「列車不到達」(ローレベル)で、不一致となった場合には、EXオアゲート34,35の出力はハイレベルとなり、インバータ36,37の出力はローレベルとなるので、アンドゲート32,33の出力は、取込データが何かにかかわらず、ローレベル(列車不到達)となる。つまり、終動点のデータが不一致の場合には安全側の「列車不到達」にデータが加工される。
【0017】
CPUを用いた従来の電子式踏切制御装置のフォトカプラ入力回路の場合には、データ取込時に1系と2系のデータが不一致となった場合、そのデータを捨てて、次の取込データを待つようにしていたが、本発明のようにハードウエアロジック回路によりフォトカプラ入力回路を構成した場合には、不一致のデータを捨てることができない。したがって、上記のように、不一致のデータを安全側に加工して利用するようにしている。
【0018】
再び図5に戻り、フォトカプラ20,21の照査について説明する。照査は、フォトカプラ20,21の2次側短絡故障を検知するための機能で、鉄道信号用の電子機器、例えば電子連動装置や電子式踏切制御装置等で既に使用されている。照査部14c(図4)は、照査フォトカプラ44,45、同期クリア部22,23、照査レジスタ46,47により構成される。照査動作は、100msの周期で50msの幅の照査信号を照査フォトカプラ44,45に入力させて、その2次側をオフとすることによって、全てのフォトカプラ20,21の1次側をオフとする。この時、フォトカプラ20,21の2次側出力は、正常ならばハイレベル、短絡故障ならばローレベル、となる。これらの照査データが取込ラッチ24,25に取り込まれ、照査レジスタ46,47によりパラレル−シリアル変換されて、フエールセーフ比較器回路10に出力される。その後、取込ラッチ24,25に取り込まれた照査データは同期クリア部22,23によりクリアされて、制御子データを取り込む状態が準備される。1系と2系の照査データが不一致であれば、フエールセーフ比較器回路10は故障と判定する。なお、フォトカプラ20,21の2次側オープン故障は安全側であるので、検出しなくても問題はない。
【0019】
図示の実施の形態によれば、第1論理系8と第2論理系9とをハードウエアロジック回路(14〜19)により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性に優れたものとすることができる。そして、不一致吸収部26,27により、始動点のデータが1系と2系で不一致の場合には安全側の「列車進入」にデータを加工し、終動点のデータが1系と2系で不一致の場合には安全側の「列車不到達」にデータを加工するようにしたから、始動点及び終動点のデータを取り込んだ際の1系と2系の取り込み出力にズレがあっても、そのズレによるデータ不一致を救済することができる。
【0020】
【発明の効果】
以上説明したように、本発明によれば、第1論理系及び第2論理系をハードウエアロジック回路により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性の優れたものとすることができる。そして、始動点の踏切制御子からのデータを取り込んだ際に、第1論理系と第2論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点の踏切制御子からのデータを取り込んだ際に、第1論理系と第2論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させるようにしたから、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる2つの論理系のデータ不一致を救済することができる。
【図面の簡単な説明】
【図1】始動点及び終動点の位置を示す図である。
【図2】本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。
【図3】警報リレーの回路を示す図である。
【図4】本発明の実施の一形態である電子式踏切制御装置のブロック図である。
【図5】図4のフォトカプラ入力回路の一例を示すブロック図である。
【図6】図5の不一致吸収部の具体例を示す回路図である。
【符号の説明】
1 踏切
2,4 閉電路形の踏切制御子
3,5 開電路形の踏切制御子
6 軌道
7 電子式踏切制御装置
8 第1論理系
9 第2論理系
10 フエールセーフ比較器回路
11 クロック発生回路
12 出力制御回路
13 LED表示回路
14 フォトカプラ入力回路
15 切換回路
16 二段動作マスク回路
17 列車カウント回路
18 シーケンスエラー検知回路
19 検査パターン発生回路
20,21 フォトカプラ
24,25 取込ラッチ
26,27 不一致吸収部
A 下り始動点
B 下り終動点
C 上り始動点
D 上り終動点
APR,BPR,CPR,DPR 反応リレー
R 警報リレー[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a railroad crossing safety device, and more particularly to an electronic railroad crossing control device that controls a railroad crossing warning device in response to a train entering a double-track or single-wire warning section.
[0002]
[Prior art]
Conventionally, a level crossing control device that has been widely used has been constituted by a relay. However, instead of this relay type crossing control device, an electronic type using a CPU has already been developed and put into practical use. This has two logic systems, and the signals of the same parts of the two logic systems are compared, and if there is a mismatch between the signals, a failure is determined.
[0003]
[Problems to be solved by the invention]
However, since an electronic level crossing control device using a CPU realizes logic by software, a bug of software becomes a problem, but eradication of software is difficult. As a countermeasure against this, the present inventor considers that two logic systems are configured by hardware logic circuits. If the logic is composed entirely of hardware, the failsafe property can be confirmed by the hardware test, so that it can be made excellent in the failsafe property. However, when the data from the level crossing controller installed at the start point and the end point is taken in, the fetch output may be transiently shifted between the two logical systems configured by hardware. If it is determined that there is a failure due to the deviation, there is a possibility that the system will be down with a relatively high frequency.
[0004]
The object of the present invention is to detect data inconsistency between two logical systems due to a shift even if there is a shift in the fetch output when fetching data from a level crossing controller installed at the starting point and the end point for a level crossing. It is an object of the present invention to provide an electronic level crossing control device that can be relieved.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the present invention takes in data from a level crossing controller installed at a start point and an end point for a level crossing, and uses the data within an alarm section between the start point and the end point. A first logic system that detects whether or not a train is present in the vehicle and outputs a signal according to the detection result; a second logic system having the same configuration as the first logic system; and the first logic system and the first logic system An electronic level crossing control device comprising a comparator that compares signals of the same parts of two logic systems and determines that a failure occurs if the signals do not match, the first logic system and the second logic system Is constituted by a hardware logic circuit, and when the data from the crossing controller at the starting point is fetched, if there is a mismatch in fetched data between the first logic system and the second logic system, The data is matched with the train approach data, and the data from the end point crossing control When there is a mismatch in the captured data between the first logical system and the second logical system when the data is captured, a mismatch absorbing unit that matches the data with the train non-arrival data is provided in the first logical system. It is provided in the input circuit of the system and the second logic system.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing the positions of the start point and the end point. A descending starting point A and an ascending starting point C are determined at a predetermined distance in front of the level crossing 1, and closed-circuit-type level crossing controllers 2 and 4 are installed there. Further, a descending end point B and an ascending end point D are determined behind the level crossing 1, and open-circuit type
[0007]
FIG. 2 is a diagram showing an example of the connection between the electronic level crossing control device of the present invention and an external circuit. On the input side of the electronic level crossing control device 7, a DC 24V power input, data from the reaction relays APR, BPR, CPR, DPR of the level crossing controllers 2 to 5, and data from the approaching lock relay ASR are input. On the output side, downstream tracking R (R is a relay meaning, the same shall apply hereinafter) and upstream tracking R are connected, and an R circuit is concentrated on a normal R (built-in) contact that is de-energized when a failure is determined. A monitoring control device and an operation storage device are connected to each other. The R circuit is a circuit of an alarm relay R that operates a railroad crossing alarm (not shown).
[0008]
FIG. 3 shows an R circuit. When there is no train in the alarm section, the reaction relays APR and CPR are in the energized state and the reaction relays BPR and DPR are in the unenergized state. The tracking R is energized together, and the contacts of these relays in FIG. 3 are both closed. Since the other contacts in FIG. 3 are also closed, the alarm relay R is in an energized state, thereby causing the level crossing alarm to be inoperative. Now, for example, when the operation of the level crossing controller 2 is cut off when the down train enters the down start point A, the electronic level crossing control device 7 determines that there is a train, and cuts off the energization of the down tracking R. As a result, the contact point of the downward tracking R in FIG. 3 is opened, the energization of the alarm relay R is cut off, and the downward crossing alarm is started accordingly. When the descending train reaches the descending end point B, the level crossing controller 3 operates, the electronic level crossing control device 7 determines that there is no train, and energizes the down tracking R. However, at this time, the contact of the reaction relay BPR in FIG. 3 is in an open state because the train is passing, and the de-energized state of the alarm relay R is maintained. When the descending train passes the descending end point B, the contact of the reaction relay BPR in FIG. 3 is closed, the alarm relay R returns to the energized state, and the descending level crossing alarm operates accordingly. Stop.
[0009]
FIG. 4 is a block diagram of the electronic level crossing control device 7 according to an embodiment of the present invention. The first logic system 8 composed of hardware logic circuits, the
[0010]
The
[0011]
Next, the overall operation of the electronic level crossing control device 7 will be described.
(1) Train approach (start tracking)
For example, when the down train enters the down start point A, the photocoupler input circuit 14 takes in data from the level crossing controllers 2 to 5 at a predetermined time interval (100 ms), and the data passes through the
[0012]
The train count circuit 17 counts “one train” in response to data input from the two-stage
(2) End point reached (end of tracking)
When the head of the down train reaches the down end point B, the railroad crossing controller 3 operates and the data is input to the train count circuit 17 to set the train count number to zero. As a result, the output control circuit 12 energizes the downstream tracking R. At the same time, the
(3) When the tail of the train passing train passes the descending end point B, the railroad crossing controller 3 stops its operation and the energization to the alarm relay R is restored. In addition, the two-stage
(4) Localization (before entering the train)
When there is no train and the
(5) In case of sequence abnormality The sequence
[0013]
Next, details of the photocoupler input circuit 14 will be described with reference to FIGS.
[0014]
In FIG. 5, the data from the reaction relays APR, BPR, CPR, DPR of the level crossing controllers 2 to 5 and the input of the approaching lock relay ASR are the
[0015]
When the start point data is taken in by the
[0016]
When the data of the down end points 1 and 2 captured by the capture latches 24 and 25 coincide with each other, the outputs of the EX OR gates 34 and 35 are at a low level, and the outputs of the inverters 36 and 37 are Since it is at a high level, the outputs of the AND
[0017]
In the case of a photocoupler input circuit of a conventional electronic level crossing control device using a CPU, if the data of system 1 and system 2 do not match at the time of data capture, the data is discarded and the next captured data However, when the photocoupler input circuit is configured by the hardware logic circuit as in the present invention, the mismatched data cannot be discarded. Therefore, as described above, the inconsistent data is processed and used on the safe side.
[0018]
Returning to FIG. 5 again, the verification of the
[0019]
According to the illustrated embodiment, since the first logic system 8 and the
[0020]
【The invention's effect】
As described above, according to the present invention, since the first logic system and the second logic system are configured by hardware logic circuits, it is possible to achieve software-less and excellent hardware safety. It can be. And, when the data from the crossing controller at the starting point is taken in, if there is a mismatch in the fetched data between the first logical system and the second logical system, the data is matched with the train approach data, When the data from the crossing controller at the end point is captured, if there is a mismatch in the captured data between the first logical system and the second logical system, the data is matched with the train non-arrival data. Therefore, even if there is a deviation in the fetch output when fetching data from the level crossing controller installed at the starting point and the end point for the level crossing, the data mismatch between the two logical systems due to the deviation is remedied. be able to.
[Brief description of the drawings]
FIG. 1 is a diagram showing positions of a start point and an end point.
FIG. 2 is a diagram showing an example of a connection between an electronic level crossing control device of the present invention and an external circuit.
FIG. 3 is a diagram showing a circuit of an alarm relay.
FIG. 4 is a block diagram of an electronic level crossing control apparatus according to an embodiment of the present invention.
5 is a block diagram showing an example of the photocoupler input circuit of FIG. 4. FIG.
6 is a circuit diagram showing a specific example of the mismatch absorbing unit in FIG. 5;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Level crossing 2, 4 Closed circuit
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30867596A JP3754773B2 (en) | 1996-11-06 | 1996-11-06 | Electronic level crossing control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30867596A JP3754773B2 (en) | 1996-11-06 | 1996-11-06 | Electronic level crossing control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10129484A JPH10129484A (en) | 1998-05-19 |
JP3754773B2 true JP3754773B2 (en) | 2006-03-15 |
Family
ID=17983941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30867596A Expired - Lifetime JP3754773B2 (en) | 1996-11-06 | 1996-11-06 | Electronic level crossing control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3754773B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107380207A (en) * | 2017-07-19 | 2017-11-24 | 郑州盛源万通科技有限公司 | Anti-jump method, apparatus and track circuit |
-
1996
- 1996-11-06 JP JP30867596A patent/JP3754773B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10129484A (en) | 1998-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4270715A (en) | Railway control signal interlocking systems | |
JPH0566079B2 (en) | ||
US4897640A (en) | Method and electrical circuit for the reliable detection of process states within freely couplable units | |
EP0382972B1 (en) | A system comprising a processor | |
JP3754773B2 (en) | Electronic level crossing control device | |
JP3825919B2 (en) | Interlock processing circuit | |
CN110239575B (en) | Logic control equipment and system based on two-by-two-out-of-two | |
KR20090062901A (en) | Fault detection circuit of railroad signal controller | |
US5671348A (en) | Non-vital turn off of vital output circuit | |
JP2017036013A (en) | Back-up operation monitoring device, and crossing safety device equipped with back-up operation monitoring device | |
Akita et al. | Safety and fault-tolerance in computer-controlled railway signalling systems | |
CN118075323B (en) | Platform door communication module monitoring and control system and method | |
JP2664339B2 (en) | Train approach warning device | |
JPH10138922A (en) | Electronic railroad-crossing controller | |
JP2664341B2 (en) | Train approach warning device | |
KR100835383B1 (en) | Fault tolerance controller of double onboard equipment for railway signaling system using extra time | |
KR20060072974A (en) | Device for controlling fault by using majority logic at onboard equipment of train in rcbtc system | |
JP2664340B2 (en) | Train approach warning device | |
KR100277457B1 (en) | Interlocking system control device and method of railway | |
JPH0373210B2 (en) | ||
Min et al. | A fail-safe microprocessor-based system for interlocking on railways | |
CN117536517A (en) | Track traffic gating unit for processing key signals in parallel by using double channels | |
SU1091127A1 (en) | Device for monitoring parameters | |
KR970004055Y1 (en) | Electronic switching circuit | |
CN117885766A (en) | Platform door gap detection system and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |