JP3752849B2

JP3752849B2 - Pattern defect inspection apparatus and pattern defect inspection method

Info

Publication number: JP3752849B2
Application number: JP18855898A
Authority: JP
Inventors: 晴夫依田; 真理野副
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-07-04
Filing date: 1998-07-03
Publication date: 2006-03-08
Anticipated expiration: 2018-07-03
Also published as: JPH1187446A

Description

【０００１】
【発明の属する技術分野】
本発明は、繰り返しパターンを含む部分が所定ピッチにて配列された被検査物の欠陥を抽出する装置に係わり、特にウェハ上に集積された半導体回路パターンの外観検査に好適なパターン欠陥検査装置に関する。
【０００２】
【従来の技術】
半導体集積回路（例えばＬＳＩなど）の製造に於いては、回路パターンを形成する各工程毎に形成パターンの欠陥を抽出し、その欠陥の発生原因を取り除くことが、最終製品である半導体集積回路の良品歩留まりを向上させるために重要である。
【０００３】
従来、半導体回路パターンの欠陥を自動抽出するためには、例えば本発明と同一発明者らによる特開昭59−192943号公報に記載されたような欠陥検査装置が既に実用化されている。このような欠陥検査装置の原理はおよそ次の通りである。まず、等速移動台上に被検査物である半導体ウェハを固定し、被検査物を等速で移動しながら移動に直交する方向にラインセンサで被検査物の表面を走査してその映像信号を入力する。この様にすると、通常半導体ウェハ上には同一パターンが一定ピッチで繰り返されているので、入力信号には同じ波形の信号が繰り返し現れる。従って、この入力信号と繰り返しピッチ分だけ遅らされた入力信号とを比較することによって、信号差の大きい部分として欠陥部分を抽出することができる。
【０００４】
この原理に従ったパターン欠陥検査装置は人間に比べて超高速に欠陥を抽出することが出来るので、必須の評価装置として既に多くの半導体集積回路の生産ラインで実用化されている。しかし、欠陥検査装置から出力される欠陥情報は欠陥座標が主であるため、欠陥の生起原因を究明するためには、欠陥検査装置から出力される欠陥座標データのリストを基に、さらにレビュー装置と呼ばれる別の装置で、一つ一つの抽出欠陥を目視再検査する必要があった。
【０００５】
【発明が解決しようとする課題】
従来技術では、ユーザが本当に欲しい欠陥データを得るためには、欠陥検査装置からの欠陥座標データリストを基に、レビュー装置による目視再検査を行わなければならなかった。そのため、欠陥発生原因究明には欠陥検査装置の処理時間の他に膨大な時間と労力が必要となるという問題があった。更に、目視による再検査が多くの時間を必要とするため、パターン欠陥検査装置で抽出した全ての欠陥を目視再検査することが出来ず、ランダムに選択された欠陥だけの再検査で全体の欠陥発生状況を推定しなければならなかった。そのために、生起確率の低い重要な欠陥の情報を見逃してしまうという問題があった。
【０００６】
本発明の目的は、半導体回路パターン形成工程において、レビュー装置による目視再検査を省略して、検出したパターン欠陥の詳細な解析を迅速化することである。
【０００７】
【課題を解決するための手段】
そのため本発明では、高速のパターン欠陥検査装置に、欠陥の検出に同期して欠陥の画像的特徴量を計算する手段と、計算された特徴量によって欠陥をクラスタに分類する手段とを付加する構成とした。
【０００８】
この様にすれば、パターン欠陥検査装置だけで欠陥解析が出来るので、簡単な欠陥解析であればレビュー装置による目視検査を省略して原因究明が可能になる。さらに、欠陥検査装置による分類を考慮してレビュー装置による再検査欠陥を選択するようにすれば、特異な欠陥を見落とすこともなくなり、全体としての欠陥発生原因の究明作業が大幅に迅速化し、前述の課題が解決できる。
【０００９】
【発明の実施の形態】
（実施例）
ラスタ走査方式で高速かつ連続的に入力される画像データ列から、画像データ中に含まれる個々の図形の特徴量を画像データ入力とほぼ同時に計算する処理は、本発明と同一の発明者らによる特開昭63−217479号公報に記載されており、既に公知の技術である。この技術を適用すれば、パターン欠陥検査装置は欠陥検出速度を低下させることなく、欠陥の画像的特徴量を計算する事が出来る。また、画像に含まれる欠陥の画像的特徴量を基に欠陥をクラスタに分類する技術はいわゆるクラスタリング技術であり、当該技術分野では様々なアルゴリズムが知られている。したがって、本発明の対象とするパターン欠陥検査装置は公知の技術の組み合わせによって容易に実現することが出来る。本発明はこの装置において、欠陥抽出の方法に特徴をもつものである。
【００１０】
欠陥のクラスタへの分類方法に関しては、欠陥領域の各特徴量をそれぞれの座標軸に割り当てた特徴空間を考え、各欠陥データをその中の一点として表したときの密集状態から自動的にクラスタ分類する方法を選択することもできるし、予め先見情報として特徴空間内の欠陥のクラスタ毎の生起分布を計測しておき、その先見情報によって既知の欠陥クラスタに欠陥を分類することもできる。前者は新規の半導体パターン形成プロセスを評価するために有効であり、後者は定常的に同一プロセスを検査するために有効である。
【００１１】
欠陥を分類するための特徴量としては、形状を表すものとして寸法，面積，周囲長が有効であり、欠陥の種類や発生領域を示すものとして欠陥及び対応正常領域の濃淡値が有効である。通常、領域の平均的な濃淡値は濃淡値の総和を計算し、その結果を面積の計算値で割り算することで求める。さらにまた、欠陥領域と正常領域の濃淡値の差の絶対値の総和や２乗値の総和は欠陥程度の判定に有効と考えられる。
【００１２】
前述の撮像装置は、被検査物の表面を細く絞った電子線あるいは光ビームで一次元的に走査し、その結果として得られる電子流強度あるいは光強度の変化を映像信号として入力するものでも良いし、被検査物に電子線あるいは照明光を照射し、それによって生じる電子線像あるいは光学像をアレイセンサ上に投影し、アレイセンサを電子的に走査することによって映像信号を入力するものであっても良い。いずれの場合でも被検査物の表面パターンを一次元的に走査して映像信号を得ることには変わりはない。
【００１３】
欠陥の特徴量計算に用いられる画像の濃淡値は、通常は前述の映像信号を変換したディジタル画像信号であるが、欠陥検出に用いられるディジタル画像信号とは違った画像信号を使うこともできる。例えば、入力画像信号を空間的に平滑化やエッジ強調処理して得た濃淡値でも良い。さらに撮像手段が複数の映像信号を同時に入力できるパターン欠陥検査装置であれば、欠陥部抽出に用いられる映像信号とは異なる映像信号を用いることもできる。例えば、二次電子信号と反射電子信号とを別の映像信号として得られる電子顕微鏡装置を撮像装置として用いる場合には一方を欠陥部抽出に使い、他方を欠陥特徴量計算に用いることもできる。また、光の検査装置のように色情報が使用可能なものであれば、各色成分あるいはその線形結合を特徴量計算のための濃淡画像データとして使用することもできる。この様に多様な濃淡画像データから分類のための特徴量を計算するようにすれば、欠陥分類の精度の更に向上したパターン欠陥検査装置を提供することが出来る。
【００１４】
なお、本発明の発明者らによる公知文献「オートマチック・ウェハ・インスペクション・システム・ユージング・パイプラインド・イメージ・プロセッシング・テクニック」，アイ・イー・イー・イー・トランザクション・ピー・エー・エム・アイ，第１０巻，第１号，１９８８年１月（“An Automatic Wafer Inspection System Using Pipelined Image Processing Techniques”，IEEE Trans. PAMI，Vol.１０, NO.１, January １９８８）には、欠陥領域の面積，寸法、さらに設計パターンを基にした欠陥特徴量計算と、それを用いた欠陥分類の考え方が示されている。しかし、この分類は、個々の欠陥の致命性を判断して欠陥検査装置としての信頼性を高めるための手段であって、欠陥の生起原因を追求するための手段としては不十分であった。本発明では、そのため新たに、欠陥パターン部および対応する正常パターン部の濃淡情報に基づく画像的特徴量を欠陥領域の抽出とほぼ同時に計算する手段、さらに計算された特徴量を基に、検出された欠陥を特徴空間内でのクラスタに自動分類する手段，クラスタ分類された欠陥を表示する手段を持たせて、欠陥生起原因究明を迅速化できるようにしたものである。
【００１５】
図１は本発明の第一の実施例を示し、パターン欠陥検査装置を構成する各機器の構成図である。本実施例は被検査物を電子線で走査して映像信号を得る場合の例である。本実施例では被検査物１は具体的には半導体ウェハである。この被検査物１は移動可能な試料台２上に置かれ、被検査物１の表面パターンが細く絞った電子線４によって試料台２の移動方向と交差した方向に繰り返し走査される。電子線の走査によって発生した電子流は半導体センサＤ１に検知され、半導体ウェハ表面パターンの映像信号として高速ＡＤ変換器６に入力される。この様にすると、被検査物が等速で移動しているので、映像信号は一定幅で無限に長いラスタ走査画像信号として入力されることになる。
【００１６】
図２は電子線の走査による画像入力を説明する半導体ウェハ表面パターンの斜視図である。被検査物が半導体ウェハパターンの場合、ウェハ上には図２のＰ１，Ｐ２，Ｐ３のように同じパターンが繰り返されて配置されているので、ウェハを一定速度で移動しながら電子線４で繰り返し走査すると、繰り返しピッチ毎に同じパターンの映像信号がセンサＤ１に検知される。従って、図１に示すようにＡＤ変換器６によってディジタル信号に変換された映像信号を一旦遅れ回路７を通した後に１繰り返しピッチ分の遅れ回路８を通すようにすると、遅れ回路７の出力信号Ｓ１と遅れ回路８の出力信号Ｓ２とは１ピッチずれた同一パターンの映像信号ということになる。従って、欠陥検出回路９によって出力信号Ｓ１と出力信号Ｓ２を精密に比較すれば、その濃淡差の大きさから欠陥領域を「１」とする欠陥画像信号Ｓ３を生成することが出来る。これらの処理は、全て映像信号の入力と同期して画素単位にパイプライン方式で実行される。従って、欠陥画像は入力画像からほぼ一定時間だけ対応位置の遅れたラスタ走査画像として出力される。
【００１７】
この時欠陥領域を正確に検出するためには出力信号Ｓ１と出力信号Ｓ２の位置関係を精密に調整することが必要であり、そのために位置ずれ回路１０が用いられる。位置ずれ回路１０は内部に遅れ回路８に相当する遅延回路を持ち、予め出力信号Ｓ１と出力信号Ｓ２の位置ずれを検出し、遅れ回路８の遅れ量を最適に調整する回路である。また、前述の遅れ回路７は位置ずれ回路１０が位置ずれ量を検出してから遅れ回路８を調整するまでの時間遅れを補正するために設けられたものである。これらの欠陥抽出原理については、既に前述の公知例である特開昭59−192943号公報、及び、公知文献「オートマチック・ウェハ・インスペクション・システム・ユージング・パイプラインド・イメージ・プロセッシング・テクニック」，アイ・イー・イー・イー・トランザクション・ピー・エー・エム・アイ，第１０巻，第１号，１９８８年１月（“An Automatic Wafer Inspection System Using Pipelined Image Processing Techniques”，IEEE Trans. PAMI，Vol.１０, NO.１, January １９８８)に詳しく述べられている。欠陥抽出回路９としては、濃淡値の変動や位置ずれ回路１０によって検出された１画素以下のずれ量、さらにパターンの微細な形状変動を補償するための付加的演算，検出された欠陥画像の欠陥像の整形，雑音パターンの除去など、現実には多くの処理が入れられるが、ここでは本発明をわかりやすくするために省略している。
【００１８】
図３は、この原理に従った欠陥検出の方法を説明する入力画像信号を画像として表した斜視図である。図３（ａ）は無限に長いラスタ走査画像として入力される入力画像信号２５とそれに重畳する欠陥部２７を示している。図３（ｂ）は図３（ａ）のような入力画像信号２５から出力される欠陥画像信号２６を示している。入力画像中に欠陥部２７があると、やや遅れて検出欠陥像２８が出力されるが、繰り返しピッチ遅れた時点で入力欠陥像が参照画像を示す出力信号Ｓ２として使われるために、再び擬似の欠陥検出像２９が得られる。この２つの欠陥は単独では真偽が判別できないが、真の欠陥はパターンを形成する製造装置の構成から繰り返しピッチ離れたところに必ずペアで検出されるので、最終的な検出欠陥リストから一定の規則で擬似欠陥を除去すると、真の欠陥だけを得ることができる。
【００１９】
図４はラインセンサによる画像入力方法を説明する半導体ウェハ表面パターンの斜視図である。このようなパターン欠陥検査は、もちろん電子線や光を一次元方向に走査することだけではなく、図４のように被検査物の像を光学レンズ２１を用いてラインセンサ２２上に投影し、ラインセンサ２２で像を検出してもよい。
【００２０】
図１に示した欠陥抽出回路９の出力である欠陥画像信号Ｓ３は特徴量計算回路１１に入力され、欠陥画像Ｓ３から個々の欠陥の位置，寸法，面積が実時間で計算される。本発明に於いては、さらに、これらの特徴に加えて各欠陥領域ごとの入力画像濃度を示す出力信号Ｓ１，参照画像濃度を示す出力信号Ｓ２，差分絶対値画像濃度を示す出力信号Ｓ４，欠陥検出とは異なるセンサから入力され遅れ調整回路１５を通って時間調整された映像信号の濃度，設計パターン発生回路１６から出力される設計パターン濃度などの総和値を欠陥特徴量として計算する機能を特徴量計算回路１１に持たせた。
【００２１】
この特徴量計算回路１１は、一定の画素クロックに従ってラスタ走査的に入力される欠陥画像データを基に、欠陥画像が現れるたびに欠陥画像の入力に同期して実時間で欠陥特徴量を計算するものであり、その内容については既に前述した公知例である特開昭63−217479号公報に記載されているとおりである。
【００２２】
計算された特徴量は、計算が完結するごとに結果メモリ１２に格納され、１単位の領域の検査が終了する毎に制御計算機１３に読み込まれる。制御計算機１３は、パターン欠陥検査装置全体を制御する計算機であり、試料台制御回路３によって試料台の動作を制御し、タイミング発生回路１４によって全体の検査処理実行タイミングを制御し、また設計パターン生成回路１６へのパターンデータ格納などを行い、検査装置としての機能を実現する。また、画像認識回路１８は、計算機からの制御により内部の画像メモリに被検査物上の特定パターンの位置の画像データを入力し、予め記憶された基準パターンとなるテンプレートパターンとの相関演算などによって、特定パターンの画像上での位置を精密に計測するものである。特定パターンの存在すべき位置と実際に計測された位置とのずれ量は、試料台２の位置座標と被検査物上の特定パターンの位置座標から計算され、制御計算機１３に入力される。
【００２３】
タイミング発生回路１４は制御計算機１３からの情報と試料台２の位置を制御する試料台制御回路３からの試料台２の位置情報に基づき、電子線偏向制御回路５で偏向する電子線４の偏向位置，偏向タイミング、さらにはＡＤ変換器６，設計パターン生成回路１６の信号入力のタイミングなどを制御するものである。実際にはタイミング発生回路１４から他の回路ブロックへもタイミング信号を送出しているが、本発明の実施例の説明に際して詳細説明は不要なので省略した。制御計算機１３に取り込まれた欠陥特徴量データは、制御計算機のソフトウェアによって分類処理され、分類結果が表示装置１７に表示される。
【００２４】
次に、特徴量計算回路１１の計算方法について説明する。ただし、この方法については前述の特開昭63−217479号公報に詳しいので、ここではその考え方のみを説明する。図５は欠陥特徴量を抽出するための画像を示すもので、図５（ａ）は入力画像、図５（ｂ）は入力画像をライン毎に単純化した説明図である。
【００２５】
この方法はまず、図５（ａ）の左側に示すような入力画像を簡単な巡回形フィルタによって処理し、２値図形に含まれる穴や下に向かって凹んだ部分を潰した右側の制御画像を作成する。この様な変形を施すと制御画像の中の図形形状は単純化され、全ての図形はラスタ走査の連続する２つのラインの画像データだけに注目すると、図５（ｂ）に示す４通りの形状しか現れないようになる。すなわち、注目するある一つのラインをＪラインと定義すると、初めて図形の一部が現れるＨＥＡＤ，Ｊ−１ラインで図形が終了したＴＡＩＬ，Ｊ−１ラインの図形がそのままＪラインにつながっているＢＯＤＹ−１，Ｊ−１ライン上の複数の図形がＪライン上で一つの図形に結合するＢＯＤＹ−２の４通りの形式が考えられる。ここでＪ−１ライン上の一つの図形がＪライン上では複数の図形に分岐するものが考えられるが、前述の変形を行った制御画像においてはこのようなものは全く存在しなくなる。
【００２６】
特徴量の計算はこの制御画像の上でラスタ走査順に順次実行される。ラスタ走査の連続する２ライン分の接続状況を監視し、図５（ｂ）に示したＨＥＡＤがあればＪライン上の部分画像の部分特徴量をＪラインの中間特徴量として記憶し、ＴＡＩＬであればＪ−１ラインの中間特徴量として記憶されていたものを外部に欠陥特徴量として出力する。ＢＯＤＹ−１であれば、Ｊ−１ラインの中間特徴量を読み出してＪライン上の部分特徴量を合成して再びＪラインの中間特徴量として記憶する。さらに、ＢＯＤＹ−２であればＪ−１ライン上の対応図形の中間特徴量を合成すると共にＪライン上の部分特徴量とも合成し、再びＪラインの中間特徴量として記憶する。この処理を各ラインの入力と同期して行えば、画像データの入力に同期した欠陥特徴量計算がほぼ同時に可能になる。なお、Ｊラインの中間特徴量が記憶された後では１ライン前のＪ−１ラインの中間特徴量は記憶している必要がなくなるので、Ｊ−１ライン用の記憶回路は次のＪ＋１ラインの中間特徴量の記憶場所として使うことが出来る。従って、２ライン分の記憶場所を持たせればどのようにライン本数が多くても、記憶場所を増やすことなく全ての欠陥の特徴量が計算可能である。
【００２７】
図６は特徴量計算回路の構成図であり、特徴量計算回路１１におけるより詳細な実施例を示す。欠陥画像信号Ｓ３は制御画像生成回路３１によって処理され、制御画像信号Ｓ２１が生成される。制御信号生成回路３２はその制御画像信号
Ｓ２１を処理して特徴量計算のための制御信号Ｓ２２を生成する。特徴量計算回路３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆはその制御信号によって制御され、それぞれの入力画像データに応じた欠陥の特徴量を計算する。
【００２８】
図１の特徴量計算回路１１には入力として６本の信号が入力されているが、図６では欠陥画像信号Ｓ３以外の出力信号を出力信号Ｓ１１，Ｓ１２，Ｓ１３で代表させて記述してある。欠陥画像信号Ｓ３からは特徴量計算回路３３ａ，３３ｂ，３３ｃによって欠陥座標値とＸ寸法，Ｙ寸法，面積が計算され、出力信号Ｓ11，Ｓ１２，Ｓ１３の信号からは特徴量計算回路３３ｄ，３３ｅ，３３ｆに於いてそれぞれの画像濃淡値の欠陥画像信号Ｓ３上での総和値が計算される。出力信号Ｓ１１，Ｓ１２，Ｓ１３は図１の特徴量計算回路１１の入力の一つにそれぞれ対応したものであるが、それらの信号を空間微分などのフィルタ処理したものを用いることもできる。これらの特徴量計算は欠陥領域の走査と同期して実行されるため、同一欠陥像に関する特徴量は全て同じタイミングで出力される。致命欠陥判定回路３４は、寸法，面積を判定して致命欠陥と思われるものだけを結果メモリ１２に他の特徴量と共に出力する。ウェハのパターン欠陥検査においては、通常致命性を持たない微小な疑似欠陥が多く検出されるので、この致命欠陥判定回路３４は結果メモリ１２を容易にオーバフローさせないと言う意味で重要である。
【００２９】
濃淡値の総和となる特徴量はそれぞれ制御計算機に取り込まれた後に面積値で割り算されて扱いやすい平均濃度値に変換される。最終的に計算機で整理された欠陥特徴量は図７のように欠陥データリストとして記憶される。図７は欠陥特徴量リストの例であり、特徴量の本発明の第一の実施例として、Ｘ座標，Ｙ座標，Ｘ寸法，Ｙ寸法，面積，周長，欠陥濃淡，良品濃淡，良品微分濃淡，差分濃淡，設計データを示している。このうち、欠陥濃淡とは欠陥領域内部の入力画像濃度を示す出力信号Ｓ１の濃淡値の総和を計算して面積で割ったもの、良品濃淡とは参照画像濃度を示す出力信号Ｓ２の濃淡値の総和を面積で割ったもの、良品微分濃淡は入力画像濃度を示す出力信号Ｓ１を微分し絶対値を計算して得た濃淡画像の総和を面積で割ったもの、差分濃淡は出力信号Ｓ１と出力信号Ｓ２を精密に比較したときの差分値の絶対値を計算した画像の濃度を示す出力信号Ｓ４の総和を面積で割ったもの、設計データは特定のパターンの内部を１とするように設計パターン生成回路１６で生成された２値画像の欠陥内部での総和を面積で割ったものをそれぞれ示している。欠陥領域内部での濃淡画像の値を総和する処理は一般に「体積」計算と呼ばれている処理であり、体積計算を含むここで述べる全ての特徴量計算処理は前述の特開昭63−217479号公報に記載された実施例と同じ方法である。
【００３０】
ここで、設計パターンとして使用するデータは、被検査物上のパターンを形成するときに使用したパターンデータから自動的に作成されたものでもよいし、被検査物の撮像データを基にグラフィックソフトウェアを用いて対話的に作成したものでもよいし、被検査物の撮像画像データの濃淡値を閾値処理するなどして得たものであってもよい。
【００３１】
図８は、抽出された欠陥の画像の例を示したものである。図８において、(ａ)は欠陥を含む入力画像、（ｂ）は比較される参照画像、（ｃ）は欠陥像の例である。図８（ａ）の入力画像には回路パターン５１の他に入力欠陥パターン５２，５３，５４が存在している。参照画像中の回路パターン５５の内部と外部とで画像濃淡値が異なる場合には、抽出欠陥領域に対応する正常領域の濃度である良品濃度を特徴量とすれば、内部欠陥５７と外部欠陥５８とを識別することが可能になる。また、抽出欠陥領域に対応する正常領域の微分濃度である良品微分濃度を特徴量とすれば、境界部の欠陥５６と内部欠陥５７，外部欠陥５８とを識別することも可能である。このように、抽出欠陥について前述の多種の特徴量を計算して用いれば、多様な欠陥のクラスタ分類が可能になる。
【００３２】
図９は特徴空間における欠陥分布の説明図であって、得られた欠陥を各特徴量を座標軸とした特徴空間上にプロットしたものである。図９（ａ）は良品濃度と欠陥濃度を二次元座標軸としたものである。この様にすると暗いパターン上の明るい欠陥、明るいパターン上の暗い欠陥が明らかにクラスタＣ１，Ｃ２を構成することになる。また、図９（ｂ）は良品微分濃度と欠陥寸法を二次元座標軸としたもので、この様にすると明暗変化のあるパターン境界上の欠陥とそうでない欠陥とをクラスタＣ４，Ｃ３として分離することが出来る。図には示していないが、設計データという特徴量を使えば設計パターンとして指定した領域の内部と外部の欠陥がクラスタとして分離できることになる。
【００３３】
したがって、検出欠陥をその特徴量によってクラスタ分類すれば、レビュー装置による目視再検査を行うことなく、欠陥の生起原因をある程度まで解析することが可能になる。図１０は欠陥のクラスタ分類の方法を示すフローチャートである。クラスタ分類は、予め分類したい各クラスタの生起確率分布が既知の場合には、図１０（ａ）のように分類クラスタ毎の生起分布関数を入力し、各欠陥について最も生起確率の高いクラスに分類することで実施可能になる。各クラスタの生起状態が全く未知の場合には、例えば図１０（ｂ）のように特徴空間における生起欠陥の密集状態からクラスタを自動的に推定することが出来る。この手順はおよそ次の通りである。
【００３４】
（１）任意の欠陥の間の特徴空間上の距離を予め計算しておく。
【００３５】
（２）初期状態として全ての欠陥がそれぞれ一つのクラスタを構成しているものとする。
【００３６】
（３）閾値を初期設定し、クラスタ間の距離がある閾値よりも小さい場合にはそのクラスタを一つのクラスタに併合する。ただし、クラスタ間の距離とは、最も近い構成要素である欠陥間の距離とする。
【００３７】
（４）閾値を少し大きくする。
【００３８】
（５）閾値が予め決められた上限をこえるかクラスタ数が予め決められた下限値よりも小さければ終了。さもなければ（３）を繰り返す。
【００３９】
この様な処理を行えば、欠陥生起分布が未知であっても、クラスタ分類が可能になる。図１１は分類された各欠陥を、ウェハ単位、及びチップ単位でクラスタ別に表示した画像例である。
【００４０】
異なるクラスタに分類された欠陥は、互いに異なる生起原因によって発生した可能性が高いので、各クラスタ別に一定の割合で目視再検査を行うようにすれば、生起確率の少ない欠陥も見落としなく再検査する事が出来る。特に、半導体パターン検査の場合には、同一種類の欠陥が極端に多く発生することがあるので、この様な機能は極めて有効である。さらに、自動的にクラスタ分類した場合であっても各クラスタ毎に生起分布関数を算出し、次回以降の同じ検査にその分布関数に基づいたクラスタ分類を行うようにすれば、単に欠陥数だけの管理を行う場合に比べて、同じ工程の時間的な品質変化をより詳細に把握することが出来る。図１２に欠陥を作り込んだ生起確率分布計測用ウェハを用いた時の画像例を示す。分類すべきクラスタごとの生起確率分布関数を求める方法としては、図１２のように予め考えられる欠陥を故意に作り込んだテストウェハを用いて自動検査させ、既知の領域で切り分けられた各クラスタの欠陥毎に検出欠陥の生起確率分布関数を計算するようにしてもよい。このようにすれば、煩わしい目視再検査を省略し、作り込まれた欠陥に類似した欠陥への自動分類が実現できる。
【００４１】
図１３は本発明の第二の実施例を示し、図１中の主要部をネットワークを介して構成した構成図である。図１３に於いて、４１ａはパターンを検査して欠陥特徴量を計算する欠陥検出部であり、４３は欠陥特徴量から欠陥分類と表示を行う欠陥分類表示部である。この実施例の場合、この二つの部分はローカルエリアネットワークによって結合されており、必要に応じて欠陥データリストが欠陥検出部４１ａから欠陥分類表示部４３へ転送されるようになっている。通常、欠陥検出部はクリーンルーム内に置く必要があるが、この様に分類表示部を分離すると、分類表示部は別の管理室に置くことが出来るので、さらに使い勝手が向上できる。更に、別のパターン欠陥検査装置の欠陥検出部４１ｂを複数結合して同一の分類表示部で処理させることもできる。また、レビュー装置４４を同一のネットワークに結合するようにすれば、クラスタ毎に選択された目視検査候補を分類表示部から直接レビュー装置４４に送ることもできて、更に欠陥原因究明の作業が迅速化できる。
【００４２】
以上の実施例により以下の効果を得ることができる。
【００４３】
（１）欠陥検査とほぼ同時に欠陥分類と結果表示が可能。したがって、新たにレビュー装置による目視再検査が必要なくなり、外観欠陥検査による不良原因究明の作業が迅速化する。
【００４４】
（２）レビュー装置による目視再検査を行う場合であっても、欠陥のクラスタ分類結果に基づいた再検査候補決定が出来るので、生起頻度の少ない致命欠陥を見逃すことが少なくなる。
【００４５】
（３）クラスタ毎の欠陥発生頻度を無人で監視することが可能になり、半導体パターン形成工程の品質変動をきめ細かく監視することが出来る。
【００４６】
【発明の効果】
以上述べたように、本発明によれば、半導体回路パターン形成工程において、レビュー装置による目視再検査を省略して、検出したパターン欠陥の詳細な解析を迅速化できるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示し、パターン欠陥検査装置を構成する各機器の構成図。
【図２】電子線の走査による画像入力を説明する半導体ウェハ表面パターンの斜視図。
【図３】欠陥検出の方法を説明する入力画像信号を画像として表した斜視図。
【図４】ラインセンサによる画像入力方法を説明する半導体ウェハ表面パターンの斜視図。
【図５】欠陥特徴量を抽出するための画像を示す説明図。
【図６】特徴量計算回路の構成図。
【図７】欠陥特徴量リストの例。
【図８】抽出された欠陥の画像の例を示した図。
【図９】特徴空間における欠陥分布の説明図。
【図１０】欠陥のクラスタ分類の方法を示すフローチャート。
【図１１】分類された各欠陥をクラスタ別に表示した画像例を示す図。
【図１２】欠陥を作り込んだ生起確率分布計測用ウェハを用いたときの画像例を示す図。
【図１３】本発明の第二の実施例を示し、図１中の主要部をネットワークを介して構成した構成図。
【符号の説明】
１…被検査物、２…試料台、３…試料台制御回路、４…電子線、５…電子線偏向制御回路、６…ＡＤ変換器、７，８…遅れ回路、９…欠陥検出回路、１０…位置ずれ回路、１１，３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆ…特徴量計算回路、１２…結果メモリ、１３…制御計算機、１４…タイミング発生回路、１５…遅れ調整回路、１６…設計パターン生成回路、１７…表示装置、１８…画像認識回路、２１…光学レンズ、２２…ラインセンサ、２５…入力画像信号、２６…欠陥画像信号、２７…欠陥部、２８…検出欠陥像、２９…欠陥検出像、３１…制御画像生成回路、３２…制御信号生成回路、３４…致命欠陥判定回路、４１ａ，４１ｂ…欠陥検出部、４２…ネットワーク、４３…欠陥分類表示部、４４…レビュー装置、５１…回路パターン、５２，５３，５４…入力欠陥パターン、５５…回路パターン、５６…欠陥、５７…内部欠陥、５８…外部欠陥。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus for extracting defects on an inspection object in which portions including a repetitive pattern are arranged at a predetermined pitch, and more particularly to a pattern defect inspection apparatus suitable for visual inspection of semiconductor circuit patterns integrated on a wafer. .
[0002]
[Prior art]
In the manufacture of a semiconductor integrated circuit (such as an LSI), it is possible to extract defects in the formation pattern for each step of forming a circuit pattern and remove the cause of the occurrence of the defect in the semiconductor integrated circuit that is the final product. This is important for improving the yield of good products.
[0003]
Conventionally, in order to automatically extract defects in a semiconductor circuit pattern, for example, a defect inspection apparatus described in Japanese Patent Application Laid-Open No. 59-192943 by the same inventors as the present invention has already been put into practical use. The principle of such a defect inspection apparatus is as follows. First, a semiconductor wafer as an object to be inspected is fixed on a constant-speed moving table, and the image signal is obtained by scanning the surface of the object to be inspected with a line sensor in a direction orthogonal to the movement while moving the object under constant speed. Enter. In this way, since the same pattern is usually repeated at a constant pitch on the semiconductor wafer, a signal having the same waveform repeatedly appears in the input signal. Therefore, a defective portion can be extracted as a portion having a large signal difference by comparing this input signal with an input signal delayed by a repetition pitch.
[0004]
Since the pattern defect inspection apparatus according to this principle can extract defects at a super-high speed compared with humans, it has already been put into practical use as an indispensable evaluation apparatus in many semiconductor integrated circuit production lines. However, the defect information output from the defect inspection apparatus mainly includes defect coordinates. Therefore, in order to investigate the cause of the defect, a review apparatus is further used based on the list of defect coordinate data output from the defect inspection apparatus. It was necessary to visually reexamine each individual extraction defect with another device called "Semiconductor".
[0005]
[Problems to be solved by the invention]
In the prior art, in order to obtain defect data that the user really wants, a visual re-inspection by a review device has to be performed based on a defect coordinate data list from the defect inspection device. Therefore, in order to investigate the cause of the defect, there is a problem that enormous time and labor are required in addition to the processing time of the defect inspection apparatus. Furthermore, since visual re-inspection takes a lot of time, it is not possible to re-inspect all the defects extracted by the pattern defect inspection device, and the entire defect can be re-inspected only by randomly selected defects. The outbreak situation had to be estimated. For this reason, there is a problem that information on important defects having a low occurrence probability is missed.
[0006]
An object of the present invention is to speed up detailed analysis of detected pattern defects by omitting visual re-inspection by a review device in a semiconductor circuit pattern forming process.
[0007]
[Means for Solving the Problems]
Therefore, in the present invention, a configuration is provided in which a high-speed pattern defect inspection apparatus is provided with means for calculating the image feature quantity of the defect in synchronization with the detection of the defect and means for classifying the defect into a cluster based on the calculated feature quantity. It was.
[0008]
In this way, since the defect analysis can be performed only with the pattern defect inspection apparatus, it is possible to investigate the cause by omitting the visual inspection by the review apparatus if the defect analysis is simple. In addition, if a defect inspection device is selected to select a re-inspection defect based on a review device, it is possible to avoid overlooking a specific defect, and the work of investigating the cause of the defect as a whole is greatly accelerated. Can solve the problem.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
(Example)
The processing for calculating the feature amount of each figure included in the image data from the image data sequence input at high speed and continuously by the raster scanning method almost simultaneously with the input of the image data is performed by the same inventors as the present invention. It is described in Japanese Patent Laid-Open No. 63-217479 and is a known technique. By applying this technique, the pattern defect inspection apparatus can calculate the image feature amount of the defect without reducing the defect detection speed. In addition, a technique for classifying defects into clusters based on image feature amounts of defects included in an image is a so-called clustering technique, and various algorithms are known in the technical field. Therefore, the pattern defect inspection apparatus targeted by the present invention can be easily realized by a combination of known techniques. The present invention is characterized by a defect extraction method in this apparatus.
[0010]
Regarding the classification method of defects into clusters, considering the feature space in which each feature amount of the defect area is assigned to each coordinate axis, the cluster is automatically classified from the dense state when each defect data is expressed as one point in it. A method can also be selected, and the occurrence distribution of each defect cluster in the feature space can be measured in advance as the foresight information, and the defects can be classified into known defect clusters based on the foresight information. The former is effective for evaluating a new semiconductor pattern forming process, and the latter is effective for constantly inspecting the same process.
[0011]
As the feature quantity for classifying the defect, the dimension, area, and perimeter are effective for representing the shape, and the gray value of the defect and the corresponding normal area is effective for indicating the type and occurrence area of the defect. Usually, the average gray value of a region is obtained by calculating the sum of the gray values and dividing the result by the calculated area value. Furthermore, the sum of absolute values and the sum of square values of the difference between the gray values of the defect area and the normal area are considered to be effective in determining the degree of defect.
[0012]
The imaging device described above may be one-dimensionally scanned with a finely focused electron beam or light beam on the surface of the object to be inspected, and the resulting change in electron current intensity or light intensity may be input as a video signal. Then, an object is irradiated with an electron beam or illumination light, an electron beam image or an optical image generated thereby is projected onto the array sensor, and an image signal is input by electronically scanning the array sensor. May be. In any case, there is no change in obtaining a video signal by one-dimensionally scanning the surface pattern of the inspection object.
[0013]
The gray value of the image used for calculating the feature amount of the defect is usually a digital image signal obtained by converting the above-described video signal, but an image signal different from the digital image signal used for defect detection can also be used. For example, a gray value obtained by spatially smoothing or edge enhancement processing of the input image signal may be used. Further, if the imaging means is a pattern defect inspection apparatus that can simultaneously input a plurality of video signals, a video signal different from the video signal used for defect portion extraction can be used. For example, when an electron microscope apparatus that obtains secondary electron signals and reflected electron signals as separate video signals is used as an imaging apparatus, one can be used for defect portion extraction and the other can be used for defect feature amount calculation. Further, if color information can be used like a light inspection apparatus, each color component or a linear combination thereof can be used as grayscale image data for feature amount calculation. If the feature quantity for classification is calculated from such various grayscale image data, a pattern defect inspection apparatus with further improved defect classification accuracy can be provided.
[0014]
It should be noted that a publicly known document “Automatic Wafer Inspection System Uzing Pipelined Image Processing Technique” by the inventors of the present invention, IEE Transaction Transaction, AMI, Vol. 10, No. 1, January 1988 ("An Automatic Wafer Inspection System Using Pipelined Image Processing Techniques", IEEE Trans. PAMI, Vol. 10, NO. 1, January 1988), Describes the concept of defect feature calculation based on dimensions and design patterns, and the classification of defects using it. However, this classification is a means for judging the fatality of each defect and improving the reliability as a defect inspection apparatus, and is insufficient as a means for pursuing the cause of the occurrence of the defect. In the present invention, therefore, a new means for calculating an image feature amount based on the grayscale information of the defect pattern portion and the corresponding normal pattern portion almost simultaneously with the extraction of the defect region, and further, the detection is performed based on the calculated feature amount. A means for automatically classifying the detected defects into clusters in the feature space and a means for displaying the defects classified in the cluster are provided so that the cause of the defect occurrence can be investigated quickly.
[0015]
FIG. 1 shows the first embodiment of the present invention and is a block diagram of each device constituting a pattern defect inspection apparatus. This embodiment is an example in the case where a video signal is obtained by scanning an inspection object with an electron beam. In this embodiment, the inspection object 1 is specifically a semiconductor wafer. The inspection object 1 is placed on a movable sample table 2 and repeatedly scanned in a direction intersecting the moving direction of the sample table 2 by an electron beam 4 in which the surface pattern of the inspection object 1 is narrowed down. The electron flow generated by the electron beam scanning is detected by the semiconductor sensor D1, and is input to the high-speed AD converter 6 as a video signal of the semiconductor wafer surface pattern. In this way, since the object to be inspected is moving at a constant speed, the video signal is input as a raster scan image signal having a constant width and an infinite length.
[0016]
FIG. 2 is a perspective view of a semiconductor wafer surface pattern for explaining image input by scanning with an electron beam. When the object to be inspected is a semiconductor wafer pattern, the same pattern is repeatedly arranged on the wafer as shown by P1, P2, and P3 in FIG. When scanning is performed, the sensor D1 detects a video signal having the same pattern for each repetition pitch. Therefore, as shown in FIG. 1, when the video signal converted into a digital signal by the AD converter 6 is once passed through the delay circuit 7 and then passed through the delay circuit 8 for one repetition pitch, the output signal of the delay circuit 7 S1 and the output signal S2 of the delay circuit 8 are video signals having the same pattern and shifted by one pitch. Therefore, if the output signal S1 and the output signal S2 are precisely compared by the defect detection circuit 9, a defect image signal S3 having a defect area “1” can be generated from the magnitude of the density difference. All of these processes are executed in a pipeline manner in units of pixels in synchronization with the input of the video signal. Therefore, the defect image is output as a raster scan image with a corresponding position delayed from the input image by a predetermined time.
[0017]
At this time, in order to accurately detect the defect area, it is necessary to precisely adjust the positional relationship between the output signal S1 and the output signal S2, and the position shift circuit 10 is used for this purpose. The position shift circuit 10 has a delay circuit corresponding to the delay circuit 8 inside, detects a position shift between the output signal S1 and the output signal S2 in advance, and adjusts the delay amount of the delay circuit 8 optimally. The delay circuit 7 described above is provided for correcting a time delay from when the position shift circuit 10 detects the position shift amount to when the delay circuit 8 is adjusted. As for these defect extraction principles, Japanese Patent Laid-Open No. 59-192943, which is the above-mentioned known example, and the known document “Automatic Wafer Inspection System, Uzing, Pipelined Image Processing Technique”, I・ EE Transactions PMI, Volume 10, Issue 1, January 1988 (“An Automatic Wafer Inspection System Using Pipelined Image Processing Techniques”, IEEE Trans. PAMI, Vol. 10, NO.1, January 1988). As the defect extraction circuit 9, the gradation value fluctuation, the deviation amount of one pixel or less detected by the positional deviation circuit 10, an additional calculation for compensating for the fine shape fluctuation of the pattern, and the defect of the detected defect image Although a lot of processing such as image shaping and noise pattern removal can be put into practice, it is omitted here for the sake of clarity.
[0018]
FIG. 3 is a perspective view showing an input image signal as an image for explaining a defect detection method according to this principle. FIG. 3A shows an input image signal 25 input as an infinitely long raster scan image and a defective portion 27 superimposed thereon. FIG. 3B shows a defect image signal 26 output from the input image signal 25 as shown in FIG. If there is a defect portion 27 in the input image, the detected defect image 28 is output with a slight delay. However, since the input defect image is used as the output signal S2 indicating the reference image when the pitch is repeatedly delayed, the pseudo image is reproduced again. A defect detection image 29 is obtained. Although these two defects cannot be distinguished from each other by themselves, the true defects are always detected in pairs at repeated pitch distances from the configuration of the manufacturing apparatus for forming the pattern. By removing pseudo defects by rule, only true defects can be obtained.
[0019]
FIG. 4 is a perspective view of a semiconductor wafer surface pattern for explaining an image input method using a line sensor. Of course, such pattern defect inspection not only scans an electron beam or light in a one-dimensional direction, but also projects an image of the inspection object onto the line sensor 22 using the optical lens 21 as shown in FIG. An image may be detected by the line sensor 22.
[0020]
The defect image signal S3 that is the output of the defect extraction circuit 9 shown in FIG. 1 is input to the feature amount calculation circuit 11, and the position, size, and area of each defect are calculated in real time from the defect image S3. In the present invention, in addition to these features, an output signal S1 indicating an input image density for each defect area, an output signal S2 indicating a reference image density, an output signal S4 indicating a difference absolute value image density , a defect The function is to calculate the sum of values such as the density of the video signal input from a sensor different from the detection and time-adjusted through the delay adjustment circuit 15 and the design pattern density output from the design pattern generation circuit 16 as a defect feature amount. The quantity calculation circuit 11 is provided.
[0021]
This feature amount calculation circuit 11 calculates defect feature amounts in real time in synchronism with the input of a defect image every time a defect image appears based on defect image data input in a raster scan according to a fixed pixel clock. The contents are as described in Japanese Patent Laid-Open No. 63-217479, which is a well-known example described above.
[0022]
The calculated feature amount is stored in the result memory 12 every time the calculation is completed, and is read into the control computer 13 every time the inspection of one unit area is completed. The control computer 13 is a computer that controls the entire pattern defect inspection apparatus. The sample table control circuit 3 controls the operation of the sample table, the timing generation circuit 14 controls the entire inspection processing execution timing, and the design pattern generation. The pattern data is stored in the circuit 16 to realize the function as an inspection apparatus. Further, the image recognition circuit 18 inputs image data at a position of a specific pattern on the inspection object into an internal image memory under the control of the computer, and performs a correlation operation with a template pattern serving as a reference pattern stored in advance. The position of the specific pattern on the image is precisely measured. The amount of deviation between the position where the specific pattern should exist and the actually measured position is calculated from the position coordinates of the sample stage 2 and the position coordinates of the specific pattern on the inspection object, and is input to the control computer 13.
[0023]
The timing generation circuit 14 deflects the electron beam 4 deflected by the electron beam deflection control circuit 5 based on the information from the control computer 13 and the position information of the sample table 2 from the sample table control circuit 3 that controls the position of the sample table 2. It controls the position, deflection timing, signal input timing of the AD converter 6 and design pattern generation circuit 16, and the like. Actually, the timing signal is also sent from the timing generation circuit 14 to other circuit blocks, but a detailed description is not necessary in the description of the embodiment of the present invention, and is omitted. The defect feature data fetched into the control computer 13 is classified by the software of the control computer, and the classification result is displayed on the display device 17.
[0024]
Next, a calculation method of the feature amount calculation circuit 11 will be described. However, since this method is detailed in the above-mentioned JP-A-63-217479, only its concept will be described here. FIG. 5 shows an image for extracting defect feature amounts. FIG. 5A is an input image, and FIG. 5B is an explanatory diagram in which the input image is simplified for each line.
[0025]
In this method, first, an input image as shown on the left side of FIG. 5A is processed by a simple cyclic filter, and a control image on the right side in which a hole and a concave portion downward are included in a binary figure. Create When such a modification is applied, the figure shape in the control image is simplified, and all figures are the four shapes shown in FIG. 5B when attention is paid only to the image data of two consecutive raster scan lines. Only appears. That is, if one particular line of interest is defined as the J line, the HEAD in which a part of the graphic appears for the first time, the TAIL in which the graphic ends at the J-1 line, and the graphic on the J-1 line are directly connected to the J line. There are four possible forms of BODY-2 in which a plurality of figures on the -1 and J-1 lines are combined into one figure on the J line. Here, one figure on the J-1 line may be branched into a plurality of figures on the J line, but such a figure does not exist at all in the control image subjected to the above-described modification.
[0026]
The feature amount calculation is sequentially executed on the control image in the raster scan order. Monitors the connection status of two consecutive lines of raster scanning. If there is HEAD shown in FIG. 5B, the partial feature amount of the partial image on the J line is stored as the intermediate feature amount of the J line. If there is, what is stored as the intermediate feature amount of the J-1 line is output to the outside as a defect feature amount. If it is BODY-1, the intermediate feature amount of the J-1 line is read, the partial feature amounts on the J line are synthesized, and stored again as the intermediate feature amount of the J line. Further, if BODY-2, the intermediate feature amount of the corresponding graphic on the J-1 line is synthesized, and the partial feature amount on the J line is also synthesized and stored again as the intermediate feature amount of the J line. If this process is performed in synchronization with the input of each line, the defect feature amount calculation synchronized with the input of the image data can be performed almost simultaneously. After the intermediate feature value of the J line is stored, the intermediate feature value of the previous J-1 line need not be stored. Therefore, the storage circuit for the J-1 line does not need to store the next J + 1 line. It can be used as a storage location for intermediate features. Therefore, if there are storage locations for two lines, the feature quantities of all defects can be calculated without increasing the storage locations, regardless of how many lines are provided.
[0027]
FIG. 6 is a block diagram of the feature quantity calculation circuit, showing a more detailed embodiment of the feature quantity calculation circuit 11. The defect image signal S3 is processed by the control image generation circuit 31, and a control image signal S21 is generated. The control signal generation circuit 32 processes the control image signal S21 to generate a control signal S22 for calculating the feature amount. The feature quantity calculation circuits 33a, 33b, 33c, 33d, 33e, and 33f are controlled by the control signal, and calculate the feature quantity of the defect according to each input image data.
[0028]
In the feature amount calculation circuit 11 of FIG. 1, six signals are input as inputs. In FIG. 6, output signals other than the defect image signal S3 are represented by output signals S11, S12, and S13. . The defect coordinate value, X dimension, Y dimension, and area are calculated from the defect image signal S3 by the feature amount calculation circuits 33a, 33b, and 33c, and the feature amount calculation circuits 33d, 33e, and 33 are calculated from the signals of the output signals S11, S12, and S13. In 33f, the total value of the respective image gray values on the defect image signal S3 is calculated. The output signals S11, S12, and S13 correspond to one of the inputs of the feature quantity calculation circuit 11 in FIG. 1, respectively, but those signals obtained by performing a filtering process such as spatial differentiation can also be used. Since these feature amount calculations are executed in synchronization with the scanning of the defect area, all feature amounts relating to the same defect image are output at the same timing. The fatal defect determination circuit 34 determines the size and area and outputs only those that are considered to be fatal defects to the result memory 12 together with other feature amounts. In the pattern defect inspection of a wafer, since a lot of minute pseudo defects that normally do not have fatalities are detected, the fatal defect determination circuit 34 is important in the sense that the result memory 12 does not easily overflow.
[0029]
The feature values that are the sum of the gray values are taken into the control computer, and then divided by the area value to be converted into an easy-to-handle average density value. The defect feature quantities finally arranged by the computer are stored as a defect data list as shown in FIG. FIG. 7 shows an example of the defect feature quantity list. As the first embodiment of the feature quantity of the present invention, the X coordinate, the Y coordinate, the X dimension, the Y dimension, the area, the circumference, the defect shading, the non-defective density, and the non-defective product differentiation. The figure shows the shading, difference shading, and design data. Among these, the defect density is the sum of the density values of the output signal S1 indicating the input image density inside the defect area and divided by the area. The non-defective density is the density value of the output signal S2 indicating the reference image density. The sum total divided by the area, the non-defective product grayscale is the sum of the grayscale images obtained by differentiating the output signal S1 indicating the input image density and calculating the absolute value, and the difference grayscale is the output signal S1 and the output The absolute value of the difference value when the signal S2 is precisely compared is calculated by dividing the sum of the output signal S4 indicating the density of the image by the area, and the design data is such that the inside of a specific pattern is 1. The sum of the binary images generated by the generation circuit 16 inside the defect is divided by the area. The process of summing the values of the grayscale image inside the defect area is a process generally called “volume” calculation, and all the feature quantity calculation processes described here including the volume calculation are the above-mentioned JP-A-63-217479. This is the same method as that described in the publication.
[0030]
Here, the data used as the design pattern may be automatically created from the pattern data used when forming the pattern on the inspection object, or graphic software may be used based on the imaging data of the inspection object. It may be created interactively by using it, or may be obtained by thresholding the gray value of the captured image data of the object to be inspected.
[0031]
FIG. 8 shows an example of the extracted defect image. In FIG. 8, (a) is an input image including a defect, (b) is a reference image to be compared, and (c) is an example of a defect image. In the input image of FIG. 8A, input defect patterns 52, 53, and 54 exist in addition to the circuit pattern 51. When the image grayscale values are different between the inside and the outside of the circuit pattern 55 in the reference image, the internal defect 57 and the external defect 58 can be obtained by using the non-defective product density that is the density of the normal area corresponding to the extracted defect area as the feature amount. Can be identified. Further, if the non-defective product differential density, which is the differential density of the normal area corresponding to the extracted defect area, is used as the feature amount, it is possible to identify the defect 56 at the boundary, the internal defect 57 and the external defect 58. As described above, if the above-described various feature quantities are calculated and used for the extracted defect, cluster classification of various defects becomes possible.
[0032]
FIG. 9 is an explanatory diagram of the defect distribution in the feature space, in which the obtained defects are plotted on the feature space with the feature amounts as coordinate axes. FIG. 9A shows the two-dimensional coordinate axis with the non-defective product density and the defect density. In this way, bright defects on a dark pattern and dark defects on a bright pattern clearly form clusters C1 and C2. FIG. 9B shows a non-defective product differential concentration and defect size as two-dimensional coordinate axes. In this way, a defect on a pattern boundary having a change in brightness and a defect not separated are separated as clusters C4 and C3. I can do it. Although not shown in the figure, if a feature quantity called design data is used, defects inside and outside the area designated as the design pattern can be separated as clusters.
[0033]
Therefore, if the detected defect is classified into clusters according to the feature amount, it is possible to analyze the cause of the defect to some extent without performing visual re-inspection by the review device. FIG. 10 is a flowchart showing a method of defect cluster classification. In the cluster classification, when the occurrence probability distribution of each cluster to be classified in advance is known, the occurrence distribution function for each classification cluster is input as shown in FIG. 10A, and each defect is classified into the class having the highest occurrence probability. By doing so, it becomes feasible. When the occurrence state of each cluster is completely unknown, for example, as shown in FIG. 10B, the cluster can be automatically estimated from the dense state of the occurrence defects in the feature space. This procedure is roughly as follows.
[0034]
(1) The distance on the feature space between arbitrary defects is calculated in advance.
[0035]
(2) As an initial state, it is assumed that all defects constitute one cluster.
[0036]
(3) Initially set a threshold value, and if the distance between the clusters is smaller than a certain threshold value, merge the clusters into one cluster. However, the distance between clusters is the distance between defects that are the closest constituent elements.
[0037]
(4) Increase the threshold value a little.
[0038]
(5) If the threshold exceeds a predetermined upper limit or the number of clusters is smaller than a predetermined lower limit, the process ends. Otherwise, repeat (3).
[0039]
By performing such processing, cluster classification can be performed even if the defect occurrence distribution is unknown. FIG. 11 is an example of an image in which each classified defect is displayed for each cluster in units of wafers and chips.
[0040]
Defects classified into different clusters are likely to have occurred due to different causes of occurrence, so if you perform visual re-inspection at a certain rate for each cluster, re-inspect defects with low occurrence probability without oversight. I can do it. In particular, in the case of semiconductor pattern inspection, such a function is extremely effective because an extremely large number of defects of the same type may occur. Furthermore, even if the cluster classification is automatically performed, if the occurrence distribution function is calculated for each cluster and the cluster classification based on the distribution function is performed for the same inspection after the next time, only the number of defects is obtained. Compared with the case where management is performed, the temporal quality change of the same process can be grasped in more detail. FIG. 12 shows an example of an image when the occurrence probability distribution measuring wafer in which the defect is formed is used. As a method for obtaining the occurrence probability distribution function for each cluster to be classified, as shown in FIG. 12, a test wafer in which a possible defect is intentionally created is automatically inspected, and each cluster divided in a known area is divided. The occurrence probability distribution function of the detected defect may be calculated for each defect. In this way, troublesome visual re-inspection can be omitted, and automatic classification into defects similar to built-in defects can be realized.
[0041]
FIG. 13 shows a second embodiment of the present invention, and is a configuration diagram in which main parts in FIG. 1 are configured via a network. In FIG. 13, reference numeral 41a denotes a defect detection unit that inspects a pattern to calculate a defect feature amount, and 43 denotes a defect classification display unit that performs defect classification and display from the defect feature amount. In this embodiment, these two parts are connected by a local area network, and a defect data list is transferred from the defect detection unit 41a to the defect classification display unit 43 as necessary. Normally, it is necessary to place the defect detection unit in a clean room. However, if the classification display unit is separated in this way, the classification display unit can be placed in another management room, so that the usability can be further improved. Furthermore, a plurality of defect detection units 41b of other pattern defect inspection apparatuses can be combined and processed by the same classification display unit. Further, if the review device 44 is coupled to the same network, the visual inspection candidates selected for each cluster can be sent directly from the classification display unit to the review device 44, and the defect cause investigation work can be further expedited. Can be
[0042]
According to the above embodiment, the following effects can be obtained.
[0043]
(1) Defect classification and result display are possible almost simultaneously with defect inspection. This eliminates the need for a new visual re-inspection by a review device, and speeds up the work of investigating the cause of defects by external defect inspection.
[0044]
(2) Even when visual re-inspection is performed by the review device, re-inspection candidate determination based on the defect cluster classification result can be performed, so that it is less likely to miss a fatal defect with a low occurrence frequency.
[0045]
(3) The defect occurrence frequency for each cluster can be monitored unattended, and the quality variation in the semiconductor pattern forming process can be closely monitored.
[0046]
【The invention's effect】
As described above, according to the present invention, in the semiconductor circuit pattern forming process, the visual re-inspection by the review device can be omitted, and the detailed analysis of the detected pattern defect can be accelerated.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of each device constituting a pattern defect inspection apparatus according to a first embodiment of the present invention.
FIG. 2 is a perspective view of a semiconductor wafer surface pattern for explaining image input by scanning with an electron beam.
FIG. 3 is a perspective view showing an input image signal as an image for explaining a defect detection method;
FIG. 4 is a perspective view of a semiconductor wafer surface pattern for explaining an image input method by a line sensor.
FIG. 5 is an explanatory diagram showing an image for extracting defect feature amounts.
FIG. 6 is a configuration diagram of a feature amount calculation circuit.
FIG. 7 shows an example of a defect feature amount list.
FIG. 8 is a diagram showing an example of an image of an extracted defect.
FIG. 9 is an explanatory diagram of defect distribution in a feature space.
FIG. 10 is a flowchart showing a method of defect cluster classification;
FIG. 11 is a view showing an example of an image in which classified defects are displayed for each cluster.
FIG. 12 is a diagram showing an example of an image when a wafer for occurrence probability distribution measurement in which a defect is made is used.
FIG. 13 is a block diagram showing a second embodiment of the present invention, in which the main part in FIG. 1 is configured via a network.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Test object, 2 ... Sample stand, 3 ... Sample stand control circuit, 4 ... Electron beam, 5 ... Electron beam deflection control circuit, 6 ... AD converter, 7, 8 ... Delay circuit, 9 ... Defect detection circuit, DESCRIPTION OF SYMBOLS 10 ... Position shift circuit 11, 33a, 33b, 33c, 33d, 33e, 33f ... Feature quantity calculation circuit, 12 ... Result memory, 13 ... Control computer, 14 ... Timing generation circuit, 15 ... Delay adjustment circuit, 16 ... Design Pattern generation circuit, 17 ... display device, 18 ... image recognition circuit, 21 ... optical lens, 22 ... line sensor, 25 ... input image signal, 26 ... defect image signal, 27 ... defective portion, 28 ... detected defect image, 29 ... Defect detection image, 31... Control image generation circuit, 32... Control signal generation circuit, 34... Fatal defect determination circuit, 41 a, 41 b .. defect detection unit, 42. ... Road pattern, 52, 53, 54 ... input defect pattern, 55 ... circuit pattern, 56 ... defects, 57 ... internal defects, 58 ... external defects.

Claims

繰り返しパターンを含む部分が所定ピッチで配列された被検査物のパターンを検査するパターン欠陥検査装置に於いて、
前記被検査物を固定し、前記繰り返しパターンを含む部分が配列された方向に移動させる試料台と、
前記被検査物を前記試料台によって移動させつつ、前記被検査物の前記パターンをその移動方向と交差する方向に一次元方向に走査して得られる映像信号を入力する撮像手段と、
前記撮像手段により得た前記映像信号を多値のディジタル信号に変換する変換手段と、
前記映像信号を前記変換手段により変換した第１のディジタル信号と、前記第１のディジタル信号を得た走査位置から少なくとも前記所定ピッチ移動した位置で前記被検査物を前記撮像手段で走査して得た映像信号を前記変換手段により変換した第２のディジタル信号とを比較し前記パターンの欠陥領域を抽出する比較手段と、
前記比較手段によって抽出された前記欠陥領域に含まれた個々の欠陥の特徴量として、
前記欠陥領域の面積，寸法，周囲長、
前記欠陥領域の画像の濃淡値、
前記欠陥領域に対応する正常領域の画像の濃淡値、
前記欠陥領域に対応する正常領域の画像を空間微分して得た画像の濃淡値、
前記パターンの欠陥が抽出されない正常領域と前記欠陥領域の差として得られる画像の濃淡値、
前記欠陥領域に対応する設計パターン画像の濃淡値、
前記欠陥領域に対応する別のセンサ画像から計算される上記特徴量のうちの少なくとも一つの特徴量を、前記欠陥領域の抽出に同期して計算する計算手段と、
前記計算された特徴量によって前記個々の欠陥を分類する分類手段と、
前記分類手段によって分類された結果を表示する表示手段とを備えたことを特徴とするパターン欠陥検査装置。In a pattern defect inspection apparatus for inspecting a pattern of an object to be inspected in which portions including a repetitive pattern are arranged at a predetermined pitch,
A sample stage for fixing the object to be inspected and moving in a direction in which portions including the repetitive pattern are arranged;
An image pickup means for inputting a video signal obtained by scanning the pattern of the inspection object in a one-dimensional direction in a direction intersecting the moving direction while moving the inspection object by the sample stage;
Conversion means for converting the video signal obtained by the imaging means into a multi-value digital signal;
A first digital signal obtained by converting the video signal by the conversion means, and a scanning position obtained by scanning the inspection object by the imaging means at a position shifted by at least the predetermined pitch from the scanning position from which the first digital signal was obtained. Comparing means for comparing the second digital signal obtained by converting the video signal by the converting means and extracting a defective area of the pattern;
As the feature amount of each defect included in the defect area extracted by the comparison means,
Area, dimensions, perimeter of the defect area,
The gray value of the image of the defective area,
The gray value of the image of the normal area corresponding to the defect area,
The gray value of an image obtained by spatial differentiation of an image of a normal area corresponding to the defect area,
The gray value of the image obtained as a difference between the normal area where the defects of the pattern are not extracted and the defective area,
The shade value of the design pattern image corresponding to the defect area,
Calculating means for calculating at least one feature amount of the feature amounts calculated from another sensor image corresponding to the defect region in synchronization with extraction of the defect region;
Classification means for classifying the individual defects according to the calculated feature amount;
A pattern defect inspection apparatus comprising: display means for displaying a result classified by the classification means.

前記撮像装置は、前記被検査物の表面を細く絞った電子線で走査して、
その結果得られる電子流の強度を映像信号として入力するものであることを特徴とする請求項１に記載のパターン欠陥検査装置。The imaging device scans the surface of the inspection object with a narrowed electron beam,
2. The pattern defect inspection apparatus according to claim 1, wherein the intensity of the electron flow obtained as a result is input as a video signal.

前記撮像装置は、前記被検査物の表面パターンをアレイセンサ上に結像し、電子的にセンサのアレイを走査して得られる信号を映像信号として撮像するものであることを特徴とする請求項１に記載のパターン欠陥検査装置。 The imaging apparatus is characterized in that a surface pattern of the inspection object is imaged on an array sensor, and a signal obtained by electronically scanning the sensor array is imaged as a video signal. The pattern defect inspection apparatus according to 1.

前記分類手段の結果に基づいて、再検査の候補となる欠陥を選択する手段を持つことを特徴とする請求項１に記載のパターン欠陥検査装置。 2. The pattern defect inspection apparatus according to claim 1, further comprising means for selecting a defect that is a candidate for reinspection based on a result of the classification means.

前記分類手段は前記個々の欠陥を特徴空間内のクラスタに分類するものであって、該クラスタ毎の事前の欠陥生起確率分布関数を、欠陥を作り込んだウェハを検査することによって、自動的に計算する手段を持つことを特徴とする請求項１に記載のパターン欠陥検査装置。 The classifying means classifies the individual defects into clusters in a feature space, and automatically determines a defect occurrence probability distribution function for each cluster by inspecting a wafer in which defects are formed. The pattern defect inspection apparatus according to claim 1, further comprising a calculating unit.

前記欠陥特徴量の計算手段を有する部分と前記分類結果の表示手段を有する部分とが、通信回線によって結合されていることを特徴とする請求項１に記載のパターン欠陥検査装置。 2. The pattern defect inspection apparatus according to claim 1, wherein a portion having the defect feature amount calculation means and a portion having the classification result display means are coupled by a communication line.

繰り返しパターンを含む部分が所定ピッチで配列された被検査物のパターンの欠陥を検査するパターン欠陥検査方法に於いて、
前記被検査物を試料台に固定し、前記繰り返しパターンを含む部分が配列された方向に移動させ、
前記被検査物を前記試料台によって移動させつつ、前記被検査物の前記パターンをその移動方向と交差する方向に一次元方向に走査して得られる映像信号を入力し、
前記映像信号を第１のディジタル信号に変換し、前記第１のディジタル信号を得た走査位置から少なくとも前記所定ピッチ移動した位置で前記映像信号を第２のディジタル信号に変換し、
前記第１のディジタル信号と前記第２のディジタル信号とを比較し、
前記パターンの欠陥領域を抽出し、
前記抽出された前記欠陥領域に含まれた個々の欠陥の特徴量として、前記欠陥領域の面積，寸法，周囲長、
前記欠陥領域の画像の濃淡値、
前記欠陥領域に対応する正常領域の画像の濃淡値、
前記欠陥領域に対応する正常領域の画像を空間微分して得た画像の濃淡値、
前記パターンの欠陥が抽出されない正常領域と前記欠陥領域の差として得られる画像の濃淡値、
前記欠陥領域に対応する設計パターン画像の濃淡値、
前記欠陥領域に対応する別のセンサ画像から計算される上記特徴量のうちの少なくとも一つの特徴量を、前記欠陥領域の抽出に同期して計算し、
前記計算された特徴量によって個々の欠陥を分類し、
前記分類された結果を表示するステップからなることを特徴とするパターン欠陥検査方法。In a pattern defect inspection method for inspecting a defect of a pattern of an object to be inspected in which portions including a repetitive pattern are arranged at a predetermined pitch,
The inspection object is fixed to a sample stage and moved in the direction in which the portions including the repetitive pattern are arranged,
While moving the inspection object by the sample stage, input a video signal obtained by scanning the pattern of the inspection object in a one-dimensional direction in a direction intersecting the moving direction;
Converting the video signal into a first digital signal, converting the video signal into a second digital signal at a position shifted by at least the predetermined pitch from a scanning position where the first digital signal was obtained;
Comparing the first digital signal and the second digital signal;
Extracting defect areas of the pattern;
As the feature amount of each defect included in the extracted defect area, the area, size, circumference length of the defect area,
The gray value of the image of the defective area,
The gray value of the image of the normal area corresponding to the defect area,
The gray value of an image obtained by spatial differentiation of an image of a normal area corresponding to the defect area,
The gray value of the image obtained as a difference between the normal area where the defects of the pattern are not extracted and the defective area,
The shade value of the design pattern image corresponding to the defect area,
Calculating at least one feature amount of the feature amounts calculated from another sensor image corresponding to the defect region in synchronization with the extraction of the defect region;
Classify individual defects according to the calculated feature values;
A pattern defect inspection method comprising the step of displaying the classified results.